TWI598940B - 具有從成長基板分離之孔洞的磊晶層晶圓以及使用該磊晶層晶圓製造的半導體元件 - Google Patents

具有從成長基板分離之孔洞的磊晶層晶圓以及使用該磊晶層晶圓製造的半導體元件 Download PDF

Info

Publication number
TWI598940B
TWI598940B TW102146198A TW102146198A TWI598940B TW I598940 B TWI598940 B TW I598940B TW 102146198 A TW102146198 A TW 102146198A TW 102146198 A TW102146198 A TW 102146198A TW I598940 B TWI598940 B TW I598940B
Authority
TW
Taiwan
Prior art keywords
epitaxial layer
growth
substrate
epitaxial
layer
Prior art date
Application number
TW102146198A
Other languages
English (en)
Other versions
TW201423844A (zh
Inventor
張鍾敏
李圭浩
韓昌錫
金華睦
徐大雄
印致賢
蔡鐘泫
Original Assignee
首爾偉傲世有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020120146329A external-priority patent/KR20140077477A/ko
Priority claimed from KR1020120150389A external-priority patent/KR20140081068A/ko
Application filed by 首爾偉傲世有限公司 filed Critical 首爾偉傲世有限公司
Publication of TW201423844A publication Critical patent/TW201423844A/zh
Application granted granted Critical
Publication of TWI598940B publication Critical patent/TWI598940B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Drying Of Semiconductors (AREA)

Description

具有從成長基板分離之孔洞的磊晶層晶圓以及使用 該磊晶層晶圓製造的半導體元件 【相關申請案的交叉參考】
本申請案主張2012年12月14日申請的韓國專利申請案第10-2012-0146329號以及2012年12月21日申請的韓國專利申請案第10-2012-0150389號的優先權及權益，所述申請案出於所有目的如同完全闡述於本文中一般特此以引用的方式併入本文中。
本發明是關於在磊晶層與成長基板之間具有用於分離成長基板的孔洞以允許易於分離成長基板與磊晶層的磊晶晶圓、製造所述磊晶晶圓的方法、使用所述磊晶晶圓來分離基板的方法、半導體元件以及製造所述半導體元件的方法。
作為無機半導體發光二極體，已開發垂直發光二極體。垂直發光二極體使用具有優良熱耗散性質的支撐基板，且藉由在 成長基板上成長磊晶層且將成長基板與磊晶層分離以便增加發光輸出而製造。
由於熱耗散效率比典型側向型發光二極體(側向LED)高，因此垂直發光二極體具有較大發光區域(每晶片)以及較高內部量子效率。另外，垂直發光二極體允許易於對發光面進行表面紋理化，藉此促進光提取效率的改良。
對於垂直發光二極體的製造，用於分離成長基板的各種方法在此項技術中為已知的。特定言之，基於雷射剝離(laser lift-off,LLO)、化學剝離(chemical lift-off,CLO)或應力剝離(stress lift-off,SLO)的基板分離方法已引起注意。
然而，基於雷射剝離的基板分離方法不僅需要昂貴的設備，而且具有如下的一些問題。首先，因為將高能量的雷射束應用於磊晶層，所以磊晶層中可產生裂縫。另外，因為雷射束是經由成長基板而照射，所以成長基板與磊晶層之間必須具有大的能帶隙。因此，當成長基板以及磊晶層由同質材料製成時，成長基板與磊晶層之間的能帶隙實質上無差異，藉此使得難以藉由雷射剝離來分離成長基板與磊晶層。舉例而言，當在氮化鎵基板上成長基於氮化鎵的磊晶層時，難以使用雷射剝離來分離磊晶層。
在使用化學剝離的基板分離方法中，孔洞形成於成長基板與磊晶層之間，且化學溶液被引入至所述孔洞中以執行成長基板與磊晶層之間的預定區的化學蝕刻。
另外，在使用應力剝離的基板分離方法中，孔洞形成於 成長基板與磊晶層之間以減小磊晶層與成長基板之間的耦合力，且應力被施加至所述孔洞以分離基板與磊晶層。
與雷射剝離相比，化學剝離或應力剝離可防止對磊晶層的損壞，且亦可在成長基板以及磊晶層由同質材料製成時應用。為了使用化學剝離或應力剝離，有必要在成長基板與磊晶層之間形成相對大的孔洞。
本發明旨在提供一種在成長基板與磊晶層之間具有相對大的孔洞以允許應用化學剝離或應力剝離的磊晶晶圓，以及一種製造所述磊晶晶圓的方法。
另外，本發明旨在提供一種藉由在成長基板與磊晶層之間形成相對大的孔洞而分離所述成長基板與所述磊晶層的方法，以及一種使用所述方法來製造半導體元件的方法。
另外，本發明旨在提供一種分離基板的方法以及一種製造半導體元件的方法，其中成長基板上成長的磊晶層可在不分割的情況下與所述成長基板分離。
另外，本發明旨在提供一種能夠改良光提取效率的新穎發光二極體。
根據本發明的一個態樣，一種磊晶晶圓包括：成長基板；罩幕圖案，配置於所述成長基板上，且包括罩幕區以及開口區；以及磊晶層，覆蓋所述罩幕圖案。另外，所述磊晶層包括配置於 所述罩幕區上的孔洞。
如本文中所使用，術語「磊晶晶圓」意謂包括成長基板以及所述成長基板上成長的磊晶層的晶圓，特定言之，包括待與所述成長基板分離的磊晶層的晶圓。
因為所述磊晶層包括配置於所述罩幕區上的所述孔洞，所以所述磊晶層可易於使用所述孔洞經由化學剝離或應力剝離的應用而與所述成長基板分離。
所述孔洞可配置於安置於所述罩幕區上的有限區域(limited region)中。特定言之，所述孔洞可包括配置於所述磊晶層與所述罩幕區之間的下方孔洞以及在所述磊晶層的厚度方向上自所述下方孔洞延伸的上方孔洞。此處，所述下方孔洞具有比所述上方孔洞大的寬度。
配置於所述罩幕區上的所述孔洞減弱所述磊晶層與所述罩幕區之間的耦合力，藉此所述磊晶層可易於經由應力剝離的應用而與所述成長基板分離。另外，當所述罩幕圖案由諸如SiO2及其類似者的氧化物層形成時，所述罩幕區可易於藉由使HF或BOE溶液通過所述孔洞而移除，藉此所述磊晶層可易於藉由化學剝離而與所述成長基板分離。
在此實施例中，所述罩幕區可具有5微米至30微米(具體言之，10微米至30微米)的寬度。另外，所述開口區可具有1微米至小於3微米的寬度。所述罩幕區的此寬度與用於磊晶側向過成長(epitaxial lateral overgrowth,ELOG)的習知罩幕圖案區 分。在用於ELOG的所述習知罩幕圖案中，用於應用化學剝離或應力剝離的孔洞不形成於所述罩幕區上。相比而言，當所述罩幕區具有相對大的寬度且所述開口區具有相對窄的寬度時，用於化學剝離或應力剝離的相對大的孔洞可形成於所述罩幕區上。
所述磊晶晶圓可更包括配置於所述罩幕圖案與所述成長基板之間的基於n型氮化鎵的犧牲層，且所述犧牲層可包括配置於所述罩幕圖案的所述開口區下方的第一孔洞。
所述磊晶層可具有平坦上表面。另外，所述磊晶晶圓可更包括安置於所述磊晶層上的半導體堆疊結構。
根據本發明的另一態樣，一種製造磊晶晶圓的方法包括：製備成長基板；在所述成長基板上形成具有罩幕區以及開口區的罩幕圖案；以及在具有所述罩幕圖案的所述成長基板上成長磊晶層以覆蓋所述罩幕圖案。此處，所述磊晶層包括所述罩幕區上的孔洞。
所述孔洞可配置於安置於所述罩幕區上的有限區域中。另外，所述孔洞可包括配置於所述磊晶層與所述罩幕區之間的下方孔洞以及在所述磊晶層的厚度方向上自所述下方孔洞延伸的上方孔洞。所述下方孔洞具有比所述上方孔洞大的寬度。
所述磊晶層的成長可包括：在垂直成長勝於側向成長的條件下成長三維(3D)磊晶層；以及在側向成長勝於垂直成長的條件下在所述3D磊晶層上成長二維(2D)磊晶層。
另外，所述磊晶層的成長可包括：在預定3D成長條件下 成長所述3D磊晶層，繼之以在將成長條件自所述3D成長條件逐漸改變為2D成長條件的同時成長所述磊晶層。因此，可藉由防止所述成長條件的快速變化而達成所述磊晶層的穩定成長。
在一些實施例中，所述罩幕區可具有5微米至30微米(具體言之，10微米至30微米)的寬度。另外，所述開口區可具有1微米至小於3微米的寬度。
在一些實施例中，所述製造磊晶晶圓的方法可更包括：在形成所述罩幕圖案之前，在所述成長基板上形成犧牲層；以及使用電化學蝕刻(electrochemical etching,ECE)而蝕刻經由所述罩幕圖案的所述開口區暴露的所述犧牲層。另外，可使用所述犧牲層作為晶種而成長所述磊晶層。在所述磊晶層的成長期間，第一孔洞可形成於所述犧牲層中。
在某一實施例中，所述犧牲層可藉由在至少兩個階段中施加電壓而部分地蝕刻。此處，第一階段中所施加的電壓可低於第二階段中所施加的電壓。
根據本發明的另一實施例，一種分離基板的方法包括：製備成長基板；在所述成長基板上形成具有罩幕區以及開口區的罩幕圖案；在具有罩幕圖案的所述成長基板上成長磊晶層以覆蓋所述罩幕圖案，所述磊晶層包含所述罩幕區上的孔洞；以及分離所述成長基板與所述磊晶層。因為所述孔洞形成於所述罩幕區上的所述磊晶層中，所以所述成長基板可易於使用所述孔洞藉由應力剝離或化學剝離的應用而與所述磊晶層分離。
所述孔洞可配置於安置於所述罩幕區上的有限區域中。另外，所述孔洞可包括配置於所述磊晶層與所述罩幕區之間的下方孔洞以及在所述磊晶層的厚度方向上自所述下方孔洞延伸的上方孔洞。所述下方孔洞具有比所述上方孔洞大的寬度。
所述磊晶層的成長可包括：在垂直成長勝於側向成長的條件下成長三維(3D)磊晶層；以及在側向成長勝於垂直成長的條件下在所述3D磊晶層上成長二維(2D)磊晶層。
另外，所述磊晶層的成長可包括：在預定3D成長條件下成長所述3D磊晶層，繼之以在將成長條件自所述3D成長條件逐漸改變為2D成長條件的同時成長所述磊晶層。因此，可藉由防止所述成長條件的快速改變而達成所述磊晶層的穩定成長。
在一些實施例中，所述罩幕區可具有5微米至30微米(具體言之，10微米至30微米)的寬度。另外，所述開口區可具有1微米至小於3微米的寬度。
在一些實施例中，所述分離基板的方法可更包括：在形成所述罩幕圖案之前，在所述成長基板上形成犧牲層；以及使用電化學蝕刻(ECE)而蝕刻經由所述罩幕圖案的所述開口區暴露的所述犧牲層。另外，可使用所述犧牲層作為晶種而成長所述磊晶層。在所述磊晶層的成長期間，第一孔洞可形成於所述犧牲層中。
在某一實施例中，所述犧牲層可藉由在至少兩個階段中施加電壓而部分地蝕刻。此處，第一階段中所施加的電壓可低於第二階段中所施加的電壓。
所述分離基板的方法可更包括：在所述磊晶層上形成半導體堆疊結構；以及將支撐基板附著至所述半導體堆疊結構。另外，所述成長基板可藉由化學剝離或應力剝離而分離。特定言之，所述成長基板可藉由所述支撐基板與所述成長基板之間的熱膨脹係數的差異引起的應力而分離。
根據本發明的又一態樣，一種製造半導體元件的方法包括如上所述的分離基板的方法。
另外，所述製造半導體元件的方法可更包括在分離所述成長基板之後，乾式蝕刻所述磊晶層以暴露所述半導體堆疊結構。
所述乾式蝕刻可包括使用BCl3的主要蝕刻階段以及使用BCl3及Cl2的次要蝕刻階段。使用BCl3的所述主要蝕刻階段可將相對平坦的表面提供至所述磊晶層。
根據本發明的又一態樣，一種發光二極體包括：支撐基板；半導體堆疊結構，安置於所述支撐基板上，且包括主動層；突起及凹處，形成於所述半導體堆疊結構的上表面上；以及粗糙表面區域，形成於所述突起及所述凹處上。所述凹處具有範圍5微米至30微米的寬度。
所述發光二極體可更包括所述凹處內的子凹處。
應理解，上文一般描述以及下文詳細描述兩者為例示性及解釋性的，且意欲提供如所主張的本發明的進一步解釋。
21‧‧‧成長基板
23‧‧‧下方磊晶層
24‧‧‧犧牲層
24a‧‧‧精細孔隙
24b‧‧‧第一孔洞
25‧‧‧罩幕圖案
25a‧‧‧罩幕區
25b‧‧‧開口區
27‧‧‧3D磊晶層
27h‧‧‧凹槽
28‧‧‧磊晶層
28a‧‧‧上方孔洞
28b‧‧‧下方孔洞
28c‧‧‧子凹處
28cv‧‧‧凸塊區段
29‧‧‧2D磊晶層
30‧‧‧半導體堆疊結構
30a‧‧‧元件分割凹槽
30cc‧‧‧凹處
30cv‧‧‧突起
31‧‧‧第一氮化物半導體層
32‧‧‧主動層
33‧‧‧第二氮化物半導體層
35‧‧‧反射性金屬層
37‧‧‧阻障金屬層
39‧‧‧電極
51‧‧‧支撐基板
53‧‧‧接合金屬層
241‧‧‧精細孔隙
242‧‧‧精細孔隙
R‧‧‧粗糙表面區域
結合附圖，自以下實施例的詳細描述，本發明的上述及其他態樣、特徵以及優點將變得顯而易見。
圖1為根據本發明的一個實施例的磊晶晶圓的截面圖。
圖2至圖4為說明根據本發明的一個實施例的製造磊晶晶圓的方法的截面圖。
圖5至圖7為根據本發明的例示性罩幕圖案的俯視圖。
圖8至圖13為說明根據本發明的一個實施例的分離基板的方法以及製造半導體元件的方法的截面圖。
圖14為根據本發明的另一實施例的磊晶晶圓的截面圖。
圖15至圖17為說明根據本發明的另一實施例的製造磊晶晶圓的方法、分離基板的方法以及製造半導體元件的方法的截面圖。
圖18為根據本發明的另一實施例的磊晶晶圓的SEM影像。
圖19為根據本發明的另一實施例的分離成長基板之後的磊晶層的頂表面以及橫截面的SEM影像。
圖20為根據本發明的另一實施例的磊晶層的頂表面以及橫截面的SEM影像，其說明磊晶的乾式蝕刻之後的表面形態。
將參看隨附圖式更詳細地描述本發明的實施例。應理解，以下實施例僅藉由說明而給出以向熟習此項技術者提供對本發明的詳盡理解。因此，本發明不限於以下實施例且可按照不同 方式體現。此外，相似組件將遍及說明書藉由相似參考數字來表示，且某些元件、層或特徵的寬度、長度及厚度可為清楚起見而誇示。應理解，當一部件被稱為配置於另一部件「上方」或「上」時，其可直接配置於另一部件上，或亦可存在介入層。相似組件將遍及說明書藉由相似參考數字來表示。
圖1為根據本發明的一個實施例的磊晶晶圓的截面圖。
參看圖1，根據本發明的一個實施例的磊晶晶圓包括成長基板21、罩幕圖案25以及磊晶層28。另外，磊晶晶圓可包括下方磊晶層23。
對於成長基板21，可使用任何基板，只要所述基板可用以成長基於氮化鎵的半導體層。舉例而言，成長基板21可為藍寶石基板、氮化鎵基板、氮化鋁基板、尖晶石基板、碳化矽基板、矽基板或其類似者。另外，成長基板21可為用於基於極化氮化鎵的(polar gallium nitride-based)半導體層的成長的基板，或用於基於非極化或半極化氮化鎵的半導體層的成長的基板。
下方磊晶層23可包括基於未摻雜或n型氮化鎵的半導體層。下方磊晶層23在成長基板21為異質基板的狀況下得以使用，且在成長基板21為氮化鎵基板的狀況下可被省略。
罩幕圖案25配置於成長基板21上。當下方磊晶層23形成於成長基板21上時，罩幕圖案25可配置於下方磊晶層23上。罩幕圖案25可由SiO2形成，但不限於此。罩幕圖案25可為條紋圖案，但不限於此。或者，罩幕圖案25可為網狀圖案或島狀圖案。 下文將參看圖5至圖7描述罩幕圖案25。
罩幕圖案25包括罩幕區25a以及開口區25b。在此實施例中，罩幕區可具有5微米至30微米(具體言之，10微米至30微米)的寬度。另外，開口區可具有1微米至小於3微米的寬度。
因為罩幕區具有5微米或多於5微米的寬度，或10微米或多於10微米的寬度，所以孔洞28a、28b可在罩幕區上形成為相對大的大小。另外，因為開口區具有小於3微米的寬度，所以磊晶層28可易於經由應力的施加而與成長基板21分離。
磊晶層28覆蓋罩幕圖案25。磊晶層28可具有平坦上表面。磊晶層28可包括基於氮化鎵的半導體層，例如未摻雜GaN或n型GaN層。此處，磊晶層28可包括在3D成長條件下成長的3D磊晶層27以及配置於3D磊晶層27上且連接至3D磊晶層27的2D磊晶層29。3D磊晶層27可包括未摻雜GaN層，且2D磊晶層29可包括n型GaN層。
磊晶層28具有配置於罩幕區上的孔洞。此處，孔洞可配置於安置於罩幕區上的有限區域中，且可包括上方孔洞28a以及下方孔洞28b。上方孔洞28a在磊晶層28的厚度方向上按細長形狀形成，且配置於下方孔洞28b上。上方孔洞28a可具有自底部至頂部逐漸減小的寬度。下方孔洞28b在上方孔洞28a下方配置於磊晶層28與罩幕區之間。下方孔洞28b可具有比上方孔洞28a平緩的斜率。另外，下方孔洞28b可具有寬度比高度大的形狀。
磊晶層28可易於藉由使諸如HF或緩衝氧化物蝕刻劑 (Buffered Oxide Etchant,BOE)的化學溶液進入至上方孔洞28a及下方孔洞28b中以移除罩幕區25a而與成長基板21分離。另外，因為上方孔洞28a及下方孔洞28b減弱磊晶層28與罩幕圖案25之間的耦合力，所以磊晶層28可易於藉由應力而與成長基板21分離。此外，因為上方孔洞28a按尖銳形狀形成於罩幕區25a與磊晶層28之間，所以磊晶層28可易於藉由將應力施加至罩幕區25a與磊晶層28之間的界面而與罩幕區25a分離。
磊晶晶圓可更包括配置於磊晶層28上的半導體堆疊結構(未圖示)。半導體堆疊結構可包括各種半導體層，例如，基於氮化鎵的半導體層。半導體堆疊結構可用以製造各種半導體元件，諸如，發光二極體、電晶體及其類似者。
根據此實施例，磊晶晶圓包括磊晶層28，其具有配置於罩幕區上的孔洞28a、28b。因此，磊晶層28可易於使用孔洞28a、28b藉由化學剝離或應力剝離而與成長基板21分離。
圖2至圖4為說明根據本發明的一個實施例的製造磊晶晶圓的方法的截面圖。
參看圖2，可在成長基板21上成長下方磊晶層23。成長基板21可為藍寶石基板、氮化鎵基板、氮化鋁基板、碳化矽(SiC)基板、矽(Si)基板或其類似者。特定言之，成長基板21可為藍寶石基板或氮化鎵基板，且可包括極化、非極化或半極化基板。下方磊晶層23可藉由金屬有機化學氣相沉積(metal organic chemical vapor deposition,MOCVD)或分子束磊晶法(molecular beam epitaxy,MBE)而由基於氮化鎵的半導體(例如，未摻雜GaN或n型GaN)形成。當成長基板21為氮化鎵基板時，下方磊晶層23可被省略。
在下方磊晶層23上形成罩幕圖案25。罩幕圖案25可由(例如)SiO2或各種矽酸鹽材料形成。罩幕圖案25包括罩幕區25a以及開口區25b。此處，罩幕區可具有5微米至30微米(具體言之，10微米至30微米)的寬度。另外，開口區可具有1微米至小於3微米的寬度。
如圖5的(a)所示，罩幕圖案25在每一罩幕區中可具有條紋形狀。或者，如圖5的(b)所示，罩幕圖案25可具有在不同方向上延伸的條紋彼此交叉的網狀形狀。或者，如所示，罩幕圖案25可具有凸起圖案，其中罩幕區具有如圖6的(a)所示的六邊形形狀，或如圖7的(a)所示的菱形形狀。或者，罩幕圖案25可為凹入圖案，其中開口區具有如圖6的(b)所示的六邊形形狀，或如圖7的(b)所示的菱形形狀。或者，罩幕圖案25可為罩幕區具有圓形形狀的凸起圖案，或開口區具有圓形形狀的凹入圖案。
參看圖3，在3D成長條件下在成長有罩幕圖案25的成長基板21上成長3D磊晶層27。3D磊晶層27藉由在垂直成長勝於側向成長的條件(3D成長條件)下調整成長溫度、成長壓力以及V/III比率而以金屬有機化學氣相沉積(MOCVD)成長。一般而言，3D成長條件可包括相對較低的成長溫度、相對較高的成長壓力以及相對較高的V/III比率。舉例而言，3D磊晶層27可在成 長溫度設定為1030℃、成長壓力設定為400托且V/III比率設定為300的3D成長條件下成長。
當3D磊晶層27在3D成長條件下成長時，磊晶層27的成長自罩幕圖案25的開口區25b開始，且垂直成長變得勝於側向成長。此處，藉由調整成長厚度而在罩幕區25a上形成凹槽27h，以防止磊晶層27在罩幕區25a上彼此結合。
參看圖4，在3D成長條件下成長3D磊晶層27之後，藉由在側向成長勝於垂直成長的2D成長條件下成長2D磊晶層29而形成磊晶層28。與3D成長條件相比，2D成長條件可具有相對較高的成長溫度、相對較低的成長壓力以及相對較低的V/III比率。舉例而言，2D磊晶層29可在成長溫度設定為1110℃、成長壓力設定為150托且V/III比率設定為150的2D成長條件下成長。
在2D磊晶層29的成長期間，側向成長在3D磊晶層27的凹槽27h中進行，藉此寬度向上逐漸減小的上方孔洞28a可形成於磊晶層28內。另外，當磊晶層28成長為相對大的厚度(例如，約10微米或多於10微米的厚度)時，下方孔洞28b可形成於罩幕區25a與磊晶層28之間。
在此實施例中，在預定3D成長條件下成長3D磊晶層27之後，可將成長條件改變為預定2D成長條件，以在預定2D成長條件下成長2D磊晶層29。然而，應理解，本發明不限於此。或者，在成長3D磊晶層27之後，可在將成長條件自3D成長條件逐漸改變為2D成長條件的同時成長磊晶層29。
藉由2D成長條件，磊晶層29可在凹槽27h上彼此結合，藉此形成具有平坦上表面的磊晶層28。
製造磊晶晶圓的方法可更包括在磊晶層29上成長半導體堆疊結構(未圖示)。半導體堆疊結構可包括各種半導體層，例如，氮化鎵半導體層。
根據此實施例，具有相對大的大小的孔洞28a、28b可使用3D成長條件以及2D成長條件而形成於罩幕圖案25的罩幕區25a上。
磊晶層28可易於使用孔洞28a、28b經由化學剝離或應力剝離而與成長基板21分離。當罩幕圖案25為凸起圖案時，孔洞28a、28b由磊晶層28以及罩幕區閉合，藉此使得難以達成化學溶液至孔洞中的滲透。因此，在此狀況下，應力剝離可用以分離磊晶層28與成長基板21。
圖8至圖13為說明根據本發明的一個實施例的分離基板的方法以及製造半導體元件的方法的截面圖。參看圖8至圖13，根據一個實施例的分離基板的方法以及製造半導體元件的方法可包括參看圖1至圖7而描述的製造磊晶晶圓的方法。因此，在此實施例中，將描述分離基板的方法以及使用圖1的磊晶晶圓製造半導體元件的方法。
參看圖8，在磊晶層29上成長半導體堆疊結構30。半導體堆疊結構30可包括第一氮化物半導體層31以及第二氮化物半導體層33，且可更包括主動層32。
第一氮化物半導體層31以及第二氮化物半導體層33中的每一者可為單一層，但不限於此。或者，第一半導體層以及第二半導體層中的每一者可包括多個層。此多個層可包括未摻雜層及摻雜層。另外，主動層32可具有單量子阱結構或多量子阱結構。
第一氮化物半導體層31可為經第一導電類型雜質摻雜的氮化物半導體層，例如，經n型雜質摻雜的III-N型的化合物半導體層，諸如基於(Al,In,Ga)N的氮化物半導體層，且可包括氮化鎵層。另外，第一氮化物半導體層31可包括未以雜質摻雜的未摻雜層。另外，第一氮化物半導體層31可包括未以雜質摻雜的未摻雜層。
主動層32可為III-N型的化合物半導體層，例如，(Al,Ga,In)N半導體層，且可具有單量子阱結構或多量子阱結構，其中阱層(未圖示)及阻障層(未圖示)彼此交替地堆疊。
第二氮化物半導體層33可為以第二導電類型雜質(例如，P型雜質)摻雜的III-N型的化合物半導體層，諸如基於(Al,Ga,In)N的III族氮化物半導體層，且可包括(例如)GaN層。
參看圖9，將支撐基板51附著至半導體堆疊結構30上。支撐基板51可經由接合金屬層53而接合至半導體堆疊結構30。另一方面，在接合支撐基板51之前，可在半導體堆疊結構30上形成反射性金屬層35以及阻障金屬層37。反射性金屬層35可包括(例如)Ag或Al，且阻障金屬層37可包括Ni。反射性金屬層35電連接至第二氮化物半導體層33，且藉由反射主動層32中所 產生的光而改良發光效率。阻障金屬層37覆蓋且保護反射性金屬層35。
在此實施例中，因為磊晶層28具有大小相對大的孔洞28a、28b，所以無需預先形成用於提供化學路徑的元件分割區。因此，反射性金屬層35以及阻障金屬層37可形成於半導體堆疊結構30上方而不分割半導體堆疊結構30。
參看圖10，將成長基板21與磊晶層28分離。成長基板21可藉由使用應力施加的應力剝離或使用化學溶液的化學剝離而與磊晶層28分離。
特定言之，支撐基板51可由具有與成長基板21不同的熱膨脹係數(例如，5.5/K至7.5/K的熱膨脹係數)的材料形成。舉例而言，支撐基板51可由MoCu或CuW形成。因此，在支撐基板51接合至半導體堆疊結構之後，成長基板21可藉由支撐基板51與成長基板21之間的熱膨脹係數的差異而在孔洞28a、28b處與磊晶層28分離。
或者，在罩幕圖案25使用HF或BOE移除之後，成長基板21可藉由將應力施加至孔洞而與磊晶層28分離。
成長基板21連同下方磊晶層23一起與磊晶層28分離，且因此暴露出具有孔洞28a、28b的磊晶層28。
參看圖11，將所暴露的磊晶層28平坦化以暴露半導體堆疊結構30。磊晶層28可藉由乾式蝕刻而平坦化。舉例而言，在以35至45sccm的通量供應BCl3氣體時，在約5毫托的處理壓力以 及約500瓦的RF功率的條件下執行主要蝕刻，以按比凹入部分高的蝕刻速率蝕刻凸塊區段28cv。接著，當分別以約5至6sccm的通量以及約20至25sccm的通量供應BCl3以及Cl2時，在約5毫托的處理壓力以及約300瓦的RF功率的條件下執行次要蝕刻以蝕刻磊晶層28。藉由此主要蝕刻階段以及次要蝕刻階段，可防止孔洞28a、28b的形狀轉移至半導體堆疊結構30。
藉由乾式蝕刻，在半導體堆疊結構30的表面上形成突起30cv以及凹處30cc。突起30cv通常對應於磊晶層28的凸塊區段28cv，且凹處30cc通常對應於罩幕圖案25被移除的區段。另外，突起30cv可對應於磊晶層28保留的區段。另一方面，可在凹處30cc中形成子凹處28c。子凹處28c可具有尖銳形狀。
參看圖12，形成元件分割凹槽30a以將半導體堆疊結構30分割為元件區域。另外，可藉由光增強化學蝕刻及其類似者而在半導體堆疊結構30的表面上形成粗糙表面區域R。粗糙表面區域R可形成於突起30cv以及凹處30cc的表面上。因為粗糙表面區域R與突起30cv以及凹處30cc一起形成，所以主動層32中所產生的光的提取效率得以改良。
粗糙表面區域R可在形成元件分割凹槽30a之後形成。或者，元件分割凹槽30a可在形成粗糙表面區域R之後形成。
接著，在元件區域中的每一者中形成電極39。電極39電連接至半導體堆疊結構30的第一氮化物半導體層31。
參看圖13，支撐基板51沿著元件分割凹槽30a被分割， 藉此提供半導體元件(例如，發光二極體)。支撐基板51可藉由雷射刻劃來分離。
根據本實施例，孔洞28a、28b可藉由磊晶成長而形成於罩幕圖案25的罩幕區25a中的每一者上，且成長基板21可易於使用孔洞28a、28b而與磊晶層28分離。因此，成長基板21可與磊晶層28分離而不分割半導體堆疊結構30，藉此半導體堆疊結構30的損耗可減少，藉此改良半導體元件的產率。
舉例而言，罩幕區25a可藉由經由上方孔洞28a及下方孔洞28b供應諸如HF或BOE的化學溶液而移除，藉此磊晶層28可易於與成長基板21分離。另外，因為磊晶層28與罩幕圖案25之間的耦合力歸因於上方孔洞28a及下方孔洞28b而減弱，所以磊晶層28可易於藉由將應力施加至成長基板21而與成長基板21分離。此外，因為上方孔洞28a按尖銳形狀形成於罩幕區25a與磊晶層28之間，所以磊晶層28可易於藉由將應力施加至罩幕區25a與磊晶層28之間的界面而與罩幕區25a分離。
圖14為根據本發明的另一實施例的磊晶晶圓的截面圖。
參看圖14，根據此實施例的磊晶晶圓大體上類似於圖1的磊晶層，且更包括在罩幕圖案25的開口區25b下方的第一孔洞24b。
在此實施例中，罩幕圖案25配置於基於n型氮化鎵的犧牲層24上。罩幕圖案25大體上類似於參看圖1而描述的罩幕圖案，不同之處在於罩幕圖案25的開口區25b具有大於3微米的大 小。
第一孔洞24b配置於罩幕圖案25下方，且第一孔洞24b的一部分可在罩幕區25a下方延伸。
根據此實施例，第一孔洞24b與孔洞28a、28b一起形成，藉此磊晶層28可較易於藉由化學剝離或應力剝離而與成長基板21分離。
圖15至圖17為說明根據本發明的另一實施例的製造磊晶晶圓的方法、分離基板的方法以及製造半導體元件的方法的截面圖。
根據此實施例的製造磊晶晶圓的方法大體上類似於參看圖2至圖4而描述的方法，且因此下文將著重於根據此實施例的方法的特性特徵。
首先，參看圖15，在成長基板21上成長基於氮化鎵的犧牲層24。犧牲層24可藉由(例如)MOCVD、MBE及其類似者而成長於成長基板21上。犧牲層24可為經相對高的密度的雜質(例如，1×1017至1×1019 Si原子/立方公分)摻雜的基於n型氮化鎵的半導體層(例如，GaN層)。在形成犧牲層24之前，像如圖2所示的下方磊晶層23的基於未摻雜氮化鎵的半導體層可成長於成長基板21上。
在犧牲層24上形成罩幕圖案25。罩幕圖案25可如參看圖2所描述而形成。在此實施例中，罩幕圖案25的開口區25b可具有比圖2的開口區25b大的寬度。
接著，藉由電化學蝕刻而部分地蝕刻經由罩幕圖案25的開口區25b暴露的犧牲層24，以在犧牲層24中形成精細孔隙24a。
針對電化學蝕刻，將上面具有犧牲層24的成長基板21與負電極(例如，Pt電極)一起浸漬至ECE溶液中。接著，將正電壓施加至犧牲層24，且將負電壓施加至負電極。精細孔隙24a的大小可藉由調整ECE溶液的莫耳濃度、處理時間及所施加的電壓而調整。
ECE溶液可為電解質溶液，例如，含有草酸、HF或NaOH的電解質溶液。
在此實施例中，可在單一階段電化學蝕刻(ECE)中部分地移除犧牲層24，其中連續地施加恆定電壓(例如，範圍為10伏至60伏的電壓)。然而，本發明不限於此。舉例而言，可藉由兩階段電化學蝕刻(ECE)而部分地移除犧牲層24，其中最初施加相對低的電壓且接著施加相對高的電壓。圖15展示藉由兩階段電化學蝕刻而形成的精細孔隙241、242，其中在第一階段中形成具有相對小的大小的精細孔隙241，其中施加相對低的電壓，且在第二階段中形成具有相對大的大小的精細孔隙242，其中施加相對高的電壓。舉例而言，電化學蝕刻是在20℃下使用0.3莫耳/公升的草酸溶液，藉由在第一階段中施加8伏特至9伏特的電壓且在第二階段中施加15伏特至17伏特的電壓至具有6×1018/立方公分的Si摻雜密度的GaN犧牲層24而執行。
藉由兩階段電化學蝕刻，基於n型氮化鎵的犧牲層24的 表面可維持相對良好的結晶性，且相對大的精細孔隙242可形成於基於n型氮化鎵的犧牲層24中，藉此針對後續製程提供有利條件。
參看圖16，如參看圖3所描述使用犧牲層24作為晶種而成長3D磊晶層27，且本文中將省略其詳細描述。此處，在3D磊晶層27的成長期間，精細孔隙24a結合且成長以形成第一孔洞24b。第一孔洞24b形成於罩幕圖案25的開口區25b中的每一者的下方，以將鄰近的罩幕區25a彼此連接。
參看圖17，如參看圖4所描述，在3D磊晶層27上成長2D磊晶層29以形成覆蓋罩幕圖案25的磊晶層28。另外，半導體堆疊結構(未圖示)可成長於磊晶層28上。
根據此實施例，除了參看圖2至圖4而描述的實施例中的孔洞28a、28b之外，第一孔洞24b形成於罩幕圖案25的開口區25b下方。因此，磊晶層28可較易於藉由化學剝離或應力剝離而與成長基板21分離。
另外，因為第一孔洞24b形成於開口區25b下方，所以開口區25b可形成為相對大的寬度。
接著，可藉由如參看圖8至圖13而描述的基板分離方法以及半導體元件製造方法而製造個別半導體元件(例如，發光二極體)。
圖18為根據本發明的另一實施例的磊晶晶圓的SEM影像。
圖18為參看圖14至圖17而描述的磊晶晶圓的橫截面的SEM影像。此處，成長基板21為藍寶石基板，犧牲層24為n型GaN層，且罩幕圖案25由SiO2形成。犧牲層藉由兩階段ECE而蝕刻。另外，3D磊晶層在成長溫度為1030℃、成長壓力為400托且V/III比率為300的成長條件下成長60分鐘。在3D條件下完成3D成長之後，磊晶層藉由逐漸改變溫度、壓力以及V/III直至可獲得所要2D成長條件而另外成長以形成磊晶層28。此處，在2D成長條件中，成長溫度為1110℃，成長壓力為150托，且V/III比率為150。
在圖18中，可確認第一孔洞(①)形成於罩幕圖案25的開口區中的每一者的下方，且第二孔洞(②)以及第三孔洞(③)形成於罩幕圖案25的罩幕區上。另外，可見第二孔洞以及第三孔洞具有比藉由ECE而形成的第一孔洞大的體積。
因此，磊晶層28可易於使用第二孔洞以及第三孔洞而與成長基板21分離。
圖19為根據本發明的另一實施例的在分離成長基板之後的磊晶層的頂表面以及橫截面的SEM影像，且圖20為根據本發明的另一實施例的磊晶層的頂表面以及橫截面的SEM影像，其說明磊晶層的乾式蝕刻之後的表面形態。
圖19展示參看圖14至圖17而描述的分離成長基板21與磊晶層28之後的磊晶層28的頂表面以及橫截面的SEM影像。
參看圖19的(a)及圖19的(b)，在分離成長基板21之後， 在磊晶層28的表面上觀察到凸塊區段28cv以及孔洞28a、28b。凸塊區段28cv對應於移除罩幕圖案25之後罩幕圖案25的開口區25b上所形成的磊晶層28保留的區段。
圖20為圖19的磊晶層28的頂表面以及橫截面的SEM影像，其說明乾式蝕刻磊晶層之後的表面形態。乾式蝕刻藉由如參看圖11而描述的兩階段蝕刻而執行。
參看圖20的(a)及圖20的(b)，在乾式蝕刻之後的磊晶層28的表面上觀察到突起30cv以及凹處30cc，且亦在凹處30cc內觀察到子凹處28c。突起30cv對應於上述凸塊區段28cv，且凹處30cc大體上對應於孔洞28a、28b的位置。可確認，孔洞28a、28b藉由乾式蝕刻而實質上消失於凹處30c內且其表面相對平坦化。另外，與具有條紋形狀的凸塊區段28cv相比，突起30cv相對不規則地形成。換言之，對應於凸塊區段28cv的位置處的部分實質上蝕刻為與凹處30cc相同的程度，且因此，間歇地觀察到突起30cv。
因此，藉由第一蝕刻製程以及第二蝕刻製程，具有孔洞28a、28b的磊晶層28可藉由乾式蝕刻而平坦化。
本發明的實施例提供一種在成長基板與磊晶層之間具有大的孔洞以允許應用化學剝離或應力剝離的磊晶晶圓，以及製造所述磊晶晶圓的方法。另外，所述孔洞可使用用於磊晶層的成長的條件而形成於成長基板與磊晶層之間。
另外，根據本發明的實施例，相對大的孔洞可使用成長 磊晶層的技術而形成於成長基板與磊晶層之間，且可用以經由化學剝離或應力剝離而分離成長基板。特定言之，成長基板可使用支撐基板與成長基板之間的熱膨脹係數的差異而與磊晶層分離而不分割所成長的磊晶層。
此外，本發明的實施例可提供一種使用磊晶層的形狀的具有改良的光提取效率的發光二極體。
雖然已結合圖式參考一些實施例而說明了本發明，但熟習此項技術者將顯而易見的是，可對本發明進行各種修改及改變，而不偏離本發明的精神及範疇。另外，應理解，某一實施例的一些特徵亦可應用於其他實施例而不偏離本發明的精神及範疇。因此，應理解，實施例僅藉由說明而提供且給出以向熟習此項技術者提供對本發明的完整揭露以及提供對本發明的詳盡理解。因此，希望本發明涵蓋所述修改以及變化，其限制條件為此等修改以及變化落入隨附申請專利範圍及其均等物的範疇內。
21‧‧‧成長基板
23‧‧‧下方磊晶層
25‧‧‧罩幕圖案
25a‧‧‧罩幕區
25b‧‧‧開口區
27‧‧‧3D磊晶層
28‧‧‧磊晶層
28a‧‧‧上方孔洞
28b‧‧‧下方孔洞
29‧‧‧2D磊晶層

Claims (36)

  1. 一種磊晶晶圓，包括：成長基板；罩幕圖案，配置於所述成長基板上且包括罩幕區以及開口區；磊晶層，覆蓋所述罩幕圖案；以及犧牲層，配置於所述罩幕圖案與所述成長基板之間，且包括配置於所述罩幕圖案的所述開口區下方的第一孔洞，其中所述磊晶層包括配置於所述罩幕區上的孔洞。
  2. 如申請專利範圍第1項所述的磊晶晶圓，其中所述孔洞配置於安置於所述罩幕區上的有限區域中。
  3. 如申請專利範圍第2項所述的磊晶晶圓，其中所述孔洞包括配置於所述磊晶層與所述罩幕區之間的下方孔洞以及在所述磊晶層的厚度方向上自所述下方孔洞延伸的上方孔洞，且所述下方孔洞具有比所述上方孔洞大的寬度。
  4. 如申請專利範圍第3項所述的磊晶晶圓，其中所述罩幕區具有5微米至30微米的寬度。
  5. 如申請專利範圍第4項所述的磊晶晶圓，其中所述罩幕區具有10微米至30微米的寬度。
  6. 如申請專利範圍第1至5項中任一項所述的磊晶晶圓，其中所述開口區具有1微米至小於3微米的寬度。
  7. 如申請專利範圍第1項所述的磊晶晶圓，其中所述磊晶層具有平坦上表面。
  8. 如申請專利範圍第1項所述的磊晶晶圓，更包括：半導體堆疊結構，安置於所述磊晶層上。
  9. 一種製造磊晶晶圓的方法，包括：製備成長基板；在所述成長基板上形成犧牲層；在所述犧牲層上形成具有罩幕區以及開口區的罩幕圖案；以及在具有所述罩幕圖案的所述成長基板上成長磊晶層以覆蓋所述罩幕圖案，其中所述磊晶層包括配置於所述罩幕區上的孔洞，且其中在所述磊晶層的成長期間，第一孔洞形成於所述犧牲層中。
  10. 如申請專利範圍第9項所述的製造磊晶晶圓的方法，其中所述孔洞配置於安置於所述罩幕區上的有限區域中。
  11. 如申請專利範圍第10項所述的製造磊晶晶圓的方法，其中所述孔洞包括配置於所述磊晶層與所述罩幕區之間的下方孔洞以及在所述磊晶層的厚度方向上自所述下方孔洞延伸的上方孔洞，且所述下方孔洞具有比所述上方孔洞大的寬度。
  12. 如申請專利範圍第11項所述的製造磊晶晶圓的方法，其中成長所述磊晶層包括：在垂直成長勝於側向成長的條件下成長三維磊晶層；以及在側向成長勝於垂直成長的條件下在所述三維磊晶層上成長 二維磊晶層。
  13. 如申請專利範圍第12項所述的製造磊晶晶圓的方法，其中所述成長磊晶層包括：在預定的三維成長條件下成長所述三維磊晶層，繼之以在將成長條件自所述三維成長條件逐漸改變為二維成長條件的同時成長所述磊晶層。
  14. 如申請專利範圍第9項所述的製造磊晶晶圓的方法，其中所述罩幕區具有5微米至30微米的寬度。
  15. 如申請專利範圍第14項所述的製造磊晶晶圓的方法，其中所述罩幕區具有10微米至30微米的寬度。
  16. 如申請專利範圍第9至15項中任一項所述的製造磊晶晶圓的方法，其中所述開口區具有1微米至小於3微米的寬度。
  17. 如申請專利範圍第9項所述的製造磊晶晶圓的方法，更包括：在成長所述磊晶層之前使用電化學蝕刻而蝕刻經由所述罩幕圖案的所述開口區暴露的所述犧牲層。
  18. 如申請專利範圍第17項所述的製造磊晶晶圓的方法，其中使用所述犧牲層作為晶種而成長所述磊晶層。
  19. 如申請專利範圍第17項所述的製造磊晶晶圓的方法，其中藉由在至少兩個階段中施加電壓而部分地蝕刻所述犧牲層，在第一階段中施加的電壓低於在第二階段中施加的電壓。
  20. 一種分離基板的方法，包括：製備成長基板； 在所述成長基板上形成犧牲層；在所述犧牲層上形成具有罩幕區以及開口區的罩幕圖案；在具有罩幕圖案的所述成長基板上成長磊晶層以覆蓋所述罩幕圖案，所述磊晶層包括所述罩幕區上的孔洞；以及分離所述成長基板與所述磊晶層，其中在所述磊晶層的成長期間，第一孔洞形成於所述犧牲層中。
  21. 如申請專利範圍第20項所述的分離基板的方法，其中所述孔洞配置於安置於所述罩幕區上的有限區域中。
  22. 如申請專利範圍第21項所述的分離基板的方法，其中所述孔洞包括配置於所述磊晶層與所述罩幕區之間的下方孔洞以及在所述磊晶層的厚度方向上自所述下方孔洞延伸的上方孔洞，且所述下方孔洞具有比所述上方孔洞大的寬度。
  23. 如申請專利範圍第22項所述的分離基板的方法，其中成長所述磊晶層包括：在垂直成長勝於側向成長的條件下成長三維磊晶層；以及在側向成長勝於垂直成長的條件下在所述三維磊晶層上成長二維磊晶層。
  24. 如申請專利範圍第23項所述的分離基板的方法，其中成長所述磊晶層包括：在預定的三維成長條件下成長所述三維磊晶層，繼之以在將成長條件自所述三維成長條件逐漸改變為二維成長條件的同時成長所述磊晶層。
  25. 如申請專利範圍第20項所述的分離基板的方法，其中所述罩幕區具有5微米至30微米的寬度。
  26. 如申請專利範圍第25項所述的分離基板的方法，其中所述罩幕區具有10微米至30微米的寬度。
  27. 如申請專利範圍第25項所述的分離基板的方法，其中所述開口區具有1微米至小於3微米的寬度。
  28. 如申請專利範圍第20項所述的分離基板的方法，更包括：在成長所述磊晶層之前使用電化學蝕刻而蝕刻經由所述罩幕圖案的所述開口區暴露的所述犧牲層。
  29. 如申請專利範圍第28項所述的分離基板的方法，其中使用所述犧牲層作為晶種而成長所述磊晶層。
  30. 如申請專利範圍第28項所述的分離基板的方法，其中藉由在至少兩個階段中施加電壓而部分地蝕刻所述犧牲層，在第一階段中施加的電壓低於在第二階段中施加的電壓。
  31. 如申請專利範圍第20項所述的分離基板的方法，更包括：在所述磊晶層上形成半導體堆疊結構；以及將支撐基板附著至所述半導體堆疊結構。
  32. 如申請專利範圍第31項所述的分離基板的方法，其中所述成長基板藉由化學剝離或應力剝離而分離。
  33. 如申請專利範圍第32項所述的分離基板的方法，其中所述成長基板藉由所述支撐基板與所述成長基板之間的熱膨脹係數的差異引起的應力而分離。
  34. 一種製造半導體元件的方法，包括如申請專利範圍第20至33項中任一項所述的分離基板的方法。
  35. 如申請專利範圍第34項所述的製造半導體元件的方法，更包括：在分離所述成長基板之後，乾式蝕刻所述磊晶層以暴露所述半導體堆疊結構。
  36. 如申請專利範圍第35項所述的製造半導體元件的方法，其中所述乾式蝕刻包括使用BCl3的主要蝕刻階段以及使用BCl3及Cl2的次要蝕刻階段。
TW102146198A 2012-12-14 2013-12-13 具有從成長基板分離之孔洞的磊晶層晶圓以及使用該磊晶層晶圓製造的半導體元件 TWI598940B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120146329A KR20140077477A (ko) 2012-12-14 2012-12-14 기판 분리를 위한 공동을 갖는 에피 웨이퍼 및 그것을 제조하는 방법
KR1020120150389A KR20140081068A (ko) 2012-12-21 2012-12-21 기판 분리 방법, 반도체 소자 제조 방법 및 그것에 의해 제조된 반도체 소자

Publications (2)

Publication Number Publication Date
TW201423844A TW201423844A (zh) 2014-06-16
TWI598940B true TWI598940B (zh) 2017-09-11

Family

ID=49753084

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102146198A TWI598940B (zh) 2012-12-14 2013-12-13 具有從成長基板分離之孔洞的磊晶層晶圓以及使用該磊晶層晶圓製造的半導體元件

Country Status (5)

Country Link
US (2) US9059012B2 (zh)
EP (1) EP2743966B1 (zh)
JP (2) JP5819923B2 (zh)
CN (1) CN103872201B (zh)
TW (1) TWI598940B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104737310B (zh) * 2012-10-15 2017-09-01 首尔伟傲世有限公司 半导体装置及其制造方法
CN104218134B (zh) * 2014-09-15 2017-02-15 映瑞光电科技(上海)有限公司 一种具有特殊粗化形貌的led垂直芯片结构及其制备方法
DE102014116276A1 (de) * 2014-11-07 2016-05-12 Osram Opto Semiconductors Gmbh Epitaxie-Wafer, Bauelement und Verfahren zur Herstellung eines Epitaxie-Wafers und eines Bauelements
GB201612419D0 (en) * 2016-07-18 2016-08-31 Cambridge Entpr Ltd A scalable quantum-confined device
WO2018030312A1 (ja) 2016-08-08 2018-02-15 三菱ケミカル株式会社 ＧａＮ結晶成長方法およびＣ面ＧａＮ基板
WO2018030311A1 (ja) 2016-08-08 2018-02-15 三菱ケミカル株式会社 導電性Ｃ面ＧａＮ基板
JP6686876B2 (ja) * 2016-12-28 2020-04-22 豊田合成株式会社 半導体構造体および半導体素子
US10622447B2 (en) * 2017-03-29 2020-04-14 Raytheon Company Group III-nitride structure having successively reduced crystallographic dislocation density regions
CN107170666A (zh) * 2017-05-25 2017-09-15 东南大学 一种非极性ⅲ族氮化物外延薄膜
US10804429B2 (en) 2017-12-22 2020-10-13 Lumileds Llc III-nitride multi-wavelength LED for visible light communication
CN111326536A (zh) * 2018-12-14 2020-06-23 云谷（固安）科技有限公司 导电模组结构、显示装置及导电模组结构制备方法
US11211527B2 (en) 2019-12-19 2021-12-28 Lumileds Llc Light emitting diode (LED) devices with high density textures
US11264530B2 (en) 2019-12-19 2022-03-01 Lumileds Llc Light emitting diode (LED) devices with nucleation layer
JP7074168B2 (ja) * 2020-09-03 2022-05-24 三菱ケミカル株式会社 Ｃ面ＧａＮ基板
CN114497293A (zh) * 2021-12-29 2022-05-13 西安电子科技大学芜湖研究院 外延层的制备剥离方法及半导体器件制备方法
CN115537766B (zh) * 2022-10-20 2024-07-19 江西乾照光电有限公司 掩膜组件及led芯片的制备方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2234142A1 (en) * 1997-04-11 2010-09-29 Nichia Corporation Nitride semiconductor substrate
JP3525061B2 (ja) * 1998-09-25 2004-05-10 株式会社東芝 半導体発光素子の製造方法
JP2000164989A (ja) * 1998-11-26 2000-06-16 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法および半導体装置
JP3375064B2 (ja) * 1999-04-02 2003-02-10 日亜化学工業株式会社 窒化物半導体の成長方法
JP3589200B2 (ja) 2000-06-19 2004-11-17 日亜化学工業株式会社 窒化物半導体基板及びその製造方法、並びにその窒化物半導体基板を用いた窒化物半導体素子
US6627974B2 (en) * 2000-06-19 2003-09-30 Nichia Corporation Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
JP4556300B2 (ja) * 2000-07-18 2010-10-06 ソニー株式会社 結晶成長方法
JP3454791B2 (ja) * 2001-03-01 2003-10-06 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP2003077847A (ja) * 2001-09-06 2003-03-14 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法
JP4151560B2 (ja) * 2003-10-28 2008-09-17 沖電気工業株式会社 半導体装置の製造方法
JP3816924B2 (ja) * 2004-01-30 2006-08-30 株式会社東芝 半導体導波型光制御素子
JP4670489B2 (ja) * 2005-06-06 2011-04-13 日立電線株式会社 発光ダイオード及びその製造方法
DE102005052357A1 (de) * 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
DE102005047149A1 (de) * 2005-09-30 2007-04-12 Osram Opto Semiconductors Gmbh Epitaxiesubstrat, damit hergestelltes Bauelement sowie entsprechende Herstellverfahren
JP2007207981A (ja) * 2006-02-01 2007-08-16 Rohm Co Ltd 窒化物半導体発光素子の製造方法
JP2007214500A (ja) * 2006-02-13 2007-08-23 Mitsubishi Chemicals Corp 半導体部材及びその製造方法
JP2008117922A (ja) * 2006-11-02 2008-05-22 Yamaguchi Univ 半導体発光素子及びその製造方法
JP4825745B2 (ja) * 2007-07-13 2011-11-30 日本碍子株式会社 非極性面ｉｉｉ族窒化物の製造方法
JP4825746B2 (ja) * 2007-07-13 2011-11-30 日本碍子株式会社 非極性面ｉｉｉ族窒化物の製造方法
US8236583B2 (en) 2008-09-10 2012-08-07 Tsmc Solid State Lighting Ltd. Method of separating light-emitting diode from a growth substrate
JP4968232B2 (ja) * 2008-10-17 2012-07-04 日立電線株式会社 窒化物半導体の製造方法
JP5343225B2 (ja) * 2008-12-16 2013-11-13 スタンレー電気株式会社 Ｉｉ−ｖｉ族またはｉｉｉ−ｖ族化合物系半導体発光素子用エピタキシャルウエハ、および、その製造方法
JP5237780B2 (ja) * 2008-12-17 2013-07-17 スタンレー電気株式会社 半導体発光素子の製造方法
JP5313651B2 (ja) * 2008-12-17 2013-10-09 スタンレー電気株式会社 半導体素子の製造方法
JP5206985B2 (ja) * 2009-05-28 2013-06-12 日立電線株式会社 立方晶型窒化物半導体ウェハ及びその製造方法、並びに立方晶型窒化物半導体自立基板の製造方法
EP3923352A1 (en) * 2010-01-27 2021-12-15 Yale University, Inc. Conductivity based selective etch for gan devices and applications thereof
KR101105868B1 (ko) * 2010-11-08 2012-01-16 한국광기술원 화학적 리프트 오프 방법을 이용한 ⅰⅰⅰ족 질화물 기판의 제조방법
CN102694096A (zh) * 2011-03-21 2012-09-26 华新丽华股份有限公司 发光二极管及其制造方法
JP5512046B2 (ja) * 2011-08-09 2014-06-04 パナソニック株式会社 窒化物半導体層成長用構造、積層構造、窒化物系半導体素子および光源ならびにこれらの製造方法
CN103959439B (zh) * 2011-11-21 2017-08-01 圣戈班晶体及检测公司 半导体衬底以及形成方法

Also Published As

Publication number Publication date
JP5819923B2 (ja) 2015-11-24
US9059012B2 (en) 2015-06-16
CN103872201A (zh) 2014-06-18
US20140167086A1 (en) 2014-06-19
US20150295132A1 (en) 2015-10-15
JP2016074585A (ja) 2016-05-12
JP6258904B2 (ja) 2018-01-10
JP2014118346A (ja) 2014-06-30
EP2743966B1 (en) 2020-11-25
US9356191B2 (en) 2016-05-31
TW201423844A (zh) 2014-06-16
EP2743966A1 (en) 2014-06-18
CN103872201B (zh) 2018-06-26

Similar Documents

Publication Publication Date Title
TWI598940B (zh) 具有從成長基板分離之孔洞的磊晶層晶圓以及使用該磊晶層晶圓製造的半導體元件
JP5941548B2 (ja) 凹凸パターンを有する基板、これを具備する発光ダイオード及び発光ダイオードの製造方法
JP5727514B2 (ja) 複合基板を形成し当該複合基板にｉｉｉ−ｖ発光装置を成長させる方法
JP6307547B2 (ja) 光抽出構造を含む半導体発光装置及び方法
JP2010147164A (ja) 半導体素子の製造方法
TW201804632A (zh) 適於三維半導體元件的磊晶成長的成核結構
KR101146819B1 (ko) 단결정 기판의 제조방법, 이에 의해 제조된 단결정 기판, 상기 단결정 기판을 포함하는 발광소자, 및 이의 제조방법
JP2007049062A (ja) 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
KR20050062832A (ko) 발광 소자용 질화물 반도체 템플레이트 제조 방법
TW201904018A (zh) 在磊晶膜生長期間晶圓彎曲的減少
JP2018520506A (ja) 窒素化合物半導体デバイスの製造方法
KR20140071161A (ko) 결정방향 정합성을 나타내는 패턴이 형성된 기판을 포함하는 반도체 발광소자 및 이의 제조방법
KR20140081068A (ko) 기판 분리 방법, 반도체 소자 제조 방법 및 그것에 의해 제조된 반도체 소자
KR20140077477A (ko) 기판 분리를 위한 공동을 갖는 에피 웨이퍼 및 그것을 제조하는 방법
JP2009161436A (ja) Ｉｉｉ族窒化物半導体結晶基板、ｉｉｉ族窒化物半導体デバイスおよびその製造方法
US9859108B2 (en) Substrate regeneration method and regenerated substrate
JP2005330132A (ja) Ｉｉｉ族窒化物半導体結晶基板およびその製造方法ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
TW202205768A (zh) 半導體結構及其製備方法
KR20120045838A (ko) 반도체 발광소자용 복합기판 및 이를 이용한 반도체 발광소자의 제조방법
JP2013197571A (ja) 窒化物半導体積層体
JP2019036662A (ja) 発光素子の製造方法
TW201335416A (zh) 氮化物晶圓及其製作方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees