JP6258904B2 - 基板分離成長のための空洞を有するエピタキシャル層ウエハ及びそれを用いて製造された半導体素子 - Google Patents

基板分離成長のための空洞を有するエピタキシャル層ウエハ及びそれを用いて製造された半導体素子 Download PDF

Info

Publication number
JP6258904B2
JP6258904B2 JP2015196120A JP2015196120A JP6258904B2 JP 6258904 B2 JP6258904 B2 JP 6258904B2 JP 2015196120 A JP2015196120 A JP 2015196120A JP 2015196120 A JP2015196120 A JP 2015196120A JP 6258904 B2 JP6258904 B2 JP 6258904B2
Authority
JP
Japan
Prior art keywords
epitaxial layer
growth
layer
cavity
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015196120A
Other languages
English (en)
Other versions
JP2016074585A (ja
Inventor
ミン ジャン、ジョン
ミン ジャン、ジョン
ホ リ、キュ
ホ リ、キュ
スク ハン、チャン
スク ハン、チャン
モク キム、ファ
モク キム、ファ
ス、デウン
ヒュン イン、チ
ヒュン イン、チ
ヒョン チェ、ジョン
ヒョン チェ、ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020120146329A external-priority patent/KR20140077477A/ko
Priority claimed from KR1020120150389A external-priority patent/KR20140081068A/ko
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of JP2016074585A publication Critical patent/JP2016074585A/ja
Application granted granted Critical
Publication of JP6258904B2 publication Critical patent/JP6258904B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、エピタキシャル層から成長基板を容易に分離できるようにエピタキシャル層と成長基板との間に成長基板分離用の空洞を有するエピタキシャルウエハ及びそれを製造する方法、前記エピタキシャルウエハを用いた基板分離方法、半導体素子及びその製造方法に関する。
無機半導体発光ダイオードにおいて、光出力を増加させるために成長基板上にエピタキシャル層を成長させて、成長基板をエピタキシャル層から分離することにより製造された、熱放出特性が良好な支持基板を使用する垂直型構造の発光ダイオードが開発されている。
垂直型構造の発光ダイオードは、従来の水平型発光ダイオード（ｌａｔｅｒａｌ ＬＥＤ）に比べて同一チップの大きさでより大きい発光面積を有し、また、放熱効率が高いため高い内部量子効率を有する。さらに、垂直型構造の発光ダイオードは、光放出面の表面テクスチャリングが容易で光抽出効率を改善し易い。
垂直型発光ダイオードを製造するために、成長基板を分離する多様な方法が知られており、特に、レーザーリフトオフ（Ｌａｓｅｒ Ｌｉｆｔ−Ｏｆｆ；ＬＬＯ）、ケミカルリフトオフ（Ｃｈｅｍｉｃａｌ Ｌｉｆｔ−Ｏｆｆ；ＣＬＯ）又はストレスリフトオフ（Ｓｔｒｅｓｓ Ｌｉｆｔ−Ｏｆｆ；ＳＬＯ）技法を用いた基板分離方法が注目されている。
しかし、レーザーリフトオフ技法を用いた基板分離方法は、高価な装備を必要とするだけでなく、次のような幾つかの問題点を有する。先ず、強いエネルギーのレーザがエピタキシャル層に衝撃を加えるため、エピタキシャル層にクラック（ｃｒａｃｋ）が生じ得る。さらに、成長基板を通じてレーザーを照射するため、成長基板とエピタキシャルタ層とのエネルギーバンドギャップが大きいことが要求される。これにより、成長基板とエピタキシャル層とが同質の材料で形成されてエネルギーバンドギャップに差が殆どない場合は、レーザーリフトオフを用いて成長基板とエピタキシャル層とを分離し難くなる。例えば、窒化ガリウム基板上に成長した窒化ガリウム系エピタキシャル層は、レーザーリフトオフ技法を用いて分離し難い。
一方、ケミカルリフトオフ技法を用いた基板分離方法は、成長基板とエピタキシャル層との間に空洞を形成し、この空洞領域に化学溶液を浸透させて成長基板とエピタキシャル層との間の所定領域を化学的にエッチングする。
また、ストレスリフトオフ技法を用いた基板分離方法は、成長基板とエピタキシャル層との間に空洞を形成してエピタキシャル層と成長基板との結合力を弱くし、ストレスを加えて基板をエピタキシャル層から分離する。
前記ケミカルリフトオフやストレスリフトオフは、レーザーリフトオフに比べてエピタキシャル層の損傷を防ぐことができ、また、成長基板とエピタキシャル層とが同質の材料を用いて形成されている場合にも適用できる。これらケミカルリフトオフやストレスリフトオフ技法を適用するためには、成長基板とエピタキシャル層との間に相対的に大きな空洞を作ることが要求される。
本発明が解決しようとする課題は、ケミカルリフトオフやストレスリフトオフ技法を適用できるように成長基板とエピタキシャル層との間に相対的に大きな空洞を有するエピタキシャルウエハ及びそれを製造する方法を提供することである。
本発明が解決しようとするまた別の課題は、成長基板とエピタキシャル層との間に相対的に大きな空洞を形成して成長基板をエピタキシャル層から分離する方法及びそれを用いて半導体素子を製造する方法を提供することである。
本発明が解決しようとするまた別の課題は、成長基板上に成長したエピタキシャル層を分割せずに成長基板から分離できる基板分離方法及び半導体素子の製造方法を提供することである。
本発明が解決しようとするまた別の課題は、光抽出効率を改善できる新たな発光ダイオードを提供することである。
本発明の一実施形態にかかるエピタキシャルウエハは、成長基板と、前記成長基板上に位置しマスキング領域と開口部領域とを有するマスクパターンと、前記マスクパターンを覆うエピタキシャル層と、を含む。さらに、前記エピタキシャル層は前記マスキング領域上に位置する空洞を含む。
本明細書において、「エピタキシャルウエハ」は成長基板と前記成長基板上に成長したエピタキシャル層を有するウエハを意味し、特に、成長基板から分離されるエピタキシャル層を有するウエハを意味する。
前記エピタキシャル層がマスキング領域上に位置する空洞を含むため、前記空洞を用いてケミカルリフトオフ又はストレスリフトオフ技法を適用してエピタキシャル層を成長基板から容易に分離できる。
前記空洞は、前記マスキング領域上の限定された領域に位置してもよい。特に、前記空洞は、前記エピタキシャル層と前記マスキング領域との間に位置する下部空洞、および前記下部空洞から前記エピタキシャル層の厚さ方向に延長された上部空洞を含んでもよい。ここで、前記下部空洞は、前記上部空洞に比べて相対的により広い幅を有する。
前記マスキング領域上に位置する空洞によってエピタキシャル層とマスキング領域との間の結合力が弱くなり、よって、ストレスリフトオフ技法を用いてエピタキシャル層を成長基板から容易に分離できる。さらに、マスクパターンがＳｉＯ２等の酸化膜で形成された場合は、ＨＦやＢＯＥ溶液を前記空洞を通じて浸透させることにより、前記マスキング領域を容易に除去することができ、よって、ケミカルリフトオフ技法を用いて前記エピタキシャル層を成長基板から容易に分離することができる。
本実施形態において、前記マスキング領域は５μｍないし３０μｍ範囲の幅を有してもよく、さらに具体的には、１０μｍないし３０μｍ範囲の幅を有してもよい。また、前記開口部領域は、１μｍ以上３μｍ未満の幅を有してもよい。このようなマスキング領域の幅は、従来のエピタキシャル水平成長（ｅｐｉｔａｘｉａｌ ｌａｔｅｒａｌ ｏｖｅｒｇｒｏｗｔｈ；ＥＬＯＧ）のためのマスクパターンと区別できる。従来のＥＬＯＧのためのマスクパターンでは、マスキング領域上にケミカルリフトオフやストレスリフトオフ技法を適用できる空洞が形成されない。これに反して、マスキング領域の幅を相対的に広くし、また、開口部領域を狭くすることにより、マスキング領域上にケミカルリフトオフやストレスリフトオフ技法を適用するための相対的に大きな空洞を形成することができる。
前記エピタキシャルウエハは、前記マスクパターンと前記基板との間に位置するｎ型窒化ガリウム系犠牲層をさらに含んでもよく、前記犠牲層は前記マスクパターンの開口部領域下部に位置する第１空洞を有してもよい。
一方、前記エピタキシャル層は、平らな上部面を有してもよい。さらに、前記エピタキシャルウエハは前記エピタキシャル層上に位置する半導体積層構造をさらに含んでもよい。
本発明の他の実施形態にかかるエピタキシャルウエハの製造方法は、成長基板を準備し、前記成長基板上にマスキング領域と開口部領域とを有するマスクパターンを形成し、前記マスクパターンを有する成長基板上に前記マスクパターンを覆うエピタキシャル層を成長させること、を含む。ここで、前記エピタキシャル層は、前記マスキング領域上に空洞を含む。
前記空洞は、前記マスキング領域上の限定された領域に位置してもよい。また、前記空洞は、前記エピタキシャル層と前記マスキング領域との間に位置する下部空洞、及び前記下部空洞から前記エピタキシャル層の厚さ方向に延長された上部空洞を含んでもよい。前記下部空洞は、前記上部空洞に比べて相対的により広い幅を有する。
前記エピタキシャル層の成長は、水平成長よりも垂直成長が優勢な３次元（３Ｄ）成長条件下で３Ｄエピタキシャル層を成長させ、前記３Ｄエピタキシャル層上に垂直成長より水平成長が優勢な２次元（２Ｄ）成長条件下で２Ｄエピタキシャル層を成長させること、を含んでもよい。
さらに、前記エピタキシャル層の成長は、所定の３Ｄ成長条件下で３Ｄエピタキシャル層を成長させた後、前記３Ｄ成長条件から２Ｄ成長条件に徐々にに成長条件を変更しながらエピタキシャル層を成長させること、を含んでもよい。これにより、成長条件の急激な変化を防いでエピタキシャル層を安定的に成長させることができる。
幾つかの実施形態において、前記マスキング領域は５μｍないし３０μｍ範囲の幅を有してもよく、さらに具体的には１０μｍないし３０μｍ範囲の幅を有してもよい。また、前記開口部領域は１μｍ以上３μｍ未満の幅を有してもよい。
幾つかの実施形態において、前記エピタキシャルウエハの製造方法は、前記マスクパターンを形成する前に、前記成長基板上に犠牲層を形成し、電気化学エッチング（ＥＣＥ）を用いて前記マスクパターンの開口部領域を通じて露出された前記犠牲層をエッチングすること、をさらに含んでもよい。また、前記エピタキシャル層は前記犠牲層をシードとして使用して成長してもよい。一方、前記エピタキシャル層が成長する間、前記犠牲層に第１空洞が形成されてもよい。
特定の実施形態において、前記犠牲層は、少なくとも二つの段階の電圧が印加されて部分的にエッチングされてもよい。ここで、先に印加された電圧の方が後に印加された電圧に比べて低くてもよい。
本発明の他の実施形態にかかる基板分離方法は、成長基板を準備し、前記成長基板上にマスキング領域と開口部領域とを有するマスクパターンを形成し、前記マスクパターンを有する成長基板上に前記マスクパターンを覆い、前記マスキング領域上に空洞を含むエピタキシャル層を成長させ、前記成長基板を前記エピタキシャル層から分離すること、を含む。マスキング領域上でエピタキシャル層に空洞が形成されるため、前記空洞を用いてストレスリフトオフやケミカルリフトオフ技術を用いて成長基板をエピタキシャル層から容易に分離することができる。
前記空洞は、前記マスキング領域上の限定された領域に位置してもよい。また、前記空洞は、前記エピタキシャル層と前記マスキング領域との間に位置する下部空洞及び前記下部空洞から前記エピタキシャル層の厚さ方向に延長形成された上部空洞を含んでもよい。前記下部空洞は前記上部空洞に比べて相対的により広い幅を有する。
前記エピタキシャル層の成長は、水平成長より垂直成長が優勢な３Ｄ成長条件下で３Ｄエピタキシャル層を成長させ、前記３Ｄエピタキシャル層上に垂直成長より水平成長が優勢な２Ｄ成長条件下で２Ｄエピタキシャル層を成長させること、を含んでもよい。
さらに、前記エピタキシャル層の成長は、所定の３Ｄ成長条件下で３Ｄエピタキシャル層を成長させた後、前記３Ｄ成長条件から２Ｄ成長条件に徐々に成長条件を変更しながらエピタキシャル層を成長させること、を含んでもよい。これにより、成長条件の急激な変化を防いでエピタキシャル層を安定的に成長させることができる。
幾つかの実施形態において、前記マスキング領域は５μｍないし３０μｍ範囲の幅を有してもよく、さらに具体的には１０μｍないし３０μｍ範囲の幅を有してもよい。また、前記開口部領域は１μｍ以上３μｍ未満の幅を有してもよい。
幾つかの実施形態において、前記基板分離方法は、前記マスクパターンを形成する前に、前記成長基板上に犠牲層を形成し、電気化学エッチング（ＥＣＥ）を用いて前記マスクパターンの開口部領域を通じて露出された前記犠牲層をエッチングすること、をさらに含んでもよい。また、前記エピタキシャル層は前記犠牲層をシードとして使用して成長してもよい。一方、前記エピタキシャル層が成長する間、前記犠牲層に第１空洞が形成されてもよい。
特定の実施形態において、前記犠牲層は少なくとも二つの段階の電圧が印加されて部分的にエッチングされてもよい。ここで、先に印加された電圧の方が後に印加された電圧に比べて低くてもよい。
前記基板分離方法は、前記エピタキシャル層上に半導体積層構造を形成し、前記半導体積層構造上に支持基板を取り付けること、をさらに含んでもよい。また、前記成長基板はケミカルリフトオフ技術またはストレスリフトオフ技術を用いて分離されてもよい。特に、前記成長基板は、前記支持基板と前記成長基板との間の熱膨張係数の差に起因するストレスによって分離されてもよい。
本発明のまた別の実施形態にかかる半導体素子の製造方法は、上で説明した基板分離方法を含む。
さらに、前記半導体素子の製造方法は、前記成長基板を分離した後、エピタキシャル層をドライエッチングして半導体積層構造を露出させること、をさらに含んでもよい。
前記ドライエッチングは、ＢＣｌ3を使用した第１段階エッチングと、ＢＣｌ3とＣｌ2とを使用した第２段階エッチングとを含んでもよい。ＢＣｌ3を用いた第１段階エッチングによって表面を相対的に平坦化させることができる。
本発明のまた別の実施形態にかかる発光ダイオードは、支持基板と、前記支持基板上に位置し、活性層を含む半導体積層構造と、前記半導体積層構造の上部面に形成された凸部及び凹部と、前記凸部及び凹部に形成された粗面と、を含む。また、前記凹部の幅は５μｍないし３０μｍ範囲内の大きさを有する。
また、前記発光ダイオードは、前記凹部内にサブ凹部をさらに含んでもよい。
本発明によると、ケミカルリフトオフやストレスリフトオフ技法を適用できるように成長基板とエピタキシャル層との間に相対的に大きな空洞を有するエピタキシャルウエハ及びそれを製造する方法を提供することができる。さらに、エピタキシャル層成長条件を用いて成長基板とエピタキシャル層との間に空洞を形成することができる。
また、本発明によると、エピタキシャル層成長技術を用いて成長基板とエピタキシャル層との間に相対的に大きな空洞を形成することができ、これを用いて、ケミカルリフトオフやストレスリフトオフ技法により成長基板を分離することができる。特に、支持基板と成長基板の熱膨張係数の差を用いてエピタキシャル層から成長基板を分離することができ、さらに、成長したエピタキシャル層を分割せずに成長基板を分離することができる。
さらに、エピタキシャル層の形状を用いて光抽出効率が改善された発光ダイオードを提供することができる。
本発明の一実施形態にかかるエピタキシャルウエハを説明するための断面図である。 本発明の一実施形態にかかるエピタキシャルウエハの製造方法を説明するための断面図である。 本発明の一実施形態にかかるエピタキシャルウエハの製造方法を説明するための断面図である。 本発明の一実施形態にかかるエピタキシャルウエハの製造方法を説明するための断面図である。 （ａ）マスクパターンの多様な実施形態を説明するための平面図である。（ｂ）マスクパターンの多様な実施形態を説明するための平面図である。 （ａ）マスクパターンの多様な実施形態を説明するための平面図である。（ｂ）マスクパターンの多様な実施形態を説明するための平面図である。 （ａ）マスクパターンの多様な実施形態を説明するための平面図である。（ｂ）マスクパターンの多様な実施形態を説明するための平面図である。 本発明の一実施形態にかかる基板分離方法および半導体素子の製造方法を説明するための断面図である。 本発明の一実施形態にかかる基板分離方法および半導体素子の製造方法を説明するための断面図である。 本発明の一実施形態にかかる基板分離方法および半導体素子の製造方法を説明するための断面図である。 本発明の一実施形態にかかる基板分離方法および半導体素子の製造方法を説明するための断面図である。 本発明の一実施形態にかかる基板分離方法および半導体素子の製造方法を説明するための断面図である。 本発明の一実施形態にかかる基板分離方法および半導体素子の製造方法を説明するための断面図である。 本発明の他の実施形態にかかるエピタキシャルウエハを説明するための断面図である。 本発明の他の実施形態にかかるエピタキシャルウエハの製造方法、基板分離方法、及び半導体素子の製造方法を説明するための断面図である。 本発明の他の実施形態にかかるエピタキシャルウエハの製造方法、基板分離方法、及び半導体素子の製造方法を説明するための断面図である。 本発明の他の実施形態にかかるエピタキシャルウエハの製造方法、基板分離方法、及び半導体素子の製造方法を説明するための断面図である。 本発明の他の実施形態によって製造されたエピタキシャルウエハのＳＥＭイメージである。 （ａ）本発明のまた別の実施形態によって成長基板を分離した後のエピタキシャル層の上面のＳＥＭイメージである。（ｂ）本発明のまた別の実施形態によって成長基板を分離した後のエピタキシャル層の断面のＳＥＭイメージである。 （ａ）本発明のまた別の実施形態によってドライエッチングを用いてエピタキシャル層をエッチングした後の表面特性を説明するための上面のＳＥＭイメージである。（ｂ）本発明のまた別の実施形態によってドライエッチングを用いてエピタキシャル層をエッチングした後の表面特性を説明するための断面のＳＥＭイメージである。
以下、添付の図面を参照して本発明の実施形態を詳しく説明する。次に紹介する実施形態は、本発明が属する技術分野の通常の技術者に本発明の思想が十分に伝わるようにするために例として提供するものである。よって、本発明は以下で説明する実施形態に限定されるのではなく、他の形態に具体化することもできる。そして、図面において、構成要素の幅、長さ、厚さ等は、便宜のために誇張して表現する場合もある。また、一つの構成要素が他の構成要素の「上部に」又は「上に」あると記載する場合、各部分が他の部分の「真上部」又は「真上に」ある場合だけでなく、各構成要素と別の構成要素間にまた別の構成要素がある場合も含む。明細書全体に亘り同一参照番号は同一構成要素を表す。
図１は、本発明の一実施形態にかかるエピタキシャルウエハを説明するための断面図である。
図１を参照すると、本発明の一実施形態に係るエピタキシャルウエハは、成長基板２１、マスクパターン２５及びエピタキシャル層２８を含む。また、前記エピタキシャルウエハは下部エピタキシャル層２３を含んでもよい。
成長基板２１は、窒化ガリウム系半導体層を成長させるために使用できる基板であれば特に限定されない。例えば、成長基板２１は、サファイア基板、窒化ガリウム基板、窒化アルミニウム基板、スピネル基板、シリコンカーバイド基板、シリコン基板等であってもよい。また、成長基板２１は、極性窒化ガリウム系半導体層を成長させるための基板であってもよく、非極性または半極性窒化ガリウム系半導体層を成長させるための基板であってもよい。
前記下部エピタキシャル層２３は、ドープされていない又はｎ型の窒化ガリウム系半導体層で形成されてもよい。前記下部エピタキシャル層２３は、成長基板２１が異種基板の場合に用いられるが、成長基板２１が窒化ガリウム基板の場合は省略されてもよい。
マスクパターン２５は、成長基板２１上に位置してもよい。成長基板２１上に下部エピタキシャル層２３が形成された場合、マスクパターン２５は下部エピタキシャル層２３上に位置してもよい。マスクパターン２５はＳｉＯ2で形成されてもよいが、これに限定されるのではない。マスクパターン２５はストライプパターンであってもよいが、これに限定されるのではなく、メッシュ又は島状パターンでも良い。マスクパターン２５については図５ないし図７を参照して後述する。
マスクパターン２５は、マスキング領域２５ａと開口部領域２５ｂとを有する。本実施形態において、マスキング領域は５μｍないし３０μｍ範囲の幅を有してもよく、さらに具体的には、１０μｍないし３０μｍ範囲の幅を有すしてもよい。また、前記開口部領域は１μｍ以上３μｍ未満の幅を有してもよい。
マスキング領域の幅を５μｍ以上、さらに、１０μｍ以上にすることにより、マスキング領域上部に形成される空洞２８ａ，２８ｂを相対的により大きく形成することができる。また、開口部領域を３μｍ未満にすることにより、ストレスを用いてエピタキシャル層２８を成長基板２１から容易に分離することができる。
エピタキシャル層２８はマスクパターン２５を覆う。エピタキシャル層２８の上部面は、平らであってよい。エピタキシャル層２８は、窒化ガリウム系半導体層、例えば、ドープされていないＧａＮ又はｎ型ＧａＮを含んでもよい。ここで、エピタキシャル層２８は、主に３次元（３Ｄ）成長条件下で成長した３Ｄエピタキシャル層２７とその上に配置されて連結し合った２Ｄエピタキシャル層２９を含んでもよい。前記３Ｄエピタキシャル層２７は、ドープされていないＧａＮを含んでもよく、前記２Ｄエピタキシャル層２９はｎ型ＧａＮ層を含んでもよい。
エピタキシャル層２８は、マスキング領域上に位置する空洞を有する。この空洞はマスキング領域内の限定された領域に位置してもよく、また、上部空洞２８ａ及び下部空洞２８ｂを含んでもよい。上部空洞２８ａは、エピタキシャル層２８の厚さ方向に長い形状に形成され、下部空洞２８ｂ上に位置する。上部空洞２８ａは、下方から上方に幅が狭くなる形状を有してもよい。一方、下部空洞２８ｂはエピタキシャル層２８とマスキング領域との間に位置し、上部空洞２８ａの下に位置する。下部空洞２８ｂの壁面の傾斜は、上部空洞２８ａの壁面の傾斜より緩やかであってもよい。さらに、下部空洞２８ｂは高さより幅がより大きい形状を有してもよい。
前記の上部及び下部空洞２８ａ，２９ｂにＨＦやＢＯＥ（Ｂｕｆｆｅｒｅｄ Ｏｘｉｄｅ Ｅｔｃｈａｎｔ）のような化学溶液を浸透させてマスキング領域２５ａを除去することにより、エピタキシャル層２８を成長基板２１から容易に分離することができる。また、上部及び下部空洞２８ａ，２９ｂによってエピタキシャル層２８とマスクパターン２５との結合力が弱くなるため、ストレスによってエピタキシャル層２８を成長基板２１から容易に分離することができる。さらに、上部空洞２８ａがマスキング領域２５ａとエピタキシャル層２８との間で鋭い形状に形成されるため、エピタキシャル層２８とマスキング領域２５ａとの界面すストレスを与えることにより、エピタキシャル層２８をマスキング領域２５ａからを容易に分離することができる。
一方、前記エピタキシャルウエハは、エピタキシャル層２８上に位置する半導体積層構造（図示せず）をさらに含んでもよい。前記半導体積層構造は、多様な半導体層を含んでもよく、例えば、窒化ガリウム系半導体層を含んでもよい。前記半導体積層構造を用いて発光ダイオードやトランジスタのような多様な半導体素子を製造することができる。
本実施形態にかかるエピタキシャルウエハは、マスキング領域上に位置する空洞２８ａ，２８ｂを有するエピタキシャル層２８を含む。よって、前記空洞２８ａ，２８ｂを用いてケミカルリフトオフやストレスリフトオフ技法によってエピタキシャル層２８を成長基板２１から容易に分離できる。
図２ないし図４は、本発明の一実施形態にかかるエピタキシャルウエハの製造方法を説明するための断面図である。
図２を参照すると、成長基板２１上に下部エピタキシャル層２３が成長してもよい。成長基板２１は、サファイア基板、窒化ガリウム基板、窒化アルミニウム基板、シリコンカーバイド（ＳｉＣ）基板又はシリコン（Ｓｉ）基板等であってもよい。特に、成長基板２１は、サファイア基板又は窒化ガリウム基板であってもよく、極性、非極性又は半極性基板を含んでもよい。下部エピタキシャル層２３は、窒化ガリウム系半導体、例えば、ドープされていないＧａＮ又はｎ型ＧａＮで形成されてもよく、有機金属化学気相成長（ＭＯＣＶＤ）や分子線エピタキシャルタキシー（ＭＢＥ）技術を用いて形成できる。前記成長基板２１が窒化ガリウム基板の場合、下部エピタキシャル層２３は省略されてもよい。
マスクパターン２５は前記下部エピタキシャル層２３上に形成される。マスクパターン２５は、例えば、ＳｉＯ２又は多様なシリケート系材料で形成されてもよい。マスクパターン２５は、マスキング領域２５ａと開口部領域２５ｂとを有する。ここで、マスキング領域は、５μｍないし３０μｍ範囲の幅を有してもよく、さらに具体的には、１０μｍないし３０μｍ範囲の幅を有してもよい。また、前記開口部領域は１μｍ以上３μｍ未満の幅を有してもよい。
マスクパターン２５は、図５（ａ）に示すように、各マスキング領域がストライプ形状を有してもよく、また、図５（ｂ）に示すように、相互別の方向に延びるストライプが交差するメッシュ形状を有してもよい。これとは異なり、前記マスクパターン２５は陽刻パターンであってもよく、図６（ａ）に示すように、マスキング領域が六角形状を有してもよく、又は図７（ａ）に示すようにマスキング領域が菱形状を有してもよい。これとは異なり、前記マスクパターン２５は陰刻パターンであり、図６（ｂ）に示すように開口部領域が六角形状を有してもよく、又は図７（ｂ）に示すように開口部領域が菱形状を有してもよい。前記マスクパターン２５はまた、マスキング領域が円形状の陽刻パターン、又は開口部領域が円形状の陰刻パターンであってもよい。
図３を参照すると、マスクパターン２５が形成された成長基板２１上に３Ｄ成長条件下で３Ｄエピタキシャル層２７を成長させる。３Ｄエピタキシャル層２７は、有機金属化学気相成長（ＭＯＣＶＤ）法によって成長し、成長温度、成長圧力、Ｖ／III比を調節して水平成長に比べて垂直成長が優勢な条件（３Ｄ成長条件）で成長する。通常、成長温度を相対的に低く、成長圧力を相対的に高く、Ｖ／III比を相対的に高くするほど３Ｄ成長条件になる。例えば、３Ｄエピタキシャル層２７は、成長温度１０３０℃、成長圧力４００ｔｏｒｒ、Ｖ／III比３００に設定された３Ｄ成長条件下で成長してもよい。
前記３Ｄ成長条件下で３Ｄエピタキシャル層２７を成長させると、マスクパターン２５の開口部領域２５ｂでエピタキシャル層２７の成長が始まり、水平成長に比べて垂直成長が優勢になる。一方、成長厚さを調節することにより、マスキング領域２５ａ上でエピタキシャル層２７同士が重なり合わないようにしてマスキング領域２５ａ上に溝２７ｈが形成される。
図４を参照すると、３Ｄ成長条件下で３Ｄエピタキシャル層２７が成長した後、成長条件を垂直成長に比べて水平成長が優勢な２Ｄ成長条件下で２Ｄエピタキシャル層２９を成長させてエピタキシャル層２８を形成する。前記２Ｄ成長条件は、３Ｄ成長条件に対して、成長温度を相対的に高く、成長圧力を相対的に低く、Ｖ／III比を相対的に低くすることにより達成できる。例えば、２Ｄエピタキシャル層２９は、成長温度１１１０℃、成長圧力１５０ｔｏｒｒ、Ｖ／III比１５０に設定された２Ｄ成長条件下で成長してもよい。
２Ｄエピタキシャル層２９を成長させる間、３Ｄエピタキシャル層２７の溝２７ｈ内で水平成長が進み、これによって、エピタキシャル層２８内で上に行くほど幅が狭くなる上部空洞２８ａが形成することができる。また、エピタキシャル層２８の厚さを相対的に厚く、例えば、約１０μｍ以上成長させることにより、マスキング領域２５ａとエピタキシャル層２８との間に下部空洞２８ｂを形成することができる。
本実施形態において、３Ｄエピタキシャル層２７を所定の３Ｄ成長条件で成長させた後、成長条件を２Ｄ成長条件に変更して所定の２Ｄ成長条件下で２Ｄエピタキシャル層２９を成長させてもよい。しかし、これに限定されるのではなく、３Ｄエピタキシャル層２７が形成された後、３Ｄ成長条件から２Ｄ成長条件に徐々に成長条件を変更しながらエピタキシャル層２９を成長させてもよい。
前記２Ｄ成長条件によって、溝２７ｈの上部でエピタキシャル層２９が互いに連結してもよく、これにより、平らな上部面を有するエピタキシャル層２８を形成することができる。
一方、前記エピタキシャルウエハの製造方法は、エピタキシャル層２９上に半導体積層構造（図示せず）を成長させることを更に含んでもよい。半導体積層構造は多様な半導体層を含んでもよく、例えば、窒化ガリウム半導体層を含んでもよい。
本実施形態によると、３Ｄ成長条件及び２Ｄ成長条件を用いてマスクパターン２５のマスキング領域２５ａ上に相対的に大きな空洞２８ａ，２８ｂを形成することができる。
前記空洞２８ａ，２８ｂを用いてケミカルリフトオフ又はストレスリフトオフ技法によってエピタキシャル層２８を成長基板２１から容易に分離できる。一方、マスクパターン２５が陽刻パターンの場合、空洞２８ａ，２８ｂがエピタキシャル層２８及びマスキング領域によって密閉されるため、化学溶液が空洞に浸透し難い。よって、この場合は、ストレスリフトオフ技法を用いて成長基板２１からエピタキシャル層２８を分離することになる。
図８ないし図１３は、本発明の一実施形態にかかる基板分離方法及び半導体素子の製造方法を説明するための断面図である。図８ないし図１３を参照すると、一実施形態にかかる基板分離方法及び半導体素子の製造方法は、前記図１ないし図７を参照して説明したエピタキシャルウエハの製造方法を含んでもよい。よって、以下の実施形態では図１のエピタキシャルウエハを用いた基板分離方法及び半導体素子の製造方法を説明する。
図８を参照すると、エピタキシャル層２９上に半導体積層構造３０を成長させる。半導体積層構造３０は、第１窒化物半導体層３１及び第２窒化物半導体層３３を含んでもよく、さらに、活性層３２を含んでもよい。
前記第１窒化物半導体層３１及び第２窒化物半導体層３３は、それぞれ単一層であってもよいが、これに限定されるのではなく、多重層であってもよい。このような多重層は、ドープされていない層とドーピング層とを含んでもよい。また、前記活性層３２は、単一量子井戸構造又は多重量子井戸構造を有してもよい。
前記第１窒化物半導体層３１は、第１導電型の不純物がドーピングされた窒化物半導体層、例えば、（Ａｌ，Ｉｎ，Ｇａ）Ｎ系列の窒化物半導体層といったｎ型不純物がドーピングされたIII−Ｎ系列の化合物半導体を含んでもよく、窒化ガリウム層を含んでもよい。また、前記第１窒化物半導体層３１は、不純物がドーピングされていないドープされていない層を含んでもよい。
前記活性層３２は、III−Ｎ系列の化合物半導体、例えば、（Ａｌ，Ｇａ，Ｉｎ）Ｎ半導体層であってもよく、単一量子井戸構造又はウェル層（図示せず）と障壁層（図示せず）とが交互に積層された多重量子井戸構造を有してもよい。
前記第２窒化物半導体層３３は、第２導電型不純物、例えば、Ｐ型不純物がドーピングされたIII−Ｎ系列の化合物半導体、例えば、（Ａｌ，Ｇａ，Ｉｎ）Ｎ系列のIII族窒化物半導体層を含んでもよく、例えば、ＧａＮ層を含んでもよい。
図９を参照すると、半導体積層構造３０上に支持基板５１を取り付る。支持基板５１は、ボンディング金属層５３を通じて半導体積層構造３０にボンディングされてもよい。一方、前記支持基板５１を取り付ける前に、半導体積層構造３０上に反射金属層３５及び障壁金属層３７が形成されてもよい。反射金属層３５は、例えば、Ａｇ又はＡｌを含んでもよく、障壁金属層３７はＮｉを含んでもよい。前記反射金属層３５は、第２窒化物半導体層３３に電気的に接続され、活性層３２で生成された光を反射させて光効率を向上させる。一方、障壁金属層３７は反射金属層３５を覆って反射金属層３５を保護する。
本実施形態において、エピタキシャル層２８内に相対的に大きな空洞２８ａ，２８ｂが形成されているため、化学経路（Chemical path）を提供するための素子分離領域を予め形成する必要がない。よって、前記反射金属層３５及び障壁金属層３７は、半導体積層構造３０を分割せずその全面上に形成されてもよい。
図１０を参照すると、成長基板２１をエピタキシャル層２８から分離する。成長基板２１は、ストレスを用いたストレスリフトオフ技術や化学溶液を用いたケミカルリフトオフを用いてエピタキシャル層２８から分離されてもよい。
特に、前記支持基板５１は、成長基板２１とは異なる熱膨張係数、例えば、５．５／Ｋないし７．５／Ｋの熱膨張係数を有する物質で形成されてもよい。例えば、支持基板５１は、ＭｏＣｕやＣｕＷで形成されてもよい。これにより、支持基板５１を取り付けた後、支持基板５１と成長基板２１との間の熱膨張係数の差によって、成長基板２１が前記空洞２８ａ，２８ｂでエピタキシャル層２８から分離できる。
これとは異なり、ＨＦやＢＯＥを用いてマスクパターン２５を除去した後、空洞にストレスを与えて成長基板２１をエピタキシャル層２８から分離してもよい。
成長基板２１は、下部エピタキシャル層２３と一緒にエピタキシャル層２８から分離され、よって、空洞２８ａ，２９ａを有するエピタキシャル層２８が露出される。
図１１を参照すると、前記露出したエピタキシャル層２８を平坦化して半導体積層構造３０を露出させる。エピタキシャル層２８はドライエッチングを用いて平坦化されてもよい。例えば、ＢＣｌ３ガスを３５ｓｃｃｍないし４５ｓｃｃｍの流量で供給し、工程圧力約５ｍＴｏｒｒ、ＲＦ電力約５００Ｗの条件で第１段階エッチングを行うことにより、突出した部分２８ｃｖを凹んだ部分より早いエッチング速度でエッチングする。次いで、ＢＣｌ3とＣｌ2とをそれぞれ約５ｓｃｃｍないし約６ｓｃｃｍと２０ｓｃｃｍないし２５ｓｃｃｍの流量で供給し、工程圧力約５ｍＴｏｒｒ、ＲＦ電力約３００Ｗの条件で第２段階エッチングを行ってエピタキシャル層２８をエッチングする。上の第１段階エッチング及び第２段階エッチングによって、空洞２８ａ，２８ｂの形状が半導体積層構造３０に転写されることを防ぐことができる。
前記ドライエッチングによって、半導体積層構造３０の表面に凸部３０ｃｖと凹部３０ｃｃが形成される。凸部３０ｃｖは、概してエピタキシャル層２８の突出した部分２８ｃｖに対応し、凹部３０ｃｃはマスクパターン２５が除去された部分に対応する。また、前記凸部３０ｃｖはエピタキシャル層２８の残留部分に対応していてもよい。一方、凹部３０ｃｃ内にサブ凹部２８ｃが形成されても良い。サブ凹部２８ｃは尖部形状を有してもよい。
図１２を参照すると、前記半導体積層構造３０を素子領域に分割する分割溝３０ａを形成する。また、光強化化学エッチング（ｐｈｏｔｏ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｅｔｃｈｉｎｇ）等を用いて半導体積層構造３０の表面に粗面Ｒを形成してもよい。粗面Ｒは、突出部３０ｃｖ及び凹部３０ｃｃの表面に形成されてもよい。突出部３０ｃｖ及び凹部３０ｃｃに粗面Ｒが形成されることにより、活性層３２で生成された光の光抽出効率が改善される。
素子分割溝３０ａを形成した後に粗面Ｒを形成してもよいが、粗面Ｒを先に形成してから素子分割溝３０ａを形成してもよい。
その後、各素子領域上に電極３９を形成する。電極３９は半導体積層構造３０の第１窒化物半導体層３１に電気的に接続される。
図１３を参照すると、素子分割溝３０ａに沿って支持基板５１を分割することにより、半導体素子、例えば、発光ダイオードが完成する。支持基板５１は、レーザーを用いたスクライビング技術を用いて分割されてもよい。
本実施形態によると、エピタキシャル成長技術を用いてマスクパターン２５の各マスキング領域２５ａ上に空洞２８ａ，２８ｂを形成することができ、この空洞２８ａ，２８ｂを用いて成長基板２１をエピタキシャル層２８から容易に分離できる。これにより、半導体積層構造３０を分割せずに成長基板２１を分離することができ、よって、半導体積層構造３０の損失を減らすことができるため、半導体素子の歩留まりが増加する。
例えば、前記の上部及び下部空洞２８ａ，２８ｂを通じてＨＦやＢＯＥのような化学溶液を浸透させてマスキング領域２５ａを除去することにより、エピタキシャル層２８を成長基板２１から容易に分離できる。また、上部及び下部空洞２８ａ，２８ｂによってエピタキシャル層２８とマスクパターン２５との結合力が弱くなるため、ストレスによってエピタキシャル層２８を成長基板２１から容易に分離できる。さらに、上部空洞２８ａがマスキング領域２５ａとエピタキシャル層２８との間で鋭い形状に形成されるため、ストレスをそれらの界面に適用することによりエピタキシャル層２８をマスキング領域２５ａから容易に分離できる。
図１４は、本発明の他の実施形態にかかるエピタキシャルウエハを説明するための断面図である。
図１４を参照すると、本実施形態にかかるエピタキシャルウエハは、図１のエピタキシャルウエハとほぼ同じであるが、マスクパターン２５の開口部領域２５ｂの下部に第１空洞２４ｂをさらに含むことに違いがある。
本実施形態において、マスクパターン２５はｎ型窒化ガリウム系の犠牲層２４上に位置する。マスクパターン２５は、図１を参照して説明したものとほぼ同じであるが、但し、マスクパターン２５の開口部領域２５ｂの大きさは３μｍを超えてもよい。
一方、前記第１空洞２４ｂは、マスクパターン２５下部に位置し、第１空洞２４ｂの一部はマスキング領域２５ａの下に延長してもよい。
本実施形態によると、空洞２８ａ，２８ｂに加えて第１空洞２４ｂが追加されるため、ケミカルリフトオフやストレスリフトオフ技法によってエピタキシャル層２８を成長基板２１からより容易に分離することができる。
図１５ないし図１７は、本発明の他の実施形態にかかるエピタキシャルウエハの製造方法、基板分離方法及び半導体素子の製造方法を説明するための断面図である。
本実施形態にかかるエピタキシャルウエハの製造方法は、図２ないし図４を参照して説明したエピタキシャルウエハの製造方法とほぼ同じであるため、特徴的な内容を中心に説明する。
先ず、図１５を参照すると、成長基板２１上に窒化ガリウム系の犠牲層２４を成長させる。犠牲層２４は、例えば、ＭＯＣＶＤ（ｍｅｔａｌｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ ｄｅｐｏｓｉｔｉｏｎ）やＭＢＥ（ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ）等の技術を用いて成長基板２１上に成長させてもよい。犠牲層２４は、相対的に高い不純物濃度、例えば、１×１０１７／ｃｍ3ないし１×１０１９／ｃｍ3のＳｉ原子がドーピングされたｎ型窒化ガリウム系半導体層、例えば、ＧａＮ層で形成されてもよい。前記犠牲層２４を成長させる前に、成長基板２１上に図２の下部エピタキシャル層２３のようなドープされていない窒化ガリウム系半導体層を先に成長させてもよい。
犠牲層２４上にマスクパターン２５を形成する。マスクパターン２５は、図２を参照して説明したように形成してもよい。但し、本実施形態においては、マスクパターン２５の開口部領域２５ｂは、図２で説明した開口部領域２５ｂより相対的により広い幅を有してもよい。
次いで、電気化学エッチング（ｅｌｅｃｔｒｏ ｃｈｅｍｉｃａｌ ｅｔｃｈ）によってマスクパターン２５の開口部領域２５ｂに露出された犠牲層２４を部分的にエッチングして、犠牲層２４内に微細気孔２４ａを形成する。
前記電気化学エッチング工程は、犠牲層２４が形成された成長基板２１と陰極（例，Ｐｔ電極）とをＥＣＥ溶液に浸けた後、犠牲層２４に正の電圧を印加し、陰極電極に負の電圧を印加して行う。ＥＣＥ溶液のモル濃度、工程時間及び印加電圧を調節して、微細気孔２４ａの大きさを調節してもよい。
前記ＥＣＥ溶液は、電解質溶液であってもよく、例えば、シュウ酸（ｏｘａｌｉｃ ａｃｉｄ）、ＨＦ又はＮａＯＨを含む電解質溶液であってもよい。
本実施形態において、犠牲層２４は同一電圧、例えば、１０Ｖないし６０Ｖ範囲の電圧を連続して印加する１段階電気化学エッチング（ＥＣＥ）によって部分的にエッチングされてもよい。しかし、これに限定されるのではなく、初期に相対的に低い電圧を印加し、その後、相対的に高い電圧を印加する２段階電気化学エッチング（ＥＣＥ）によって部分的にエッチングされてもよい。図１５は、２段階電気化学エッチングによって形成された微細気孔２４１，２４２を示しており、相対的に小さい微細気孔２４１は相対的に低い電圧を印加する第１段階で形成され、相対的に大きい微細気孔２４２は相対的に高い電圧を印加する第２段階で形成される。例えば、２０℃の０．３Ｍシュウ酸溶液を用いて６×１０１８／ｃｍ3のＳｉドーピング濃度を有するＧａＮ犠牲層２４に対して、第１段階では８Ｖないし９Ｖの電圧を印加し、第２段階では１５Ｖないし１７Ｖの電圧を印加して電気化学エッチングを行ってもよい。
２段階電気化学エッチングを用いることにより、ｎ型窒化ガリウム系犠牲層２４の表面は相対的に良好な結晶性を維持でき、さらに、ｎ型窒化ガリウム系犠牲層２４の内部に相対的に大きな微細気孔２４２を形成することができるため、後続の工程に有利である。
図１６を参照すると、前記犠牲層２４をシード（ｓｅｅｄ）として使用して図３を参照して説明したように３Ｄエピタキシャル層２７を成長させるが、これに対する詳細な説明は省略する。但し、前記３Ｄエピタキシャル層２７が成長する間、微細気孔２４ａが重なり合って、さらに成長して第１空洞２４ｂが形成される。前記第１空洞２４ｂは、前記マスクパターン２５の開口部領域２５ｂの下に形成され、隣接したマスキング領域２５ａ同士を連結し合うように形成される。
図１７を参照すると、図４を参照して説明したように、前記３Ｄエピタキシャル層２７上に２Ｄエピタキシャル層２９を成長させ、マスクパターン２５を覆うエピタキシャル層２８を形成する。さらに、前記エピタキシャル層２８上に半導体積層構造（図示せず）を成長させてもよい。
本実施形態によると、図２ないし図４を参照して説明した実施形態の空洞２８ａ，２８ｂに加えて、第１空洞２４ｂがマスクパターン２５の開口部領域２５ｂ下部に形成される。よって、ケミカルリフトオフやストレスリフトオフ技法を用いて、エピタキシャル層２８を成長基板２１からより容易に分離できる。
また、開口部領域２５ｂ下部に第１空洞２４ｂが形成されるため、開口部領域２５ｂの幅を相対的により大きく形成してもよい。
その後、図８ないし図１３を参照して説明したような基板分離方法及び半導体素子の製造方法を適用して個別の半導体素子、例えば、発光ダイオードを製造することができる。
図１８は、本発明の他の実施形態によって製造されたエピタキシャルウエハのＳＥＭイメージである。
図１８は、上の図１４ないし図１７を参照して説明したエピタキシャルウエハの断面のＳＥＭイメージである。ここで、成長基板２１としてはサファイア基板を使用し、犠牲層２４はｎ型ＧａＮ層であり、マスクパターン２５はＳｉＯ2で形成した。犠牲層は、２段階ＥＣＥでエッチングした。また、成長温度１０３０℃、成長圧力４００ｔｏｒｒ、Ｖ／III比３００の３Ｄ成長条件下で６０分間３Ｄエピタキシャル層を成長させた。３Ｄ成長条件下で３Ｄ成長が完了した後、成長温度１１１０℃、成長圧力１５０ｔｏｒｒ、Ｖ／III比１５０の所望の２Ｄ成長条件になるまで、温度、圧力及びＶ／III比を徐々に変えて１８０分間さらにエピタキシャル層を成長させることによりエピタキシャル層２８を成長させた。
図１８を参照すると、マスクパターン２５の開口部領域下部に第１空洞Ａが形成され、マスキング領域上部に第２空洞Ｂ及び第３空洞Ｃが形成されていることが確認できる。さらに、前記の第２空洞及び第３空洞は、ＥＣＥによって形成された第１空洞に比べて相対的に大きな体積を有することが分かる。
よって、前記の第２空洞及び第３空洞を用いてエピタキシャル層２８を成長基板２１から容易に分離することができる。
図１９は、本発明のまた別の実施形態によって成長基板を分離した後のエピタキシャル層の平面及び断面のＳＥＭイメージであり、図２０は本発明のまた別の実施形態によってドライエッチングを用いてエピタキシャル層をエッチングした後の表面特性を説明するための平面及び断面のＳＥＭイメージである。
図１９は、図１４ないし図１７を参照して説明したエピタキシャル層２８から成長基板２１を分離した後のエピタキシャル層２８の平面及び断面のＳＥＭイメージである。
図１９の（ａ）及び（ｂ）を参照すると、成長基板２１を分離した後、エピタキシャル層２８の表面には突出した部分２８ｃｖと空洞２８ａ，２８ｂとが観察される。突出した部分２８ｃｖは、マスクパターン２５が除去された後にマスクパターン２５の開口部領域２５ｂに形成されたエピタキシャル層２８部分が残留する部分に対応している。
図２０は、図１９のエピタキシャル層２８を、ドライッチングを用いてエピタキシャル層をエッチングした後の表面特性を説明するための平面及び断面のＳＥＭイメージである。ドライエッチングは、上の図１１を参照して説明したような第１及び第２段階エッチング工程によって行われた。
図２０の（ａ）及び（ｂ）を参照すると、ドライエッチング後のエピタキシャル層２８の表面に突出部３０ｃｖと凹部３０ｃｃとが観察され、凹部３０ｃｃ内にサブ凹部２８ｃが観察される。前記突出部３０ｃｖは、上で説明した突出した部分２８ｃｖに対応し、凹部３０ｃｃは主に空洞２８ａ，２８ｂの位置に対応する。凹部３０ｃｃ内ではドライエッチングによって空洞２８ａ，２８ｂの形状が殆どなくなり、表面が相対的に平坦化していることが確認できる。また、ストライプ形状の突出した部分２８ｃｖと比べて、突出部３０ｃｖは相対的に不規則に形成される。つまり、突出した部分２８ｃｖに対応する位置の一部は、凹部３０ｃｃと殆ど同一な水準にエッチングされ、よって、突出部３０ｃｖが断続的に表れる。
結果的に、第１及び第２段階エッチング工程を用いることにより、空洞２８ａ，２８ｂを有するエピタキシャル層２８をドライエッチングによって平坦化することができる。
以上、本発明の技術的特徴の理解を助けるために図面を参照して多様な実施形態を説明した。しかし、これら実施形態は、本発明の思想から外れず多様に変更することができ、これらの変形は本発明の範囲内に属する。
２１：成長基板
２３：下部エピタキシャル層
２５：マスクパターン
２８：エピタキシャル層

Claims (10)

  1. 成長基板を準備し、
    前記成長基板上に犠牲層を形成し、
    前記犠牲層上にマスキング領域と開口部領域とを有するマスクパターンを形成し、
    電気化学エッチング（ＥＣＥ）を用いて前記開口部領域を通じて露出された前記犠牲層をエッチングし、
    前記マスクパターンを有する前記犠牲層上に前記マスクパターンを覆うエピタキシャル層を成長させること、を含み、
    前記犠牲層は、不純物がドープされた窒化ガリウム系半導体層を含み、
    前記エピタキシャル層は、窒化ガリウム系半導体層を含み、前記マスキング領域上に空洞を含み、
    前記犠牲層は、少なくとも二つの段階の電圧が印加されて部分的にエッチングされ、先に印加された電圧が後に印加された電圧に比べて低いことを特徴とするエピタキシャルウエハの製造方法。
  2. 前記空洞は、前記マスキング領域上の限定された領域に位置することを特徴とする請求項１に記載のエピタキシャルウエハの製造方法。
  3. 前記空洞は、前記エピタキシャル層と前記マスキング領域との間に位置する下部空洞、及び前記下部空洞から前記エピタキシャル層の厚さ方向に延長された上部空洞を含み、
    前記下部空洞は、前記上部空洞に比べて相対的により広い幅を有することを特徴とする請求項２に記載のエピタキシャルウエハの製造方法。
  4. 前記エピタキシャル層の成長は、
    水平成長より垂直成長が優勢な３Ｄ成長条件下で３Ｄエピタキシャル層を成長させ、
    前記３Ｄエピタキシャル層上に垂直成長より水平成長が優勢な２Ｄ成長条件下で２Ｄエピタキシャル層を成長させること、を含む請求項３に記載のエピタキシャルウエハの製造方法。
  5. 前記エピタキシャル層の成長は、
    所定の３Ｄ成長条件下で３Ｄエピタキシャル層を成長させた後、前記３Ｄ成長条件から２Ｄ成長条件に徐々に成長条件を変更しながらエピタキシャル層を成長させること、を含む請求項４に記載のエピタキシャルウエハの製造方法。
  6. 前記マスキング領域は、５μｍないし３０μｍ範囲の幅を有することを特徴とする請求項１に記載のエピタキシャルウエハの製造方法。
  7. 前記マスキング領域は、１０μｍないし３０μｍ範囲の幅を有することを特徴とする請求項６に記載のエピタキシャルウエハの製造方法。
  8. 前記開口部領域は、１μｍ以上３μｍ未満の幅を有することを特徴とする請求項１ないし請求項７のいずれかに記載のエピタキシャルウエハの製造方法。
  9. 前記エピタキシャル層は、前記犠牲層をシードとして使用して成長することを特徴とする請求項１に記載のエピタキシャルウエハの製造方法。
  10. 前記エピタキシャル層を成長させる間、前記犠牲層に第１空洞が形成されることを特徴とする請求項９に記載のエピタキシャルウエハの製造方法。

JP2015196120A 2012-12-14 2015-10-01 基板分離成長のための空洞を有するエピタキシャル層ウエハ及びそれを用いて製造された半導体素子 Expired - Fee Related JP6258904B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2012-0146329 2012-12-14
KR1020120146329A KR20140077477A (ko) 2012-12-14 2012-12-14 기판 분리를 위한 공동을 갖는 에피 웨이퍼 및 그것을 제조하는 방법
KR1020120150389A KR20140081068A (ko) 2012-12-21 2012-12-21 기판 분리 방법, 반도체 소자 제조 방법 및 그것에 의해 제조된 반도체 소자
KR10-2012-0150389 2012-12-21

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013258173A Division JP5819923B2 (ja) 2012-12-14 2013-12-13 基板分離成長のための空洞を有するエピタキシャル層ウエハ及びそれを用いて製造された半導体素子

Publications (2)

Publication Number Publication Date
JP2016074585A JP2016074585A (ja) 2016-05-12
JP6258904B2 true JP6258904B2 (ja) 2018-01-10

Family

ID=49753084

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013258173A Expired - Fee Related JP5819923B2 (ja) 2012-12-14 2013-12-13 基板分離成長のための空洞を有するエピタキシャル層ウエハ及びそれを用いて製造された半導体素子
JP2015196120A Expired - Fee Related JP6258904B2 (ja) 2012-12-14 2015-10-01 基板分離成長のための空洞を有するエピタキシャル層ウエハ及びそれを用いて製造された半導体素子

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2013258173A Expired - Fee Related JP5819923B2 (ja) 2012-12-14 2013-12-13 基板分離成長のための空洞を有するエピタキシャル層ウエハ及びそれを用いて製造された半導体素子

Country Status (5)

Country Link
US (2) US9059012B2 (ja)
EP (1) EP2743966B1 (ja)
JP (2) JP5819923B2 (ja)
CN (1) CN103872201B (ja)
TW (1) TWI598940B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014061940A1 (en) * 2012-10-15 2014-04-24 Seoul Viosys Co., Ltd. Semiconductor device and method of fabricating the same
CN104218134B (zh) * 2014-09-15 2017-02-15 映瑞光电科技(上海)有限公司 一种具有特殊粗化形貌的led垂直芯片结构及其制备方法
DE102014116276A1 (de) * 2014-11-07 2016-05-12 Osram Opto Semiconductors Gmbh Epitaxie-Wafer, Bauelement und Verfahren zur Herstellung eines Epitaxie-Wafers und eines Bauelements
GB201612419D0 (en) * 2016-07-18 2016-08-31 Cambridge Entpr Ltd A scalable quantum-confined device
CN109563641B (zh) * 2016-08-08 2021-08-27 三菱化学株式会社 GaN结晶生长方法和C面GaN基板
WO2018030311A1 (ja) * 2016-08-08 2018-02-15 三菱ケミカル株式会社 導電性Ｃ面ＧａＮ基板
JP6686876B2 (ja) * 2016-12-28 2020-04-22 豊田合成株式会社 半導体構造体および半導体素子
US10622447B2 (en) * 2017-03-29 2020-04-14 Raytheon Company Group III-nitride structure having successively reduced crystallographic dislocation density regions
CN107170666A (zh) * 2017-05-25 2017-09-15 东南大学 一种非极性ⅲ族氮化物外延薄膜
US10804429B2 (en) 2017-12-22 2020-10-13 Lumileds Llc III-nitride multi-wavelength LED for visible light communication
CN111326536A (zh) * 2018-12-14 2020-06-23 云谷（固安）科技有限公司 导电模组结构、显示装置及导电模组结构制备方法
US11264530B2 (en) 2019-12-19 2022-03-01 Lumileds Llc Light emitting diode (LED) devices with nucleation layer
US11211527B2 (en) 2019-12-19 2021-12-28 Lumileds Llc Light emitting diode (LED) devices with high density textures
JP7074168B2 (ja) * 2020-09-03 2022-05-24 三菱ケミカル株式会社 Ｃ面ＧａＮ基板
CN115537766A (zh) * 2022-10-20 2022-12-30 江西乾照光电有限公司 掩膜组件及led芯片的制备方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE550461T1 (de) * 1997-04-11 2012-04-15 Nichia Corp Wachstumsmethode für einen nitrid-halbleiter
JP3525061B2 (ja) * 1998-09-25 2004-05-10 株式会社東芝 半導体発光素子の製造方法
JP2000164989A (ja) * 1998-11-26 2000-06-16 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法および半導体装置
JP3375064B2 (ja) * 1999-04-02 2003-02-10 日亜化学工業株式会社 窒化物半導体の成長方法
US6627974B2 (en) * 2000-06-19 2003-09-30 Nichia Corporation Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
JP3589200B2 (ja) * 2000-06-19 2004-11-17 日亜化学工業株式会社 窒化物半導体基板及びその製造方法、並びにその窒化物半導体基板を用いた窒化物半導体素子
JP4556300B2 (ja) * 2000-07-18 2010-10-06 ソニー株式会社 結晶成長方法
JP3454791B2 (ja) * 2001-03-01 2003-10-06 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP2003077847A (ja) * 2001-09-06 2003-03-14 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法
JP4151560B2 (ja) * 2003-10-28 2008-09-17 沖電気工業株式会社 半導体装置の製造方法
JP3816924B2 (ja) * 2004-01-30 2006-08-30 株式会社東芝 半導体導波型光制御素子
JP4670489B2 (ja) * 2005-06-06 2011-04-13 日立電線株式会社 発光ダイオード及びその製造方法
DE102005052357A1 (de) * 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
DE102005047149A1 (de) * 2005-09-30 2007-04-12 Osram Opto Semiconductors Gmbh Epitaxiesubstrat, damit hergestelltes Bauelement sowie entsprechende Herstellverfahren
JP2007207981A (ja) * 2006-02-01 2007-08-16 Rohm Co Ltd 窒化物半導体発光素子の製造方法
JP2007214500A (ja) * 2006-02-13 2007-08-23 Mitsubishi Chemicals Corp 半導体部材及びその製造方法
JP2008117922A (ja) * 2006-11-02 2008-05-22 Yamaguchi Univ 半導体発光素子及びその製造方法
JP4825746B2 (ja) * 2007-07-13 2011-11-30 日本碍子株式会社 非極性面ｉｉｉ族窒化物の製造方法
JP4825745B2 (ja) * 2007-07-13 2011-11-30 日本碍子株式会社 非極性面ｉｉｉ族窒化物の製造方法
US8236583B2 (en) 2008-09-10 2012-08-07 Tsmc Solid State Lighting Ltd. Method of separating light-emitting diode from a growth substrate
JP4968232B2 (ja) * 2008-10-17 2012-07-04 日立電線株式会社 窒化物半導体の製造方法
JP5343225B2 (ja) * 2008-12-16 2013-11-13 スタンレー電気株式会社 Ｉｉ−ｖｉ族またはｉｉｉ−ｖ族化合物系半導体発光素子用エピタキシャルウエハ、および、その製造方法
JP5313651B2 (ja) * 2008-12-17 2013-10-09 スタンレー電気株式会社 半導体素子の製造方法
JP5237780B2 (ja) * 2008-12-17 2013-07-17 スタンレー電気株式会社 半導体発光素子の製造方法
JP5206985B2 (ja) * 2009-05-28 2013-06-12 日立電線株式会社 立方晶型窒化物半導体ウェハ及びその製造方法、並びに立方晶型窒化物半導体自立基板の製造方法
EP3923352A1 (en) * 2010-01-27 2021-12-15 Yale University, Inc. Conductivity based selective etch for gan devices and applications thereof
KR101105868B1 (ko) * 2010-11-08 2012-01-16 한국광기술원 화학적 리프트 오프 방법을 이용한 ⅰⅰⅰ족 질화물 기판의 제조방법
US8829487B2 (en) * 2011-03-21 2014-09-09 Walsin Lihwa Corporation Light emitting diode and method for manufacturing the same
EP2752894A3 (en) * 2011-08-09 2014-10-22 Panasonic Corporation Semiconductor light-emitting device and light source device including the same
KR20140106590A (ko) * 2011-11-21 2014-09-03 쌩-고벵 크리스톡스 에 드테끄퇴르 반도체 기판 및 형성 방법

Also Published As

Publication number Publication date
US9356191B2 (en) 2016-05-31
TWI598940B (zh) 2017-09-11
CN103872201B (zh) 2018-06-26
JP2014118346A (ja) 2014-06-30
JP5819923B2 (ja) 2015-11-24
EP2743966B1 (en) 2020-11-25
JP2016074585A (ja) 2016-05-12
US20140167086A1 (en) 2014-06-19
CN103872201A (zh) 2014-06-18
TW201423844A (zh) 2014-06-16
US20150295132A1 (en) 2015-10-15
US9059012B2 (en) 2015-06-16
EP2743966A1 (en) 2014-06-18

Similar Documents

Publication Publication Date Title
JP6258904B2 (ja) 基板分離成長のための空洞を有するエピタキシャル層ウエハ及びそれを用いて製造された半導体素子
US9263255B2 (en) Method for separating epitaxial layers from growth substrates, and semiconductor device using same
TWI504020B (zh) 從磊晶層分離成長基板的方法、使用該方法製造發光二極體的方法以及藉由該方法製造的發光二極體
JP5313651B2 (ja) 半導体素子の製造方法
JP6234787B2 (ja) 基板再生方法及び再生基板
US9514926B2 (en) Substrate recycling method
KR20140121070A (ko) 성장 기판이 분리된 자외선 발광소자 및 그 제조 방법
JP2013517620A (ja) 光抽出構造を含む半導体発光装置
KR102206284B1 (ko) 반도체 성장용 템플릿, 기판 분리 방법 및 이를 이용한 발광소자 제조 방법
KR20050062832A (ko) 발광 소자용 질화물 반도체 템플레이트 제조 방법
KR20130105993A (ko) 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자
KR20140047870A (ko) 성장 기판 분리 방법, 발광 다이오드 제조 방법 및 그것에 의해 제조된 발광 다이오드
KR101550200B1 (ko) Dbr층 패턴을 포함하는 발광다이오드 및 이의 제조방법
KR20140081068A (ko) 기판 분리 방법, 반도체 소자 제조 방법 및 그것에 의해 제조된 반도체 소자
KR20140077477A (ko) 기판 분리를 위한 공동을 갖는 에피 웨이퍼 및 그것을 제조하는 방법
KR101701041B1 (ko) 실리콘 다면체 상에 형성된 발광다이오드 및 이의 제조방법
US9859108B2 (en) Substrate regeneration method and regenerated substrate
JP4082409B2 (ja) 半導体素子の製造方法
KR20140047869A (ko) 성장 기판 분리 방법 및 발광 다이오드 제조 방법
KR20120045838A (ko) 반도체 발광소자용 복합기판 및 이를 이용한 반도체 발광소자의 제조방법
JP2019036662A (ja) 発光素子の製造方法
KR20150014232A (ko) 재생 가능한 발광 소자 제조용 템플릿 및 이를 이용한 발광 소자 제조 방법
KR20140076718A (ko) 기판 재생 방법 및 재생 기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160719

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171207

R150 Certificate of patent or registration of utility model

Ref document number: 6258904

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees