TW201904018A - 在磊晶膜生長期間晶圓彎曲的減少 - Google Patents

在磊晶膜生長期間晶圓彎曲的減少 Download PDF

Info

Publication number
TW201904018A
TW201904018A TW107119641A TW107119641A TW201904018A TW 201904018 A TW201904018 A TW 201904018A TW 107119641 A TW107119641 A TW 107119641A TW 107119641 A TW107119641 A TW 107119641A TW 201904018 A TW201904018 A TW 201904018A
Authority
TW
Taiwan
Prior art keywords
layer
micro
substrate
semiconductor wafer
gallium nitride
Prior art date
Application number
TW107119641A
Other languages
English (en)
Inventor
道格拉斯 卡爾森
蒂莫西Ｅ 博爾思
Original Assignee
美商馬康科技解決方案控股有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商馬康科技解決方案控股有限公司 filed Critical 美商馬康科技解決方案控股有限公司
Publication of TW201904018A publication Critical patent/TW201904018A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0205—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth during growth of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/24—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a grooved structure, e.g. V-grooved, crescent active layer in groove, VSIS laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

描述用於在異質磊晶生長期間減少晶圓彎曲的結構與方法。可遍及基板表面形成多個微溝槽，且以多晶材料填充該等微溝槽。異質磊晶期間可在半導體材料層中於多晶材料上生長材料的應力緩解區域。

Description

在磊晶膜生長期間晶圓彎曲的減少
該技術關於半導體晶圓上的結晶層的磊晶生長。
近年，由於氮化鎵半導體材料擁有受期望的電氣及光電性質之故，該氮化鎵半導體材料已受到可觀的注意。氮化鎵（GaN）具有約3.4eV的寬、直接的能帶隙，該能帶隙對應可見光光譜的藍光波長區域。已開發基於GaN及其合金的發光二極體（LED）與雷射二極體（LD），且該LED與LD是可購得的。這些元件可發射範圍從可見光光譜的紫光到紅光區域的可見光。
由於氮化鎵的寬能帶隙所致，氮化鎵更能抵抗突崩潰，且相較於更一般的半導體材料（諸如矽及砷化鎵）具有更高的本質場強度。此外，氮化鎵是寬能帶隙半導體，且相較於其他半導體（諸如矽及砷化鎵）能夠在更高溫度維持其電性能。GaN也具有相較於矽較高的載子飽和速率。此外，GaN具有纖鋅礦晶體結構，是一種硬的材料，具有高熱導率，且具有比其他習知半導體（諸如矽、鍺、及砷化鎵）高得多的熔點。因此，GaN用於高速、高電壓、及高功率應用。舉例而言，氮化鎵材料可用在半導體放大器中，該半導體放大器用於射頻（RF）通訊、雷達、及微波應用。
儘管GaN是許多應用的期望半導體材料，但比起習知矽半導體晶圓，GaN生產上比較昂貴。一種生產用於半導體元件製造的GaN的方式是，使GaN層磊晶式過度生長於具不同的材料的晶圓上，該不同的材料諸如矽、碳化矽、或藍寶石。然而，由於材料性質不匹配，這樣的異質磊晶會導致GaN層中的平面中（in-plane）應力，且引發平面外（out-of-plane）晶圓彎折，如第 1 圖 中的彎曲晶圓100所示。晶圓彎曲會導致積體電路製造期間微製造上的問題，且如果夠嚴重，會導致缺陷及裂隙在過度生長層中形成。在嚴重的實例中，平面中應力可能導致層的分層。
描述異質磊晶中減少晶圓彎曲的結構與方法。一些實施例中，遍及用於異質磊晶過度生長的基板之表面上形成微溝槽。過度生長之前，以材料填充該等溝槽。非單晶材料可於受填充的多個溝槽之上的多個區域中形成，且在異質磊晶過度生長期間緩解異質磊晶層中的平面中應力。平面中應力的緩解可減少晶圓彎曲，及減少異質磊晶層的元件區域中的缺陷。
一些實施例關於半導體晶圓，該半導體晶圓包括：基板，由第一材料形成；第二材料之層，該第二材料有別於該第一材料，該第二材料之層形成於該第一材料之上；複數個微溝槽，該等微溝槽形成於該基板的表面中，該表面面向該第二材料之層；第三材料，有別於該第一材料，且位於該等微溝槽中；以及第四材料，有別於該第二材料，位於該第二材料之層中的該第三材料上方的多個區域中，該第四材料緩解該第二材料之層中的平面中應力。
一些態樣中，該第二材料可以是單晶氮化鎵材料，且該第四材料是多晶或非晶氮化鎵材料。一些實施形態中，第二層的厚度可介於1微米與6微米之間。一些實例中，該複數個微溝槽分佈遍及該基板的整個表面且呈規則圖案，該規則圖案包括交錯的多個微溝槽。一些態樣中，該複數個微溝槽分佈遍及該基板的整個表面而處於晶粒廊道（die street）中。一些實施形態中，多個元件區域位在該複數個微溝槽之間的多個區域中，且跨越介於0.5mm與10mm之間的距離。一些實例中，該等微溝槽具有剖面輪廓，該剖面輪廓具有非垂直的側壁。一些態樣中，該等微溝槽具有介於1微米與100微米之間的寬度。根據一些實施形態，基板包括矽、碳化矽、或藍寶石。
根據一些態樣，半導體晶圓可進一步包括位在該基板與該第二材料之層之間形成的緩衝物。一些實例中，半導體晶圓可進一步包括積體電路元件，該等積體電路元件形成在元件區域中，該等元件區域位在該複數個微溝槽之間。
一些實施例關於半導體晶粒，該半導體晶粒包括：基板，由第一材料形成；第二材料之層，該第二材料有別於該第一材料，該第二材料之層形成於該第一材料之上；積體電路元件，形成於該第二材料之層中；微溝槽或該微溝槽之部分，形成於該基板的表面中，該表面面向該第二材料之層；第三材料，有別於該第一材料，且位於該微溝槽或該微溝槽之部分中；以及第四材料，有別於該第二材料，位於該第二材料之層中的該第三材料上方的區域中，該第四材料緩解該第二材料之層中的平面中應力。一些實施形態中，半導體晶粒可進一步包括位在該基板與該第二材料之層之間形成的緩衝物。
一些態樣中，該第二材料可以是單晶氮化鎵材料，且該第四材料是多晶或非晶氮化鎵材料。一些實例中，第二層的厚度可介於1微米與6微米之間。一些實施形態中，該微溝槽或該微溝槽之部分可位在該晶粒的周邊處。一些實例中，該基板包括矽、碳化矽、或藍寶石。
一些實施例關於減少半導體異質磊晶生長期間彎曲的方法。這樣的方法可包括下述動作：在包括第一材料的基板之表面中形成複數個微溝槽；在該複數個微溝槽及該基板之上沉積有別於該第一材料的第二材料；執行平整化製程，而移除該第二材料之一部分；在該基板之上磊晶生長第三材料之層，該第三材料有別於該第一材料；以及在該等微溝槽之上的該第三材料之層中形成第四材料的多個區域，該第四材料有別於該第三材料，其中該第四材料緩解該第三材料之層中的平面中應力。
一些實例中，該第三材料可為單晶氮化鎵材料，且該第四材料可為多晶或非晶氮化鎵材料。一些實施形態中，該第三材料與該第四材料同時形成。根據一些態樣，該第三材料之層生長達到介於1微米與6微米之間的厚度。
一種方法的一些實施形態可進一步包括在多個晶粒廊道中形成複數個微溝槽。一些實例中，一種方法可包括，沿著該等微溝槽切割該基板，以移除該等微溝槽之全部或一部分。一方法實施例可進一步包括，在該基板與該第三材料之層之間形成緩衝物。一種方法可進一步包括，在該第三材料之層中形成積體電路元件。
可運用上文描述或下文進一步詳述的多種態樣、特徵、及動作之任何適合組合實施前述的設備與方法實施例。由下文的敘述，連同所附圖式，能更全面地瞭解本案教示內容的這些及其他態樣、實施例、及特徵。
相較於形成期望半導體材料之主體基板，異質磊晶已成為低成本且大晶圓尺寸形成高性能或專用半導體材料的實用製程。在異質磊晶中，期望的單晶半導體材料生長於不相似的結晶材料上。可使用例如化學氣相沉積製程或任何其他適合的晶體生長製程形成異質磊晶層。異質磊晶系統的一些範例包括在矽、碳化矽、或藍寶石基板上生長氮化鎵材料。有許多其他的異質磊晶系統，且本文所述之技術不僅限於氮化鎵材料。其他異質磊晶系統的範例包括（但不限於）生長於矽或其他基板材料上的碳化矽、矽鍺、砷化鎵材料、磷化鎵材料、及磷化銦材料之任一者。一些實施形態中，異質磊晶可包括在基板與期望的半導體材料之間形成緩衝物（例如，不同材料及/或不同合金的一或多個過渡層），元件將會製造於該期望的半導體材料中。
如在本文中所用，詞彙「氮化鎵材料」是指氮化鎵（GaN）以及其合金之任一者，諸如，尤其是氮化鋁鎵（Alx Ga(1-x) N）、氮化銦鎵（Iny Ga(1-y) N）、氮化鋁銦鎵（Alx Iny Ga(1-x-y) N）、氮磷砷化鎵（GaAsx Py N(1-x-y) ）、氮磷砷化鋁銦鎵（Alx Iny Ga(1-x-y) Asa Pb N(1-a-b) ）。一般而言，砷及/或磷存在時是處於低濃度（即，少於5重量%）。某些較佳實施例中，氮化鎵材料具有高濃度的鎵，且包括極微或無鋁及/或銦的量。高鎵濃度的實施例中，一些實施形態中，(x+y)的總和可小於0.4，一些實施形態中，小於0.2，一些實施形態中，小於0.1，或甚至更小（在其他實施形態中）。一些實例中，對至少一種氮化鎵材料層而言較佳為具有GaN（即，x=y=a=b=0）之組成。例如，其中發生電流傳導之主要部分的主動層可具有GaN之組成。氮化鎵材料可被摻雜而呈p型或n型，或可無摻雜。適合的氮化鎵材料描述於美國專利第6,649,287號中，該專利之全體以參考形式併入本文中。
對於一些半導體應用而言，異質磊晶可涉及有相似材料性質（例如，非常相似的晶格常數、非常相似的熱膨脹係數）的結晶材料且可要求僅僅薄層的異質磊晶生長。然而，發明人已認知且意識到，一些半導體應用能夠要求有實質的厚度的過度生長材料（例如超過2微米），且該材料的晶格常數與基板有相當的差距。例如，發明人已認知且意識到，由氮化鎵材料製造的高性能電晶體及蕭特基二極體可隨著異質磊晶氮化鎵層之厚度增加大幅受惠（至少是在崩潰電壓方面）。已觀察到對於此類元件而言，當過度生長的氮化鎵層與緩衝物的厚度大於約4微米時，有大於2000伏特的逆崩潰電壓。
發明人已進一步認知且意識到，當異質磊晶層及下面的基板之間在材料性質（晶格常數、熱膨脹係數、固有應力）上有可觀差異及/或要求厚的異質磊晶層時，於異質磊晶層中形成的平面中應力會引發整體晶圓的平面外扭曲。舉例而言，晶圓100可能彎曲，如第 1 圖 中所描繪，儘管該說明可能為了解釋而誇張了可能發生的彎曲量。在實務上，甚至少量的翹曲（例如平面外小於100微米）可能引發微製造製程期間的問題，且一般而言必須解決這些問題。若異質磊晶層中的平面中應力夠高，則晶體結構中的缺陷可能在隨機位置發生，且導致低元件良率或過早元件失效。
發明人已思及減少異質磊晶期間可能發生的晶圓彎曲的結構與方法。概觀而言，且現在請參考第 2 圖 ，根據一些實施例，複數個微溝槽210可遍及基板205之表面形成，這些微溝槽可交錯或可不交錯。基板205可包括單晶材料，或由該單晶材料組成，在該單晶材料上，待生長異質磊晶層。該等微溝槽可填有非單晶材料，且晶圓經平整化以進行後續的異質磊晶。異質磊晶期間，微溝槽上方的區域可形成如非單晶材料（例如多晶或非晶材料），且提供異質磊晶層的平面中應力的緩解。微溝槽之間的元件區域220中，可形成單晶材料之異質磊晶層。
示範性基板可包括（但不限於）矽（Si）、碳化矽（SiC）、氮化鎵（GaN）、及藍寶石。根據一些實施例，基板205可包括主體單晶矽。一些例子中，該基板可包括絕緣體上覆矽（SOI）基板，其中該半導體為上文提及之半導體基板材料之任一者。基板205可為半導體晶圓之形式（例如，矽半導體晶圓），且具有介於大約50mm與大約450mm之間的直徑。各種實施例中，基板表面為單晶，使得三族氮化物（例如GaN、AlN、AlGaN、InGaN）或任何其他適合的結晶三五族、二六族、三元、或四元材料可從基板表面生長。
進一步的細節中，第 3A 圖 描繪於基板205之一部分中形成的兩個微溝槽210的剖面視圖。微溝槽210可具有寬度W、深度D、且可由距離L所分開。一些實施例中，微溝槽的寬度W可介於10μm與100μm之間。一些實例中，微溝槽的寬度W可介於1μm與100μm之間。一些實施例中，微溝槽的深度D可介於10nm與30μm之間。根據一些實施例，微溝槽210可由介於0.5mm與10mm之間的距離L所分開。微溝槽可呈任何適合的圖案排列在基板205之表面上。
舉例而言，一些實例中，微溝槽可呈矩形圖案（如第 2 圖 所描繪）或三角形圖案或六邊形圖案排列。微溝槽210可呈規則圖案（如第 2 圖 所描繪）或呈其他不具有規則週期性的圖案而於基板205上圖案化。一些實施形態中，微溝槽210對齊基板材料的結晶平面，或是下文所述之後續生長的元件層的結晶平面。這樣的實施例中，微溝槽的圖案可取決於基板的切面（例如，取決於矽基板是否為＜111＞、＜100＞、或＜110＞矽）。一些實例中，該等微溝槽210可沿著基板205上的晶粒廊道行進，該等晶粒廊道界定主動區域220。在元件區域220中微製造元件之後，可沿著微溝槽210切割晶圓200，移除與微溝槽相關的結構的全部或一些。
參考第 3A 圖 ，微溝槽210可具有任何適合形狀的溝槽輪廓212。一些實施例中，該等微溝槽的側壁可如圖式中所繪般傾斜。一些實例中，這樣的傾斜側壁輪廓可透過使用溼蝕刻製程獲得，該溼蝕刻製程優先沿著基板205的結晶平面蝕刻。作為替代方案，可使用弱各向異性乾蝕刻（例如反應性離子蝕刻）以獲得傾斜溝槽輪廓212。其他實施例中，該溝槽輪廓212可呈碟狀或圓形。例如，可使用各向同性溼蝕刻獲得碗狀輪廓。尚有其他實施例中，溝槽輪廓212可具有垂直側壁，該垂直側壁可透過使用各向異性乾蝕刻（此為舉例）產生。
可使用任何適合的光微影製程圖案化微溝槽210。例如，光阻及/或硬遮罩（圖中未示）可形成於基板205之上，且經圖案化而暴露遍及基板205之表面上的線。接著可使用蝕刻製程將微溝槽210形成至基板205中。之後可從基板剝除光阻及/或硬遮罩。
形成微溝槽210之後，可將填充材料310沉積於基板205之上，如第 3B 圖 所示。填充材料310可包括非單晶材料，該非單晶材料可（或可不）具有與基板205相同的化學組成。因此，填充材料可在化學組成及/或材料性質方面與基板不同。例如，一些實施例中，填充材料可包括非晶矽或多晶矽，使用任何適合的沉積製程將該非晶矽或多晶矽沉積於單晶矽基板205之上，該沉積製程例如濺鍍、電子束蒸鍍、化學氣相沉積、電漿增強化學氣相沉積等。用於填充材料的沉積製程可不在微溝槽中形成單晶材料。根據一些實施例，填充材料310沉積達一厚度，該厚度大於溝槽處微溝槽210的深度D。
其他實施例中，也可使用除了矽之外的材料填充微溝槽210。填充材料310可包括（但不限於）碳化矽、氮化矽、矽鍺、氮化鎵材料、氮化鋁、磷化銦。各種實施例中，填充材料310能夠耐受磊晶及/或後續元件製造的溫度，且容許在填充材料之上有期望半導體層的異質磊晶生長，該半導體層例如為氮化鎵、砷化鎵、磷化銦等。舉例而言，根據一些實施例，填充材料可維持非晶或多晶以應付多達600°C的磊晶及/或退火溫度。
隨後可使用平整化製程使晶圓平整，如第 3C 圖 所描繪。一些實施形態中，可執行晶圓表面的鑽石研磨，以移除填充材料310的至少一部分。一些實例中，可使用化學機械研磨（CMP）以移除填充材料的至少一部分及/或提供適合用於在元件區域220上方晶體過度生長的晶圓表面。例如，可完全移除元件區域220之上的填充材料310，以暴露下面的單晶基板205。所得的基板表面可包括遍及晶圓分佈的複數個填充的微溝槽315，其中非單晶材料填充該等微溝槽。一些實施形態中，留在微溝槽210中的填充材料310可吸收來自後續形成的元件層及/或緩衝物的雜質。
可在晶圓上執行異質磊晶製程，如第 4 圖 所描繪，以形成期望的半導體元件層420以供元件製造。一些實例中，在形成元件層420前，可先在基板205之上形成緩衝物410。該緩衝物410可包括基板205與期望元件層420之間的一或多個材料過渡層，在該期望元件層中可製造用於積體電路應用的半導體元件450。緩衝物及過渡層的範例描述於例如美國專利第7,135,720號及美國專利第9,064,775號中，上述兩個專利之全文以參考形式併入本文中。過渡層之其中一些可在組成上漸變（compositionally graded）。緩衝物410及/或元件層420可透過任何適合的晶體生長製程形成，該製程包括（但不限於）金屬有機化學氣相沉積（MOCVD）、分子束磊晶（MBS）、氫化物氣相磊晶（HVPE）、原子層沉積（ALD）、或上述製程之組合。一些實施例中，元件層420的厚度可介於1微米與6微米之間。其他實施例中，該元件層可具有小於或大於此範圍的厚度。
正如一個範例，基板205可包括矽或碳化矽，且緩衝物可包括氮化鋁及/或氮化鋁鎵之組成。然後元件層420可包括氮化鎵材料。在其他實施例中，可使用其他緩衝物與元件層。
根據一些實施例，緩衝物410及/或元件層420在元件區域420之上可形成如單晶結構，因為他們能夠對準下面的基板205之單晶材料。然而，在微溝槽210之上以非單晶材料填充的區域中，可形成非單晶溝槽過度生長區域430。在溝槽過度生長區域430中，該材料可與元件區域220內的元件層420之材料不同（至少在材料性質方面）。例如，元件層及/或緩衝物之材料在溝槽過度生長區域430中可為非晶或多晶，然而相對應的材料在元件區域220中為單晶。因為他們的非單晶材料性質所致，溝槽過度生長區域430可緩解元件層420中的平面中應力（壓縮或拉張），且可緩解基板205之表面處的平面中應力。平面中應力的緩解可減少晶圓彎曲且減少元件區域220中缺陷形成。
由於微溝槽210中的填充材料310只需要中斷溝槽過度生長區域430中元件層420的單晶生長，所以一些實例中微溝槽210的深度D可較淺。例如，一些實施例中，微溝槽可具有介於10nm與100nm之間的深度。
生長元件層420之後，可使用習知半導體處理技術執行積體電路元件450的微製造，該習知半導體處理技術經修飾以適應微溝槽210及溝槽過度生長區域430。這些區域中，不形成元件以避免潛在的高缺陷濃度或不適當的元件性能。元件450的微製造之後，可透過鑽石切鋸切割晶圓，例如以形成複數個晶粒500。一個晶粒的劃界顯示於第 5 圖 中。根據一些實施例，可沿著微溝槽210切割該晶圓，而填充剩餘物512及非單晶的溝槽過度生長剩餘物510可留在晶粒周圍處或附近。一些實施形態中，晶粒500可跨越超過一個元件區域220，使得一或多個溝槽過度生長區域430及填充的微溝槽315位在晶粒內。根據一些實施例，溝槽過度生長區域430及/或填充的微溝槽315可用於晶粒500上元件之間的電隔離。
當使用術語「上」、「相鄰於」、或「之上」以描述層或結構之位置時，在所描述的層及下面的層之間可有（或可無）一或多個材料層，所描述的層被描述為在該下面的層「上」、「之上」、或「相鄰於」該下面的層。當層被描述為「直接地」或「緊密地」在另一層上、之上、或「直接地」或「緊密地」與另一層相鄰時，不存在居中的層。當層被描述為在另一層或基板「上」或「之上」時，該層可覆蓋整個層或基板，或一部分的該層或基板。術語「上」及「之上」是用於為了便於針對說明而進行解釋，不希望將該等術語視為絕對的方向性參考。可用圖式中所示之外的其他走向製造及/或實施元件，例如對水平軸旋轉超過90度。 結論
術語「大約」及「約」可用於意味一些實施例中目標值的±20%以內，一些實施例中目標值的±10%以內，一些實施例中目標值的±5%以內，及還有一些實施例中目標值的±2%以內。術語「大約」及「約」可包括目標值。
本文描述的技術可實施作為方法，已描述該方法的至少一些動作。執行作為該方法之一部分的動作可以任何適合的方式排序。因此，儘管在說明的實施例中將多個動作描述為依序的動作，但仍可建構其中以有別於所述之順序執行動作的實施例，可包括同時執行一些動作。此外，一些實施例中，方法可包括比所述之動作還要多的動作，以及在其他實施例中，可包括比所述之動作還要少的動作。
已以此方式描述本發明之至少一個說明性實施例，對於熟悉此技藝者而言，易於想到各種變化形態、修飾形態、及改良形態。希望這些變化形態、修飾形態、及改良形態是在本發明的精神與範疇中。因此，前文的敘述僅為示範，而不希望該敘述是限制。本發明僅受限於下文的申請專利範圍所界定者及其等效例。
100‧‧‧晶圓
205‧‧‧基板
210‧‧‧微溝槽
212‧‧‧溝槽輪廓
220‧‧‧元件區域
310‧‧‧填充材料
315‧‧‧填充的微溝槽
410‧‧‧緩衝物
420‧‧‧半導體元件層
430‧‧‧溝槽過度生長區域
450‧‧‧半導體元件
500‧‧‧晶粒
510‧‧‧溝槽過度生長剩餘物
512‧‧‧填充剩餘物
熟悉技藝之人士會了解本文描述的圖式僅為了說明。應了解，一些例子中，該等實施例的各種態樣可能誇張或放大顯示，以助於了解該等實施例。該等圖式不必然按照比例尺繪製，反而作了強調以說明教示之原理。圖式中，大致上類似的元件符號是指各圖中類似的特徵、功能上類似及/或結構上類似的元件。當該等圖式是關於微製造的電路時，可能僅顯示一個元件及/或電路，以簡化圖式。實務上，可遍及大面積之基板或整個基板並行製造大量元件或電路。因此，所繪的元件或電路可整合在較大的電路內。
當於下文詳述的敘述中參照圖式時，可使用空間參考用語「頂」、「底」、「上」、「下」、「垂直」、「水平」、「上方」、「下方」、及類似用語。此類的參考用語是用於教示之目的，不希望他們被視為針對所實施之元件的絕對參考用語。所實施之元件可以任何適合方式在空間上定向，可能有別於圖式中所示之走向。不希望該等圖式以任何方式限制本案教示內容之範疇。
第 1 圖 描繪彎曲的晶圓；
第 2 圖 描繪根據一些實施例的具有微溝槽的晶圓，該等微溝槽形成於該晶圓中；
第 3A 圖 說明根據一些實施形態的具有微溝槽的晶圓的一部分之剖面，該等微溝槽形成於該晶圓中；
第 3B 圖 說明根據一些實施形態的進入微溝槽中的填充材料的沉積；
第 3C 圖 描繪根據一些實施形態的具有已填充之微溝槽的經平整化之晶圓；
第 4 圖 描繪根據一些實施例的在晶圓上生長的異質磊晶層，該晶圓具有已填充之微溝槽；及
第 5 圖 描繪根據一些實施例的具積體電路之晶粒。
根據下文提出的詳細說明書，連同該等圖式，所說明的實施例的特徵與優點會變得更清楚易懂。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無

Claims (25)

  1. 一種半導體晶圓，包括： 一基板，由一第一材料形成；一第二材料之層，該第二材料有別於該第一材料，該第二材料之層形成於該第一材料之上；複數個微溝槽，該等微溝槽形成於該基板的一表面中，該表面面向該第二材料之層；一第三材料，有別於該第一材料，且位於該等微溝槽中；以及一第四材料，有別於該第二材料，位於該第二材料之層中的該第三材料上方的多個區域中，該第四材料緩解該第二材料之層中的平面中（in-plane）應力。
  2. 如請求項1所述之半導體晶圓，其中該第二材料是一單晶氮化鎵材料，且該第四材料是多晶或非晶氮化鎵材料。
  3. 如請求項2所述之半導體晶圓，其中該第二層之厚度介於1微米與6微米之間。
  4. 如請求項1所述之半導體晶圓，進一步包括：一緩衝物，形成於該基板與該第二材料之層之間。
  5. 如請求項1所述之半導體晶圓，其中該複數個微溝槽以一規則圖案遍及該基板之整個表面分佈，該矩形圖案包括交錯的多個微溝槽。
  6. 如請求項1所述之半導體晶圓，其中該複數個微溝槽遍及該基板之整個表面分佈而位於多個晶粒廊道（die street）中。
  7. 如請求項1所述之半導體晶圓，其中該等元件區域位在介於複數個微溝槽之間的多個區域中，且跨越介於0.5mm與10mm之間的距離。
  8. 如請求項1所述之半導體晶圓，進一步包括：多個積體電路元件，形成於多個元件區域中，該等元件區域位在複數個微溝槽之間。
  9. 如請求項1所述之半導體晶圓，其中該等微溝槽具有一剖面輪廓，該剖面輪廓有多個非垂直的側壁。
  10. 如請求項1所述之半導體晶圓，其中該等微溝槽具有介於1微米與100微米之間的寬度。
  11. 如請求項1所述之半導體晶圓，其中該基板包括矽、碳化矽、或藍寶石。
  12. 一種半導體晶粒，包括： 一基板，由一第一材料形成； 一第二材料之層，該第二材料有別於該第一材料，該第二材料之層形成於該第一材料之上； 一積體電路元件，形成於該第二材料之層中； 一微溝槽或該微溝槽之部分，形成於該基板的一表面中，該表面面向該第二材料之層； 一第三材料，有別於該第一材料，且位於該微溝槽或該微溝槽之部分中；以及 一第四材料，有別於該第二材料，位於該第二材料之層中的該第三材料上方的一區域中，該第四材料緩解該第二材料之層中的平面中應力。
  13. 如請求項12所述之半導體晶粒，其中該第二材料是一單晶氮化鎵材料，且該第四材料是多晶或非晶氮化鎵材料。
  14. 如請求項13所述之半導體晶粒，其中該第二層之厚度介於1微米與6微米之間。
  15. 如請求項12所述之半導體晶粒，進一步包括：一緩衝物，形成於該基板與該第二材料之層之間。
  16. 如請求項12所述之半導體晶粒，其中該微溝槽或該微溝槽的部分位在該晶粒的一周邊處。
  17. 如請求項12所述之半導體晶粒，其中該基板包括矽、碳化矽、或藍寶石。
  18. 一種減少半導體異質磊晶生長期間彎曲的方法，該方法包括： 在包括一第一材料的一基板之一表面中形成複數個微溝槽； 在該複數個微溝槽及該基板之上沉積有別於該第一材料的一第二材料； 執行一平整化製程，而移除該第二材料之一部分； 在該基板上磊晶生長一第三材料之層，該第三材料有別於該第一材料；以及 在該等微溝槽之上的該第三材料之層中形成一第四材料的多個區域，該第四材料有別於該第三材料，其中該第四材料緩解該第三材料之層中的平面中應力。
  19. 如請求項18所述之方法，其中該第三材料是一單晶氮化鎵材料，且該第四材料是一多晶或非晶氮化鎵材料。
  20. 如請求項18所述之方法，其中該第三材料與該第四材料同時形成。
  21. 如請求項18所述之方法，進一步包括：在多個晶粒廊道中形成複數個微溝槽。
  22. 如請求項18所述之方法，進一步包括：沿著該等微溝槽切割該基板，以移除該等微溝槽的全部或一部分。
  23. 如請求項18所述之方法，進一步包括：在該基板與該第三材料之層之間形成一緩衝物。
  24. 如請求項18所述之方法，其中該第三材料之層生長達到介於1微米與6微米之間的厚度。
  25. 如請求項18所述之方法，進一步包括：在該第三材料之層中形成一積體電路元件。
TW107119641A 2017-06-07 2018-06-07 在磊晶膜生長期間晶圓彎曲的減少 TW201904018A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/616,699 US20180358221A1 (en) 2017-06-07 2017-06-07 Reduction of wafer bow during growth of epitaxial films
US15/616,699 2017-06-07

Publications (1)

Publication Number Publication Date
TW201904018A true TW201904018A (zh) 2019-01-16

Family

ID=62779044

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107119641A TW201904018A (zh) 2017-06-07 2018-06-07 在磊晶膜生長期間晶圓彎曲的減少

Country Status (3)

Country Link
US (1) US20180358221A1 (zh)
TW (1) TW201904018A (zh)
WO (1) WO2018226934A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10707308B2 (en) * 2017-12-24 2020-07-07 HangZhou HaiCun Information Technology Co., Ltd. Hetero-epitaxial output device array
JP6761917B1 (ja) * 2019-11-29 2020-09-30 Ｊｘ金属株式会社 リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法
JP6761916B1 (ja) * 2019-11-29 2020-09-30 Ｊｘ金属株式会社 リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US7135720B2 (en) 2003-08-05 2006-11-14 Nitronex Corporation Gallium nitride material transistors and methods associated with the same
US8557681B2 (en) * 2006-10-30 2013-10-15 International Rectifier Corporation III-nitride wafer fabrication
BR112013018534B1 (pt) * 2011-01-20 2021-04-06 Board Of Regents, The University Of Texas System Agente de contraste, seus métodos de preparação, e produto de combinação
JP5787407B2 (ja) * 2012-08-03 2015-09-30 アネスト岩田株式会社 スプレーガン
FR3007193B1 (fr) * 2013-06-18 2016-12-09 Saint-Gobain Lumilog Materiau semi-conducteur incluant des zones d'orientations cristallines differentes et procede de realisation associe
CN106456364B (zh) * 2014-02-24 2018-01-16 新加坡国立大学 眼睛引流装置及其制造方法
US9748344B2 (en) * 2015-07-08 2017-08-29 Coorstek Kk Nitride semiconductor substrate having recesses at interface between base substrate and initial nitride

Also Published As

Publication number Publication date
US20180358221A1 (en) 2018-12-13
WO2018226934A1 (en) 2018-12-13

Similar Documents

Publication Publication Date Title
US10879065B2 (en) III-V compound semiconductors in isolation regions and method forming same
US8878252B2 (en) III-V compound semiconductor epitaxy from a non-III-V substrate
US8835988B2 (en) Hybrid monolithic integration
US9356191B2 (en) Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same
US8803189B2 (en) III-V compound semiconductor epitaxy using lateral overgrowth
US9711352B2 (en) Large-area, laterally-grown epitaxial semiconductor layers
US10262855B2 (en) Manufacture of Group IIIA-nitride layers on semiconductor on insulator structures
US20090067463A1 (en) Structures having lattice-mismatched single-crystalline semiconductor layers on the same lithographic level and methods of manufacturing the same
CN103548154A (zh) 半导体器件及制造方法
US10217641B2 (en) Control of current collapse in thin patterned GaN
CN101568671A (zh) GaN外延衬底、半导体器件以及制造GaN外延衬底和半导体器件的方法
JP7118069B2 (ja) 縦型パワーデバイスのための方法およびシステム
TW201904018A (zh) 在磊晶膜生長期間晶圓彎曲的減少
US20110101307A1 (en) Substrate for semiconductor device and method for manufacturing the same
CN114788013A (zh) 半导体层结构
US10636882B2 (en) Method for forming a semiconductor structure and a semiconductor structure manufactured thereof
CN106469648B (zh) 一种外延结构及方法
US20240079525A1 (en) Efficient group iii-nitride led devices and method of fabrication
KR101901932B1 (ko) 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법
US20210005444A1 (en) Method for manufacturing a silicon on nitride substrate