TWI597849B - Thin film transistor and method of manufacturing the same - Google Patents

Thin film transistor and method of manufacturing the same Download PDF

Info

Publication number
TWI597849B
TWI597849B TW102149173A TW102149173A TWI597849B TW I597849 B TWI597849 B TW I597849B TW 102149173 A TW102149173 A TW 102149173A TW 102149173 A TW102149173 A TW 102149173A TW I597849 B TWI597849 B TW I597849B
Authority
TW
Taiwan
Prior art keywords
layer
oxide semiconductor
semiconductor layer
source
thin film
Prior art date
Application number
TW102149173A
Other languages
English (en)
Other versions
TW201436243A (zh
Inventor
森田晋也
越智元隆
後藤裕史
釘宮敏洋
廣瀬硏太
Original Assignee
神戶製鋼所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 神戶製鋼所股份有限公司 filed Critical 神戶製鋼所股份有限公司
Publication of TW201436243A publication Critical patent/TW201436243A/zh
Application granted granted Critical
Publication of TWI597849B publication Critical patent/TWI597849B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Organic Chemistry (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)
  • Inorganic Chemistry (AREA)

Description

薄膜電晶體及其製造方法
本發明係關於液晶顯示器或有機EL顯示器等之顯示裝置所用之薄膜電晶體(Thin Film Transistor，TFT)及其製造方法。
非晶質(amorphous)氧化物半導體與泛用之非晶矽(a-Si)相較，具有高的載子移動度(亦稱為場效移動度，以下有時簡稱為「移動度」)，且光學帶隙較大，可低溫成膜。因此，被期待應用於要求大型．高解像度．高速驅動之次世代顯示器、或耐熱性低之樹脂基板等。
至於前述氧化物半導體，由銦(In)、鎵(Ga)、鋅(Zn)及氧(O)所成之非晶質氧化物半導體(In-Ga-Zn-O，以下有時稱為「IGZO」)、或由銦(In)、鋅(Zn)、錫(Sn)及氧(O)所成之非晶質氧化物半導體(In-Zn-Sn-O，以下有時稱為「IZTO」)由於具有高移動度故已被使用。
此外，使用前述氧化物半導體之底閘極型TFT之構造大致分成如圖1(a)所示之具有蝕刻阻止層9之蝕刻阻止型(ESL型)，與圖1(b)所示之不具有蝕刻阻止層 之背通道蝕刻型(BCE型)之2種。
前述圖1(b)之不具有蝕刻阻止層之BCE型TFT，於製造步驟中，由於不需要形成蝕刻阻止層之步驟，故生產性優異。
然而，該BCE型TFT之製造步驟有如下問題。亦即，於氧化物半導體層上形成源極-汲極電極用薄膜，且在進行圖型化時對該源極-汲極電極用薄膜使用濕式蝕刻液(例如含磷酸、硝酸、乙酸等之酸系蝕刻液)。氧化物半導體層暴露於前述酸系蝕刻液中之部分遭受削減損傷，其結果，可能發生TFT特性下降之問題。
例如前述之IGZO，對於作為源極-汲極電極之濕式蝕刻液使用之無機酸系濕式蝕刻液之可溶性高，極容易因無機酸系濕式蝕刻液而被蝕刻。因此，有IGZO膜消失、難以製作TFT、TFT特性降低等問題。
上述BCE型TFT中，作為抑制氧化物半導體層損傷之技術已提案有例如下述專利文獻1~3之技術。該等技術係藉由在氧化物半導體層與源極-汲極電極之間形成犧牲層(或陷入部)，而抑制對氧化物半導體層之損傷者。然而，為形成上述犧牲層(或陷入部)，有必要增加步驟。且，非專利文獻1中雖顯示去除氧化物半導體層表面之受損層，但難以均勻地去除該受損層。
[先前技術文獻]
[專利文獻]
專利文獻1：日本特開2012-146956號公報
專利文獻2：日本特開2011-54812號公報
專利文獻3：日本特開2009-4787號公報
[非專利文獻]
非專利文獻1：C.-J.Kim等人，Electrochem. Solid-State Lett. 12(4), H95-H97(2009)
本發明係鑑於上述問題而完成者，其目的係提供一種TFT，其係不具有蝕刻阻止層之BCE型TFT，其具備維持了高的場效移動度並且應力耐性優異(亦即，對於光或偏壓應力等之閾值電壓變化量小)之氧化物半導體層。
能解決前述課題之本發明之薄膜電晶體之特徵係於基板上至少依序具有閘極電極、閘極絕緣膜、氧化物半導體層、源極-汲極電極、及保護前述源極-汲極電極之保護膜的薄膜電晶體，且前述氧化物半導體層為具有第1氧化物半導體層與第 2氧化物半導體層之層合體，其中前述第1氧化物半導體層係由Sn及In、以及Ga與Zn之至少1種、與O所構成，前述第2氧化物半導體層係由選自由In、Zn、Sn及Ga所組成之群之1種以上的元素與O所構成，前述第2氧化物半導體層係形成於前述閘極絕緣膜上，同時前述第1氧化物半導體層係形成於前述第2氧化物半導體層與前述保護膜或前述源極-汲極電極之間，且薄膜電晶體之層合方向剖面中，以[100×(源極-汲極電極端正下方之第1氧化物半導體層之膜厚-第1氧化物半導體層中央部之膜厚)/源極-汲極電極端正下方之第1氧化物半導體層之膜厚]求出之值為5%以下。
本發明之較佳實施形態中，以X射線光電子分光法測定前述第1氧化物半導體層之表面時，氧1s光譜中之強度最高的波峰之能量在529.0~531.3eV之範圍內。
本發明之較佳實施形態中，前述第1氧化物半導體層之Sn含量相對於全部金屬元素滿足9原子%以上且50原子%以下。
本發明之較佳實施形態中，前述第1氧化物半導體層係由In、Ga、Zn及Sn與O構成，且將In、Ga、Zn及Sn之合計量作為100原子%時，滿足In之含量為15原子%以上且25原子%以下，Ga之含量為5原子%以上且20原子%以下，Zn之含量為40原子%以上且60原子%以下，及Sn之含量為5原子%以上且25原子%以 下。
本發明之較佳實施形態中，前述第1氧化物半導體層含有Zn，且其表層之Zn濃度(單位：原子%)為該第1氧化物半導體層之Zn含量(單位：原子%)之1.0~1.6倍。
本發明之較佳實施形態中，前述源極-汲極電極含有導電性氧化物層，且該導電性氧化物層與前述氧化物半導體層直接接合。
本發明之較佳實施形態中，前述源極-汲極電極具有自氧化物半導體層側起依序為下述層之層合構造：導電性氧化物層；含有選自Al、Cu、Mo、Cr、Ti、Ta及W所組成之群之1種以上元素的1層以上之金屬層(X層，包含Al合金層)。
本發明之較佳實施形態中，前述金屬層(X層)具有自氧化物半導體層側起依序為下述層之層合構造：含有選自由Mo、Cr、Ti、Ta及W所組成之群之1種以上元素的金屬層(X2層)；與選自純Al層、Al合金層、純Cu層及Cu合金層所組成之群之1層以上的金屬層(X1層)。
本發明之較佳實施形態中，前述金屬層(X層)具有自氧化物半導體層側起依序具有下述層之層合構造：選自純Al層、Al合金層、純Cu層及Cu合金層所組成之群之1層以上的金屬層(X1層)；與含有選自由Mo、Cr、Ti、Ta及W所組成群之1種以上元素之金屬層(X2層)。
本發明之較佳實施形態中，前述金屬層(X層) 具有自氧化物半導體層側起依序具有下述層之層合構造：含有選自由Mo、Cr、Ti、Ta及W所組成之群之1種以上元素的金屬層(X2層)；選自由純Al層、Al合金層、純Cu層及Cu合金層所組成之群之1層以上的金屬層(X1層)；與含有選自由Mo、Cr、Ti、Ta及W所組成之群之1種以上元素的金屬層(X2層)。
本發明之較佳實施形態中，前述Al合金層含有0.1原子%以上之選自由Ni、Co、Cu、Ge、Ta、Mo、Hf、Zr、Ti、Nb、W及稀土類元素所組成之群之1種以上的元素。
本發明之較佳實施形態中，前述導電性氧化物層係由選自由In、Ga、Zn及Sn所組成之群之1種以上元素與O構成。
本發明之較佳實施形態中，前述源極-汲極電極具有自氧化物半導體層側起依序具有下述層之層合構造：由選自由Mo、Cr、Ti、Ta及W所組成之群之1種以上元素構成的障壁金屬層；與Al合金層。
本發明之較佳實施形態中，前述源極-汲極電極中之障壁金屬層係由純Mo或Mo合金所成。
本發明之較佳實施形態中，前述源極-汲極電極中之Al合金層含有合計為0.1~4原子%之選自由Ni及Co所組成之群之1種以上的元素。
本發明之較佳實施形態中，前述源極-汲極電極中之Al合金層含有合計為0.05~2原子%之選自由Cu 及Ge所組成之群之1種以上的元素。
本發明之較佳實施形態中，前述源極-汲極電極中之Al合金層進一步含有選自由Nd、Y、Fe、Ti、V、Zr、Nb、Mo、Hf、Ta、Mg、Cr、Mn、Ru、Rh、Pd、Ir、Pt、La、Gd、Tb、Dy、Sr、Sm、Ge及Bi所組成之群之至少1種元素。
本發明亦包含前述薄膜電晶體之製造方法。該製造方法具有之特徵係使用酸系蝕刻液進行於前述氧化物半導體層上形成之前述源極-汲極電極之圖型化，隨後，對於前述氧化物半導體層之至少暴露於酸系蝕刻液之部分進行氧化處理後，形成前述保護膜。
較佳之實施形態中，前述氧化處理係熱處理及N2O電漿處理之至少一種(更好為熱處理及N2O電漿處理)。
較佳實施形態中，前述熱處理係在130℃以上且400℃以下之加熱溫度下進行。
依據本發明，在BCE型TFT之製造步驟中，使暴露於源極-汲極電極形成時使用之酸系蝕刻液中之第1氧化物半導體層成為含Sn者，且該氧化物半導體層在暴露於前述酸系蝕刻液中後施以氧化處理，故可提供該氧化物半導體層之膜厚均勻且該氧化物半導體層之表面狀態良好、應力耐性優異之BCE型TFT。
此外，依據本發明之方法，由於可以濕式蝕刻進行源極-汲極電極之形成，故可容易且以低成本獲得特性高之顯示裝置。
另外本發明之TFT由於不具有如上述之蝕刻阻止層，故TFT製造步驟中之遮罩形成步驟數少，可充分削減成本。且BCE型TFT由於並無如ESL型TFT之蝕刻阻止層與源極-汲極電極之重疊部分，故相較於ESL型TFT可使TFT更小型化。
1‧‧‧基板
2‧‧‧閘極電極
3‧‧‧閘極絕緣膜
4‧‧‧氧化物半導體層
4A‧‧‧第1氧化物半導體層
4B‧‧‧第2氧化物半導體層
5‧‧‧源極-汲極電極(S/D)
6‧‧‧保護膜(絕緣膜)
7‧‧‧接觸孔
8‧‧‧透明導電膜
9‧‧‧蝕刻阻止層
11‧‧‧導電性氧化物層
X‧‧‧X層
X1‧‧‧X1層
X2‧‧‧X2層
12‧‧‧Si基板
13‧‧‧碳蒸鍍膜
圖1(a)係用於說明過去之薄膜電晶體(ESL型)之概略剖面圖，圖1(b)係用於說明本發明之薄膜電晶體(BCE型)之概略剖面圖。
圖2(a)~(e)係示意性顯示本發明之薄膜電晶體中之源極-汲極電極之剖面構造之圖。
圖3係用於說明本發明之薄膜電晶體之概略剖面圖。
圖4係實施例中之本發明例的FE-SEM(場發射-掃描電子顯微鏡(Field Emission-Scanning Electron Microscope))觀察照片，圖4(b)係將圖4(a)之虛線框放大之照片。
圖5係實施例中之比較例之FE-SEM觀察照片，圖5(b)係將圖5(a)之虛線框放大之照片。
圖6係顯示實施例中之應力耐性試驗結果(比較例)。
圖7係顯示實施例中之應力耐性試驗結果(本發明例)。
圖8係顯示實施例中之X射線光電子分光分析(X-ray Photoelectron Spectroscopy，XPS)觀察結果。
圖9係顯示實施例中之分析試料1之XPS(X射線光電子分光分析)觀察結果。
圖10係顯示實施例中之分析試料2之XPS(X射線光電子分光分析)觀察結果。
圖11係顯示實施例中之XPS(X射線光電子分光分析)觀察結果(氧化物半導體層之膜厚方向之組成分佈測定結果)。
圖12係顯示實施例中之熱處理溫度與表層Zn濃度比關係之圖。
本發明人等為解決前述課題而對BCE型TFT重複積極的研究。結果藉由下述處理，可去除因濕式蝕刻(酸蝕刻)造成之污染或損傷：．使第1氧化物半導體層與第2氧化物半導體層之層合體的氧化物半導體層之暴露於形成源極-汲極電極時之酸系蝕刻液的第1氧化物半導體層成為尤其含Sn者；及．在TFT製造步驟中，於源極-汲極電極形成後，亦即進行酸蝕刻後，對於前述氧化物半導體層，尤其是第1氧化物半導體層之至少暴露於酸系蝕刻液之部分施以後述 之氧化處理。
因此其結果，發現可獲得氧化物半導體層之膜厚均勻且具有良好應力耐性之TFT，因而完成本發明。
首先，針對本發明之氧化物半導體層之成分組成與構成加以說明。
本發明之TFT中之氧化物半導體層係第1氧化物半導體層與第2氧化物半導體層之層合體，其具有之特徵為暴露於在源極-汲極電極形成時之酸系蝕刻液之第1氧化物半導體層含Sn及In(尤其是Sn)作為必要成分。
以下，針對第1氧化物半導體層、第2氧化物半導體層之各層加以說明。
[第1氧化物半導體層]
第1氧化物半導體層含有Sn，藉此可抑制因酸系蝕刻液造成之該氧化物半導體層之蝕刻，可使氧化物半導體層表面保持平滑。第1氧化物半導體層進一步含有In。再者含有Ga與Zn之至少1種。
第1氧化物半導體層之Sn量(意指相對於第1氧化物半導體層中所含全部金屬元素之比例。以下關於其他金屬元素量亦同)為了可充分發揮上述效果，較好設為5原子%以上，更好設為9原子%以上。又更好為15原子%以上，再更好為19原子%以上。
另一方面，第1氧化物半導體層之Sn量過多時，會有應力耐性下降，並且對於氧化物半導體層之加工 用濕式蝕刻液之蝕刻速率下降之情況。因此上述Sn量較好為50原子%以下，更好為30原子%以下，又更好為28原子%以下，再更好為25原子%以下。
用於形成源極-汲極電極之濕式蝕刻時，第1氧化物半導體層係暴露於酸系蝕刻液中。然而藉由使如上述之第1氧化物半導體層成為含Sn者，抑制了該氧化物半導體層之蝕刻。更具體而言，將酸系蝕刻液所致之氧化物半導體層之蝕刻速率抑制在1Å/sec以下。結果，所得TFT之源極-汲極電極端正下方之氧化物半導體層之膜厚，與氧化物半導體層中央部(意指連結源極電極端與汲極電極端之最短線之中間地點)之膜厚的差[100×(源極-汲極電極端正下方之氧化物半導體層之膜厚-氧化物半導體層中央部之膜厚)/源極-汲極電極端正下方之氧化物半導體層之膜厚]抑制在5%以下。上述膜厚之差大於5%時，會有無法均勻蝕刻之情況，而在氧化物半導體層之同一面內之金屬元素間產生蝕刻差，導致組成偏移。前述膜厚的差較好為3%以下，最好沒有膜厚差，亦即為0%。
第1氧化物半導體層進一步含In。In係能有效減低氧化物半導體層之電阻之元素。為了有效地展現該等效果，In量較好為1原子%以上，更好為3原子%以上，又更好為5原子%以上。又再更好為15原子%以上。另一方面，In量過多時容易使應力耐性下降，故In量較好設為25原子%以下，更好為23原子%以下，又更好為20原子%以下。
第1氧化物半導體層進一步含Ga與Zn之至少1種。
Ga係抑制氧缺損發生、有效提高應力耐性之元素。為了欲有效展現該等效果而含有Ga時，Ga量較好設為5原子%以上，更好為10原子%以上，又更好為15原子%以上。另一方面，Ga量過多時，負責電子之電導通路之In或Sn之含量相對較低，其結果，會有移動度下降之情況。因此Ga量較好設為40原子%以下，更好為30原子%以下，又更好為25原子%以下，再更好為20原子%以下。
Zn係對濕式蝕刻速率造成影響之元素，且係有助於氧化物半導體層加工時之濕式蝕刻性提高之元素。且Zn亦係獲得安定之非晶質構造之氧化物半導體層，能有效確保TFT之安定且良好切換動作之元素。為了充分發揮該等效果，Zn量較好設為35原子%以上，更好為40原子%以上，又更好為45原子%以上。另一方面，Zn量過多時，氧化物半導體層加工時之濕式蝕刻速率過快，容易變得難以成為期望之圖型形狀。且，會有使氧化物半導體薄膜結晶化，使In或Sn等之含量相對減少，使應力耐性惡化之情況。因此Zn量較好設為65原子%以下，更好為60原子%以下。
至於第1氧化物半導體層，列舉為In-Ga-Zn-Sn-O(IGZTO)等。
前述第1氧化物半導體層為前述In-Ga-Zn- Sn-O(IGZTO)，亦即由In、Ga、Zn、及Sn與O構成時，以In、Ga、Zn及Sn之合計量作為100原子%時，較好滿足In之含量為15原子%以上且25原子%以下，Ga之含量為5原子%以上且20原子%以下，Zn之含量為40原子%以上且60原子%以下，及Sn之含量為5原子%以上且25原子%以下。
第1氧化物半導體層之組成考慮上述各金屬元素之均衡，較好以有效發揮期望之特性之方式，設定適當之範圍。列舉為例如使第1氧化物半導體層中所含之In、Ga及Sn之比率滿足In：Ga：Sn(原子比)=1：1：1~2：2：1。
[第2氧化物半導體層]
第2氧化物半導體層係由選自由In、Zn、Sn及Ga所組成之群之1種以上的元素與O所構成。
構成該第2氧化物半導體層之金屬元素(In、Zn、Sn、Ga)之各金屬間之比率，只要含該等金屬之氧化物具有非晶質相，且在顯示半導體特性之範圍，則無特別限制。如針對上述第1氧化物半導體層所含之金屬元素之說明，金屬元素之含量對移動度或濕式蝕刻特性造成影響。因此，第2氧化物半導體層中所含之金屬元素之含量亦宜適當調整。例如，濕式蝕刻時之蝕刻速率由於期望第1氧化物半導體層與第2氧化物半導體層為大致相同程度，故以使蝕刻速率比成為大致相同程度(以蝕刻速度比 計為0.1~4倍)之方式調整成分組成即可。
至於第2氧化物半導體層，列舉為In-Zn-Sn-O(IZTO)，以及ITO、IGZO、TGZO(Sn-Ga-Zn-O)等。
第1氧化物半導體層與第2氧化物半導體層之最佳組合係第1氧化物半導體層為In-Ga-Zn-Sn-O(IGZTO)膜，第2氧化物半導體層為IZTO膜之組合。
第1氧化物半導體層之厚度並無特別限制。列舉為例如將該厚度設為較好為20nm以上，更好為30nm以上，較好為50nm以下，更好為40nm以下。
第2氧化物半導體層之厚度並無特別限制。就安定地發揮基板面內之特性(移動度、S值、Vt等之TFT特性)之觀點而言，前述厚度較好設為5nm以上，更好為10nm以上。另一方面，為了確保氧化物半導體層之良好加工性，前述厚度較好設為100nm以下，更好為50nm以下。
第1氧化物半導體層與第2氧化物半導體層之合計膜厚之上限列舉為例如較好設為100nm以下，更好為50nm以下。前述合計膜厚之下限只要採用能發揮上述各氧化物半導體層效果之程度的膜厚即可。
前述第1氧化物半導體層含Zn，且其表層之Zn濃度(表層Zn濃度之單位為原子%，以下同)較好為該第1氧化物半導體層之Zn含量(單位為原子%，以下同)之1.0~1.6倍。以下，關於第1氧化物半導體層表層之Zn濃度，包含至對該等之控制加以說明。
氧化物半導體層中之第1氧化物半導體層因TFT製造步驟之源極-汲極電極加工時所使用之酸系蝕刻液而受到損傷，而容易發生該第1氧化物半導體層表面之組成變動。尤其Zn氧化物容易溶解於酸系蝕刻液中，因此第1氧化物半導體層表面之Zn濃度容易變低。經本發明者確認之結果，首先發現該第1氧化物半導體層表面之Zn濃度變低，可能使第1氧化物半導體層表面發生許多氧缺損，使TFT特性(移動度或信賴性)下降。
因此，欲抑制上述氧缺損之發生，而著眼於第1氧化物半導體層表面(與保護膜接觸之面)之Zn濃度(表層Zn濃度)進行檢討。結果瞭解到該表層Zn濃度若為第1氧化物半導體層之Zn含量之1.0倍以上，則可充分地恢復氧缺損故較佳。前述表層Zn濃度相對於前述第1氧化物半導體層之Zn含量之倍率(「表層Zn濃度/第1氧化物半導體層之Zn含量」(原子比)，以下稱該倍率為「表層Zn濃度比」)較好為1.1倍以上，更好為1.2倍以上。前述表層Zn濃度比愈高則前述效果愈高故較佳，但考量本發明所推薦之製造條件時，其上限設為1.6倍以下。前述表層Zn濃度比更好為1.5倍以下，又更好為1.4倍以下。前述表層Zn濃度比係以後述實施例中所記載之方法求出。且前述表層Zn濃度比可藉由進行後述之氧化處理(熱處理或N2O電漿處理，尤其是熱處理，較好如後述之在更高溫之熱處理)，使Zn朝第1氧化物半導體層表面側擴散．濃化而達成。
本發明中，如上述，為了確保對於源極-汲極電極形成時所使用之酸系蝕刻液之耐性，將第1氧化物半導體層設為特別含Sn者。然而僅以此，與具有蝕刻阻止層之ESL型TFT比較，仍無法獲得良好的應力耐性。因此本發明進一步在TFT製造步驟中，於源極-汲極電極形成後且保護膜形成前，施以下文詳述之氧化處理。
藉由該氧化處理，使暴露於酸系蝕刻液而受到損傷等之氧化物半導體層之表面，尤其是第1氧化物半導體層之表面回復到酸蝕刻前之狀態。
詳言之如下。亦即，在用於源極-汲極電極形成之濕式蝕刻(酸蝕刻)時，於暴露於酸系蝕刻液之氧化物半導體層，尤其是於第1氧化物半導體層之表面納入OH或C之污染物。因該等OH或C之污染物而產生氧缺陷，且以氧欠缺為原因而形成電子阱，容易使TFT特性劣化。然而藉由於上述濕式蝕刻後施以氧化處理，將上述污染物置換成氧，亦即，去除OH或C等而恢復(回復)到濕式蝕刻前之表面狀態，故即使是BCE型之TFT亦可獲得優異之TFT特性。
本發明人等如後述實施例(後述之圖8)詳述般，藉由以XPS(X射線光電子分光分析)等觀察「氧化物半導體層剛形成後(剛沉積(as-deposited))」、「酸蝕刻後」、及「氧化處理後」之各階段之氧化物半導體層之表面，並比對O1s光譜中之強度最高之波峰能量而確認此論點。
前述氧化物半導體層剛形成後(剛沉積之狀態)之表面的O(氧)1s光譜波峰(後述圖8之(1))約為530.8eV。然而，對上述剛沉積狀態之氧化物半導體層施以上述酸蝕刻時(未進行氧化處理之狀態。亦即，相當於過去的TFT製造方法之情況)，氧化物半導體層表面之O1s光譜波峰(後述圖8之(2))趨近532.3eV(氧有缺損)，自剛沉積狀態之情況(約530.8eV)位移。該波峰位移意味著構成氧化物半導體層之金屬氧化物中之O置換成附著之OH或C，使氧化物半導體層之表面處於氧缺損之狀態。
另一方面，上述蝕刻後，進一步進行氧化處理時，亦即，本發明之TFT中之第1氧化物半導體層表面之O1s光譜波峰(後述圖10之(3))之能量比上述酸蝕刻後之氧化物半導體層表面之O1s光譜波峰之能量小，而朝剛沉積狀態之波峰方向位移。上述氧化處理後之氧化物半導體層表面之O1s光譜波峰為例如529.0~531.3eV之範圍內。又，後述之實施例中，位於約530.8eV(530.8±0.5eV之範圍內)，位於與前述氧化物半導體層剛形成後之O1s光譜波峰大致相同之位置。因此，認為藉由氧化處理，於氧化物半導體層表面，如上述OH或C等被去除，回復到濕式蝕刻前之表面狀態。
作為前述氧化處理列舉為熱處理及N2O電漿處理之至少一種。較好進行熱處理與N2O電漿處理兩者。該情況下，熱處理與N2O電漿處理之順序並無特別限制。
前述熱處理列舉為以下述條件進行。亦即，列舉為將加熱氛圍設為例如水蒸氣氛圍、氧氛圍。加熱溫度較好設為130℃以上。更好為250℃以上，又更好為300℃以上，再更好為350℃以上。另一方面，加熱溫度過高時，構成源極-汲極電極之材料容易變質。因此加熱溫度較好設為700℃以下。更好為650℃以下。又，基於抑制構成源極-汲極電極之材料變質之觀點，更好為600℃以下。在上述加熱溫度之保持時間(加熱時間)較好設為5分鐘以上。更好為60分鐘以上。上述加熱時間太長亦會使處理量變差，亦無法期待一定以上之效果，故上述加熱時間較好設為120分鐘以下，更好為90分鐘以下。
前述N2O電漿處理，亦即利用N2O氣體進行之電漿處理列舉為例如以功率：100W、氣體壓力：133Pa、處理溫度：200℃、處理時間：10秒~20分鐘之條件實施。
本發明之TFT只要是氧化物半導體層具備上述第1氧化物半導體層與第2氧化物半導體層之層合構造即可，關於其他構成並無特別限制。例如，只要於基板上至少具有閘極電極、閘極絕緣膜、上述氧化物半導體層、源極-汲極電極、及保護膜即可。因此，構成TFT之上述閘極電極等只要是通常使用者即無特別限制，但基於確實提高TFT特性之觀點，較好如下述般控制上述之源極-汲極電極之構成。
源極-汲極電極由純Al或純Mo、Al合金、 Mo合金等構成時，施以後述之氧化處理時，會有該電極之表面或經蝕刻加工之端部被氧化之情況。電極表面被氧化形成氧化物時，會有與進一步於其上形成之光阻劑或保護膜之密著性下降、與像素電極之接觸電阻上升等之對於TFT特性或製造製程造成不良影響之情況。且亦有變色問題。再者，電極之端部氧化時，會有氧化物半導體層與源極-汲極電極間之電阻上升之虞。依據本發明人之檢討，因電極材料端部被氧化，而容易使Id-Vg特性中之S值增加，容易發生TFT特性(尤其是靜特性)之劣化。
基於上述理由，本發明人等發現若含有對於氧化之電特性等之物性變化較少的導電性氧化物層作為源極-汲極電極者，且該導電性氧化物層成為與前述氧化物半導體層直接接合之形態，則可抑制S值增加等之劣化現象，其結果，不會使TFT之靜特性(尤其是S值)劣化，可提高光應力耐性。
構成前述導電性氧化物層之材料只要為顯示導電性之氧化物且可溶解於源極-汲極電極形成時所用之酸系蝕刻液(例如，後述之實施例所用之PAN系蝕刻液)者則無限制。
前述導電性氧化物層較好由選自由In、Ga、Zn、及Sn所組成之群之1種以上之元素與O構成。至於導電性氧化物雖以例如ITO或IZO為代表，但亦可使用ZAO(添加Al之ZnO)、GZO(添加Ga之ZnO)等。較好為ITO(In-Sn-O)或IZO(In-Zn-O)。
前述導電性氧化物層較好為非晶質構造。其原因係為多結晶時因濕式蝕刻而產生殘渣，易使蝕刻變困難，但為非晶質構造時則不易產生該等問題。
如圖2(a)示意地顯示，形成於氧化物半導體層4上之前述源極-汲極電極5除了設為導電性氧化物層11之單層以外，亦可為後述之圖2(b)~(e)所示之含有導電性氧化物層11之層合構造。
構成前述源極-汲極電極之前述導電性氧化物層之膜厚於僅為導電性氧化物層(單層)時可設為10~500nm，於導電性氧化物層與以下詳述之X層層合時可設為10~100nm。
前述源極-汲極電極成為層合構造時，前述源極-汲極電極可如圖2(b)中示意性所示，成為下述各層之層合構造：前述導電性氧化物層11；含有選自Al、Cu、Mo、Cr、Ti、Ta及W所組成之群之1種以上元素的1層以上之金屬層(X層)(符號X)。
又，源極-汲極電極為單層/層合任一情況時，導電性氧化物層較好與第1氧化物半導體層直接接合。
導電性氧化物之電阻率比金屬材料高。因此，基於降低源極-汲極電極之電阻之觀點，推薦使源極-汲極電極成為如上述之前述導電性氧化物層與金屬層(X層)之層合構造。
前述「含1種以上之元素」包含由該元素所 成之純金屬及以該元素為主成分(例如50原子%以上)之合金。
前述X層若包含由純Al層、Al合金層、純Cu層及Cu合金層所成之群選出之1層以上之金屬層(X1層，以下有時將純Al層及Al合金層總稱為「Al系層」，將純Cu層及Cu合金層總稱為「Cu系層」)，則可進一步減低源極-汲極電極之電阻故較佳。
至於前述X1層，若為含Al合金層，則可防止該層因加熱所致之突丘(hillock)、或可提高耐腐蝕性、提高與和源極-汲極電極連接之像素電極(ITO、IZO)之電氣接合性。作為該Al合金層，宜使用以較好0.1原子%以上，更好0.5原子%以上，較好6原子%以下含有由Ni、Co、Cu、Ge、Ta、Mo、Hf、Zr、Ti、Nb、W及稀土類元素所組成之群選出之1種以上之元素者。該情況下，其餘部分為Al及不可避免之雜質。所謂上述稀土類元素意指包含鑭系元素(La至Lu之15種元素)及Sc(鈧)及Y(釔)。
至於該Al合金層，尤其如下述(i)、(ii)所示，更好依據目的使用Al合金層。
(i)為了提高Al合金層之耐腐蝕性、耐熱性，較好含Nd、La、Y等稀土類元素、或Ta、Zr、Nb、Ti、Mo、Hf等高熔點金屬元素作為合金元素。該等元素之含量可根據TFT之製造製程溫度與配線電阻值調整最適之量。
(ii)為了提高Al合金層與像素電極之電氣接合性，較好含有Ni、Co作為合金元素。再者藉由含有Cu或 Ge，可使析出物微細化，可進一步提高耐腐蝕性或電氣接合性。
前述X1層之厚度可設為例如50~500nm。
且作為前述X層亦可含選自由Mo、Cr、Ti、Ta及W所組成之群之1種以上元素之金屬層(X2層)。該X2層一般稱為障壁金屬(層)。前述X2層有助於如下詳述之電氣接合性等之提升。
於組合導電性氧化物層與X1層使用時，為提高該等層之密著性或電氣接合性、防止相互擴散，可於該等層之間形成前述X2層。
具體而言，使用導電性氧化物層與作為X1層之Al系層時，為了防止因加熱所致之Al系層之突丘或提高於後續步驟中與和源極-汲極電極連接之像素電極(ITO、IZO)之電氣接合性，亦可在導電性氧化物層與Al系層之間形成X2層。
此外，使用導電性氧化物層與作為X1層之Cu系層時，為了抑制上述Cu系層表面之氧化，亦可於該等之間形成X2層。
且如後述之形態(III)，亦可於X1層之氧化物半導體層側及相反側之兩側形成X2層。
X2層(障壁金屬層)之厚度可設為例如50~500nm。
至於前述X層之形態，列舉有僅由X1層(單層或層合)所成之情況，以及組合X1層(單層或層合)與 X2層(單層或層合)之情況。
X層為X1層與X2層之組合時，具體可列舉為下述(I)~(III)之形態作為源極-汲極電極之形態。
(I)如圖2(c)所示，自氧化物半導體層4側起依序具有導電性氧化物層11；X2層(符號X2)；與X1層(符號X1)之層合構造。
(II)如圖2(d)所示，自氧化物半導體層4側起依序具有導電性氧化物層11；X1層(符號X1)；與X2層(符號X2)之層合構造。
(III)如圖2(e)所示，自氧化物半導體層4側起依序具有導電性氧化物層11；X2層(符號X2)；X1層(符號X1)；與X2層(符號X2)之層合構造。
且廣泛使用由選自由Mo、Cr、Ti、Ta及W所組成之群之1種以上之元素所成之障壁金屬層作為前述源極-汲極電極。然而，以上述障壁金屬層構成源極-汲極電極之表面(與基板相反側之表面)時，藉由進行上述氧化處理，容易使電極表面或經蝕刻加工之端部氧化而形成厚的氧化膜，有發生TFT特性(尤其是靜特性)劣化或因與上層(保護膜等)之密著性降低導致之膜剝落。另外，亦有發生如下述般異常之情況。例如一般雖使用純Mo膜單層、或純Mo/純Al/純Mo之3層構造之層合膜作為前述障壁金屬層，但該等膜使用於源極-汲極電極時，在源極-汲極電極加工步驟中之水洗步驟中，會有氧化物(例如Mo氧化物)溶解於水中，於玻璃基板表面(未以閘極絕緣膜被覆之 部分)或源極-汲極電極表面上存在上述氧化物殘渣之情況。
該氧化物(例如Mo氧化物)之殘渣成為洩漏電流增加之原因，並且導致成為作為比源極-汲極電極更上層而成膜之保護絕緣膜或光阻劑等與源極-汲極電極之密著性下降，亦成為上述保護絕緣膜等剝落之原因。
基於上述之理由，本發明人等發現作為源極-汲極電極若為自氧化物半導體層側起依序具有障壁金屬層(例如純Mo層)與Al合金層之層合膜即可。若為上述層合膜，則在上述源極-汲極電極加工步驟中之水洗步驟中可極力減少純Mo層之露出量，其結果，可抑制因水洗處理所致之Mo氧化物之溶解。此外，可使構成源極-汲極電極之障壁金屬層(例如純Mo層)之膜厚變得比該障壁金屬層單層之情況相對較薄。結果，可抑制與氧化物半導體直接接觸部分之上述氧化物之成長，不使TFT之靜特性劣化(尤其是不會使S值增加)，可提高光應力耐性。
前述源極-汲極電極中之Al合金層較好含有下述A群元素者：A群元素：合計為0.1~4原子%之由Ni及Co所組成之群選出之1種以上之元素；或者代替上述A群元素或與上述A群元素一起含有B群元素者：B群元素：合計為0.05~2原子%之由Cu及Ge所組成之群選出之1種以上元素。以下，針對該Al合金層加 以說明。
源極-汲極電極表面(與基板相反側之面)之一部分與作為像素電極使用之ITO膜或IZO膜等之透明導電性氧化物膜直接接合。上述源極-汲極電極之表面為純Al時，會有於該純Al與上述透明導電性氧化物膜之間形成氧化鋁之絕緣膜，變得無法進行歐姆接觸而使接觸電阻上升之虞。
本發明中，作為構成源極-汲極電極表面(與基板相反側之面)之Al合金層，較好設為包含上述A群元素：由Ni及Co所組成之群選出之1種以上之元素者。藉此，使Ni或Co之化合物析出於Al合金層與前述像素電極(透明導電性氧化物膜)之界面，可降低與上述透明導電性氧化物膜直接接合時之接觸電阻。因此其結果可省略由上述純Mo/純Al/純Mo之3層構造之層合膜所成之源極-汲極電極之上部障壁金屬層(純Mo層)。為了發揮該效果，較好將上述A群元素之總含量設為0.1原子%以上。更好為0.2原子%以上，又更好為0.4原子%以上。另一方面，上述A群元素之總含量過多時，Al合金層之電阻率變高，故較好設為4原子%以下。更好為3.0原子%以下，又更好為2.0原子%以下。
上述B群元素的Cu、Ge係提高Al基合金膜之耐腐蝕性之有效元素。為了發揮該效果較好將上述B群元素之總含量設為0.05原子%以上。更好為0.1原子%以上，又更好為0.2原子%以上。另一方面，上述B群元素 之總含量過多時，Al合金層之電阻率變高，故較好設為2原子%以下。更好為1原子%以下，又更好為0.8原子%以下。
前述Al合金層亦可進一步含有選自由Nd、Y、Fe、Ti、V、Zr、Nb、Mo、Hf、Ta、Mg、Cr、Mn、Ru、Rh、Pd、Ir、Pt、La、Gd、Tb、Dy、Sr、Sm、Ge及Bi所組成之群(C群)之至少1種元素(C群元素)。
上述C群元素係有效提高Al合金層之耐熱性、防止於該Al合金層之表面形成突丘之元素。為發揮該效果，較好將C群元素之總含量設為0.1原子%以上。更好為0.2原子%以上，又更好為0.3原子%以上。另一方面，C群元素之總含量過多時，Al合金層之電阻率變高，故較好設為1原子%以下。更好為0.8原子%以下，又更好為0.6原子%以下。
上述C群元素中，較好為選自由Nd、La及Gd所組成之群之至少1種元素。
至於上述Al合金層，列舉為包含上述A群元素、上述A群元素+上述B群元素、上述A群元素+上述C群元素、上述A群元素+上述B群元素+上述C群元素、上述B群元素、或上述B群元素+上述C群元素，其餘部分由Al及不可避免之雜質所成者。
前述障壁金屬層之膜厚，基於膜厚均勻性之觀點，較好為3nm以上。更好為5nm以上，又更好為10nm以上。然而過厚時，障壁金屬相對於總膜厚之比例 變多而增加配線電阻。因此前述膜厚較好為100nm以下，更好為80nm以下，又更好為60nm以下。
前述Al合金層之膜厚，基於配線之低電阻化之觀點，較好為100nm以上。更好為150nm以上，又更好為200nm以上。然而過厚時，成膜或蝕刻加工時需要花費時間，而產生製造成本增加之缺點，故較好為1000nm以下，更好為800nm以下，又更好為600nm以下。
障壁金屬層相對於總膜厚之膜厚比，基於障壁金屬之障壁性觀點，較好為0.02以上，更好為0.04以上，又更好為0.05以上。然而上述膜厚比過大時，配線電阻增加，故上述膜厚比較好為0.5以下，更好為0.4以下，又更好為0.3以下。
以下，邊參照圖3邊說明包含上述氧化處理之本發明TFT之製造方法。前述圖3及以下說明係表示本發明之較佳實施形態之一例者，但並無受限於該等之意涵。
前述圖3係於基板1上形成閘極電極2及閘極絕緣膜3，且於其上形成第2氧化物半導體層4B。於第2氧化物半導體層4B上形成第1氧化物半導體層4A，再於其上形成源極-汲極電極5，且於其上形成保護膜(絕緣膜)6，透過接觸孔7使透明導電膜8與汲極電極5電性連接。
於基板1上形成閘極電極2及閘極絕緣膜3 之方法並無特別限制，可採用通常使用之方法。且，閘極電極2及閘極絕緣膜3之種類亦未特別限制，可使用廣泛使用者。例如可適當地使用電阻率低的Al或Cu之金屬、或耐熱性高的Mo、Cr、Ti等高熔點金屬、或該等之合金作為閘極電極2。此外，閘極絕緣膜3代表性例示為矽氮化膜(SiN)、矽氧化膜(SiO2)、矽氧氮化膜(SiON)等。此外，亦可使用Al2O3或Y2O3等之氧化物、或層合該等而成者。
接著，形成氧化物半導體層(自基板側依序為第2氧化物半導體層4B、第1氧化物半導體層4A)。
上述第2氧化物半導體層4B與上述第1氧化物半導體層4A較好藉由濺鍍法(DC濺鍍法或RF濺鍍法)，使用濺鍍靶材(以下有時稱為「靶材」)成膜。依據濺鍍法，可容易地形成成分或膜厚之膜面內均勻性優異之薄膜。此外，藉由塗佈法等化學成膜法，亦可形成上述第2氧化物半導體層4B或上述第1氧化物半導體層4A。
至於濺鍍法所用之靶材，較好使用含前述元素、與期望之氧化物相同組成之濺鍍靶材。藉此，可形成組成偏差少之期望成分組成之薄膜。
具體而言，作為第2氧化物半導體層4B之成膜所用之靶材，只要使用由選自由In、Zn、Sn及Ga所組成之群之1種以上之元素的氧化物構成，且與期望之氧化物相同組成之氧化物靶材即可。
另外作為第1氧化物半導體層4A之成膜所用 之靶材，只要使用由金屬元素(Sn及In、以及Ga與Zn之至少1種)之氧化物構成，且與期望之氧化物相同組成之氧化物靶材即可。且，亦可藉由使組成不同之兩種靶材同時放電之組合濺鍍法成膜。上述靶材可藉由例如粉末燒結法製造。
以濺鍍法成膜第2氧化物半導體層4B與第1氧化物半導體層4A時，較好保持真空之狀態連續成膜。其理由為使第2氧化物半導體層4B與第1氧化物半導體層4A成膜時暴露於大氣中時，空氣中之水分或有機成分會附著於薄膜表面，而成為污染(品質不良)之原因。
上述濺鍍列舉為藉以下述條件進行。基板溫度列舉為約室溫~200℃。氧添加量只要能顯示作為半導體之動作，依據濺鍍裝置之構成或靶材之組成等適當控制即可。氧添加量較好以使半導體載子濃度成為約1015~1016cm-3之方式控制。
且濺鍍成膜時之氣體壓力較好在約1~3mTorr之範圍內。對濺鍍靶材施加之功率推薦設定在約200W以上。
如上述，成膜氧化物半導體層(4B及4A)後，對該氧化物半導體層(4B及4A)進行濕式蝕刻，進行圖型化。前述圖型化後，較好進行用於改善氧化物半導體層(4B及4A)之膜質的熱處理(預退火)。藉由該熱處理，而提高電晶體特性之導通電流及場效移動度，且提高電晶體性能。預退火之條件列舉為例如在大氣氛圍下或水蒸氣氛 圍下，設為例如加熱溫度：約250~400℃，加熱時間：約10分鐘~1小時等。
前述預退火後，形成源極-汲極電極5。源極-汲極電極5之種類並無特別限制，可使用廣泛使用者。源極-汲極電極可在使用濺鍍法成膜後，使用光微影法及濕式蝕刻法或乾式蝕刻法形成。本發明由於在用於形成源極-汲極電極5之圖型化中使用酸系蝕刻液，故構成源極-汲極電極5之材料較好使用Al合金、純Mo、Mo合金等。且如上述，就確保更優異之TFT特性之觀點而言，較好使源極-汲極電極5成為含導電性氧化物層且該導電性氧化物層與前述氧化物半導體層直接接合之構造。該情況下，源極-汲極電極5可成為僅前述導電性氧化物層，或者進一步層合X層(X1層、X1層及X2層)之構造。
在源極-汲極電極5僅由金屬薄膜構成之情況下，例如可在以磁控濺鍍法使金屬薄膜成膜後，使用光微影法及酸系蝕刻液，例如濕式蝕刻(酸蝕刻)予以圖型化而形成。於源極-汲極電極5由上述導電性氧化物層之單層膜構成時，該導電性氧化物層可藉與前述之氧化物半導體層4之形成同樣地濺鍍法成膜後使用光微影法及酸系蝕刻液，藉濕式蝕刻(酸蝕刻)圖型化。且源極-汲極電極5為導電性氧化物層與X層(金屬膜)之層合時，可在層合前述導電性氧化物層之單層及X層(X1層、X1層及X2層)後，使用光微影法及酸系蝕刻液，利用濕式蝕刻(酸蝕刻)予以圖型化而形成。亦可使用乾式蝕刻法作為源極-汲極電極 之前述蝕刻法。
且形成障壁金屬層與Al合金層之層合膜作為源極-汲極電極5時，可藉由例如磁控濺鍍法成膜個別層(金屬薄膜)後，使用光微影法及酸系蝕刻液，利用濕式蝕刻(酸蝕刻)予以圖型化而形成。
接著，進行如上述詳述之氧化處理。進而於氧化物半導體層4A、源極-汲極電極5之上利用CVD(化學蒸氣沉積(Chemical Vapor Deposition)法成膜保護膜6。作為保護膜6可使用矽氮化膜(SiN)、矽氧化膜(SiO2)、矽氧氮化膜(SiON)、或者層合該等而成者。上述保護膜6亦可藉濺鍍法形成。
接著，基於常用方法，透過接觸孔7使透明導電膜8與汲極電極5電性連接。前述透明導電膜8之種類並無特別限制，可使用通常使用者。
本發明之TFT之製造方法由於不含蝕刻阻止層，故減少TFT製造步驟中形成之遮罩數。因此，可充分降低成本。
本申請案係基於2012年12月28日提出申請之日本專利申請案第2012-288945號主張優先權之利益者。2012年12月28日提出申請之日本專利申請案第2012-288945號之說明書之全部內容援用作為本申請案之參考。
實施例
以下，列舉實施例更具體說明本發明，但本發明並不因下述實施例而受任何限制，當然可在適於前．後所述之意涵之範圍內施加適當之變更予以實施，該等均包含於本發明之技術範圍內。
[實施例1]
[本發明例之TFT之製作]
基於前述方法，製備前述圖3所示之薄膜電晶體(TFT)並評價TFT特性(應力耐性)。
首先，於玻璃基板1(Corning公司製之EAGLE XG，直徑100mm×厚度0.7mm)上依序成膜100nm之作為閘極電極2之純Mo膜、及作為閘極絕緣膜3之SiO2膜(膜厚250nm)。上述閘極電極2係使用純Mo之濺鍍靶材，藉DC濺鍍法，在成膜溫度：室溫、成膜功率：300W、載體氣體：Ar、氣體壓力：2mTorr之條件下成膜。此外，上述閘極絕緣膜3係使用電漿CVD法、在載體氣體：SiH4與N2O之混合氣體、成膜功率：300W、成膜溫度：350℃之條件下成膜。
接著，如下述般使氧化物半導體層(層合體，4B及4A)成膜。亦即，使第2氧化物半導體層4B(In-Zn-Sn-O，原子比為In：Zn：Sn=20：56.7：23.3)成膜於上述閘極絕緣膜3上後，使第1氧化物半導體層4A(Ga-In-Zn-Sn-O，原子比為Ga：In：Zn：Sn=16.8：16.6：47.2：19.4)成膜。
前述第2氧化物半導體層4B之成膜時，係使用金屬元素為上述比率之In-Zn-Sn-O濺鍍靶材。且，前述第1氧化物半導體層4A之成膜時，使用金屬元素為上述比率之Ga-In-Zn-Sn-O濺鍍靶材。
前述第2氧化物半導體層4B及前述第1氧化物半導體層4A係使用DC濺鍍法成膜。濺鍍所使用之裝置為ULVAC(股)公司製之「CS-200」，濺鍍條件均如下述。
(濺鍍條件)
基板溫度：室溫
成膜功率：DC 200W
氣體壓力：1mTorr
氧分壓：100×O2/(Ar+O2)=4%
如上述成膜氧化物半導體層(層合體，4B及4A)後，利用光微影法及濕式蝕刻(酸蝕刻)進行圖型化。酸系蝕刻液(濕式蝕刻液)係使用關東化學公司製「ITO-07N」(草酸與水之混合液)，液溫設為室溫。本實施例中，關於進行實驗之所有氧化物薄膜，均確認到沒有因濕式蝕刻造成之殘渣，而可適當地蝕刻。
如上述使氧化物半導體層圖型化後，為了提高氧化物半導體層之膜質，而進行預退火。預退火處理係在大氣氛圍中，於350℃進行60分鐘。
接著形成源極-汲極電極5。具體而言，首先以與前述閘極電極同樣之DC濺鍍法使純Mo薄膜成膜(膜厚為100nm)，隨後，藉光微影法及濕式蝕刻進行圖型化。酸系蝕刻液係使用磷酸：硝酸：乙酸：水=70：1.9：10：12(體積比)之混合酸(PAN系)且液溫為室溫者。藉圖形化使TFT之通道長度成為10μm，通道寬度成為25μm。應確實地進行圖型化以防止源極-汲極電極5之短路，進而於於上述酸系蝕刻液中浸漬(過度蝕刻)相當於蝕刻掉相對於源極-汲極電極5之膜厚為50%之時間。
接著，在大氣氛圍中於350℃下實施60分鐘之熱處理作為氧化處理。且作為氧化處理之另一樣態，代替上述熱處理，而以功率：100W、氣體壓力：133Pa、處理溫度：200℃、處理時間：60秒之條件實施N2O電漿處理。
隨後，形成保護膜6。使用SiO2(膜厚100nm)與SiN(膜厚150nm)之層合膜(合計膜厚250nm)作為保護膜6。上述SiO2及SiN之形成係使用SAMCO製之「PD-220NL」，使用電漿CVD法進行。本實施例係以N2O氣體進行電漿處理60秒作為前處理後，依序形成SiO2膜及SiN膜。此時利用N2O氣體之電漿條件設為功率100W、氣體壓力133Pa、處理溫度200℃。SiO2膜之形成中係使用N2O及SiH4之混合氣體，SiN膜之形成係使用SiH4、N2、NH3之混合氣體。所有情況均將成膜功率設為100W，成膜溫度設為200℃。
接著利用光微影法及濕式蝕刻，於保護膜6上形成用於電晶體特性評價用探測之接觸孔7，獲得相當於本發明例之TFT。
[對於酸系蝕刻液之耐性評價]
如下述般評價氧化物半導體層對於源極-汲極電極形成時所使用之酸系蝕刻液之耐性。
又，下述評價係對暴露於上述酸系蝕刻液之作為氧化物半導體層之尤其是第1氧化物半導體層進行評價。且由於供於評價之TFT係確認僅成分組成(有無Sn)對前述耐性之影響，故未進行前述氧化處理。
首先，作為氧化物半導體層，除了形成第1氧化物半導體層(Ga-In-Zn-Sn-O，組成如前述)之單層及未進行氧化處理以外，餘與前述本發明例同樣，製作TFT。又，如後述之圖4及圖5所示，本評價所用之TFT具有於Si基板12上依序層合氧化物半導體層4(該評價中係第1氧化物半導體層之單層)、源極-汲極電極5、碳蒸鍍膜13、保護膜6而成之構造。上述碳蒸鍍膜13係用於樣品觀察(電子顯微鏡觀察)而設置之保護膜，並非構成本發明之TFT者。且作為比較例，除了形成IGZO(In-Ga-Zn-O，原子比為In：Ga：Zn=1：1：1，不含Sn)單層作為氧化物半導體層且不進行氧化處理以外，餘與前述本發明例同樣，製作TFT。
接著，以FE-SEM觀察所得各TFT之層合方 向剖面。其觀察照片分別示於圖4(形成含Sn之氧化物半導體層)、圖5(形成不含Sn之氧化物半導體層)。
由圖4可知暴露於酸系蝕刻液之第1氧化物半導體層為含Sn者時，並未發生因前述過度蝕刻所致之該第1氧化物半導體層之膜厚減少(減膜)。亦即，以源極-汲極電極5端正下方之氧化物半導體層4之膜厚與前述氧化物半導體層4中央部之膜厚的差(以(100×[源極-汲極電極5端正下方之氧化物半導體層4之膜厚-氧化物半導體層4中央部之膜厚]/源極-汲極電極5端正下方之氧化物半導體層4之膜厚)求出之值。以下同)為0%。因此，可製作氧化物半導體層4之面內均勻之TFT。
相對於此由圖5可知，於暴露至酸系蝕刻液之第1氧化物半導體層為不含Sn者時，會發生因前述過度蝕刻所致之減膜。亦即，源極-汲極電極5端正下方之氧化物半導體層4之膜厚與前述氧化物半導體層4中央部之膜厚的差超過50%。
[應力耐性之評價]
使用前述TFT(氧化物半導體層為層合體之前述本發明例之TFT)，如下述般進行應力耐性之評價。
又，作為比較例，係除了形成前述源極-汲極電極5後，未進行氧化處理外，餘與前述本發明例同樣製作之TFT亦進行應力耐性評價。
應力耐性係進行邊對閘極電極施加負的偏壓 邊照射光之應力施加試驗予以評價。應力施加條件如下。
．閘極電壓：-20V
．源極/汲極電壓：10V
．基板溫度：60℃
．光應力條件
應力施加時間：2小時
光強度：25000NIT
光源：白色LED
其結果示於圖6(比較例、無氧化處理)、圖7(本發明例，有氧化處理)。
比對本發明例與比較例之結果如下。亦即，由圖6可知，比較例隨著應力施加時間經過閾值電壓朝負側移動，於2小時之閾值電壓變化量△Vth為10.25V。此認為係由於因光照射生成之電洞藉由施加偏壓而累積在閘極絕緣膜與半導體界面或半導體背通道與鈍化界面處，因此使閾值電壓偏移者。
相對於此，如圖7所了解，本發明例之TFT之閾值電壓變化量△Vth於2小時時為2.25V，Vth之變化量相對於前述比較例相當小，可知應力耐性優異。又，過去之半導體層(a-Si)之情況，光應力耐性為△Vth=3.5V左右，故而可知本發明例之閾值電壓變化量受到充分抑制。且可知可獲得移動度高、切換特性及應力耐性優異之BCE型薄膜電晶體。
如此，欲確認藉由進行前述氧化處理而獲得 優異之應力耐性之理由，而如下述進行利用XPS之氧化物半導體層之表面分析。
[利用XPS之氧化物半導體層之表面分析]
如下述，由於暴露於上述酸系蝕刻液者係尤其為第1氧化物半導體層，故以下述進行第1氧化物半導體層之表面分析。
詳言之，除了形成第1氧化物半導體層(Ga-In-Zn-Sn-O，組成如前述)單層作為氧化物半導體層以外，餘與前述本發明例同樣製作TFT。又，前述TFT之製作步驟中之氧化處理係在大氣氛圍中，於350℃進行60分鐘之熱處理。
因此，為了確認該TFT製作之過程中之下述表面之個別狀態，以XPS(X射線光電子分光法)進行O1s光譜波峰之觀察：(1)氧化物半導體層剛形成後(剛沉積狀態)之氧化物半導體層表面、(2)氧化物半導體層之表面剛經過濕式蝕刻(酸蝕刻，使用PAN系蝕刻液)後之氧化物半導體層之表面、及(3)前述(2)之濕式蝕刻(酸蝕刻)後，施以前述氧化處理(熱處理)後之氧化物半導體層之表面。
該等觀察結果一併示於圖8。又，圖8中分別以縱虛線顯示，530.8eV係表示無氧缺陷時之O1s光譜波峰值，532.3eV係表示有氧缺陷時之O1s光譜波峰值， 533.2eV係表示OH基之光譜波峰值(關於後述之圖9及圖10亦同)。
由該圖8了解如下。亦即，比較氧化物半導體層表面之(1)剛沉積狀態(以實線表示之波峰)、(2)濕式蝕刻後(酸蝕刻後)(以點線表示之波峰、及(3)氧化處理(熱處理後)之各O1s光譜波峰(以虛線表示之波峰)之位置時，(1)剛沉積狀態之O1s光譜波峰約為530.8eV，相對於此，(2)濕式蝕刻後(酸蝕刻後)之O1s光譜波峰比前述(1)剛沉積狀態更朝左側位移。然而，(3)於前述濕式蝕刻後(酸蝕刻後)施以氧化處理(熱處理)時，O1s光譜波峰位於與(1)剛沉積狀態之波峰相同位置。
由該圖8之結果可知，關於上述氧化處理之有無對表面狀態帶來之影響如下。藉濕式蝕刻(酸蝕刻)之O1s光譜波峰比剛沉積狀態更朝左位移。此意味著因濕式蝕刻(酸蝕刻)使OH或C之污染物附著於氧化物半導體層之表面，使構成氧化物半導體層之金屬氧化物之氧與該等污染物結合，使構成氧化物半導體層之氧缺損之狀態。然而，認為藉由於上述濕式蝕刻(酸蝕刻)後施以熱處理，將前述OH或C之污染物置換成氧，去除成為電子阱之OH或C，故O1s光譜波峰恢復到剛沉積之狀態。此種現象於進行N2O電漿處理作為氧化處理之情況亦可確認。
[實施例2]
實施例2係改變源極-汲極電極之種類，調查該源極- 汲極電極之種類對於尤其是氧化處理後之S值造成之影響。
[TFT之製作]
除了如下述形成源極-汲極電極5以外，餘與實施例1中之本發明例之TFT同樣製作TFT。又，形成源極-汲極電極後之氧化處理係如表1所示(氧化處理條件與前述實施例1之本發明例之TFT製作相同)。且，表1所示之氧化物半導體層係與實施例1之氧化物半導體層4B(In-Zn-Sn-O)、4A(Ga-In-Zn-Sn-O)相同組成之皮膜。所有例在薄膜電晶體之層合方向剖面中，以[100×(源極-汲極電極端正下方之第1氧化物半導體層之膜厚-第1氧化物半導體層中央部之膜厚)/源極-汲極電極端正下方之第1氧化物半導體層之膜厚]求出之值均認為5%以下。
(源極-汲極電極5之形成)
如表1所示般形成下述之單層或層合作為源極-汲極電極5。
．純Mo單層(No.1~3)
．導電性氧化物層(IZO)之單層(No.4、5)
．導電性氧化物層(IZO)與X1層(Al系層)、X2層(障壁金屬層)之層合(No.6~9)
．障壁金屬層(純Mo)與Al合金層之層合(No.10)
前述No.1~3之純Mo單層係與實施例1之本 發明例之TFT同樣地形成(膜厚100nm)。形成IZO(In：Zn(質量比)=70：30)作為前述No.4~9之導電性氧化物層。前述導電性氧化物層之膜厚均為20nm。前述導電性氧化物層係使用DC濺鍍法，以靶材尺寸： 101.6mm、施加功率：DC200W、氣體壓力：2mTorr、氣體流量：Ar/O2=24/1sccm之條件下成膜。且，前述No.6~9之X1層或X2層係使用構成皮膜之金屬元素之濺鍍靶材，以DC濺鍍法，在成膜溫度：室溫、成膜功率：300W、載體氣體：Ar、氣體壓力：2mTorr之條件下成膜。前述X1層或X2層之膜厚分別為80nm。前述No.10中，前述金屬層(障壁金屬層，膜厚20nm)與Al合金層(膜厚80nm)係使用構成皮膜之金屬元素之濺鍍靶材，藉DC濺鍍法，以成膜溫度：室溫、成膜功率：300W、載體氣體：Ar、氣體壓力：2mTorr之條件成膜。
又，源極-汲極電極係層合時，於第1氧化物半導體層正上方以自表1中之「源極-汲極電極」之欄左起依序形成各層。
使用所得TFT，如下述般進行靜特性之評價與應力耐性。
[靜特性(場效移動度(移動度，FE)、閾值電壓Vth、S值)之評價]
使用前述TFT測定Id-Vg特性。Id-Vg特性係如下述般設定閘極電壓、源極-汲極電極之電壓，使用探針及半 導體參數分析儀(Keithley 4200SCS)進行測定。
閘極電壓：-30~30V(步進0.25V)
源極電壓：0V
汲極電壓：10V
測定溫度：室溫
由測定之Id-Vg特性，算出場效移動度(FE)、閾值電壓Vth、S值。其結果示於表1。
[應力特性之評價]
應力特性之評價係與實施例1同樣進行。其結果示於表1。
表1中，將S值為1.0以下時記為S值之判定「○」(良好)，S值超過1.0時記為S值之判定「△」(稍良好)。且，△Vth為6V以下時，記為應力耐性(光應力耐性)之判定「○」(良好)，△Vth超過6時記為應力耐性(光應力耐性)之判定「×」(不良)。接著作為綜合判斷，於S值與應力耐性均為○時評價為「◎」(相當良好)，S值為△但應力耐性為○時評價為「○」(良好)，S值為○且應力耐性為×時評價為「×」(不良)。
[利用XPS之氧化物半導體層之表面分析]
與前述實施例1同樣，利用XPS進行剛沉積之狀態、濕式蝕刻後(酸蝕刻後)及氧化處理後(No.1與No.4係無氧化處理之狀態)之氧化物半導體層之表面分析，求出 O(氧)1s光譜中強度最高之波峰(O1s光譜波峰)之能量值。而且，於前述氧化處理後之O1s光譜波峰之能量值變得小於前述酸蝕刻後之O1s光譜波峰時評價為「有波峰位移」，不為該情況時評價為「無波峰位移」。且前述氧化處理後之強度最高之波峰確認在529.0~531.3eV之範圍內時評價為「有」，在該範圍內未確認有上述波峰之情況評價為「無」。其結果一併記於表1。
由表1可知如下。首先針對靜特性加以描述。
由表1可知，形成純Mo層作為源極-汲極電極之情況(No.1~3)中，未進行氧化處理時(No.1)，S值雖低，但氧化物半導體層表面之O1s光譜波峰相較於酸蝕刻後之氧化物半導體層表面之O1s光譜波峰並未朝能量小之方向位移，氧缺損之恢復不充分，無法獲得優異之應力耐性。且，進行氧化處理時(No.2及3)，S值變高。
比對上述表1之No.1與No.2之結果時，可知源極-汲極電極僅為純Mo層時，如No.2所示藉由進行大氣熱處理而增加S值。S值增加時，由於必須加大使汲極電流變化所需之電壓，故上述S值之增加意指靜特性降低。
相對於此，如表1之No.4及No.5所示，可知於源極-汲極電極使用導電性氧化物層(IZO層)時(且該導電性氧化物層與前述氧化物半導體層直接接合)，S值並未因大氣熱處理之有無而變化，且獲得低的S值。又，No.4由於未進行氧化處理，故第1氧化物半導體層表面之O1s光譜波峰相較於酸蝕刻處理後之第1氧化物半導體層表面之O1s光譜波峰並未朝能量小之方向位移，氧缺損之恢復不充分，成為應力耐性差之結果。
前述No.2中之S值之增加認為係構成源極-汲極電極之Mo因大氣中之熱處理而氧化，使源極-汲極電極端部中之傳導特性下降所致。相對於此，源極-汲極電 極使用如IZO之導電性氧化物時，認為因氧化(熱處理)所致之導電性變化小而可抑制靜特性降低者。
No.6~9係於導電性氧化物層上進一步層合金屬膜(亦即，純Mo層或Al系層)作為源極-汲極電極之例。於情況亦可知進行氧化處理後之S值低，獲得良好的靜特性。
No.10係源極-汲極電極為障壁金屬層(純Mo層)與Al合金層之層合體之例。比較No.2(S值為1.12V/decade)與上述No.10時，No.10中氧化處理後之S值減低至1.09V，可知藉由氧化處理可抑制S值之增加。該S值增加之抑制推測係因將源極-汲極電極作成前述層合體，且層合體中所佔之純Mo膜之膜厚變薄，障壁金屬層被Al合金層充分保護，結果，抑制了因氧化處理所致之Mo薄膜端部之氧化之故。
以下針對應力耐性加以描述。由表1之No.4與No.5~10之結果之比對，可知源極-汲極電極之與氧化物半導體相接之部分使用導電性氧化物，或者將上述源極-汲極電極作成障壁金屬層與Al合金層之層合膜，且在源極-汲極電極形成後進行大氣熱處理時(No.5~10)，所有閾值電壓位移量(△Vth)與未進行大氣熱處理時(No.4)比較獲得改善。
由以上之結果可知，若源極-汲極電極之與氧化物半導體相接之部分使用導電性氧化物，或使上述源極-汲極電極作成障壁金屬層與Al合金層之層合膜，且形 成源極-汲極電極後進行大氣熱處理，則確實可實現TFT之優異靜特性與優異之應力耐性兩者。
[實施例3]
調查進行熱處理作為前述氧化處理時之熱處理溫度(加熱溫度)對氧缺損之恢復帶來之影響。
[TFT之製作]
構成源極-汲極電極5之薄膜係如下述般形成；於源極-汲極電極形成後進行之氧化處理如下述般實施；及如下述般進行保護膜6之形成，除此以外，與實施例1同樣製作TFT。
使用純Mo膜(純Mo電極)或IZO(In-Zn-O)薄膜(IZO電極)作為前述源極-汲極電極5。前述IZO薄膜之組成以質量比計為In：Zn=90：10。前述純Mo膜或IZO薄膜係使用純Mo之濺鍍靶材或IZO濺鍍靶材，以DC濺鍍法成膜(膜厚為100nm)。各電極之成膜條件如下。
(純Mo膜(純Mo電極)之形成)
施加功率(成膜功率)：DC200W、氣體壓力：2mTorr、氣體流量：Ar 20sccm、基板溫度(成膜溫度)：室溫
(IZO膜(IZO電極)之形成)
施加功率(成膜功率)：DC200W、氣體壓力：1mTorr、氣 體流量：Ar 24sccm、O21sccm、基板溫度(成膜溫度)：室溫
在大氣氛圍中於300~600℃下實施60分鐘之熱處理作為形成源極-汲極電極後進行之氧化處理。且亦製作未進行上述熱處理之樣品做為比較。
作為保護膜6係使用SiO2(膜厚100nm)與SiN(膜厚150nm)之層合膜(合計膜厚250nm)。上述SiO2及SiN之形成係使用SAMCO製之「PD-220NL」，使用電漿CVD法進行。SiO2膜之形成係使用N2O及SiH4之混合氣體，SiN膜之形成係使用SiH4、N2、NH3之混合氣體。成膜溫度分別為230℃、150℃，成膜功率均為RF100W。
使用所得TFT，如下述般製作分析試料，調查熱處理溫度對第1氧化物半導體層表面之氧結合狀態或第1氧化物半導體層表層帶來之影響。
[利用XPS之氧化物半導體層之表面分析]
亦如上述實施例1所示，暴露於酸系蝕刻液者係尤其為第1氧化物半導體層，故下述係欲調查TFT製作步驟中之第1氧化物半導體層表面之氧結合狀態與熱處理溫度之關係，而進行第1氧化物半導體層之表面分析。
詳細而言，係準備如下述之形成第1氧化物半導體層(單層)作為氧化物半導體層之分析試料1及2，使用XPS(X射線光電子分光法)，進行第1氧化物半導體 層之表面分析(氧1s光譜之調查)。
又，如上述，第1氧化物半導體層之氧缺損係因第1氧化物半導體層浸漬於酸系蝕刻液中而產生，故前述氧1s光譜之調查係如下述般，調查浸漬酸系蝕刻液前(1A)、浸漬酸系蝕刻液後(2A)、及浸漬酸系蝕刻液後進一步熱處理後(3A)之狀態。
分析試料1(使用純Mo電極作為源極-汲極電極)
於矽基板上成膜100nm之Ga-In-Zn-Sn-O系氧化物半導體層後，在大氣氛圍中於350℃下進行1小時之熱處理(預退火)(1A)。接著，於前述氧化物半導體層之表面成膜膜厚100nm之純Mo膜(源極-汲極電極)，隨後，使用PAN蝕刻液，完全去除前述純Mo膜(2A)。進而隨後，在大氣氛圍中於350℃加熱1小時進行熱處理(氧化處理)(3A)。進行至上述步驟(1A)、(2A)、(3A)之各處理，製作樣品，且進行各樣品之XPS測定。
分析試料2(使用IZO電極作為源極-汲極電極)
於矽基板上成膜100nm之Ga-In-Zn-Sn-O系氧化物半導體層後，在大氣氛圍中於350℃進行1小時之熱處理(預退火)(1A)。接著，於前述氧化物半導體層之表面成膜膜厚100nm之IZO薄膜(源極-汲極電極)，隨後，使用PAN蝕刻液，完全去除前述IZO薄膜(2A)。進而隨後，在大氣氛圍中於350℃、500℃、600℃之各溫度加熱1小時進行 熱處理(3A)。進行至上述步驟(1A)、(2A)、(3A)之各處理，製作樣品，且進行各樣品之XPS測定。
針對分析試料1、2進行之前述各樣品之XPS測定結果分別示於圖9、圖10。
由圖9可知如下。亦即，蝕刻處理前(1A)之O(氧)1s光譜波峰位於530.0eV，顯示第1氧化物半導體層表面之氧缺損少之狀態。另一方面，進行蝕刻處理時(2A)，同一波峰朝高能量側位移至531.5eV。此認為係因進行濕式蝕刻(酸蝕刻)而增加第1氧化物半導體層表面之氧缺損之故。前述蝕刻處理後於350℃進行熱處理(3A)時，波峰位置再度朝530.8eV附近之低能量側位移。由該等結果可推測，藉由在前述蝕刻處理後進行前述熱處理，能使前述蝕刻處理產生之氧缺損被部分修復。
且由圖10可知如下。使用IZO電極作為源極-汲極電極時，與前述圖9同樣，蝕刻處理前(1A)之O1s光譜波峰位於530.0eV，但蝕刻處理後(2A)之O1s光譜波峰朝高能量側位移至531.4eV，可知氧缺損增加。蝕刻處理後在350℃或500℃進行熱處理時(3A)，可知波峰之頂點幾乎沒有變化者之波峰形狀變化為在530.8eV附近具有肩部。據此，認為蝕刻處理後在350℃或500℃進行熱處理時，顯示氧缺損較少之狀態之在530.8eV附近具有波峰之成分的比例增加，氧缺損之一部分藉上述熱處理而得到修復。另一方面，蝕刻處理後在600℃進行熱處理時(3A)，波峰之頂點(波峰之主要成分)為530.8eV，可知藉由使熱 處理溫度自500℃高溫化至600℃可進一步減低氧缺損量。由此，認為使用IZO電極作為源極-汲極電極時，將熱處理溫度自500℃提高到600℃對於信賴性的改善有效。
[第1氧化物半導體層之表層之組成分佈測定(有無Zn濃化層之測定)]
使用XPS調查第1氧化物半導體層表層之組成分佈。分析樣品係分別使用前述氧結合狀態評價中所用之分析試料2之進行至(2A)、(3A)(熱處理溫度600℃)之各處理之樣品。詳細而言，係自第1氧化物半導體層之表面朝膜厚方向測定Zn、Sn、In、Ga之各金屬元素相對於全部金屬元素之含量。其結果，針對酸蝕刻後(2A)、酸蝕刻後再經熱處理後(3A)之各者示於圖11(a)、圖11(b)。
由圖11(a)可知，酸蝕刻後(2A)之第1氧化物半導體層之Zn、Ga及Sn之濃度隨越深而有較大差異，第1氧化物半導體層之最表層之Zn與Ga濃度比第1氧化物半導體層之內部(指距氧化物半導體層之表面深度10~20nm左右，以下同)更大為減少。相對於此，可知酸蝕刻後再於600℃進行熱處理時(3A)，第1氧化物半導體層表層之Zn濃度與前述圖11(a)不同，比第1氧化物半導體層之內部更增加。又，圖11(b)之表層Zn濃度比為1.39倍。
接著，將酸蝕刻後之熱處理溫度(熱處理溫度) 設為100℃、500℃、350℃、或600℃時之前述表層Zn濃度比與熱處理溫度之關係加以整理之圖示於圖12。
由該圖12可知藉由提高熱處理溫度而增加第1氧化物半導體層表面之Zn濃度。認為藉由更提高熱處理溫度，Zn容易於表層擴散，如前述圖10所示般促進了第1氧化物半導體層表面之氧化(恢復氧缺損)，可有效改善信賴性。
1‧‧‧基板
2‧‧‧閘極電極
3‧‧‧閘極絕緣膜
4A‧‧‧第1氧化物半導體層
4B‧‧‧第2氧化物半導體層
5‧‧‧源極-汲極電極(S/D)
6‧‧‧保護膜(絕緣膜)
7‧‧‧接觸孔
8‧‧‧透明導電膜

Claims (23)

  1. 一種薄膜電晶體，其特徵係於基板上至少依序具有閘極電極、閘極絕緣膜、氧化物半導體層、源極-汲極電極、及保護前述源極-汲極電極之保護膜的薄膜電晶體，且前述氧化物半導體層為具有第1氧化物半導體層與第2氧化物半導體層之層合體，其中前述第1氧化物半導體層係由In-Ga-Zn-Sn-O所構成，前述第2氧化物半導體層係由In-Zn-Sn-O、ITO或Sn-Ga-Zn-O所構成，前述第2氧化物半導體層係形成於前述閘極絕緣膜上，同時前述第1氧化物半導體層係形成於前述第2氧化物半導體層與前述保護膜或前述源極-汲極電極之間，且薄膜電晶體之層合方向剖面中，以[100×(源極-汲極電極端正下方之第1氧化物半導體層之膜厚-第1氧化物半導體層中央部之膜厚)/源極-汲極電極端正下方之第1氧化物半導體層之膜厚]求出之值為5%以下。
  2. 如請求項1之薄膜電晶體，其中前述閘極絕緣膜為由SiN、SiO2、SiON、Al2O3、及Y2O3之任一者所構成之膜，或此等之層合。
  3. 如請求項1之薄膜電晶體，其中以X射線光電子分光法觀察前述第1氧化物半導體層之表面時，氧1s光 譜中之強度最高的波峰之能量在529.0~531.3eV之範圍內。
  4. 如請求項1或2之薄膜電晶體，其中前述第1氧化物半導體層之Sn含量相對於全部金屬元素滿足5原子%以上且50原子%以下。
  5. 如請求項1或2之薄膜電晶體，其中前述第1氧化物半導體層係由In、Ga、Zn及Sn與O構成，且將In、Ga、Zn及Sn之合計量作為100原子%時，滿足In之含量為15原子%以上且25原子%以下，Ga之含量為5原子%以上且20原子%以下，Zn之含量為40原子%以上且60原子%以下，及Sn之含量為5原子%以上且25原子%以下。
  6. 如請求項1或2之薄膜電晶體，其中前述第1氧化物半導體層含有Zn，且其表層之Zn濃度(單位：原子%)為該第1氧化物半導體層之Zn含量(單位：原子%)之1.0~1.6倍。
  7. 如請求項1或2之薄膜電晶體，其中前述源極-汲極電極含有導電性氧化物層，且該導電性氧化物層與前述第1氧化物半導體層直接接合。
  8. 如請求項7之薄膜電晶體，其中前述源極-汲極電極具有自氧化物半導體層側起依序為下述層之層合構造：導電性氧化物層；含有選自Al、Cu、Mo、Cr、Ti、Ta及W所組成之群之1種以上元素的1層以上之金屬層(X層，包含Al合 金層)。
  9. 如請求項8之薄膜電晶體，其中前述金屬層(X層)具有自氧化物半導體層側起依序為下述層之層合構造：含有選自由Mo、Cr、Ti、Ta及W所組成之群之1種以上元素的金屬層(X2層)；與選自純Al層、Al合金層、純Cu層及Cu合金層所組成之群之1層以上的金屬層(X1層)。
  10. 如請求項8之薄膜電晶體，其中前述金屬層(X層)具有自氧化物半導體層側起依序具有下述層之層合構造：選自純Al層、Al合金層、純Cu層及Cu合金層所組成之群之1層以上的金屬層(X1層)；與含有選自由Mo、Cr、Ti、Ta及W所組成群之1種以上元素之金屬層(X2層)。
  11. 如請求項8之薄膜電晶體，其中前述金屬層(X層)具有自氧化物半導體層側起依序具有下述層之層合構造：含有選自由Mo、Cr、Ti、Ta及W所組成之群之1種以上元素的金屬層(X2層)；選自由純Al層、Al合金層、純Cu層及Cu合金層所組成之群之1層以上的金屬層(X1層)；與含有選自由Mo、Cr、Ti、Ta及W所組成之群之1種以上元素的金屬層(X2層)。
  12. 如請求項8之薄膜電晶體，其中前述Al合金層 含有0.1原子%以上之選自由Ni、Co、Cu、Ge、Ta、Mo、Hf、Zr、Ti、Nb、W及稀土類元素所組成之群之1種以上的元素。
  13. 如請求項7之薄膜電晶體，其中前述導電性氧化物層係由選自由In、Ga、Zn及Sn所組成之群之1種以上元素與O構成。
  14. 如請求項1或2之薄膜電晶體，其中前述源極-汲極電極具有自氧化物半導體層側起依序具有下述層之層合構造：由選自由Mo、Cr、Ti、Ta及W所組成之群之1種以上元素構成的障壁金屬層；與Al合金層。
  15. 如請求項14之薄膜電晶體，其中前述源極-汲極電極中之障壁金屬層係由純Mo或Mo合金所構成。
  16. 如請求項14之薄膜電晶體，其中前述源極-汲極電極中之Al合金層含有合計為0.1~4原子%之選自由Ni及Co所組成之群之1種以上的元素。
  17. 如請求項14之薄膜電晶體，其中前述源極-汲極電極中之Al合金層含有合計為0.05~2原子%之選自由Cu及Ge所組成之群之1種以上的元素。
  18. 如請求項16之薄膜電晶體，其中前述源極-汲極電極中之Al合金層進一步含有選自由Nd、Y、Fe、Ti、V、Zr、Nb、Mo、Hf、Ta、Mg、Cr、Mn、Ru、Rh、Pd、Ir、Pt、La、Gd、Tb、Dy、Sr、Sm、Ge及Bi所組成之群 之至少1種元素。
  19. 一種薄膜電晶體之製造方法，其係如請求項1至18中任一項之薄膜電晶體之製造方法，其特徵為使用酸系蝕刻液進行於前述氧化物半導體層上形成之前述源極-汲極電極之圖型化，隨後，對於前述氧化物半導體層之至少暴露於酸系蝕刻液之部分進行氧化處理後，形成前述保護膜。
  20. 如請求項19之薄膜電晶體之製造方法，其中前述氧化處理係熱處理及N2O電漿處理之至少一種。
  21. 如請求項20之薄膜電晶體之製造方法，其中進行前述熱處理及前述N2O電漿處理。
  22. 如請求項20之薄膜電晶體之製造方法，其中前述熱處理係在130℃以上且700℃以下之加熱溫度下進行。
  23. 如請求項22之薄膜電晶體之製造方法，其中前述加熱溫度為250℃以上。
TW102149173A 2012-12-28 2013-12-27 Thin film transistor and method of manufacturing the same TWI597849B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012288945 2012-12-28

Publications (2)

Publication Number Publication Date
TW201436243A TW201436243A (zh) 2014-09-16
TWI597849B true TWI597849B (zh) 2017-09-01

Family

ID=51021365

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102149173A TWI597849B (zh) 2012-12-28 2013-12-27 Thin film transistor and method of manufacturing the same

Country Status (6)

Country Link
US (1) US20150295058A1 (zh)
JP (1) JP6068327B2 (zh)
KR (1) KR101795194B1 (zh)
CN (1) CN104885229B (zh)
TW (1) TWI597849B (zh)
WO (1) WO2014104296A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI588978B (zh) * 2014-08-18 2017-06-21 群創光電股份有限公司 薄膜電晶體及顯示面板
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
JP2016111125A (ja) * 2014-12-04 2016-06-20 日本放送協会 薄膜トランジスタおよびその製造方法
TWI577032B (zh) * 2015-04-24 2017-04-01 群創光電股份有限公司 顯示裝置
JP6429816B2 (ja) * 2016-02-17 2018-11-28 三菱電機株式会社 薄膜トランジスタおよびその製造方法、薄膜トランジスタ基板、液晶表示装置
US10263114B2 (en) * 2016-03-04 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
JP6852296B2 (ja) * 2016-07-19 2021-03-31 株式会社リコー 電界効果型トランジスタの製造方法
CN106486551A (zh) * 2016-12-07 2017-03-08 电子科技大学 一种铟镓锌氧薄膜晶体管及其制备方法
US11043599B2 (en) * 2017-03-14 2021-06-22 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
CN114975635A (zh) 2017-05-31 2022-08-30 乐金显示有限公司 薄膜晶体管、包括其的栅极驱动器、以及包括该栅极驱动器的显示装置
CN109148592B (zh) 2017-06-27 2022-03-11 乐金显示有限公司 包括氧化物半导体层的薄膜晶体管，其制造方法和包括其的显示设备
CN107808885B (zh) * 2017-10-25 2020-04-28 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型氧化物半导体tft基板及其制作方法
JP6706638B2 (ja) * 2018-03-07 2020-06-10 シャープ株式会社 半導体装置およびその製造方法
KR20200034889A (ko) 2018-09-21 2020-04-01 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN109545675B (zh) * 2018-10-26 2020-10-13 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管阵列基板的制备方法
US20200350412A1 (en) * 2019-05-01 2020-11-05 Intel Corporation Thin film transistors having alloying source or drain metals
JP7498197B2 (ja) * 2019-06-04 2024-06-11 アプライド マテリアルズ インコーポレイテッド 薄膜トランジスタ
KR20210028318A (ko) 2019-09-03 2021-03-12 삼성디스플레이 주식회사 표시 장치 및 제조 방법
JP2021171963A (ja) * 2020-04-22 2021-11-01 東洋鋼鈑株式会社 金属積層フィルム及びその製造方法
CN112259611A (zh) * 2020-10-12 2021-01-22 昆山龙腾光电股份有限公司 氧化物半导体薄膜晶体管及其制作方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
KR102267235B1 (ko) * 2008-07-10 2021-06-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 전자기기
JP4752927B2 (ja) * 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
KR101671210B1 (ko) * 2009-03-06 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP2011000804A (ja) * 2009-06-19 2011-01-06 Tdk Corp 凹凸パターン形成方法、情報記録媒体製造方法および樹脂材料硬化処理装置
JP5620179B2 (ja) * 2009-07-27 2014-11-05 株式会社神戸製鋼所 配線構造およびその製造方法、並びに配線構造を備えた表示装置
WO2011013683A1 (ja) * 2009-07-27 2011-02-03 株式会社神戸製鋼所 配線構造および配線構造を備えた表示装置
CN105336744B (zh) * 2010-02-12 2018-12-21 株式会社半导体能源研究所 半导体装置及其驱动方法
US20130026462A1 (en) * 2010-03-04 2013-01-31 Sharp Kabushiki Kaisha Method for manufacturing thin film transistor and thin film transistor manufactured by the same, and active matrix substrate
JP2012124446A (ja) * 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
US8653514B2 (en) * 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20120064665A1 (en) * 2010-09-13 2012-03-15 Semiconductor Energy Laboratory Co., Ltd. Deposition apparatus, apparatus for successive deposition, and method for manufacturing semiconductor device
CN103140920B (zh) * 2010-09-28 2016-05-04 凸版印刷株式会社 薄膜晶体管、其制造方法以及装备有该薄膜晶体管的图像显示装置
JP5685989B2 (ja) * 2011-02-28 2015-03-18 ソニー株式会社 表示装置および電子機器
JP2012191008A (ja) * 2011-03-10 2012-10-04 Sony Corp 表示装置および電子機器
JP5645737B2 (ja) * 2011-04-01 2014-12-24 株式会社神戸製鋼所 薄膜トランジスタ構造および表示装置
JP2012235104A (ja) * 2011-04-22 2012-11-29 Kobe Steel Ltd 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
KR20130111874A (ko) * 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법
JP6002088B2 (ja) * 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ

Also Published As

Publication number Publication date
US20150295058A1 (en) 2015-10-15
CN104885229B (zh) 2017-08-18
WO2014104296A1 (ja) 2014-07-03
JP2014143414A (ja) 2014-08-07
JP6068327B2 (ja) 2017-01-25
KR20150088303A (ko) 2015-07-31
KR101795194B1 (ko) 2017-11-07
CN104885229A (zh) 2015-09-02
TW201436243A (zh) 2014-09-16

Similar Documents

Publication Publication Date Title
TWI597849B (zh) Thin film transistor and method of manufacturing the same
TWI552342B (zh) Thin film transistor and manufacturing method thereof
TWI566414B (zh) Thin film transistor and manufacturing method thereof
TWI514588B (zh) Thin film transistor
TWI496197B (zh) Wiring structure
TWI390059B (zh) 導電膜形成方法、薄膜電晶體、具薄膜電晶體之面板、及薄膜電晶體之製造方法
TWI478308B (zh) Wiring construction and display device
JP6043244B2 (ja) 薄膜トランジスタ
TWI437107B (zh) Display device
TWI437697B (zh) Wiring structure and a display device having a wiring structure
US9024322B2 (en) Wiring structure and display device
KR101408445B1 (ko) 배선 구조 및 그 제조 방법 및 배선 구조를 구비한 표시 장치
KR101509115B1 (ko) 박막 트랜지스터의 반도체층용 산화물, 상기 산화물을 구비한 박막 트랜지스터의 반도체층 및 박막 트랜지스터
JP2012109465A (ja) 表示装置用金属配線膜

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees