JP2016111125A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP2016111125A JP2016111125A JP2014245848A JP2014245848A JP2016111125A JP 2016111125 A JP2016111125 A JP 2016111125A JP 2014245848 A JP2014245848 A JP 2014245848A JP 2014245848 A JP2014245848 A JP 2014245848A JP 2016111125 A JP2016111125 A JP 2016111125A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film transistor
- thin film
- semiconductor layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Weting (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】電極を形成するためのエッチングストッパー層を設けることなく、チャネルの形成される半導体層に適した材料を用いることができるボトムゲート−トップコンタクト型の薄膜トランジスタおよびその製造方法を提供する。【解決手段】基板1上に設けられたゲート電極2と、ゲート電極2上にゲート絶縁層3を介して設けられた半導体層4と、半導体層4上の一部に平面視で重なり合って接するソース電極5と、ソース電極5と離間して配置され、半導体層4上の一部に平面視で重なり合って接するドレイン電極6とを有し、半導体層4が、材料の異なる二層以上の層が積層されたものであり、材料の異なる二層以上の層のうちの最上層41がダメージ耐性に優れる材料で形成されている薄膜トランジスタ10とする。【選択図】図1
Description
本発明は、薄膜トランジスタおよびその製造方法に関し、特に、ボトムゲート−トップコンタクト型の薄膜トランジスタおよびその製造方法に関する。
従来、ディスプレイなどの表示装置の駆動回路には、薄膜トランジスタ(以下、TFT(Thin−Film Transistor)と称することもある。)が用いられている。
薄膜トランジスタとしては、チャネルの形成される半導体層に、酸化インジウムガリウム亜鉛(In−Ga−Zn−O(IGZO:商標登録第5451821号))を用いたものが注目されている。チャネルの形成される半導体層にIn−Ga−Zn−Oを用いたTFT(以下、IGZO−TFTと称することもある。)は、アモルファスシリコンを用いたTFTと比べて電子の移動度が高い(非特許文献1参照)。
また、薄膜トランジスタとしては、ボトムゲート−トップコンタクト型のTFTがある。ボトムゲート−トップコンタクト型のTFTの製造方法としては、以下に示す製造方法がある。まず、基板上に、ゲート電極とゲート絶縁層と半導体層と電極層とをこの順で形成する。次に、電極層上に所定の形状を有するマスクを形成する。その後、電極層の一部を半導体層が露出するまでウェットエッチングにより除去することにより、所定の形状のソース電極およびドレイン電極を形成する。
K.Nomura et al., Nature vol.432,p.488(2004)
チャネルの形成される半導体層に、酸化インジウムガリウム亜鉛を用いたIGZO−TFTは、高い移動度が得られる。しかし、酸化インジウムガリウム亜鉛は、TFTの電極を形成する際に使用するウェットエッチング液に溶解しやすく、上記のウェットエッチング液に接触すると容易にダメージを受ける。このため、ボトムゲート−トップコンタクト型のIGZO−TFTを製造する場合には、以下に示すように、電極を効率よく形成することは困難であった。
ボトムゲート−トップコンタクト型のTFTの電極は、通常、チャネルの形成される半導体層上に電極層を形成し、電極層の一部をウェットエッチングにより除去するパターニングを行って形成している。半導体層の材料として、酸化インジウムガリウム亜鉛を用いる場合には、半導体層がダメージを受けないように、電極層を除去するためのエッチング液と酸化インジウムガリウム亜鉛層との接触を避ける必要がある。このため、電極層を形成する前に、エッチングストッパー層を設けなければならず、手間がかかっていた。また、エッチングストッパー層を有するTFTは、TFTの構造上、短チャネル化が困難であることと寄生容量が大きくなることとが課題となっていた。
ボトムゲート−トップコンタクト型のTFTにおいて、エッチングストッパー層を設けることなく効率よく電極を形成するには、エッチングによるダメージに対して耐性(ダメージ耐性)を有する半導体層を形成すればよい。しかし、従来、ダメージ耐性を有する半導体層を有するTFTでは、所望の性能が得られない場合があった。
より詳細には、TFTに要求される性能として、例えば、移動度を高くする、しきい値電圧を高精度で制御する、信頼性を向上させることなどが挙げられる。電極を形成する際に使用するエッチングストッパー層を設けない場合、半導体層に用いる材料は、エッチングによるダメージに対して耐性を有する材料の中から選択しなければならない。このため、性能の優れたTFTが得られる半導体層の材料であっても、使用できない場合があった。よって、所望の性能が得られ、しかも電極を形成する際に用いるウェットエッチング液に対する耐性に優れる半導体層を有するTFTを実現することは困難であった。
本発明は、上記の事情に鑑みてなされたものであり、電極を形成するためのエッチングストッパー層を設けることなく、チャネルの形成される半導体層に適した材料を用いることができるボトムゲート−トップコンタクト型の薄膜トランジスタおよびその製造方法を提供することを課題とする。
本発明者は、上記課題を解決するために、以下に示すように鋭意検討した。
所望の性能を有するボトムゲート−トップコンタクト型の薄膜トランジスタを得るためには、電極を形成する際に使用するウェットエッチング液に対する耐性に関わらず、チャネルの形成される半導体層の材料として最適な材料を選択することが好ましい。
そこで、本発明者は、半導体層を多層構造とし、最上層に上記のウェットエッチング液に対する耐性を有する材料からなる層を形成し、最上層の下にチャネルの形成される半導体層に適した材料からなる下層を配置することについて検討した。
所望の性能を有するボトムゲート−トップコンタクト型の薄膜トランジスタを得るためには、電極を形成する際に使用するウェットエッチング液に対する耐性に関わらず、チャネルの形成される半導体層の材料として最適な材料を選択することが好ましい。
そこで、本発明者は、半導体層を多層構造とし、最上層に上記のウェットエッチング液に対する耐性を有する材料からなる層を形成し、最上層の下にチャネルの形成される半導体層に適した材料からなる下層を配置することについて検討した。
その結果、多層構造の半導体層における最上層に用いる材料として、以下に示すダメージ耐性に優れる材料を用いればよいことが分かった。
本発明において「ダメージ耐性に優れる材料」とは、この材料を用いてチャネルの形成される半導体層を形成した薄膜トランジスタにおいて、電極を形成する際に用いるウェットエッチング液に対して、耐性を有する材料である。耐性を有するとは、この材料からなる半導体層をエッチングストッパー層として、ウェットエッチングにより電極を形成してなるボトムゲート−トップコンタクト型の薄膜トランジスタが、スイッチング特性(オンとオフ)を示すことを意味する。
本発明において「ダメージ耐性に優れる材料」とは、この材料を用いてチャネルの形成される半導体層を形成した薄膜トランジスタにおいて、電極を形成する際に用いるウェットエッチング液に対して、耐性を有する材料である。耐性を有するとは、この材料からなる半導体層をエッチングストッパー層として、ウェットエッチングにより電極を形成してなるボトムゲート−トップコンタクト型の薄膜トランジスタが、スイッチング特性(オンとオフ)を示すことを意味する。
スイッチング特性を示すとは、例えば、ドレイン電圧を1Vとして、半導体パラメータアナライザを用いて薄膜トランジスタのゲート電圧−ドレイン電流特性の測定を行なった場合に、オンの時のドレイン電流とオフの時のドレイン電流との比が10の6乗(106)以上であることを意味する。薄膜トランジスタの電極を形成する際に用いるウェットエッチング液としては、例えば、混酸Alエッチング液(関東化学株式会社製)、Moエッチング液(商品名:S−80651(関東化学株式会社製))、Alエッチング液(商品名:EL Pure Etch NS−30(林純薬工業株式会社製))等が挙げられる。
上述した多層構造の半導体層を有するボトムゲート−トップコンタクト型の薄膜トランジスタでは、半導体層の最上層がダメージ耐性に優れる材料で形成されているので、最上層の下に配置された下層の材料として、電極を形成する際に使用するウェットエッチング液に対する耐性に関わらず、チャネルの形成される半導体層の材料として最適な材料を選択できる。
また、本発明者が検討した結果、最上層がダメージ耐性に優れる材料で形成されている多層構造の半導体層を有する上記の薄膜トランジスタでは、半導体層の材料に起因する薄膜トランジスタの性能は、下層の材料によって決定されることが分かった。これは、上記の薄膜トランジスタでは、ソース電極とドレイン電極との間に、下層を主な経路とする電流のパスが形成されるためであると推定される。この電流のパスは、下層が、最上層よりもゲート電極に近いために形成されるものと推定される。
しかも、本発明者が検討した結果、上記の薄膜トランジスタでは、最上層に代えて下層上にエッチングストッパー層を形成し、これを用いて電極を形成した薄膜トランジスタと、同等の性能が得られることが分かった。これは、上記の薄膜トランジスタでは、下層を主な経路とする電流のパスが形成されることと、電極を形成する際に下層がウェットエッチング液に接触しないため、下層の表面がウェットエッチング液に起因するダメージを受けないこととによるものと推定される。
本発明は、上記の知見に基づいて完成されたものであり、その要旨は、以下のとおりである。
[1] 基板上に設けられたゲート電極と、前記ゲート電極上にゲート絶縁層を介して設けられた半導体層と、前記半導体層上の一部に平面視で重なり合って接するソース電極と、前記ソース電極と離間して配置され、前記半導体層上の一部に平面視で重なり合って接するドレイン電極とを有し、前記半導体層が、材料の異なる二層以上の層が積層されたものであり、前記材料の異なる二層以上の層のうちの最上層がダメージ耐性に優れる材料で形成されていることを特徴とする薄膜トランジスタ。
[1] 基板上に設けられたゲート電極と、前記ゲート電極上にゲート絶縁層を介して設けられた半導体層と、前記半導体層上の一部に平面視で重なり合って接するソース電極と、前記ソース電極と離間して配置され、前記半導体層上の一部に平面視で重なり合って接するドレイン電極とを有し、前記半導体層が、材料の異なる二層以上の層が積層されたものであり、前記材料の異なる二層以上の層のうちの最上層がダメージ耐性に優れる材料で形成されていることを特徴とする薄膜トランジスタ。
[2] 前記材料の異なる二層以上の層が、組成比の異なる同じ元素からなる材料で形成されていることを特徴とする[1]に記載の薄膜トランジスタ。
[3] 前記材料の異なる二層以上の層のうち前記ゲート電極に最も近い層が、最も高い移動度の得られる材料で形成されていることを特徴とする[1]または[2]に記載の薄膜トランジスタ。
[3] 前記材料の異なる二層以上の層のうち前記ゲート電極に最も近い層が、最も高い移動度の得られる材料で形成されていることを特徴とする[1]または[2]に記載の薄膜トランジスタ。
[4] 前記最上層が、WO3を15.0〜30.0質量%含有する酸化インジウムタングステン亜鉛で形成されていることを特徴とする[1]〜[3]のいずれかに記載の薄膜トランジスタ。
[5] 前記最上層の厚みが、1〜100nmであることを特徴とする[1]〜[4]のいずれかに記載の薄膜トランジスタ。
[5] 前記最上層の厚みが、1〜100nmであることを特徴とする[1]〜[4]のいずれかに記載の薄膜トランジスタ。
[6] 前記半導体層が、前記最上層と、前記最上層の下に配置された下層とからなり、前記下層が、WO3を5.0〜12.5質量%含有する酸化インジウムタングステン亜鉛で形成されていることを特徴とする[4]または[5]に記載の薄膜トランジスタ。
[7] 前記ソース電極および前記ドレイン電極が、Al層、Mo層、Mo合金層から選ばれる1以上の層で形成されていることを特徴とする[4]〜[6]のいずれかに記載の薄膜トランジスタ。
[7] 前記ソース電極および前記ドレイン電極が、Al層、Mo層、Mo合金層から選ばれる1以上の層で形成されていることを特徴とする[4]〜[6]のいずれかに記載の薄膜トランジスタ。
[8] 基板上に、ゲート電極とゲート絶縁層と半導体層と電極層とをこの順で形成する積層工程と、前記電極層の一部を、前記半導体層が露出するまでウェットエッチングにより除去することで、所定の形状を有するソース電極およびドレイン電極を形成するエッチング工程とを有し、前記積層工程における前記半導体層を形成する工程が、材料の異なる二層以上の層を積層する工程を含み、前記材料の異なる二層以上の層のうちの最上層をダメージ耐性に優れる材料で形成することを特徴とする薄膜トランジスタの製造方法。
本発明の薄膜トランジスタは、ボトムゲート−トップコンタクト型の薄膜トランジスタであり、半導体層が、材料の異なる二層以上の層が積層されたものであり、その最上層がダメージ耐性に優れる材料で形成されたものである。
したがって、本発明の薄膜トランジスタでは、エッチングストッパー層を設けることなく電極を形成できる。すなわち、薄膜トランジスタとして不要な部材である電極を形成するためのエッチングストッパー層を設けたり、その一部を除去したりする必要はない。よって、例えば、半導体層の他にエッチングストッパー層を形成する場合と比較して、製造工程が少なく、効率よく製造できる。また、エッチングストッパー層を有する薄膜トランジスタと比較して、容易に短チャネル化できるとともに寄生容量を小さくできる。
したがって、本発明の薄膜トランジスタでは、エッチングストッパー層を設けることなく電極を形成できる。すなわち、薄膜トランジスタとして不要な部材である電極を形成するためのエッチングストッパー層を設けたり、その一部を除去したりする必要はない。よって、例えば、半導体層の他にエッチングストッパー層を形成する場合と比較して、製造工程が少なく、効率よく製造できる。また、エッチングストッパー層を有する薄膜トランジスタと比較して、容易に短チャネル化できるとともに寄生容量を小さくできる。
また、本発明の薄膜トランジスタは、最上層がダメージ耐性に優れる材料で形成されたものであるため、最上層の下に配置された下層には、ダメージ耐性に関わらず、チャネルの形成される半導体層に適した材料を用いることができる。その結果、所望の性能を有する薄膜トランジスタが得られる。例えば、半導体層の下層を、高い移動度の得られる材料を用いて形成することで、効率よく製造でき、かつ移動度の高い薄膜トランジスタが得られる。
本発明の薄膜トランジスタの製造方法では、半導体層上に形成した電極層の一部を、半導体層が露出するまでウェットエッチングにより除去することで、所定の形状を有するソース電極およびドレイン電極を形成する。したがって、例えば、半導体層の他にエッチングストッパー層を形成する場合と比較して、製造工程が少なく、効率よく製造できる。
以下、本発明の実施形態について、図面を用いて詳細に説明する。但し、本発明は、以下の実施形態に限定されるものではなく、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は、以下に示す実施形態の記載内容に限定して解釈されるものではない。
<第1実施形態>
「薄膜トランジスタ」
図1は、本発明の薄膜トランジスタの一例を示した断面模式図である。
図1に示す薄膜トランジスタ10は、ボトムゲート−トップコンタクト型のTFTである。図1において、符号1は基板である。基板1上にはゲート電極2が設けられている。ゲート電極2上には、ゲート絶縁膜3を介して半導体層4が設けられている。半導体層4上には、ソース電極5と、ソース電極5と離間して配置されたドレイン電極6とが設けられている。
「薄膜トランジスタ」
図1は、本発明の薄膜トランジスタの一例を示した断面模式図である。
図1に示す薄膜トランジスタ10は、ボトムゲート−トップコンタクト型のTFTである。図1において、符号1は基板である。基板1上にはゲート電極2が設けられている。ゲート電極2上には、ゲート絶縁膜3を介して半導体層4が設けられている。半導体層4上には、ソース電極5と、ソース電極5と離間して配置されたドレイン電極6とが設けられている。
基板1は、特に限定されるものではなく、薄膜トランジスタ10の用途に応じて選択できる。例えば、基板1として、シリコン基板、ガラス基板、プラスチックフィルム基板などを使用できる。プラスチックフィルム基板としては、例えば、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)などからなるものを用いることができる。
ゲート電極2としては、例えば、Ti、Mo、W、Al、Au等の金属、ITO(Indium Tin Oxide:酸化インジウムスズ)等の導電性酸化物などを使用できる。
また、ゲート電極2を兼ねる基板1として、ドーパント原子が高濃度で注入された高ドープシリコン基板を用いてもよい。
また、ゲート電極2を兼ねる基板1として、ドーパント原子が高濃度で注入された高ドープシリコン基板を用いてもよい。
ゲート絶縁層3としては、例えば、Si酸化物、Si窒化物、Al酸化物、Al窒化物などを使用できる。
半導体層4は、図1に示すように、最上層41と、最上層41の下に配置された下層42とからなる。
最上層41は、ダメージ耐性に優れる材料で形成されている。したがって、最上層41は、ソース電極5およびドレイン電極6を形成する際に使用するウェットエッチング液に対して、十分に高い耐性を有している。このため、最上層41をエッチングストッパー層として用いてソース電極5およびドレイン電極6を形成できる。よって、薄膜トランジスタ10では、ウェットエッチングによりソース電極5およびドレイン電極6を形成するためのエッチングストッパー層は不要である。
最上層41は、ダメージ耐性に優れる材料で形成されている。したがって、最上層41は、ソース電極5およびドレイン電極6を形成する際に使用するウェットエッチング液に対して、十分に高い耐性を有している。このため、最上層41をエッチングストッパー層として用いてソース電極5およびドレイン電極6を形成できる。よって、薄膜トランジスタ10では、ウェットエッチングによりソース電極5およびドレイン電極6を形成するためのエッチングストッパー層は不要である。
最上層41の材料に用いられるダメージ耐性に優れる材料としては、例えば、WO3を15.0〜30.0質量%含有する酸化インジウムタングステン亜鉛、酸化インジウムスズ亜鉛(In−Sn−Zn−O:ITZO)などの酸化物半導体が挙げられる。これらのダメージ耐性に優れる材料の中でも、特に、WO3を15.0〜30.0質量%含有する酸化インジウムタングステン亜鉛を用いることが好ましい。
最上層41の厚みは、1〜100nmであることが好ましい。最上層41の厚みが1nm以上であると、ソース電極5およびドレイン電極6を形成する際に使用するウェットエッチング液に対する耐性がより優れたものとなる。最上層41の厚みは、10nm以上であることが、より好ましい。また、最上層41の厚みが100nm以下であると、例えば、薄膜トランジスタ10を表示装置の画素駆動回路に用いる場合に、薄膜トランジスタ10の厚みが厚すぎることがなく、好ましい。最上層41の厚みは50nm以下であることが、より好ましい。
最上層41が、WO3を15.0質量%以上含有する酸化インジウムタングステン亜鉛で形成されている場合、ソース電極5およびドレイン電極6を形成する際に使用するウェットエッチング液に対する耐性が優れたものとなり、好ましい。酸化インジウムタングステン亜鉛におけるWO3の含有量は、上記のウェットエッチング液に対する耐性を、より一層向上させるために、20.0質量%以上であることがより好ましい。また、最上層41が、30.0質量%以下のWO3を含有する酸化インジウムタングステン亜鉛で形成されている場合、最上層41が薄膜トランジスタ10の移動度を低下させることがなく、移動度の高い薄膜トランジスタ10が得られる。酸化インジウムタングステン亜鉛におけるWO3の含有量は、より一層移動度の高い薄膜トランジスタ10とするために、25.0質量%以下であることがより好ましい。
本実施形態の薄膜トランジスタ10では、ソース電極5とドレイン電極6との間に、最上層41と下層42のうちゲート電極2に近い下層42を主な経路とする電流のパス(図1において矢印で示す。)が形成される。このため、本実施形態の薄膜トランジスタ10では、半導体層4の材料に起因する薄膜トランジスタ10の性能は、下層42の材料によって決定される。
下層42は、最上層41と材料の異なるものである。下層42の材料は、薄膜トランジスタ10のチャネルとして機能しうるものであればよく、特に限定されるものではない。下地層42の材料は、例えば、薄膜トランジスタ10の移動度、信頼性、しきい値電圧の制御特性など、薄膜トランジスタ10に要求される性能に応じて適宜決定できる。
下層42の厚みは、特に限定されるものではないが、例えば、薄膜トランジスタ10を表示装置の画素駆動回路に用いる場合、10〜50nmであることが好ましい。
下層42の厚みは、特に限定されるものではないが、例えば、薄膜トランジスタ10を表示装置の画素駆動回路に用いる場合、10〜50nmであることが好ましい。
下層42は、最上層41よりも高い移動度の得られる材料で形成されていることが好ましい。最上層41と下層42のうちゲート電極2に近い下層42を、最上層41よりも高い移動度の得られる材料で形成することで、移動度の高い薄膜トランジスタ10が得られる。
最上層41と下層42とは、組成比の異なる同じ元素からなる材料で形成されていることが好ましい。このような半導体層4では、最上層41と下層42との界面において、接合不具合が生じにくく、好ましい。
例えば、最上層41がWO3を15.0〜30.0質量%含有する酸化インジウムタングステン亜鉛で形成されている場合、下層42は、WO3を5.0〜12.5質量%含有する酸化インジウムタングステン亜鉛で形成されていることが好ましい。このような半導体層4では、下層42が最上層41よりも高い移動度の得られる材料で形成されているものとなる。
下層42を形成している酸化インジウムタングステン亜鉛が、WO3を5.0質量%以上、より好ましくは10.0質量%以上含有するものであると、薄膜トランジスタ10の信頼性が向上する。また、酸化インジウムタングステン亜鉛がWO3を5.0質量%以上、より好ましくは10.0質量%以上含有するものであると、下層42の耐熱性が向上する。しかし、酸化インジウムタングステン亜鉛に含まれるWO3の含有量が12.5質量%を超えると、薄膜トランジスタ10の移動度が不十分となる恐れがある。したがって、WO3の含有量は12.5質量%以下であることが好ましく、12.0質量%以下であることがより好ましい。
最上層41および/または下層42が酸化インジウムタングステン亜鉛で形成されている場合、酸化インジウムタングステン亜鉛として、0.2〜0.8質量%のZnOを含有するものを用いることが好ましい。酸化インジウムタングステン亜鉛がZnOを0.2〜0.8質量%含有するものであると、膜密度の高い半導体層4が得られるため、薄膜トランジスタ10の信頼性が向上する。膜密度の高い半導体層4を得るためには、ZnOを0.3〜0.7質量%含有することがより好ましい。
また、最上層41および/または下層42が酸化インジウムタングステン亜鉛で形成されている場合、酸化インジウムタングステン亜鉛として、WO3とZnOとを含有し、残部がIn2O3であるものを用いることが好ましい。
また、最上層41および/または下層42が酸化インジウムタングステン亜鉛で形成されている場合、酸化インジウムタングステン亜鉛として、WO3とZnOとを含有し、残部がIn2O3であるものを用いることが好ましい。
ソース電極5およびドレイン電極6としては、例えば、Al、Mo、それらの合金などの金属材料を用いることができる。ソース電極5およびドレイン電極6は、単独の金属層からなるものであってもよいし、一部または全部が異なる金属材料からなる金属層を複数積層してなる積層構造を有するものであってもよい。具体的には、ソース電極5およびドレイン電極6は、それぞれAl層、Mo層、Mo合金層から選ばれる1以上の層で形成されているものであってもよい。ソース電極5およびドレイン電極6が積層構造である場合の例としては、例えば、Mo合金層とAl層とMo合金層とがこの順に積層された3層構造が挙げられる。
ソース電極5およびドレイン電極6が、Al層、Mo層、Mo合金層から選ばれる1以上の層で形成されている場合、最上層41の材料として、WO3を15.0〜30.0質量%含有する酸化インジウムタングステン亜鉛を用いることが好ましい。WO3を15.0〜30.0質量%含有する酸化インジウムタングステン亜鉛は、Al層、Mo層、Mo合金層から選ばれる1以上の層をエッチングするウェットエッチング液に対して、優れた耐性を有している。
ソース電極5およびドレイン電極6は、それぞれ、図1に示すように、半導体層4上の一部に平面視で重なり合って接している。
「製造方法」
図1に示す薄膜トランジスタ10は、例えば、以下に示す方法により製造できる。
まず、図2に示すように、基板1上に、従来公知の方法を用いて、ゲート電極2とゲート絶縁膜3とを順次形成する。
次に、ゲート絶縁膜3上に、下層42と、下層42上に配置された最上層41とからなる半導体層4を形成する。
図1に示す薄膜トランジスタ10は、例えば、以下に示す方法により製造できる。
まず、図2に示すように、基板1上に、従来公知の方法を用いて、ゲート電極2とゲート絶縁膜3とを順次形成する。
次に、ゲート絶縁膜3上に、下層42と、下層42上に配置された最上層41とからなる半導体層4を形成する。
下層42および最上層41の形成方法は、特に限定されるものではなく、従来公知の方法を用いることができ、例えば、スパッタ法を用いることができる。
スパッタ法により下層42および最上層41を形成する場合、例えば、ターゲットの組成および成膜条件を調整することにより、所望の組成を有する下層42および最上層41が得られる。
スパッタ法により下層42および最上層41を形成する場合、例えば、ターゲットの組成および成膜条件を調整することにより、所望の組成を有する下層42および最上層41が得られる。
具体的には、下層42の形成に適した組成の第1ターゲットと最上層41の形成に適した組成の第2ターゲットとを用意する。そして、第1ターゲットを用いて下層42を成膜した後、ターゲットを第1ターゲットから第2ターゲットに交換し、連続して最上層41を成膜する方法などが挙げられる。
スパッタ法により下層42および最上層41を有する半導体層4を形成する場合の成膜条件としては、成膜時にチャンバーに供給するガスの種類及び流量などが挙げられる。スパッタ法により半導体層4を形成する場合、成膜時にArガスなどの不活性ガスとO2ガスとの混合ガスを、所定の流量で供給することが好ましい。下層42の成膜時の成膜条件は、最上層41の成膜時の成膜条件とは、同じであってもよいし、異なっていてもよい。
このようにして下層42と最上層41とからなる半導体層4を形成した後、必要に応じて、半導体層4に存在する欠陥を除去するための熱処理を行ってもよい。
このようにして下層42と最上層41とからなる半導体層4を形成した後、必要に応じて、半導体層4に存在する欠陥を除去するための熱処理を行ってもよい。
次に、図2に示すように、半導体層4の最上層41上に、ソース電極5およびドレイン電極6となる電極層51を形成する。電極層51は、従来公知の方法を用いて形成できる。
次に、電極層51上に、従来公知の方法および材料を用いて、マスクとなる層を形成する。その後、従来公知の方法を用いて、マスクとなる層をパターニングし、図3に示すように、ソース電極5およびドレイン電極6の形状に対応する所定の形状を有するマスク52とする。
次に、電極層51上に、従来公知の方法および材料を用いて、マスクとなる層を形成する。その後、従来公知の方法を用いて、マスクとなる層をパターニングし、図3に示すように、ソース電極5およびドレイン電極6の形状に対応する所定の形状を有するマスク52とする。
その後、電極層51の一部を、最上層41の一部(図1において符号4aで示す)が露出するまでウェットエッチングにより除去する。その後、マスク52を除去することにより、所定の形状を有するソース電極5およびドレイン電極6が得られる。
電極層51をウェットエッチングする場合に用いるエッチング液としては、金属をウェットエッチングする場合に通常用いられるエッチング液を用いることができ、特に限定されない。具体的には、エッチング液として、例えば、混酸Alエッチング液(関東化学株式会社製)、Moエッチング液(商品名:S−80651(関東化学株式会社製))、Alエッチング液(商品名:EL Pure Etch NS−30(林純薬工業株式会社製))等が挙げられる。
このようにしてソース電極5およびドレイン電極6を形成した後、必要に応じて、ソース電極5およびドレイン電極6を形成する際に発生した半導体層4中の欠陥を除去するための熱処理を行ってもよい。
以上の工程を行うことにより、図1に示す薄膜トランジスタ10が得られる。
以上の工程を行うことにより、図1に示す薄膜トランジスタ10が得られる。
本実施形態の薄膜トランジスタ10は、基板1上に設けられたゲート電極2と、ゲート電極2上にゲート絶縁層3を介して設けられた半導体層4と、半導体層4上の一部に平面視で重なり合って接するソース電極5およびドレイン電極6とを有するボトムゲート−トップコンタクト型の薄膜トランジスタであり、半導体層4が、下層42と最上層41とからなる材料の異なる二層の層が積層されたものであり、最上層41がダメージ耐性に優れる材料で形成されている。したがって、本実施形態の薄膜トランジスタ10では、最上層41の上に直接ソース電極5およびドレイン電極6を形成できる。よって、本実施形態の薄膜トランジスタ10は、半導体層4の他にエッチングストッパー層を有する薄膜トランジスタと比較して、製造工程が少なく、効率よく製造できる。
また、本実施形態の薄膜トランジスタ10は、半導体層4の最上層41がダメージ耐性に優れる材料で形成されたものである。このため、最上層41の下に配置された下層42には、ソース電極5およびドレイン電極6を形成する際に用いるウェットエッチング液に対する耐性に関わらず、チャネルの形成される半導体層4に適した材料を用いることができる。よって、所望の性能を有する薄膜トランジスタ10が得られる。
また、本実施形態の薄膜トランジスタ10において、最上層41がWO3を15.0〜30.0質量%含有する酸化インジウムタングステン亜鉛で形成され、下層42がWO3を5.0〜12.5質量%含有する酸化インジウムタングステン亜鉛で形成されている場合、高い移動度を有する薄膜トランジスタ10が得られる。したがって、例えば、本実施形態の薄膜トランジスタ10を表示装置の画素駆動回路に用いた場合、表示装置の画素を高速で駆動させることができる。
本実施形態の薄膜トランジスタ10の製造方法では、基板1上に、ゲート電極2と、ゲート絶縁層3と、ダメージ耐性に優れる材料で形成された最上層41を有する半導体層4と、電極層51とを、この順で形成した後、電極層51の一部を、半導体層4の最上層41が露出するまでウェットエッチングにより除去することで、所定の形状を有するソース電極5およびドレイン電極6を形成する。このため、半導体層4の他にエッチングストッパー層を形成する場合と比較して、製造工程が少なく、効率よく製造できる。
<第2実施形態>
「薄膜トランジスタ」
図4は、本発明の薄膜トランジスタの他の例を示した断面模式図である。
図4に示す薄膜トランジスタ11が、図1に示す第1実施形態の薄膜トランジスタ10と異なるところは、半導体層43のみである。したがって、図4に示す薄膜トランジスタ11において、図1に示す薄膜トランジスタ10と同じ部材には、同じ符号を付し、説明を省略する。
「薄膜トランジスタ」
図4は、本発明の薄膜トランジスタの他の例を示した断面模式図である。
図4に示す薄膜トランジスタ11が、図1に示す第1実施形態の薄膜トランジスタ10と異なるところは、半導体層43のみである。したがって、図4に示す薄膜トランジスタ11において、図1に示す薄膜トランジスタ10と同じ部材には、同じ符号を付し、説明を省略する。
図4に示す半導体層43は、材料の異なる三つの層が積層されたものである。半導体層43は、最上層41と、最上層41の下に配置された下層とを有している。下層は、図4に示すように、ゲート電極2に最も近い第1下層44と、第1下層44の最上層41側に配置された第2下層45とを有している。
本実施形態の薄膜トランジスタ11では、ソース電極5とドレイン電極6との間に、第1下層44と第2下層45と最上層41のうち、最もゲート電極2に近い第1下層44を主な経路とする電流のパス(図4において矢印で示す。)が形成される。このため、本実施形態の薄膜トランジスタ11では、半導体層4の材料に起因する薄膜トランジスタ11の性能は、第1下層44と第2下層45の2層の下層のうち、特に第1下層44の材料の影響を強く受ける。
第1下層44および第2下層45の材料は、薄膜トランジスタ11のチャネルとして機能しうるものであればよく、特に限定されるものではない。第1下層44および第2下層45の材料は、例えば、薄膜トランジスタ10の移動度、信頼性、しきい値電圧の制御特性など、薄膜トランジスタ10に要求される性能に応じて適宜決定できる。
第1下層44と第2下層45のそれぞれの厚みは、特に限定されるものではないが、例えば、薄膜トランジスタ10を表示装置の画素駆動回路に用いる場合、10〜50nmであることが好ましい。
第1下層44と第2下層45のそれぞれの厚みは、特に限定されるものではないが、例えば、薄膜トランジスタ10を表示装置の画素駆動回路に用いる場合、10〜50nmであることが好ましい。
第1下層44および第2下層45は、最上層41よりも高い移動度の得られる材料で形成されていることが好ましい。さらに、第1下層44と第2下層45のうち、ゲート電極2に最も近い層である第1下層44が、最も高い移動度の得られる材料で形成されていることが好ましい。
半導体層43を形成している第1下層44を、第1下層44と第2下層45と最上層41のうち最も高い移動度の得られる材料で形成することで、移動度の高い薄膜トランジスタ11が得られる。
半導体層43を形成している第1下層44を、第1下層44と第2下層45と最上層41のうち最も高い移動度の得られる材料で形成することで、移動度の高い薄膜トランジスタ11が得られる。
図4に示す薄膜トランジスタ11においては、半導体層43を形成している第1下層44と第2下層45と最上層41とが、組成比の異なる同じ元素からなる材料で形成されていることが好ましい。このような半導体層4では、第1下層44と第2下層45との界面、および第2下層45と最上層41との界面において、接合不具合が生じにくいものとなり、好ましい。
さらに、第1下層44と第2下層45と最上層41とが、組成比の異なる同じ元素からなる材料で形成されていて、第2下層45に含まれる各元素の含有量が、最上層41と第1下層44との間であることが、より好ましい。この場合、第1下層44と第2下層45との界面、および第2下層45と最上層41との界面における不具合が、より一層生じにくいものとなる。
例えば、最上層41がWO3を15.0〜30.0質量%含有する酸化インジウムタングステン亜鉛で形成されている場合、第1下層44および第2下層45は、WO3を5.0〜12.5質量%含有する酸化インジウムタングステン亜鉛で形成されていることが好ましい。さらに、第1下層44に含まれるWO3の含有量が、第2下層45よりも少ないことが好ましい。
このような半導体層4では、最上層41、第2下層45、第1下層44の順で段階的に、高い移動度の得られる材料で形成されているものとなる。
このような半導体層4では、最上層41、第2下層45、第1下層44の順で段階的に、高い移動度の得られる材料で形成されているものとなる。
「製造方法」
図4に示す薄膜トランジスタ11は、例えば、以下に示す方法により製造できる。
まず、図1に示す薄膜トランジスタ10と同様にして、基板1上に、従来公知の方法を用いて、ゲート電極2とゲート絶縁膜3とを順次形成する。
次に、ゲート絶縁膜3上に、第1下層44と第2下層45と最上層41とからなる半導体層43を形成する。
図4に示す薄膜トランジスタ11は、例えば、以下に示す方法により製造できる。
まず、図1に示す薄膜トランジスタ10と同様にして、基板1上に、従来公知の方法を用いて、ゲート電極2とゲート絶縁膜3とを順次形成する。
次に、ゲート絶縁膜3上に、第1下層44と第2下層45と最上層41とからなる半導体層43を形成する。
第1下層44、第2下層45、最上層41の形成方法は、特に限定されるものではなく、従来公知の方法を用いることができ、例えば、スパッタ法を用いることができる。
スパッタ法により第1下層44と第2下層45と最上層41を形成する場合、例えば、ターゲットの組成および成膜条件を調整することにより、所望の組成を有する第1下層44と第2下層45と最上層41とが得られる。
スパッタ法により第1下層44と第2下層45と最上層41を形成する場合、例えば、ターゲットの組成および成膜条件を調整することにより、所望の組成を有する第1下層44と第2下層45と最上層41とが得られる。
具体的には、以下に示す方法を用いることができる。まず、第1下層44、第2下層45、最上層41の形成に適した組成のターゲットをそれぞれ用意する。そして、第1下層44の形成に適した組成のターゲットを用いて第1下層44を形成し、第2下層45の形成に適した組成のターゲットに交換し、連続して第2下層45を形成する。また、第2下層45を形成した後、最上層41の形成に適した組成のターゲットに交換し、連続して最上層41を形成する。
スパッタ法により第1下層44と第2下層45と最上層41とからなる半導体層43を形成する場合の成膜条件としては、成膜時にチャンバーに供給するガスの種類及び流量などが挙げられる。スパッタ法により半導体層43を形成する場合、成膜時にArガスなどの不活性ガスとO2ガスとの混合ガスを、所定の流量で供給することが好ましい。第1下層44の成膜時の成膜条件と、第2下層45の成膜時の成膜条件と、最上層41の成膜時の成膜条件とは、全て異なっていてもよいし、一部または全てが同じであってもよい。
このようにして第1下層44と第2下層45と最上層41とからなる半導体層43を形成した後、必要に応じて、半導体層43に存在する欠陥を除去するための熱処理を行ってもよい。
次に、図1に示す薄膜トランジスタ10と同様にして、半導体層43の最上層41上に、ソース電極5およびドレイン電極6を形成する。
以上の工程を行うことにより、図4に示す薄膜トランジスタ11が得られる。
次に、図1に示す薄膜トランジスタ10と同様にして、半導体層43の最上層41上に、ソース電極5およびドレイン電極6を形成する。
以上の工程を行うことにより、図4に示す薄膜トランジスタ11が得られる。
本実施形態の薄膜トランジスタ11は、基板1上に設けられたゲート電極2と、ゲート電極2上にゲート絶縁層3を介して設けられた半導体層43と、半導体層43上の一部に平面視で重なり合って接するソース電極5およびドレイン電極6とを有するボトムゲート−トップコンタクト型の薄膜トランジスタであり、半導体層43が、第1下層44と第2下層45と最上層41とからなる材料の異なる三層の層が積層されたものであり、最上層41がダメージ耐性に優れる材料で形成されている。
したがって、本実施形態の薄膜トランジスタ11においても、図1に示す薄膜トランジスタ10と同様に、最上層41の上に直接ソース電極5およびドレイン電極6を形成できる。
したがって、本実施形態の薄膜トランジスタ11においても、図1に示す薄膜トランジスタ10と同様に、最上層41の上に直接ソース電極5およびドレイン電極6を形成できる。
また、本実施形態の薄膜トランジスタ11は、半導体層43の最上層41がダメージ耐性に優れる材料で形成されたものである。このため、第1下層44および第2下層45には、ソース電極5およびドレイン電極6を形成する際に用いるウェットエッチング液に対する耐性に関わらず、チャネルの形成される半導体層43に適した材料を用いることができる。よって、所望の性能を有する薄膜トランジスタ11が得られる。
また、本実施形態の薄膜トランジスタ11において、最上層41がWO3を15.0〜30.0質量%含有する酸化インジウムタングステン亜鉛で形成され、第1下層44および第2下層45が、WO3を5.0〜12.5質量%含有する酸化インジウムタングステン亜鉛で形成され、第1下層44に含まれるWO3の含有量が、第2下層45よりも少ない場合、高い移動度を有する薄膜トランジスタ11が得られる。
本実施形態の薄膜トランジスタ11の製造方法では、基板1上に、ゲート電極2と、ゲート絶縁層3と、ダメージ耐性に優れる材料で形成された最上層41を有する半導体層43と、電極層51とを、この順で形成した後、電極層51の一部を、半導体層43の最上層41が露出するまでウェットエッチングにより除去することで、所定の形状を有するソース電極5およびドレイン電極6を形成する。このため、半導体層43の他にエッチングストッパー層を形成する場合と比較して、製造工程が少なく、効率よく製造できる。
「他の例」
本発明は、上記の実施形態に限定されるものではない。
例えば、半導体層として、第1実施形態においては、材料の異なる二層の層が積層されたもの、第2実施形態においては、材料の異なる三層の層が積層されたものを例に挙げて説明したが、半導体層は、材料の異なる二層以上の層が積層されたものであればよく、四層以上であってもよい。
本発明は、上記の実施形態に限定されるものではない。
例えば、半導体層として、第1実施形態においては、材料の異なる二層の層が積層されたもの、第2実施形態においては、材料の異なる三層の層が積層されたものを例に挙げて説明したが、半導体層は、材料の異なる二層以上の層が積層されたものであればよく、四層以上であってもよい。
以下、本発明を実施例に基づいて具体的に説明する。なお、本発明はこれらの実施例のみに限定されるものではない。
「実施例1」
以下に示す方法により、図1に示す薄膜トランジスタ10を形成し、評価した。
まず、ゲート電極2を兼ねた基板1として、高ドープシリコン基板を用意し、表面のシリコンを熱酸化することにより、厚さ100nmのSiO2熱酸化膜からなるゲート絶縁膜3を形成した。
「実施例1」
以下に示す方法により、図1に示す薄膜トランジスタ10を形成し、評価した。
まず、ゲート電極2を兼ねた基板1として、高ドープシリコン基板を用意し、表面のシリコンを熱酸化することにより、厚さ100nmのSiO2熱酸化膜からなるゲート絶縁膜3を形成した。
その後、ゲート絶縁膜3の上に、スパッタ法により、下記組成Aの酸化インジウムタングステン亜鉛で形成された厚さ3nmの下層42を成膜した。その後、ターゲットを交換して、下記組成Bの酸化インジウムタングステン亜鉛で形成された厚さ12nmの最上層41を連続して成膜し、半導体層4を形成した。
半導体層4を形成するためのスパッタは、印加電力を高周波(RF)で100Wとし、成膜時のガス流量を、Arガスを19.6sccm、O2ガスを0.4sccmとして行った。
半導体層4を形成するためのスパッタは、印加電力を高周波(RF)で100Wとし、成膜時のガス流量を、Arガスを19.6sccm、O2ガスを0.4sccmとして行った。
このようにして下層42と最上層41とからなる半導体層4を形成した後、ホットプレートを用いて、大気中で300℃、1時間の熱処理を行った。
次に、図2に示すように、半導体層4上に、ソース電極5およびドレイン電極6となる電極層51を形成した。電極層51としては、厚さ10nmのMo合金層と、厚さ30nmのAl層と、厚さ10nmのMo合金層とが、下から順に積層された3層構造のものを形成した。Mo合金層は、MTD−46(商品名:日立金属株式会社製)を用いて形成した。Al層は、一般的な材料を用いて形成した。
次に、図3に示すように、電極層51上に、公知の方法を用いて所定の形状にパターニングされたマスク52を形成した。続いて、電極層51の一部を半導体層4の最上層41の一部が露出するまでウェットエッチングにより除去した。エッチング液としては、関東化学株式会社製の混酸Alエッチング液を用いた。
その後、マスク52を除去することにより、所定の形状を有するソース電極5およびドレイン電極6を得た。
次に、ソース電極5およびドレイン電極6までの各層の形成された基板1に対して、ホットプレートを用いて、大気中で200℃、1時間の熱処理を行った。
その後、マスク52を除去することにより、所定の形状を有するソース電極5およびドレイン電極6を得た。
次に、ソース電極5およびドレイン電極6までの各層の形成された基板1に対して、ホットプレートを用いて、大気中で200℃、1時間の熱処理を行った。
以上の工程により、実施例1の薄膜トランジスタを得た。なお、実施例1の薄膜トランジスタは、チャネル長が100μm、チャネル幅が1000μmとなるように作製した。
このようにして得られた実施例1の薄膜トランジスタについて、半導体パラメータアナライザを用いて、ゲート電圧−ドレイン電流特性の測定を行った。その結果を図5に示す。
このようにして得られた実施例1の薄膜トランジスタについて、半導体パラメータアナライザを用いて、ゲート電圧−ドレイン電流特性の測定を行った。その結果を図5に示す。
なお、ゲート電圧−ドレイン電流特性は、ソース電極に0V、ドレイン電極にドレイン電圧として1Vを印加し、ゲート電極に加えるゲート電圧を変化させて、その時のドレイン電流を測定した。そして、オンの時のドレイン電流とオフの時のドレイン電流との比が10の6乗(106)以上であるものを、良好なスイッチング特性を示すものであると判断した。
図5は、実施例1の薄膜トランジスタのゲート電圧−ドレイン電流特性を示したグラフである。実施例1の薄膜トランジスタは、図5に示すように、オンの時のドレイン電流とオフの時のドレイン電流との比が10の6乗以上であり、良好なスイッチング特性(オンとオフ)を示した。また、実施例1の薄膜トランジスタは、移動度が20.2cm2/Vsであり、高い移動度を有するものであった。
「実施例2」
以下に示す製造方法を用いて、半導体層4を形成したこと以外は、実施例1と同様にして実施例2の薄膜トランジスタを得た。
すなわち、実施例1と同様にして形成したゲート絶縁膜3の上に、スパッタ法により、下記組成Cの酸化インジウムタングステン亜鉛で形成された厚さ5nmの下層42を成膜した。その後、ターゲットを交換して、下記組成Bの酸化インジウムタングステン亜鉛で形成された厚さ10nmの最上層41を連続して成膜し、半導体層4を形成した。
以下に示す製造方法を用いて、半導体層4を形成したこと以外は、実施例1と同様にして実施例2の薄膜トランジスタを得た。
すなわち、実施例1と同様にして形成したゲート絶縁膜3の上に、スパッタ法により、下記組成Cの酸化インジウムタングステン亜鉛で形成された厚さ5nmの下層42を成膜した。その後、ターゲットを交換して、下記組成Bの酸化インジウムタングステン亜鉛で形成された厚さ10nmの最上層41を連続して成膜し、半導体層4を形成した。
このようにして得られた実施例2の薄膜トランジスタについて、実施例1と同様にして、ゲート電圧−ドレイン電流特性の測定を行った。その結果を図6に示す。
図6は、実施例2の薄膜トランジスタのゲート電圧−ドレイン電流特性を示したグラフである。実施例2の薄膜トランジスタは、図6に示すように、オンの時のドレイン電流とオフの時のドレイン電流との比が10の6乗以上であり、良好なスイッチング特性(オンとオフ)を示した。また、実施例2の薄膜トランジスタは、移動度が18.0cm2/Vsであり、高い移動度を有するものであった。
図6は、実施例2の薄膜トランジスタのゲート電圧−ドレイン電流特性を示したグラフである。実施例2の薄膜トランジスタは、図6に示すように、オンの時のドレイン電流とオフの時のドレイン電流との比が10の6乗以上であり、良好なスイッチング特性(オンとオフ)を示した。また、実施例2の薄膜トランジスタは、移動度が18.0cm2/Vsであり、高い移動度を有するものであった。
「比較例1」
以下に示す製造方法を用いて、半導体層を形成したこと以外は、実施例1と同様にして比較例1の薄膜トランジスタを得た。
すなわち、実施例1と同様にして形成したゲート絶縁膜の上に、下記組成Bの酸化インジウムタングステン亜鉛で形成された厚さ15nmの半導体層を形成した。
以下に示す製造方法を用いて、半導体層を形成したこと以外は、実施例1と同様にして比較例1の薄膜トランジスタを得た。
すなわち、実施例1と同様にして形成したゲート絶縁膜の上に、下記組成Bの酸化インジウムタングステン亜鉛で形成された厚さ15nmの半導体層を形成した。
このようにして得られた比較例1の薄膜トランジスタについて、実施例1と同様にして、ゲート電圧−ドレイン電流特性の測定を行った。その結果を図7に示す。
図7は、比較例1の薄膜トランジスタのゲート電圧−ドレイン電流特性を示したグラフである。比較例1の薄膜トランジスタは、図7に示すように、オンの時のドレイン電流とオフの時のドレイン電流との比が10の6乗以上であり、良好なスイッチング特性(オンとオフ)を示した。しかし、比較例1の薄膜トランジスタは、移動度が14.1cm2/Vsであり、実施例1および実施例2と比較して移動度が低いものであった。
図7は、比較例1の薄膜トランジスタのゲート電圧−ドレイン電流特性を示したグラフである。比較例1の薄膜トランジスタは、図7に示すように、オンの時のドレイン電流とオフの時のドレイン電流との比が10の6乗以上であり、良好なスイッチング特性(オンとオフ)を示した。しかし、比較例1の薄膜トランジスタは、移動度が14.1cm2/Vsであり、実施例1および実施例2と比較して移動度が低いものであった。
「比較例2」
以下に示す製造方法を用いて、半導体層を形成したこと以外は、実施例1と同様にして比較例2の薄膜トランジスタを得た。
すなわち、実施例1と同様にして形成したゲート絶縁膜の上に、下記組成Aの酸化インジウムタングステン亜鉛で形成された厚さ15nmの半導体層を形成した。
以下に示す製造方法を用いて、半導体層を形成したこと以外は、実施例1と同様にして比較例2の薄膜トランジスタを得た。
すなわち、実施例1と同様にして形成したゲート絶縁膜の上に、下記組成Aの酸化インジウムタングステン亜鉛で形成された厚さ15nmの半導体層を形成した。
このようにして得られた比較例2の薄膜トランジスタについて、実施例1と同様にして、ゲート電圧−ドレイン電流特性の測定を行った。その結果を図8に示す。
図8は、比較例2の薄膜トランジスタのゲート電圧−ドレイン電流特性を示したグラフである。比較例2の薄膜トランジスタは、図8に示すように、高い電流値を示した。しかし、比較例2の薄膜トランジスタは、図8に示すように、スイッチング特性(オンとオフ)を示さなかった。これは、比較例2では、ソース電極およびドレイン電極を形成する際に使用したウェットエッチング液に半導体層が接触して、ダメージを受けたことが原因であると推定される。
図8は、比較例2の薄膜トランジスタのゲート電圧−ドレイン電流特性を示したグラフである。比較例2の薄膜トランジスタは、図8に示すように、高い電流値を示した。しかし、比較例2の薄膜トランジスタは、図8に示すように、スイッチング特性(オンとオフ)を示さなかった。これは、比較例2では、ソース電極およびドレイン電極を形成する際に使用したウェットエッチング液に半導体層が接触して、ダメージを受けたことが原因であると推定される。
[組成A]
WO3:10.0質量%、ZnO:0.5質量%、In2O3:89.5質量%
[組成B]
WO3:15.0質量%、ZnO:0.5質量%、In2O3:84.5質量%
[組成C]
WO3:12.5質量%、ZnO:0.5質量%、In2O3:87.0質量%
WO3:10.0質量%、ZnO:0.5質量%、In2O3:89.5質量%
[組成B]
WO3:15.0質量%、ZnO:0.5質量%、In2O3:84.5質量%
[組成C]
WO3:12.5質量%、ZnO:0.5質量%、In2O3:87.0質量%
実施例1、比較例1、比較例2の結果(図5〜図8)から、半導体層を下層と最上層とからなる、材料の異なる二層の層が積層されたものとし、最上層をダメージ耐性に優れる材料[組成B]で形成することにより、最上層をエッチングストッパー層として用いることが可能であり、下層の材料としてウェットエッチング液に対する耐性の劣る材料[組成A]を用いることが可能になることが確認できた。
また、実施例1、実施例2、比較例1より、半導体層を下層と最上層の二相構造とすることで、ダメージ耐性に優れる材料[組成B]のみからなる薄膜トランジスタと比較して、性能(移動度)を向上させることができることが確認できた。
また、実施例1、実施例2、比較例1より、半導体層を下層と最上層の二相構造とすることで、ダメージ耐性に優れる材料[組成B]のみからなる薄膜トランジスタと比較して、性能(移動度)を向上させることができることが確認できた。
1…基板、2…ゲート電極、3…ゲート絶縁膜、4、43…半導体層、5…ソース電極、6…ドレイン電極、10、11…薄膜トランジスタ、41…最上層、42…下層、44…第1下層、45…第2下層。
Claims (8)
- 基板上に設けられたゲート電極と、
前記ゲート電極上にゲート絶縁層を介して設けられた半導体層と、
前記半導体層上の一部に平面視で重なり合って接するソース電極と、
前記ソース電極と離間して配置され、前記半導体層上の一部に平面視で重なり合って接するドレイン電極とを有し、
前記半導体層が、材料の異なる二層以上の層が積層されたものであり、前記材料の異なる二層以上の層のうちの最上層がダメージ耐性に優れる材料で形成されていることを特徴とする薄膜トランジスタ。 - 前記材料の異なる二層以上の層が、組成比の異なる同じ元素からなる材料で形成されていることを特徴とする請求項1に記載の薄膜トランジスタ。
- 前記材料の異なる二層以上の層のうち前記ゲート電極に最も近い層が、最も高い移動度の得られる材料で形成されていることを特徴とする請求項1または請求項2に記載の薄膜トランジスタ。
- 前記最上層が、WO3を15.0〜30.0質量%含有する酸化インジウムタングステン亜鉛で形成されていることを特徴とする請求項1〜請求項3のいずれか一項に記載の薄膜トランジスタ。
- 前記最上層の厚みが、1〜100nmであることを特徴とする請求項1〜請求項4のいずれか一項に記載の薄膜トランジスタ。
- 前記半導体層が、前記最上層と、前記最上層の下に配置された下層とからなり、
前記下層が、WO3を5.0〜12.5質量%含有する酸化インジウムタングステン亜鉛で形成されていることを特徴とする請求項4または請求項5に記載の薄膜トランジスタ。 - 前記ソース電極および前記ドレイン電極が、Al層、Mo層、Mo合金層から選ばれる1以上の層で形成されていることを特徴とする請求項4〜請求項6のいずれか一項に記載の薄膜トランジスタ。
- 基板上に、ゲート電極とゲート絶縁層と半導体層と電極層とをこの順で形成する積層工程と、前記電極層の一部を、前記半導体層が露出するまでウェットエッチングにより除去することで、所定の形状を有するソース電極およびドレイン電極を形成するエッチング工程とを有し、
前記積層工程における前記半導体層を形成する工程が、材料の異なる二層以上の層を積層する工程を含み、前記材料の異なる二層以上の層のうちの最上層をダメージ耐性に優れる材料で形成することを特徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014245848A JP2016111125A (ja) | 2014-12-04 | 2014-12-04 | 薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014245848A JP2016111125A (ja) | 2014-12-04 | 2014-12-04 | 薄膜トランジスタおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016111125A true JP2016111125A (ja) | 2016-06-20 |
Family
ID=56124790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014245848A Pending JP2016111125A (ja) | 2014-12-04 | 2014-12-04 | 薄膜トランジスタおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016111125A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017224650A (ja) * | 2016-06-13 | 2017-12-21 | 住友電気工業株式会社 | 半導体デバイスおよびその製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010251604A (ja) * | 2009-04-17 | 2010-11-04 | Bridgestone Corp | 薄膜トランジスタの製造方法 |
JP2014013892A (ja) * | 2012-06-06 | 2014-01-23 | Kobe Steel Ltd | 薄膜トランジスタ |
JP2014036031A (ja) * | 2012-08-07 | 2014-02-24 | Hitachi Metals Ltd | 酸化物半導体ターゲットおよび酸化物半導体材料、並びにそれらを用いた半導体装置 |
JP2014039019A (ja) * | 2012-07-20 | 2014-02-27 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体装置の作製方法 |
JP2014078645A (ja) * | 2012-10-11 | 2014-05-01 | Sumitomo Metal Mining Co Ltd | 酸化物半導体薄膜および薄膜トランジスタ |
JP2014143414A (ja) * | 2012-12-28 | 2014-08-07 | Kobe Steel Ltd | 薄膜トランジスタおよびその製造方法 |
-
2014
- 2014-12-04 JP JP2014245848A patent/JP2016111125A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010251604A (ja) * | 2009-04-17 | 2010-11-04 | Bridgestone Corp | 薄膜トランジスタの製造方法 |
JP2014013892A (ja) * | 2012-06-06 | 2014-01-23 | Kobe Steel Ltd | 薄膜トランジスタ |
JP2014039019A (ja) * | 2012-07-20 | 2014-02-27 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体装置の作製方法 |
JP2014036031A (ja) * | 2012-08-07 | 2014-02-24 | Hitachi Metals Ltd | 酸化物半導体ターゲットおよび酸化物半導体材料、並びにそれらを用いた半導体装置 |
JP2014078645A (ja) * | 2012-10-11 | 2014-05-01 | Sumitomo Metal Mining Co Ltd | 酸化物半導体薄膜および薄膜トランジスタ |
JP2014143414A (ja) * | 2012-12-28 | 2014-08-07 | Kobe Steel Ltd | 薄膜トランジスタおよびその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017224650A (ja) * | 2016-06-13 | 2017-12-21 | 住友電気工業株式会社 | 半導体デバイスおよびその製造方法 |
WO2017217007A1 (ja) * | 2016-06-13 | 2017-12-21 | 住友電気工業株式会社 | 半導体デバイスおよびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5250929B2 (ja) | トランジスタおよびその製造方法 | |
JP5640478B2 (ja) | 電界効果型トランジスタの製造方法及び電界効果型トランジスタ | |
JP5704790B2 (ja) | 薄膜トランジスタ、および、表示装置 | |
JP5538797B2 (ja) | 電界効果型トランジスタ及び表示装置 | |
JP2008218495A (ja) | 薄膜トランジスタおよびその製造方法 | |
JP2010161327A (ja) | 有機電界発光表示装置及びその製造方法 | |
JP2017085079A (ja) | 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法 | |
JP2010040552A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2010080936A (ja) | アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ | |
KR102281848B1 (ko) | 박막 트랜지스터 제조 방법과 박막 트랜지스터 | |
JP2013041949A (ja) | 薄膜デバイス | |
TW201535750A (zh) | 薄膜電晶體及其製造方法 | |
JP2012038891A (ja) | ボトムゲート型薄膜トランジスタ | |
KR101132989B1 (ko) | 박막 트랜지스터의 제조 방법 및 전기 광학 장치의 제조 방법 | |
JP2012028481A (ja) | 電界効果型トランジスタ及びその製造方法 | |
US8866141B2 (en) | Thin film transistor and method for fabricating the same | |
WO2016019654A1 (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
JP2011258804A (ja) | 電界効果型トランジスタ及びその製造方法 | |
KR102151557B1 (ko) | 산화물 반도체 박막, 박막 트랜지스터 및 스퍼터링 타깃 | |
JP7060366B2 (ja) | 薄膜デバイス | |
JP2016111125A (ja) | 薄膜トランジスタおよびその製造方法 | |
JP5562384B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
JP6501385B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
JP6209918B2 (ja) | 薄膜トランジスタ、及び薄膜トランジスタの製造方法 | |
CN103715268A (zh) | 氧化物薄膜晶体管及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171030 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180703 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180629 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190122 |