CN103531553B - 基板、基板的制造方法、半导体装置及电子设备 - Google Patents

基板、基板的制造方法、半导体装置及电子设备 Download PDF

Info

Publication number
CN103531553B
CN103531553B CN201310277118.4A CN201310277118A CN103531553B CN 103531553 B CN103531553 B CN 103531553B CN 201310277118 A CN201310277118 A CN 201310277118A CN 103531553 B CN103531553 B CN 103531553B
Authority
CN
China
Prior art keywords
insulating layer
layer
hole
substrate
underlying substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310277118.4A
Other languages
English (en)
Other versions
CN103531553A (zh
Inventor
依田刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN103531553A publication Critical patent/CN103531553A/zh
Application granted granted Critical
Publication of CN103531553B publication Critical patent/CN103531553B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种基板、基板的制造方法，半导体装置以及电子设备，该基板具有：设置于底层基板上的第一绝缘层、设置于第一绝缘层上的第二绝缘层、设置于第二绝缘层上的第三绝缘层及设置于第三绝缘层上的焊盘电极，形成贯通基板到达焊盘电极的孔，第一绝缘层中的该孔的直径大于第二绝缘层中的该孔的直径，第一绝缘层和第二绝缘层由彼此不同的材料形成，且第二绝缘层和第三绝缘层由彼此不同的材料形成。

Description

基板、基板的制造方法、半导体装置及电子设备
技术领域
本发明涉及基板、该基板的制造方法、具有基板的半导体装置、以及具有半导体装置的电子设备。
背景技术
近年，便携式电子设备逐渐普及，在这些便携式电子设备中，随着功能的高度化而使用安装有多个半导体装置的高功能电路装置的情况逐渐增多。并且还要求便携式电子设备小型化、轻量化。于是，提出了一种如下所述的制造方法：在半导体基板上形成被称为TSV(Through Silicon Via：Si贯通电极)的多个贯通电极，在缩小贯通电极间距离而实现高密度化的同时，实现半导体装置的小型化。
在这种半导体装置中，要求半导体基板上所形成的贯通电极具有电气和机械的可靠性，但是，在现有技术中，作为提高了可靠性的半导体装置，已知有如下所述的半导体装置：在半导体基板和电极焊盘之间具有形成有层间膜贯通孔的三层层间绝缘膜，层间膜贯通孔的侧壁为三段的阶梯形状。
现有技术文献
专利文献
专利文献1：日本专利特开2010-263130号公报
但是，当三层的层间绝缘膜由相同材料形成时，由于依靠干蚀刻等传统施工方法难以形成阶梯形状，因此需要更复杂的工序，从而成为成品率和可靠性降低的原因。
发明内容
因此，着眼于上述问题点，本发明的目的在于提供提高了电气和机械的连接可靠性的基板、该基板的制造方法、具有基板的半导体装置、以及具有半导体装置的电子设备。
本发明至少解决了上述技术问题的一部分，可以作为以下应用例来实现。
应用例1
一种基板，其特征在于，具有：底层基板、设置于上述底层基板的第一面的第一绝缘层、设置于上述第一绝缘层上的第二绝缘层、设置于上述第二绝缘层上的第三绝缘层、以及设置于上述第三绝缘层上的焊盘电极，在上述基板中，形成有从上述底层基板的上述第一面的相反侧的第二面开始贯通上述底层基板、上述第一绝缘层、上述第二绝缘层以及上述第三绝缘层并到达上述焊盘电极的孔，在上述孔中，具有覆盖上述底层基板、上述第一绝缘层、上述第二绝缘层以及上述第三绝缘层的第四绝缘层，具有与上述焊盘电极连接且被上述第四绝缘层覆盖的导电体，上述第一绝缘层中的上述孔的直径大于上述第二绝缘层中的上述孔的直径，上述第一绝缘层和上述第二绝缘层由彼此不同的材料形成，且上述第二绝缘层和上述第三绝缘层由彼此不同的材料形成。
根据上述结构，例如当通过干蚀刻贯通第一绝缘层和第二绝缘层时，通过用比第一绝缘层蚀刻速率慢的材料形成第二绝缘层，第二绝缘层能够形成比第一绝缘层小的开口部。因而，由此能够增加第一绝缘层和第二绝缘层和第四绝缘层的接合面积，形成能够确保贯通电极整体机械强度的基板。
应用例2
上述基板的特征在于，上述第二绝缘层中的上述孔的直径大于上述第三绝缘层中的上述孔的直径。
根据上述结构，第四绝缘层的层压于第一绝缘层和第二绝缘层的部分、以及层压于第二绝缘层和第三绝缘层的部分，在第一绝缘层和第二绝缘层附近以及第二绝缘层和第三绝缘层附近形成L字形。由此，能够增加第一绝缘层和第二绝缘层和第三绝缘层和第四绝缘层的接合面积，形成能够确保贯通电极整体机械强度的基板。
应用例3
上述基板的特征在于，上述第二绝缘层中被上述第四绝缘层覆盖的部分越向上述孔的中心，厚度越薄。
根据上述结构，能够增加第二绝缘层和第四绝缘层的接触面积而提高接合强度。并且，由于第二绝缘层被第四绝缘层覆盖的部分形成得较薄，因此，能够减小施加热应力时的第二绝缘层与导电体的热膨胀收缩差所导致的施加给焊盘电极与导电体接触部分的应力。
应用例4
上述基板的特征在于，所述第三绝缘层中被上述第四绝缘层覆盖的部分越向上述孔的中心，厚度越薄。
根据上述结构，能够增加第二绝缘层以及第三绝缘层和第四绝缘层的接触面积而提高接合强度。并且，由于第二绝缘层以及第三绝缘层被第四绝缘层覆盖的部分形成得较薄，因此，能够减小施加热应力时第二绝缘层以及第三绝缘层与导电体的热膨胀收缩差所导致的施加给焊盘电极与导电体接触部分的应力。
应用例5
一种半导体装置，其特征在于，包括：应用例1所述的基板；元件电路，形成于上述底层基板的上述第一面侧；以及再配线层，与上述导电体连接，且形成于上述底层基板的上述第二面侧。
根据上述记载，形成使用有具有电气和机械可靠性的贯通电极的半导体装置。
应用例6
一种电子设备，其特征在于，具有应用例5记载的半导体装置。
根据上述记载，形成使用有具有电气和机械可靠性的贯通电极的电路装置。
应用例7
一种基板的制造方法，其特征在于，具有：在底层基板的第一面上形成第一绝缘层的工序；在上述第一绝缘层上，由与上述第一绝缘层不同的材料形成第二绝缘层的工序；在上述第二绝缘层上，由与上述第二绝缘层不同的材料形成第三绝缘层的工序；在上述第三绝缘层上形成焊盘电极的工序；形成从上述底层基板的上述第一面的相反侧的第二面开始，贯通上述底层基板、上述第一绝缘层、上述第二绝缘层以及上述第三绝缘层并到达上述焊盘电极的孔的工序；在上述孔中，形成覆盖上述底层基板、上述第一绝缘层、上述第二绝缘层以及上述第三绝缘层的第四绝缘层的工序；以及在上述孔的被上述第四绝缘层覆盖的区域形成与上述焊盘电极连接的导电体的工序，其中，在形成上述孔的工序中，将上述第一绝缘层中的上述孔的直径形成为大于上述第二绝缘层中的上述孔的直径。
根据上述方法，例如当通过干蚀刻贯通第一绝缘层和第二绝缘层时，通过利用比第一绝缘层蚀刻速率慢的材料形成第二绝缘层，第二绝缘层能够形成比第一绝缘层小的开口部。因而，由此能够增加第一绝缘层和第二绝缘层和第四绝缘层的接合面积，形成能够确保贯通电极整体机械强度的贯通电极。
应用例8
上述基板的制造方法的特征在于，在形成上述孔的工序中，将上述第二绝缘层中的上述孔的直径形成为大于上述第三绝缘层中的上述孔的直径。
根据上述方法，第四绝缘层的层压于第一绝缘层和第二绝缘层的部分，以及层压于第二绝缘层和第三绝缘层的部分，以给第一绝缘层和第二绝缘层的贯通口内周镶边的方式而形成。即、从截面方向观察层压结构体时，在第一绝缘层和第二绝缘层附近形成L字形，并且在第二绝缘层和第三绝缘层附近也形成L字形。由此能够增加第一绝缘层和第二绝缘层和第三绝缘层和第四绝缘层的接合面积，能够确保贯通电极整体机械强度。
应用例9
根据应用例7记载的基板的制造方法，其特征在于，在形成上述孔的工序中，通过干蚀刻除去上述第一绝缘层、上述第二绝缘层以及上述第三绝缘层。
根据上述方法，上述底层基板的贯通口下的上述第一绝缘层和上述第二绝缘层和上述第三绝缘层从上述底层基板的贯通口中心开始被蚀刻，因此，上述第一绝缘层和上述第二绝缘层和上述第三绝缘层的贯通口与上述底层基板的贯通口等距离。
应用例10
上述基板的制造方法的特征在于，在形成上述第二绝缘层的工序中，由与上述第一绝缘层干蚀刻速率不同的材料形成上述第二绝缘层。
根据上述方法，例如当通过干蚀刻贯通第一绝缘层和第二绝缘层时，通过利用比第一绝缘层蚀刻速率慢的材料形成第二绝缘层，第二绝缘层能够形成比第一绝缘层小的开口部。因而，由此能够增加第一绝缘层和第二绝缘层和第四绝缘层的接合面积，形成能够确保贯通电极整体机械强度的贯通电极。
应用例11
上述基板的制造方法的特征在于，在形成上述第三绝缘层的工序中，由与上述第二绝缘层干蚀刻速率不同的材料形成上述第三绝缘层。
根据上述方法，能够增加第二绝缘层和第四绝缘层的接触面积而提高接合强度。并且由于第二绝缘层的贯通口部分形成得较薄，因此能够减小施加热应力时第二绝缘层与导电体的热膨胀收缩差所导致的施加给焊盘电极与导电体接触部分的应力。
附图说明
图1是具有本实施方式的贯通电极的半导体装置的模式图。
图2是表示本实施方式中贯通电极的制造工序的图。
图3是表示本实施方式中贯通电极的制造工序的图。
图4是表示本实施方式中贯通电极的制造工序的图。
图5是具有本实施方式的贯通电极的半导体装置的模式图。
图6是现有技术所涉及的贯通电极的模式图。
具体实施方式
以下，利用如图所示的实施方式对本发明进行详细说明。但是，只要没有限定性的记载，本实施方式中记载的结构要素、种类、组合、形状、其相对配置等都仅仅只是说明例，而并非意图将本发明的范围限定为上述内容。
实施方式一
图1示出具有本实施方式所涉及的贯通电极的半导体装置。图1的(a)是半导体装置的截面图，图1的(b)是图1的(a)的部分详细图。
本实施方式的半导体装置11构成为包括作为基板的层压结构体10、作为元件电路的元件电路层50以及再配线层34。
作为本实施方式的基板的层压结构体10具有底层基板12、层压在作为底层基板12的第一面的表面12a上的第一绝缘层14、层压在第一绝缘层14上的第二绝缘层15、层压在第二绝缘层15上的第三绝缘层16、以及层压在第三绝缘层16上的焊盘电极17。
层压结构体10上形成有贯通电极20。
贯通电极20具有：第一凹部22，在与焊盘电极17相对的位置，从作为底层基板12的第二面的反面12b开始贯通底层基板12以及第一绝缘层14；以及第二凹部26，在从第一凹部22的底部22a露出的第二绝缘层15的中央部分，贯通第二绝缘层15及第三绝缘层16，并到达露出焊盘电极17的位置。第一凹部22与第二凹部26合在一起的位置相当于本发明所涉及的“孔”。
而且，贯通电极20还具有：第四绝缘层24，层压在第一凹部22的内壁22b、第一凹部22的底部22a以及第二凹部26的内壁26a上；以及导电体32，形成为埋入第一凹部22及第二凹部26或者被第四绝缘层24覆盖，并与从第二凹部26露出的焊盘电极17连接。
底层基板12由Si等半导体形成，在表面12a上设置有后述的元件电路层(集成电路、传感器电路等)50，由多个电路元件、配线层以及绝缘层层压而成。在本实施方式中，在表面12a上形成有由SiO2或SiN等形成的第一绝缘层14，在第一绝缘层14上形成有由AlO等形成的第二绝缘层15，并在第二绝缘层15上形成有由SiO2或SiN等形成的第三绝缘层16。在第三绝缘层16上的规定位置处形成多个由Al等形成的焊盘电极17，作为元件电路层50的一部分发挥功能。
这样由底层基板12、第一绝缘层14、焊盘电极17等形成层压结构体10，通过贯通焊盘电极17、第一绝缘层14、第二绝缘层15以及第三绝缘层16的贯通电极20使再配线层34与元件电路层50电连接。
元件电路层50形成在底层基板12的表面12a上，形成于元件电路层50的焊盘电极17与形成于底层基板12的贯通电极20连接，并通过贯通电极20被电引出至底层基板12的反面12b。并且，贯通电极20在底层基板12的反面12b与对应于电子设备56的电极配置而形成的再配线层34连接，从而形成半导体装置11。
半导体装置11和电子设备56是通过连接端子58连接半导体装置11侧的再配线层34和电子设备56侧的配线层57。
连接端子58使用焊锡、SnAg等低熔点金属或Au等导电性金属、或者导电性粘结剂等。也可以在再配线层34或者配线层57上形成凸起(bump)作为连接端子58。在这种情况下，优选在与凸起形成侧相对的配线层上形成SnAg等的连接用电极。图1中例示出在再配线层34侧设置有由SnAg形成的连接用电极35的情况。
因此，在本实施方式中，说明了如下所述的情况：使底层基板12的表面12a(形成有元件电路层50的面)朝向安装侧，反面12b与电子设备56连接，贯通电极20作为适用于与上述电子设备56连接的焊盘电极17的电极。
第一凹部22具有如下形态：在底层基板12的反面12b的与焊盘电极17相对的位置处贯通底层基板12，并贯通第一绝缘层14到达第二绝缘层15。
第二凹部26形成为在底部22a的中央部分贯通第二绝缘层15以及第三绝缘层16并到达焊盘电极17。由此，第一绝缘层14以及第二绝缘层15形成为具有凸缘形状。因此，如图1的截面图所示，第一绝缘层14以及底部22a具有L字的形状。
此外，如图1的(b)所示，在第一凹部22的底部22a处，第二绝缘层15形成为越朝向底部22a的中心，厚度越小，即形成为钝角锥状。
由此，能够增加第二绝缘层15和第四绝缘层24的接触面积、提高接合强度。并且，由于第二绝缘层15与第二凹部26连接的部分形成得较薄，因此，能够减小施加了热应力时的第二绝缘层15与导电体32的热膨胀收缩差所导致的施加在焊盘电极17与导电体32接触部分的应力。
并且，在俯视观察的情况下，第一凹部22、第二凹部26分别具有圆形的内壁，但是，形成为第一凹部22的直径D1大于第二凹部26的直径D2，并在第一凹部22的底部22a的中心处形成第二凹部26。
由此，第四绝缘层24在层压于第二绝缘层15上的部分处形成具有弯曲成L字的形状，能够增加第二绝缘层15和第四绝缘层24的接合面积，从而能够确保贯通电极20整体的机械强度。
这样，被形成为包含第一绝缘层14、第二绝缘层15以及第三绝缘层16的第四绝缘层24所覆盖的第一凹部22以及第二凹部26中埋入阻挡层28、种子层30以及导电体32。
阻挡层28例如由TiW等金属材料溅射形成，为了防止导电体32向底层基板12(Si)扩散而形成。阻挡层28层压在位于底层基板12的反面12b的第四绝缘层24、覆盖第一凹部22内壁22b及底面22a的第四绝缘层24、第二凹部26内的第四绝缘层24、以及焊盘电极17上。
种子层30由Cu等以覆盖阻挡层28的方式而形成，用于通过电镀来形成导电体32。
导电体32通过镀Cu等而形成，形成为埋入第一凹部22以及第二凹部26、或者沿着其内壁(被阻挡层28、种子层30覆盖的面)以膜状的形式进行覆盖。而且，导电体32也形成在底层基板12的反面12b(被阻挡层28、种子层30覆盖的面)上，并且导电体32与形成于底层基板12的反面12b侧的再配线层34电连接。由此，焊盘电极17隔着阻挡层28、种子层30、导电体32、再配线层34与电子设备56电连接。
但是，在本实施方式中底层基板12由Si形成。此外，导电体32电连接的第一绝缘层14、第二绝缘层15以及第三绝缘层16与第四绝缘层24的接触界面、即第一接触界面14a、第二接触界面15a、第三接触界面16a所构成的路径38(L字形)变长。路径38(L字形)从焊盘电极17至底层基板12。
由此，即使底层基板12由半导体形成，也可以降低电流从导电体32经由上述路径38向底层基板12泄露的担忧。由此，即使将这种贯通电极20应用于半导体也能够减少漏电，从而提高贯通电极20的可靠性。
图2至图4表示本实施方式的贯通电极以及半导体装置的制造工序。对本实施方式的贯通电极20以及半导体装置11的制造顺序进行说明。
第一，如图2的(a)所示，准备在层压结构体10的底层基板12的一面侧上形成有元件电路层50的半导体基板100。元件电路层50为集成电路或传感器电路等，由多个电路元件、配线层以及绝缘层层压形成。在图2的(a)中，例示出从底层基板12侧开始依次层压第一绝缘层14、第二绝缘层15、第三绝缘层16、元件配线层40(一部分焊盘电极17)、绝缘层41、第二元件配线层42、绝缘层43而形成的结构。元件配线层40和第二元件配线层42通过贯通电极44连接。
以使用Si基板作为半导体基板100的情况为例进行说明。
第二，如图2的(b)所示，在底层基板12的表面12a侧、更具体而言在形成有元件电路层50的面上通过粘结剂61粘贴有支撑玻璃60。该支撑玻璃60通过对被加工得较薄的底层基板12进行加强，来防止该薄型加工以后的工序中的破损，并确保流动性。支撑玻璃60在后续工序中存在伴随加热的可能性，因此优选采用与底层基板12(Si)线膨胀系数相近的材料。例如可以使用耐热玻璃Pyrex(注册商标)、石英玻璃等。
第三，如图2的(c)所示，使底层基板12薄型化。通过背磨使露出的底层基板12的反面12b薄型化至例如50μm左右的厚度。对经过背磨后的面例如可以通过干蚀刻、旋转蚀刻、抛光等方法来除去背磨中形成的Si的破碎层。
第四，如图3的(a)所示，对底层基板12进行蚀刻。从底层基板12的反面12b与焊盘电极17相对的位置开始朝向焊盘电极17进行蚀刻，形成贯通底层基板12并到达第一绝缘层14的孔。通过蚀刻露出的第一绝缘层14形成圆形的贯通口。作为孔的形成方法有基于RIE、ICP等的干蚀刻的方法，基于激光的形成方法。以干蚀刻为例，可以采用交替地重复进行蚀刻、沉积而不断加深蚀刻的波希法(Boschprocess)。作为此时的气体，蚀刻时采用SF6、O2，沉积时采用C4F8、O2。作为方法，利用抗蚀剂等将除了要蚀刻成第一凹部22的部分之外的部分覆盖并保护，并在干蚀刻之后除去抗蚀剂等覆盖膜。
第五，如图3的(b)所示，形成第一凹部22，并且为了形成第二凹部26而对第一绝缘层14、第二绝缘层15、第三绝缘层16进行蚀刻。在本实施方式中使用氧化膜蚀刻机，采用C2F6、CF4、CHF3作为其工艺气体。这里，在本实施方式中，第一绝缘层14采用SiO2、第二绝缘层15采用AlO、第三绝缘层16采用SiO2。
与第一绝缘层14相比，第二绝缘层15干蚀刻时的蚀刻速率慢，因此，即使第一绝缘层14蚀刻结束，第二绝缘层15的蚀刻也仅仅进行到途中。
另外，在干蚀刻的特性方面，由于从贯通口中心开始进行蚀刻，因此第一绝缘层14从贯通口中心附近开始被蚀刻，在贯通口中心附近露出第二绝缘层15。当继续蚀刻时，第一绝缘层14、第二绝缘层15的蚀刻逐渐进行到贯通口外周。当进一步继续蚀刻时，第二绝缘层15的贯通口中心附近被蚀刻，露出第三绝缘层16。此时，第一绝缘层14的贯通口内部侧的蚀刻结束。此外，第二绝缘层15是贯通口中心附近的膜厚比贯通口外周更薄，因此，第一凹部22的底部22a能够形成越向中心接近厚度越薄。最终贯通第三绝缘层16露出焊盘电极17。
第六，如图3的(c)所示，利用第四绝缘层24覆盖底层基板12的反面12b、第一凹部22的内壁22b、第一凹部22的底部22a、第二凹部26的内壁26a而形成贯通孔20a。通过CVD法形成SiO2、SiN等的无机膜作为第四绝缘层24。膜厚在第一凹部22的内壁22b、底部22a、以及第二凹部26的内壁26a处形成为、在底层基板12的反面12b处形成为2μm～3μm。此外，基于CVD法在露出的焊盘电极17上也形成无机膜，因此，通过干蚀刻除去贯通孔20a内的焊盘电极17上的第四绝缘层24，从而露出焊盘电极17。该绝缘层除去工序是对不希望除去第四绝缘层24的部分进行抗蚀保护之后，利用氧化膜蚀刻机进行的。采用C2F6、CF4、CHF3等作为工艺气体。
第七，如图4的(a)所示，在第一凹部22、第二凹部26、底层基板12的反面12b的第四绝缘层24上形成阻挡层28、种子层30(参照图1的(b))。可以使用Ti、TiW、TiN等作为阻挡层28。此外，其后形成用于接下来的电镀工序的种子层30。种子层30的材料例如可以使用Cu。
这些工序可以通过溅射法、CVD法形成。优选阻挡层28的厚度为100nm，种子层30的厚度为300nm左右。此外，基于除去由Al形成的焊盘电极17的露出部分的自然氧化膜的目的，也可以在形成阻挡层28之前进行逆溅射。逆溅射的处理量例如以SiO2换算，蚀刻300nm左右即可。
第八，如图4的(b)所示，由导电体形成贯通电极20、再配线层34。在第一凹部22、第二凹部26中填充导电体32时，形成电镀用的抗蚀剂(未图示)。在这种情况下，在贯通电极20、底层基板12的反面12b上形成抗蚀剂(未图示)，形成与贯通电极20连接的再配线层34的位置被开口。首先，由导电体32对第一凹部22、第二凹部26进行电镀填充，接着利用导电体对再配线层34进行电镀。
此外，虽然示出通过一系列电镀工序来进行第一凹部22以及第二凹部26的空隙填充和形成反面12b的配线等的情况，但也可以分别通过单独的工序来形成。再配线层34的厚度可以是6μm左右。
在上述电镀工序结束后，通过蚀刻除去从底层基板12的反面12b露出的状态下所残留的阻挡层28、种子层30。
最后，如图4的(c)所示，从底层基板12的粘贴有支撑玻璃60的一侧照射激光，使用于粘结支撑玻璃60的粘结剂61(图2(b))熔解，将支撑玻璃60剥离从而使元件电路层50的集成电路或传感器电路等露出。由此，能够形成具有本实施方式的贯通电极20的层压结构体10(半导体装置11)。
对利用以上工序制成的具有贯通电极20的层压结构体10(半导体装置11)进行基于温度循环试验的可靠性测试的结果，本发明者确认了并未产生由焊盘电极17和贯通电极20间的绝缘层部分的剥离等引起的不良情况。
此外，毋庸置疑，可以形成图1的(a)所示结构的、包含该层压结构体10的半导体装置11与电子设备56连接的电路装置200。
实施方式二
接着，对实施方式二所涉及的半导体装置进行说明。实施方式二的半导体装置110的结构与上述实施方式一的半导体装置11的结构一部分相同。在实施方式一中，在第二绝缘层15和第三绝缘层16处，第二凹部26的直径为相同口径，与此相对，第二实施方式的特征在于，与第二绝缘层15(图5(b)直径D2)的直径相比，第三绝缘层16(图5(b)直径D3)的开口部为小径。因此，以与实施方式一不同的部分为中心，对与实施方式一相同的部位标注了相同的符号来进行说明。
图5示出具有实施方式二所涉及的贯通电极的半导体装置110。图5的(a)是半导体装置的截面图，图5的(b)是图5的(a)的部分详细图。
实施方式二的贯通电极20是形成于层压结构体10的贯通电极20，该层压结构体10具有底层基板12、层压在底层基板12的表面12a上的第一绝缘层14、层压在第一绝缘层14上的第二绝缘层15、层压在第二绝缘层15上的第三绝缘层16、以及层压在第三绝缘层16上的焊盘电极17。
贯通电极20具有：第一凹部22，形成在底层基板12的反面12b的与焊盘电极17相对的位置上，贯通底层基板12并贯通第一绝缘层14；第二凹部26，在从第一凹部22的底部22a露出的第二绝缘层15的中央部分贯通第二绝缘层15；第三凹部27，在从第二凹部26的底部26b露出的第三绝缘层16的中央部分贯通第三绝缘层16，并到达露出焊盘电极17的位置。
贯通电极20还具有第四绝缘层24以及导电体32，其中，该第四绝缘层24层压在第一凹部22的内壁22b、从第一凹部22的底部22a露出的第二绝缘层15、贯通第二绝缘层15、从第二凹部26的底部26b露出的第三绝缘层16、以及贯通第三绝缘层16并到达露出焊盘电极17的位置第三凹部27的内壁27a上；该导电体32形成为埋入第一凹部22、第二凹部26以及第三凹部27、或者覆盖第一凹部22、第二凹部26以及第三凹部27的内壁22b、26a、27a和底部22a、26b，并与从第三凹部27露出的焊盘电极17连接。
如图5的(b)所示，在第一凹部22的底部22a，第二绝缘层15形成为越是向底部22a的中心接近厚度减小，并且，在第二凹部26的底部26b，第三绝缘层16中被第四绝缘层24覆盖的底部26b形成为越是向第二凹部26的中心接近厚度减小，即形成为钝角锥状。
由此，能够增加第二绝缘层15以及第三绝缘层16和第四绝缘层24的接触面积而提高接合强度。并且，由于第二绝缘层15以及第三绝缘层16被第四绝缘层24覆盖的部分(底部22a、底部26b)形成得较薄，因此，能够减小基于施加了热应力时的第二绝缘层15以及第三绝缘层16与导电体32的热膨胀收缩差所导致的施加给焊盘电极17与导电体32接触部分的应力。
由上述实施方式二所涉及的层压结构体10构成的半导体装置110的结构与实施方式一相同。
对具有这样基于实施方式二构成的贯通电极20的层压结构体10(半导体装置110)进行基于温度循环试验的可靠性测试的结果，本发明者确认了并未产生由焊盘电极17和贯通电极20间的绝缘层部分的剥离引起的不良情况。此外，毋庸置疑，可以形成图5的(a)所示结构的、包含该层压结构体10的半导体装置110与电子设备连接的电路装置200。
最后，对具有上述半导体装置11或者电路装置200的电子设备进行说明。
图6是作为电子设备的一例示出的便携式电话1000的立体图。便携式电话1000包括显示部1001、多个操作按钮1002、听筒1003以及话筒1004。便携式电话1000的内部具有上述半导体装置11、110或者电路装置200。因此，便携式电话1000通过采用上述可靠性高、集成度高的半导体装置11、110或者电路装置200，可以实现小型化、轻量化，进而能够促进高功能化。
此外，作为应用了本发明的电子设备并不仅限于上述便携式电话1000，还可以应用于其他电子设备。
例如，当电路装置200包含惯性传感器时，能够应用于导航装置、电子照相机、车载摄像机、运动传感器装置、游戏机、机器人装置等。
此外，当电路装置200包含物理量传感器时，能够应用于测斜仪、重量/重力计、流量计等，最适用于特别要求小型化和高密度化的便携式电子设备。
附图标记说明
10层压结构体 12底层基板
12a表面 12b反面
14第一绝缘层 14a第一接触界面
15第二绝缘层 15a第二接触界面
16第三绝缘层 16a第三接触界面
17焊盘电极 20贯通电极
22第一凹部 22a底部
22b内壁 24第四绝缘层
26第二凹部 27第三凹部
28阻挡层 30种子层
32导电体 34再配线层

Claims (12)

1.一种基板，其特征在于，具有：底层基板、设置于所述底层基板的第一面上的第一绝缘层、设置于所述第一绝缘层上的第二绝缘层、设置于所述第二绝缘层上的第三绝缘层、以及设置于所述第三绝缘层上的焊盘电极，其中，在所述基板上，
形成有从所述底层基板的所述第一面的相反侧的第二面开始贯通所述底层基板、所述第一绝缘层、所述第二绝缘层以及所述第三绝缘层并到达所述焊盘电极的孔，
在所述孔中，具有覆盖所述底层基板、所述第一绝缘层、所述第二绝缘层以及所述第三绝缘层的第四绝缘层，
具有与所述焊盘电极连接且被所述第四绝缘层覆盖的导电体，所述第一绝缘层中的所述孔的直径大于所述第二绝缘层中的所述孔的直径，
所述第一绝缘层和所述第二绝缘层由彼此不同的材料形成，且所述第二绝缘层和所述第三绝缘层由彼此不同的材料形成，
所述第二绝缘层由AlO形成，
所述第一绝缘层由SiO2或者SiN形成。
2.根据权利要求1所述的基板，其特征在于，
所述第二绝缘层中的所述孔的直径大于所述第三绝缘层中的所述孔的直径。
3.根据权利要求1或2所述的基板，其特征在于，
所述第二绝缘层中被所述第四绝缘层覆盖的部分越向所述孔的中心，厚度越薄。
4.根据权利要求1所述的基板，其特征在于，
所述第三绝缘层中被所述第四绝缘层覆盖的部分越向所述孔的中心，厚度越薄。
5.一种半导体装置，其特征在于，具有：
权利要求1所述的基板；
元件电路，形成于所述底层基板的所述第一面侧；以及
再配线层，与所述导电体连接，且形成于所述底层基板的所述第二面侧。
6.一种电子设备，其特征在于，
具有权利要求5所述的半导体装置。
7.一种基板的制造方法，其特征在于，具有：
在底层基板的第一面上形成第一绝缘层的工序；
在所述第一绝缘层上，由与所述第一绝缘层不同的材料形成第二绝缘层的工序；
在所述第二绝缘层上，由与所述第二绝缘层不同的材料形成第三绝缘层的工序；
在所述第三绝缘层上形成焊盘电极的工序；
形成从所述底层基板的所述第一面的相反侧的第二面开始，贯通所述底层基板、所述第一绝缘层、所述第二绝缘层以及所述第三绝缘层并到达所述焊盘电极的孔的工序；
在所述孔中，形成覆盖所述底层基板、所述第一绝缘层、所述第二绝缘层以及所述第三绝缘层的第四绝缘层的工序；以及
在所述孔的被所述第四绝缘层覆盖的区域形成与所述焊盘电极连接的导电体的工序，
其中，在形成所述孔的工序中，将所述第一绝缘层中的所述孔的直径形成为大于所述第二绝缘层中的所述孔的直径，
所述第二绝缘层由AlO形成，
所述第一绝缘层由SiO2或者SiN形成。
8.根据权利要求7所述的基板的制造方法，其特征在于，
在形成所述孔的工序中，将所述第二绝缘层中的所述孔的直径形成为大于所述第三绝缘层中的所述孔的直径。
9.根据权利要求7所述的基板的制造方法，其特征在于，
在形成所述孔的工序中，通过干蚀刻除去所述第一绝缘层、所述第二绝缘层以及所述第三绝缘层。
10.根据权利要求9所述的基板制造方法，其特征在于，
在形成所述第三绝缘层的工序中，由与所述第二绝缘层干蚀刻速率不同的材料形成所述第三绝缘层。
11.一种基板，其特征在于，具有底层基板，层压在所述底层基板上的三层绝缘层、以及设置在所述三层绝缘层中位于距离所述底层基板最远位置的绝缘层上的焊盘电极，其中，在所述基板上，
形成有贯通所述底层基板以及所述三层绝缘层并到达所述焊盘电极的孔，在所述孔中具有覆盖所述底层基板以及所述三层绝缘层的第四绝缘层，
所述三层绝缘层中，与位于所述三层绝缘层中的中间位置的绝缘层上的所述孔的直径相比，位于距离所述底层基板最远位置的绝缘层上的所述孔的直径更小，与位于距离所述底层基板最近位置的绝缘层上的所述孔的直径相比，位于所述三层绝缘层中的中间位置的所述孔的直径更小，
所述三层绝缘层中位于中间位置的绝缘层由金属氧化物形成，
位于距离所述底层基板最近位置的绝缘层由半导体氧化物或者半导体氮化物形成。
12.根据权利要求11所述的基板，其特征在于，
所述三层绝缘层中位于中间位置的绝缘层形成为与位于距离所述底层基板最近位置的绝缘层相比，干蚀刻时的蚀刻速率更慢。
CN201310277118.4A 2012-07-04 2013-07-03 基板、基板的制造方法、半导体装置及电子设备 Active CN103531553B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012150345A JP2014013810A (ja) 2012-07-04 2012-07-04 基板、基板の製造方法、半導体装置、及び電子機器
JP2012-150345 2012-07-04

Publications (2)

Publication Number Publication Date
CN103531553A CN103531553A (zh) 2014-01-22
CN103531553B true CN103531553B (zh) 2018-08-03

Family

ID=49877913

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310277118.4A Active CN103531553B (zh) 2012-07-04 2013-07-03 基板、基板的制造方法、半导体装置及电子设备

Country Status (5)

Country Link
US (1) US9349673B2 (zh)
JP (1) JP2014013810A (zh)
KR (1) KR20140005107A (zh)
CN (1) CN103531553B (zh)
TW (1) TWI587470B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2213148A4 (en) 2007-10-10 2011-09-07 Tessera Inc ROBUST MULTILAYER WIRING ELEMENTS AND ASSEMBLIES INCLUDING MICROELECTRONIC ELEMENTS INCLUDED
SE538062C2 (sv) * 2012-09-27 2016-02-23 Silex Microsystems Ab Kemiskt pläterad metallvia genom kisel
KR102411064B1 (ko) * 2015-03-10 2022-06-21 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그의 제조방법
JP2016225471A (ja) 2015-05-29 2016-12-28 株式会社東芝 半導体装置および半導体装置の製造方法
US10049981B2 (en) * 2016-09-08 2018-08-14 Taiwan Semiconductor Manufacturing Company Ltd. Through via structure, semiconductor device and manufacturing method thereof
JP2018157110A (ja) * 2017-03-17 2018-10-04 東芝メモリ株式会社 半導体装置およびその製造方法
JP6226113B1 (ja) * 2017-04-25 2017-11-08 三菱電機株式会社 半導体装置
US20190013302A1 (en) * 2017-07-07 2019-01-10 China Wafer Level Csp Co., Ltd. Packaging method and package structure for fingerprint recognition chip and drive chip
WO2019026741A1 (ja) 2017-08-02 2019-02-07 シャープ株式会社 基板及び基板の製造方法
EP3460835B1 (en) * 2017-09-20 2020-04-01 ams AG Method for manufacturing a semiconductor device and semiconductor device
US10679924B2 (en) 2018-03-05 2020-06-09 Win Semiconductors Corp. Semiconductor device with antenna integrated
CN109585462A (zh) * 2019-01-23 2019-04-05 京东方科技集团股份有限公司 一种阵列基板及其制作方法、柔性显示面板、拼接屏
KR20220028310A (ko) * 2020-08-28 2022-03-08 삼성전자주식회사 배선 구조체, 이의 제조 방법 및 배선 구조체를 포함하는 반도체 패키지
WO2023074233A1 (ja) * 2021-10-26 2023-05-04 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びその製造方法並びに電子機器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270644A (zh) * 2010-06-04 2011-12-07 三星电子株式会社 薄膜晶体管显示面板及其制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3686721D1 (de) * 1986-10-08 1992-10-15 Ibm Verfahren zur herstellung einer kontaktoeffnung mit gewuenschter schraege in einer zusammengesetzten schicht, die mit photoresist maskiert ist.
US5940732A (en) 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
JP4127095B2 (ja) 2003-03-27 2008-07-30 セイコーエプソン株式会社 半導体装置の製造方法
JP4289146B2 (ja) 2003-03-27 2009-07-01 セイコーエプソン株式会社 三次元実装型半導体装置の製造方法
JP2005011920A (ja) * 2003-06-18 2005-01-13 Hitachi Displays Ltd 表示装置とその製造方法
JP4155154B2 (ja) 2003-10-15 2008-09-24 セイコーエプソン株式会社 半導体装置、回路基板、及び電子機器
JP2005235860A (ja) 2004-02-17 2005-09-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
TWI303864B (en) 2004-10-26 2008-12-01 Sanyo Electric Co Semiconductor device and method for making the same
JP4845368B2 (ja) 2004-10-28 2011-12-28 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP4501632B2 (ja) 2004-10-27 2010-07-14 セイコーエプソン株式会社 半導体装置の製造方法
JP4388454B2 (ja) 2004-10-27 2009-12-24 信越半導体株式会社 ワーク保持板並びに半導体ウエーハの製造方法及び研磨方法
JP4873517B2 (ja) 2004-10-28 2012-02-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP4694305B2 (ja) 2005-08-16 2011-06-08 ルネサスエレクトロニクス株式会社 半導体ウエハの製造方法
JP5326361B2 (ja) * 2008-05-28 2013-10-30 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2009295676A (ja) 2008-06-03 2009-12-17 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
JP5268618B2 (ja) * 2008-12-18 2013-08-21 株式会社東芝 半導体装置
JP2010205921A (ja) * 2009-03-03 2010-09-16 Olympus Corp 半導体装置および半導体装置の製造方法
JP2010263130A (ja) * 2009-05-08 2010-11-18 Olympus Corp 半導体装置および半導体装置の製造方法
JP5568357B2 (ja) * 2010-04-05 2014-08-06 株式会社フジクラ 半導体装置及びその製造方法
JP5423572B2 (ja) 2010-05-07 2014-02-19 セイコーエプソン株式会社 配線基板、圧電発振器、ジャイロセンサー、配線基板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270644A (zh) * 2010-06-04 2011-12-07 三星电子株式会社 薄膜晶体管显示面板及其制造方法

Also Published As

Publication number Publication date
KR20140005107A (ko) 2014-01-14
TWI587470B (zh) 2017-06-11
TW201403780A (zh) 2014-01-16
US20140008816A1 (en) 2014-01-09
US9349673B2 (en) 2016-05-24
JP2014013810A (ja) 2014-01-23
CN103531553A (zh) 2014-01-22

Similar Documents

Publication Publication Date Title
CN103531553B (zh) 基板、基板的制造方法、半导体装置及电子设备
CN102214624B (zh) 一种具有通孔的半导体结构及其制造方法
JP3972846B2 (ja) 半導体装置の製造方法
JP5730654B2 (ja) 配線基板及びその製造方法
US8159071B2 (en) Semiconductor package with a metal post
US8633107B2 (en) Method of producing a semiconductor device and semiconductor device having a through-wafer interconnect
JP2004095849A (ja) 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法
US9355895B2 (en) Method of providing a via hole and routing structure
JP2011527512A (ja) 半導体素子の製造方法および半導体素子
EP3381050B1 (en) Embedded metallic structures in glass
WO2010119652A1 (ja) 電子デバイス実装構造および電子デバイス実装方法
TW200915937A (en) Capacitor-embedded substrate and method of manufacturing the same
US7989263B2 (en) Method for manufacturing a micromechanical chip and a component having a chip of this type
CN106206420A (zh) 半导体装置及半导体装置的制造方法
CN108666284A (zh) 半导体装置的制造方法及半导体装置
TW201001645A (en) Semiconductor device and method of manufacturing the same
JP5434138B2 (ja) 弾性表面波部品およびその製造方法
US8535977B2 (en) Semiconductor device manufacturing method
CN106206416B (zh) 半导体装置的制造方法以及半导体装置
WO2022201253A1 (ja) 超電導デバイス、超電導デバイスの製造方法及び積層体
JP2012099518A (ja) 貫通電極基板
JP2009111433A (ja) 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法
JP2008053429A (ja) 半導体装置
JP2012212698A (ja) 半導体装置の製造方法
CN102339810A (zh) 硅基基板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant