TWI586236B - 封裝載板及其製作方法 - Google Patents
封裝載板及其製作方法 Download PDFInfo
- Publication number
- TWI586236B TWI586236B TW104101087A TW104101087A TWI586236B TW I586236 B TWI586236 B TW I586236B TW 104101087 A TW104101087 A TW 104101087A TW 104101087 A TW104101087 A TW 104101087A TW I586236 B TWI586236 B TW I586236B
- Authority
- TW
- Taiwan
- Prior art keywords
- solder resist
- layer
- substrate
- carrier
- resist layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000010410 layer Substances 0.000 claims description 219
- 229910000679 solder Inorganic materials 0.000 claims description 194
- 239000000758 substrate Substances 0.000 claims description 78
- 239000000463 material Substances 0.000 claims description 73
- 238000000034 method Methods 0.000 claims description 44
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 31
- 239000011889 copper foil Substances 0.000 claims description 31
- 239000002335 surface treatment layer Substances 0.000 claims description 17
- 238000013007 heat curing Methods 0.000 claims description 15
- 238000000016 photochemical curing Methods 0.000 claims description 13
- 238000003825 pressing Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 description 6
- 238000001723 curing Methods 0.000 description 4
- 239000003292 glue Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000001029 thermal curing Methods 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
- H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2439/00—Containers; Receptacles
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Geometry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本發明是有關於一種基板結構及其製作方法,且特別是有關於一種封裝載板及其製作方法。
一般封裝載板的製作方式是將載體透過可撕銅箔層而與基材相黏合,以使載體可作為基材的支撐結構,而於基材上完成後續的晶片封裝或多層線路層的製作之後,再移除載體,而形成符合現今厚度較薄的封裝結構。
目前移除載體的方式是先透過撕除了方式,分開載體與基材,之後,再透過蝕刻的方式,清除殘留於基材上的可撕銅箔層(簡稱為殘膠)。然而,在進行蝕刻的過程中,除了會侵蝕掉殘留的可撕銅箔層外,亦會侵蝕到基材上的線路層,因而降低產品的結構可靠度。
本發明提供一種封裝載板,其具有較佳的結構可靠度。
本發明還提供一種封裝載板的製作方法,用以製作上述的封裝載板。
本發明的封裝載板的製作方法,其包括以下製程步驟。提供一載體,其中載板具有一接合表面。形成一可剝離防焊層於載體的接合表面上,其中可剝離防焊層完全覆蓋接合表面。提供一基材,其中基材具有彼此相對的一上表面與一下表面。形成一第一圖案化防焊層於基材的下表面上,其中第一圖案化防焊層暴露出部分下表面。壓合載體與基材,其中可剝離防焊層直接接觸第一圖案化防焊層,且載體透過可剝離防焊層暫時性地黏合於第一圖案化防焊層上。
在本發明的一實施例中,上述的形成可剝離防焊層的步驟,包括:形成一防焊材料層於載體的接合表面上,其中防焊材料層的材質包括一熱固化防焊材料及一光固化防焊材料;以及對防焊材料層進行一光固化程序,而形成可剝離防焊層。
在本發明的一實施例中,上述的光固化程序的照射能量為200mJ/cm2至1500mJ/cm2。
在本發明的一實施例中,上述的形成第一圖案化防焊層的步驟,包括:形成一第一防焊材料層於基材的下表面上,其中第一防焊材料層的材質包括一熱固化防焊材料與一光固化防焊材料;對第一防焊材料層進行一光固化程序以及一熱固化程序,以完全固化第一防焊材料層;以及圖案化第一防焊材料層,而形成第一圖案化防焊層。
在本發明的一實施例中,上述的封裝載板的製作方法,更包括:形成一第二圖案化防焊層於基板的上表面上,其中第二圖案化防焊層暴露出部分上表面。
在本發明的一實施例中,上述的封裝載板的製作方法,更包括:於壓合載體與基材之前,在基材上形成一第一表面處理層以及一第二表面處理層,其中第一表面處理層配置於第二圖案化防焊層所暴露出的上表面上,而第二表面處理層配置於第一圖案化防焊層所暴露出的下表面上。
在本發明的一實施例中,上述的壓合載體與基材的溫度介於90℃至220℃。
在本發明的一實施例中,上述的載體包括一核心介電層、一第一銅箔層以及一第二銅箔層,第一銅箔層與第二銅箔層分別位於核心介電層的相對兩側上。
在本發明的一實施例中,上述的基材包括一底材、一第一導電層以及一第二導電層,第一導電層與第二導電層分別位於底材的相對兩側上。
在本發明的一實施例中,上述的壓合載體與基材時,可剝離防焊層直接接觸第一圖案化防焊層且覆蓋第一圖案化防焊層所暴露出的部分下表面。
本發明的封裝載板,其包括一載體、一可剝離防焊層、一基材以及一第一圖案化防焊層。載體具有一接合表面。可剝離防焊層配置於載體的接合表面上,且完全覆蓋接合表面。基材具
有彼此相對的上表面與下表面。第一圖案化防焊層配置於基材的下表面上,且暴露出部分下表面,其中載體透過可剝離防焊層暫時性的黏合於第一圖案化防焊層上。
在本發明的一實施例中,上述的可剝離防焊層的材質包括一熱固化防焊材料及一光固化防焊材料,且可剝離防焊層呈半固化態。
在本發明的一實施例中,上述的第一圖案化防焊層的材質包括一熱固化防焊材料與一光固化防焊材料,且第一圖案化防焊層呈完全固化態。
在本發明的一實施例中,上述的封裝載板更包括一第二圖案化防焊層,配置於基材的上表面上且暴露出部分上表面。
在本發明的一實施例中,上述的第二圖案化防焊層的材質包括一熱固化防焊材料與一光固化防焊材料,且第二圖案化防焊層呈完全固化態。
在本發明的一實施例中,上述的載體包括一核心介電層、一第一銅箔層以及一第二銅箔層,第一銅箔層與第二銅箔層分別位於核心介電層的相對兩側上。
在本發明的一實施例中,上述的基材包括一底材、一第一導電層以及一第二導電層,第一導電層與第二導電層分別位於底材的相對兩側上。
在本發明的一實施例中,上述的可剝離防焊層包括多個突出部,且突出部覆蓋第一圖案化防焊層所暴露出的部分下表面。
基於上述,本發明的封裝載板是透過可剝離防焊層將載體與基材上的第一圖案化防焊層暫時性黏合在一起,因此後續於基材上完成晶片封裝或多層線路製程之後,可直接透過撕除的方式來分開載體與基材。相對於習知先透過撕除載體而後再透過蝕刻的方式來蝕刻殘留於基材上的可撕銅箔層來說,本發明的封裝載板的製作方法可簡化後續製程步驟且不會有殘膠的問題產生,可有效降低製作成本並可提高產品可靠度。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
100、100a‧‧‧封裝載板
110‧‧‧載體
111‧‧‧接合表面
112‧‧‧核心介電層
114‧‧‧第一銅箔層
116‧‧‧第二銅箔層
120‧‧‧可剝離防焊層
120a‧‧‧防焊材料層
122a‧‧‧突出部
130‧‧‧基材
131‧‧‧上表面
132‧‧‧底材
133‧‧‧下表面
134‧‧‧第一導電層
136‧‧‧第二導電層
140a、140a’‧‧‧第一防焊材料層
140b、140b’‧‧‧第二防焊材料層
142a‧‧‧第一圖案化防焊層
142b‧‧‧第二圖案化防焊層
150a‧‧‧第一表面處理層
150b‧‧‧第二表面處理層
L、L’‧‧‧紫外光
T‧‧‧加熱
圖1A至圖1G繪示為本發明的一實施例的一種封裝載板的製作方法的剖面示意圖。
圖2繪示本發明的另一實施例的一種封裝載板的剖面示意圖。
圖1A至圖1G繪示為本發明的一實施例的一種封裝載板的製作方法的剖面示意圖。依照本實施例的封裝載板的製作方法,首先,請參考圖1A,提供一載體110,其中載板110具有一接合表面111。
詳細來說,如圖1A所示,本實施例的載體110是由一核心介電層112、一第一銅箔層114以及一第二銅箔層116所組成,其中第一銅箔層114與第二銅箔層116分別位於核心介電層112的相對兩側上,但並不以此結構為限。
接著,請再參考圖1A,形成一防焊材料層120a於載體110的接合表面111上,其中防焊材料層120a的材質包括一熱固化防焊材料及一光固化防焊材料。此處,如圖1A所示,防焊材料層120a具體化為完全覆蓋載體110的接合表面111。
接著,請參考圖1B,對防焊材料層120a進行一光固化程序,而形成一可剝離防焊層120。此處,光固化程序例如是透過照射紫外光L的方式,其中光固化程序的照射能量例如為200mJ/cm2至1600mJ/cm2。由於本實施例的防焊材料層120a同時具有熱固性與光固性的材料特質,因此僅進行光固化程序所形成的可剝離防焊層120並不會完全固化。也就是說,所形成的可剝離防焊層120是呈現半固化態。此時,可剝離防焊層120完全覆蓋載體110的接合表面111。
接著,請參考圖1C,提供一基材130,其中基材130具有彼此相對的一上表面131與一下表面133。詳細來說,本實施例的基材130是由一底材132、一第一導電層134以及一第二導電層136所組成,其中第一導電層134與第二導電層136分別位於底材132的相對兩側上。
接著,請再參考圖1C,形成一第一防焊材料層140a於基
材130的下表面133上。若後續沒有要製作其他的線路層,亦可以在形成第一防焊材料層140a的同時,形成一第二防焊材料層140b於基材130的上表面上。也就是說,第二防焊材料層140b的製作在此步驟中屬於選擇性的製程步驟。其中,第一防焊材料層140a的材質與第二防焊材料層140b的材質可皆包括一熱固化防焊材料與一光固化防焊材料。也就是說,第一防焊材料層140b與第二防焊材料層140b皆具有熱固性與光固性的材料特性。當然,於其他實施例中,第二防焊材料層140b的材質也可不同於第一防焊材料層140a的材質,此仍屬於本案發明所欲保護的範圍。
以下製程步驟是以同時形成有第一防焊材料層140a與第二防焊材料層140b作為舉例說明,但並不以此為限。
接著,請參考圖1D,對第一防焊材料層140a與第二防焊材料層140b進行一光固化程序以及一熱固化程序,以完全固化第一防焊材料層140a’以及第二防焊材料層140b’。此處,光固化程序例如是透過照射紫外光L’方式來進行固化,其中光固化程序的照射能量例如為200mJ/cm2至1600mJ/cm2;而熱固化程序例如是透過加熱T的方式來進行固化,其中加熱T的溫度介於90℃至220℃,而加熱T的時間介於30分鐘至120分鐘,於此並不加以限制光固化程序與熱固化程序的執行順序。
接著,請參考圖1E,圖案化第一防焊材料層140a與第二防焊材料層140b,而形成一第一圖案化防焊層142a與一第二圖案化防焊層142b。此時,第一圖案化防焊層142a與第二圖案化防焊
層142b是形成於基材130的下表面133與上表面131上,其中第一圖案化防焊層142a與第二圖案化防焊層142b分別暴露出部分下表面133與部分上表面131。如圖1E所示,第一圖案化防焊層142a與第二圖案化防焊層142b分別暴露出部分第二導電層136與部分第一導電層134。此時,第一圖案化防焊層142a與第二圖案化防焊層142b為完全固化態。
之後,為了維持被曝露出的第一導電層134與第二導電層136的結構特性,請參圖1F,亦可在基材130上形成一第一表面處理層150a以及一第二表面處理層150b。第一表面處理層150a配置於第二圖案化防焊層142b所暴露出的上表面131上,而第二表面處理層150b配置於第一圖案化防焊層142a所暴露出的下表面133上。
最後,請參考圖1G,壓合載體110與基材130,其中可剝離防焊層120直接接觸第一圖案化防焊層142a,且載體110透過可剝離防焊層120暫時性地黏合於第一圖案化防焊層142a上。此處,壓合載體110與基材130的溫度例如是介於90℃至220℃。至此,已完全封裝載板100的製作。
在結構上,請再參考圖1G,封裝載板100包括載體110、可剝離防焊層120、基材130以及第一圖案化防焊層142a。載體110具有接合表面111。可剝離防焊層120配置於載體110的接合表面111上,且完全覆蓋接合表面111。基材130具有彼此相對的上表面131與下表面133。第一圖案化防焊層142a配置於基材130
的下表面133上,且暴露出部分下表面133,其中載體110透過可剝離防焊層120暫時性的黏合於第一圖案化防焊層142a上。
詳細來說,本實施例的載體110是由核心介電層112以及配置於核心介電層112相對兩側的第一銅箔層114以及第二銅箔層116所組成。基材130是由底材132以及位於底材132相對兩側的第一導電層134以及第二導電層136所組成。特別是,本實施例的可剝離防焊層120是呈半固化態,其中可剝離防焊層120的材質例如是熱固化防焊材料及光固化防焊材料。此外,為了保護第一導電層134,封裝載板100亦可包括第二圖案化防焊層142b,其中第二圖案化防焊層142b配置於基材130的上表面131上,且暴露出部分上表面131。
第一圖案化防焊層142a與第二圖案化防焊層142b是呈完全固化態,且第一圖案化防焊層142a與第二圖案化防焊層142b的材質皆例如是熱固化防焊材料與光固化防焊材料。換言之,可剝離防焊層120的材質、第一圖案化防焊層142a的材質與第二圖案化防焊層142b的材質皆為熱固性與光固性防焊材料的組合物。當然,於其他實施例中,第二圖案化防焊層142b的材質也可以不同於第一圖案化防焊層142a的材質,此仍屬於本發明所欲保護的範圍。
需說明的是,本實施例的封裝載板100實質上為一半成品結構,因此後續還可以依據需求而在基材130上進行晶片封裝製程或多層線路層製程。當進行完晶片封裝製程或多層線路製程
之後,因為本實施例的封裝載板100是透過可剝離防焊層120將載體110與基材130暫時性黏合在一起,故可以透過撕除的方式來分開載體110與基材130。依據可剝離防焊層120的材料特性,透過撕除的方式不會有殘膠殘留於基材130上,因此無需再透過其他額外的製程來進行清除的工作。
此外,於另一實施例中,圖1B步驟中,對防焊材料層120a進行一固化程序所形成的可剝離防焊層120實質上並未完全固化。因此,於壓壓載體110與基材130時,可剝離防焊層120a可直接接觸第一圖案化防焊層142a且覆蓋第一圖案化防焊層142a所暴露出的部分下表面133,請參考圖2。也就是說,封裝載板100a的可剝離防焊層120a可包括多個突出部122a,且這些突出部122a覆蓋第一圖案化防焊層142a所暴露出的部分下表面133。更具體來說,如圖2所示,這些突出部122a是直接接觸第二表面處理層150b且填滿第一圖案化防焊層142a之間的間隙。
綜上所述,本發明的封裝載板是透過可剝離防焊層將載體與基材上的第一圖案化防焊層暫時性黏合在一起,因此後續於基材上完成晶片封裝或多層線路製程之後,可直接透過撕除的方式來分開載體與基材。相對於習知先透過撕除載體而後再透過蝕刻的方式來蝕刻殘留於基材上的可撕銅箔層來說,本發明的封裝載板的製作方法可簡化後續製程步驟且不會有殘膠的問題產生,可有效降低製作成本並可提高產品可靠度。
雖然本發明已以實施例揭露如上,然其並非用以限定本
發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧封裝載板
110‧‧‧載體
111‧‧‧接合表面
112‧‧‧核心介電層
114‧‧‧第一銅箔層
116‧‧‧第二銅箔層
120‧‧‧可剝離防焊層
130‧‧‧基材
131‧‧‧上表面
132‧‧‧底材
133‧‧‧下表面
134‧‧‧第一導電層
136‧‧‧第二導電層
142a‧‧‧第一圖案化防焊層
142b‧‧‧第二圖案化防焊層
150a‧‧‧第一表面處理層
150b‧‧‧第二表面處理層
Claims (16)
- 一種封裝載板的製作方法,包括:提供一載體,該載體具有一接合表面;形成一防焊材料層於該載體的該接合表面上,其中該防焊材料層的材質包括一熱固化防焊材料及一光固化防焊材料;對該防焊材料層進行一光固化程序,而形成一可剝離防焊層於該載體的該接合表面上,其中該可剝離防焊層完全覆蓋該接合表面;提供一基材,該基材具有彼此相對的一上表面與一下表面;形成一第一圖案化防焊層於該基材的該下表面上,其中該第一圖案化防焊層暴露出部分該下表面;以及壓合該載體與該基材,其中該可剝離防焊層直接接觸該第一圖案化防焊層,且該載體透過該可剝離防焊層暫時性地黏合於該第一圖案化防焊層上。
- 如申請專利範圍第1項所述的封裝載板的製作方法,其中該光固化程序的照射能量為200mJ/cm2至1600mJ/cm2。
- 如申請專利範圍第1項所述的封裝載板的製作方法,其中形成該第一圖案化防焊層的步驟,包括:形成一第一防焊材料層於該基材的該下表面上,其中該第一防焊材料層的材質包括一熱固化防焊材料與一光固化防焊材料;對該第一防焊材料層進行一光固化程序以及一熱固化程序,以完全固化該第一防焊材料層;以及 圖案化該第一防焊材料層,而形成該第一圖案化防焊層。
- 如申請專利範圍第1項所述的封裝載板的製作方法,更包括:形成一第二圖案化防焊層於該基材的該上表面上,其中該第二圖案化防焊層暴露出部分該上表面。
- 如申請專利範圍第4項所述的封裝載板的製作方法,更包括:於壓合該載體與該基材之前,在該基材上形成一第一表面處理層以及一第二表面處理層,其中該第一表面處理層配置於該第二圖案化防焊層所暴露出的該上表面上,而該第二表面處理層配置於該第一圖案化防焊層所暴露出的該下表面上。
- 如申請專利範圍第1項所述的封裝載板的製作方法,其中壓合該載體與該基材的溫度介於90℃至220℃。
- 如申請專利範圍第1項所述的封裝載板的製作方法,其中該載體包括一核心介電層、一第一銅箔層以及一第二銅箔層,該第一銅箔層與該第二銅箔層分別位於該核心介電層的相對兩側上。
- 如申請專利範圍第1項所述的封裝載板的製作方法,其中該基材包括一底材、一第一導電層以及一第二導電層,該第一導電層與該第二導電層分別位於該底材的相對兩側上。
- 如申請專利範圍第1項所述的封裝載板的製作方法,其中壓合該載體與該基材時,該可剝離防焊層直接接觸該第一圖案化 防焊層且覆蓋該第一圖案化防焊層所暴露出的部分該下表面。
- 一種封裝載板,包括:一載體,具有一接合表面;一可剝離防焊層,配置於該載體的該接合表面上,且完全覆蓋該接合表面,其中該可剝離防焊層的材質包括一熱固化防焊材料及一光固化防焊材料,且該可剝離防焊層呈半固化態;一基材,具有彼此相對的一上表面與一下表面;以及一第一圖案化防焊層,配置於該基材的該下表面上,且暴露出部分該下表面,其中該載體透過該可剝離防焊層暫時性的黏合於該第一圖案化防焊層上。
- 如申請專利範圍第10項所述的封裝載板,其中該第一圖案化防焊層的材質包括一熱固化防焊材料與一光固化防焊材料,且該第一圖案化防焊層呈完全固化態。
- 如申請專利範圍第10項所述的封裝載板,更包括:一第二圖案化防焊層,配置於該基材的該上表面上,且暴露出部分該上表面。
- 如申請專利範圍第12項所述的封裝載板,其中該第二圖案化防焊層的材質包括一熱固化防焊材料與一光固化防焊材料,且該第二防焊材料層呈完全固化態。
- 如申請專利範圍第10項所述的封裝載板,其中該載體包括一核心介電層、一第一銅箔層以及一第二銅箔層,該第一銅箔層與該第二銅箔層分別位於該核心介電層的相對兩側上。
- 如申請專利範圍第10項所述的封裝載板,其中該基材包括一底材、一第一導電層以及一第二導電層,該第一導電層與該第二導電層分別位於該底材的相對兩側上。
- 如申請專利範圍第10項所述的封裝載板,其中該可剝離防焊層包括多個突出部,且該些突出部覆蓋該第一圖案化防焊層所暴露出的部分該下表面。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104101087A TWI586236B (zh) | 2015-01-13 | 2015-01-13 | 封裝載板及其製作方法 |
CN201510092200.9A CN105990156B (zh) | 2015-01-13 | 2015-03-02 | 封装载板及其制作方法 |
US14/686,785 US9668351B2 (en) | 2015-01-13 | 2015-04-15 | Package carrier and manufacturing method thereof |
JP2015168459A JP6121497B2 (ja) | 2015-01-13 | 2015-08-28 | パッケージキャリアおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104101087A TWI586236B (zh) | 2015-01-13 | 2015-01-13 | 封裝載板及其製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201626871A TW201626871A (zh) | 2016-07-16 |
TWI586236B true TWI586236B (zh) | 2017-06-01 |
Family
ID=56368043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104101087A TWI586236B (zh) | 2015-01-13 | 2015-01-13 | 封裝載板及其製作方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9668351B2 (zh) |
JP (1) | JP6121497B2 (zh) |
CN (1) | CN105990156B (zh) |
TW (1) | TWI586236B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210135111A (ko) | 2020-05-04 | 2021-11-12 | 삼성전자주식회사 | 반도체 패키지의 제조 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102804066A (zh) * | 2010-03-22 | 2012-11-28 | 株式会社Lg化学 | 光固化和热固化树脂组合物及防焊干膜 |
TWI429043B (zh) * | 2010-04-26 | 2014-03-01 | Advance Materials Corp | 電路板結構、封裝結構與製作電路板的方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5474958A (en) * | 1993-05-04 | 1995-12-12 | Motorola, Inc. | Method for making semiconductor device having no die supporting surface |
KR100674319B1 (ko) * | 2004-12-02 | 2007-01-24 | 삼성전기주식회사 | 얇은 코어층을 갖는 인쇄회로기판 제조방법 |
JP4933893B2 (ja) | 2006-12-28 | 2012-05-16 | パナソニック株式会社 | 熱プレス方法 |
JP5058929B2 (ja) | 2008-09-29 | 2012-10-24 | 京セラSlcテクノロジー株式会社 | 配線基板およびその製造方法 |
KR101627574B1 (ko) * | 2008-09-22 | 2016-06-21 | 쿄세라 코포레이션 | 배선 기판 및 그 제조 방법 |
KR20100043547A (ko) | 2008-10-20 | 2010-04-29 | 삼성전기주식회사 | 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법 |
KR101140982B1 (ko) * | 2010-09-07 | 2012-05-03 | 삼성전기주식회사 | 단층 인쇄회로기판 및 그 제조 방법 |
JP5625721B2 (ja) * | 2010-10-15 | 2014-11-19 | 日立化成株式会社 | 感光性樹脂組成物及びこれを用いた感光性エレメント |
TWI527173B (zh) * | 2013-10-01 | 2016-03-21 | 旭德科技股份有限公司 | 封裝載板 |
-
2015
- 2015-01-13 TW TW104101087A patent/TWI586236B/zh active
- 2015-03-02 CN CN201510092200.9A patent/CN105990156B/zh active Active
- 2015-04-15 US US14/686,785 patent/US9668351B2/en active Active
- 2015-08-28 JP JP2015168459A patent/JP6121497B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102804066A (zh) * | 2010-03-22 | 2012-11-28 | 株式会社Lg化学 | 光固化和热固化树脂组合物及防焊干膜 |
TWI429043B (zh) * | 2010-04-26 | 2014-03-01 | Advance Materials Corp | 電路板結構、封裝結構與製作電路板的方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2016131234A (ja) | 2016-07-21 |
CN105990156B (zh) | 2018-09-28 |
CN105990156A (zh) | 2016-10-05 |
TW201626871A (zh) | 2016-07-16 |
JP6121497B2 (ja) | 2017-04-26 |
US9668351B2 (en) | 2017-05-30 |
US20160204054A1 (en) | 2016-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI506709B (zh) | 封裝體及其製造方法 | |
JP5390346B2 (ja) | パッケージ基板の製造方法 | |
TWI591762B (zh) | 封裝裝置及其製作方法 | |
US20130049198A1 (en) | Semiconductor package structure and manufacturing method thereof | |
TWI474449B (zh) | 封裝載板及其製作方法 | |
TW201820944A (zh) | 線路板結構及其製作方法 | |
TWI586236B (zh) | 封裝載板及其製作方法 | |
TWI542271B (zh) | 封裝基板及其製作方法 | |
JP2012015484A (ja) | エンベデッド基板の製造方法 | |
TWI692846B (zh) | 散熱基板及其製作方法 | |
TW201630136A (zh) | 複合式電路板及其製作方法,以及半導體封裝結構 | |
TWI605741B (zh) | 線路板及其製作方法 | |
TWI607681B (zh) | 線路基板的製作方法 | |
KR102165170B1 (ko) | 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판 | |
TWI679926B (zh) | 基板結構及其製作方法 | |
CN100541753C (zh) | 电子器件及其制造方法 | |
JP6121934B2 (ja) | 配線基板の製造方法 | |
TW201541588A (zh) | 晶片封裝結構、製作方法及晶片封裝基板 | |
TW201532210A (zh) | 封裝裝置及其製作方法 | |
TWI738007B (zh) | 半導體封裝結構及其製造方法 | |
JP6216157B2 (ja) | 電子部品装置及びその製造方法 | |
CN111465167B (zh) | 基板结构及其制作方法 | |
TW201320285A (zh) | 內埋元件之多層基板的製造方法 | |
JP6075643B2 (ja) | 配線基板の製造方法 | |
TWI581685B (zh) | 線路結構及其製作方法 |