TWI738007B - 半導體封裝結構及其製造方法 - Google Patents
半導體封裝結構及其製造方法 Download PDFInfo
- Publication number
- TWI738007B TWI738007B TW108121270A TW108121270A TWI738007B TW I738007 B TWI738007 B TW I738007B TW 108121270 A TW108121270 A TW 108121270A TW 108121270 A TW108121270 A TW 108121270A TW I738007 B TWI738007 B TW I738007B
- Authority
- TW
- Taiwan
- Prior art keywords
- insulating material
- semi
- cured
- bumps
- cured insulating
- Prior art date
Links
Images
Landscapes
- Wire Bonding (AREA)
Abstract
一種半導體封裝結構,其包括線路基板、電子元件、多個凸塊以及絕緣層。電子元件配置於線路基板上。電子元件具有主動面以及位於主動面上的多個導電連接件,其中主動面面向線路基板。多個凸塊配置於多個導電連接件與線路基板之間。多個凸塊與線路基板電性連接。多個凸塊之間電性絕緣。絕緣層配置於多個凸塊之間。絕緣層於線路基板上的投影與多個凸塊於線路基板上的投影不重疊。另提供一種半導體封裝結構的製造方法。
Description
本發明是有關於一種封裝結構及其製造方法,且特別是有關於一種半導體封裝結構及其製造方法。
目前半導體產業中,在半導體封裝結構的凸塊間距朝細間距(Fine Pitch)發展等趨勢下,於迴焊(reflow)後,凸塊之間橋接(solder bridge)的風險也大幅提高,因此如何有效降低半導體封裝結構中凸塊之間橋接的風險實為亟欲解決的重要課題。
本發明提供一種半導體封裝結構及其製造方法,其可以有效降低半導體封裝結構中凸塊之間橋接的風險。
本發明提供一種半導體封裝結構的製造方法,包括至少以下步驟。提供電子元件,其中電子元件具有主動面以及位於主動面上的多個導電連接件。形成半固化絕緣材料於多個導電連接件之間。形成半固化導電材料於多個導電連接件上。提供線路基板,其中線路基板上具有圖案化線路層。進行接合步驟,以主動面面向圖案化線路層的方式接合。進行加熱步驟,以使半固化絕緣材料完全固化成絕緣層及半固化導電材料完全固化成多個凸塊。多個凸塊與圖案化線路層電性連接。多個凸塊之間藉由絕緣層電性絕緣。
本發明的半導體封裝結構包括線路基板、電子元件、多個凸塊以及絕緣層。電子元件配置於線路基板上。電子元件具有主動面以及位於主動面上的多個導電連接件,其中主動面面向線路基板。多個凸塊配置於多個導電連接件與線路基板之間。多個凸塊與線路基板電性連接。多個凸塊之間電性絕緣。絕緣層配置於多個凸塊之間。絕緣層於線路基板上的投影與多個凸塊於線路基板上的投影不重疊。
基於上述,本發明的半導體封裝結構中,由於多個凸塊之間電性絕緣,且絕緣層於線路基板上的投影與多個凸塊於線路基板上的投影不重疊,因此可以有效降低半導體封裝結構中凸塊之間橋接的風險。此外,由於使用半固化絕緣材料形成絕緣層及使用半固化導電材料形成多個凸塊,僅需進行較低溫的加熱固化製程,可以不用進行迴焊製程,因此可以降低製程溫度且簡化製程步驟。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
本文所使用之方向用語(例如,上、下、右、左、前、後、頂部、底部)僅作為參看所繪圖式使用且不意欲暗示絕對定向。
除非另有明確說明,否則本文所述任何方法絕不意欲被解釋為要求按特定順序執行其步驟。
參照本實施例之圖式以更全面地闡述本發明。然而,本發明亦可以各種不同的形式體現,而不應限於本文中所述之實施例。圖式中的層或區域的厚度、尺寸或大小會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件,以下段落將不再一一贅述。
本文中術語「半固化」代表材料呈現部分固化之半固化狀態(B-stage),而術語「完全固化」代表材料呈現完全固化之固態(C-stage)。
圖1A至圖1D是依據本發明一實施例的半導體封裝結構的部分製造方法的部分剖面示意圖。圖1E是依據本發明一實施例的半導體晶圓的俯視示意圖。
在本實施例中,半導體封裝結構10的製造方法可以包括以下步驟。
請參照圖1A,提供電子元件100。電子元件100具有主動面100a以及位於主動面100a上的多個導電連接件102。在本實施例中,如圖1E所示,電子元件100可以是選自半導體晶圓30的其中之一的晶片。
導電連接件102可以是導電柱(conductive pillar)或具有其他形式或形狀的導電結構。導電連接件102的材料可以是銅,但本發明不限於此。導電連接件102可以藉由電鍍、沉積或其他適宜的製程來形成。
請同時參照圖1A與圖1B,在提供電子元件100後,可以於多個導電連接件102之間形成絕緣材料1101。絕緣材料1101可以包括完全固化絕緣材料1102與半固化絕緣材料1103。
在本實施例中,形成絕緣材料1101的步驟可以如下。
請參照圖1A,首先,於多個導電連接件102之間形成完全固化絕緣材料1102。在本實施例中,可以於完全固化絕緣材料1102遠離電子元件100的主動面100a的表面1102a形成凹槽O1。凹槽O1可以是不暴露出電子元件100的主動面100a。
在一實施例中,完全固化絕緣材料1102的凹槽O1可以藉由具有對應凹槽O1形狀的模具(未繪示)所形成,但本發明不限於此。在一些其他的實施例中,具有凹槽O1的完全固化絕緣材料1102可以藉由噴塗或3D列印等方式所形成。
請參照圖1B,於形成完全固化絕緣材料1102之後,於完全固化絕緣材料1102上形成半固化絕緣材料1103。舉例而言,半固化絕緣材料1103可以是形成於多個導電連接件102之間。在本實施例中,半固化絕緣材料1103可以是填入凹槽O1中。部分的完全固化絕緣材料1102可以是夾於主動面100a與半固化絕緣材料1103之間。半固化絕緣材料1103可以是內嵌於完全固化絕緣材料1102中。
在本實施例中,完全固化絕緣材料1102與半固化絕緣材料1103可以是熱固性樹脂。完全固化絕緣材料1102的材料可以不同於半固化絕緣材料1103。
請繼續參照圖1B,於形成完全固化絕緣材料1102之後,於每一導電連接件102上形成半固化導電材料1201,其中部分完全固化絕緣材料1102夾於半固化絕緣材料1103與半固化導電材料1201之間。半固化導電材料1201的邊緣1201s可以是與導電連接件102的邊緣102s相互切齊,但本發明不限於此。
半固化導電材料1201的材料例如是導電膠。在一實施例中,半固化導電材料1201中可以具有導電粒子,但本發明不限於此。
應說明的是,本發明不限制半固化絕緣材料1103與半固化導電材料1201的形成順序。在一實施例中,可以是形成半固化絕緣材料1103之後形成半固化導電材料1201。在另一實施例中,可以是形成半固化導電材料1201之後形成半固化絕緣材料1103。在又一實施例中,可以是於同一製程中同時形成半固化導電材料1201與半固化絕緣材料1103。
在本實施例中,由於完全固化絕緣材料1102的凹槽O1及完全固化絕緣材料1102之間所形成的空間可以定義出半固化絕緣材料1103與半固化導電材料1201的形成區域,因此藉由完全固化絕緣材料1102可以使半固化絕緣材料1103與半固化導電材料1201更準確且牢固地被形成在欲形成區域上。此外,凹槽O1兩側的完全固化絕緣材料1102可以更有效地隔開後續形成的半固化絕緣材料1103與半固化導電材料1201。
請參照圖1C,於形成半固化絕緣材料1103與半固化導電材料1201之後,提供線路基板130,其中線路基板130上具有圖案化線路層132。在一實施例中,圖案化線路層132上還包括防焊層140,因此可以有效地維持圖案化線路層132的特性。
接著,進行接合步驟,以電子元件100的主動面100a面向圖案化線路層132方式接合。
在本實施例中,如圖1C所示,在進行接合步驟之後以及進行加熱步驟(繪示於圖1D)之前,半固化絕緣材料1103與半固化導電材料1201可以分別包覆部分圖案化線路層132。舉例而言,半固化絕緣材料1103可以包覆多個導電連接件102之間的部分圖案化線路層132。由於半固化絕緣材料1103與半固化導電材料1201呈現半固化狀態,因此可以良好地包覆部分圖案化線路層132。
請參照圖1D,進行接合步驟之後,進行加熱步驟,以使半固化絕緣材料1103完全固化成絕緣層110及半固化導電材料1201完全固化成多個凸塊120。
在本實施例中,絕緣層110於線路基板130上的投影與多個凸塊120於線路基板130上的投影不重疊。在一實施例中,絕緣層110的接觸面110a與凸塊120的接觸面120a基本上共面。
在本實施例中,進行加熱步驟之後,半固化絕緣材料1103與完全固化絕緣材料1102可以形成絕緣層110。舉例而言,完全固化絕緣材料1102與半固化絕緣材料1103於加熱步驟中可以先短暫呈現熔融狀混合在一起,待加熱至固化溫度時重新完全固化形成絕緣層110。固化溫度例如是120℃~150℃。
應說明的是,儘管圖1D的絕緣層110中並未繪示出介面(interface),然而,由於半固化絕緣材料1103與完全固化絕緣材料1102為不同製程所形成,因此,由半固化絕緣材料1103與完全固化絕緣材料1102形成的絕緣層110中會具有介面。
在本實施例中,由於半固化絕緣材料1103與半固化導電材料1201可以良好地包覆部分圖案化線路層132,因此上述材料完全固化後可以更確實地進行電性連接或電性絕緣。
在本實施例中,多個凸塊120與圖案化線路層132電性連接;而多個凸塊120之間藉由絕緣層110電性絕緣。換句話說,多個凸塊120之間不用額外形成底膠(underfill),可以經由絕緣層110電性絕緣。
在本實施例中,由於半固化導電材料1201完全固化後,較不會進行側向擴張,因此每一凸塊120與每一導電連接件102的形狀與尺寸基本上相同。此外,多個凸塊120之間可以藉由絕緣層110電性絕緣,因此可以有效降低半導體封裝結構10中凸塊120之間橋接的風險。
在本實施例中,由於使用半固化絕緣材料1103形成絕緣層110及使用半固化導電材料1201形成多個凸塊120,僅需進行較低溫的加熱固化製程,可以不用進行迴焊製程,因此可以降低製程溫度且簡化製程步驟。
經過上述製程後即可大致上完成本實施例之半導體封裝結構10的製作。半導體封裝結構10包括線路基板130、電子元件100、多個凸塊120以及絕緣層110。電子元件100配置於線路基板130上。電子元件100具有主動面100a以及位於主動面100a上的多個導電連接件102。主動面100a面向線路基板130。多個凸塊120配置於多個導電連接件102與線路基板130之間。多個凸塊120與線路基板130電性連接。多個凸塊120之間電性絕緣。絕緣層110配置於多個凸塊120之間。絕緣層110於線路基板130上的投影與多個凸塊120於線路基板130上的投影不重疊。
在半導體封裝結構10中,由於多個凸塊120之間電性絕緣,且絕緣層110於線路基板130上的投影與多個凸塊120於線路基板130上的投影不重疊,因此可以有效降低半導體封裝結構10中凸塊120之間橋接的風險。
圖2A至圖2D是依據本發明又一實施例的半導體封裝結構的部分製造方法的部分剖面示意圖。在本實施例中,半導體封裝結構20與半導體封裝結構10相似,其類似的構件以相同的標號表示,且具有類似的功能、材質或形成方式,並省略描述。
請參照圖2A,本實施例的半導體封裝結構20與半導體封裝結構10相似,其主要差別在於完全固化絕緣材料2102上不具有凹槽。舉例而言,完全固化絕緣材料2102的頂面2102a與多個導電連接件102的頂面102a基本上共面,但本發明不限於此。
請參照圖2B,與圖1B類似,在本實施例中,於形成完全固化絕緣材料2102之後,於完全固化絕緣材料2102上形成半固化絕緣材料2103以及半固化導電材料1201。半固化絕緣材料2103的邊緣2103s可以是與半固化導電材料1201的邊緣1201s切齊。
在此,完全固化絕緣材料2102與半固化絕緣材料2103的材料與形成方法類似於完全固化絕緣材料1102與半固化絕緣材料2103,於此不再贅述。
請參照圖2C、2D,與圖1C、1D類似,提供線路基板130,其中線路基板130上具有圖案化線路層132。進行接合步驟,以電子元件100的主動面100a面向圖案化線路層132方式接合。進行接合步驟之後,進行加熱步驟,半固化絕緣材料1103完全固化成絕緣層110及半固化導電材料1201完全固化成多個凸塊120。
圖3A至圖3B是依據本發明再一實施例的半導體封裝結構的部分製造方法的部分剖面示意圖。在本實施例中,半導體封裝結構與半導體封裝結構20相似,其類似的構件以相同的標號表示,且具有類似的功能、材質或形成方式,並省略描述。
本實施例的半導體封裝結構與半導體封裝結構20相似,其主要差別在於形成半固化絕緣材料3103的步驟在形成完全固化絕緣材料3102的步驟之前。
請參照圖3A,在本實施例中,提供電子元件100。電子元件100具有主動面100a以及位於主動面100a上的多個導電連接件102。接著,於多個導電連接件102之間形成半固化絕緣材料3103,其中半固化絕緣材料3103的高度H1大於導電連接件102的高度H2。
請參照圖3B,加熱部分半固化絕緣材料3103使其完全固化,以形成完全固化絕緣材料3102,其中完全固化絕緣材料3102位於未完全固化的半固化絕緣材料3103與主動面100a之間。在一實施例中,由於完全固化絕緣材料3102與半固化絕緣材料3103是以不同狀態重新熔融成後續形成的絕緣層,因此,在本實施例中,後續形成的絕緣層中可以具有介面。接著,可以接續圖2B之後的步驟,於此不再贅述。
綜上所述,本發明的半導體封裝結構中,由於多個凸塊之間電性絕緣,且絕緣層於線路基板上的投影與多個凸塊於線路基板上的投影不重疊,因此可以有效降低半導體封裝結構中凸塊之間橋接的風險。此外,由於使用半固化絕緣材料形成絕緣層及使用半固化導電材料形成多個凸塊,僅需進行較低溫的加熱固化製程,可以不用進行迴焊製程,因此可以降低製程溫度且簡化製程步驟。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、20:半導體封裝結構
30:半導體晶圓
100:電子元件
100a:主動面
102:導電連接件
102a、2102a:頂面
102s、1201s、2103s:邊緣
110:絕緣層
110a、120a:接觸面
1101:絕緣材料
1102、2102、3102:完全固化絕緣材料
1102a:表面
1103、2103、3103:半固化絕緣材料
120:凸塊
1201:半固化導電材料
130:線路基板
132:圖案化線路層
140:防焊層
H1、H2:高度
O1:凹槽
圖1A至圖1D是依據本發明一實施例的半導體封裝結構的部分製造方法的部分剖面示意圖。
圖1E是依據本發明一實施例的半導體晶圓的俯視示意圖。
圖2A至圖2D是依據本發明又一實施例的半導體封裝結構的部分製造方法的部分剖面示意圖。
圖3A至圖3B是依據本發明再一實施例的半導體封裝結構的部分製造方法的部分剖面示意圖。
10:半導體封裝結構
100:電子元件
100a:主動面
102:導電連接件
102s:邊緣
110:絕緣層
110a、120a:接觸面
120:凸塊
130:線路基板
132:圖案化線路層
140:防焊層
Claims (10)
- 一種半導體封裝結構的製造方法,包括:提供電子元件,其中所述電子元件具有主動面以及位於所述主動面上的多個導電連接件;形成半固化絕緣材料於所述多個導電連接件之間;形成半固化導電材料於所述多個導電連接件上;提供線路基板,其中所述線路基板上具有圖案化線路層;進行接合步驟,以所述主動面面向所述圖案化線路層的方式接合;以及進行加熱步驟,以使所述半固化絕緣材料完全固化成絕緣層及所述半固化導電材料完全固化成多個凸塊,其中:所述多個凸塊與所述圖案化線路層電性連接;且所述多個凸塊之間藉由所述絕緣層電性絕緣。
- 如申請專利範圍第1項所述的半導體封裝結構的製造方法,其中進行所述接合步驟時,所述半固化絕緣材料包覆所述多個導電連接件之間的部分所述圖案化線路層。
- 如申請專利範圍第1項所述的半導體封裝結構的製造方法,其中提供所述電子元件的步驟與形成所述半固化絕緣材料的步驟之間包括:形成完全固化絕緣材料於所述多個導電連接件之間,其中部分所述完全固化絕緣材料夾於所述主動面與所述半固化絕緣材料 之間,且進行所述加熱步驟後,所述完全固化絕緣材料與所述半固化絕緣材料形成所述絕緣層。
- 如申請專利範圍第3項所述的半導體封裝結構的製造方法,其中形成所述半固化絕緣材料的步驟包括:形成凹槽於所述完全固化絕緣材料遠離所述主動面的表面;以及填入所述半固化絕緣材料於所述凹槽中。
- 如申請專利範圍第3項所述的半導體封裝結構的製造方法,其中所述完全固化絕緣材料的頂面與所述多個導電連接件的頂面基本上共面。
- 如申請專利範圍第3項所述的半導體封裝結構的製造方法,其中所述完全固化絕緣材料的材料不同於所述半固化絕緣材料的材料。
- 如申請專利範圍第3項所述的半導體封裝結構的製造方法,其中藉由加熱部分所述半固化絕緣材料使其完全固化,以形成所述完全固化絕緣材料。
- 一種半導體封裝結構,包括:線路基板,具有圖案化線路層;電子元件,配置於所述線路基板上,其中:所述電子元件具有主動面以及位於所述主動面上的多個導電連接件;且所述主動面面向所述線路基板; 多個凸塊,配置於所述多個導電連接件與所述線路基板之間,其中:多個凸塊與所述線路基板電性連接;所述多個凸塊之間電性絕緣;所述多個凸塊包覆部分所述圖案化線路層;且所述多個導電連接件與所述多個凸塊直接接觸;以及絕緣層,配置於所述多個凸塊之間,其中所述絕緣層於所述線路基板上的投影與所述多個凸塊於所述線路基板上的投影不重疊。
- 如申請專利範圍第8項所述的半導體封裝結構,其中所述絕緣層中具有介面。
- 如申請專利範圍第8項所述的半導體封裝結構,其中所述多個導電連接件的邊緣及所述多個凸塊的邊緣相互切齊。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108121270A TWI738007B (zh) | 2019-06-19 | 2019-06-19 | 半導體封裝結構及其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108121270A TWI738007B (zh) | 2019-06-19 | 2019-06-19 | 半導體封裝結構及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202101620A TW202101620A (zh) | 2021-01-01 |
TWI738007B true TWI738007B (zh) | 2021-09-01 |
Family
ID=75234904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108121270A TWI738007B (zh) | 2019-06-19 | 2019-06-19 | 半導體封裝結構及其製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI738007B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009057654A1 (ja) * | 2007-11-01 | 2009-05-07 | Dai Nippon Printing Co., Ltd. | 部品内蔵配線板、部品内蔵配線板の製造方法 |
US7811835B2 (en) * | 2004-08-05 | 2010-10-12 | Fujitsu Limited | Method for processing a base that includes connecting a first base to a second base with an insulating film |
TW201112385A (en) * | 2009-09-30 | 2011-04-01 | Advanced Semiconductor Eng | Package process and package structure |
-
2019
- 2019-06-19 TW TW108121270A patent/TWI738007B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7811835B2 (en) * | 2004-08-05 | 2010-10-12 | Fujitsu Limited | Method for processing a base that includes connecting a first base to a second base with an insulating film |
WO2009057654A1 (ja) * | 2007-11-01 | 2009-05-07 | Dai Nippon Printing Co., Ltd. | 部品内蔵配線板、部品内蔵配線板の製造方法 |
TW201112385A (en) * | 2009-09-30 | 2011-04-01 | Advanced Semiconductor Eng | Package process and package structure |
Also Published As
Publication number | Publication date |
---|---|
TW202101620A (zh) | 2021-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10535616B2 (en) | Warpage control in package-on-package structures | |
TWI751530B (zh) | 半導體裝置之製造方法 | |
CN105493269B (zh) | 超微间距PoP无芯封装 | |
KR101476883B1 (ko) | 3차원 패키징을 위한 응력 보상층 | |
TW201405735A (zh) | 柵格扇出晶圓級封裝和製造柵格扇出晶圓級封裝的方法 | |
US8274153B2 (en) | Electronic component built-in wiring substrate | |
TW201426928A (zh) | 具有在封裝間之電絕緣材料之層疊封裝(PoP) | |
TWI621187B (zh) | 封裝堆疊結構及其製造方法 | |
TWI619223B (zh) | 堆疊的半導體封裝以及其之製造方法 | |
US20200251395A1 (en) | Electronic structure and manufacturing method thereof | |
US10734345B2 (en) | Packaging through pre-formed metal pins | |
TW201826417A (zh) | 電子結構製程 | |
US9905438B2 (en) | Method of manufacturing package substrate and semiconductor package | |
US9953964B2 (en) | Method for manufacturing semiconductor package | |
TWI738007B (zh) | 半導體封裝結構及其製造方法 | |
TW201448071A (zh) | 晶片堆疊、具有晶片堆疊之半導體裝置及晶片堆疊之製造方法 | |
US10528104B2 (en) | System and methods for substrates | |
CN109637995B (zh) | 基板结构、封装结构及其制造方法 | |
US9385097B2 (en) | Bump-on-trace methods and structures in packaging | |
KR101923039B1 (ko) | 패키지 구조물 및 그 제조 방법 | |
CN220796738U (zh) | 封装结构 | |
TWI512921B (zh) | 載板結構與晶片封裝結構及其製作方法 | |
KR102041599B1 (ko) | 패키지 구조물 | |
KR101835566B1 (ko) | 패키지 구조물 및 그 제조 방법 | |
JP2023092306A (ja) | 半導体装置 |