TWI542271B - 封裝基板及其製作方法 - Google Patents

封裝基板及其製作方法 Download PDF

Info

Publication number
TWI542271B
TWI542271B TW104104529A TW104104529A TWI542271B TW I542271 B TWI542271 B TW I542271B TW 104104529 A TW104104529 A TW 104104529A TW 104104529 A TW104104529 A TW 104104529A TW I542271 B TWI542271 B TW I542271B
Authority
TW
Taiwan
Prior art keywords
layer
copper foil
substrate
metal
foil layer
Prior art date
Application number
TW104104529A
Other languages
English (en)
Other versions
TW201630495A (zh
Inventor
王金勝
陳建銘
Original Assignee
旭德科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旭德科技股份有限公司 filed Critical 旭德科技股份有限公司
Priority to TW104104529A priority Critical patent/TWI542271B/zh
Priority to US14/685,610 priority patent/US9458540B2/en
Priority to CN201510176750.9A priority patent/CN106158667B/zh
Priority to JP2015169787A priority patent/JP6126179B2/ja
Application granted granted Critical
Publication of TWI542271B publication Critical patent/TWI542271B/zh
Publication of TW201630495A publication Critical patent/TW201630495A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D65/00—Wrappers or flexible covers; Packaging materials of special type or form
    • B65D65/38—Packaging materials of special type or form
    • B65D65/40—Applications of laminates for particular packaging purposes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/02—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by a sequence of laminating steps, e.g. by adding new layers at consecutive laminating stations
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/04—Punching, slitting or perforating
    • B32B2038/047—Perforating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00—Metals, their alloys or their compounds
    • B32B2311/12—Copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/06—Embossing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • General Chemical & Material Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

封裝基板及其製作方法
本發明是有關於一種基板結構及其製作方法，且特別是有關於一種封裝基板及其製作方法。
目前，具有內埋式銅塊的封裝基板大都是透過雷射切割的方式，將大塊的銅板切割製作成小銅塊使用。然而，透過雷射切割的程序相當耗時且所需的成本較高，並不適於大量生產。
本發明提供一種封裝基板及其製作方法，可有效降低成本與節省製程時間。
本發明的封裝基板的製作方法，其包括以下步驟。形成一第一底材。以電鍍的方式形成多個金屬凸塊於第一底材上，其中金屬凸塊暴露出部分第一底材。提供一第二底材，第二底材具有彼此相對的一上表面與一下表面、一核心介電層、一第一銅箔 層、一第二銅箔層以及多個容置凹槽。第一銅箔層與第二銅箔層分別位於核心介電層彼此相對的兩側表面上，而容置凹槽由下表面延伸穿過第二銅箔層與核心介電層而暴露出部分第一銅箔層。形成一黏著層於容置凹槽的內壁。壓合第一底材與第二底材，以使金屬凸塊容置於容置凹槽內，且金屬凸塊透過黏著層而固定於容置凹槽內。移除第一底材，其中每一金屬凸塊的一底表面與第二底材的下表面齊平。形成多個從第二底材的上表面延伸至金屬凸塊的盲孔。形成一導電材料層於第一銅箔層以及第二銅箔層上，其中導電材料層覆蓋第一銅箔層、第二銅箔層以及金屬凸塊的底表面，且導電材料層填滿盲孔而定義出多個導通孔。圖案化導電材料層而形成一第一圖案化金屬層以及一第二圖案化金屬層，其中第一圖案化金屬層位於第一銅箔層上且連接導通孔，而第二圖案化金屬層位於第二銅箔層上，且第一圖案化金屬層與第二圖案化金屬層分別暴露出核心介電層的部分兩側表面。
在本發明的一實施例中，上述的形成第一底材的步驟包括：提供一介電層、一第一離形層、一第二離形層以及一銅層；壓合介電層、第一離形層、第二離形層以及銅層，其中第一離形層與第二離形層分別位於介電層的彼此相對的兩側表面上，而銅層位於第一離形層上；形成一鎳層於銅層上，其中鎳層覆蓋銅層，而形成第一底材。
在本發明的一實施例中，上述的金屬凸塊位於鎳層上且暴露出部分鎳層。
在本發明的一實施例中，上述的形成金屬凸塊的步驟包括：以鎳層為一電鍍種子層，藉由電鍍、曝光、顯影及蝕刻方式形成金屬凸塊。
在本發明的一實施例中，上述的移除第一底材的步驟包括：透過剝離程序，分開第一離形膜與第一金屬層；以及透過蝕刻程序，移除銅層與鎳層，而暴露出金屬凸塊的底表面以及第二底材的下表面。
在本發明的一實施例中，上述的每一盲孔為一雷射盲孔。
在本發明的一實施例中，上述的形成導電材料層的步驟包括：以第一銅箔層與第二銅箔層為電鍍種子層，以電鍍方式形成導電材料層。
本發明的封裝基板，其包括一底材、一黏著層、多個金屬凸塊、多個導通孔、一第一圖案化金屬層以及一第二圖案化金屬層。底材具有彼此相對的一上表面與一下表面、一核心介電層、一第一銅箔層、一第二銅箔層以及多個容置凹槽。第一銅箔層與第二銅箔層分別位於核心介電層彼此相對的兩側表面上，而容置凹槽由下表面延伸穿過第二銅箔層與核心介電層而暴露出部分第一銅箔層。黏著層配置於容置凹槽的內壁。金屬凸塊分別配置於容置凹槽內，其中金屬凸塊透過黏著層而固定於容置凹槽內，且每一金屬凸塊的一底表面與底材的下表面齊平。導通孔穿過第一銅箔層而延伸至金屬凸塊。第一圖案化金屬層覆蓋第一銅箔層且連接導通孔。第二圖案化金屬層覆蓋第二銅箔層與金屬凸塊的底 表面，其中第一圖案化金屬層與第二圖案化金屬層分別暴露出核心介電層的部分兩側表面。
在本發明的一實施例中，上述的每一導通孔的一上表面與第一圖案化金屬層的一頂表面齊平。
在本發明的一實施例中，上述的金屬凸塊連接對應的導通孔與第二圖案化金屬層。
基於上述，本發明是先於第一底材上透過電鍍的方式來形成多個金屬凸塊，之後再將此形成有金屬凸塊的第一底材與具有容置凹槽的第二底材相互壓合，而形成具有內埋金屬凸塊的基板。相較於習知具有內埋式銅塊的基板要透過雷射切割銅板來形成小銅塊而言，本發明的封裝基板的製作方法可有效降低製作成本且可有效節省製程時間。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10‧‧‧封裝基板
20‧‧‧封裝結構
100‧‧‧第一底材
110‧‧‧介電層
120‧‧‧第一離形層
130‧‧‧第二離形層
140‧‧‧銅層
150‧‧‧鎳層
200‧‧‧第二底材
200a‧‧‧上表面
200b‧‧‧下表面
210‧‧‧核心介電層
220‧‧‧第一銅箔層
230、230a‧‧‧第二銅箔層
310‧‧‧黏著層
320‧‧‧導電材料層
330‧‧‧第一圖案化金屬層
340‧‧‧第二圖案化金屬層
350、360‧‧‧晶片
A‧‧‧切割線
B‧‧‧盲孔
C‧‧‧導通孔
L‧‧‧底表面
M‧‧‧金屬凸塊
S‧‧‧容置凹槽
U‧‧‧上表面
T‧‧‧頂表面
圖1A至圖1P繪示為本發明的一實施例的一種封裝基板的製作方法的剖面示意圖。
圖2繪示為至少一晶片配置於本發明的封裝基板的剖面示意圖。
圖1A至圖1P繪示為本發明的一實施例的一種封裝基板的製作方法的剖面示意圖。依照本實施例的封裝基板的製作方法，首先，請參考圖1C，形成一第一底材100。詳細來說，形成第一底材100的步驟，首先，請參考圖1A，提供一介電層110、一第一離形層120、一第二離形層130以及一銅層140。接著，請參考圖1B，透過熱壓合的方式壓合介電層110、第一離形層120、第二離形層130以及銅層140，其中第一離形層120與第二離形層130分別位於介電層110的彼此相對的兩側表面上，而銅層140位於第一離形層120上且覆蓋第一離形層120與部分介電層110的正面。如圖1B所示，第二離形層130完全覆蓋介電層110的背面，而第一離形層120並未完全覆蓋介電層110的正面，此目的在於做為後續解板的對位標誌。之後，請參考圖1C，形成一鎳層150於銅層140上，其中鎳層150覆蓋銅層140，而形成第一底材100。此處，形成鎳層150的方法例如是電鍍法，但並不以此為限。
接著，請參考圖1D，以電鍍的方式形成多個金屬凸塊M於第一底材100上，其中金屬凸塊M暴露出部分第一底材100。詳細來說，在本實施例中，形成金屬凸塊M的步驟包括：以鎳層150為一電鍍種子層，先透過電鍍的方式來形成電鍍金屬層(未繪示)。接著，形成一光阻層(未繪示)於電鍍金屬層上，並透過曝光與顯影的方式來形成一圖案化光阻層(未繪示)。此時，圖案化光阻層形成在電鍍金屬層上，因此可以以圖案化光阻層做為蝕刻 罩幕，蝕刻電鍍金屬層而形成金屬凸塊M。之後，在移除圖案化光阻層，而完成金屬凸塊M的製作。此處，所形成的金屬凸塊M位於鎳層150上且暴露出部分鎳層150。
接著，請先參考圖1G，提供一第二底材200。詳細來說，請參考圖1E，形成第二底材200的步驟包括：提供一核心介電層210、一第一銅箔層220、一第二銅箔層230，其中第一銅箔層220與第二銅箔層230分別位於核心介電層210彼此相對的兩側表面上，且第一銅箔層220具有一上表面200a，而該第二銅箔層230具有一下表面200b。接著，請參考圖1F，形成一圖案化光阻層(未繪示)於第二銅箔層230上，並以圖案化光阻層做為一蝕刻罩幕而形成一第二銅箔層230a。之後，請參考圖1G，以第二銅箔層230a為一雷射遮罩，對核心介電層210雷射而形成多個容置凹槽S。此處，容置凹槽S由下表面200b延伸穿過第二銅箔層230a與核心介電層210而暴露出部分第一銅箔層220。至此，以完成第二底材200的製作。
簡言之，第二底材200是由核心介電層210、第一銅箔層220以及第二銅箔層230a所組成，其中第二底材200的上表面，即為第一銅箔層220的上表面200a，而第二底材200的下表面，即為第二銅箔層230a的下表面200b，且第二底材200具有由下表面200b延伸穿過第二銅箔層230a與核心介電層210而暴露出部分第一銅箔層220的容置凹槽S。
接著，請參考圖1H，形成一黏著層310於容置凹槽S的 內壁。此處，因為毛細現象的關係，所以黏著層310呈弧狀配置於容置凹槽S的內壁上。
接著，請同時參考圖1I與圖1J，將第二底材200放置第一底材100的上方，並以熱壓合的方式壓合第一底材100與第二底材200，而使金屬凸塊M容置於容置凹槽S內，且金屬凸塊M透過黏著層310而固定於容置凹槽S內。此處，如圖1J所示，金屬凸塊M直接接觸黏著層310且完全緊密地位於容置凹槽S內。
接著，請參考圖1K，進行一解板程序，以沿著切割線A來切割第一底材100與第二底材200。此處，切割線A的位置是在第一底材100的第一離形層120的邊緣。
接著，請參考圖1M，移除第一底材100。詳細來說，移除第一底100的步驟包括：首先，請參考圖1K與圖1L，透過剝離程序，分開第一離形膜120與第一金屬層140；接著，請參考圖1M透過蝕刻程序，移除銅層140與鎳層150，而暴露出金屬凸塊M的一底表面L以及第二底材200的下表面200b。此處，每一金屬凸塊M的底表面L與第二底材200的下表面200b實質上齊平。
接著，請參考圖1N，形成多個從第二底材200的上表面200a延伸至金屬凸塊M的盲孔B。此處，形成盲孔B的方法例如是雷射燒蝕，故每一盲孔B可視為一雷射盲孔。
之後，請參考圖1O，形成一導電材料層320於第一銅箔層220以及第二銅箔層230a上，其中導電材料層320覆蓋第一銅箔層220、第二銅箔層230a以及金屬凸塊M的底表面L，且導電 材料層320填滿盲孔B而定義出多個導通孔C。此處，形成導電材料層320的步驟包括：以第一銅箔層220與第二銅箔層230a為電鍍種子層，以電鍍方式形成導電材料層320。
最後，請參考圖1P，圖案化導電材料層320而形成一第一圖案化金屬層330以及一第二圖案化金屬層340，其中第一圖案化金屬層330位於第一銅箔層220上且連接導通孔C，而第二圖案化金屬層340位於第二銅箔層230上，且第一圖案化金屬層330與第二圖案化金屬層340分別暴露出核心介電層210的部分兩側表面。至此，已完成封裝基板10的製作。
在結構上，請再參考圖1P，本實施例的封裝基板10，其包括底材(即第二底材200)、黏著層310、金屬凸塊M、導通孔C、第一圖案化金屬層330以及第二圖案化金屬層340。底材200具有彼此相對的上表面200a與下表面200b、核心介電層210、第一銅箔層220、第二銅箔層230a以及容置凹槽S。第一銅箔層220與第二銅箔層230a分別位於核心介電層210彼此相對的兩側表面上，而容置凹槽S由下表面200b延伸穿過第二銅箔層230a與核心介電層210而暴露出部分第一銅箔層220。黏著層3310配置於容置凹槽S的內壁。
再者，金屬凸塊M分別配置於容置凹槽S內，其中金屬凸塊M透過黏著層310而固定於容置凹槽S內，且每一金屬凸塊M的底表面L與底材200的下表面200b齊平。導通孔C穿過第一銅箔層220而延伸至金屬凸塊M。第一圖案化金屬層330覆蓋第 一銅箔層220且連接導通孔C。第二圖案化金屬層340覆蓋第二銅箔層230與金屬凸塊M的底表面L，其中第一圖案化金屬層330與第二圖案化金屬層340分別暴露出核心介電層210的部分兩側表面。此處，如圖1P所示，每一導通孔C的上表面U與第一圖案化金屬層330的一頂表面T實質上齊平。而，金屬凸塊M連接對應的導通孔C與第二圖案化金屬層340。換言之，金屬凸塊M是內埋於第二底材200內。
由於本實施例是先透過電鍍的方式將金屬凸塊M形成於第一底材100上，接著，再提供具有容置凹槽S的第二底材200，之後，再將形成有金屬凸塊M的第一底材與具有容置凹槽S的第二底材透過壓合的方式來組裝，最後，再移除第一底材100，並對位於第二底材上的元件進行電路佈局，即可形成具有內埋式金屬凸塊M的封裝基板10。相較於習知具有內埋式銅塊的基板是要透過雷射切割銅板來形成小銅塊而言，本實施例形成金屬凸塊M的方式可有效降低封裝基板10的製作成本，且可有效降低封裝基板10的製作工時。再者，透過於第二底材200的容置凹槽S內配置黏著層310，並使金屬凸塊M透過黏著層310而固定於容置凹槽S內，可有效提供封裝基板10的結構可靠度。此外，將金屬凸塊M內埋至第二底材200之後，便移除第一底材100，可有效降低整體封裝基板10的厚度。
在後續封裝基板10的應用中，請參考圖2，可將晶片350透過打線接合的方式與本實施例的封裝基板10電性連接，或者 是，以可將晶片360透過覆晶接合的方式與封裝基板10電性連接，而形成所謂的封裝結構20。此時，晶片350與晶片360運作時所產生的熱能，可直接依序透過封裝基板10的第一圖案化金屬層330、導通孔C、金屬凸塊M以及第二圖案化金屬層340而傳遞至外界，可具有較佳的散熱效果。
綜上所述，本發明是先於第一底材上透過電鍍的方式來形成多個金屬凸塊，之後再將此形成有金屬凸塊的第一底材與具有容置凹槽的第二底材相互壓合，而形成具有內埋金屬凸塊的基板。本發明具有內埋式銅塊的基板是透過雷射切割銅板來形成小銅塊而言，本發明的封裝基板的製作方法可有效降低製作成本且可有效節省製程時間。金屬凸塊透過黏著層而固定於容置凹槽內，可有效提供封裝基板的結構可靠度。此外，晶片運作時所產生的熱能，可直接依序透過封裝基板的第一圖案化金屬層、導通孔、金屬凸塊以及第二圖案化金屬層而傳遞至外界，可具有較佳的散熱效果。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧第一底材
200‧‧‧第二底材
310‧‧‧黏著層
M‧‧‧金屬凸塊
S‧‧‧容置凹槽

Claims (10)

  1. 一種封裝基板的製作方法，包括：形成一第一底材；以電鍍的方式形成多個金屬凸塊於該第一底材上，其中該些金屬凸塊暴露出部分該第一底材；提供一第二底材，該第二底材具有彼此相對的一上表面與一下表面、一核心介電層、一第一銅箔層、一第二銅箔層以及多個容置凹槽，其中該第一銅箔層與該第二銅箔層分別位於該核心介電層彼此相對的兩側表面上，而該些容置凹槽由該下表面延伸穿過該第二銅箔層與該核心介電層而暴露出部分該第一銅箔層；形成一黏著層於該些容置凹槽的內壁；壓合該第一底材與該第二底材，以使該些金屬凸塊容置於該些容置凹槽內，且該些金屬凸塊透過該黏著層而固定於該些容置凹槽內；移除該第一底材，其中各該金屬凸塊的一底表面與該第二底材的該下表面齊平；形成多個從該第二底材的該上表面延伸至該些金屬凸塊的盲孔；形成一導電材料層於該第一銅箔層以及該第二銅箔層上，其中該導電材料層覆蓋該第一銅箔層、該第二銅箔層以及該些金屬凸塊的該些底表面，且該導電材料層填滿該些盲孔而定義出多個導通孔；以及 圖案化該導電材料層而形成一第一圖案化金屬層以及一第二圖案化金屬層，其中該第一圖案化金屬層位於該第一銅箔層上且連接該些導通孔，而該第二圖案化金屬層位於該第二銅箔層上，且該第一圖案化金屬層與該第二圖案化金屬層分別暴露出該核心介電層的部分兩側表面。
  2. 如申請專利範圍第1項所述的封裝基板的製作方法，其中形成該第一底材的步驟包括：提供一介電層、一第一離形層、一第二離形層以及一銅層；壓合該介電層、該第一離形層、該第二離形層以及該銅層，其中該第一離形層與該第二離形層分別位於該介電層的彼此相對的兩側表面上，而該銅層位於該第一離形層上；以及形成一鎳層於該銅層上，其中該鎳層覆蓋該銅層，而形成該第一底材。
  3. 如申請專利範圍第2項所述的封裝基板的製作方法，其中該些金屬凸塊位於該鎳層上且暴露出部分該鎳層。
  4. 如申請專利範圍第2項所述的封裝基板的製作方法，其中形成該些金屬凸塊的步驟包括：以該鎳層為一電鍍種子層，藉由電鍍、曝光、顯影及蝕刻方式形成該些金屬凸塊。
  5. 如申請專利範圍第2項所述的封裝基板的製作方法，其中移除該第一底材的步驟包括：透過剝離程序，分開該第一離形膜與該第一金屬層；以及 透過蝕刻程序，移除該銅層與該鎳層，而暴露出該些金屬凸塊的該些底表面以及該第二底材的該下表面。
  6. 如申請專利範圍第1項所述的封裝基板的製作方法，其中各該盲孔為一雷射盲孔。
  7. 如申請專利範圍第1項所述的封裝基板的製作方法，其中形成該導電材料層的步驟包括：以該第一銅箔層與該第二銅箔層為電鍍種子層，以電鍍方式形成該導電材料層。
  8. 一種封裝基板，包括：一底材，具有彼此相對的一上表面與一下表面、一核心介電層、一第一銅箔層、一第二銅箔層以及多個容置凹槽，其中該第一銅箔層與該第二銅箔層分別位於該核心介電層彼此相對的兩側表面上，而該些容置凹槽由該下表面延伸穿過該第二銅箔層與該核心介電層而暴露出部分該第一銅箔層；一黏著層，配置於該些容置凹槽的內壁；多個金屬凸塊，分別配置於該些容置凹槽內，其中該些金屬凸塊透過該黏著層而固定於該些容置凹槽內，且各該金屬凸塊的一底表面與該底材的該下表面齊平；多個導通孔，穿過該第一銅箔層而延伸至該些金屬凸塊；一第一圖案化金屬層，覆蓋該第一銅箔層且連接該些導通孔；以及一第二圖案化金屬層，覆蓋該第二銅箔層與該些金屬凸塊的 該底表面，其中該第一圖案化金屬層與該第二圖案化金屬層分別暴露出該核心介電層的部分兩側表面。
  9. 如申請專利範圍第8項所述的封裝基板，其中各該導通孔的一上表面與該第一圖案化金屬層的一頂表面齊平。
  10. 如申請專利範圍第8項所述的封裝基板，其中該些金屬凸塊連接對應的該些導通孔與該第二圖案化金屬層。
TW104104529A 2015-02-11 2015-02-11 封裝基板及其製作方法 TWI542271B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW104104529A TWI542271B (zh) 2015-02-11 2015-02-11 封裝基板及其製作方法
US14/685,610 US9458540B2 (en) 2015-02-11 2015-04-14 Package substrate and manufacturing method thereof
CN201510176750.9A CN106158667B (zh) 2015-02-11 2015-04-15 封装基板及其制作方法
JP2015169787A JP6126179B2 (ja) 2015-02-11 2015-08-28 パッケージ基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104104529A TWI542271B (zh) 2015-02-11 2015-02-11 封裝基板及其製作方法

Publications (2)

Publication Number Publication Date
TWI542271B true TWI542271B (zh) 2016-07-11
TW201630495A TW201630495A (zh) 2016-08-16

Family

ID=56565752

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104104529A TWI542271B (zh) 2015-02-11 2015-02-11 封裝基板及其製作方法

Country Status (4)

Country Link
US (1) US9458540B2 (zh)
JP (1) JP6126179B2 (zh)
CN (1) CN106158667B (zh)
TW (1) TWI542271B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12016133B2 (en) 2020-09-17 2024-06-18 Unimicron Technology Corp. Circuit board with a conductive bump mounted on an adhesive layer

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI584420B (zh) * 2015-09-16 2017-05-21 旭德科技股份有限公司 封裝載板及其製作方法
CN111836451B (zh) * 2019-04-16 2021-12-21 北大方正集团有限公司 电路板加工方法及电路板
CN110856355B (zh) * 2019-10-08 2023-05-26 湖南维胜科技电路板有限公司 一种具有高散热性能的led电路板制作方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI255001B (en) 2001-12-13 2006-05-11 Matsushita Electric Ind Co Ltd Metal wiring substrate, semiconductor device and the manufacturing method thereof
JP3922642B2 (ja) 2003-07-30 2007-05-30 日本無線株式会社 熱伝導部材付きプリント基板及びその製造方法
TWI301660B (en) * 2004-11-26 2008-10-01 Phoenix Prec Technology Corp Structure of embedding chip in substrate and method for fabricating the same
JP2006332449A (ja) 2005-05-27 2006-12-07 Cmk Corp 多層プリント配線板及びその製造方法
CN101192544B (zh) * 2006-11-23 2010-10-13 全懋精密科技股份有限公司 半导体元件埋入承载板的叠接结构及其制法
CN101789383B (zh) * 2009-01-23 2012-03-21 欣兴电子股份有限公司 具有凹穴结构的封装基板的制作方法
US8063492B2 (en) * 2009-04-27 2011-11-22 Powertech Technology, Inc. Multi-chip stacked package
TWI442526B (zh) * 2010-09-17 2014-06-21 Subtron Technology Co Ltd 導熱基板及其製作方法
TWI435393B (zh) 2011-01-19 2014-04-21 Subtron Technology Co Ltd 封裝載板及其製作方法
TWI435205B (zh) * 2011-05-12 2014-04-21 Subtron Technology Co Ltd 蓋板結構及其製作方法
TWI560835B (en) * 2011-11-07 2016-12-01 Siliconware Precision Industries Co Ltd Package substrate and fabrication method thereof
JP5987314B2 (ja) 2011-12-27 2016-09-07 イビデン株式会社 プリント配線板
TW201410106A (zh) 2012-08-24 2014-03-01 Kinsus Interconnect Tech Corp 線路載板的增層方法
TWI489918B (zh) * 2012-11-23 2015-06-21 Subtron Technology Co Ltd 封裝載板
TW201432826A (zh) * 2013-02-01 2014-08-16 Chipbond Technology Corp 半導體封裝製程及其結構
TWI527173B (zh) * 2013-10-01 2016-03-21 旭德科技股份有限公司 封裝載板
TW201517709A (zh) * 2013-10-30 2015-05-01 Subtron Technology Co Ltd 基板結構及其製作方法
TWI499364B (zh) * 2014-01-03 2015-09-01 Subtron Technology Co Ltd 核心基材與線路板的製作方法
TWI517321B (zh) * 2014-12-08 2016-01-11 旭德科技股份有限公司 封裝結構及其製作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12016133B2 (en) 2020-09-17 2024-06-18 Unimicron Technology Corp. Circuit board with a conductive bump mounted on an adhesive layer

Also Published As

Publication number Publication date
JP2016149524A (ja) 2016-08-18
TW201630495A (zh) 2016-08-16
JP6126179B2 (ja) 2017-05-10
CN106158667B (zh) 2018-09-28
CN106158667A (zh) 2016-11-23
US9458540B2 (en) 2016-10-04
US20160230286A1 (en) 2016-08-11

Similar Documents

Publication Publication Date Title
TWI473552B (zh) 具有元件設置區之基板結構及其製程
US10820426B2 (en) Carrier substrate
TWI542271B (zh) 封裝基板及其製作方法
JP2008258646A (ja) 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
US20170033037A1 (en) Packaging substrate
TW201511626A (zh) 晶片封裝基板及其製作方法
TWI556382B (zh) 封裝基板及其製法
TW201424497A (zh) 電路板及其製作方法
US8991043B2 (en) Manufacturing method of a circuit board structure
US10957614B2 (en) Heat dissipation substrate and fabricating method thereof
TW201618622A (zh) 電路板及其製作方法
TW201927090A (zh) 佈線板及其製造方法
KR20090101404A (ko) 코어리스 인쇄회로기판 제조 방법
TWI599283B (zh) 印刷電路板及其製作方法
TWI605741B (zh) 線路板及其製作方法
TWI607681B (zh) 線路基板的製作方法
KR101441466B1 (ko) 초박형 패키지기판 및 제조방법
KR100925666B1 (ko) 플립 칩 실장을 위한 솔더 형성 방법
TWI558290B (zh) 線路板的製造方法
TWI406621B (zh) 線路板及其製作方法
US9859632B2 (en) Composite substrate and rigid substrate
KR20170041161A (ko) 회로기판 및 제조방법
TW201626869A (zh) 中介層結構及其製作方法
TWI496243B (zh) 元件內埋式半導體封裝件的製作方法
KR20100074606A (ko) 인쇄회로기판 제조방법