TWI679926B - 基板結構及其製作方法 - Google Patents

基板結構及其製作方法 Download PDF

Info

Publication number
TWI679926B
TWI679926B TW108100784A TW108100784A TWI679926B TW I679926 B TWI679926 B TW I679926B TW 108100784 A TW108100784 A TW 108100784A TW 108100784 A TW108100784 A TW 108100784A TW I679926 B TWI679926 B TW I679926B
Authority
TW
Taiwan
Prior art keywords
layer
patterned
insulating material
substrate structure
material layer
Prior art date
Application number
TW108100784A
Other languages
English (en)
Other versions
TW202027568A (zh
Inventor
許丞毅
Cheng-I HSU
Original Assignee
欣興電子股份有限公司
Unimicron Technology Corp.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司, Unimicron Technology Corp. filed Critical 欣興電子股份有限公司
Priority to TW108100784A priority Critical patent/TWI679926B/zh
Priority to US16/285,210 priority patent/US10477678B1/en
Application granted granted Critical
Publication of TWI679926B publication Critical patent/TWI679926B/zh
Publication of TW202027568A publication Critical patent/TW202027568A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種基板結構，包括絕緣材料層、增層線路層、圖案化導電層以及至少一攔阻突起。絕緣材料層具有第一表面以及與第一表面相對的第二表面。增層線路層配置於第二表面上。圖案化導電層嵌設於絕緣材料層且外露於絕緣材料層的第一表面，且與增層線路層電性連接。攔阻突起配置於絕緣材料層的第一表面上，且與絕緣材料層一體成形。另提供上述基板結構的製作方法。

Description

基板結構及其製作方法
本發明是有關於一種基板結構及其製作方法，且特別是有關於一種基板結構及其製作方法，具有由絕緣材料所製作的攔阻突起。
一般會在製作完成的電路板表面加上防焊層，以保護電路板上的線路。目前常用的防焊材料包括：AUS 320、AUS SR-1、AUS 410等。然而，由於在防焊層的製作過程中常伴隨有紫外光固化及加熱固化等高溫的製程，因而易造成電路板有翹曲的問題。此外，由上述防焊材料所製成的攔阻突起(damming protrusion)除了會有再次的高溫製程，也會有結合力不佳的問題，進而使得攔阻突起的大小無法進一步地減少，且容易有準確度不佳的問題。
本發明提供一種基板結構，可具有較細的攔阻突起以及 較佳的準確度。
本發明提供一種基板結構的製作方法，可改善翹曲以及結合力不佳的問題。
本發明的基板結構包括絕緣材料層、增層線路層、圖案化導電層以及至少一攔阻突起。絕緣材料層具有第一表面以及與第一表面相對的第二表面。增層線路層配置於第二表面上。圖案化導電層嵌設於絕緣材料層且外露於絕緣材料層的第一表面，且與增層線路層電性連接。攔阻突起配置於絕緣材料層的第一表面上，且與絕緣材料層一體成形。
在本發明的一實施例中，上述的絕緣材料層與攔阻突起的材料為ABF。
在本發明的一實施例中，上述的圖案化導電層的頂表面低於絕緣材料層的第一表面。
在本發明的一實施例中，上述的攔阻突起的寬度小於100微米。
本發明的基板結構的製作方法包括以下步驟。提供核心層。形成圖案化銅層於核心層上，且圖案化銅層具有至少一圖案化開口區。形成圖案化鎳層與圖案化導電層於圖案化銅層上。壓合絕緣材料層於圖案化導電層上，以使絕緣材料層覆蓋圖案化銅層與圖案化導電層並填入於圖案化開口區內。形成增層線路層於絕緣材料層的第二表面上。依序移除核心層、圖案化銅層以及圖案化鎳層，以形成至少一攔阻突起。圖案化導電層嵌設於絕緣材 料層且外露於絕緣材料層的第一表面且與增層線路層電性連接。攔阻突起配置於與絕緣材料層的第二表面相對的第一表面上且與絕緣材料層一體成形。
在本發明的一實施例中，上述的核心層包括核心介電層、銅箔層以及離型層。離型層與核心介電層分別為於銅箔層的相對兩側。
在本發明的一實施例中，上述的基板結構的製作方法更包括以下步驟。在形成圖案化銅層於核心層上之前，形成鎳層於核心層上；形成銅層於鎳層上，以使銅層與核心層分別位於鎳層的相對兩側；進行蝕刻製程，以形成圖案化開口區。在移除圖案化銅層之前移除鎳層。
在本發明的一實施例中，上述的圖案化開口區暴露出部分鎳層。
在本發明的一實施例中，上述形成圖案化銅層於核心層上的步驟包括以下步驟。形成圖案化光阻層於核心層上，且圖案化光阻層具有多個圖案化開口區。形成銅層於圖案化開口區內。移除圖案化光阻層，以形成圖案化銅層。
在本發明的一實施例中，上述的圖案化開口區暴露出核心層。
基於上述，在本發明的基板結構及其製作方法中，基板結構包括絕緣材料層、增層線路層、圖案化導電層以及至少一攔阻突起。圖案化導電層嵌設於絕緣材料層且外露於絕緣材料層的 第一表面，且與增層線路層電性連接。攔阻突起配置於絕緣材料層的第一表面上，且與絕緣材料層一體成形。藉此設計，使得本發明的基板結構可具有較細的攔阻突起以及較佳的準確度，並使得本發明的基板結構的製作方法可改善翹曲以及結合力不佳的問題。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100、100a‧‧‧基板結構
110‧‧‧核心層
111‧‧‧核心介電層
112‧‧‧銅箔層
113‧‧‧離型層
120、120a‧‧‧圖案化銅層
120’‧‧‧銅層
121、121a‧‧‧圖案化開口區
122‧‧‧鎳層
130‧‧‧圖案化鎳層
132‧‧‧圖案化導電層
132a‧‧‧頂表面
140‧‧‧絕緣材料層
141‧‧‧第一表面
142‧‧‧第二表面
150‧‧‧導電通孔
160‧‧‧增層線路層
161‧‧‧第一介電層
162‧‧‧第一線路層
163‧‧‧第一導通孔
170‧‧‧防焊層
180‧‧‧攔阻突起
R‧‧‧圖案化光阻層
R1‧‧‧圖案化開口區
W‧‧‧寬度
圖1A至圖1G繪示為本發明一實施例的一種基板結構的製作方法的剖面示意圖。
圖2A至圖2C繪示為本發明另一實施例的一種基板結構的製作方法的剖面示意圖。
圖1A至圖1G繪示為本發明一實施例的一種基板結構的製作方法的剖面示意圖。
請參照圖1A，在本實施例中，首先，提供核心層110。核心層110包括核心介電層111、銅箔層112(厚度例如是18微米，但不以此為限)以及離型層113(厚度例如是5微米，但不以此為限)。離型層113與核心介電層111分別為於銅箔層112的相對兩 側。此處，核心介電層111的材料包括有機基板等，但不以此為限。
請同時參照圖1B與圖1C，形成圖案化銅層120於核心層110上，且圖案化銅層120具有至少一圖案化開口區121。詳細來說，形成圖案化銅層120的步驟包括：請參照圖1B，先形成鎳層122於核心層110上，再形成銅層120’於鎳層122上。其中，銅層120’完全覆蓋鎳層122，且銅層120’與核心層110分別位於鎳層122的相對兩側。接著，請參照圖1C，對銅層120’進行一蝕刻製程，以形成圖案化開口區121。其中，圖案化開口區121暴露出部分鎳層122。此處，形成銅層120’、鎳層122的方法例如是電鍍或濺鍍法。
請參照圖1D，形成圖案化鎳層130與圖案化導電層132於圖案化銅層120上。其中，圖案化鎳層130與圖案化導電層132的圖案完全重疊，且圖案化鎳層130與圖案化導電層132不覆蓋圖案化銅層120的圖案化開口區121。圖案化導電層132與圖案化銅層120分別位於圖案化鎳層130的相對兩側。此處，形成圖案化鎳層130與圖案化導電層132的方法例如是電鍍法。
請參照圖1E，壓合絕緣材料層140於圖案化導電層132上，以使絕緣材料層140覆蓋圖案化銅層120與圖案化導電層132並填入於圖案化開口區121內。絕緣材料層140具有第一表面141以及與第一表面141相對的第二表面142。其中，第一表面141面向圖案化銅層120，第二表面142背向圖案化銅層120。此處， 壓合絕緣材料層140於圖案化導電層132上的方法例如是熱壓合法。在本實施例中，絕緣材料層140的材料可為ABF(Ajinomoto build-up film，ABF)樹脂。
請參照圖1F，先形成導電通孔150，以使導電通孔150貫穿絕緣材料層140，並與圖案化導電層132電性連接。接著，形成增層線路層160於絕緣材料層140的第二表面142上。其中，增層線路層160包括至少一第一介電層161、至少一第一線路層162以及多個第一導通孔163。其中，第一線路層162與第一介電層161依序疊置於絕緣材料層140上，第一導通孔163貫穿第一介電層161且與第一線路層162電性連接。此處，增層線路層160可透過絕緣材料層140內的導電通孔150與圖案化導電層132電性連接。
需要說明的是，雖然本實施例的增層線路層160繪示有2層第一介電層161、3層第一線路層162及多個第一導通孔163，但本發明並不對第一介電層的層數、第一線路層的層數以及第一導通孔的數量加以限制。
再接著，形成防焊層170於增層線路層160上，且防焊層170與絕緣材料層140分別位於增層線路層160的相對兩側。其中，防焊層170覆蓋增層線路層160中遠離絕緣材料層140的第一介電層161以及部分第一線路層162。此處，防焊層170的材料包括AUS 320、AUS SR-1、AUS 410，但不以此為限。
請參照圖1G，依序移除圖1F中的核心層110、鎳層122、 圖案化銅層120以及圖案化鎳層130，以暴露出絕緣材料層140的第一表面141以及圖案化導電層132的複數個頂表面132a，並形成至少一攔阻突起180。其中，攔阻突起180配置於絕緣材料層140的第一表面141上。在本實施例中，攔阻突起180與絕緣材料層140一體成形且無縫連接，也就是說，形成攔阻突起180的材料與形成絕緣材料層140的材料相同。在本實施例中，攔阻突起180的材料可為ABF樹脂。在本實施例中，攔阻突起180的寬度W例如是小於100微米且不為100微米。
此外，在本實施例中，圖案化導電層132嵌設於絕緣材料層140且外露於絕緣材料層140的第一表面141，且圖案化導電層132可透過導電通孔150與增層線路層160電性連接。在一些實施例中，圖案化導電層132的複數個頂表面132a低於絕緣材料層140的第一表面141。至此，已完成基板結構100的製作。
簡言之，本實施例的基板結構100包括絕緣材料層140、增層線路層160、圖案化導電層132以及至少一攔阻突起180。絕緣材料層140具有第一表面141以及與第一表面141相對的第二表面142。增層線路層160配置於第二表面142上。圖案化導電層132嵌設於絕緣材料層140且外露於絕緣材料層140的第一表面141，且與增層線路層160電性連接。攔阻突起180配置於絕緣材料層140的第一表面141上，且與絕緣材料層140一體成形。藉此設計，使得本實施例的基板結構100可具有較細的攔阻突起180以及較佳的準確度，並使得本實施例的基板結構的製作方法可改 善翹曲以及結合力不佳的問題。此外，由於圖案化導電層132的複數頂表面132a位於置晶區，因此，當晶片配置於圖案化導電層132上且注入底膠(underfill)時，攔阻突起180可用於改善底膠溢流的問題。
以下將列舉其他實施例以作為說明。在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例，下述實施例不再重複贅述。
圖2A至圖2C繪示為本發明另一實施例的一種基板結構的製作方法的剖面示意圖。圖2A至圖2C所示的實施例與圖1A至圖1G所示的實施例類似，因此，相同元件以相同標號表示，而其詳細內容將不予贅述。圖2A至圖2C所示的實施例與圖1A至圖1G所示的實施例的差異在於：形成圖案化銅層120a的方式。
詳細來說，本實施例之基板結構100a的製作流程可以採用與前述實施例之基板結構100的製作流程大致相同的製作方式。在本實施例中，先提供如圖1A所示的核心層110。接著，請參照圖2A，在核心層110上形成圖案化光阻層R。其中，圖案化光阻層R具有多個圖案化開口區R1，且圖案化開口區R1暴露出核心層110的離型層113。
請參照圖2B，形成銅層(未繪示)於圖案化開口區R1內，再移除圖案化光阻層R，以形成圖案化銅層120a。其中，圖案化 銅層120a具有圖案化開口區121a，且圖案化開口區121a暴露出部分離型層113。此處，形成銅層的方法例如是電鍍法。
然後，依序進行如圖1D至圖1G的步驟之後，即可得到如圖2C所示的基板結構100a。
綜上所述，在本發明的基板結構及其製作方法中，基板結構包括絕緣材料層、增層線路層、圖案化導電層以及至少一攔阻突起。圖案化導電層嵌設於絕緣材料層且外露於絕緣材料層的第一表面，且與增層線路層電性連接。攔阻突起配置於絕緣材料層的第一表面上，且與絕緣材料層一體成形。藉此設計，使得本發明的基板結構可具有較細的攔阻突起以及較佳的準確度，並使得本發明的基板結構的製作方法可改善翹曲以及結合力不佳的問題。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

Claims (10)

  1. 一種基板結構，包括：一絕緣材料層，具有一第一表面以及與該第一表面相對的一第二表面；一增層線路層，配置於該第二表面上；一圖案化導電層，嵌設於該絕緣材料層且外露於該絕緣材料層的該第一表面，且與該增層線路層電性連接，其中該圖案化導電層具有複數個頂表面；以及至少一攔阻突起，配置於該絕緣材料層的該第一表面上，且與該絕緣材料層一體成形，其中該攔阻突起配置於該圖案化導電層的該些頂表面的外圍。
  2. 如申請專利範圍第1項所述的基板結構，其中該絕緣材料層與該攔阻突起的材料為ABF。
  3. 如申請專利範圍第1項所述的基板結構，其中該圖案化導電層的該些頂表面低於該絕緣材料層的該第一表面。
  4. 如申請專利範圍第1項所述的基板結構，其中該攔阻突起的寬度小於100微米。
  5. 一種基板結構的製作方法，包括：提供一核心層；形成一圖案化銅層於該核心層上，且該圖案化銅層具有至少一圖案化開口區；形成一圖案化鎳層與一圖案化導電層於該圖案化銅層上；壓合一絕緣材料層於該圖案化導電層上，以使該絕緣材料層覆蓋該圖案化銅層與該圖案化導電層並填入於該圖案化開口區內；形成一增層線路層於該絕緣材料層的一第二表面上；以及依序移除該核心層、該圖案化銅層以及該圖案化鎳層，以形成至少一攔阻突起，其中該圖案化導電層嵌設於該絕緣材料層且外露於該絕緣材料層的該第一表面，該圖案化導電層與該增層線路層電性連接，且該圖案化導電層具有複數個頂表面，其中該攔阻突起配置於與該絕緣材料層的該第二表面相對的一第一表面上且與該絕緣材料層一體成形，且該攔阻突起配置於該圖案化導電層的該些頂表面的外圍。
  6. 如申請專利範圍第5項所述的基板結構的製作方法，其中該核心層包括一核心介電層、一銅箔層以及一離型層，該離型層與該核心介電層分別為於該銅箔層的相對兩側。
  7. 如申請專利範圍第5項所述的基板結構的製作方法，更包括：在形成該圖案化銅層於該核心層上之前，形成一鎳層於該核心層上；形成一銅層於該鎳層上，以使該銅層與該核心層分別位於該鎳層的相對兩側；進行一蝕刻製程，以形成該圖案化開口區；以及在移除該圖案化銅層之前，移除該鎳層。
  8. 如申請專利範圍第7項所述的基板結構的製作方法，其中該圖案化開口區暴露出部分該鎳層。
  9. 如申請專利範圍第5項所述的基板結構的製作方法，其中形成該圖案化銅層於該核心層上的步驟包括：形成一圖案化光阻層於該核心層上，且該圖案化光阻層具有多個圖案化開口區；形成一銅層於該些圖案化開口區內；以及移除該圖案化光阻層，以形成該圖案化銅層。
  10. 如申請專利範圍第9項所述的基板結構的製作方法，其中該些圖案化開口區暴露出該核心層。
TW108100784A 2019-01-09 2019-01-09 基板結構及其製作方法 TWI679926B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108100784A TWI679926B (zh) 2019-01-09 2019-01-09 基板結構及其製作方法
US16/285,210 US10477678B1 (en) 2019-01-09 2019-02-26 Substrate structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108100784A TWI679926B (zh) 2019-01-09 2019-01-09 基板結構及其製作方法

Publications (2)

Publication Number Publication Date
TWI679926B true TWI679926B (zh) 2019-12-11
TW202027568A TW202027568A (zh) 2020-07-16

Family

ID=68466540

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108100784A TWI679926B (zh) 2019-01-09 2019-01-09 基板結構及其製作方法

Country Status (2)

Country Link
US (1) US10477678B1 (zh)
TW (1) TWI679926B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103209540A (zh) * 2012-01-13 2013-07-17 三星电机株式会社 印刷电路板以及用于制造印刷电路板的方法
TW201507564A (zh) * 2013-06-26 2015-02-16 Zhen Ding Technology Co Ltd 電路板及其製作方法
TW201513283A (zh) * 2013-09-27 2015-04-01 Subtron Technology Co Ltd 封裝載板及其製作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI433285B (zh) 2011-12-06 2014-04-01 Unimicron Technology Corp 形成金屬凸塊之方法
TWM450822U (zh) 2012-10-08 2013-04-11 Unimicron Technology Corp 封裝基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103209540A (zh) * 2012-01-13 2013-07-17 三星电机株式会社 印刷电路板以及用于制造印刷电路板的方法
TW201507564A (zh) * 2013-06-26 2015-02-16 Zhen Ding Technology Co Ltd 電路板及其製作方法
TW201513283A (zh) * 2013-09-27 2015-04-01 Subtron Technology Co Ltd 封裝載板及其製作方法

Also Published As

Publication number Publication date
US10477678B1 (en) 2019-11-12
TW202027568A (zh) 2020-07-16

Similar Documents

Publication Publication Date Title
KR100792352B1 (ko) 패키지 온 패키지의 바텀기판 및 그 제조방법
US7875805B2 (en) Warpage-proof circuit board structure
US8269354B2 (en) Semiconductor package substrate structure and manufacturing method thereof
US9324580B2 (en) Process for fabricating a circuit substrate
JP5280032B2 (ja) 配線基板
TWI556382B (zh) 封裝基板及其製法
JP2009117699A (ja) 半導体パッケージ用部品及び半導体パッケージ用部品の製造方法
US10897823B2 (en) Circuit board, package structure and method of manufacturing the same
TWI679926B (zh) 基板結構及其製作方法
TWI794016B (zh) 線路板及其製造方法
TWI741891B (zh) 電路板結構及其製作方法
TWI392071B (zh) 封裝結構及其製法
US9860980B1 (en) Circuit board element
JP2006310532A (ja) 半導体装置およびその製造方法
JP2007123578A (ja) 半導体装置及びその製造方法
CN111465167B (zh) 基板结构及其制作方法
KR101441466B1 (ko) 초박형 패키지기판 및 제조방법
JP6121497B2 (ja) パッケージキャリアおよびその製造方法
JP7318428B2 (ja) 電子部品内蔵回路基板及びその製造方法
TWI721616B (zh) 半導體裝置、電路板結構及其製作方法
JP7136930B2 (ja) 多層回路基板およびその製造方法
TWI733084B (zh) 電路載體及其製造方法
US20140138132A1 (en) Printed circuit board and manufacturing method thereof
TWI405524B (zh) 線路板及其製作方法
KR20110121323A (ko) 반도체 패키지 및 그 제조방법