TWI577064B - 積體電路裝置及其製造方法 - Google Patents
積體電路裝置及其製造方法 Download PDFInfo
- Publication number
- TWI577064B TWI577064B TW104113248A TW104113248A TWI577064B TW I577064 B TWI577064 B TW I577064B TW 104113248 A TW104113248 A TW 104113248A TW 104113248 A TW104113248 A TW 104113248A TW I577064 B TWI577064 B TW I577064B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- dielectric
- dielectric layer
- region
- lower electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 230000002093 peripheral effect Effects 0.000 claims description 69
- 229910052751 metal Inorganic materials 0.000 claims description 59
- 239000002184 metal Substances 0.000 claims description 59
- 230000004888 barrier function Effects 0.000 claims description 23
- 238000009792 diffusion process Methods 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 19
- 239000003990 capacitor Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 15
- 238000000059 patterning Methods 0.000 claims description 6
- 230000008569 process Effects 0.000 description 24
- 239000000203 mixture Substances 0.000 description 13
- 230000008859 change Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 239000010949 copper Substances 0.000 description 5
- 238000013500 data storage Methods 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910000420 cerium oxide Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- 229910052684 Cerium Inorganic materials 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 229910052735 hafnium Inorganic materials 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910000410 antimony oxide Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- 239000005300 metallic glass Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- VTRUBDSFZJNXHI-UHFFFAOYSA-N oxoantimony Chemical compound [Sb]=O VTRUBDSFZJNXHI-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- YPSXFMHXRZAGTG-UHFFFAOYSA-N 4-methoxy-2-[2-(5-methoxy-2-nitrosophenyl)ethyl]-1-nitrosobenzene Chemical compound COC1=CC=C(N=O)C(CCC=2C(=CC=C(OC)C=2)N=O)=C1 YPSXFMHXRZAGTG-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- GZRQIDVFTAQASP-UHFFFAOYSA-N [Ce+3].[O-2].[Ti+4] Chemical compound [Ce+3].[O-2].[Ti+4] GZRQIDVFTAQASP-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- BCZWPKDRLPGFFZ-UHFFFAOYSA-N azanylidynecerium Chemical compound [Ce]#N BCZWPKDRLPGFFZ-UHFFFAOYSA-N 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- -1 hafnium nitride Chemical class 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- QWDUNBOWGVRUCG-UHFFFAOYSA-N n-(4-chloro-2-nitrophenyl)acetamide Chemical compound CC(=O)NC1=CC=C(Cl)C=C1[N+]([O-])=O QWDUNBOWGVRUCG-UHFFFAOYSA-N 0.000 description 1
- 229910000480 nickel oxide Inorganic materials 0.000 description 1
- 229910000484 niobium oxide Inorganic materials 0.000 description 1
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本發明係關於具有電阻式隨機存取記憶體或金屬-絕緣層-金屬電容的積體電路裝置、製造此裝置的方法、以及操作此裝置的方法。
電阻式隨機存取記憶體(resistive random access memory,RRAM)具有簡單的結構、低操作電壓、高速、優秀的續航力、以及互補式金屬氧化物半導體(CMOS)的製程兼容性。RRAM為一有前途的替代品以精簡化的取代傳統的快閃記憶體，且被發現廣泛應用於光碟片(optical disk)及非揮發性記憶體陣列之類的裝置。
RRAM單元係藉由可被誘發產生相變化的材料層儲存數據。可藉由該層的全部或部分誘發相變化，以在高電阻態或低電阻態之間啟閉。電阻態可被查詢及解讀以「0」或「1」表示。
在典型的RRAM單元中，數據儲存層包含非晶型金屬氧化物。在施加充足電壓的條件下，誘發金屬橋接以形成跨越數據儲存層，其產生低電阻態。金屬橋接可被中斷且藉由施加短暫高電流密度的脈衝恢復高電阻態。短暫高電
流密度的脈衝融化或者要不就是分解全部或部分的金屬結構。數據儲存層快速地冷卻且維持在高電阻態，直到再次誘發低電阻態。RRAM單元通常形成在前段製程之後。在典型的設計中，RRAM單元的陣列形成於一對金屬互連層之間。
本發明提供一種積體電路裝置，其具有金屬-絕緣層-金屬結構。此結構可形成電阻式隨機存取記憶體(RRAM)單元或MIM電容。此金屬-絕緣層-金屬結構包含介於上導電層及下導電層之間的介電層。此導電層包含鄰接介電層之一邊緣的週邊區域，其中介電層已藉由蝕刻法被截斷，且中央區域被週邊區域所圍繞。上導電層鄰接且位於介電層之上。下導電層鄰接且位於中央區域中的介電層之下。下導電層未鄰接於介電層的週邊區域中的介電層。
此結構產生介於上導電層及下導電層之間的路徑，沿穿過介電層的週邊區域的路徑實質上大於穿過中央區域的路徑。其抑制導電橋接或穿過介電層的區域的漏電流的形成，其可能藉由蝕刻介電層的邊緣已被損害或污染。在實施例的第一類中，藉由週邊區域中額外的介電層，避免下導電層鄰接週邊區域中的介電。在實施例的第二類中，藉由截斷缺乏週邊區域的下導電層，避免下導電層鄰接週邊區域中的介電。
本發明亦提供一種積體電路裝置，其包含金屬-
絕緣層-金屬結構形成於基板上方。此金屬-絕緣層-金屬結構為電阻式隨機存取記憶體(RRAM)單元或MIM電容。金屬-絕緣層-金屬結構包含下電極、第一介電層及上電極。在下電極及上電極之間具有最短距離。第一介電層係設置介於下電極及上電極之間，其中下電極及上電極係由此最短距離所隔開。從上電極的周長上的一點開始繼續到下電極的最短路徑係大於最短距離，藉此配置下電極及上電極。在實施例的第一類中，藉由週邊區域中的額外的介電層，在週邊區域中增加介於電極間的距離。在實施例的第二類中，藉由截斷缺少週邊區域的下電極，在週邊區域形成較大的介於電極間的距離係。
本發明提供一種製造積體電路裝置的方法，其包含形成接觸在基板上，且形成一或多個下電極層直接位於接觸上。第一介電層形成於一或多個下電極層上方。第一介電層包含中央介電區域直接接觸下電極層，外部介電區域與下電極層分隔開，且週邊介電區域亦與下電極層分隔開。週邊介電區域連接中央及外部介電區域。一或多個上電極層隨後共形地形成於第一介電層上方。一或多個上電極層包含中央上電極區域、外部上電極區域及週邊上電極區域。這些分別形成於中央介電區域、外部介電區域及週邊介電區域上方。隨後圖案化一或多個上電極層及第一介電層，以形成具有圖案化上電極及圖案化第一介電的單元。圖案化移除外部上電極區域及外部介電區域，以留下中央及週邊上電極區域與中央及週邊介電區域時。
100、200‧‧‧積體電路裝置
100C‧‧‧裝置
101‧‧‧基板
103、111、113、119‧‧‧介電層
105‧‧‧接觸
107‧‧‧蝕刻停止層
108、132‧‧‧距離
109‧‧‧下電極
109A‧‧‧擴散阻障層
109B‧‧‧主要的下電極層
110A、110B‧‧‧金屬-絕緣體-金屬結構
112、120、120B‧‧‧區域
114、116‧‧‧邊緣
115‧‧‧上電極
115A‧‧‧蓋層
115B‧‧‧主要的上電極層
118‧‧‧邊緣表面
122、222‧‧‧週邊區域(週邊下電極區域)
124、224‧‧‧中央區域(中央下電極區域)
125‧‧‧通道(上電極通道)
128‧‧‧開孔
130、130A、130B‧‧‧RRAM/MIM堆疊
134‧‧‧開口
136、126‧‧‧基底
142‧‧‧外部區域(外部下電極區域)
300‧‧‧方法(製程)
301、303、305、310、320、321、323、330、331、333、340、351、353、355、357‧‧‧步驟
902‧‧‧中央介電區域
904‧‧‧外部介電區域
906‧‧‧週邊介電區域
908‧‧‧中央上電極區域
910‧‧‧週邊上電極區域
912、912T‧‧‧外部上電極區域
M1‧‧‧第一金屬層
M4‧‧‧第四金屬層
當讀到隨附的圖式時，從以下詳細的敘述可充分瞭解本發明的各方面。值得注意的是，根據工業上的標準實務，各種特徵不是按比例繪製。事實上，為了清楚的討論，各種特徵的尺寸可任意增加或減少。
第1圖係根據本發明所提供的實施例的第一類說明一種積體電路裝置，其提供一實例；第2圖為第1圖的部份放大圖；第3圖係根據本發明所提供的實施例的第二類說明一種積體電路裝置，其提供一實例；第4圖為第3圖的部份放大圖；第5圖為一方法的流程圖，其係根據本發明之一些實施例的一實例；第6及7A圖說明一裝置，當其根據第5圖的製程開始製造時，其可為第1圖的裝置或第3圖的裝置；第7B及7C圖說明替代的下電極且在第1圖裝置的實施例類別或第3圖裝置的實施例類別中提供替代的實施例；第8~11圖說明第1圖的裝置根據第5圖的方法進行進一步的處理；以及第12~15圖說明第3圖的裝置根據第5圖的方法進行進一步的處理。
以下的揭露內容提供許多不同的實施例或實例，以實現本發明的不同特徵。特定實例的組成及佈局敘述如下，以簡化本發明。當然這些僅是實例，並非用以限制。舉例而言，在敘述中，第一特徵形成於第二特徵上方或之上時，隨之而來可包含實施例，其中第一及第二特徵形成以直接接觸；且亦可包含實施例，其中額外的特徵可形成於第一及第二特徵之間，因此第一及第二特徵可不直接接觸。此外，本發明可在各實例中重複元件編號及/或文字。重複的目的在於簡化且明確，但不在其中決定介於所討論的多種實施例及/或組態之間的相對關係。
此外，空間上的相對用語，例如「在..之下」、「以下」、「下」、「上方」、「上」及其類，在此為了易於敘述可用以描述如圖所示的元件或特徵對於其他元件或特徵的相對關係。除了圖示所描繪的面向之外，空間上的相對用語意旨於圍繞所使用或操作的裝置的不同面向。要不然就是，設備可被導向(旋轉90度或於其他面向)，且在此所用的空間上的相對描述符號可據此同樣的被解讀。
已觀察到的是，經由蝕刻製程可能損害或污染電阻式隨機存取記憶體(resistive random access memory,RRAM)的介電，且可導致漏電流穿透鄰接於RRAM之介電層外緣的週邊區域。在本發明提供一方法及所得的結構中，不會發生這類漏電流的狀況。此方法修飾RRAM單元堆疊的結構，致使上電極與下電極分離，關於上電極的週邊區域實際上係大於產生在中央區域內的最小
分離。在實施例的第一類中，藉由在週邊區域中形成額外的介電層，以產生額外的分離。在實施例的第二類中，藉由截斷缺乏週邊區域的下電極，以產生額外的分離。在替代的實施例中，這些方法及結構可應用以形成金屬-絕緣體-金屬(MIM)電容，其在結構上一般類似於RRAM單元。
第1及2圖說明在積體電路裝置100中的一種金屬-絕緣體-金屬結構110A，其係在本發明所提供之實施例的第一類中的一實例。金屬-絕緣體-金屬結構110A通常係在類似單元的陣列中的一個單元。在一些實施例中，金屬-絕緣體-金屬結構110A為RRAM單元。在一些其他實施例中，金屬-絕緣體-金屬結構110A為MIM電容。裝置100包含基板101，形成於基板101上的是在介電陣列103內的接觸105。在最多實施例中，基板101包含形成於半導體主體上方的一或多個金屬互連層。
接觸105可連接於一開關裝置用以選擇金屬-絕緣體-金屬結構110A。開關裝置可形成在位於基板101中的半導體本體上。在一些實施例中，開關裝置為一電晶體，且結構110A為在RRAM單元的陣列中的電晶體，其中RRAM單元具有1T1R架構。在一些實施例中，開關裝置為一二極體，且結構110A為在RRAM單元的陣列中的二極體，其中RRAM單元具有1D1R架構。在一些實施例中，開關裝置為一雙極性接面型電晶體(bipolar junction transistor,BJT)，且結構110A為在RRAM單元的陣列中的雙極性接面型電晶體，其中RRAM單元具有1BJT1R架
構。在一些實施例中，開關裝置為一雙極性開關(bipolar switch)，且結構110A為在RRAM單元的陣列中的雙極性開關，其中RRAM單元具有1S1R架構。在一些實施例中，沒有開關裝置，且結構110A係在RRAM單元的陣列中，其中RRAM單元具有1R架構。
一RRAM/MIM(RRAM或MIM)堆疊130A係形成在接觸105上方。接觸105及介電103可為形成在基板101上方的一部分的金屬互連層。在一些實施例中，結構110A為一RRAM單元，且接觸105及介電103為一部份的第四金屬互連層(M4)。在一些實施例中，蝕刻停止層107係形成於包含接觸105的金屬互連層上方。在那些實施例中，蝕刻停止層107可包含位於接觸105上方的一開口，此接觸105允許RRAM/MIM堆疊130A與接觸105形成介面。
RRAM/MIM堆疊130A包含下電極109、介電層113、上電極115及額外的介電層111，其中介電層113可為一RRAM的介電。下電極109可包含擴散阻障層109A及主要的下電極層109B。在一些實施例中，擴散阻障層109A位於下導電層109B的下方並接觸下導電層109B的下表面，其中擴散阻障層109A及下導電層109B共同具有一T形輪廓。上電極115可包含蓋層115A及主要的上電極層115B。RRAM/MIM堆疊130A包含一中央區域124及一週邊區域122。額外的介電層111延伸經過週邊區域122，但未經過中央區域124。
上電極115覆蓋介電層113的上表面。介電層
113覆蓋下電極109的上表面。在一些實施例中，上電極115與介電層113共同延伸。在一些實施例中，上電極115與下電極109在基板101上有相同的投影區域。
第2圖提供在第1圖中確定的區域120的放大圖。如第2圖所示，距離108係介於在週邊區域122內的上電極115上的任一點與下電極109上任一點之間的最短距離，且距離108比介於在中央區域124內的上電極115上的任一點與下電極109之間的最短距離132更長。在一些實施例中，距離108係至少約二倍於距離132。在更多實施例中，相較於介電層113的材料，介電層111具有較低介電係數。在更多實施例中，沿著從週邊區域122中的上電極115到下電極109的最短路徑108的電阻係大於2倍的沿著從中央區域124中的上電極115到下電極109的最短路徑132的電阻。
由於蝕刻接近邊緣114，因此介電層113可被損害或污染。任何此類的損害或污染被限制於區域112鄰近邊緣114，且將不會顯著影響裝置100的效能。區域112係完全位於週邊區域122之內。因為較大的電極隔離沿著穿過週邊區域122的路徑，所以漏電流將不會發生於穿過週邊區域122的任何顯著的程度。在實施例中，結構110A為一RRAM單元，導電橋接通常不會形成穿過位於週邊區域122的介電層113的任何部分。導電橋接將僅形成於中央區域124之內。
第3及4圖說明在一積體電路裝置200中的一種金屬-絕緣體-金屬結構110B，其係在本發明所提供之實施例的第二類中的一實例。在一些實施例中，金屬-絕緣體-
金屬結構110B為一RRAM單元。在一些實施例中，金屬-絕緣體-金屬結構110B為一MIM電容。積體電路裝置100的敘述及其實施例應用於積體電路裝置200時，有二相異處：額外的介電層111可從金屬-絕緣體-金屬結構110B中省略或存在於金屬-絕緣體-金屬結構110B中；以及截斷缺少週邊區域122的下電極109。結果是，在金屬-絕緣體-金屬結構110B中，下電極109僅位於中央區域124之內，且相較於上電極115，下電極109於基板101的投影區域較小。在更多實施例中，介電113覆蓋下電極109的一邊緣表面118，如第4圖所示。
第4圖提供在第3圖中確定的區域120B的放大圖。如第4圖所示，距離108係介於在週邊區域122內的上電極115與下電極109上任一點之間，且相較於裝置100，距離108位於裝置200的不同方向，但距離108仍然比在中央區域124內的最短距離132更長。據此，裝置200實現如裝置100一樣的結果。
如第2及4圖所示，在結構110A及110B中，位於中央區域124之內的介電層113的基底136接觸下電極109，但位於週邊區域122之內的介電層113的基底126則不接觸下電極109。在表示結構110A的實施例中，其係因為額外的介電層111從在週邊區域122中的下電極109分隔介電層113。在表示結構110B的實施例中，其係因為在週邊區域122中的介電層113之下缺少下電極109。在實施例的各類別中，無法在區域112中找到從上電極115到下電極
109的最短距離路徑，且在區域112中，經由蝕刻製程形成邊緣114，可能損害介電層113。
第5圖提供方法300的流程圖，其係根據本發明的其他實施例的一實例。方法300可用於形成裝置100或裝置200。製造方法的一些實施例敘述如下，請參照第6~15圖，其繪製遞增的製造步驟如一系列的剖面圖。尤其是，第6~11圖表現製造裝置200的製造方法實施例，而第12~15圖表現製造裝置100的其他製造方法實施例。
在第6圖中，製程300開始於完成前段(FEOL)製程(第5圖，步驟301及步驟303)的選擇性步驟，其中形成第一金屬(M1)到第四金屬(M4)、接觸105及介電層103。蝕刻停止層107隨後形成在位於基板101上的金屬互連層上(第5圖，步驟305)，且開孔128形成穿過蝕刻停止層107，以暴露接觸105，如第6圖所示。
製程300接續一系列的步驟310，其形成RRAM/MIM堆疊130(RRAM/MIM堆疊130A或RRAM/MIM堆疊130B)。RRAM/MIM堆疊130A的一實例敘述如下。
第7A~7C圖表示形成下電極109的多種不同的方式(第5圖，步驟320)，其中可包含一或多層。舉例而言，在第7A~7C圖所說明的實施例中，可形成擴散阻障層109A(第5圖，步驟321)，且隨後在其上形成主要的下電極層109B(第5圖，步驟323)。擴散阻障層109A可包含在內，以避免被來自底層的接觸105的材料污染主要下電極層
109B。在一些實施例中，接觸105為銅，且擴散阻障層109A為氮化鈦(TiN)材料，例如對於銅擴散提供有效的阻障。一般而言，擴散阻障層109A可具有任何適合的組成。在最多實施例中，擴散阻障層109A為金屬的導電性氧化物、氮化物或氮氧化物，其中金屬係選自由鋁(Al)、錳(Mn)、鈷(Co)、鈦(Ti)、鉭(Ta)、鎢(W)、鎳(Ni)、錫(Sn)、鎂(Mg)及其組合所組成之群組。擴散阻障層109A可具有任何適合的厚度。適合的厚度係足夠厚，以提供有效的擴散阻障，但不會太厚以致於造成過大的電阻。在最多的實施例中，擴散阻障層109A的厚度係介於20Å至300Å之間。在一些實施例中，擴散阻障層109A的厚度係介於100Å至300Å之間，例如200Å。
主要的下電極層109B可具有任何適合的組成。適合的組成實例包含金屬、金屬氮化物及經摻雜的多晶矽，但不以此為限制。在一些實施例中，下電極層109B為金屬。舉例而言，金屬可為鋁(Al)、鈦(Ti)、鉭(Ta)、金(Au)、鉑(Pt)、鎢(W)、鎳(Ni)、銥(Ir)、銅(Cu)或其組合。在一些實施例中，下電極層109B為金屬氮化物。舉例而言，金屬氮化物可為氮化鉭(TaN)。在一些實施例中，下電極層109B為經摻雜的多晶矽。經摻雜的多晶矽可為經摻雜的p+多晶矽或經摻雜的n+多晶矽。在最多的實施例中，下電極層109B的厚度係介於20Å至200Å之間。在一些實施例中，下電極層109B的厚度係介於50Å至150Å之間，例如100Å。
藉由任何適合的製程，可形成下電極層109A及
下電極層109B。在一些實施例中，所形成的擴散阻障層109A及下導電層109B共同具有一T形輪廓。舉例而言，在第7A圖中，沉積下電極層109A(第5圖，步驟321)以填充開孔(第6圖，128)，且隨後利用化學機械研磨法向下研磨至蝕刻停止層107，因此下電極層109A只填充開孔128。隨後沉積主要的下電極層109B(步驟323)以形成如第7A圖所示的結構。在第7B圖中，不在已沉積的擴散阻障層109A上進行化學機械研磨(CMP)(或者進行CMP，但時間少於第7A圖所示者)，因此允許擴散阻障層109A的一些殘留量覆蓋蝕刻停止層107的表面。在第7C圖中，下電極109的這些層與其所沉積的表面一致。在此後者的情況下，RRAM/MIM堆疊130形成於開孔128的上方，且開孔128的形狀影響RRAM/MIM堆疊130中的所有層的形狀。
第8~11圖說明如一或多個步驟330所示的裝置200的中間階段，其形成介於週邊上電極區域115與週邊下電極區域109之間的分隔。這些中階階段可包含步驟331及步驟333之任一或二者。步驟331為從週邊區域122圖案化以移除下電極109。步驟333為形成額外的介電層111且圖案化以移除位於中央區域124中的一部份的額外的介電層111。步驟331所產生的裝置係如第3~4圖所說明的裝置200。第8~11圖說明如經過製程300的製法的裝置200的中間階段，其中使用步驟331。當暴露週邊下電極區域122及外部下電極區域142時，第8圖(步驟331，第5圖，從週邊區域122及外部區域142圖案化以移除下電極109)一般包含
微影製程以形成覆蓋中央下電極124的光罩(未繪示)。藉由就定位的光罩，蝕刻以移除暴露的週邊及外部下電極區域122及142。隨後剝除光罩以形成如第8圖所示的結構，其中只有中央下電極區域124依然就定位。在最多的實施例中，蝕刻可包含乾及/或濕蝕刻，以在蝕刻停止層107停止蝕刻。舉例而言，乾蝕刻可為利用含氟氣體或氬氣(Ar)的電漿蝕刻。舉例而言，濕蝕刻可為利用氫氟酸或類似酸液的濕蝕刻。
在第9圖中，形成RRAM的介電層113(步驟335，第5圖)，且在其上形成上電極115(步驟340，第5圖)。在一些實施例中，介電層113可稱為第一介電層，且介電層113包含中央介電區域902，其係直接接觸主要的下電極層109B的至少一上表面。介電層113亦包含外部介電區域904，以與下電極層109區隔開，且週邊介電區域906連接中央及外部介電區域。週邊介電區域906係與下電極層109區隔開。
在RRAM裝置的實施例中，介電113可為任何適用於RRAM單元的數據儲存層的材料。適用於RRAM單元的數據儲存層的材料可誘導在高電阻態及低電阻態之間所進行的可逆的相變化。在一些實施例中，相變化係介於非晶態與金屬態之間。相變化可伴隨著或關聯於化學組成中的改變。舉例而言，非晶型的金屬氧化物可失去氧，當其進行相變化成為金屬態。氧可儲存在一部分的介電113中，其仍然在非晶態中或在鄰接層中，特別是蓋層115A。雖然所述
為介電，但只有低電阻態需要介電。在最多的RRAM實施例中，當在低電阻態時，介電113為高介電係數(high-k)介電。在一些RRAM實施例中，介電113為過渡金屬氧化物。適於RRAM裝置中介電113的高介電係數的介電材料的實例包含鎳氧化物(NiOx)、鉭氧化物(TayOx)、鈦氧化物(TiOx)、鉿氧化物(HfOx)、鎢氧化物(WOx)、鋯氧化物(ZrOx)、鋁氧化物(AlyOx)、鍶鈦氧化物(SrTiOx)或其組合，但不以此為限制。在最多RRAM實施例中，介電113的厚度係介於20Å至100Å之間。在一些RRAM實施例中，介電113的厚度係介於30Å至70Å之間，例如50Å。
在MIM電容實施例中，介電113可為任何適用於MIM電容的絕緣層的材料。在一些MIM電容實施例中，介電層113為矽氮氧化物或矽氮化物。在一些MIM電容實施例中，介電層113為高介電係數的介電。在一些MIM電容實施例中，介電層113為含鉿元素的化合物。含鉿元素的化合物的實例包含鉿氧化物(HfOz)、鉿矽氧化物(HfSiO)、鉿矽氮氧化物(HfSiON)、鉿鉭氧化物(HfTaO)、鉿鈦氧化物(HfTiO)、鉿鋯氧化物(HfZrO)、或其組合，但不以此為限制。介電層113可包含各種介電材料的多層結構。在最多MIM電容實施例中，介電113的厚度係介於50Å至300Å之間。在一些RRAM實施例中，特別是介電層113為高介電係數的介電，且介電113的厚度係介於50Å至100Å之間。
相較於產生在中央區域224中的介電層113的最小厚度，當介電層113形成於下電極109上方時，沉積製
程將可能在週邊區域222產生略厚的介電層113。下電極109具有如第7C圖的裝置100C所示的形狀。單從厚度的多樣性產生在周邊區域222中介於下電極109及上電極115之間的略大的分隔將不會像此詞彙用於本發明一樣被實質考慮。相形之下，在由步驟331或步驟333所產生的分隔中的差異點將被實質考慮。
如第9圖所示，一開始形成的上電極115包含中央上電極區域908，週邊上電極區域910及外部上電極區域912T。上電極115可包含一或多層。上電極115包含具有導電材料的主要的上電極層115B。在一些實施例中，特別是RRAM實施例，上電極115亦包含蓋層115A。在RRAM實施例中，蓋層115A可利用金屬-絕緣體-金屬結構110所形成的RRAM單元的設定及重設，提供氧儲存的功能。
蓋層115A可具有任何適合的組成。在一些RRAM實施例中，蓋層115A為金屬或金屬氧化物，其具有相對較低的氧濃度。在RRAM實施例中適於蓋層115A的金屬的實例包含鈦(Ti)、鉿(Hf)、鉑(Pt)、鋁(Al)或其組合。適於蓋層115A的金屬氧化物的實例包含鈦氧化物(TiOx)、鉿氧化物(HfOx)、鋯氧化物(ZrOx)、鍺氧化物(GeOx)、鈰氧化物(CeOx)或其組合。蓋層115A可具有任何適合的厚度。在最多RRAM實施例中，蓋層115A的厚度係介於20Å至100Å之間。在一些RRAM實施例中，蓋層115A的厚度係介於30Å至70Å之間，例如50Å。
主要的上電極層115B可具有任何如適於主要
的下電極層109B所確定的組成。上電極層115B可具有任何適合的厚度。在最多實施例中，上電極層115B的厚度係介於100Å至400Å之間。在一些實施例中，上電極層115B的厚度係介於150Å至300Å之間，例如250Å。
在第10圖中，圖案化RRAM/MIM堆疊以形成金屬-絕緣體-金屬結構110A(步驟351，第5圖)。為形成第10圖的結構，通常使用微影製程，以在上電極層115B上形成光罩(未繪示)。當此光罩覆蓋中央及週邊上電極區域908及910時，光罩暴露外部上電極區域912。當留下中央及週邊上電極及介電區域902、906、908及910就定位時，藉由就定位的光罩，蝕刻製程(步驟351，第5圖)蝕刻穿透至少上電極層115及介電層113，且移除外部上電極區域912及外部介電層904。在最多的實施例中，蝕刻為電漿蝕刻，以在蝕刻停止層107停止蝕刻。可在一或多個階段中執行蝕刻，以蝕刻穿透RRAM/MIM堆疊130的各層。舉例而言，各個階段可為根據一或多個的氯氣(Cl2)、氯化硼(BCl2)、氬(Ar)及氣(F)的電漿蝕刻。在最多的實施例中，步驟351使用單一光罩。
舉例而言，如第10圖所示，步驟351形成上電極115的邊緣116及介電層113的邊緣114。在最多實施例中，步驟351留下直接如第2及4圖所示的邊緣116及邊緣114。邊緣114及邊緣116位於金屬-絕緣體-金屬結構110的週邊，鄰接週邊區域122，且為中央區域124的遠端。靠近邊緣116可能損害或污染蓋層115A。靠近邊緣114可能損害
或污染介電層113。任何此類的損害或污染不會影響本發明所提供的金屬-絕緣體-金屬結構110的效能。在一些實施例中，步驟351包含蝕刻穿透下電極109且留下下電極109的邊緣106，其亦齊平於介電113的邊緣114，如第14圖所示。
製程300接續了在介電119中囊封金屬-絕緣體-金屬結構110及形成上電極通道125以連接金屬-絕緣體-金屬結構110至位元線(未繪示)或其類的步驟。步驟353沉積介電119。步驟355形成開口134於介電層119中，如第11圖的裝置200及第15圖的裝置100所示。步驟357以導電材料填充開口134，以形成通道125，產生如第1圖所示的結構，如第1圖的裝置100及第3圖的裝置200所示。在最多實施例中，介電119為低介電係數的介電。在一些實施例中，介電119為極端的低介電係數的介電。通道125可由任何適合的導體所形成。在一些實施例中，通道125為銅。
第12~15圖係說明替代的製造實施例以形成裝置，例如第1~2圖所示的裝置100。製造裝置100中的許多步驟與上述關於製造裝置200者相同，且為了明確及簡明的目的，因此不重複敘述。然而，第5圖的步驟333的表現未在先前的第6~11圖中敘述。第12~15圖說明如經過製程300的製法的裝置100的中間階段，其中使用步驟333。
在第12圖(步驟333，形成額外的介電層111)中，一般包含微影製程以形成光罩(未繪示)，當光罩覆蓋介電層111的週邊及外部區域時，其暴露額外的介電層111的中央區域。藉由就定位的光罩，進行蝕刻製程以移除暴露的
介電層111的中央區域，且隨後剝除光罩以形成如第12圖所示的結構。如第12圖所示，步驟333留下週邊介電區域122及外部介電區域142。額外的介電層111可具有任何適合的組成，且可由任何適合的製程所形成。具有適合組成的額外的介電層111的實例包含二氧化矽(SiO2)、氮化矽(SiN)及氮氧化矽(SiON)，但不以此為限制。
額外的介電層111可具有任何適合的厚度。額外的介電層111係足夠厚以表現其功能，但一般不會太厚以致過分增加RRAM/MIM堆疊130A的厚度。在最多的實施例中，額外的介電層111的厚度係介於10Å至200Å之間。在一些實施例中，額外的介電層111的厚度係介於20Å至100Å之間，例如50Å。如第13~14圖所示，MIM/RRAM的介電113及上電極層115隨後共形地形成於介電層上方。當留下週邊及中央區域就定位時，隨後進行蝕刻以移除這些層的外部區域，如第14圖所示。
本發明提供一種積體電路裝置，其具有金屬-絕緣層-金屬結構。此結構可形成電阻式隨機存取記憶體(RRAM)單元或MIM電容。此金屬-絕緣層-金屬結構包含介於上導電層及下導電層之間的介電層。此導電層包含鄰接介電層之一邊緣的週邊區域，其中介電層已藉由蝕刻法被截斷，且中央區域被週邊區域所圍繞。上導電層鄰接且位於介電層之上。下導電層鄰接且位於中央區域中的介電層之下。下導電層未鄰接於介電層的週邊區域中的介電層。
此結構產生介於上導電層及下導電層之間的路
徑，沿穿過介電層的週邊區域的路徑實質上大於穿過中央區域的路徑。其抑制導電橋接或穿過介電層的區域的漏電流的形成，其可能藉由蝕刻介電層的邊緣已被損害或污染。在實施例的第一類中，藉由週邊區域中額外的介電層，避免下導電層鄰接週邊區域中的介電。在實施例的第二類中，藉由截斷缺乏週邊區域的下導電層，避免下導電層鄰接週邊區域中的介電。
本發明亦提供一種積體電路裝置，其包含金屬-絕緣層-金屬結構形成於基板上方。此金屬-絕緣層-金屬結構為電阻式隨機存取記憶體(RRAM)單元或MIM電容。金屬-絕緣層-金屬結構包含下電極、第一介電層及上電極。在下電極及上電極之間具有最短距離。第一介電層係設置介於下電極及上電極之間，其中下電極及上電極係由此最短距離所隔開。從上電極的周長上的一點開始繼續到下電極的最短路徑係大於最短距離，藉此配置下電極及上電極。在實施例的第一類中，藉由週邊區域中的額外的介電層，在週邊區域中增加介於電極間的距離。在實施例的第二類中，藉由截斷缺少週邊區域的下電極，在週邊區域形成較大的介於電極間的距離係。
本發明提供一種製造積體電路裝置的方法，其包含形成接觸在基板上，且形成一或多個下電極層直接位於接觸上。第一介電層形成於一或多個下電極層上方。第一介電層包含中央介電區域直接接觸下電極層，外部介電區域與下電極層分隔開，且週邊介電區域亦與下電極層分隔開。週
邊介電區域連接中央及外部介電區域。一或多個上電極層隨後共形地形成於第一介電層上方。一或多個上電極層包含中央上電極區域、外部上電極區域及週邊上電極區域。這些分別形成於中央介電區域、外部介電區域及週邊介電區域上方。隨後圖案化一或多個上電極層及第一介電層，以形成具有圖案化上電極及圖案化第一介電的單元。圖案化移除外部上電極區域及外部介電區域，以留下中央及週邊上電極區域與中央及週邊介電區域時。
雖然本發明之諸實施例及其優點已詳細敘述，應被了解的是，在不偏離由申請專利範圍所界定的本發明之精神及範圍的前提下，可在此進行各種改變、取代及變動。此外，本申請的範圍並非被限定於敘述在本說明書中的製程、機器、製造方法、成分組成、技術手段、方法及步驟的特定實施例。如所屬技術領域中具有通常知識者將易於從本發明理解的是，當前存在或以後待開發的製程、機器、製造方法、成分組成、技術手段、方法及步驟，可利用如根據本發明在此所述的對應實施例產生大致相同的功能或達到大致相同的結果。據此，所附申請專利範圍旨在其範圍內包含這些製程、機器、製造方法、成分組成、技術手段、方法或步驟。
100‧‧‧積體電路裝置
101‧‧‧基板
103、111、113、119‧‧‧介電層
105‧‧‧接觸
107‧‧‧蝕刻停止層
109‧‧‧下電極
109A‧‧‧擴散阻障層
109B‧‧‧主要的下電極層
110A‧‧‧金屬-絕緣體-金屬結構
120‧‧‧區域
115‧‧‧上電極
115A‧‧‧蓋層
115B‧‧‧主要的上電極層
122‧‧‧週邊區域(週邊下電極區域)
124‧‧‧中央區域(中央下電極區域)
125‧‧‧通道(上電極通道)
130A‧‧‧RRAM/MIM堆疊
Claims (9)
- 一種積體電路裝置，包含：一金屬-絕緣體-金屬結構包含一第一介電層介於一上導電層及一下導電層之間；一擴散阻障層位於該下導電層的下方並接觸該下導電層的一下表面，其中該擴散阻障層及該下導電層共同具有一T形輪廓；其中該第一介電層包含：一周圍區域鄰接該第一介電層的一邊緣，其中該第一介電層係由蝕刻法所截斷；以及一中央區域係由該周圍區域所圍繞；以及該上導電層緊靠且位於該第一介電層的該中央區域之上；該下導電層緊靠且位於該第一介電層之該中央區域之下；以及其中該下導電層不緊靠該第一介電層的該周圍區域。
- 如請求項1所述之積體電路裝置，其中該第一介電層及該上導電層為共同延伸(coextensive)。
- 如請求項1所述之積體電路裝置，其中一額外的介電層在該周圍區域中，且位於該下導電層及該第一介電層之間。
- 一種積體電路裝置，包含： 一基板；一金屬-絕緣物-金屬結構形成於該基板之上，該金屬-絕緣物-金屬結構為一電阻式記憶體(resistive random access memory,RRAM)單元或一金屬-絕緣物-金屬電容；其中該金屬-絕緣物-金屬結構包含一下電極、一第一介電層以及一上電極；在該下電極及該上電極之間有一最小距離；該第一介電層係設置介於該下電極及該上電極之間，其中該下電極及該上電極係以該最小距離隔開；以及配置該下電極及該上電極，藉此從該上電極的一周長上的任一點持續到該下電極的一最短路徑係大致上大於該最小距離，且該第一介電層塗佈於該下電極的一側壁。
- 如請求項4所述之積體電路裝置，其中從該上電極的該周長上的一點持續到該下電極的該最短路徑通過一第二介電層，其未出現在從該上電極到該下電極的該最短路徑上。
- 一種積體電路裝置的製造方法，包含：形成一接觸於一基材上；形成一擴散阻障層於該接觸上；形成一或多個下電極層於該擴散阻障層上，其中該擴散阻障層及該一或多個下導電層共同具有一T形輪廓；形成一第一介電層於該一或多個下電極層上，其中該 第一介電層包含：一中央介電區域直接接觸該下電極層的至少一上表面；一外介電區域從該下電極層隔開；以及一周圍介電區域連接該中央及外介電區域，其中該周圍介電區域係從該下電極層隔開；共形地(conformally)形成一或多個上電極層於該第一介電層上，其中該一或多個上電極層包含一中央上電極區域、一外上電極區域及一周圍上電極區域分別直接位於該中央介電區域、該外介電區域及該周圍介電區域；以及圖案化該一或多個上電極層及該第一介電層，以形成一單元具有一圖案化上電極及一圖案化第一介電層，其中當留下該中央及周圍上電極及中央及周圍介電區域到位時，該圖案化步驟移除該外上電極及外介電區域。
- 如請求項6所述之製造方法，更包含：在形成該第一介電層之前，先形成一額外的介電層於該一或多個下電極層之上；以及圖案化該額外的介電層，以形成一圖案化額外的介電層，其具有一開口位於該一或多個下電極層的一中央區域；其中形成該第一介電層係形成該中央介電區域位於該圖案化額外的介電層之上。
- 如請求項7所述之製造方法，其中：圖案化該額外的介電層留下該圖案化介電層位於該一 或多個下電極層的一周圍區域之上。
- 如請求項6所述之製造方法，更包含：圖案化該一或多個下電極層在形成該第一介電層之前，其中圖案化該一或多個下電極層致使該一或多個下電極不存在於該周圍介電區域的下方。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/261,526 US9728719B2 (en) | 2014-04-25 | 2014-04-25 | Leakage resistant RRAM/MIM structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201605087A TW201605087A (zh) | 2016-02-01 |
| TWI577064B true TWI577064B (zh) | 2017-04-01 |
Family
ID=54261855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104113248A TWI577064B (zh) | 2014-04-25 | 2015-04-24 | 積體電路裝置及其製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US9728719B2 (zh) |
| KR (1) | KR101776995B1 (zh) |
| CN (1) | CN105023933B (zh) |
| DE (1) | DE102015104684A1 (zh) |
| TW (1) | TWI577064B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI665674B (zh) * | 2017-08-02 | 2019-07-11 | 台灣積體電路製造股份有限公司 | 具有凹陷的底部電極側壁的電阻式隨機存取記憶體（rram）單元及其形成方法 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6067524B2 (ja) * | 2013-09-25 | 2017-01-25 | 株式会社東芝 | 半導体装置および誘電体膜 |
| FR3039702B1 (fr) * | 2015-07-31 | 2018-02-09 | Commissariat Energie Atomique | Dispositif memoire |
| TWI681541B (zh) | 2016-10-19 | 2020-01-01 | 聯華電子股份有限公司 | 具記憶體結構之半導體元件及其製造方法 |
| US11289648B2 (en) | 2017-08-02 | 2022-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistive random-access memory (RRAM) cell with recessed bottom electrode sidewalls |
| US11289651B2 (en) * | 2017-09-01 | 2022-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device having via landing protection |
| US10680172B2 (en) | 2017-11-13 | 2020-06-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Resistive random access memory device |
| US10497436B2 (en) * | 2017-11-27 | 2019-12-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device and fabrication thereof |
| US10608179B2 (en) * | 2017-11-30 | 2020-03-31 | International Business Machines Corporation | Resistive random access memory with metal fin electrode |
| CN108123038B (zh) * | 2017-12-15 | 2020-10-16 | 南京溧水高新创业投资管理有限公司 | Mim电容器及其制作方法 |
| US10707295B2 (en) * | 2018-09-17 | 2020-07-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device and fabrication method thereof |
| US11227872B2 (en) | 2019-04-25 | 2022-01-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | FeRAM MFM structure with selective electrode etch |
| US11038108B2 (en) * | 2019-05-24 | 2021-06-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Step height mitigation in resistive random access memory structures |
| CN113097382B (zh) * | 2020-01-08 | 2023-04-18 | 芯恩（青岛）集成电路有限公司 | Rram单元的制造方法及rram单元 |
| US11527713B2 (en) * | 2020-01-31 | 2022-12-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Top electrode via with low contact resistance |
| CN113629009B (zh) * | 2021-08-09 | 2023-10-24 | 长鑫存储技术有限公司 | 半导体硅化钴膜层的制造方法、半导体器件及存储器 |
| US12004436B2 (en) * | 2022-07-28 | 2024-06-04 | International Business Machines Corporation | RRAM with high work function cap |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050212082A1 (en) * | 2004-03-26 | 2005-09-29 | Kenichi Takeda | Semiconductor device and manufacturing method thereof |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100371142B1 (ko) * | 1998-12-30 | 2003-03-31 | 주식회사 하이닉스반도체 | 반도체소자의캐패시터형성방법 |
| JP2001057412A (ja) * | 1999-08-19 | 2001-02-27 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| KR100487519B1 (ko) * | 2002-02-05 | 2005-05-03 | 삼성전자주식회사 | 반도체 장치의 커패시터 및 그 제조 방법 |
| US6849891B1 (en) | 2003-12-08 | 2005-02-01 | Sharp Laboratories Of America, Inc. | RRAM memory cell electrodes |
| CN100461393C (zh) * | 2003-12-30 | 2009-02-11 | 中芯国际集成电路制造(上海)有限公司 | 用于将铜与金属-绝缘体-金属电容器结合的方法和结构 |
| US7169637B2 (en) | 2004-07-01 | 2007-01-30 | Sharp Laboratories Of America, Inc. | One mask Pt/PCMO/Pt stack etching process for RRAM applications |
| US7115467B2 (en) * | 2004-07-30 | 2006-10-03 | Texas Instruments Incorporated | Metal insulator metal (MIM) capacitor fabrication with sidewall barrier removal aspect |
| JP2006324363A (ja) * | 2005-05-17 | 2006-11-30 | Elpida Memory Inc | キャパシタおよびその製造方法 |
| US7236389B2 (en) * | 2005-11-17 | 2007-06-26 | Sharp Laboratories Of America, Inc. | Cross-point RRAM memory array having low bit line crosstalk |
| US20070132049A1 (en) * | 2005-12-12 | 2007-06-14 | Stipe Barry C | Unipolar resistance random access memory (RRAM) device and vertically stacked architecture |
| US7531825B2 (en) | 2005-12-27 | 2009-05-12 | Macronix International Co., Ltd. | Method for forming self-aligned thermal isolation cell for a variable resistance memory array |
| KR101176543B1 (ko) | 2006-03-10 | 2012-08-28 | 삼성전자주식회사 | 저항성 메모리소자 |
| US7407858B2 (en) | 2006-04-11 | 2008-08-05 | Sharp Laboratories Of America, Inc. | Resistance random access memory devices and method of fabrication |
| US8148223B2 (en) * | 2006-05-22 | 2012-04-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | 1T MIM memory for embedded ram application in soc |
| JP2008016490A (ja) * | 2006-07-03 | 2008-01-24 | Nec Electronics Corp | 半導体装置 |
| US20080124912A1 (en) * | 2006-08-01 | 2008-05-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor methods |
| KR100869236B1 (ko) * | 2006-09-14 | 2008-11-18 | 삼성전자주식회사 | 커패시터 제조 방법 및 이를 사용한 디램 장치의 제조 방법 |
| JP2008147594A (ja) * | 2006-12-13 | 2008-06-26 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US7579612B2 (en) | 2007-04-25 | 2009-08-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistive memory device having enhanced resist ratio and method of manufacturing same |
| US8154003B2 (en) | 2007-08-09 | 2012-04-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistive non-volatile memory device |
| JP4544340B2 (ja) * | 2008-01-24 | 2010-09-15 | ソニー株式会社 | 電子素子およびその製造方法並びに記憶装置 |
| US7795606B2 (en) | 2008-08-05 | 2010-09-14 | Seagate Technology Llc | Non-volatile memory cell with enhanced filament formation characteristics |
| KR101052875B1 (ko) | 2008-12-30 | 2011-07-29 | 주식회사 하이닉스반도체 | 저항성 램 소자의 제조방법 |
| KR20110064269A (ko) * | 2009-12-07 | 2011-06-15 | 삼성전자주식회사 | 반도체 소자 및 그것의 제조 방법, 및 그것을 포함하는 반도체 모듈, 전자 회로 기판 및 전자 시스템 |
| US20120241710A1 (en) | 2011-03-21 | 2012-09-27 | Nanyang Technological University | Fabrication of RRAM Cell Using CMOS Compatible Processes |
| US8546235B2 (en) * | 2011-05-05 | 2013-10-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits including metal-insulator-metal capacitors and methods of forming the same |
| JP5689392B2 (ja) * | 2011-09-02 | 2015-03-25 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| US8659090B2 (en) | 2011-12-22 | 2014-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistive memory and methods for forming the same |
| US8896096B2 (en) | 2012-07-19 | 2014-11-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Process-compatible decoupling capacitor and method for making the same |
| US9172036B2 (en) * | 2013-11-22 | 2015-10-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Top electrode blocking layer for RRAM device |
| US9236445B2 (en) | 2014-01-16 | 2016-01-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Transistor having replacement gate and epitaxially grown replacement channel region |
| US9577191B2 (en) * | 2014-04-02 | 2017-02-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | RRAM cell bottom electrode formation |
| US11038010B2 (en) * | 2015-01-29 | 2021-06-15 | Taiwan Semiconductor Manufacturing Company Limited | Capacitor structure and method of making the same |
-
2014
- 2014-04-25 US US14/261,526 patent/US9728719B2/en active Active
- 2014-07-17 CN CN201410340968.9A patent/CN105023933B/zh active Active
-
2015
- 2015-03-27 DE DE102015104684.9A patent/DE102015104684A1/de active Pending
- 2015-04-24 KR KR1020150058240A patent/KR101776995B1/ko active IP Right Grant
- 2015-04-24 TW TW104113248A patent/TWI577064B/zh active
-
2017
- 2017-07-12 US US15/647,579 patent/US11005037B2/en active Active
-
2019
- 2019-09-19 US US16/575,725 patent/US11158789B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050212082A1 (en) * | 2004-03-26 | 2005-09-29 | Kenichi Takeda | Semiconductor device and manufacturing method thereof |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI665674B (zh) * | 2017-08-02 | 2019-07-11 | 台灣積體電路製造股份有限公司 | 具有凹陷的底部電極側壁的電阻式隨機存取記憶體（rram）單元及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150123740A (ko) | 2015-11-04 |
| US9728719B2 (en) | 2017-08-08 |
| US20170309816A1 (en) | 2017-10-26 |
| CN105023933A (zh) | 2015-11-04 |
| US11158789B2 (en) | 2021-10-26 |
| US20200013953A1 (en) | 2020-01-09 |
| TW201605087A (zh) | 2016-02-01 |
| KR101776995B1 (ko) | 2017-09-08 |
| DE102015104684A1 (de) | 2015-10-29 |
| US11005037B2 (en) | 2021-05-11 |
| US20150311435A1 (en) | 2015-10-29 |
| CN105023933B (zh) | 2018-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI577064B (zh) | 積體電路裝置及其製造方法 | |
| US11276819B2 (en) | Metal landing on top electrode of RRAM | |
| US10510953B2 (en) | Top electrode for device structures in interconnect | |
| KR101671632B1 (ko) | 개선된 저항성 랜덤 액세스 메모리(rram) 구조 | |
| KR101893643B1 (ko) | 증가된 높이를 갖는 데이터 스토리지 층을 갖는 rram 디바이스 | |
| CN104900804B (zh) | 具有导电蚀刻停止层的rram单元结构 | |
| US9461245B1 (en) | Bottom electrode for RRAM structure | |
| CN109786549B (zh) | 电阻式随机存取存储器器件 | |
| CN106252505B (zh) | Rram器件和方法 | |
| TWI713242B (zh) | 電阻式記憶體及其製作方法 | |
| TWI699914B (zh) | 半導體元件及其製作方法 | |
| TWI787332B (zh) | 半導體裝置及其製造方法 | |
| KR101851101B1 (ko) | 개선된 형성 전압 특성을 갖는 저항성 랜덤 액세스 메모리 (ｒｒａｍ) 및 이의 제조 방법 | |
| KR102316925B1 (ko) | 신규한 저항성 랜덤 액세스 메모리 디바이스 | |
| US20180145253A1 (en) | Method of Forming Resistive Random Access Memory (RRAM) Cells | |
| TW201316488A (zh) | 電阻式記憶元件及其製造方法 | |
| TW202022993A (zh) | 電阻式隨機存取記憶體 |