TWI592785B - 能隙參考電路 - Google Patents

Description

能隙參考電路

本發明係關於一種能隙參考電路。

能隙參考電路係用於產生準確的輸出電壓。能隙參考電路所產生的輸出電壓不會受製程、供應電源和溫度變化的影響。因此，能隙參考電路可廣泛使用於各種的類比電路和數位電路中，該些電路在運作時需要準確的參考電壓。

第1圖例示一常見的能隙參考電路100。參照第1圖，該能隙參考電路100包含PMOS電晶體M1、M2和M3，一運算放大器OP，電阻R1和R2以及雙極性電晶體(bipolar transistor)Q1、Q2和Q3。當忽略基極電流時，該能隙參考電路100的輸出電壓VOUT可以表示為：

其中，VEB3為雙極性電晶體Q3的射極-基極間電壓差，VT為室溫時的熱電壓(thermal voltage)，N為雙極性電晶體Q2之電流密度和雙極性電晶體Q1之電流密度的比例。

如公式(1)所示，在調整電阻R2和R1的阻值比例後，該能隙參考電路100可以提供具有零溫度係數的穩定輸出 電壓VOUT。該電壓VOUT的電壓位準約為1.25V，接近於矽能隙(energy gap)的電子伏(electron volt)，亦即，矽能隙參考電壓。

然而，為了能廣泛的使用於不同的應用中，能隙參考電路可能需要輸出不同的電壓位準。

本發明的目的之一在於提供一種能隙參考電路，以提供一參考電流和一參考電壓。

依據本發明一實施例，該能隙參考電路包含有一第一運算放大器，一第二運算放大器，一第一電流源，一第二電流源，一第三電流源，一第一雙極性電晶體，一第二雙極性電晶體，一回授元件以及一分壓電路。該第一運算放大器具有一第一輸入，一第二輸入和一第一輸出。該第二運算放大器具有一第三輸入，一第四輸入和一第二輸出。該第一電流源耦接於一供應電源節點和該第一運算放大器的該第一輸入之間。該第二電流源耦接於該供應電源節點和該第一運算放大器的該第二輸入之間。該第三電流源耦接於該供應電源節點和該第二運算放大器的該第三輸入之間。該第一雙極性電晶體具有一基極，具有耦接至該第一電流源的一射極，和具有耦接至一接地節點的一集極。該第二雙極性電晶體具有耦接至該第一雙極性電晶體的該基極的一基極，具有一射極，和具有耦接至該接地節點的一集極。該回授元件耦接於 該第三電流源和該第二雙極性電晶體的該基極之間，該回授元件由該第二運算放大器的該第二輸出所控制。該分壓電路用以對該第二運算放大器的該第三輸入和該第二雙極性電晶體的該基極之間的電壓差值進行分壓以提供一參考電壓。該第二運算放大器的該第四輸入耦接至該第一運算放大器的該第一輸入和該第一運算放大器的該第二輸入兩者中的其中一者。

100‧‧‧能隙參考電路

200‧‧‧能隙參考電路

22‧‧‧電流源單元

24‧‧‧分壓電路

300‧‧‧能隙參考電路

400‧‧‧能隙參考電路

500‧‧‧能隙參考電路

M1,M2,M3,M4‧‧‧PMOS電晶體

M5‧‧‧NMOS電晶體

OP‧‧‧運算放大器

OP1,OP2‧‧‧運算放大器

Q1,Q2,Q3‧‧‧雙極性電晶體

R1,R2,R3,R4‧‧‧電阻

第1圖例示一常見的能隙參考電路。

第2圖顯示結合本發明一實施例之能隙參考電路之電路圖。

第3圖顯示結合本發明另一實施例之能隙參考電路之電路圖。

第4圖顯示結合本發明又一實施例之能隙參考電路之電路圖。

第5圖顯示結合本發明又一實施例之能隙參考電路之電路圖。

第2圖顯示結合本發明一實施例之能隙參考電路200之電路圖。如第2圖所示，該能隙參考電路200包含一電流源單元22，一運算放大器OP1，一運算放大器OP2，一電阻 R1，一雙極性電晶體Q1，一雙極性電晶體Q2，一回授電晶體M4，一分壓電路24和一電阻R4。

該電流源單元22提供複數個穩定的偏壓電流I1、I2和I3。在本實施例中，該電流源單元22為一電流鏡組態，且由三個PMOS電晶體M1、M2和M3所組成。參照第2圖，該PMOS電晶體M1具有耦接至一供應電壓源VDD的一源極，具有耦接至該運算放大器OP1的一輸出端的一閘極，和具有耦接至該運算放大器OP1的一反相輸入端的一汲極。該PMOS電晶體M2具有耦接至該供應電壓源VDD的一源極，具有耦接至該運算放大器OP1的該輸出端的一閘極，和具有耦接至該運算放大器OP1的一非反相輸入端以及耦接至該運算放大器OP2的一非反相輸入端的一汲極。該PMOS電晶體M3具有耦接至該供應電壓源VDD的一源極，具有耦接至該運算放大器OP1的該輸出端的一閘極，和具有耦接至該運算放大器OP2的一反相輸入端的一汲極。

該雙極性電晶體Q1具有用以接收一偏壓電壓VB的一基極，耦接至該運算放大器OP1的一反相輸入端的一射極，和耦接至一接地端點的一集極。該雙極性電晶體Q2具有用以接收該偏壓電壓VB的一基極和耦接至該接地端點的一集極。該電阻R1耦接於該運算放大器OP1的一非反相輸入端和該雙極性電晶體Q2的該射極之間。

參考第2圖，該回授電晶體M4為一PMOS電晶 體，其具有耦接至該運算放大器OP2的該反相輸入端的一源極，耦接至該運算放大器OP2的一輸出端的一閘極，和耦接至該雙極性電晶體Q1的該基極以及耦接至該雙極性電晶體Q2的該基極的一汲極。該分壓電路24與該回授電晶體M4並聯連接。該電阻R4耦接於該分壓電路24和該接地端點之間。

參照第2圖，該運算放大器OP1和該電流源單元22構成一負回授迴路，使得輸入端電壓VD1和VD2實質上相同。因此，電壓VD1和VD2可表示為：VD1=VD2=VB+VEB1=VB+VEB2+I2×R1 (2)

其中，VEB1為該雙極性電晶體Q1的射極-基極間電壓差，VEB2為雙極性電晶體Q2的射極-基極間電壓差。

據此，公式(2)可重新整理為：

參照第2圖，該運算放大器OP2、該電流源單元22和該回授電晶體M4構成一負回授迴路，使得輸入端電壓VD2和VD3實質上相同。由於該等電晶體M1、M2和M3的閘極彼此相連，該等電晶體M1、M2和M3的源極耦接至該供應電壓源VDD，且該等電晶體M1、M2和M3的汲極電壓實質上相同，故流過該等PMOS電晶體M1、M2和M3的電流I1、I2和I3的電流值正比於電晶體的寬長比。

在本實施例中，該等PMOS電晶體M1、M2和M3 的寬長比設定為1：1：m，其中m為正整數。因此，電流I1和電流I2的電流值實質上相同，而電流I3的電流值是電流I1的m倍。

為了簡潔起見，第2圖中的分壓電路24是由兩個電阻R2和R3串聯組成，然而，本發明不應以此為限。在本實施例中，該分壓電路24對電壓VD3和電壓VB之間的電壓差值進行分壓以在該電阻R2和該電阻R3的交越點提供一參考電壓VREF。因此，公式(3)可重新整理為公式(4)：

由於該雙極性電晶體Q1的射極-基極間電壓差具有負溫度係數而電壓差值△VBE具有正溫度係數，故參考電壓VREF的電壓值的溫度係數可以調整為正值、負值或是實質上等於零。舉例而言，參考電壓VREF的正溫度係數可藉由增加m的數值或是藉由增加電阻R4對電阻R1的比值來獲得；參考電壓VREF的負溫度係數可藉由增加該分壓電路24中電阻R3的阻值來獲得。

參照第2圖，該等運算放大器OP1和OP2藉由負回授迴路使得該等電壓VD1、VD2和VD3實質上相同。在本發明其他實施例中，為了使得該等電壓VD1、VD2和VD3實質上相同，該運算放大器OP2的該非反相輸入端可接收該電壓VD1， 如第3圖所示。此外，參照第4圖，該回授電晶體M5為一NMOS電晶體，其具有耦接至該運算放大器OP2的該非反相輸入端的一汲極，耦接至該運算放大器OP2的該輸出端的一閘極，和耦接至該雙極性電晶體Q1的該基極的一源極。為了使得該等電壓VD1、VD2和VD3實質上相同，該運算放大器OP2的該反相輸入端可耦接至該PMOS電晶體M2，或耦接至該PMOS電晶體M1。

復參照第1圖，傳統的能隙參考電路所提供的具有零溫度係數的穩定輸出電壓VOUT的電壓位準約為1.25V。然而，本發明所揭示的能隙參考電路能提供具有較低電壓位準的輸出電壓。以第2圖為例說明，當該分壓電路24中電阻R2的阻值與電阻R3的阻值相同時，該能隙參考電路200所提供的具有零溫度係數的穩定輸出電壓VREF的電壓位準在藉由適當的選擇m的數值或是電阻R4對電阻R1的比例後，可低至0.63V，這是由於公式(4)中的VEB1會乘上R3/(R2+R3)，而降低了VREF的電壓位準。

第2圖所示的能隙參考電路200提供了穩定的輸出電壓VREF至內部電路。然而，本發明不應以此為限。參照第5圖，該能隙參考電路500提供了穩定的輸出電流IREF至內部電路。該輸出電流IREF的溫度係數依據公式(3)可藉由選擇該電阻R1的溫度係數或改變該PMOS電晶體M3對該PMOS電晶體M2的寬長比來進行調整。

本發明之技術內容及技術特點已揭示如上，然而熟悉本項技術之人士仍可能基於本發明之教示及揭示而作種種不背離本發明精神之替換及修飾。因此，本發明之保護範圍應不限於實施例所揭示者，而應包括各種不背離本發明之替換及修飾，並為隨後之申請專利範圍所涵蓋。

200‧‧‧能隙參考電路

22‧‧‧電流源單元

24‧‧‧分壓電路

M1,M2,M3,M4‧‧‧PMOS電晶體

OP1,OP2‧‧‧運算放大器

Q1,Q2‧‧‧雙極性電晶體

R1,R2,R3,R4‧‧‧電阻

Claims (9)

1. 一種能隙參考電路，包括：一第一運算放大器，其具有一第一輸入，一第二輸入和一第一輸出；一第二運算放大器，其具有一第三輸入，一第四輸入和一第二輸出；一第一電流源，耦接於一供應電源節點和該第一運算放大器的該第一輸入之間；一第二電流源，耦接於該供應電源節點和該第一運算放大器的該第二輸入之間；一第三電流源，耦接於該供應電源節點和該第二運算放大器的該第三輸入之間；一第一雙極性電晶體，其具有一基極，具有耦接至該第一電流源的一射極，和具有耦接至一接地節點的一集極；一第二雙極性電晶體，其具有耦接至該第一雙極性電晶體的該基極的一基極，具有一射極，和具有耦接至該接地節點的一集極；一第一電阻，耦接於該第二電流源和該第二雙極性電晶體的該射極之間；一回授元件，耦接於該第三電流源和該第二雙極性電晶體的該基極之間，該回授元件由該第二運算放大器的該第二輸出所控制；以及 一分壓電路，用以對該第二運算放大器的該第三輸入和該第二雙極性電晶體的該基極之間的電壓差值進行分壓以提供一參考電壓；其中，該第二運算放大器的該第四輸入耦接至該第一運算放大器的該第一輸入和該第一運算放大器的該第二輸入兩者中的其中一者。
2. 根據申請專利範圍第1項之能隙參考電路，更包括一第二電阻，該第二電阻耦接於該第二雙極性電晶體的該基極和該接地節點之間。
3. 根據申請專利範圍第2項之能隙參考電路，其中該分壓電路包括：複數個電阻，該等電阻串聯連接於該第二運算放大器的該第三輸入和該第二雙極性電晶體的該基極之間，以提供該參考電壓。
4. 根據申請專利範圍第2項之能隙參考電路，其中該回授元件為一PMOS電晶體，其具有耦接至該第一雙極性電晶體的該基極的一汲極，耦接至該第二運算放大器的該第三輸入的一源極，和耦接至該第二運算放大器的該第二輸出的一閘極，其中該第二運算放大器的該第三輸入為一反相輸入端，而該第二運算放大器的該第四輸入為一非反相輸入端。
5. 根據申請專利範圍第2項之能隙參考電路，其中該回授元件為一NMOS電晶體，其具有耦接至該第一雙極性電晶體的該基極的一源極，耦接至該第二運算放大器的該第三輸入的一汲極，和耦接至該第二運算放大器的該第二輸出的一閘極，其中該第二運算放大器的該第三輸入為一非反相輸入端，而該第二運算放大器的該第四輸入為一反相輸入端。
6. 根據申請專利範圍第2項之能隙參考電路，其中該參考電壓的正溫度係數係藉由增加該第三電流源對該第二電流源的電流值比值來獲得。
7. 根據申請專利範圍第2項之能隙參考電路，其中該參考電壓的正溫度係數係藉由增加該第二電阻對該第一電阻的電阻比值來獲得。
8. 根據申請專利範圍第3項之能隙參考電路，其中該參考電壓的負溫度係數係藉由調整該分壓電路中該等電阻的阻值來獲得。
9. 根據申請專利範圍第2項之能隙參考電路，其中該參考電壓小於1.25V。