TWI559492B - 靜電放電保護電路與積體電路 - Google Patents

靜電放電保護電路與積體電路 Download PDF

Info

Publication number
TWI559492B
TWI559492B TW104125706A TW104125706A TWI559492B TW I559492 B TWI559492 B TW I559492B TW 104125706 A TW104125706 A TW 104125706A TW 104125706 A TW104125706 A TW 104125706A TW I559492 B TWI559492 B TW I559492B
Authority
TW
Taiwan
Prior art keywords
coupled
switch
electrostatic discharge
conductive
control
Prior art date
Application number
TW104125706A
Other languages
English (en)
Other versions
TW201707184A (zh
Inventor
黃紹璋
李宗隆
曾建欽
張大鵬
Original Assignee
天鈺科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 天鈺科技股份有限公司 filed Critical 天鈺科技股份有限公司
Priority to TW104125706A priority Critical patent/TWI559492B/zh
Application granted granted Critical
Publication of TWI559492B publication Critical patent/TWI559492B/zh
Publication of TW201707184A publication Critical patent/TW201707184A/zh

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Description

靜電放電保護電路與積體電路
本發明係關於一種靜電放電保護電路,且特別係關於一種於靜電放電發生時,防止靜電放電電流通入核心工作電路之靜電放電保護電路。
積體電路(Integrated Circuit,IC)或者一些電子元件於實際使用環境中可能會遭受靜電放電(electrostatic discharge,ESD)的影響而導致損壞。例如積體電路在運輸或者組裝過程中,由於帶有靜電電荷之外部物體,例如人體、接觸積體電路之輸入/輸出端(I/O端口)時,靜電電荷迅速自外部物體轉移至輸入/輸出端,從而產生靜電放電的現象,靜電放電發生時,能夠產生較大的靜電電壓和靜電電流,該靜電電荷足以損壞積體電路內部的核心工作電路。其中,所述之核心工作電路為積體電路中全部之工作電路,例如邏輯電路、訊號處理電路等。因此必須在積體電路之輸入/輸出端之間設置低電阻旁路,用作靜電電流宣洩路徑,以阻止靜電電路進入核心工作電路。
然而,當靜電電流自低電阻旁路進行宣洩時,部分靜電電流還是會自輸入/輸出端進入核心工作電路,由此,在靜電電流宣洩過之同時還需阻止靜電電流進入核心工作電路成為亟待解決之課題。
有鑑於此,有必要提供一種可靠性較高之靜電放電保護電路。
進一步,提供一種具有前述靜電放電保護電路的積體電路。
一種靜電放電保護電路,包括:
一靜電放電偵測單元,耦接於一第一導電端與一第二導電端之間,用於偵測該第一導電端是否有靜電放電發生,並且輸出對應的偵測訊號,該第一導電端用於提供一燒錄電壓或者傳輸資料訊號至一核心工作電路;
一靜電放電單元,耦合於該第一導電端與該第二導電端之間,用於將第一導電端聚集的靜電電荷宣洩至該第二導電端;及
一開關單元,耦接於該第一導電端與一工作電路之間,用以依據該偵測訊號選擇性將該第一導電端與該工作電路電性導通或者斷開;該開關單元包括選擇開關、第一控制開關以及第二控制開關,該選擇開關耦接該第一導電端與該工作電路,該第一控制開關與該第二控制開關串聯於該第一導電端與第三導電端之間以控制該選擇開關處於導通或截止狀態;
當該第一導電端具有靜電放電電流時,該偵測訊號控制該第一控制開關處於導通狀態,使得該選擇開關處於截止狀態,該第一導電端與該工作電路電性斷開;
當該第一導電端提供該燒錄電壓或傳輸資料訊號至該核心工作電路時,該偵測訊號控制該第一控制開關處於截止狀態,該第二控制開關在一開啟電壓控制下處於導通狀態,使得該選擇開關在第三導電端的電壓控制下處於導通狀態,該第一導電端與該工作電路電性導通。
一種積體電路,包括:一第一導電端;一第二導電端;一核心工作電路,該核心工作電路用於自該第一導電端提供之一燒錄電壓或者傳輸之資料訊號;及前述的靜電放電保護電路。
相較於先前技術,開關單元藉由第一控制開關與第二控制開關控制耦接於第一導電端與核心工作電路之間的選擇開關之導通或者截止,從而在積體電路正常工作時,使得第一導電端與核心工作電路正常電性導通,在積體電路運輸或者組裝過程中,由於人體接觸而在第一導電端產生靜電放電現象時,除藉由靜電放電單元宣洩靜電電路時,同時使得第一導電端能夠準確、可靠地與核心工作電路電性斷開,防止靜電電路進入核心工作電路。
圖1為本發明第一實施例中靜電放電保護電路之電路方框圖。
圖2為圖1所示靜電放電保護電路之具體電路結構圖。
圖3為本發明第二實施例中靜電放電保護電路之電路結構圖。
圖4為本發明第三實施例中靜電放電保護電路之電路結構圖。
圖5為本發明第四實施例中靜電放電保護電路之電路結構圖。
圖6為本發明第五實施例中靜電放電保護電路之電路結構圖。
下面結合附圖具體說明本發明之靜電放電保護電路之具體結構。
請參閱圖1,其為本發明靜電放電保護電路10之電路方框圖。靜電放電保護電路10係應用於積體電路100之任意一輸入/輸出端(I/O端)與核心工作電路X之間之靜電放電保護。本實施例中,定義其中任意一輸入/輸出端為第一導電端101,核心工作電路X為積體電路100中全部之工作電路,例如邏輯電路、訊號處理電路等。
需要說明的是,積體電路100在生產、運輸、組裝以及使用過程中可能產生靜電放電的情況包括三種:人體模型(Human Body Model, HBM),機器模型(Machine Model, MM)以及充電器件模型(Charged Device Model, CDM),本實施方式主要就人體接觸積體電路100之第一導電端101產生靜電放電之人體模型HBM之保護進行說明。
積體電路100可以為一次性可編程的非易失性存儲器、多次可編程的非易失性存儲器等積體電路。第一導電端101用於為核心工作電路X提供燒錄電壓Vp以及輸入或者輸出資料訊號(Data)。人體所帶有之靜電電荷主要在第一導電端101產生靜電放電,且靜電放電產生之靜電電流較易自第一導電端101進入核心工作電路X。靜電放電保護電路10之功效為將自第一導電端101之靜電電流快速、準確地宣洩至第二導電端102,本實施例中,第二導電端102為接地端或者電源端,從而防止靜電電流進入核心工作電路X。本實施例所述的核心工作電路X主要為可編程邏輯電路,例如可編程存儲單元、邏輯處理電路等。
積體電路100包括有多種狀態,本實施例主要對積體電路100之正常工作狀態與靜電放電狀態二種狀態進行說明。其中,積體電路之正常工作狀態包括燒錄狀態與資訊傳輸狀態。所述之燒錄狀態主要係自第一導電端101提供一燒錄電壓Vp,該燒錄電壓Vp啟動核心工作電路X進行資訊之寫入操作。所述之資訊傳輸狀態主要係藉由第一導電端101傳輸資訊,此時,第一導電端101與積體電路之電源電壓Vd相同。
當積體電路100處於正常工作狀態時,自第一導電端101加載燒錄電壓Vp或者電源電壓Vd,本實施例中,該燒錄電壓Vp可以為7V,電源電壓為3.3V。
當積體電路100處於靜電放電狀態時,亦即積體電路100在運輸、包裝等與人體接觸的狀態中,此時,積體電路100並未不會處於工作狀態,同時亦不會加載電源電壓,由此,第一導電端101並未加載燒錄電壓Vp或者電源電壓Vd,同時,電源供應端VDD亦未提供電源電壓Vd,而此時,第一導電端101之電壓等於其聚集之靜電電荷之靜電電壓Ve。
本實施例中,靜電放電保護電路10包括靜電放電偵測單元110、靜電放電啟動單元120、靜電放電單元130以及開關單元140。
靜電放電偵測單元110耦接於第一導電端101與第二導電端102之間,用於偵測第一導電端101處於正常工作狀態或靜電電荷放電狀態。靜電放電偵測單元110包括偵測輸入端110a與偵測輸出端110b。其中,偵測輸入端110a耦接該第一導電端101,靜電放電偵測單元110依據該偵測輸入端110a所偵測之第一導電端101之電壓狀態,並自偵測輸出端110b輸出一偵測訊號,以表徵第一導電端101是否有靜電放電之情況。
具體地,例如,當第一導電端101加載燒錄電壓Vp或者電壓Vd時,該靜電放電偵測單元110自偵測輸出端110b輸出一高電位訊號;當第一導電端101聚集靜電電荷並且具有靜電放電現象時,該靜電放電偵測單元110自偵測輸出端110b輸出一低電位訊號。本實施例中,該高電位訊號可以為3.3V-7V,該低電位訊號可以為0V。
靜電放電啟動單元120亦耦接於第一導電端101與第二導電端102之間,同時,靜電放電啟動單元120還耦接靜電放電偵測單元110與靜電放電單元130。
靜電放電啟動單元120包括第一輸入端120a以及第一輸出端120b。具體地,第一輸入端120a耦接該偵測輸出端110b,該第一輸出端120b耦接該靜電放電單元130,該靜電放電啟動單元120依據該偵測訊號自該第一輸出端120b輸出一與該偵測訊號相位相反之啟動訊號至靜電放電單元130,以啟動靜電放電單元130進行靜電電流之宣洩傳輸。
靜電放電單元130耦接於第一導電端101與第二導電端102之間,用於將第一導電端101之靜電放電產生的靜電電流宣洩至第二導電端102。靜電放電單元130可以耦接於靜電放電啟動單元120上,並且藉由啟動訊號之啟動開始洩放靜電電流,亦可以無需藉由啟動訊號之啟動,直接對靜電電流進行洩放。本實施例中,靜電放電單元130包括一啟動端130a,該啟動端耦接該第一輸出端120b,用於接收該啟動訊號,靜電放電單元130在啟動訊號之驅動下開始工作並宣洩靜電電流。
開關單元140耦接在第一導電端101與核心工作電路X之間,同時還耦接該靜電放電偵測單元110之偵測輸出端110b,用於依據該偵測訊號控制第一導電端101與核心工作電路X選擇性地電性導通或電性斷開,以使得核心工作電路X在正常工作狀態時,能夠自第一導電端101正確地電性導通並進行訊號之交互傳輸,同時在第一導電端101聚集有靜電電荷或者有靜電放電現象時,能夠準確地使得核心工作電路X與第一導電端101電性斷開,防止靜電電流進入核心工作電路X對其元件產生破壞。
開關單元140包括第一傳輸端140a、第二傳輸端140b、第一控制端140c以及第二控制端140d,第一傳輸端140a耦接該第一導電端101,第二傳輸端140b耦接該核心工作電路X,第一控制端140c耦接該偵測輸出端110b,第二控制端140d耦接電源供應端VDD。開關單元140藉由第一控制端140c接受該偵測訊號,以選擇性地控制第一傳輸端140a與第二傳輸端140b電性導通或電性斷開,同時,還藉由第二控制端140d是否接受到一開啟電壓來控制第一傳輸端140a與第二傳輸端140b之導通。
該開啟電壓表徵該第一導電端101處於工作狀態或者處於靜電放電狀態,當該第一導電端101處於正常工作狀態,該開啟電壓之電壓等於電源電壓Vd,為高電壓訊號;當該第一導電端101處於靜電放電狀態,該開啟電壓為浮接之低電位訊號,從而對應使得開關單元140在積體電路100正常工作時使得第一導電端101與核心工作電路X可靠地電性導通。
具體地,請參閱圖2,圖2為圖1所示靜電放電保護電路10之具體電路結構示意圖。
靜電放電偵測單元110包括電阻性元件111以及電容性元件112。該電阻性元件111耦接於第一導電端101與偵測輸出端110b之間。該電容性元件112耦接於偵測輸出端110b與第二導電端102之間。
該電阻性元件111與電容性元件112構成RC濾波電路,用於偵測第一導電端101是否有靜電放電現象,並且自偵測輸出端110b輸出對應之偵測訊號。
本實施例中,該電阻性元件111為一電阻R0,該電容性元件112為一電容C0。
靜電放電啟動單元120包括第一開關121與第二開關122。第一開關121耦接於第一導電端101、第一輸入端120a以及第一輸出端120b之間,第二開關122耦接於第一輸入端120a、第一輸出端120b與第二導電端102之間,第一開關121與第二開關122在第一輸入端120a與第一輸出端120b之間構成一反相器結構。
本實施例中,第一開關121為P型的第一電晶體P1,該第一電晶體P1之閘極耦接該第一輸入端120a,源極與基底端耦接該第一導電端101,汲極耦接該第一輸出端120b。
第二開關122為N型的第二電晶體N1,該第二電晶體N1之閘極耦接該第一輸入端120a,汲極耦接該第一輸出端120b,源極與基底端耦接該第二導電端102。
靜電放電單元130還包括一放電開關131,放電開關131耦接該第一導電端101、第二導電端102以及啟動端130a,用於在啟動訊號控制下處於導通狀態或者截止狀態,當放電開關131處於導通狀態時,第一導電端101與第二導電端102電性導通,從而為第一導電端101之靜電電流提供宣洩路徑;當放電開關131處於截止狀態時,第一導電端101與第二導電端102電性斷開。放電開關131為一N型的第三電晶體N2,該第三電晶體N2之閘極(gate)耦接該啟動端130a,汲極(drain)耦接該第一導電端101,源極(source)與基底端(body/bulk)耦接該第二導電端102。
開關單元140包括選擇開關141、第一控制開關142、第二控制開關143以及限流單元144。
選擇開關141耦接該第一導電端101與核心工作電路X之間,本實施例中,選擇開關141為一P型的第四電晶體P2,該第四電晶體P2之源極與基底端耦接該第一導電端101,汲極耦接該核心工作電路X,閘極耦接於控制節點A。
第一控制開關142耦接該第一導電端101、第一控制端140c以及控制節點A,本實施例中,第一控制開關142為P型的第五電晶體P3,該第五電晶體P3之閘極耦接該第一控制端140c,源極與基底端耦接該第一傳輸端140a,汲極耦接該控制節點A。
限流單元144耦接於該控制節點A與第二控制開關143之間,用於限定流過第二控制開關143之電流,以更為準確地控制節點A之電壓。
本實施例中,限流單元144為一限流電阻,較佳地,該限流單元144之電阻值為10KΩ。
第二控制開關143耦接於該限流單元144、第二導電端102、第二控制端140d以及第三導電端103之間,用於在第二控制端140d之控制下使得控制節點A與第二導電端102電性導通或電性斷開,以使得控制節點A的電壓在積體電路100正常工作狀態時等於第三導電端103之電壓,進而控制選擇開關141處於導通狀態。本實施例中,第三導電端103為接地端,第三導電端103之電壓為0V。
具體地,第二控制開關143為一N型的第六電晶體N3,該第六電晶體N3之閘極耦接該第二控制端140d,汲極耦接該限流單元144,源極與基底端分別耦接第二導電端102。
下面結合圖2,具體說明靜電放電保護電路10之工作過程與原理。
當積體電路100處於正常工作狀態時,第一導電端101提供一燒錄電壓VP或者電源電壓Vd,靜電放電偵測單元110之偵測輸入端110a加載該燒錄電壓,電阻性元件111與電容性元件112構成之RC濾波電路在偵測輸出端110b輸出一高電位之偵測訊號。
靜電放電啟動單元120之第一輸入端120a則自該偵測輸出端110b接收該高電位之偵測訊號。第一開關121在高電位之偵測訊號控制下處於截止狀態,第二開關122則在高電位之偵測訊號控制下處於導通狀態,從而自第一輸出端120b輸出一低電位之啟動訊號。
靜電放電單元130在低電位之驅動訊號控制下處於截止狀態。
開關單元140之第一控制端140c自偵測輸出端110b接收該高電位之偵測訊號,由此,第一控制開關142處於截止狀態。
第二控制端140d自電源供應端VDD接收電源電壓Vd作為開啟電壓,第二控制開關143處於導通狀態,由此,控制節點A與第三導電端103電性導通,且等於第二導電端102之低電位電壓,由此,選擇開關141處於導通狀態,從而使得第一導電端101與核心工作電路X電性導通,則第一導電端101提供一燒錄電壓VP傳輸至核心工作電路X,從而啟動核心工作電路X,使得核心工作電路X開始工作。
當積體電路100聚集有靜電荷或處於靜電放電狀態時,第一導電端101之電壓等於聚集之靜電電荷之靜電電壓Ve,電源供應端VDD並未提供電源電壓Vd,呈浮接狀態(floating)。
此時,若靜電電壓Ve為正脈衝時,由於RC濾波電路之延遲特性,電阻性元件111與電容性元件112具有延遲時間τ,由此,自偵測輸入端110a加載靜電電壓Ve到偵測輸出端110b輸出該靜電電壓Ve亦具有延遲時間τ,由此,在該延遲時間τ內,偵測輸出端110b輸出一低電位之偵測訊號,低電位之偵測訊號加載至第一輸入端120a,則第一輸出端120b輸出一高電位之啟動訊號至靜電放電單元130之啟動端130a。
靜電放電單元130之放電開關131在該高電位之啟動訊號控制下處於導通狀態,從而使得第一導電端101與第二導電端102電性導通,為第一導電端101之靜電放電電流提供一快速宣洩路徑。可以理解,在延遲時間τ內,第一導電端101之靜電放電電流已宣洩完成,另外,延遲時間τ係可依據實際電路進行調整設計。
同時,低電位之偵測訊號加載至開關單元140之第一控制端140c,第一控制開關142在低電位偵測訊號控制下處於導通狀態,由此,控制節點A處於高電位,對應地,選擇開關141則在控制節點A之高電位控制下處於截止狀態,使得第一導電端101與核心工作電路X處於電性斷開狀態,防止靜電電荷形成的靜電流進入核心工作電路。
若靜電電壓Ve為負脈衝時,放電開關131之寄生二極體(圖未示)導通,亦可為靜電電流在第一導電端101與第二導電端102之間提供宣洩導電路徑。
相較於先前技術,開關單元140藉由第一控制開關142與第二控制開關143來控制耦接於第一導電端101與核心工作電路X之間的選擇開關141之導通或者截止,從而在積體電路100正常工作時,使得第一導電端101與核心工作電路X正常電性導通,在積體電路100運輸或者組裝過程中,由於人體接觸而在第一導電端101產生靜電放電現象時,除藉由靜電放電單元130宣洩靜電電路時,同時使得第一導電端101能夠準確、可靠地與核心工作電路X電性斷開,防止靜電電路進入核心工作電路X。
請參閱圖3,其為本發明第二實施例之靜電放電保護電路20之電路結構示意圖。
本實施例之靜電放電保護電路20與第一實施例之靜電放電保護電路10之結構基本相同,區別僅在於開關單元240僅包括選擇開關241、第一控制開關242以及第二控制開關243,並不包括靜電放電保護電路10之限流單元144,第二控制開關243直接耦接於控制節點A、第三導電端203以及第二控制端240d之間,從而省略了限流單元144之佔據空間,提高靜電放電保護電路20之佈局空間。
請參閱圖4,其為本發明第三實施例之靜電放電保護電路30之電路結構示意圖。
本實施例之靜電放電保護電路30與第一實施例之靜電放電保護電路10之結構基本相同,區別僅在於該靜電放電保護電路30並不包括靜電放電啟動單元120,且該靜電放電單元330直接耦接於該第一導電端301與第二導電端302之間,其無需偵測訊號之啟動,而是當第一導電端301聚集有靜電電荷或者具有靜電放電現象時,寄生雙載子電晶體(未標示)會自動處於導通狀態從而為靜電電流提供導通迴路,將靜電電流宣洩至第二導電端302。
具體地,該靜電放電單元330為一閘極接地之N型電晶體,該N型電晶體之汲極耦接該第一導電端301,閘極、源極以及基底端耦接第二導電端102,構成以GG-NMOS結構之靜電放電保護。
請參閱圖5,其為本發明第四實施例之靜電放電保護電路40之電路結構示意圖。
本實施例之靜電放電保護電路40與第一實施例之靜電放電保護電路10之結構基本相同,區別僅在於靜電放電偵測單元410中,該電阻性元件411為一P型的第七電晶體P4,該第七電晶體P4之閘極耦接接地端,源極與基底端耦接該偵測輸入端410a,汲極耦接該偵測輸出端410b。
該電容性元件412為N型的第八電晶體N4,該第八電晶體N4之閘極耦接該偵測輸出端410b,作為該電容性元件的其中一電極端,基底端、源極與汲極耦接於該第二導電端402作為該電容性元件的另外一電極端。
藉由第七電晶體P4與第八電晶體N4構成RC濾波電路能夠減小元件之佔用空間,提高靜電放電保護電路40以及積體電路400之元件設計空間。
請參閱圖6,其為本發明第五實施例之靜電放電保護電路50之電路結構示意圖。
本實施例之靜電放電保護電路50與第四實施例之靜電放電保護電路40之結構基本相同,區別僅在於該開關單元540還包括第三控制開關545,該第三控制開關545耦接該第二控制端540d、第一輸入端520a與第一輸出端520b之間,用於為第二控制端540d提供一開啟電壓,以控制該第三控制開關545處於導通狀態。
具體地,第三控制開關545為一P型的第九電晶體P5,該第九電晶體P5之汲極耦接該第二控制端540d,閘極耦接該第一輸出端520b,源極與基底端同時耦接該第一輸入端520a。
由此,當積體電路處於正常工作狀態或者待機狀態時,第一輸入端520a提供一3.3V之工作電壓或7V之燒錄電壓至該第三控制開關545之源極,第一輸出端520b提供一0V之反相電壓至第三控制開關545之閘極,由此,第三控制開關545處於導通狀態,同時,提供一至少為3.3V的電壓至該第二控制端540d,從而使得第二控制開關543以及選擇開關541處於導通狀態,第一導電端501提供一燒錄電壓(7V)或者電源電壓(3.3V)至核心工作電路X。
綜上所述,本發明符合發明專利要件,爰依法提出專利申請。惟,以上所述者僅為本發明之較佳實施方式,本發明之範圍並不以上述實施方式為限,舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化,皆應涵蓋於以下申請專利範圍內。
100、200、300、400、500‧‧‧積體電路
10、20、30、40、50‧‧‧靜電放電保護電路
101、201、301、401、501‧‧‧第一導電端
102、202、302、402、502‧‧‧第二導電端
X‧‧‧核心工作電路
110、210、310、410、510‧‧‧靜電放電偵測單元
110a、410a‧‧‧偵測輸入端
110b、410b‧‧‧偵測輸出端
111、411‧‧‧電阻性元件
112、412‧‧‧電容性元件
120、220、320、420、520‧‧‧靜電放電啟動單元
120a、520a‧‧‧第一輸入端
120b、520b‧‧‧第一輸出端
121‧‧‧第一開關
122‧‧‧第二開關
130、230、330、430、530‧‧‧靜電放電單元
130a‧‧‧啟動端
131‧‧‧放電開關
140、240、340、440、540‧‧‧開關單元
140a‧‧‧第一傳輸端
140b‧‧‧第二傳輸端
140c‧‧‧第一控制端
140d、240d、540d‧‧‧第二控制端
141、241、341、441、541‧‧‧選擇開關
142、242、342、442、542‧‧‧第一控制開關
143、243、343、443、543‧‧‧第二控制開關
144、244、344、444、544‧‧‧限流單元
A‧‧‧控制節點
P1‧‧‧第一電晶體
N1‧‧‧第二電晶體
N2‧‧‧第三電晶體
P2‧‧‧第四電晶體
P3‧‧‧第五電晶體
N3‧‧‧第六電晶體
P4‧‧‧第七電晶體
N4‧‧‧第八電晶體
P5‧‧‧第九電晶體
R0‧‧‧電阻
C0‧‧‧電容
100‧‧‧積體電路
10‧‧‧靜電放電保護電路
101‧‧‧第一導電端
102‧‧‧第二導電端
103‧‧‧第三導電端
X‧‧‧核心工作電路
110‧‧‧靜電放電偵測單元
110a‧‧‧偵測輸入端
110b‧‧‧偵測輸出端
111‧‧‧電阻性元件
112‧‧‧電容性元件
120‧‧‧靜電放電啟動單元
120a‧‧‧第一輸入端
120b‧‧‧第一輸出端
130‧‧‧靜電放電單元
130a‧‧‧啟動端
131‧‧‧放電開關
140‧‧‧開關單元
140a‧‧‧第一傳輸端
140b‧‧‧第二傳輸端
140c‧‧‧第一控制端
140d‧‧‧第二控制端
141‧‧‧選擇開關
142‧‧‧第一控制開關
143‧‧‧第二控制開關
144‧‧‧限流單元
A‧‧‧控制節點
P1‧‧‧第一電晶體
N1‧‧‧第二電晶體
N2‧‧‧第三電晶體
P2‧‧‧第四電晶體
P3‧‧‧第五電晶體
N3‧‧‧第六電晶體
P4‧‧‧第七電晶體
N4‧‧‧第八電晶體
P5‧‧‧第九電晶體
R0‧‧‧電阻
C0‧‧‧電容

Claims (18)

  1. 一種靜電放電保護電路,包括:
    一靜電放電偵測單元,耦接於一第一導電端與一第二導電端之間,用於偵測該第一導電端是否有靜電放電發生,並且輸出對應的偵測訊號,該第一導電端用於提供一燒錄電壓或者傳輸資料訊號至一核心工作電路;
    一靜電放電單元,耦合於該第一導電端與該第二導電端之間,用於將第一導電端聚集的靜電電荷宣洩至該第二導電端;及
    一開關單元,耦接於該第一導電端與該核心工作電路之間,用以依據該偵測訊號選擇性將該第一導電端與該核心工作電路電性導通或者斷開;該開關單元包括選擇開關、第一控制開關以及第二控制開關,該選擇開關耦接該第一導電端與該核心工作電路,該第一控制開關與該第二控制開關串聯於該第一導電端與第三導電端之間以控制該選擇開關處於導通或截止狀態;
    當該第一導電端具有靜電放電電流時,該偵測訊號控制該第一控制開關處於導通狀態,使得該選擇開關處於截止狀態,該第一導電端與該核心工作電路電性斷開;
    當該第一導電端提供該燒錄電壓或傳輸資料訊號至該核心工作電路時,該偵測訊號控制該第一控制開關處於截止狀態,該第二控制開關在一開啟電壓控制下處於導通狀態,使得該選擇開關在第三導電端的電壓控制下處於導通狀態,該第一導電端與該核心工作電路電性導通。
  2. 如請求項1所述的靜電放電保護電路,其中,該開關單元包括第一傳輸端、第二傳輸端、第一控制端與第二控制端以及一控制節點,該第一傳輸端耦接該第一導電端,該第二傳輸端耦接該核心工作電路,該第一控制端接該偵測訊號,該第二控制端接收該開啟電壓,該選擇開關耦接該第一傳輸端、第二傳輸端以及該控制節點,該第一控制開關耦接該第一傳輸端、第一控制端與該控制節點,該第二控制開關耦接該控制節點、第二控制端與該第三導電端。
  3. 如請求項2所述的靜電放電保護電路,其中,該選擇開關與該第二開關為P型電晶體,該P型電晶體之源極電性連接該第一傳輸端,汲極電性連接該第二傳輸端,閘極耦接該控制節點,該第一控制開關之源極電性連接該第一傳輸端,汲極耦接該控制節點,閘極耦接該第一控制端,該第三開關為N型電晶體,該第三開關之源極電性連接該控制節點,汲極電性連接第三導電端,閘極耦接該第二控制端。
  4. 如請求項2所述的靜電放電保護電路,其中,該控制節點與該第二控制開關之間還包括限流單元,用於限定流過第二控制開關之電流。
  5. 如請求項4所述的靜電放電保護電路,其中,該限流單元為一電阻,該電阻之電阻值為10KΩ。
  6. 如請求項3或者4所述的靜電放電保護電路,其中,該靜電放電偵測單元包括偵測輸入端與偵測輸出端,該偵測輸入端耦接該第一導電端,該偵測輸出端用於輸出該偵測訊號,該靜電放電單元包括電阻性元件與電容性元件,該電阻性元件耦接於該偵測輸入端與該偵測輸出端之間,該電容性元件耦接於該偵測輸出端與該第二導電端之間,該電阻性元件與該電容性元件構成RC濾波電路。
  7. 如請求項6所述的靜電放電保護電路,其中,該電阻性元件為一電阻,該電阻性元件為一電容。
  8. 如請求項7所述的靜電放電保護電路,其中,該靜電放電單元為一閘極接地之N型電晶體,該N型電晶體之閘極、源極以及基底端耦接第二導電端,汲極耦接該第一導電端,構成GG-NMOS結構。
  9. 如請求項8所述的靜電放電保護電路,其中,該開啟電壓為該核心工作電路的電源電壓。
  10. 如請求項6所述的靜電放電保護電路,其中,該電阻性元件為一P型電晶體,該P型電晶體之閘極耦接接地端,源極與基底端耦接該偵測輸入端,汲極耦接該偵測輸出端,該電容性元件為一N型電晶體,該N型電晶體之閘極耦接該偵測輸出端作為該電容性元件的其中一電極端,基底端、源極與汲極耦接於該第二導電端作為該電容性元件的另外一電極端。
  11. 如請求項10所述的靜電放電保護電路,其中,該靜電放電保護電路還包括靜電放電啟動單元,該靜電放電啟動單元耦接於該第一導電端與該第二導電端之間,該靜電放電啟動單元包括第一輸入端與第一輸出端,該第一輸入端耦接於該偵測輸出端,用於接收該偵測訊號,該第一輸出端耦接該靜電放電單元,該靜電放電啟動單元用於依據該偵測訊號輸出一與該偵測訊號相位相反之啟動訊號。
  12. 如請求項11所述的靜電放電保護電路,其中,該靜電放電啟動單元包括一第一開關與一第二開關,該第一開關耦接於該第一導電端、該第一輸入端與該第一輸出端之間,該第二開關耦接於該第一輸入端、該第一輸出端與該第二導電端之間,該第一開關與該第二開關在第一輸入端與第一輸出端之間構成一反相器結構。
  13. 如請求項10所述的靜電放電保護電路,其中,該靜電放電單元為一N型電晶體,該N型電晶體之閘極耦接該第一輸出端,汲極耦接該第一導電端,源極與基底端耦接該第二導電端。
  14. 如請求項10所述的靜電放電保護電路,其中,該開啟電壓表徵該第一導電端處於工作狀態或者處於靜電放電狀態,當該第一導電端處於工作狀態,該啟動訊號為高電壓狀態,且使得控制節點之電壓控制該選擇開關處於導通狀態;當該第一導電端處於靜電放電狀態,該啟動訊號一低電位訊號,且使得該控制節點之電壓控制該選擇開關處於截止狀態,防止靜電電流進入該核心工作電路。
  15. 如請求項14所述的靜電放電保護電路,其中,該啟動訊號為該核心工作電路的電源電壓。
  16. 如請求項15所述的靜電放電保護電路,其中,該開關單元還包括第三控制開關,該第三控制開關為一P型電晶體,該P型電晶體之閘極電性連接該第一輸出端,該P型電晶體之源極與基底端耦接該偵測輸出端與第一輸入端,該P型電晶體之汲極耦接於該第三開關之閘極。
  17. 如請求項1所述的靜電放電保護電路,其中,該第二導電端與該第三導電端均為接地端。
  18. 一種積體電路,包括:
    一第一導電端;
    一第二導電端;
    一核心工作電路,該核心工作電路用於自該第一導電端提供之一燒錄電壓或者傳輸之資料訊號;及
    如請求項1-5項任意一項的靜電放電保護電路。
TW104125706A 2015-08-06 2015-08-06 靜電放電保護電路與積體電路 TWI559492B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW104125706A TWI559492B (zh) 2015-08-06 2015-08-06 靜電放電保護電路與積體電路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104125706A TWI559492B (zh) 2015-08-06 2015-08-06 靜電放電保護電路與積體電路

Publications (2)

Publication Number Publication Date
TWI559492B true TWI559492B (zh) 2016-11-21
TW201707184A TW201707184A (zh) 2017-02-16

Family

ID=57851751

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104125706A TWI559492B (zh) 2015-08-06 2015-08-06 靜電放電保護電路與積體電路

Country Status (1)

Country Link
TW (1) TWI559492B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI662682B (zh) * 2018-05-07 2019-06-11 世界先進積體電路股份有限公司 積體電路以及靜電放電保護電路
CN110504251B (zh) * 2018-05-18 2021-12-24 世界先进积体电路股份有限公司 集成电路以及静电放电保护电路
US11088541B2 (en) 2018-09-07 2021-08-10 Vanguard International Semiconductor Corporation Integrated circuit and electrostatic discharge protection circuit thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020060345A1 (en) * 2000-11-20 2002-05-23 Winbond Electronics Corp. Esd protection circuit triggered by low voltage
US6724601B2 (en) * 2001-03-16 2004-04-20 Integrated Device Technology, Inc. ESD protection circuit
US20050237682A1 (en) * 2004-04-26 2005-10-27 Taiwan Semiconductor Manufacturing Co. Novel ESD protection scheme for core devices
US7663851B2 (en) * 2005-05-25 2010-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Tie-off circuit with ESD protection features

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020060345A1 (en) * 2000-11-20 2002-05-23 Winbond Electronics Corp. Esd protection circuit triggered by low voltage
US6724601B2 (en) * 2001-03-16 2004-04-20 Integrated Device Technology, Inc. ESD protection circuit
US20050237682A1 (en) * 2004-04-26 2005-10-27 Taiwan Semiconductor Manufacturing Co. Novel ESD protection scheme for core devices
US7663851B2 (en) * 2005-05-25 2010-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Tie-off circuit with ESD protection features

Also Published As

Publication number Publication date
TW201707184A (zh) 2017-02-16

Similar Documents

Publication Publication Date Title
TWI483504B (zh) 結合限制湧浪電流與限制短路電流之技術
JP5941135B2 (ja) Usbインターフェースを有する電子機器及びそのusb通信の起動方法
TWI573248B (zh) 可承受過度電性應力及避免栓鎖的靜電放電防護電路
TWI455435B (zh) 靜電放電保護電路、偏壓電路與電子裝置
CN106451385B (zh) 静电放电保护电路与集成电路
US8693150B2 (en) Semiconductor apparatus
US20150229125A1 (en) Electrostatic protection circuit
TW201301480A (zh) 半導體積體電路的靜電破壞(esd)保護電路
JP2009010477A (ja) 半導体装置
US10158225B2 (en) ESD protection system utilizing gate-floating scheme and control circuit thereof
TWI559492B (zh) 靜電放電保護電路與積體電路
TW201944680A (zh) 靜電放電防護裝置
TW201603431A (zh) 靜電保護電路
JP4670972B2 (ja) 集積回路装置、及び電子機器
TW202320287A (zh) 靜電放電保護電路
US8456217B2 (en) Apparatus for interfacing circuit domains
JP6783758B2 (ja) 負荷スイッチのための出力放電技法
TWI646779B (zh) 重置信號的處理電路
CN110967568B (zh) 静电放电检测装置
JP2011507477A (ja) Dc−dcコンバータを有する集積回路
US20220320069A1 (en) Electrostatic discharge protection circuit
TW201712997A (zh) 電源啟動重置電路、電源啟動重置方法及其電子裝置
JP2005093496A (ja) 半導体集積回路装置
TWI573242B (zh) 具自身靜電防護功能的輸出緩衝電路
KR20220108490A (ko) 정전기 보호 회로