TWI483504B - 結合限制湧浪電流與限制短路電流之技術 - Google Patents

Description

結合限制湧浪電流與限制短路電流之技術

本發明係有關於保護電路免於一「熱插拔」期間、或當一短路置於一電路輸出端上時的過量湧浪(啟動初期)電流及短路，且更明確地係以少量組件及一有效率之晶粒面積利用來提供這種保護者。「熱插拔」係指，將一電路***一電腦系統與自該處移除而無需移開或關閉該系統者。短路保護可確保，當一短路、或零歐姆直接置於該輸出端上而接地時，該電路仍可獲保全。

過去，當將電路接入電腦或其他此類電子系統中、及拔除其時，需切離電源。當將一電路板或模組***一連接器或自該處移除者，由於隨機的建立與切斷接觸可能損害電路及/或系統，因此上述者係屬必要。可能發生的誤接電源、大地、及信號輸入與輸出，則未獲控制。一電路之輸出端亦可能不經意地發生短路，且這將具破壞性。

然而，需要切離及之後再接上電源者相當麻煩，特別對需要可能地依先後順序來關閉且之後再可能地依先後順序來啟動整個系統者尤然，且重新建立狀態將耗費太多時間。此外，關閉或啟動時之任何錯誤，皆可能引發會損害電路之高電流及電源突波。

啟動湧浪電流限制(保護)與短路保護，可使用相同準則，但熟知此項技藝之人士可使用不同準則。

現今，在不移除電源下，將電路、記憶體、控制器等接入電子系統與拔除者，已屬常見。然而，這些熱插拔、短路保護電路需在此類系統中佔據極具價值的晶粒空間，且通常必須置於其所保護的系統之外。

本發明提供一傳輸型電晶體(pass transistor)，其連接一輸入電壓Vin至一輸出電壓Vout，該輸出電壓供應一電流Iout至一負載(未顯示)。本發明係以有效利用晶粒面積之少量組件，提供一可程式或可設定之電流限值與短路保護二者。

作為解說用地，一小電晶體係與該傳輸型電晶體並聯設置(除控制接觸點以外)，典型地該等電晶體係場效電晶體(FETS)，但熟知此項技藝之人士仍可使用其他型式者。作為解說用地使用FETS，二汲極係接合且連接至Vin，且其源極連接至Vout。該傳輸型FET設計成有一低RDSon(「導通」電阻)，且同時該小FET係設計成有一RDSon，其在輸出端處將承受一短路，而不致損害本發明之電路或可產生Vin之系統。

注意到，「連接」一詞在此係概括定義為包含有可與該「連接」串聯或並聯之額外組件，但不致干擾上述功能者。

作為解說用地，可使用一比較器，其某一輸入端連接至Vout，而另一輸入端則連接至可由一控制器(未顯示)設定之一參考電壓。當輸出端發生一短路時，該比較器將斷開該傳輸型FET，且同時導通該小FET。如上所述，可將該小FET設計成藉提供一RDSon電阻(或阻抗)來抵抗該短路，其不致損害可產生Vin之系統或該小FET。

該比較器之參考輸入定義一電壓位準，倘該Vout因一高Iout而降低至該參考電壓位準以下，該比較器將觸發。如有短路時，此動作將斷開該傳輸型FET及導通該小FET。再次地，產生Vin之系統及本發明之電路將獲保護。

注意到，在短路與高Iout湧浪保護等二狀態下，當該等狀態解除後，Vout將回復至高於該參考電壓之一位準，且該傳輸型FET將導通及該小FET將斷開。

熟知此項技藝之人士將理解到，僅管以下之詳細說明將參考僅作為解說用之具體實施例、圖式、及所使用之方法，然本發明並非以這些具體實施例及所使用之方法為限。更甚者，本發明具廣泛範疇且意欲僅由附屬申請專利範圍中所提出者定義。

第1圖係圖示出本發明之一具體實施例。在此，一傳輸型場效電晶體(pass FET)2係置於Vin與Vout之間，及一小FET 4係與該傳輸型FET並聯設置。該傳輸型與該小FET共用相同汲極與源極接點，但該等閘極係各別獨立者。在本具體實施例中，該等電晶體係NMOS型者，但在某些應用中，亦可使用其他型式與極性者。

在短路保護方面，該比較器8係相對於一參考電壓REF來感測Vout。當負載處發生一短路時，Vout將變為大約零電壓，其遠低於REF以下。該比較器輸出端將變為高電位，而導通小FET 4，其將因小FET 4之高RDSon(「導通」電阻)，而限制短路電流至一無破壞性位準。該小FET之尺寸決定其RDSon，且其可設計成足夠高以限制供應一短路之電流。同時，該比較器之高電位輸出端亦驅動一邏輯閘6之一輸入端。邏輯閘6之輸入端上之高位準將傳輸型FET 2之閘極驅至低電位，而斷開傳輸型FET 2。

在啟動湧浪電流方面，可出現相似作動。起初，Vout係處於或近乎零電壓。當電源導通時，由於Vin通常有輕負載，因此參考電壓Ref將較該Vin更快速地上升。在這種情形下，當Vin上升時，小FET 4將由高比較器輸出端偏壓而導通，其亦經由邏輯閘6而將傳輸型FET 2偏壓成斷開。當Vout(隨著負載電容(未顯示)充電而緩慢地)上升時，將到達且超出Ref電壓。該小FET斷開且該傳輸型FET導通，其中Vin可將負載電容充電至Vin電壓。該啟動湧浪電流將受限制。

在起初啟動電路後，本發明將偵測到短路且免於其影響。作為解說用地，倘偵測到一短路，則該小FET將導通且該傳輸型FET斷開。當該短路排除後，上述之啟動湧浪動作又再次作動。

倘需要一不同偵測位準來區別湧浪偵測位準與短路保護位準，則可使用具有另一參考電壓之另一比較器，且將其與該小FET閘極驅動端作邏輯「或」連結。

在已施加電源後且無任何短路之正常作動期間，該小FET係斷開、該傳輸型FET導通，且本發明之電路作為一標準熱插拔控制器。在這種情況下，於第1圖中，該比較器之輸出端係低電位，且倘GATE信號為高電位，則邏輯閘6之輸出端將為高電位，而驅使傳輸型FET 2導通。在這種情況下，當偵測到一短路時，該比較器之輸出端將能夠使該傳輸型FET斷開。該比較器輸出端將變為高電位而斷開傳輸型FET 2，且同時導通小FET 4。作為解說用地，GATE信號係作為一致能信號，可容許該比較器控制該傳輸型FET。

邏輯閘6係以邏輯方程式為特徵，其中A為比較器8之輸出，且B為GATE信號。「OUT」可驅動傳輸型FET 2之閘極，且當OUT為高電位時，傳輸型FET 2將導通。因此，傳輸型FET 2呈導通之唯一條件為，當比較器8之輸出(A)為低電位且GATE信號(B)為高電位時。無論信號B變為低電位或A變為高電位，皆將斷開傳輸型FET 2。

由於該比較器係用於短路與啟動湧浪電流等二者，因此當任一狀態存在時，傳輸型FET 2皆將斷開，且小FET 4導通。當短路排除後，Vout將上升超過REF，且恢復正常作動。正常下，該比較器之輸出端呈低電位，此時傳輸型FET 2將導通且小FET 4將斷開(再次假設GATE信號為高電位)。

第1圖之電路容許一控制器(未顯示)設定REF電壓位準，以設計本發明具體實施例。實際上，該設定值可由一設計者決定而改變。此外，該控制器可將GATE信號驅至低電位，以斷開傳輸型FET 2。

該較小FET可僅較該傳輸型FET之尺寸略小譬如60%。但典型地，該較小FET大約為該傳輸型FET尺寸之1%。例如，該傳輸型電晶體之RDSon可為大約0.1歐姆，而該較小FET者可為大約10歐姆。該尺寸可決定短路電流及能夠承受所傳輸之啟動湧浪電流的位準。

請了解到，上述具體實施例係作為範例用，且其眾多變更及變型皆屬可能。緣是，本發明應以廣闊角度觀之，而僅以此後隨附申請專利範圍所提出者定義。

2．．．傳輸型場效電晶體

4．．．小場效電晶體

6．．．邏輯閘

8．．．比較器

以上之發明說明係參考附屬圖式，其中：

第1圖係具體實施本發明之概略方塊圖。

2‧‧‧傳輸型場效電晶體

4‧‧‧小場效電晶體

6‧‧‧邏輯閘

8‧‧‧比較器

Claims (9)

1. 一種限制電流及保護免於短路之電路，該電路包括：一傳輸型電晶體，定義一第一輸入端、一第一輸出端、及一第一控制端，其中該第一輸入端係連接至一輸入電壓，且該第一輸出端輸送一輸出電流至一負載；一第二電晶體，定義一第二輸入端、一第二輸出端、及一第二控制端，其中該等第一及第二輸入端、與輸出端係相互連接，及其中該第二電晶體係小於該傳輸型電晶體；一可程式化參考點，其設定電流限值；一比較器，具一輸入端，連接至該等第一及第二輸出端，一第二輸入端，連接至該可程式化參考點，及該比較器具有一比較輸出端以用於驅動該第二控制端；一邏輯閘，包含一輸入端，連接至該比較輸出端，其中該邏輯閘輸出端驅動該第一控制端，且其中當該等第一及第二輸出端處於較該可程式化參考點低之一較低電壓時，該比較輸出端將導通該第二電晶體且斷開該傳輸型電晶體，且其中當該等第一及第二輸出端之電壓上升超過該可程式化參考點之電壓時，該比較輸出端將斷開該第二電晶體且導通該傳輸型電晶體。
2. 如申請專利範圍第1項之電路，其中該邏輯閘定義至少一二輸入端邏輯功能，其中某一閘輸入端係連接至該比較輸出端，及第二閘輸入端係連接至一控制信號，其中該控制信號可致能該比較輸出端以導通該傳輸型電晶體。
3. 如申請專利範圍第1項之電路，其中該傳輸型及該第二電晶體係n型場效電晶體(n-type FETs)。
4. 如申請專利範圍第1項之電路，其中該第二電晶體具有一導通電阻，其大於該傳輸型電晶體之導通電阻。
5. 如申請專利範圍第1項之電路，其中該可程式化參考點定義一數值，其中該數值定義一特定輸出電壓，其中該輸出電壓低於該特定輸出電壓時，該電路將斷開該傳輸型電晶體且導通該第二電晶體。
6. 如申請專利範圍第1項之電路，其中當負載處發生一短路時，該電路將斷開該傳輸型電晶體且導通該第二電晶體，且其中當該短路自該負載處移除時，導通該傳輸型電晶體。
7. 如申請專利範圍第1項之電路，其中當該等第一及第二輸出端皆處在低於該可程式化參考點之第一較低電壓時，該比較輸出端起初先導通該第二電晶體且斷開該傳輸型電晶體；但當該等第一及第二輸出端回復至高於該可程式化參考點之一數值時，該比較輸出端將導通該傳輸型電晶體且斷開該第二電晶體。
8. 如申請專利範圍第1項之電路，其中該比較器係由該輸入電壓供應電力。
9. 一種用於保護一系統使其免於過量輸出電流之方法，該方法包括下列步驟：使該輸出電流通過一傳輸型電晶體；程式化一參考電壓；比較該可程式化參考電壓與一輸出電壓位準，該輸出電壓位準係關聯於該過量輸出電流位準， 其中當該輸出電壓位準降低至低於該可程式化參考電壓時，斷開該傳輸型電晶體且導通一第二電晶體，且其中當該輸出電壓位準上升至超過該可程式化參考電壓時，導通該傳輸型電晶體且斷開該第二電晶體。