TWI559420B - 將三維表現用於缺陷相關之應用 - Google Patents
將三維表現用於缺陷相關之應用 Download PDFInfo
- Publication number
- TWI559420B TWI559420B TW101117896A TW101117896A TWI559420B TW I559420 B TWI559420 B TW I559420B TW 101117896 A TW101117896 A TW 101117896A TW 101117896 A TW101117896 A TW 101117896A TW I559420 B TWI559420 B TW I559420B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- detection
- layer
- wafer inspection
- inspection recipe
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/9501—Semiconductor wafers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/18—Manufacturability analysis or optimisation for manufacturability
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Biochemistry (AREA)
- Health & Medical Sciences (AREA)
- Immunology (AREA)
- General Health & Medical Sciences (AREA)
- Analytical Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Pathology (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Evolutionary Computation (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
Description
本發明通常係關於將三維表現用於缺陷相關之應用。
以下描述及實例並不因其被包括於本段落中而被承認係先前技術。
檢測程序在半導體製造程序期間被使用於多種步驟處來偵測晶圓上之缺陷以促進製造程序方面的較高良率且因此促進較高利潤。檢測一直是製造半導體裝置的重要部分。但是,因為較小之缺陷可使裝置出現故障,所以隨著半導體裝置之尺寸減小,檢測對於可接受之半導體裝置的成功製造變得甚至更重要。
最近,已對在多種缺陷相關之程序(諸如檢測、缺陷分類、缺陷再檢測(review)及缺陷分級(binning))中併入設計資料作出努力。雖然通常此等努力已使缺陷相關之應用明顯增值,但是可以許多方式改進此等方法。例如,因為檢測設置、分級及再檢測係基於設計資料之二維(2D)或「自上而下」視圖,所以檢測及再檢測策略受限於由此等自上而下視圖提供之資訊量。缺陷分級亦受到此等俯視圖限制。因此,在設置檢測、度量、缺陷分級或再檢測或執行實體分析時,自檢測層之橫截面視圖以及檢測之後待形成於檢測層上之將來層之橫截面視圖二者,皆無法考慮到自三維(3D)態樣而言為重要的缺陷。
因此,有利的是開發將設計資料之三維表現用於缺陷相
關之應用的方法及系統。
不應以限制隨附申請專利範圍之標的的任何方式解釋以下多種實施例之描述。
一個實施例係關於一種用於決定一晶圓檢測配方之一個或多個檢測參數的電腦實施之方法。該方法包含基於設計資料產生一晶圓之一個或多個層的三維(3D)表現。該方法亦包含基於該三維表現決定一晶圓檢測配方之一個或多個檢測參數。產生該3D表現及決定(若干)檢測參數係藉由一電腦系統執行。
可如本文描述般進一步執行上文描述之方法的每一個步驟。此外,上文描述之方法可包含本文描述之(若干)任何其他方法的(若干)任何其他步驟。而且,可藉由本文描述之任何系統執行上文描述之方法。
另一實施例係關於一種含有儲存於其中以使一電腦系統執行一電腦實施之方法來決定一晶圓檢測配方之一個或多個檢測參數的程式指令的非暫存電腦可讀媒體。該電腦實施之方法包含上文描述之方法的步驟。可如本文描述般進一步組態電腦可讀媒體。可如本文進一步描述般執行方法之步驟。此外,方法可包含本文描述之(若干)任何其他方法的(若干)任何其他步驟。
一額外實施例係關於一種經組態以決定一晶圓檢測配方之一個或多個檢測參數的系統。該系統包含一模擬引擎,該模擬引擎經組態以基於設計資料產生一晶圓之一個或多
個層的一3D表現。該系統亦包含一電腦系統,該電腦系統經組態以基於該3D表現決定一晶圓檢測配方之一個或多個檢測參數。可根據本文描述之(若干)任何實施例進一步組態系統。
熟悉此項技術者在受益於較佳實施例的以下詳細描述及參考附圖後將瞭解本發明之進一步優點。
雖然本發明允許多種修改及替代形式,但其特定實施例可經由圖式中的實例展示且在本文中作詳細描述。可不按比例繪製圖式。但是,應理解其圖式及詳細描述並非意欲將本發明限於所揭示之特定形式,而是相反地,本發明旨在涵蓋屬於隨附申請專利範圍所定義的本發明之精神及範疇內的所有修改、等效例及替代物。
現在轉向圖式,應注意,圖並不按比例繪製。特定言之,大大放大了圖中的一些元件的比例以強調該等元件的特性。亦應注意,圖並不按相同比例繪製。已使用相同參考數字指示經類似組態的在多於一個圖中所示的元件。
通常,本文描述的實施例將晶圓之一個或多個層的三維(3D)表現用於缺陷相關之應用。一個實施例係關於一種用於決定晶圓檢測配方之一個或多個檢測參數的電腦實施之方法。該方法包含基於設計資料產生一晶圓之一個或多個層的一3D表現。一個或多個層可包含一個或多個遮罩層或處理層,諸如(若干)作用層、(若干)多晶矽層(poly layer)、(若干)接觸層、(若干)金屬層等等。此外,一個或
多個層可包含諸如(若干)短回路光阻、淺渠溝隔離層等等的(若干)層。可使用任何適當的晶圓製程(諸如,微影術、蝕刻、沈積、化學機械拋光(CMP)或可改變晶圓結構的任何其他程序)將一層形成於晶圓上。
3D表現可為使用設計佈局檔案以及3D視覺化工具(諸如電腦輔助設計技術(TCAD)及光譜臨界尺寸(SCD)模型化)二者產生的3D視覺化。3D表現可使用以下模型產生:圖形模擬模型(諸如Akiyama等人的美國專利申請公開案第2005/0113951號與Sherstyuk等人的美國專利案第7,131,076號及Bomholt等人的第7,792,595號中描述的圖形模擬模型)、TCAD(諸如,從Mountain View,California之Synopsys購得的基於TCAD之產品)或SCD模型(諸如在從Milpitas,California之KLA-Tencor購得的AcuShape2產品中使用之3D形狀模型)。3D表現亦可如2008年5月28日申請的由Steven Lange共同擁有的美國專利申請案第12/154,917號(如同本文充分陳述般,該案以引用的方式併入)中描述般產生。以此方式,本文描述之實施例可利用當前SCD及TCAD工具中可用的現有技術。可以本文進一步描述之許多方式使用3D表現。以此方式,本文描述之實施例便可利用裝置之3D性質。例如,3D表現可對以本文進一步描述之許多方式(諸如先進的檢測設置技術)使用的裝置結構提供更進一步的瞭解。
圖1繪示基於設計資料之一實例的一晶圓之一層的二維(2D)表現。圖1中所示之設計資料並不旨在表現已經或將
用於製造裝置之任何實際設計資料。如圖1中所示,設計資料可包含表現將形成於一晶圓之一層上之不同特徵的複數個多邊形。特徵可包含較短線10及較長線12。如從圖1看出,可從2D表現(諸如二維空間(x與y)中特徵的位置,二維空間(x與y)中特徵之間的間距,二維空間(x與y)中特徵的尺寸及類似物)決定關於層之多種資訊。但是,亦可從圖1看出,不能從2D表現決定z方向上關於層之資訊。
相比之下,圖2繪示基於設計資料之一實例的一晶圓之一個或多個層的3D表現。圖2中所示之設計資料並不旨在表現已經或將用於製造裝置之任何實際設計資料。如圖2中所示,設計資料可包含表現將形成於一個或多個層上之不同特徵的複數個多邊形。層14可表現晶圓或晶圓之基板。形成於層14上之層16可包含形成於材料20中之渠溝18。層18形成於層22之下,該層22包含具有形成於材料26中之多種大小及位置的線24。可從圖2看出,可從3D表現(諸如三維空間(x、y與z)中特徵的位置,三維空間(x、y與z)中特徵之間的間距,三維空間(x、y與z)中特徵的尺寸及類似物)決定關於層之多種資訊。因此,可從圖1與圖2之比較看出,可從3D表現,而非2D表現決定z方向上關於(若干)層之資訊。
在一實施例中,一個或多個層包含將使用晶圓檢測配方檢測之一第一層及在第一層形成於晶圓上之前形成於晶圓上的一第二層。以此方式,一個或多個層可包含檢測層(即,將受檢測之層)及檢測層之下的至少一層(即,在檢測
層之前形成於晶圓上的一層)。例如,檢測層可包含形成於介電材料中之一層線,且下伏層可包含一閘極電極層,就其自身而言,該閘極電極層可由多個材料及多個程序形成且在檢測層之前形成於晶圓上以及形成於檢測層下面。
在另一實施例中,一個或多個層包含將使用晶圓檢測配方檢測之一層及在使用晶圓檢測配方檢測晶圓之前未形成於晶圓上的一層。以此方式,方法可包含透過3D模擬將一個或多個將來設計佈局層用於本文描述之應用,諸如檢測、分級、再檢測等等。例如,一個或多個層可包含檢測層(即,將受檢測之層)及將在檢測之後形成且形成於檢測層頂部上的至少一層。例如,一個或多個層可包含將受檢測之一金屬1(M1)層及在已檢測M1層之後將形成於晶圓上,將形成於M1層頂部上且就其自身而言,可由多個材料及多個程序形成之一金屬2(M2)層。此外,針對其產生3D表現之一個或多個層可包含將受檢測之層、在該層之前形成於晶圓上的至少一層及在晶圓上執行檢測之前未形成於晶圓上的至少一層。亦可產生3D表現,使得層可添加至3D表現及/或從3D表現移除而致使可(例如)基於從使用者接收之請求改變3D表現。此功能性可用於提供晶圓上之個別層的形成及層如何彼此相對應的3D視覺化。
方法亦包含基於3D表現決定一晶圓檢測配方之一個或多個檢測參數。一「配方」可通常定義為用於執行程序(諸如檢測)之一組指令。決定一晶圓檢測配方之一個或多個檢測參數可包含選擇或決定晶圓檢測配方之至少一參數的
值。在本文中使用術語「檢測參數」來指稱用於設置檢測器的所有變數,諸如(若干)波長、像素、關注區域、速度、照明及收集孔徑等等。例如,晶圓檢測配方之(若干)參數可包含用於回應於來自晶圓之光而獲取輸出的檢測系統之參數及/或用於處理輸出的檢測系統之參數。以此方式,(若干)參數可包含(若干)輸出獲取參數及/或(若干)輸出處理參數。在一項此實例中,TCAD可用於分析將受檢測之晶圓區域以基於晶圓上之層形態及薄膜堆疊選擇(若干)晶圓檢測參數。晶圓檢測配方可為暗場(DF)檢測配方、明場(BF)檢測配方、電子束(e-beam)檢測配方或DF及BF檢測配方。如本文描述,可進一步決定晶圓檢測配方之(若干)參數。
因此,方法涉及產生基於3D之晶圓檢測配方。相比之下,用於產生晶圓檢測配方的當前使用之方法可基於晶圓之2D視圖,諸如自上而下的光學影像或自上而下的掃描電子顯微(SEM)影像。先前在3D表現與缺陷檢測方法之間未建立連結。但是,隨著關注於使半導體裝置之2D特性及垂直整合縮小,3D視覺化可藉由更好地定義晶圓檢測參數來幫助設置晶圓檢測。以此方式,本文描述之實施例提供一種利用設計佈局及現有技術(諸如3D視覺化技術)以在晶圓檢測及定義晶圓檢測配方中引入新能力及尺寸的方法。特定言之,本文描述之實施例可使用重要的元素,諸如缺陷檢測、設計佈局及3D視覺化技術(諸如TCAD程序模擬工具)。此外,藉由利用3D視覺化工具(諸如TCAD及SCD模
型化),可藉由對如何在晶圓上佈置設計資料中之主動式電路提供精確性及更多瞭解來最佳化晶圓檢測參數。以此方式,可結合使用設計佈局及3D視覺化工具以最佳化晶圓檢測參數設定。
可藉由電腦系統執行產生3D表現及決定一個或多個檢測參數。可如本文描述般進一步組態電腦系統。
在一實施例中,一個或多個檢測參數包含用於執行晶圓檢測配方之照明子系統的至少一參數、用於執行晶圓檢測配方之光偵測子系統的至少一參數或其等一些組合。例如,TCAD可用於分析待受檢測之晶圓區域的設計資料以基於晶圓上之層形態及晶圓上之薄膜堆疊選擇待用於晶圓檢測之光學器件設定。此外,3D表現(例如,藉由TCAD或圖形模擬產生)可藉由理解潛在照明行為來幫助設置晶圓檢測。例如,當表面被照亮時,一些光能被吸收,而剩餘者被反射。因為各種材料對給定類型之照明具有不同回應,所以反射的能量可用於識別晶圓上之材料。但是,關於哪些/哪個材料是在晶圓之表面上及表面下方的資訊可用於定義最適於缺陷之最佳偵測(例如,基於各種材料對給定類型之照明的不同回應)的光學器件。
亦可基於一個或多個層之3D表現選擇晶圓檢測參數,諸如光學器件模式、像素大小等等。在一項此實例中,包含於3D表現中之3D結構及材料資訊可用於推薦最佳之數個檢測模式(例如,3個最佳檢測模式)。例如,可使用可能與其他資訊(諸如設計資料之2D視圖)組合的設計資料之3D表
現及材料資訊決定關於晶圓上潛在的所關注缺陷(DOI)之資訊(諸如DOI大小及DOI之材料資訊、位置/層等等)。接著該資訊可用於決定及推薦偵測該等DOI之(若干)最佳光學器件模式。可使用(若干)推薦之模式收集檢測結果且結果可與最佳化之命中率的位元圖相關。
在另一實例中,潛在缺陷之3D表現可用於設置檢測。例如,可產生有缺陷之深渠溝(DT)及無缺陷之DT的3D表現。無缺陷之DT可為蝕刻至晶圓之基板中的DT。有缺陷之DT可為一未蝕刻直至晶圓之基板中的DT。由於大部分有缺陷之DT係與(諸如)類似於基板之絕緣體上矽(SOI)的層接觸,所以不易於藉由某種類型之檢測(諸如電子束檢測)區分有缺陷及無缺陷之DT。因此,為了設置DT檢測,知道關於特徵之橫截面(3D)資訊可幫助設置缺陷檢測。以此方式,使用3D模型化可定義更佳之策略而無需獲得潛在缺陷之橫截面SEM影像。
照明子系統之一個或多個參數可包含(例如)包含於照明子系統中之(若干)照明角、(若干)照明波長、(若干)照明偏光、光點大小、(若干)孔徑,包含於照明子系統中之(若干)其他光學組分及其等組合。光偵測子系統之一個或多個參數可包含(例如)包含於偵測子系統中之(若干)收集角、(若干)偵測波長、(若干)偵測偏光、像素大小、(若干)孔徑,包含於偵測子系統中之(若干)其他光學組分及其等組合。可為基於無光之晶圓檢測系統(例如,電子束檢測系統)決定(若干)類似參數。在一項此實例中,形成於至少
一層中之3D資訊(諸如特徵之縱橫比)可用來決定用於晶圓檢測的(若干)照明角及(若干)收集角。特定言之,隨著特徵之縱橫比增加,用於晶圓檢測之(若干)入射角及(若干)收集角亦可增加(從標稱晶圓表面量測時)。可如本文進一步描述般組態照明子系統及光偵測子系統。
在另一實施例中,一個或多個檢測參數包含用於處理藉由用來執行晶圓檢測配方之光偵測子系統所產生之輸出的一個或多個參數。例如,藉由光偵測子系統產生之輸出可包含影像或影像資料,且一個或多個檢測參數可包含用於過濾、對準等等影像或影像資的一個或多個參數。在另一實例中,輸出可包含信號,且一個或多個檢測參數可包含用於過濾、正規化、校準等等信號的一個或多個參數。可為晶圓上之不同區域分開決定用於處理輸出之一個或多個檢測參數。例如,可使用一個或多個第一檢測參數處理晶圓之一區域中產生的輸出,且可使用至少一些不同於(若干)第一檢測參數的一個或多個第二檢測參數處理晶圓之另一區域中產生的輸出。可如本文進一步描述般組態光偵測子系統。
在一額外實施例中,一個或多個檢測參數包含晶圓檢測配方之一缺陷偵測靈敏度。例如,使用3D視圖(例如,藉由使用TCAD來產生3D表現)中之設計佈局且將晶圓檢測參數連結至3D視圖,可對裝置內之臨界區域及/或藉由檢測系統為晶圓產生之輸出中的雜訊位準最佳化偵測靈敏度。可藉由缺陷偵測演算法及/或方法之一個或多個檢測參數
(例如,臨限值)定義缺陷偵測靈敏度。此外,一個或多個檢測參數可包含晶圓之不同區域的不同偵測靈敏度(例如,對臨界區域之較高靈敏度及對非臨界區域之較低靈敏度)。可基於3D表現以任何適當方式決定偵測靈敏度。例如,3D表現可用於決定晶圓上之臨界區域,且接著基於該等臨界區域之臨界性決定缺陷偵測靈敏度。在另一實例中,3D表現可用於決定將為晶圓產生之檢測系統之輸出的期望雜訊位準且接著期望雜訊位準可用於決定缺陷偵測靈敏度。
在進一步實施例中,一個或多個檢測參數包含晶圓上之檢測關注區域的一個或多個特性。術語「檢測關注區域」可通常定義為使用者因一些原因關注的晶圓上之區域且因此應受檢測。當前,可基於晶圓上之一層的2D設計資料決定檢測關注區域。在一項此實例中,晶圓之一層的檢測關注區域可被定義,使得檢測關注區域包含形成於一層上之臨界特徵且並不包含形成於該層上之非臨界特徵。但是,一層上之非臨界特徵可覆疊形成於一層之下的另一層之臨界特徵。因此,若為該層及下伏層產生3D表現,則可基於3D表現決定其中非臨界特徵形成於臨界特徵上之區域為檢測關注區域。以此方式,如本文描述所產生之3D表現(或視覺化)可用於在檢測關注區域設置期間識別下伏結構。因此,基於3D表現,對於作為整體之裝置,可更適當地定義檢測關注區域且檢測關注區域可包含基於2D資料決定為非關注區域之一些區域。因而,可基於晶圓之多於一層上
的3D結構特性選擇晶圓檢測參數。如上文描述般定義檢測關注區域可有利地增加從裝置功能性角度而言有意義之缺陷偵測。
在一實施例中,基於3D表現及關於用於形成一個或多個層之一個或多個材料的資訊執行決定一個或多個檢測參數。以此方式,可使用材料資訊執行晶圓檢測設置。例如,藉由使用2D與3D中之區域資訊以及材料資料,可識別最佳化之晶圓檢測模式。在一個此實施例中,關於一個或多個材料之資訊包含經計算之表面回應、反射率或其等組合。例如,3D材料資料(諸如將形成在檢測期間存在於晶圓上之層之至少部分的一材料之複雜的折射率及厚度)可用於決定照明子系統之一個或多個參數及/或將適於偵測層之該部分上的缺陷之偵測子系統的一個或多個參數。可以任何適當格式(諸如,可由晶圓檢測系統使用之檔案格式)產生晶圓檢測配方。
在進一步實施例中,方法包含擷取使用晶圓檢測配方偵測之缺陷的2D設計資料剪輯(data clip)且在正使用晶圓檢測配方檢測晶圓時,基於使用晶圓檢測配方為缺陷獲取之輸出及2D設計資料剪輯產生缺陷的3D表現。本文使用之術語「設計資料剪輯」指稱設計資料之較小部分。以此方式,晶圓檢測可包含使用2D剪輯擷取以即時產生3D表現。為缺陷擷取之2D設計資料剪輯可包含晶圓之一個或多個層(例如,僅檢測層或檢測層與下伏層及/或上覆層)的2D設計資料。可以任何適當方式從晶圓之設計資料擷取2D設
計資料剪輯。此外,可以上文描述之相同方式(例如,使用TCAD)執行基於為缺陷獲取之輸出及2D設計資料剪輯產生缺陷的3D表現。以此方式,由於缺陷3D表現可繪示三維空間中之缺陷自身以及一個或多個層,所以為缺陷產生之3D表現可不同於本文所描述之其他3D表現。缺陷之此等3D表現可用於本文描述之(若干)其他步驟(例如,缺陷分類)。
亦可在任何所需點(例如,並非僅僅即時)產生上文描述之缺陷3D表現。在任何情況下,缺陷3D表現給缺陷附近之圖案資訊提供更大可用性。例如,僅能從取樣缺陷之SEM成像及FIB資料獲得先前缺陷之3D圖案資訊。特定言之,晶圓檢測可偵測晶圓上之約1,000至1,000,000個缺陷。通常,對於該等偵測之缺陷,或許可產生100個SEM影像且產生少於10個橫截面影像。但是,可為取樣或未取樣之任何缺陷產生本文描述之3D表現。以此方式,可動態地或以其他方式為任何偵測之缺陷產生自上而下視圖及/或橫截面影像。因此,可產生自上而下視圖與橫截面視圖二者且獨立於缺陷再檢測取樣而使其等可用。
在一實施例中,動態地執行產生三維表現。例如,3D表現及缺陷3D表現亦提供晶圓廠使用者可用的額外技術資料。特定言之,通常透過診斷文件獲得裝置及缺陷橫截面。裝置之此等視圖通常僅能針對裝置中之固定位置。但是,本文描述之3D表現及3D缺陷表現可在裝置中可獲得缺陷資訊及/或設計資料之幾乎任何位置處以(若干)任何視
角產生。以此方式,本文描述之實施例容許透過(若干)3D視圖更好地視覺化裝置以在裝置內之動態位置處提供更好地理解。
在一實施例中,方法包含使用可使用任何適當晶圓檢測系統(諸如本文進一步描述之晶圓檢測系統)以任何適當方式執行之晶圓檢測配方檢測晶圓,及基於3D表現將藉由檢測於晶圓上偵測之缺陷分類。在額外實施例中,一個或多個層包含使用晶圓檢測配方檢測之一層及在使用晶圓檢測配方檢測晶圓之前未形成於晶圓上之一層,且方法包含基於受檢測之層及未形成於晶圓上之層的3D表現將使用晶圓檢測配方於晶圓上偵測之缺陷分類。例如,當僅考慮2D資料(當前層)時,可在將來層(在檢測時未形成於晶圓上之一層)中引起橋接或開口的有害缺陷可被分類為有害物。但是,使用本文描述之實施例,藉由經由3D表現用當前檢測及再檢測級處之設計佈局覆疊關於在檢測層之後形成於晶圓上之層的資訊,可甚至在執行下一個晶圓檢測之前立即識別落入於基於將來層之臨界區域上的缺陷。
此外,可基於與關於藉由晶圓檢測產生之缺陷的資訊(例如,影像資料、信號等等)組合之設計資料產生3D表現,且併入缺陷資訊之3D表現可用於將缺陷分類。因而,方法可整合基於2D之晶圓檢測結果與3D表現以改進缺陷分類。例如,可藉由檢測在2D中識別缺陷,且藉由檢測產生之資訊可如本文描述般用於產生晶圓上之缺陷及一個或多個層(例如,之前及將來層)的3D表現。此3D表現可用於
執行虛擬故障分析(FA)。換言之,因為FA被正常地執行,所以可執行FA,除了使用缺陷之虛擬3D影像來替代藉由FIB或另一橫截面成像技術獲得之3D影像。因而,可決定缺陷對裝置之影響而無需實際上橫切或以其他方式處理晶圓,且可基於3D屬性將缺陷分類。以此方式,方法可包含基於3D之缺陷分類。相比之下,用於將缺陷分類的當前使用方法通常係基於缺陷之2D視圖,諸如光學或SEM影像。換言之,先前未在3D表現與缺陷分類之間建立連結。
在一些實施例中,方法包含使用可使用任何適當晶圓檢測系統(諸如本文進一步描述之晶圓檢測系統)以任何適當方式執行之晶圓檢測配方檢測晶圓,及基於3D表現(例如,至少3D表現)決定藉由檢測於晶圓上偵測之缺陷的臨界性。在進一步實施例中,一個或多個層包含使用晶圓檢測配方檢測之一層及在使用晶圓檢測配方檢測晶圓之前未形成於晶圓上之一層,且方法包含基於受檢測之層及未形成於晶圓上之層的3D表現決定使用晶圓檢測配方於晶圓上偵測之缺陷的臨界性。在另一實施例中,一個或多個層包含使用晶圓檢測配方檢測之一層、在使用晶圓檢測配方檢測晶圓之前未形成於晶圓上之一層及在使用晶圓檢測配方檢測之層形成於晶圓之前形成於晶圓上的一層,且方法包含基於受檢測之層、未形成於晶圓上之層及在受檢測之層之前形成於晶圓上之層的3D表現決定使用晶圓檢測配方於晶圓上偵測之缺陷的臨界性。例如,隨著對檢測靈敏度之要求不斷提高,有害缺陷偵測亦不斷上升。某些缺陷之臨
界性(諸如線變細或縮短)取決於對晶圓上之其他層(例如,(若干)下伏層或(若干)上覆層)的理解。例如,線變細或線縮短通常被許多當前使用之晶圓檢測程序認作有害缺陷。因此,此等缺陷通常不被報告且當然不被決定是臨界缺陷。但是,若線變細或縮短影響線與晶圓之(若干)其他層上之其他特徵的連接性(此可基於線變細或縮短之特性(例如,程度)及本文描述之3D表現決定),則儘管2D檢測將通常決定此等缺陷為有害,線變細或縮短仍可為臨界。因此,使用與缺陷資料組合之設計佈局資料的3D表現可幫助識別不能在之前識別之臨界缺陷。
在另一實施例中,方法包含使用可使用任何適當晶圓檢測系統(諸如本文進一步描述之晶圓檢測系統)以任何適當方式執行之晶圓檢測配方檢測晶圓及基於3D表現決定藉由檢測於晶圓上偵測之哪些缺陷係良率相關缺陷。以此方式,本文描述之實施例提供一種利用設計佈局及3D視覺化技術來識別良率相關缺陷之方法。例如,藉由使用本文描述之3D表現以及缺陷資料,可在三維空間中決定缺陷將對正形成於晶圓上之裝置的影響,藉此容許決定將影響製程之良率的所有缺陷。
在一項此實例中,晶圓之一層上的類似圖案可基於不同(例如,下伏)層上之圖案而彼此分開。此外,晶圓之一層上之不同的線變細缺陷及/或不同的特徵變形可對裝置有不同的影響。例如,缺陷與裝置之不同區域中的接觸件或相同結構之鄰近性可對裝置有不同影響。此外,線端縮短
可為有害或對良率有不利影響,且此等缺陷可基於本文描述之3D表現分開為有害或良率受影響的缺陷。在一些實施例中,可基於單層(例如,檢測層)之資訊執行基於設計之分組以將位於相同的圖案化特徵上或附近之不同缺陷組合成一個群組。接著可藉由使用本文對臨界/非臨界分開所描述之3D表現使該群組中之缺陷分開。基於設計之分組可如2009年8月4日發佈的由Zafar等人共同擁有的美國專利案第7,570,796號所描述般執行,如同本文充分陳述般,該案以引用的方式併入。
在一些實施例中,方法包含基於3D表現決定用於將使用晶圓檢測配方於晶圓上偵測之缺陷之分級的一個或多個參數。分級係將缺陷分類成類似或對裝置效能具有類似影響之群組或類型的程序。例如,決定用於將缺陷分級之一個或多個參數可包含使用本文描述之材料資訊及模擬定義「期望」之圖案(即,期望形成於晶圓上之圖案),使得期望之圖案可用於識別位於類似圖案之中的缺陷。期望之圖案可包含藉由本文描述之3D表現識別之下伏結構。在一項此實例中,可將期望之圖案與收集資料(藉由SEM或DF成像收集)相比較以使臨界尺寸(CD)缺陷與線邊緣粗糙度(LER)缺陷分開。以此方式使缺陷分開可對陣列區域中偵測之缺陷尤其有利。例如,通常在陣列區域中發現之較窄間隔線對檢測及印刷二者而言皆具挑戰性。特定言之,陣列區域中之缺陷難以使用傳統方法來區別。但是,使用本文描述之實施例,其中3D表現與檢測組合使用,藉由檢測
偵測之事件(諸如,缺陷、CD錯誤及LER)可被識別且彼此分開。接著可以最適當之方式分開處理不同事件。例如,缺陷可經取樣用來再檢測,CD錯誤可經取樣用來度量,且線邊緣粗糙度可經排除而不進一步考慮或處理(即,此等事件可被「分級出」)或為固定。此外,設計佈局及3D視覺化工具可一起使用以產生分級流程。
以此方式,實施例可包含產生基於3D之分級方法。相比之下,用於產生一分級方法的當前使用之方法通常係基於晶圓之2D視圖,諸如光學或SEM影像。此外,先前在3D表現與分級方法之間未建立連結。例如,先前已藉由基於設計之分級建立整合設計佈局與缺陷檢測。雖然該等技術有用,但技術通常限於利用2D資訊,且本文描述之新方法藉由使用設計缺陷整合與3D視覺化技術二者引入3D分析方法。此外,雖然當前使用之分級方法可利用晶圓的多於一層之設計資料來將缺陷分級,但先前使用之分級方法中使用的設計資料實際上並不包含3D資訊、表現、視覺化等等。相反地,分級方法使用2D設計資料之組合(例如,覆疊),且該組合之2D設計資料就其自身而言並不構成設計資料之3D表現。
本文描述之方法亦可包含基於至少3D表現(例如,可能與關於缺陷之其他資訊(諸如缺陷屬性、特徵等等),關於缺陷之檢測資料的資訊(諸如檢測資料中之檢測影像、雜訊等等)組合)將缺陷分級成群組。因此,實施例可包含基於3D之分級。相比之下,用於將缺陷分級的當前使用之方
法通常係基於晶圓之2D視圖,諸如光學或SEM影像。此外,先前在3D表現與缺陷分級之間未建立連結。基於3D之分級可用於使晶圓上之不同類型之區域中的缺陷分開。例如,利用SCD技術使記憶體區域中之缺陷類型分開係可能的。
在另一實施例中,方法包含基於3D表現決定用於使用晶圓檢測配方於晶圓上偵測之缺陷之再檢測的一個或多個參數。以此方式,實施例可包含產生基於3D之再檢測程序。因而,本文描述之實施例提供一種利用設計佈局及3D視覺化技術來引入定義再檢測之新能力的方法。換言之,藉由利用現有技術,新尺寸可添加於再檢測區域中。此外,藉由利用3D視覺化工具(諸如TCAD及SCD模型化),可藉由對如何佈置主動式電路提供精確性及更多瞭解來改進甚至最佳化缺陷再檢測(例如,SEM再檢測)。相比之下,用於產生再檢測程序的當前使用之方法通常係藉由晶圓之2D視圖,諸如光學或SEM影像。先前在3D表現與再檢測方法之間未建立連結。
在另一實施例中,方法包含基於3D表現在使用晶圓檢測配方檢測晶圓之後於晶圓上執行缺陷再檢測程序及決定藉由缺陷再檢測程序於晶圓上再檢測之哪些缺陷係良率相關缺陷。在額外實施例中,方法包含基於3D表現在使用晶圓檢測配方檢測晶圓之後於晶圓上執行缺陷再檢測程序且將藉由缺陷再檢測程序於晶圓上再檢測之缺陷分類。例如,本文描述之方法可包含基於至少3D表現(例如,可能與關
於缺陷之其他資訊(諸如缺陷屬性、特徵等等),關於缺陷之晶圓檢測及/或再檢測資料的資訊(諸如檢測資料中之檢測及再檢測影像、雜訊等等)組合)再檢測缺陷。例如,基於SEM之再檢測識別缺陷與當前層(即,缺陷正受再檢測之層)之相關性。藉由再檢測關於將來及/或先前層之缺陷,良率相關缺陷可被識別及分類(為橋接、接觸問題、斷線等等)。因此,實施例可包含基於3D之缺陷再檢測。相比之下,用於再檢測缺陷的當前使用之方法通常係基於晶圓之2D視圖,諸如光學或SEM影像。先前在3D表現與缺陷再檢測之間未建立連結。
在額外實施例中,方法包含基於3D表現決定用於使用晶圓檢測配方於晶圓上偵測之缺陷之度量的一個或多個參數。可基於3D表現決定之(若干)度量參數可包含(若干)照明波長、(若干)角、(若干)偏光等等,(若干)偵測波長、(若干)角、(若干)偏光等等,待於度量期間量測之特徵,待於度量期間執行之量測(例如,散射量測、反射量測、橢圓偏光量測等等),待於度量期間使用之取樣頻率,待用於從度量期間獲得之量測決定一個或多個特性的信號處理及其等組合。以此方式,度量之一個或多個參數可包含(若干)輸出獲取參數及/或(若干)輸出處理參數。可如本文進一步描述般,基於3D表現決定(若干)度量參數。
在一實施例中,方法包含基於3D表現決定用於使用晶圓檢測配方於晶圓上偵測之缺陷之分析的一個或多個參數。缺陷分析可包含實體分析,諸如聚焦離子束(FIB)分析及
實體故障分析(PFA)。例如,對於待實體分析之缺陷,方法可包含利用(若干)層之3D表現來定義如何最佳切割用於實體分析之橫截面,藉此實現更具相關性之橫截面視圖。在一項此實例中,對於影響接觸或金屬線或與電晶體之某些部分相鄰的缺陷,可基於3D表現選擇分析參數(諸如從何處及如何切割形成於晶圓上之(若干)層)以最佳化藉由切割提供之缺陷視圖。因而,基於設計佈局產生(例如,使用TCAD產生)之3D視覺化可用於識別從何處切割,藉此減少錯誤切割及改進用於分析(諸如FIB分析或PFA)之資料獲取。因此,可藉由視覺化3D結構來完成更精確之切割。因而,本文描述之實施例可透過更精確之切割為PFA提供生良率改進。以此方式,藉由利用3D視覺化工具(諸如TCAD及SCD模型化),可藉由對如何佈置主動式電路提供精確性及更多瞭解改進缺陷實體分析。此外,可基於與關於藉由晶圓檢測產生之缺陷的資訊(例如,影像資料、信號等等)組合之設計資料產生用於決定缺陷分析之一個或多個參數的3D表現,且併入缺陷資訊之3D表現可用於PFA。因而,方法可整合基於2D之晶圓檢測結果與3D表現以改進PFA。以此方式,實施例可包含產生基於3D之實體分析程序。換言之,藉由利用現有技術,新尺寸可添加於實體分析區域中。以此方式,本文描述之實施例提供一種利用設計佈局及3D視覺化技術來改進實體分析的方法。
本文描述之3D表現亦可用於程序窗最佳化。例如,基於將用於在晶圓上形成一個或多個層之一個或多個程序條件
執行產生3D表現。因此,藉由改變用於產生3D表現之程序條件,可產生繪示一個或多個層將如何在不同程序條件下形成於晶圓上之3D表現。接著3D表現可用於決定程序窗,藉此產生經模擬之程序窗。接著可使用模擬程序窗內的實際程序條件將一個或多個層形成於晶圓上,藉此運行確認條件。然後可如本文描述般或以任何其他方式檢測一個或多個層以產生可用於驗證模擬程序窗之檢測結果。
本文描述之所有方法可包含將方法實施例之一個或多個步驟的結果儲存於非暫存、電腦可讀儲存媒體中。結果可包含本文描述之任何結果且可以技術中所知的任何方式儲存。儲存媒體可包含本文描述之任何儲存媒體或技術中所知的任何其他適當的儲存媒體。在已儲存結果之後,結果可在儲存媒體中存取且藉由本文描述之任何方法或系統實施例使用,被格式化以顯示給使用者,藉由任何軟體模組、方法或系統等等使用。例如,在方法決定晶圓檢測配方之一個或多個檢測參數之後,方法可包含將晶圓檢測配方儲存於儲存媒體中。此外,本文描述之實施例的結果或輸出可藉由晶圓檢測系統(諸如,本文進一步描述之晶圓檢測系統)儲存及存取,使得晶圓檢測系統可使用晶圓檢測配方來檢測。
上文描述之方法的每一個實施例可包含本文描述之(若干)任何其他方法的(若干)任何其他步驟。此外,上文描述之方法的每一個實施例可藉由本文描述之任何系統執行。
另一實施例係關於一種含有儲存於其中以使電腦系統執
行電腦實施之方法來決定晶圓檢測配方之一個或多個檢測參數的程式指令的非暫存電腦可讀媒體。此電腦可讀媒體之一實施例展示於圖3中。特定言之,電腦可讀媒體28含有儲存於其中以使電腦系統32執行電腦實施之方法來決定晶圓檢測配方之一個或多個檢測參數的程式指令30。
電腦實施之方法包含可如本文描述般執行的基於設計資料產生晶圓之一個或多個層的3D表現。電腦實施之方法亦包含基於3D表現決定晶圓檢測配方之一個或多個檢測參數。可如本文描述般執行決定一或多個檢測參數。電腦實施之方法可包含本文描述之(若干)任何其他方法的(若干)任何其他步驟。此外,可如本文描述般進一步組態電腦可讀媒體。
實施(諸如)本文描述之方法的方法的程式指令30可儲存於電腦可讀媒體28上。電腦可讀媒體可為非暫存電腦可讀儲存媒體(諸如,唯讀記憶體、隨機存取記憶體、磁碟或光碟、磁帶)或任何其他技術中所知的適當的電腦可讀媒體。
可以多種方式(包含基於程序之技術、基於組件之技術及/或物件導向式技術等等)之任何者實施程式指令。例如,可根據需要使用ActiveX控制項、C++物件、JavaBeans、微軟基礎類別(「MFC」)或其他技術或方法來實施程式指令。
電腦系統32可採用多種形式,該等形式包含個人電腦系統、主機電腦系統、工作站、影像電腦、並行處理器或任
何其他技術中所知的裝置。通常,術語「電腦系統」可被廣泛地定義為包括具有執行來自記憶體媒體之指令的一個或多個處理器的任何裝置。
圖4繪示經組態以決定晶圓檢測配方之一個或多個檢測參數的系統之一實施例。系統包含經組態以基於設計資料產生晶圓之一個或多個層的3D表現的模擬引擎34。模擬引擎可包含圖形模擬引擎、檢測模擬引擎、諸如包含於從Synopsys購得之TCAD產品中之模擬引擎的模擬引擎、諸如包含於從KLA-Tencor購得的基於SCD之產品中之模擬引擎的模擬引擎及類似物。可如本文進一步描述般組態模擬引擎以產生3D表現。此外,模擬引擎可經組態以執行本文描述之(若干)任何其他步驟。
系統亦包含經組態以基於3D表現決定晶圓檢測配方之一或多個檢測參數的電腦系統36。電腦系統可以任何適當方式耦合至模擬引擎,使得電腦系統可從模擬引擎接收3D表現。電腦系統可經組態以根據本文描述之任何實施例決定一個或多個檢測參數。此外,可如本文描述般進一步組態電腦系統且該電腦系統可經組態以執行本文描述之(若干)任何其他步驟。
電腦系統36可組態為並不形成程序、檢測、度量、再檢測或其他工具之部分的獨立系統。在一項此實例中,系統可包含尤其設計用來(及視情況專用於)執行本文描述之一個或多個電腦實施之方法的一個或多個組件。在此實施例中,電腦系統36可經組態以藉由可包含「有線」及/或
「無線」部分之傳輸媒體從其他系統接收及/或獲取資料或資訊(例如,來自檢測系統之檢測結果)。以此方式,傳輸媒體可用作電腦系統與其他系統之間的資料鏈路。此外,電腦系統36可經由傳輸媒體將資料發送至另一系統。此資料可包含(例如)藉由本文描述之電腦系統產生之一個或多個檢測參數或任何其他資訊、參數等等。或者,電腦系統36可形成晶圓檢測系統、度量系統、缺陷再檢測系統、分析系統或另一工具之部分。
但是,系統亦可包含經組態以使用晶圓檢測配方檢測晶圓(例如,以偵測晶圓上之缺陷且獲取缺陷及亦可能晶圓之輸出)之晶圓檢測系統。晶圓檢測系統可包含照明子系統。例如,如圖4中所示,照明子系統包含光源38。光源38可包含技術中所知的任何適當光源,諸如雷射、弧光燈或雷射持續之電漿燈。光源38經組態以按傾斜入射角將光引導至晶圓40,該傾斜入射角可包含任何適當的傾斜入射角或穿過適當的光學元件的法線入射。照明子系統亦可包含經組態以將光從光源38引導至晶圓40之一或多個光學組件(未展示)。光學組件可包含技術中所知的任何適當之光學組件,諸如,但不限於偏光組件或偏光旋轉組件。此外,光源及/或一個或多個光學組件可經組態以按一或多個入射角(例如,傾斜入射角及/或大體上按法線之入射角)將光引導至晶圓。
可藉由晶圓檢測系統之多個偵測子系統或多個通道收集及偵測從晶圓40散射之光。例如,可藉由一偵測子系統之
透鏡42收集按較接近於法線之角度從晶圓40散射之光。透鏡42可包含如圖4中所示之折射光學元件。此外,透鏡42可包含一或多個折射光學元件及/或一個或多個反射光學元件。藉由透鏡42收集之光可引導至偵測子系統之偵測器44。偵測器44可包含技術中所知的任何適當之偵測器,諸如電荷耦合裝置(CCD)、光電倍增管(PMT)或另一類型之成像偵測器。偵測器44經組態以產生回應於從晶圓散射之光的輸出。因此,透鏡42及偵測器44形成晶圓檢測系統之一通道。檢測系統之此通道可包含技術中所知的任何其他適當之光學組件(未展示),諸如偏光組件及/或傅利葉濾光組件。晶圓檢測系統經組態以使用藉由偵測器44產生之輸出偵測晶圓上之缺陷。例如,晶圓檢測系統之電腦子系統(例如,電腦系統36)可經組態以使用藉由偵測器產生之輸出偵測晶圓上之缺陷。
可藉由另一偵測子系統之透鏡46收集按不同角度從晶圓40散射之光。可如上文描述般組態透鏡46。藉由透鏡46收集之光可引導至此偵測子系統之偵測器48,可如上文描述般組態該偵測器48。偵測器48亦經組態以產生回應於從晶圓散射之光的輸出。因此,透鏡46及偵測器48可形成晶圓檢測系統之另一通道。此通道亦可包含上文描述的任何其他光學組件。在一些實施例中,透鏡46可經組態以收集按從約20度至大於70度之極角從晶圓散射之光。此外,透鏡46可組態為反射光學元件(未展示),該反射光學元件經組態以收集按約360度之方位角從晶圓散射之光。檢測系統
經組態以使用藉由偵測器48產生之輸出偵測晶圓上之缺陷,可如上文描述般執行該偵測器48。
圖4中所示之晶圓檢測系統亦可包含一個或多個其他通道。例如,檢測系統可包含額外通道(未展示),該額外通道可包含上文描述的,組態為側通道的任何光學組件。在一項此實例中,側通道可經組態以收集及偵測從入射平面散射出的光(例如,側通道可包含位於大體上垂直於入射平面之平面中心的透鏡及經組態以偵測藉由透鏡收集之光的偵測器)。檢測系統可經組態以使用藉由側通道之偵測器產生的輸出偵測晶圓上之缺陷。
系統亦可包含電腦子系統(未展示)或可耦合至電腦系統36及使用電腦系統36。例如,藉由偵測器產生之輸出可提供至電腦系統36。例如,電腦系統可耦合至每一個偵測器(例如,藉由圖4中虛線所示之一或多個傳輸媒體,該一或多個傳輸媒體可包含技術中所知的任何適當之傳輸媒體),使得電腦系統可接收藉由偵測器產生之輸出。電腦系統可以任何適當方式耦合至每一個偵測器。或者,電腦系統36可耦合至檢測系統之電腦子系統(未展示),使得電腦子系統可接收藉由電腦系統36產生之晶圓檢測參數及/或晶圓檢測配方。此外,電腦系統36可接收晶圓檢測系統之電腦子系統的任何其他輸出,諸如影像資料及信號。
系統亦可包含經組態以使用晶圓檢測配方檢測晶圓(例如,以偵測晶圓上之缺陷且獲取缺陷及亦可能晶圓之輸出)之晶圓檢測系統,例如圖5中所示之晶圓檢測系統。此
晶圓檢測系統可包含照明子系統。例如,如圖5中所示,照明子系統包含光源50,該光源50可包含任何適當之光源。該照明子系統經組態以按法線入射角將光引導至晶圓40。例如,來自光源50之光可引導至分束器52,該分束器52可包含將光引導至透鏡54的任何適當之分束器。透鏡54可按法線入射角將光從分束器聚焦至晶圓40。照明子系統亦可包含經組態以將光從光源50引導至晶圓40的一個或多個其他光學組件(未展示)。其他光學組件可包含技術中所知的任何適當之光學組件,諸如,但不限於偏光組件或偏光旋轉組件。此外,光源及/或一個或多個光學組件可經組態以按一或多個入射角(例如,傾斜入射角及/或大體上按法線之入射角)將光引導至晶圓。
可藉由晶圓檢測系統之一個或多個偵測子系統或一個或多個通道收集及偵測從晶圓40反射之光。例如,可藉由一偵測子系統之透鏡54收集從晶圓40反射之光。透鏡54可包含如圖5中所示之折射光學元件。此外,透鏡54可包含一或多個折射光學元件及/或一個或多個反射光學元件。藉由透鏡54收集之光可引導穿過分束器52至該偵測子系統之偵測器56。偵測器56可包含技術中所知的任何適當之偵測器,諸如CCD、PMT或另一類型之成像偵測器。偵測器56經組態以產生回應於從晶圓反射或散射之光的輸出。因此,透鏡54及偵測器56形成晶圓檢測系統之一通道。檢測系統之此通道可包含技術中所知的任何其他適當之光學組件(未展示),諸如偏光組件或濾光組件。晶圓檢測系統經
組態以使用藉由偵測器56產生之輸出偵測晶圓上之缺陷。例如,晶圓檢測系統之電腦子系統(例如,電腦系統36)可經組態以使用藉由偵測器產生之輸出偵測晶圓上之缺陷。
圖5中所示之晶圓檢測系統亦可包含一或多個其他通道。例如,檢測系統可包含額外通道(未展示),該額外通道可包含本文描述的,組態為經組態以收集及偵測從晶圓散射之光的暗場通道的任何光學組件。檢測系統可經組態以使用藉由此通道之偵測器產生之輸出偵測晶圓上之缺陷。
系統亦包含電腦子系統(未展示)或可耦合至電腦系統36及使用電腦系統36。例如,藉由偵測器56產生之輸出可提供至電腦系統36。特定言之,電腦系統可耦合至本文描述之偵測器,使得電腦系統可接收藉由偵測器產生之輸出。或者,電腦系統36可耦合至本文進一步描述之晶圓檢測系統的電腦子系統(未展示)。
應注意,本文提供圖4及圖5以概括地繪示可包含於本文描述之系統實施例中的晶圓檢測系統之組態。顯然,可改變本文描述之晶圓檢測系統組態以最佳化在設計商業檢測系統時通常地執行之檢測系統的效能。此外,可使用現有晶圓檢測系統(諸如,從KLA-Tencor購得的任何晶圓檢測工具)實施本文描述之系統(例如,藉由將本文描述之功能性添加至現有檢測系統)。對於一些此等系統,本文描述之方法可提供為系統之可選功能性(例如,除了系統之其他功能性之外)。或者,本文描述之系統可「從頭」設計
成提供完全新的系統。
熟悉此項技術者鑒於此描述將瞭解本發明之多種態樣的進一步修改及替代實施例。例如,提供用於決定晶圓檢測配方之一個或多個檢測參數的電腦實施之方法、電腦可讀之媒體及系統。因此,此描述應僅視為繪示性且為了教導熟悉此項技術者執行本發明之一般方式的目的。應理解,本文所示及描述之形式應視作目前較佳之實施例。元件及材料可被本文繪示及描述之元件及材料代替,部件及程序可反轉,且可獨立地利用本發明之某些特徵,熟悉此項技術者在受益於本發明之此描述的優點之後將瞭解所有。可在不脫離以下申請專利範圍中所描述的本發明之精神及範疇下對本文描述之元件進行改變。
10‧‧‧較短線
12‧‧‧較長線
14‧‧‧層
16‧‧‧層
18‧‧‧渠溝
20‧‧‧材料
22‧‧‧層
24‧‧‧線
26‧‧‧材料
28‧‧‧電腦可讀媒體
30‧‧‧程式指令
32‧‧‧電腦系統
34‧‧‧模擬引擎
36‧‧‧電腦系統
38‧‧‧光源
40‧‧‧晶圓
42‧‧‧透鏡
44‧‧‧偵測器
46‧‧‧透鏡
48‧‧‧偵測器
50‧‧‧光源
52‧‧‧分束器
54‧‧‧透鏡
56‧‧‧偵測器
x、y‧‧‧二維空間
x、y、z‧‧‧三維空間
圖1係繪示基於設計資料之一實例的一晶圓之一層的二維表現的一示意圖;圖2係繪示基於設計資料之一實例的一晶圓之一個或多個層的三維表現之一實施例的一示意圖;圖3係繪示一非暫存電腦可讀媒體之一實施例的一方塊圖;及圖4至圖5係繪示經組態以決定一晶圓檢測配方之一個或多個檢測參數的一系統之實施例的側視圖的示意圖。
14‧‧‧層
16‧‧‧層
18‧‧‧渠溝
20‧‧‧材料
22‧‧‧層
24‧‧‧線
26‧‧‧材料
x、y、z‧‧‧三維空間
Claims (25)
- 一種用於決定一晶圓檢測配方之一個或多個檢測參數的電腦實施之方法,該方法包括:基於設計資料產生一晶圓之一個或多個層的三維表現;及基於該三維表現產生一晶圓檢測配方之一個或多個檢測參數,其中該產生及該決定係藉由一電腦系統執行。
- 如請求項1之方法,其中該一個或多個檢測參數包括用於執行該晶圓檢測配方之一照明子系統的至少一參數、用於執行該晶圓檢測配方之一光偵測子系統的至少一參數或其等一些組合。
- 如請求項1之方法,其中該一個或多個檢測參數包括用於處理藉由用來執行該晶圓檢測配方之一光偵測子系統產生之輸出的一個或多個參數。
- 如請求項1之方法,其中該一個或多個檢測參數包括該晶圓檢測配方之一缺陷偵測靈敏度。
- 如請求項1之方法,其中該一個或多個檢測參數包括該晶圓上之檢測關注區域的一個或多個特性。
- 如請求項1之方法,其中基於該三維表現及關於用於形成該一個或多個層之一個或多個材料的資訊執行該決定。
- 如請求項6之方法,其中關於該一個或多個材料之該資訊包括經計算之表面回應、反射率或其等之組合。
- 如請求項1之方法,該方法進一步包括使用該晶圓檢測 配方檢測該晶圓及基於該三維表現將藉由該檢測於該晶圓上偵測之缺陷分類。
- 如請求項1之方法,該方法進一步包括使用該晶圓檢測配方檢測該晶圓且基於該三維表現決定藉由該檢測於該晶圓上偵測之缺陷的一臨界性。
- 如請求項1之方法,該方法進一步包括使用該晶圓檢測配方檢測該晶圓且基於該三維表現決定藉由該檢測於該晶圓上偵測之哪些缺陷係良率相關缺陷。
- 如請求項1之方法,該方法進一步包括基於該三維表現決定用於將使用該晶圓檢測配方於該晶圓上偵測之缺陷分級的一個或多個參數。
- 如請求項1之方法,該方法進一步包括基於該三維表現決定用於使用該晶圓檢測配方於該晶圓上偵測之缺陷之再檢測的一個或多個參數。
- 如請求項1之方法,該方法進一步包括基於該三維表現決定用於使用該晶圓檢測配方於該晶圓上偵測之缺陷之度量的一個或多個參數。
- 如請求項1之方法,該方法進一步包括基於該三維表現決定用於使用該晶圓檢測配方於該晶圓上偵測之缺陷之分析的一個或多個參數。
- 如請求項1之方法,其中該一個或多個層包括將使用該晶圓檢測配方檢測之一層及在使用該晶圓檢測配方檢測該晶圓之前未形成於該晶圓上的一層。
- 如請求項1之方法,其中該一個或多個層包括使用該晶 圓檢測配方檢測之一層及在使用該晶圓檢測配方檢測該晶圓之前未形成於該晶圓上的一層,該方法進一步包括基於受檢測之該層及未形成於該晶圓上之該層的該三維表現將使用該晶圓檢測配方於該晶圓上偵測之一缺陷分類。
- 如請求項1之方法,其中該一個或多個層包括使用該晶圓檢測配方檢測之一層及在使用該晶圓檢測配方檢測該晶圓之前未形成於該晶圓上的一層,該方法進一步包括基於受檢測之該層及未形成於該晶圓上之該層的該三維表現決定使用該晶圓檢測配方於該晶圓上偵測之一缺陷的臨界性。
- 如請求項1之方法,其中該一個或多個層包括使用該晶圓檢測配方檢測之一層、在使用該晶圓檢測配方檢測該晶圓之前未形成於該晶圓上的一層及在使用該晶圓檢測配方檢測之該層形成於該晶圓上之前形成於該晶圓上的一層,該方法進一步包括基於受檢測之該層、未形成於該晶圓上之該層及在受檢測之該層之前形成於該晶圓上之該層的該三維表現決定使用該晶圓檢測配方於該晶圓上偵測之一缺陷的臨界性。
- 如請求項1之方法,其中該一個或多個層包括將使用該晶圓檢測配方檢測之一第一層及在該第一層形成於該晶圓上之前形成於該晶圓上之一第二層。
- 如請求項1之方法,該方法進一步包括基於該三維表現在使用該晶圓檢測配方檢測該晶圓之後於該晶圓上執行 一缺陷再檢測程序及決定藉由該缺陷再檢測程序於該晶圓上再檢測之哪些缺陷係良率相關缺陷。
- 如請求項1之方法,該方法進一步包括基於該三維表現在使用該晶圓檢測配方檢測該晶圓之後於該晶圓上執行一缺陷再檢測程序及將藉由該缺陷再檢測程序於該晶圓上再檢測之缺陷分類。
- 如請求項1之方法,該方法進一步包括擷取使用該晶圓檢測配方偵測之缺陷的二維設計資料剪輯且在正使用該晶圓檢測配方檢測該晶圓時,基於使用該晶圓檢測配方為該等缺陷獲取之輸出及該等二維設計資料剪輯產生該等缺陷的三維表現。
- 如請求項1之方法,其中動態地執行該產生。
- 一種含有儲存於其中以使一電腦系統執行一電腦實施之方法來決定一晶圓檢測配方之一個或多個檢測參數的程式指令的非暫存電腦可讀媒體,其中該電腦實施之方法包括:基於設計資料產生一晶圓之一個或多個層的三維表現;及基於該三維表現決定一晶圓檢測配方之一個或多個檢測參數。
- 一種經組態以決定一晶圓檢測配方之一個或多個檢測參數的系統,該系統包括:一模擬引擎,其經組態以基於設計資料產生一晶圓之一個或多個層的三維表現;及 一電腦系統,其經組態以基於該三維表現決定一晶圓檢測配方之一個或多個檢測參數。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/156,323 US20120316855A1 (en) | 2011-06-08 | 2011-06-08 | Using Three-Dimensional Representations for Defect-Related Applications |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201308462A TW201308462A (zh) | 2013-02-16 |
TWI559420B true TWI559420B (zh) | 2016-11-21 |
Family
ID=47293894
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105130211A TWI669766B (zh) | 2011-06-08 | 2012-05-18 | 將三維表現用於缺陷相關之應用 |
TW101117896A TWI559420B (zh) | 2011-06-08 | 2012-05-18 | 將三維表現用於缺陷相關之應用 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105130211A TWI669766B (zh) | 2011-06-08 | 2012-05-18 | 將三維表現用於缺陷相關之應用 |
Country Status (7)
Country | Link |
---|---|
US (2) | US20120316855A1 (zh) |
EP (1) | EP2718967A4 (zh) |
JP (2) | JP6038904B2 (zh) |
KR (1) | KR102033798B1 (zh) |
IL (1) | IL229804B (zh) |
TW (2) | TWI669766B (zh) |
WO (1) | WO2012170477A2 (zh) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013157472A (ja) * | 2012-01-30 | 2013-08-15 | Sony Corp | 不良懸念箇所判定装置、不良懸念箇所判定方法、半導体装置の製造方法、及びプログラム |
US9696264B2 (en) * | 2013-04-03 | 2017-07-04 | Kla-Tencor Corporation | Apparatus and methods for determining defect depths in vertical stack memory |
US9865512B2 (en) * | 2013-04-08 | 2018-01-09 | Kla-Tencor Corp. | Dynamic design attributes for wafer inspection |
TWI627546B (zh) * | 2013-06-29 | 2018-06-21 | 新納普系統股份有限公司 | 故障分析期間之晶片截面識別和呈現 |
US20150204799A1 (en) * | 2014-01-21 | 2015-07-23 | International Business Machines Corporation | Computer-based defect root cause and yield impact determination in layered device manufacturing for products and services |
JP6484031B2 (ja) * | 2014-12-26 | 2019-03-13 | 株式会社日立ハイテクノロジーズ | ビーム条件設定装置、及び荷電粒子線装置 |
US9816940B2 (en) | 2015-01-21 | 2017-11-14 | Kla-Tencor Corporation | Wafer inspection with focus volumetric method |
CN105990172B (zh) * | 2015-01-30 | 2018-07-31 | 上海华力微电子有限公司 | 嵌入式SiGe外延测试块的设计 |
KR102230503B1 (ko) * | 2015-04-14 | 2021-03-22 | 삼성전자주식회사 | 레이아웃 디자인 시스템, 이를 이용한 마스크 패턴 제조 시스템 및 방법 |
US10502692B2 (en) | 2015-07-24 | 2019-12-10 | Kla-Tencor Corporation | Automated metrology system selection |
US9625398B1 (en) | 2016-01-11 | 2017-04-18 | International Business Machines Corporation | Cross sectional depth composition generation utilizing scanning electron microscopy |
US10181185B2 (en) | 2016-01-11 | 2019-01-15 | Kla-Tencor Corp. | Image based specimen process control |
US10311186B2 (en) * | 2016-04-12 | 2019-06-04 | Globalfoundries Inc. | Three-dimensional pattern risk scoring |
US10304177B2 (en) * | 2016-06-29 | 2019-05-28 | Kla-Tencor Corporation | Systems and methods of using z-layer context in logic and hot spot inspection for sensitivity improvement and nuisance suppression |
US10887580B2 (en) * | 2016-10-07 | 2021-01-05 | Kla-Tencor Corporation | Three-dimensional imaging for semiconductor wafer inspection |
JP6353008B2 (ja) * | 2016-11-02 | 2018-07-04 | ファナック株式会社 | 検査条件決定装置、検査条件決定方法及び検査条件決定プログラム |
US10964013B2 (en) * | 2017-01-10 | 2021-03-30 | Kla-Tencor Corporation | System, method for training and applying defect classifiers in wafers having deeply stacked layers |
JP6657132B2 (ja) * | 2017-02-27 | 2020-03-04 | 富士フイルム株式会社 | 画像分類装置、方法およびプログラム |
KR101959627B1 (ko) * | 2017-06-12 | 2019-03-18 | 에스케이 주식회사 | 실제 반도체 제조물을 복제한 가상 반도체 제조물 제공 방법 및 시스템 |
US10580615B2 (en) * | 2018-03-06 | 2020-03-03 | Globalfoundries Inc. | System and method for performing failure analysis using virtual three-dimensional imaging |
US10732130B2 (en) | 2018-06-19 | 2020-08-04 | Kla-Tencor Corporation | Embedded particle depth binning based on multiple scattering signals |
US10867108B2 (en) * | 2018-09-18 | 2020-12-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Optical mode optimization for wafer inspection |
JP7235583B2 (ja) * | 2019-05-08 | 2023-03-08 | 東洋ガラス株式会社 | ガラスびんの検査方法及びガラスびんの製造方法並びにガラスびんの検査装置 |
US10896283B1 (en) | 2019-08-16 | 2021-01-19 | International Business Machines Corporation | Noise-based optimization for integrated circuit design |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080167829A1 (en) * | 2007-01-05 | 2008-07-10 | Allen Park | Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions |
US7792595B1 (en) * | 2004-03-30 | 2010-09-07 | Synopsys, Inc. | Method and system for enhancing the yield in semiconductor manufacturing |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5923430A (en) * | 1993-06-17 | 1999-07-13 | Ultrapointe Corporation | Method for characterizing defects on semiconductor wafers |
JPH10267628A (ja) * | 1997-01-23 | 1998-10-09 | Hitachi Ltd | 3次元形状検出方法およびその装置並びに基板の製造方法 |
JPH1174326A (ja) * | 1997-08-29 | 1999-03-16 | Hitachi Ltd | 半導体断面観察装置 |
US5952135A (en) * | 1997-11-19 | 1999-09-14 | Vlsi Technology | Method for alignment using multiple wavelengths of light |
JP2002107126A (ja) * | 2000-09-28 | 2002-04-10 | Mitsubishi Heavy Ind Ltd | 基板検査装置及び方法 |
US6886153B1 (en) * | 2001-12-21 | 2005-04-26 | Kla-Tencor Corporation | Design driven inspection or measurement for semiconductor using recipe |
JP2003215060A (ja) * | 2002-01-22 | 2003-07-30 | Tokyo Seimitsu Co Ltd | パターン検査方法及び検査装置 |
JP4230838B2 (ja) * | 2003-06-27 | 2009-02-25 | 株式会社日立ハイテクノロジーズ | 欠陥検査装置における検査レシピ設定方法および欠陥検査方法 |
JP2004327810A (ja) * | 2003-04-25 | 2004-11-18 | Renesas Technology Corp | 情報処理装置及びlsiチップの製造方法 |
US9002497B2 (en) * | 2003-07-03 | 2015-04-07 | Kla-Tencor Technologies Corp. | Methods and systems for inspection of wafers and reticles using designer intent data |
US7135344B2 (en) * | 2003-07-11 | 2006-11-14 | Applied Materials, Israel, Ltd. | Design-based monitoring |
US7539584B2 (en) * | 2003-10-24 | 2009-05-26 | Kla-Tencor Corporation | Volume based extended defect sizing system |
US7111783B2 (en) * | 2004-06-25 | 2006-09-26 | Board Of Trustees Operating Michigan State University | Automated dimensional inspection |
JP4723362B2 (ja) * | 2005-11-29 | 2011-07-13 | 株式会社日立ハイテクノロジーズ | 光学式検査装置及びその方法 |
US7894659B2 (en) * | 2007-02-28 | 2011-02-22 | Kla-Tencor Technologies Corp. | Methods for accurate identification of an edge of a care area for an array area formed on a wafer and methods for binning defects detected in an array area formed on a wafer |
TWI469235B (zh) * | 2007-08-20 | 2015-01-11 | Kla Tencor Corp | 決定實際缺陷是潛在系統性缺陷或潛在隨機缺陷之由電腦實施之方法 |
JP5021503B2 (ja) * | 2008-01-15 | 2012-09-12 | 株式会社日立ハイテクノロジーズ | パターン欠陥解析装置、パターン欠陥解析方法およびパターン欠陥解析プログラム |
US8139844B2 (en) * | 2008-04-14 | 2012-03-20 | Kla-Tencor Corp. | Methods and systems for determining a defect criticality index for defects on wafers |
JP5175616B2 (ja) * | 2008-05-23 | 2013-04-03 | シャープ株式会社 | 半導体装置およびその製造方法 |
SG164292A1 (en) * | 2009-01-13 | 2010-09-29 | Semiconductor Technologies & Instruments Pte | System and method for inspecting a wafer |
JP2010243283A (ja) * | 2009-04-03 | 2010-10-28 | Hitachi High-Technologies Corp | 欠陥検査方法および欠陥検査装置 |
JP6126585B2 (ja) * | 2011-04-29 | 2017-05-10 | イートン コーポレーションEaton Corporation | ホース組立体の劣化監視システム |
-
2011
- 2011-06-08 US US13/156,323 patent/US20120316855A1/en not_active Abandoned
-
2012
- 2012-05-18 TW TW105130211A patent/TWI669766B/zh active
- 2012-05-18 TW TW101117896A patent/TWI559420B/zh active
- 2012-06-06 EP EP12797503.5A patent/EP2718967A4/en not_active Withdrawn
- 2012-06-06 WO PCT/US2012/041019 patent/WO2012170477A2/en active Application Filing
- 2012-06-06 JP JP2014514577A patent/JP6038904B2/ja active Active
- 2012-06-06 KR KR1020137034779A patent/KR102033798B1/ko active IP Right Grant
-
2013
- 2013-12-05 IL IL229804A patent/IL229804B/en active IP Right Grant
-
2016
- 2016-11-02 JP JP2016214789A patent/JP6347820B2/ja active Active
-
2017
- 2017-02-20 US US15/437,409 patent/US20170161418A1/en not_active Abandoned
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7792595B1 (en) * | 2004-03-30 | 2010-09-07 | Synopsys, Inc. | Method and system for enhancing the yield in semiconductor manufacturing |
US20080167829A1 (en) * | 2007-01-05 | 2008-07-10 | Allen Park | Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions |
Also Published As
Publication number | Publication date |
---|---|
WO2012170477A2 (en) | 2012-12-13 |
US20120316855A1 (en) | 2012-12-13 |
JP6347820B2 (ja) | 2018-06-27 |
KR102033798B1 (ko) | 2019-10-17 |
EP2718967A4 (en) | 2015-03-11 |
TW201701385A (zh) | 2017-01-01 |
WO2012170477A3 (en) | 2013-04-25 |
JP6038904B2 (ja) | 2016-12-07 |
US20170161418A1 (en) | 2017-06-08 |
EP2718967A2 (en) | 2014-04-16 |
JP2017032589A (ja) | 2017-02-09 |
IL229804B (en) | 2018-06-28 |
KR20140033463A (ko) | 2014-03-18 |
TWI669766B (zh) | 2019-08-21 |
TW201308462A (zh) | 2013-02-16 |
JP2014517312A (ja) | 2014-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI559420B (zh) | 將三維表現用於缺陷相關之應用 | |
TWI743223B (zh) | 光學檢查系統、光學檢查設備、及光學檢查方法 | |
TWI701427B (zh) | 經組態以偵測一樣品上之缺陷之系統、用於偵測一樣品上之缺陷之方法及其非暫時性電腦可讀媒體 | |
TWI618161B (zh) | 使用設計資料於半導體晶圓上偵測重複缺陷之方法、系統及非暫時性電腦可讀媒體 | |
TWI686718B (zh) | 判定用於樣本上之關注區域之座標 | |
KR20190082911A (ko) | 3차원 반도체 구조체들의 검사를 위한 결함 발견 및 레시피 최적화 | |
KR102408848B1 (ko) | 웨이퍼 상의 뉴슨스 결함들의 소스 식별 | |
TW201602565A (zh) | 使用高解析度全晶粒圖像資料進行檢查 | |
WO2014205385A1 (en) | Wafer inspection using free-form care areas | |
CN113412485B (zh) | 用于选择设计文件的***、计算机可读媒体及实施方法 | |
US10818005B2 (en) | Previous layer nuisance reduction through oblique illumination | |
TWI781318B (zh) | 經組態以產生在一樣品上偵測到之缺陷之一樣本的系統,非暫時性電腦可讀媒體,及方法 | |
US8000905B1 (en) | Computer-implemented methods, carrier media, and systems for determining sizes of defects detected on a wafer |