JP2004327810A - 情報処理装置及びlsiチップの製造方法 - Google Patents
情報処理装置及びlsiチップの製造方法 Download PDFInfo
- Publication number
- JP2004327810A JP2004327810A JP2003122022A JP2003122022A JP2004327810A JP 2004327810 A JP2004327810 A JP 2004327810A JP 2003122022 A JP2003122022 A JP 2003122022A JP 2003122022 A JP2003122022 A JP 2003122022A JP 2004327810 A JP2004327810 A JP 2004327810A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- shape
- dimensional shape
- information
- dimensional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 263
- 238000004519 manufacturing process Methods 0.000 title claims description 99
- 230000008569 process Effects 0.000 claims abstract description 230
- 238000013461 design Methods 0.000 claims abstract description 87
- 239000010410 layer Substances 0.000 claims abstract description 55
- 239000011229 interlayer Substances 0.000 claims abstract description 46
- 238000012545 processing Methods 0.000 claims abstract description 36
- 238000004088 simulation Methods 0.000 claims description 44
- 238000004458 analytical method Methods 0.000 claims description 38
- 238000004886 process control Methods 0.000 claims description 29
- 238000010276 construction Methods 0.000 claims description 24
- 230000000875 corresponding effect Effects 0.000 claims description 15
- 238000004364 calculation method Methods 0.000 claims description 14
- 230000010365 information processing Effects 0.000 claims description 10
- 230000001276 controlling effect Effects 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000002596 correlated effect Effects 0.000 claims description 3
- 238000005259 measurement Methods 0.000 claims description 3
- 238000012937 correction Methods 0.000 claims 1
- 230000008859 change Effects 0.000 abstract description 8
- 239000010408 film Substances 0.000 description 89
- 238000005498 polishing Methods 0.000 description 71
- 238000010586 diagram Methods 0.000 description 16
- 238000005530 etching Methods 0.000 description 15
- 239000002184 metal Substances 0.000 description 13
- 238000007689 inspection Methods 0.000 description 12
- 238000004544 sputter deposition Methods 0.000 description 12
- 238000011156 evaluation Methods 0.000 description 11
- 238000000206 photolithography Methods 0.000 description 9
- 238000009826 distribution Methods 0.000 description 7
- 238000010835 comparative analysis Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000003070 Statistical process control Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 238000005314 correlation function Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
【課題】設計段階において、短時間で、プロセスにおける加工結果を評価可能とする。
【解決手段】LSIチップの配線設計データ配線設計データが表す、回路機能ブロックの階層構造にしたがって、回路機能ブロック内に含まれる配線または配線層間膜の二次元形状情報を、ホトマスクに対応付けられたレイヤー別に前記配線設計データから取得し(101)、プロセスフローに含まれるプロセスにおける処理対象となる配線等の二次元形状に関連するレイヤーをプロセスに対応付け(102)、プロセスにおける、配線等の寸法変動量の設定を受け付け(103)、二次元形状情報と、プロセスについて定められた膜厚等を寸法変動量に基づき修正し、当該修正後の情報に基づき、配線等の三次元形状を表す三次元形状情報を算出する(104)。三次元形状情報が表す三次元形状の特徴量を、寸法変動量に対応付けて出力する(105)。
【選択図】図2
【解決手段】LSIチップの配線設計データ配線設計データが表す、回路機能ブロックの階層構造にしたがって、回路機能ブロック内に含まれる配線または配線層間膜の二次元形状情報を、ホトマスクに対応付けられたレイヤー別に前記配線設計データから取得し(101)、プロセスフローに含まれるプロセスにおける処理対象となる配線等の二次元形状に関連するレイヤーをプロセスに対応付け(102)、プロセスにおける、配線等の寸法変動量の設定を受け付け(103)、二次元形状情報と、プロセスについて定められた膜厚等を寸法変動量に基づき修正し、当該修正後の情報に基づき、配線等の三次元形状を表す三次元形状情報を算出する(104)。三次元形状情報が表す三次元形状の特徴量を、寸法変動量に対応付けて出力する(105)。
【選択図】図2
Description
【0001】
【発明の属する技術分野】
本発明は、薄膜製品のCADデータ及び薄膜製品のプロセスデータに基づき、製造開始前に薄膜製品の表面形状を推定する技術に関する。
【0002】
【従来の技術】
従来、着工前にプロセスフローを決定することができるシステムとして、特許文献1記載の生産システムが知られている。この生産システムにおいては、プロセスフローの初期条件とマスク情報(設計図(パターン)の長さ等)とレシピ(装置の処理シーケンス情報)とを入力として各種シミュレーション(プロセスシミュレーション、形状シミュレーション、デバイスシミュレーション、回路シミュレーション、レイアウトシミュレーション)を実行し、それら各シミュレーション結果をプロセスフロー生成部にフィードバックすることによって最良のプロセスフロー情報を得ている。さらに、この生産システムにおいては、実際の着工結果に基づきシミュレーションの計算手順及び条件の修正が行われ、プロセスフロー情報の最適化が行われる。
【特許文献1】
特開平6−260380号公報
【0003】
【発明が解決しようとする課題】
ところが、上記従来の半導体生産システムでは、シミュレーション結果によって理想的なレシピが設定されるだけであり、1回1回のプロセスのバラツキまたは着工の繰返しによるプロセス変動の評価がなされない。このため、プロセスの精度を判定することができない。また、着工結果に基づきシミュレーション条件を修正することによってプロセスフロー情報またはレシピを最適化しているが、着工サイクルよりもシミュレーション時間の方が長い場合には、プロセスへのフィードバックが困難である。このため、Run−to−Runの各製品ロットの着工に利用することが困難である。
【0004】
そこで、本発明は、設計段階において、短時間で、プロセスにおける加工結果を評価可能とすることを目的とする。
【0005】
【課題を解決するための手段】
本発明は、
プロセスフローにしたがって製造されるLSIチップの配線設計データに基づき、前記LSIチップに含まれ各回路機能ブロックの形状を分析する情報処理装置であって、
前記配線設計データが表す、前記回路機能ブロックの階層構造にしたがって、前記回路機能ブロック内に含まれる配線または配線層間膜の二次元形状情報を、ホトマスクに対応付けられたレイヤー別に前記配線設計データから取得する配線形状取得手段と、
前記プロセスフローに含まれるプロセスにおける処理対象となる配線または配線層間膜の二次元形状に関連するレイヤーを、前記プロセスに対応付ける対応付け手段と、
前記プロセスにおける、前記配線または前記配線層間膜の寸法変動量の設定を受け付ける変動量設定手段と、
前記配線形状取得手段が取得した二次元形状情報と、前記プロセスについて定められた膜厚または彫り込み量を前記寸法変動量に基づき修正し、当該修正後の情報に基づき、前記配線または前記配線層間膜の三次元形状を表す三次元形状情報を算出する三次元化手段と、
前記三次元形状情報が表す三次元形状の特徴量を、前記寸法変動量に対応付けて出力する手段と、
を有することを特徴とする情報処理装置を提供する。
【0006】
【発明の実施の形態】
以下、添付の図面を参照しながら、本発明に係る実施の形態について説明する。
【0007】
まず、本実施の形態に係るシステムの構成について説明する。なお、ここでは、LSIチップを製造対象製品とする場合を例に挙げる。
【0008】
図2に示すように、本実施の形態に係るシステムには、製品の製造設備及び検査設備を制御する生産システム251、生産システム251で用いられる製造パラメータを決定するユーザを支援する製造パラメータ決定システム205、これらのシステム205,251を相互に接続するネットワーク、が含まれている。
【0009】
生産システム251には、製造ライン上または製造ショップ内の各種製造設備を制御する製造設備コントローラ241、各種検査設備を制御する検査設備コントローラ242、製造パラメータ決定システム205からの製造パラメータに基づき各コントローラ241,242に着工を指示する設備群制御システム212、作業者からの入力に応じて各コントローラ241,242に着工を指示する着工指示システム211、製造設備および検査設備の処理内容を集計するデータ集計システム213、これら各システム211〜213,241,242を相互に接続するネットワーク、が含まれている。データ集計システム213は、データベース(処理実績データベース231、検査結果データベース232、機器管理データベース234)が格納された記憶装置を有している。そして、各設備の処理実績データ、検査結果データ(ウェハの所定部位の計測寸法等)及び機器管理データ(設備及び備品の使用履歴等)を、それぞれの情報に対応するデータベース231〜233に蓄積する。
【0010】
なお、ここでは、設備群制御システム306がネットワークを介して各コントローラ241,242に接続されている場合の構成を示したが、設備群制御システム306がネットワークを介して各コントローラ241,242に接続されていない場合には、作業者が、レシピを参照しながら、各コントローラ241,242に着工を指示する旨の指示を着工指示システム211に与えるようにすればよい。
【0011】
一方、製造パラメータ決定システム205には、設計者が配線設計データ(例えばGDSIIファイル形式で格納されるマスクデータ)の作成に使用する配線CADシステム201、配線CADシステム201で作成された配線設計データが格納される配線設計データベース221、LSIの表面形状を分析評価するLSI表面形状分析システム202、LSI表面形状分析システム202から与えられるシミュレーション条件(プロセス前形状)に基づきプロセス後形状をシミュレートするプロセスシミュレータ203、LSI表面形状分析システム202が指定したプロセスパラメータに基づきプロセス制御モデル223の設定を行うプロセス制御モデル設定システム204、プロセス制御モデル設定システム204に設定されたプロセス制御モデル223に基づき製造パラメータを算出するプロセス条件算出システム205、を有している。なお、プロセスシミュレータ203の出力がプロセス条件である場合には、プロセス条件算出システム205は、プロセスシミュレータ203の出力に基づき製造パラメータを算出する。
【0012】
LSI表面形状分析システム202は、図3にように、各種データが格納される情報記憶部3226、LSIチップの表面形状の分析評価処理を実行する演算処理部3227、を有している。
【0013】
情報記憶部3226には、演算処理部3227が実行する分析評価処理において生成される各種データが格納される5種類のデータベース3221〜3225が格納されている。具体的には、回路機能ブロックツリーデータベース3221、レイヤー−プロセス対応付け情報データベース3222、二次元配線形状データベース3223、プロセスフロー/プロセスモジュール(寸法情報)データベース3224、三次元配線形状データベース3225が格納されている。
【0014】
一方、演算処理部3227には、以下の機能構成部3201〜3208が含まれている。
【0015】
回路機能ブロックツリー構造取得機能部3201は、配線設計データベース221の配線設計データから、回路機能ブロックの階層構造を配線設計データから抽出し、その抽出結果を表す情報(回路機能ブロック階層構造情報)を回路機能ブロックツリーデータベース3221に格納する。
【0016】
レイヤー−プロセス(プロセスモジュール)対応付け機能部3203は、配線設計データのホトマスクに対応する各レイヤーにプロセスまたは連続的な複数プロセス(プロセスモジュール)を割り当て、その割り当て結果を表す情報(レイヤー−プロセス対応付け情報)を、レイヤー−プロセス対応付け情報データベース3222に格納する。
【0017】
回路機能ブロック別配線形状取得機能3202は、回路機能ブロックツリーデータベース3221の回路機能ブロック階層構造情報から、分析対象とする回路機能ブロックを抽出または指定し、分析対象とするプロセスを指定する。そして、レイヤー−プロセス対応付け情報から、対象とする配線層のレイヤーを取得する。さらに、対象とする回路機能ブロック内の指定レイヤーの配線形状を配線設計データから抽出し、その抽出結果(マスクデータの一部である配線形状情報)を二次元配線形状データベース3223に格納する。
【0018】
プロセス/プロセスモジュール寸法設定機能部3204は、プロセス仕様として定義される寸法値(配線厚、膜厚等)を設定し、その設定データをプロセスフロー仕様情報としてプロセスフロー/プロセスモジュール(寸法情報)データベース3224に格納する。
【0019】
寸法変動量設定機能部3205は、プロセスフロー上の各プロセスまたはプロセスモジュールの寸法変動量の設定を受け付け、その寸法変動量情報をプロセスフロー/プロセスモジュール(寸法情報)データベース3224に格納する。
【0020】
配線形状三次元化機能部3206は、分析対象とする回路機能ブロックの配線形状(指定プロセスに対するマスクデータの一部)を二次元配線形状データベース3223から取得するとともに、指定プロセスの寸法及びその変動量情報をプロセスフロー/プロセスモジュール(寸法情報)データベース3224から取得し、二次元配線形状及び高さ方向の寸法情報に基づき配線または配線層間膜の三次元形状情報を生成する。そして、その三次元形状情報を三次元配線形状データベース3225に格納する。なお、三次元化情報は、寸法変動量に基づき複数生成される。
【0021】
LSI表面形状分析・評価機能部3207は、三次元配線形状データベース3225の三次元形状情報及びプロセスフロー/プロセスモジュール(寸法情報)データベース222のプロセスフロー情報に基づき形状特徴量(膜厚、段差、段差の粗密、段差が占める面積・体積等)を算出し、その形状特徴量の変動を評価する。または、シミュレーション条件(プロセス前形状)をプロセスシミュレータ203に渡し、プロセスシミュレータ203のシミュレーション結果に基づき形状特徴量の変動を評価する。
【0022】
プロセスパラメータ算出機能部3208は、LSI表面形状分析・評価機能部3207が算出した形状特徴量またはプロセスシミュレータ203のシミュレーション結果に基づき、製造パラメータを決定するためのパラメータ(例えば、配線の段差の影響を受けるCMP及びエッチのレート等)を算出する。なお、このとき算出されたプロセスパラメータは、プロセス制御モデル3122の設定のために、プロセス制御モデル設定システム204に渡される。
【0023】
つぎに、図1により、このようなシステムにおいて実行されるLSIチップ上形状分析処理について説明する。
【0024】
まず、回路機能ブロックツリー構造取得機能部3201は、配線設計データベース221の配線設計データを読み出し、その配線設計データに基づき、LSIチップの回路機能ブロック及びセルの階層構造を表す回路機能ブロック階層構造情報を生成する。そして、その回路機能ブロック階層構造情報を回路機能ブロックツリーデータベース3221に格納する(S101)。ここで、回路機能ブロック階層構造情報の生成は、具体的には、以下のように行われる。
【0025】
配線設計データは、図4に示すように、チップ全域のレイアウト情報をトップ411とする階層的なデータ構造を有している。具体的には、第1階層410のデータとして、チップ全領域内のレイアウト情報が含まれ、第2階層420のデータとして、チップ全領域を構成する各回路機能ブロック421〜424内のレイアウト情報が含まれるというように、最終的に、最小単位である素子要素を表すセル内のパターン情報になるまで展開された階層化構造を有している。但し、回路機能ブロック内には、セルと回路機能ブロックとが混在することもある。
【0026】
配線設計データ全体の配線データ量(配線数)が膨大であるため、すべての配線形状を一度に三次元化することは困難である。そこで、ここでは、分析対象となる回路機能ブロックの選定を行う。例えば、回路機能ブロック内の配線数が所定数以下の範囲で、最大階層となる回路機能ブロックを検索することによって、分析対象となる回路機能ブロックを選定する。または、所定の面積の領域(1mm区画以内等)内に収まる回路機能ブロックを検索するようにしてもよい。
【0027】
そして、回路機能ブロック別配線形状取得機能部3202は、分析対象として選定した回路機能ブロック内の配線形状情報を取得する。ここで、分析対象として選定した回路機能ブロックにさらに回路機能ブロックが含まれているときには、分析対象として選定した回路機能ブロックから派生する各枝の最下位階層のセル(図4参照)から配線形状情報を取得する。なお、プロセスとレイヤーとの対応付けにより配線形状を抽出するため、配線形状は、レイヤー別に取得される必要がある。
【0028】
つぎに、レイヤー−プロセス(プロセスモジュール)対応付け機能部3203は、LSI表面の配線形状または配線層間膜の形状と関連する配線設計データのレイヤーに、その配線または配線層間膜を形成するプロセスまたはプロセスモジュールを割り当てて、その割り当て結果を表するレイヤー−プロセス対応付け情報を、レイヤー−プロセス対応付け情報データベース3222に格納する。または、LSI表面の配線形状または配線層間膜の形状と関連する配線設計データのレイヤーに、その形状の影響を受けるプロセスまたはプロセスモジュールを割り当てて、その割り当て結果を表するレイヤー−プロセス対応付け情報を、レイヤー−プロセス対応付け情報データベース3222に格納する(S102)。具体的には、以下の通りである。
【0029】
図5(b)に示す配線511〜512は、図5(a)に示す各レイヤーのホトマスクを用いてつぎの手順で形成される。
【0030】
M1配線511の下地となる膜上にAlをスパッタし、これにより形成されたAL膜上に、M1マスク501を用いたホトリソグラフィーによりレジストパターンを形成する。さらに、メタルエッチ処理を行うことによってM1配線511が形成される。
【0031】
M1配線の形成後、酸化膜CVDにより配線層間膜を堆積させ、その配線層間膜をCMP(化学的機械的研磨)により平坦化する。そして、その配線層間膜上に、V1マスク502を用いたホトリソグラフィーによりレジストパターンを形成し、酸化膜エッチ処理を行うことによりビアホールを形成する。さらに、Alスパッタによってビアホール内にAlを埋め込み、そのAlをエッチバックすることによってV1プラグ512が形成される。
【0032】
V1プラグの形成後、Alをスパッタし、これにより形成されたAL膜上に、M2マスク503を用いたホトリソグラフィーによってレジストパターンを形成する。さらに、メタルエッチ処理を行うことによって、M2配線513が形成される。
【0033】
以上より、M1マスク501のレイヤーは、Alスパッタ、ホトリソグラフィー及びメタルエッチと関係し、V1マスク502のレイヤーは、酸化膜CVD、CMP、ホトリソグラフィー、酸化膜エッチ、Alスパッタ及びAlエッチバックと関係し、M2マスク503のレイヤーは、Alスパッタ、ホトリソグラフィー及びメタルエッチと関係することが分かる。この関係にしたがって、プロセスフロー上のプロセスに各レイヤーを対応付ける。図5(b)のホトマスクと図5(a)の配線511〜512との関係を例に挙げると、図6に示すように、Alスパッタ621、レジスト塗布622、メタルエッチ623及びレジスト除去624がM1マスク501のレイヤーに対応付けられ、酸化膜CVD、CMP、ホトリソグラフィー、酸化膜エッチ、Alスパッタ及びAlエッチバックにV1マスク502のレイヤーが対応付けられ、Alスパッタ、ホトリソグラフィー及びメタルエッチにM2マスク503のレイヤーが対応付けられる。
【0034】
なお、レイヤーをプロセスモジュールに対応付ける場合には、Alスパッタからメタルエッチまでのプロセスを配線層形成モジュール、酸化膜CVDからCMPまでを配線層間膜形成モジュール、ホトリソグラフィーから酸化膜エッチまでをビアホール形成モジュール、AlスパッタからAlエッチバックまでをプラグ形成モジュールと定めて、以下のように対応付ける。具体的には、M1配線層形成モジュールをM1マスクのレイヤーに対応付け、V1配線層間膜形成モジュール、V1ビアホール形成モジュール及びV1プラグ形成モジュールをV1マスクのレイヤーに対応付け、M2配線層形成モジュールをM2マスクのレイヤーに対応付ければよい。
【0035】
つぎに、寸法変動量設定機能部3205は、分析対象となる配線形状または配線層間膜形状のプロセスによる変動量の設定をエンジニアから受け付ける(S103)。具体的には、以下の通りである。
【0036】
配線形状または配線層間膜の形状は、プロセスによって変動する。このことを、図5(a)のホトマスクを用いて上述の手順で形成された配線形状を例に挙げて説明する。図7(a)に、図5(a)のホトマスクを用いて配線設計データおよびプロセスの寸法仕様(プロセスの目標寸法)通りに形成された場合の配線形状511〜513を示す。M2配線513の形成プロセスにおいて過剰なメタルエッチが行われると、図7(b)に示すように、M2配線513の寸法724が変動する。また、V1層間膜(プラグ)512の形成プロセスにおいて過剰な研磨が行われると、配線層間膜の膜厚が薄くなるため、図7(c)に示すようにプラグ形状532の寸法734が変動する。
【0037】
そこで、配線設計データおよびプロセスの寸法仕様にプロセスの変動を反映させるため、プロセスにおける変動量の入力を受け付ける。例えば、M2配線513の形状が変動して、図7(b)に示した形状のM2配線513’になる場合には、図8(a)に示すように、配線の幅811及び長さ812の変動量821,822(または稜線(配線の境界線)周りのオフセット形状813のオフセット量823)、レイアウトサイズ814,815の変動量824を指定する。また、配線層間膜512の膜厚が変動して、図7(c)に示す膜厚の配線層間膜512’になる場合には、図8(b)に示すように、プロセス仕様で決まる寸法(厚さ、高さ)831の変動量841を指定する。なお、変動量は、例えば、変動量自体の数値(+50nm)、元の寸法に対する変動量の割合(±10%)等と指定すればよい。
【0038】
その後、配線形状三次元化機能部3206は、分析対象とする回路機能ブロックの二次元配線形状及びプロセスの寸法仕様に対して変動量を反映させる。二次元配線形状に対する変動量の反映は、S103において説明した方法によって、二次元配線形状を変形すればよく、プロセス仕様寸法に対する変動量の反映は、三次元化する際に寸法仕様値に変動量を加えればよい。そして、変動量反映後の二次元配線形状、プロセスの寸法仕様及びレイヤー−プロセス対応付け情報に基づき、配線または配線層間膜形状を三次元化する(S104)。具体的には、二次元配線形状または二次元配線形状を含む全領域をカバーする平面形状を、プロセス仕様で決まる寸法で高さ方向にオフセットすることによって、配線または配線層間膜の三次元形状を得る。例えば、Alスパッタ911により形成されるAl膜の三次元形状は、図9(a)に示すように、酸化膜の上面を含む平面に対して、酸化膜の上面を、Al膜の厚さ912に相当する寸法分だけオフセットさせることによって得られる。また、Alスパッタ〜メタルエッチ921により形成される配線の三次元形状は、図9(b)に示すように、二次元配線形状を、Alの膜厚922に相当する寸法分だけオフセットすることによって得られる。酸化膜CVD931により形成される酸化膜の三次元形状は、図9(c)に示すように、二次元配線形状を、Alの膜厚933に相当する寸法分および酸化膜の膜厚932に相当する寸法分だけオフセットし、さらに、二次元配線形状のネガ領域を、酸化膜の膜厚932に相当する寸法分オフセットすることによって得られる。酸化膜研磨941で研磨された後の酸化膜の三次元形状は、図9(d)に示すように、配線形状の下地膜(酸化膜)の上面を含む平面領域を、研磨後の酸化膜の膜厚942に相当する寸法分だけオフセットすることによって得られる。
【0039】
そして、LSI表面形状分析・評価機能部3207は、配線または配線層間膜の三次元形状を、指定した回路機能ブロックの変動量ごとに出力する。これに基づき、エンジニアは、変動量に対する三次元形状の変動を比較評価することができる(S105)。なお、複数の回路機能ブロックの間で比較評価を行うようにしてもよい。
【0040】
ここで行う評価の評価項目は、膜厚、段差、段差(膜厚)の分布、段差部分の面積、体積等である。段差部分の面積及び段差部分の体積の比較評価は、例えば、CMPにおける段差部分の研磨量の変動、メタルエッチにおける配線段差の変動量等を評価するために行う。また、膜厚、段差及び段差分布の比較評価は、例えば、1つの配線を形成するために複数のプロセスを経る場合に、各プロセスにおける変動が、配線形状に与える影響を評価するために行う。なお、複数の回路機能ブロック間で膜厚等について行う評価は、ある回路機能ブロックには、レジストマスクがかぶさり、実際には処理されない部分がある場合等に、配線形状及び層間膜形状の差異を評価するために行う。
【0041】
図10、図11及び図12により、以上説明したLSIチップ上形状分析処理を、具体例を挙げてさらに説明する。
【0042】
図10に、配線設計データのデータ構造を示す。
【0043】
配線設計データは、LSIチップごとに管理されている。このため、配線設計データには、配線形状情報設計名1012が設定されている。また、配線設計データには、セルまたは回路機能ブロックごとに配線形状情報が定義されている。各セルまたは各回路機能ブロックの配線形状情報には、レイヤーに対応付けられた形状の定義情報、内部に含まれるセルまたは回路機能ブロックへの参照情報が含まれる。
【0044】
形状定義情報には、形状を定義する情報として、形状の境界を表す輪郭(点列)データが含まれている。図10においては、回路機能ブロック名「FF003」1021に対応する形状定義情報に、レイヤー1の境界1023,1025、レイヤー3の境界1024、回路機能ブロックCMOS01「1026」等が含まれている。
【0045】
この回路機能ブロック「FF003」の内部に含まれる形状と、回路機能ブロックCMOS01への参照情報とが表すツリー構造を図11(a)に示す。回路機能ブロック「FF003」1101の1つ下位の階層には、ツリー構造の末端となる境界形状1102,1103,1104、回路機能ブロック「CMOS01」1105が含まれる。回路機能ブロック「CMOS01」1105の1つ下位の階層には、境界形状1106,1107が含まれる。このようなツリー構造に基づき、形状の位置、姿勢の変換を行うことで、すべて回路機能ブロックに含まれる配線形状を取得することができる。このようなツリー構造に基づき取得された配線形状の例を図11(b)に示す。レイヤー1とレイヤー2とは別の配線層の配線形状を表している。FF003領域にはCMOS01領域が含まれる。そして、CMOS01配線1131とFF003配線1132とが接続されている。
【0046】
これにより、マスクデータとなる配線形状が生成される。さらに、三次元として扱うため、プロセスフローに含まれる寸法情報により立体化を行う。以下、三次元化の具体例について説明する。図12(a)のプロセスフローによれば、ALスパッタ1201、ホト1202、メタルエッチ1203、CVD1204、CMP1205の順番で、配線層および配線層間膜が形成される。各プロセスの寸法情報には、所定寸法1211,1215,1216、および、装置またはプロセス現象が補償しなければならない精度1212,1213,1214のいずれか一方が含まれる。この寸法情報に基づき、上述の三次元化方法(図9参照)によって三次元化する。プロセスフローに含まれる各寸法情報1211, 1212, 1213, 1214,1215,1216によれば、AL膜厚1231、ホトプロセスで定まる配線位置±誤差1232、ホトプロセス及びメタルエッチプロセスで決まる配線寸法±誤差1233,1234で、配線1221の各寸法を設定することができる。また、CMP後酸化膜厚(配線層間膜)1235は、CMP1205工程で定義される酸化膜厚1216によって設定することができる。
【0047】
このように三次元化することによって、プロセス処理後のLSI(回路機能ブロック)の三次元配線形状または配線層間膜形状を得ることができるが、この、変動量を含んだ三次元形状をプロセス前状態として、プロセスシミュレータでシミュレーションを実施することによって、プロセス処理後の形状を生成することができる。市販のプロセスシミュレータは、二次元配線形状に対して厚さ情報(膜厚等)を設定し、プロセス条件を与えることによって、シミュレーションを実施するが、三次元形状から二次元配線形状及び膜厚データを座標毎に取得することができる。このため、回路機能ブロック単位でシミュレーションを効率的に実施することができる。
【0048】
そして、プロセスパラメータ算出機能3208が、S105において算出された形状特徴量(面積及び体積等)、または、プロセスシミュレータ3102のシミュレーション結果(プロセス処理後の形状)に基づき、製造パラメータの決定に用いるプロセスパラメータを算出すると、プロセス制御モデル設定システム204が、そのプロセスパラメータをプロセス制御モデル3122に設定し、プロセス条件算出システム205が、プロセス制御モデル3122を用いて製造パラメータを算出する。以下、CMPを分析対象とした場合のプロセスパラメータ決定方法の具体例について説明する。
【0049】
CMPの研磨対象は、酸化膜表面上に、Alスパッタ、メタルエッチ及び酸化膜CVDが施されたLSI表面である。そして、上述の三次元化方法により、このLSI表面の三次元化形状情報が得られている。この三次元形状情報から、図13(a)に示すような、研磨前の高さ分布1301、研磨前の粗密分布(段差部分の分布)1302、研磨前の断面形状1303が得られる。CMPの目的は、研磨前の膜厚(初期の凹凸表面状態)1304が目標膜厚(研磨後膜厚)1305になるまで研磨することによってLSIチップ内を平坦化することである。実際の製造現場においては、研磨後膜厚が管理値として工程が管理されているため、研磨後膜厚の変動分析が必要となる。
【0050】
シミュレーションを実施する場合には、研磨圧力1311、パッド硬さ1312、そのような条件及びスラリーの組成等の化学的作用によって定まる、基準となる研磨レート1313を、シミュレーション条件としてプロセスシミュレータ203に設定する。そして、所定の研磨時間が経過するまで、または、所定の研磨後膜厚が得られるまで、研磨前のLSI表面形状に対してシミュレーションを実施する。これにより、シミュレーション結果として、研磨後の高さ分布1321、研磨後の粗密分布1322、研磨後の断面形状1323が得られる。
【0051】
図13(a)に示す研磨前後の膜厚1304,1324から、次式(1)により、図13(b)に示すような、LSI表面上の各位置における研磨レート1332が得られる。
【0052】
研磨レート=(研磨前膜厚−研磨後膜厚)÷研磨時間 …(1)
これにより、各回路機能ブロックの配線形状に起因して配線層間膜表面に形成される凹凸の影響を受ける、LSIチップの研磨レートを決定することができる。そして、このとき決定された研磨レートから、LSIの各品種のロットの着工時における研磨時間(製造パラメータ)を、次式(2)により求めることができる。
【0053】
研磨時間=(研磨前膜厚−研磨後膜厚目標値)÷研磨レート…(2)
つぎに、図14により、図1のシステムを利用した、Run−to−Runの着工方式、すなわち加工物の製造方法について説明する。なお、ここでは、レイヤー−プロセス対応付け情報データベース3222及びプロセスフロー/プロセスモジュール(寸法情報)データベース3224には、それぞれ、レイヤー−プロセス対応付け情報及びプロセスフロー仕様情報が既に格納されていることとする。
【0054】
LSI表面形状分析システム202は、プロセスの対象となるプロセス処理前形状と関連するレイヤーの指定を受け付ける(S1401)。
【0055】
分析対象とするLSIの配線設計データを配線設計データベース211から読み出し、その配線設計データから、LSIチップ内の変動チップのブロック及びセルの階層構造を表す回路機能ブロック階層構造情報を生成する。指定レイヤーにおける素子・配線の二次元レイアウト情報及び二次元配線形状情報を、チップ全域または回路機能ブロック別に取得する(S1402)。なお、配線形状の取得には、上述の方法を利用すればよい。
【0056】
その後、LSI表面形状分析システム202は、対象とするプロセスの前のプロセスで形成される配線または配線層間膜の形状の寸法に基づき、2次元の配線形状の幅、長さ、稜線周りのオフセット、プロセスで決まる厚さ及び段差深さを設定する(S1403)。このときの設定は、上述の変動量設定方法にしたがって行われればよい。但し、ここでは、変動量を複数回設定することによって変動分析を行うことを目的とする訳ではなく、プロセス条件を得るための寸法値を設定することを目的としている。また、寸法設定の元の値(デフォルト)は、プロセス/プロセスモジュール(寸法情報)3224の参照により定めればよい。
【0057】
その後、プロセスシミュレータが、チップ全域または各回路機能ブロックについて生成した三次元形状をシミュレーション条件としてシミュレーションを実行し、LSI表面形状分析システム202が、そのシミュレーション結果に基づき研磨レートを算出する(S1405)。なお、研磨レートの決定は、上述のプロセスパラメータ算出方法等にしたがって行われればよい。
【0058】
そして、LSI表面形状分析システム202は、研磨レートを用いて、製造パラメータを算出するための初期条件またはプロセス制御モデル223を決定する(S1406)。例えば、図13に示した研磨レート(シミュレータのシミュレーション結果から求めた研磨レート)1331のLSIチップ内平均を初期条件とする場合には、LSIのロット着工の研磨時間を、以下のプロセス制御モデルとして定義することができる。
【0059】
研磨レート[0]=シミュレーション結果の研磨レート …(3)
研磨時間[i]=(研磨前膜厚[i]−研磨後膜厚目標値)÷研磨レート[i−1] …(4)
研磨レート[i]=(研磨前膜厚[i]−研磨後膜厚[i])÷研磨時間[i] …(5)
または
研磨レート[I]=研磨レート[I−1]
−(研磨後膜厚[I]−研磨後膜厚目標値)÷研磨時間[I] …(6)
なお、添え字「0」は初期条件であることを表し、添え字「1」は、第1(始め)に着工するロットを意味する。研磨前膜厚は、研磨前に計測可能であるため、研磨時間を求める際のパラメータとしている。
【0060】
プロセス条件算出システム205は、S1406で定めた初期条件またはプロセス制御モデルに基づき、プロセス前の形状の計測値、目標形状の寸法、及び、装置の状態値により製造パラメータを決定する。エンジニアによる内容確認の後、設備群制御システム212は、このとき得られた製造パラメータを用いて着工する(S1407)。このときの着工方法は、以下の通りである。
【0061】
S1406までにプロセス初期条件1512及びプロセス制御モデル221が決定され、プロセス条件算出システム205に初期条件1512及びプロセス制御モデル221が読み込まれる。第1(始め)の製品ロット1521の着工時には、まず、研磨前膜厚[1]を計測し、数式(4)においてi=1として研磨時間[1]を算出する。そして、この研磨時間[1]を用いて研磨装置1503で着工する。なお、シミュレーションの条件とした、基準となる研磨レートは、装置の状態値に応じて異なるため、基準となる研磨レートを複数の水準で用意し、それぞれに初期条件を用意しておけば、装置の状態値に応じて適切な初期条件を得ることができる。
【0062】
そして、第2ロット1522以降の製品は、以下のように連続着工される。すなわち、着工後の形状の寸法の計測値と目標形状の寸法との差分に基づき、LSIのプロセス条件またはプロセス制御モデルを更新し、次回の着工ロットの製造パラメータを新たに決定する。そして、新たな製造パラメータを用いて着工を繰り返す(S1408)。具体的には、図15において、まず、第1ロット1521の着工後に研磨後膜厚[1]を計測し、数式(5)または数式(6)を用いてLSIの研磨レート[1]を算出する。なお、数式(6)は、研磨後膜厚の目標値からの差分に応じてプロセス条件を更新するための数式の一例である。そして、第2ロット1521の着工時に、第2ロット1521の研磨前膜厚[2]を計測し、数式(4)によりLSIの研磨時間[2]を算出する。そして、その研磨時間を用いて、第2ロット1521に着工する。以降のロットについても、同様な処理により研磨時間が決定され、その研磨時間にしたがって着工がなされる。
【0063】
なお、ロットの着工(製造、検査)が行われた場合、データベースデータ集計システム213は、以降のロットの着工に用いられる製造パラメータの補正を行うため、処理内容を、処理実績データ、検査結果データ及び機器管理データとしてデータベース231,232,234に蓄積する。
【0064】
以上述べた処理によれば、配線設計データはデータ量が膨大であるが、配線設計データ及びプロセスの仕様として決まる寸法情報をプロセスフローの各プロセスに関連付けて三次元化する際に、回路機能ブロック別に素子・配線形状を取得するため、部分的な回路設計段階において、分析が必要となる形状の製造性を短時間で評価することができる。例えば、LSIチップの配線設計では、セルを組み合わせて回路機能ブロックがボトムアップに構成されるが、本実施の形態に係る処理によれば、設計部門では、個々の回路機能ブロックを設計する段階で製造性を確認することができる。
【0065】
また、プロセスフロー上の各プロセスにより決定される配線及び膜の寸法の変動をプロセスモジュール内で取り纏めることによって、プロセスモジュールにおける立体形状の変動を簡便に指定することができ、また、複数のプロセスにより構成される加工結果の変動を一括して評価することができる。
【0066】
また、配線設計データを利用して製造パラメータを求めることができるため、配線形状の異なる各種LSIチップの条件出し実験を不要にすることができる。
【0067】
ところで、設計部門で扱われる配線設計データはサイズが膨大であるため、全製品の着工に際して、製造部門の端末が、設計部門のコンピュータから配線設計データを取得し、それを処理することは、計算機リソース等が限られる製造部門側にとって妥当とは言えないことがある。また、設計部門と製造部門とが、ファブレス、ファウンダリ等、互いに独立した会社である場合には、設計部門側としては、設計資産である設計データの外部流出は避けたいこともある。
【0068】
そこで、製造部門の端末が設計部門のコンピュータシステムに上述のプロセスシミュレーションの実行を依頼し、その実行結果(着工に必要なプロセス条件)が設計部門のホストコンピュータから製造部門の端末に返されるようにしてもよい。以下、このような処理の形態について説明する。
【0069】
図16に、製造部門の端末から設計部門のコンピュータシステムに上述のプロセスシミュレーションの実行を依頼する処理形態に適したネットワークシステムの構成を示す。
【0070】
設計部門1601には、前述の配線CADシステム201、LSI表面形状分析システム202’、前述のプロセスシミュレータ203が設置されている。これらのシステムは、ネットワークで相互に接続されている。
【0071】
一方、製造部門1602には、前述のプロセス制御モデル設定システム204、前述のプロセス条件算出システム205、前述のデータ集計システム(ここでは、SPC(Statistical Process Control)等のオンライン着工分析システム)213、プロセスフロー及び各プロセスの寸法仕様を管理するプロセス仕様管理システム1625が設置されている。これらのシステムは、ネットワークで相互に接続されている。さらに、製造部門1602には、製品を製造するための製造設備(不図示)、製品を検査する検査設備(不図示)、製造設備及び検査設備を制御するコントローラ(不図示)、前述の設備群制御システム212も設置されている。
【0072】
そして、製造部門1602側のネットワークと設計部門1602側のネットワークとは、それぞれ、インターネット等のネットワーク1603を介して相互に接続されている。このようなネットワークシステムにおいて、設計部門1601の各システム1611〜1613および製造部門1602の各システム1621〜1625は、それぞれ、以下の機能を有する。
【0073】
配線CADシステム201及びLSI表面形状分析システム202’は、配線形状情報1631、レイヤー情報1632及び回路機能ブロック情報1633を製造部門1602に提供する。
【0074】
プロセスシミュレータ203は、プロセス条件に関するシミュレーション条件1634及びシミュレーション結果1635を製造部門1602に提供する。ただし、プロセス条件に関するシミュレーション条件自体は、製造部門1602からの指示により定まる。
【0075】
プロセス制御モデル設定システム204、プロセス条件算出システム205、着工分析システム213は、プロセス条件管理情報1641、装置処理実績情報1642、検査結果情報1643及びメンテナンス情報1644を設計部門1601に提供する。
【0076】
プロセス仕様管理システム1625は、図3の回路機能ブロックツリー構造取得機能部3201及びレイヤー−プロセス(プロセスモジュール)対応付け機能部3203と同様な処理を行い、その結果得られるプロセス−レイヤー対応付け情報1645及びプロセス−回路機能ブロック対応付け情報1646を設計部門1601との間で交換する。
【0077】
設計部門1601の各システム1611〜1613および製造部門1602の各システム1621〜1625が、このような機能を有することによって、設計部門と製造部門との間で膨大な配線設計データが交換されることがなくなる。例えば、配線に関するデータは、回路機能ブロック名、レイヤー構成、特定のセル及び回路機能ブロックの形で交換され、製造部門1603で蓄積された膨大な着工実績データは、取り纏めた集計結果が交換される。また、製造部門1602で膨大な配線設計データを処理する必要もなくなる。
【0078】
つぎに、図16のシステムを利用して、製造部門がLSIチップ製造に着工する手順について、図17により説明する。なお、各計算機が実行する処理の内容は、上述の処理(図14のS1401〜S1407)と同様である。
【0079】
製造部門の端末(着工端末またはエンジニアの利用端末)で、製造対象のLSIチップ(以下、製造対象)の製造プロセスを構成する各プロセスの処理対象となるレイヤーが配線設計データに対して指定されると(S1701)、設計部門のコンピュータ(ホストコンピュータ)が、製造対象の回路機能ブロック及びセルの階層構造を取得し、この取得情報に基づき、製造部門の端末による指定レイヤーの二次元の配線形状を取得する(S1702)。
【0080】
さらに、製造部門の端末で、プロセスで引き起こされるプロセス寸法を、寸法仕様に基づき確認し、変更が必要な場合、配線形状の寸法の設定を行う(S1703)。
【0081】
ホストコンピュータは、プロセス実施前の形状を三次元化し(S1704)、プロセスシミュレーションを実施する(S1705)。
【0082】
製造部門の端末で、エンジニアは、シミュレーション結果より算出されたレートを確認し、製造パラメータを算出するための初期条件またはプロセス制御モデルを決定する(S1706)。製造部門の端末で、プロセスの初期条件またはプロセス制御モデルに基づき製造パラメータを決定する(S1707)。その後、製造部門においては、この製造パラメータを用いてLSIチップ製造が着工に移される。
【0083】
このような処理によれば、製造部門の端末は、プロセス情報またはプロセス関連付けられる配線設計データのレイヤーを指定することで、デザインルール設計及び配線設計等の処理を行う設計部門の高速なホストコンピュータに計算処理(配線設計データ取得、シミュレーション等)を実行させて、そのシミュレーション結果を取得する。このため、製造部門では、膨大な配線設計データを扱わずに、必要な評価結果データだけを容易に取得可能とすることができる。また、膨大な設計データを送受信する必要がなくなるため、短時間に条件出しができる。さらに、設計部門では設計資産を外部に公開する必要がない。
また、着工対象となるプロセスの加工前形状を生成し、その形状に基づきプロセスシミュレーションを実施し、シミュレーション結果より製造パラメータを求めて製品を着工し、加工結果よりプロセス制御モデルに基づき製造パラメータを補正することで、製造パラメータを決定するための条件出し実験を不要となる。また、連続的な着工での装置に起因する変動をRun−to−Runで補償することによって、安定した連続着工が実現されるため、不良の発生を防止することができる。
【0084】
【発明の効果】
本発明によれば、設計段階において、短時間で、プロセスにおける加工結果を評価することができる。
【図面の簡単な説明】
【図1】本発明の実施形態に係るLSIチップ上形状分析処理のフローチャートである。
【図2】本発明の第1実施形態に係るシステムの概略構成図である。
【図3】図2のLSI表面形状分析システムの概略構成図である。
【図4】配線設計データのデータ構造を説明するための図である。
【図5】配線設計データのレイヤーとプロセスとの対応関係を説明するための図である。
【図6】配線設計データのレイヤーにプロセスフローの各プロセスを割当てる方法を説明するための図である。
【図7】プロセスの変動により配線または配線層間膜の三次元形状に生じる変動を説明するための図である。
【図8】配線設計データおよびプロセス寸法仕様に変動を反映させる方法を説明するための図である。
【図9】配線形状または配線層間膜形状の三次元化方法を説明するための図である。
【図10】配線設計データのデータ構造を概念的に示した図である。
【図11】(a)は、回路機能ブロックの階層構造を表すツリーを示した図であり、(b)は、配線形状を示した図である。
【図12】(a)は、プロセスフロー情報のデータ構造を概念的に示した図であり、(b)は、配線または配線層間の三次元形状に寸法を付した図である。
【図13】CMPを分析対象とした場合のプロセスパラメータ決定方法を説明するための図である。
【図14】本発明の実施形態に係るLSIチップ上形状分析処理及びRun−to−Runの着工処理のフローチャートである。
【図15】Run−to−Runの着工方法の説明するための図である。
【図16】本発明の第2実施形態に係るシステムの構成図
【図17】図16のシステムにおいて実行されるLSIチップ上形状分析処理のフローチャートである。
【符号の説明】
201…配線CADシステム 202…LSI表面形状分析システム、203…プロセスシミュレータ 204…プロセス制御モデル設定システム 205…プロセス条件算出システム 211…着工指示システム 212…設備群制御システム 213…データ集計システム 222…プロセスフロー/プロセスモジュール(寸法情報)データベース 223…プロセス制御モデル 241…製造設備コントローラ 242…検査設備コントローラ 3201…回路機能ブロックツリー構造取得機能部、3202…回路機能ブロック別配線形状取得機能部 3203…レイヤー−プロセス(プロセスモジュール)対応付け機能部 3204…プロセス−プロセスモジュール(寸法情報)設定機能部 3205…寸法変動量設定機能部 3206…配線形状三次元化機能部 3207…LSI表面形状分析・評価機能部 3208…プロセスパラメータ算出機能部 3221…回路機能ブロックツリーデータベース 1625…プロセス仕様管理システム
【発明の属する技術分野】
本発明は、薄膜製品のCADデータ及び薄膜製品のプロセスデータに基づき、製造開始前に薄膜製品の表面形状を推定する技術に関する。
【0002】
【従来の技術】
従来、着工前にプロセスフローを決定することができるシステムとして、特許文献1記載の生産システムが知られている。この生産システムにおいては、プロセスフローの初期条件とマスク情報(設計図(パターン)の長さ等)とレシピ(装置の処理シーケンス情報)とを入力として各種シミュレーション(プロセスシミュレーション、形状シミュレーション、デバイスシミュレーション、回路シミュレーション、レイアウトシミュレーション)を実行し、それら各シミュレーション結果をプロセスフロー生成部にフィードバックすることによって最良のプロセスフロー情報を得ている。さらに、この生産システムにおいては、実際の着工結果に基づきシミュレーションの計算手順及び条件の修正が行われ、プロセスフロー情報の最適化が行われる。
【特許文献1】
特開平6−260380号公報
【0003】
【発明が解決しようとする課題】
ところが、上記従来の半導体生産システムでは、シミュレーション結果によって理想的なレシピが設定されるだけであり、1回1回のプロセスのバラツキまたは着工の繰返しによるプロセス変動の評価がなされない。このため、プロセスの精度を判定することができない。また、着工結果に基づきシミュレーション条件を修正することによってプロセスフロー情報またはレシピを最適化しているが、着工サイクルよりもシミュレーション時間の方が長い場合には、プロセスへのフィードバックが困難である。このため、Run−to−Runの各製品ロットの着工に利用することが困難である。
【0004】
そこで、本発明は、設計段階において、短時間で、プロセスにおける加工結果を評価可能とすることを目的とする。
【0005】
【課題を解決するための手段】
本発明は、
プロセスフローにしたがって製造されるLSIチップの配線設計データに基づき、前記LSIチップに含まれ各回路機能ブロックの形状を分析する情報処理装置であって、
前記配線設計データが表す、前記回路機能ブロックの階層構造にしたがって、前記回路機能ブロック内に含まれる配線または配線層間膜の二次元形状情報を、ホトマスクに対応付けられたレイヤー別に前記配線設計データから取得する配線形状取得手段と、
前記プロセスフローに含まれるプロセスにおける処理対象となる配線または配線層間膜の二次元形状に関連するレイヤーを、前記プロセスに対応付ける対応付け手段と、
前記プロセスにおける、前記配線または前記配線層間膜の寸法変動量の設定を受け付ける変動量設定手段と、
前記配線形状取得手段が取得した二次元形状情報と、前記プロセスについて定められた膜厚または彫り込み量を前記寸法変動量に基づき修正し、当該修正後の情報に基づき、前記配線または前記配線層間膜の三次元形状を表す三次元形状情報を算出する三次元化手段と、
前記三次元形状情報が表す三次元形状の特徴量を、前記寸法変動量に対応付けて出力する手段と、
を有することを特徴とする情報処理装置を提供する。
【0006】
【発明の実施の形態】
以下、添付の図面を参照しながら、本発明に係る実施の形態について説明する。
【0007】
まず、本実施の形態に係るシステムの構成について説明する。なお、ここでは、LSIチップを製造対象製品とする場合を例に挙げる。
【0008】
図2に示すように、本実施の形態に係るシステムには、製品の製造設備及び検査設備を制御する生産システム251、生産システム251で用いられる製造パラメータを決定するユーザを支援する製造パラメータ決定システム205、これらのシステム205,251を相互に接続するネットワーク、が含まれている。
【0009】
生産システム251には、製造ライン上または製造ショップ内の各種製造設備を制御する製造設備コントローラ241、各種検査設備を制御する検査設備コントローラ242、製造パラメータ決定システム205からの製造パラメータに基づき各コントローラ241,242に着工を指示する設備群制御システム212、作業者からの入力に応じて各コントローラ241,242に着工を指示する着工指示システム211、製造設備および検査設備の処理内容を集計するデータ集計システム213、これら各システム211〜213,241,242を相互に接続するネットワーク、が含まれている。データ集計システム213は、データベース(処理実績データベース231、検査結果データベース232、機器管理データベース234)が格納された記憶装置を有している。そして、各設備の処理実績データ、検査結果データ(ウェハの所定部位の計測寸法等)及び機器管理データ(設備及び備品の使用履歴等)を、それぞれの情報に対応するデータベース231〜233に蓄積する。
【0010】
なお、ここでは、設備群制御システム306がネットワークを介して各コントローラ241,242に接続されている場合の構成を示したが、設備群制御システム306がネットワークを介して各コントローラ241,242に接続されていない場合には、作業者が、レシピを参照しながら、各コントローラ241,242に着工を指示する旨の指示を着工指示システム211に与えるようにすればよい。
【0011】
一方、製造パラメータ決定システム205には、設計者が配線設計データ(例えばGDSIIファイル形式で格納されるマスクデータ)の作成に使用する配線CADシステム201、配線CADシステム201で作成された配線設計データが格納される配線設計データベース221、LSIの表面形状を分析評価するLSI表面形状分析システム202、LSI表面形状分析システム202から与えられるシミュレーション条件(プロセス前形状)に基づきプロセス後形状をシミュレートするプロセスシミュレータ203、LSI表面形状分析システム202が指定したプロセスパラメータに基づきプロセス制御モデル223の設定を行うプロセス制御モデル設定システム204、プロセス制御モデル設定システム204に設定されたプロセス制御モデル223に基づき製造パラメータを算出するプロセス条件算出システム205、を有している。なお、プロセスシミュレータ203の出力がプロセス条件である場合には、プロセス条件算出システム205は、プロセスシミュレータ203の出力に基づき製造パラメータを算出する。
【0012】
LSI表面形状分析システム202は、図3にように、各種データが格納される情報記憶部3226、LSIチップの表面形状の分析評価処理を実行する演算処理部3227、を有している。
【0013】
情報記憶部3226には、演算処理部3227が実行する分析評価処理において生成される各種データが格納される5種類のデータベース3221〜3225が格納されている。具体的には、回路機能ブロックツリーデータベース3221、レイヤー−プロセス対応付け情報データベース3222、二次元配線形状データベース3223、プロセスフロー/プロセスモジュール(寸法情報)データベース3224、三次元配線形状データベース3225が格納されている。
【0014】
一方、演算処理部3227には、以下の機能構成部3201〜3208が含まれている。
【0015】
回路機能ブロックツリー構造取得機能部3201は、配線設計データベース221の配線設計データから、回路機能ブロックの階層構造を配線設計データから抽出し、その抽出結果を表す情報(回路機能ブロック階層構造情報)を回路機能ブロックツリーデータベース3221に格納する。
【0016】
レイヤー−プロセス(プロセスモジュール)対応付け機能部3203は、配線設計データのホトマスクに対応する各レイヤーにプロセスまたは連続的な複数プロセス(プロセスモジュール)を割り当て、その割り当て結果を表す情報(レイヤー−プロセス対応付け情報)を、レイヤー−プロセス対応付け情報データベース3222に格納する。
【0017】
回路機能ブロック別配線形状取得機能3202は、回路機能ブロックツリーデータベース3221の回路機能ブロック階層構造情報から、分析対象とする回路機能ブロックを抽出または指定し、分析対象とするプロセスを指定する。そして、レイヤー−プロセス対応付け情報から、対象とする配線層のレイヤーを取得する。さらに、対象とする回路機能ブロック内の指定レイヤーの配線形状を配線設計データから抽出し、その抽出結果(マスクデータの一部である配線形状情報)を二次元配線形状データベース3223に格納する。
【0018】
プロセス/プロセスモジュール寸法設定機能部3204は、プロセス仕様として定義される寸法値(配線厚、膜厚等)を設定し、その設定データをプロセスフロー仕様情報としてプロセスフロー/プロセスモジュール(寸法情報)データベース3224に格納する。
【0019】
寸法変動量設定機能部3205は、プロセスフロー上の各プロセスまたはプロセスモジュールの寸法変動量の設定を受け付け、その寸法変動量情報をプロセスフロー/プロセスモジュール(寸法情報)データベース3224に格納する。
【0020】
配線形状三次元化機能部3206は、分析対象とする回路機能ブロックの配線形状(指定プロセスに対するマスクデータの一部)を二次元配線形状データベース3223から取得するとともに、指定プロセスの寸法及びその変動量情報をプロセスフロー/プロセスモジュール(寸法情報)データベース3224から取得し、二次元配線形状及び高さ方向の寸法情報に基づき配線または配線層間膜の三次元形状情報を生成する。そして、その三次元形状情報を三次元配線形状データベース3225に格納する。なお、三次元化情報は、寸法変動量に基づき複数生成される。
【0021】
LSI表面形状分析・評価機能部3207は、三次元配線形状データベース3225の三次元形状情報及びプロセスフロー/プロセスモジュール(寸法情報)データベース222のプロセスフロー情報に基づき形状特徴量(膜厚、段差、段差の粗密、段差が占める面積・体積等)を算出し、その形状特徴量の変動を評価する。または、シミュレーション条件(プロセス前形状)をプロセスシミュレータ203に渡し、プロセスシミュレータ203のシミュレーション結果に基づき形状特徴量の変動を評価する。
【0022】
プロセスパラメータ算出機能部3208は、LSI表面形状分析・評価機能部3207が算出した形状特徴量またはプロセスシミュレータ203のシミュレーション結果に基づき、製造パラメータを決定するためのパラメータ(例えば、配線の段差の影響を受けるCMP及びエッチのレート等)を算出する。なお、このとき算出されたプロセスパラメータは、プロセス制御モデル3122の設定のために、プロセス制御モデル設定システム204に渡される。
【0023】
つぎに、図1により、このようなシステムにおいて実行されるLSIチップ上形状分析処理について説明する。
【0024】
まず、回路機能ブロックツリー構造取得機能部3201は、配線設計データベース221の配線設計データを読み出し、その配線設計データに基づき、LSIチップの回路機能ブロック及びセルの階層構造を表す回路機能ブロック階層構造情報を生成する。そして、その回路機能ブロック階層構造情報を回路機能ブロックツリーデータベース3221に格納する(S101)。ここで、回路機能ブロック階層構造情報の生成は、具体的には、以下のように行われる。
【0025】
配線設計データは、図4に示すように、チップ全域のレイアウト情報をトップ411とする階層的なデータ構造を有している。具体的には、第1階層410のデータとして、チップ全領域内のレイアウト情報が含まれ、第2階層420のデータとして、チップ全領域を構成する各回路機能ブロック421〜424内のレイアウト情報が含まれるというように、最終的に、最小単位である素子要素を表すセル内のパターン情報になるまで展開された階層化構造を有している。但し、回路機能ブロック内には、セルと回路機能ブロックとが混在することもある。
【0026】
配線設計データ全体の配線データ量(配線数)が膨大であるため、すべての配線形状を一度に三次元化することは困難である。そこで、ここでは、分析対象となる回路機能ブロックの選定を行う。例えば、回路機能ブロック内の配線数が所定数以下の範囲で、最大階層となる回路機能ブロックを検索することによって、分析対象となる回路機能ブロックを選定する。または、所定の面積の領域(1mm区画以内等)内に収まる回路機能ブロックを検索するようにしてもよい。
【0027】
そして、回路機能ブロック別配線形状取得機能部3202は、分析対象として選定した回路機能ブロック内の配線形状情報を取得する。ここで、分析対象として選定した回路機能ブロックにさらに回路機能ブロックが含まれているときには、分析対象として選定した回路機能ブロックから派生する各枝の最下位階層のセル(図4参照)から配線形状情報を取得する。なお、プロセスとレイヤーとの対応付けにより配線形状を抽出するため、配線形状は、レイヤー別に取得される必要がある。
【0028】
つぎに、レイヤー−プロセス(プロセスモジュール)対応付け機能部3203は、LSI表面の配線形状または配線層間膜の形状と関連する配線設計データのレイヤーに、その配線または配線層間膜を形成するプロセスまたはプロセスモジュールを割り当てて、その割り当て結果を表するレイヤー−プロセス対応付け情報を、レイヤー−プロセス対応付け情報データベース3222に格納する。または、LSI表面の配線形状または配線層間膜の形状と関連する配線設計データのレイヤーに、その形状の影響を受けるプロセスまたはプロセスモジュールを割り当てて、その割り当て結果を表するレイヤー−プロセス対応付け情報を、レイヤー−プロセス対応付け情報データベース3222に格納する(S102)。具体的には、以下の通りである。
【0029】
図5(b)に示す配線511〜512は、図5(a)に示す各レイヤーのホトマスクを用いてつぎの手順で形成される。
【0030】
M1配線511の下地となる膜上にAlをスパッタし、これにより形成されたAL膜上に、M1マスク501を用いたホトリソグラフィーによりレジストパターンを形成する。さらに、メタルエッチ処理を行うことによってM1配線511が形成される。
【0031】
M1配線の形成後、酸化膜CVDにより配線層間膜を堆積させ、その配線層間膜をCMP(化学的機械的研磨)により平坦化する。そして、その配線層間膜上に、V1マスク502を用いたホトリソグラフィーによりレジストパターンを形成し、酸化膜エッチ処理を行うことによりビアホールを形成する。さらに、Alスパッタによってビアホール内にAlを埋め込み、そのAlをエッチバックすることによってV1プラグ512が形成される。
【0032】
V1プラグの形成後、Alをスパッタし、これにより形成されたAL膜上に、M2マスク503を用いたホトリソグラフィーによってレジストパターンを形成する。さらに、メタルエッチ処理を行うことによって、M2配線513が形成される。
【0033】
以上より、M1マスク501のレイヤーは、Alスパッタ、ホトリソグラフィー及びメタルエッチと関係し、V1マスク502のレイヤーは、酸化膜CVD、CMP、ホトリソグラフィー、酸化膜エッチ、Alスパッタ及びAlエッチバックと関係し、M2マスク503のレイヤーは、Alスパッタ、ホトリソグラフィー及びメタルエッチと関係することが分かる。この関係にしたがって、プロセスフロー上のプロセスに各レイヤーを対応付ける。図5(b)のホトマスクと図5(a)の配線511〜512との関係を例に挙げると、図6に示すように、Alスパッタ621、レジスト塗布622、メタルエッチ623及びレジスト除去624がM1マスク501のレイヤーに対応付けられ、酸化膜CVD、CMP、ホトリソグラフィー、酸化膜エッチ、Alスパッタ及びAlエッチバックにV1マスク502のレイヤーが対応付けられ、Alスパッタ、ホトリソグラフィー及びメタルエッチにM2マスク503のレイヤーが対応付けられる。
【0034】
なお、レイヤーをプロセスモジュールに対応付ける場合には、Alスパッタからメタルエッチまでのプロセスを配線層形成モジュール、酸化膜CVDからCMPまでを配線層間膜形成モジュール、ホトリソグラフィーから酸化膜エッチまでをビアホール形成モジュール、AlスパッタからAlエッチバックまでをプラグ形成モジュールと定めて、以下のように対応付ける。具体的には、M1配線層形成モジュールをM1マスクのレイヤーに対応付け、V1配線層間膜形成モジュール、V1ビアホール形成モジュール及びV1プラグ形成モジュールをV1マスクのレイヤーに対応付け、M2配線層形成モジュールをM2マスクのレイヤーに対応付ければよい。
【0035】
つぎに、寸法変動量設定機能部3205は、分析対象となる配線形状または配線層間膜形状のプロセスによる変動量の設定をエンジニアから受け付ける(S103)。具体的には、以下の通りである。
【0036】
配線形状または配線層間膜の形状は、プロセスによって変動する。このことを、図5(a)のホトマスクを用いて上述の手順で形成された配線形状を例に挙げて説明する。図7(a)に、図5(a)のホトマスクを用いて配線設計データおよびプロセスの寸法仕様(プロセスの目標寸法)通りに形成された場合の配線形状511〜513を示す。M2配線513の形成プロセスにおいて過剰なメタルエッチが行われると、図7(b)に示すように、M2配線513の寸法724が変動する。また、V1層間膜(プラグ)512の形成プロセスにおいて過剰な研磨が行われると、配線層間膜の膜厚が薄くなるため、図7(c)に示すようにプラグ形状532の寸法734が変動する。
【0037】
そこで、配線設計データおよびプロセスの寸法仕様にプロセスの変動を反映させるため、プロセスにおける変動量の入力を受け付ける。例えば、M2配線513の形状が変動して、図7(b)に示した形状のM2配線513’になる場合には、図8(a)に示すように、配線の幅811及び長さ812の変動量821,822(または稜線(配線の境界線)周りのオフセット形状813のオフセット量823)、レイアウトサイズ814,815の変動量824を指定する。また、配線層間膜512の膜厚が変動して、図7(c)に示す膜厚の配線層間膜512’になる場合には、図8(b)に示すように、プロセス仕様で決まる寸法(厚さ、高さ)831の変動量841を指定する。なお、変動量は、例えば、変動量自体の数値(+50nm)、元の寸法に対する変動量の割合(±10%)等と指定すればよい。
【0038】
その後、配線形状三次元化機能部3206は、分析対象とする回路機能ブロックの二次元配線形状及びプロセスの寸法仕様に対して変動量を反映させる。二次元配線形状に対する変動量の反映は、S103において説明した方法によって、二次元配線形状を変形すればよく、プロセス仕様寸法に対する変動量の反映は、三次元化する際に寸法仕様値に変動量を加えればよい。そして、変動量反映後の二次元配線形状、プロセスの寸法仕様及びレイヤー−プロセス対応付け情報に基づき、配線または配線層間膜形状を三次元化する(S104)。具体的には、二次元配線形状または二次元配線形状を含む全領域をカバーする平面形状を、プロセス仕様で決まる寸法で高さ方向にオフセットすることによって、配線または配線層間膜の三次元形状を得る。例えば、Alスパッタ911により形成されるAl膜の三次元形状は、図9(a)に示すように、酸化膜の上面を含む平面に対して、酸化膜の上面を、Al膜の厚さ912に相当する寸法分だけオフセットさせることによって得られる。また、Alスパッタ〜メタルエッチ921により形成される配線の三次元形状は、図9(b)に示すように、二次元配線形状を、Alの膜厚922に相当する寸法分だけオフセットすることによって得られる。酸化膜CVD931により形成される酸化膜の三次元形状は、図9(c)に示すように、二次元配線形状を、Alの膜厚933に相当する寸法分および酸化膜の膜厚932に相当する寸法分だけオフセットし、さらに、二次元配線形状のネガ領域を、酸化膜の膜厚932に相当する寸法分オフセットすることによって得られる。酸化膜研磨941で研磨された後の酸化膜の三次元形状は、図9(d)に示すように、配線形状の下地膜(酸化膜)の上面を含む平面領域を、研磨後の酸化膜の膜厚942に相当する寸法分だけオフセットすることによって得られる。
【0039】
そして、LSI表面形状分析・評価機能部3207は、配線または配線層間膜の三次元形状を、指定した回路機能ブロックの変動量ごとに出力する。これに基づき、エンジニアは、変動量に対する三次元形状の変動を比較評価することができる(S105)。なお、複数の回路機能ブロックの間で比較評価を行うようにしてもよい。
【0040】
ここで行う評価の評価項目は、膜厚、段差、段差(膜厚)の分布、段差部分の面積、体積等である。段差部分の面積及び段差部分の体積の比較評価は、例えば、CMPにおける段差部分の研磨量の変動、メタルエッチにおける配線段差の変動量等を評価するために行う。また、膜厚、段差及び段差分布の比較評価は、例えば、1つの配線を形成するために複数のプロセスを経る場合に、各プロセスにおける変動が、配線形状に与える影響を評価するために行う。なお、複数の回路機能ブロック間で膜厚等について行う評価は、ある回路機能ブロックには、レジストマスクがかぶさり、実際には処理されない部分がある場合等に、配線形状及び層間膜形状の差異を評価するために行う。
【0041】
図10、図11及び図12により、以上説明したLSIチップ上形状分析処理を、具体例を挙げてさらに説明する。
【0042】
図10に、配線設計データのデータ構造を示す。
【0043】
配線設計データは、LSIチップごとに管理されている。このため、配線設計データには、配線形状情報設計名1012が設定されている。また、配線設計データには、セルまたは回路機能ブロックごとに配線形状情報が定義されている。各セルまたは各回路機能ブロックの配線形状情報には、レイヤーに対応付けられた形状の定義情報、内部に含まれるセルまたは回路機能ブロックへの参照情報が含まれる。
【0044】
形状定義情報には、形状を定義する情報として、形状の境界を表す輪郭(点列)データが含まれている。図10においては、回路機能ブロック名「FF003」1021に対応する形状定義情報に、レイヤー1の境界1023,1025、レイヤー3の境界1024、回路機能ブロックCMOS01「1026」等が含まれている。
【0045】
この回路機能ブロック「FF003」の内部に含まれる形状と、回路機能ブロックCMOS01への参照情報とが表すツリー構造を図11(a)に示す。回路機能ブロック「FF003」1101の1つ下位の階層には、ツリー構造の末端となる境界形状1102,1103,1104、回路機能ブロック「CMOS01」1105が含まれる。回路機能ブロック「CMOS01」1105の1つ下位の階層には、境界形状1106,1107が含まれる。このようなツリー構造に基づき、形状の位置、姿勢の変換を行うことで、すべて回路機能ブロックに含まれる配線形状を取得することができる。このようなツリー構造に基づき取得された配線形状の例を図11(b)に示す。レイヤー1とレイヤー2とは別の配線層の配線形状を表している。FF003領域にはCMOS01領域が含まれる。そして、CMOS01配線1131とFF003配線1132とが接続されている。
【0046】
これにより、マスクデータとなる配線形状が生成される。さらに、三次元として扱うため、プロセスフローに含まれる寸法情報により立体化を行う。以下、三次元化の具体例について説明する。図12(a)のプロセスフローによれば、ALスパッタ1201、ホト1202、メタルエッチ1203、CVD1204、CMP1205の順番で、配線層および配線層間膜が形成される。各プロセスの寸法情報には、所定寸法1211,1215,1216、および、装置またはプロセス現象が補償しなければならない精度1212,1213,1214のいずれか一方が含まれる。この寸法情報に基づき、上述の三次元化方法(図9参照)によって三次元化する。プロセスフローに含まれる各寸法情報1211, 1212, 1213, 1214,1215,1216によれば、AL膜厚1231、ホトプロセスで定まる配線位置±誤差1232、ホトプロセス及びメタルエッチプロセスで決まる配線寸法±誤差1233,1234で、配線1221の各寸法を設定することができる。また、CMP後酸化膜厚(配線層間膜)1235は、CMP1205工程で定義される酸化膜厚1216によって設定することができる。
【0047】
このように三次元化することによって、プロセス処理後のLSI(回路機能ブロック)の三次元配線形状または配線層間膜形状を得ることができるが、この、変動量を含んだ三次元形状をプロセス前状態として、プロセスシミュレータでシミュレーションを実施することによって、プロセス処理後の形状を生成することができる。市販のプロセスシミュレータは、二次元配線形状に対して厚さ情報(膜厚等)を設定し、プロセス条件を与えることによって、シミュレーションを実施するが、三次元形状から二次元配線形状及び膜厚データを座標毎に取得することができる。このため、回路機能ブロック単位でシミュレーションを効率的に実施することができる。
【0048】
そして、プロセスパラメータ算出機能3208が、S105において算出された形状特徴量(面積及び体積等)、または、プロセスシミュレータ3102のシミュレーション結果(プロセス処理後の形状)に基づき、製造パラメータの決定に用いるプロセスパラメータを算出すると、プロセス制御モデル設定システム204が、そのプロセスパラメータをプロセス制御モデル3122に設定し、プロセス条件算出システム205が、プロセス制御モデル3122を用いて製造パラメータを算出する。以下、CMPを分析対象とした場合のプロセスパラメータ決定方法の具体例について説明する。
【0049】
CMPの研磨対象は、酸化膜表面上に、Alスパッタ、メタルエッチ及び酸化膜CVDが施されたLSI表面である。そして、上述の三次元化方法により、このLSI表面の三次元化形状情報が得られている。この三次元形状情報から、図13(a)に示すような、研磨前の高さ分布1301、研磨前の粗密分布(段差部分の分布)1302、研磨前の断面形状1303が得られる。CMPの目的は、研磨前の膜厚(初期の凹凸表面状態)1304が目標膜厚(研磨後膜厚)1305になるまで研磨することによってLSIチップ内を平坦化することである。実際の製造現場においては、研磨後膜厚が管理値として工程が管理されているため、研磨後膜厚の変動分析が必要となる。
【0050】
シミュレーションを実施する場合には、研磨圧力1311、パッド硬さ1312、そのような条件及びスラリーの組成等の化学的作用によって定まる、基準となる研磨レート1313を、シミュレーション条件としてプロセスシミュレータ203に設定する。そして、所定の研磨時間が経過するまで、または、所定の研磨後膜厚が得られるまで、研磨前のLSI表面形状に対してシミュレーションを実施する。これにより、シミュレーション結果として、研磨後の高さ分布1321、研磨後の粗密分布1322、研磨後の断面形状1323が得られる。
【0051】
図13(a)に示す研磨前後の膜厚1304,1324から、次式(1)により、図13(b)に示すような、LSI表面上の各位置における研磨レート1332が得られる。
【0052】
研磨レート=(研磨前膜厚−研磨後膜厚)÷研磨時間 …(1)
これにより、各回路機能ブロックの配線形状に起因して配線層間膜表面に形成される凹凸の影響を受ける、LSIチップの研磨レートを決定することができる。そして、このとき決定された研磨レートから、LSIの各品種のロットの着工時における研磨時間(製造パラメータ)を、次式(2)により求めることができる。
【0053】
研磨時間=(研磨前膜厚−研磨後膜厚目標値)÷研磨レート…(2)
つぎに、図14により、図1のシステムを利用した、Run−to−Runの着工方式、すなわち加工物の製造方法について説明する。なお、ここでは、レイヤー−プロセス対応付け情報データベース3222及びプロセスフロー/プロセスモジュール(寸法情報)データベース3224には、それぞれ、レイヤー−プロセス対応付け情報及びプロセスフロー仕様情報が既に格納されていることとする。
【0054】
LSI表面形状分析システム202は、プロセスの対象となるプロセス処理前形状と関連するレイヤーの指定を受け付ける(S1401)。
【0055】
分析対象とするLSIの配線設計データを配線設計データベース211から読み出し、その配線設計データから、LSIチップ内の変動チップのブロック及びセルの階層構造を表す回路機能ブロック階層構造情報を生成する。指定レイヤーにおける素子・配線の二次元レイアウト情報及び二次元配線形状情報を、チップ全域または回路機能ブロック別に取得する(S1402)。なお、配線形状の取得には、上述の方法を利用すればよい。
【0056】
その後、LSI表面形状分析システム202は、対象とするプロセスの前のプロセスで形成される配線または配線層間膜の形状の寸法に基づき、2次元の配線形状の幅、長さ、稜線周りのオフセット、プロセスで決まる厚さ及び段差深さを設定する(S1403)。このときの設定は、上述の変動量設定方法にしたがって行われればよい。但し、ここでは、変動量を複数回設定することによって変動分析を行うことを目的とする訳ではなく、プロセス条件を得るための寸法値を設定することを目的としている。また、寸法設定の元の値(デフォルト)は、プロセス/プロセスモジュール(寸法情報)3224の参照により定めればよい。
【0057】
その後、プロセスシミュレータが、チップ全域または各回路機能ブロックについて生成した三次元形状をシミュレーション条件としてシミュレーションを実行し、LSI表面形状分析システム202が、そのシミュレーション結果に基づき研磨レートを算出する(S1405)。なお、研磨レートの決定は、上述のプロセスパラメータ算出方法等にしたがって行われればよい。
【0058】
そして、LSI表面形状分析システム202は、研磨レートを用いて、製造パラメータを算出するための初期条件またはプロセス制御モデル223を決定する(S1406)。例えば、図13に示した研磨レート(シミュレータのシミュレーション結果から求めた研磨レート)1331のLSIチップ内平均を初期条件とする場合には、LSIのロット着工の研磨時間を、以下のプロセス制御モデルとして定義することができる。
【0059】
研磨レート[0]=シミュレーション結果の研磨レート …(3)
研磨時間[i]=(研磨前膜厚[i]−研磨後膜厚目標値)÷研磨レート[i−1] …(4)
研磨レート[i]=(研磨前膜厚[i]−研磨後膜厚[i])÷研磨時間[i] …(5)
または
研磨レート[I]=研磨レート[I−1]
−(研磨後膜厚[I]−研磨後膜厚目標値)÷研磨時間[I] …(6)
なお、添え字「0」は初期条件であることを表し、添え字「1」は、第1(始め)に着工するロットを意味する。研磨前膜厚は、研磨前に計測可能であるため、研磨時間を求める際のパラメータとしている。
【0060】
プロセス条件算出システム205は、S1406で定めた初期条件またはプロセス制御モデルに基づき、プロセス前の形状の計測値、目標形状の寸法、及び、装置の状態値により製造パラメータを決定する。エンジニアによる内容確認の後、設備群制御システム212は、このとき得られた製造パラメータを用いて着工する(S1407)。このときの着工方法は、以下の通りである。
【0061】
S1406までにプロセス初期条件1512及びプロセス制御モデル221が決定され、プロセス条件算出システム205に初期条件1512及びプロセス制御モデル221が読み込まれる。第1(始め)の製品ロット1521の着工時には、まず、研磨前膜厚[1]を計測し、数式(4)においてi=1として研磨時間[1]を算出する。そして、この研磨時間[1]を用いて研磨装置1503で着工する。なお、シミュレーションの条件とした、基準となる研磨レートは、装置の状態値に応じて異なるため、基準となる研磨レートを複数の水準で用意し、それぞれに初期条件を用意しておけば、装置の状態値に応じて適切な初期条件を得ることができる。
【0062】
そして、第2ロット1522以降の製品は、以下のように連続着工される。すなわち、着工後の形状の寸法の計測値と目標形状の寸法との差分に基づき、LSIのプロセス条件またはプロセス制御モデルを更新し、次回の着工ロットの製造パラメータを新たに決定する。そして、新たな製造パラメータを用いて着工を繰り返す(S1408)。具体的には、図15において、まず、第1ロット1521の着工後に研磨後膜厚[1]を計測し、数式(5)または数式(6)を用いてLSIの研磨レート[1]を算出する。なお、数式(6)は、研磨後膜厚の目標値からの差分に応じてプロセス条件を更新するための数式の一例である。そして、第2ロット1521の着工時に、第2ロット1521の研磨前膜厚[2]を計測し、数式(4)によりLSIの研磨時間[2]を算出する。そして、その研磨時間を用いて、第2ロット1521に着工する。以降のロットについても、同様な処理により研磨時間が決定され、その研磨時間にしたがって着工がなされる。
【0063】
なお、ロットの着工(製造、検査)が行われた場合、データベースデータ集計システム213は、以降のロットの着工に用いられる製造パラメータの補正を行うため、処理内容を、処理実績データ、検査結果データ及び機器管理データとしてデータベース231,232,234に蓄積する。
【0064】
以上述べた処理によれば、配線設計データはデータ量が膨大であるが、配線設計データ及びプロセスの仕様として決まる寸法情報をプロセスフローの各プロセスに関連付けて三次元化する際に、回路機能ブロック別に素子・配線形状を取得するため、部分的な回路設計段階において、分析が必要となる形状の製造性を短時間で評価することができる。例えば、LSIチップの配線設計では、セルを組み合わせて回路機能ブロックがボトムアップに構成されるが、本実施の形態に係る処理によれば、設計部門では、個々の回路機能ブロックを設計する段階で製造性を確認することができる。
【0065】
また、プロセスフロー上の各プロセスにより決定される配線及び膜の寸法の変動をプロセスモジュール内で取り纏めることによって、プロセスモジュールにおける立体形状の変動を簡便に指定することができ、また、複数のプロセスにより構成される加工結果の変動を一括して評価することができる。
【0066】
また、配線設計データを利用して製造パラメータを求めることができるため、配線形状の異なる各種LSIチップの条件出し実験を不要にすることができる。
【0067】
ところで、設計部門で扱われる配線設計データはサイズが膨大であるため、全製品の着工に際して、製造部門の端末が、設計部門のコンピュータから配線設計データを取得し、それを処理することは、計算機リソース等が限られる製造部門側にとって妥当とは言えないことがある。また、設計部門と製造部門とが、ファブレス、ファウンダリ等、互いに独立した会社である場合には、設計部門側としては、設計資産である設計データの外部流出は避けたいこともある。
【0068】
そこで、製造部門の端末が設計部門のコンピュータシステムに上述のプロセスシミュレーションの実行を依頼し、その実行結果(着工に必要なプロセス条件)が設計部門のホストコンピュータから製造部門の端末に返されるようにしてもよい。以下、このような処理の形態について説明する。
【0069】
図16に、製造部門の端末から設計部門のコンピュータシステムに上述のプロセスシミュレーションの実行を依頼する処理形態に適したネットワークシステムの構成を示す。
【0070】
設計部門1601には、前述の配線CADシステム201、LSI表面形状分析システム202’、前述のプロセスシミュレータ203が設置されている。これらのシステムは、ネットワークで相互に接続されている。
【0071】
一方、製造部門1602には、前述のプロセス制御モデル設定システム204、前述のプロセス条件算出システム205、前述のデータ集計システム(ここでは、SPC(Statistical Process Control)等のオンライン着工分析システム)213、プロセスフロー及び各プロセスの寸法仕様を管理するプロセス仕様管理システム1625が設置されている。これらのシステムは、ネットワークで相互に接続されている。さらに、製造部門1602には、製品を製造するための製造設備(不図示)、製品を検査する検査設備(不図示)、製造設備及び検査設備を制御するコントローラ(不図示)、前述の設備群制御システム212も設置されている。
【0072】
そして、製造部門1602側のネットワークと設計部門1602側のネットワークとは、それぞれ、インターネット等のネットワーク1603を介して相互に接続されている。このようなネットワークシステムにおいて、設計部門1601の各システム1611〜1613および製造部門1602の各システム1621〜1625は、それぞれ、以下の機能を有する。
【0073】
配線CADシステム201及びLSI表面形状分析システム202’は、配線形状情報1631、レイヤー情報1632及び回路機能ブロック情報1633を製造部門1602に提供する。
【0074】
プロセスシミュレータ203は、プロセス条件に関するシミュレーション条件1634及びシミュレーション結果1635を製造部門1602に提供する。ただし、プロセス条件に関するシミュレーション条件自体は、製造部門1602からの指示により定まる。
【0075】
プロセス制御モデル設定システム204、プロセス条件算出システム205、着工分析システム213は、プロセス条件管理情報1641、装置処理実績情報1642、検査結果情報1643及びメンテナンス情報1644を設計部門1601に提供する。
【0076】
プロセス仕様管理システム1625は、図3の回路機能ブロックツリー構造取得機能部3201及びレイヤー−プロセス(プロセスモジュール)対応付け機能部3203と同様な処理を行い、その結果得られるプロセス−レイヤー対応付け情報1645及びプロセス−回路機能ブロック対応付け情報1646を設計部門1601との間で交換する。
【0077】
設計部門1601の各システム1611〜1613および製造部門1602の各システム1621〜1625が、このような機能を有することによって、設計部門と製造部門との間で膨大な配線設計データが交換されることがなくなる。例えば、配線に関するデータは、回路機能ブロック名、レイヤー構成、特定のセル及び回路機能ブロックの形で交換され、製造部門1603で蓄積された膨大な着工実績データは、取り纏めた集計結果が交換される。また、製造部門1602で膨大な配線設計データを処理する必要もなくなる。
【0078】
つぎに、図16のシステムを利用して、製造部門がLSIチップ製造に着工する手順について、図17により説明する。なお、各計算機が実行する処理の内容は、上述の処理(図14のS1401〜S1407)と同様である。
【0079】
製造部門の端末(着工端末またはエンジニアの利用端末)で、製造対象のLSIチップ(以下、製造対象)の製造プロセスを構成する各プロセスの処理対象となるレイヤーが配線設計データに対して指定されると(S1701)、設計部門のコンピュータ(ホストコンピュータ)が、製造対象の回路機能ブロック及びセルの階層構造を取得し、この取得情報に基づき、製造部門の端末による指定レイヤーの二次元の配線形状を取得する(S1702)。
【0080】
さらに、製造部門の端末で、プロセスで引き起こされるプロセス寸法を、寸法仕様に基づき確認し、変更が必要な場合、配線形状の寸法の設定を行う(S1703)。
【0081】
ホストコンピュータは、プロセス実施前の形状を三次元化し(S1704)、プロセスシミュレーションを実施する(S1705)。
【0082】
製造部門の端末で、エンジニアは、シミュレーション結果より算出されたレートを確認し、製造パラメータを算出するための初期条件またはプロセス制御モデルを決定する(S1706)。製造部門の端末で、プロセスの初期条件またはプロセス制御モデルに基づき製造パラメータを決定する(S1707)。その後、製造部門においては、この製造パラメータを用いてLSIチップ製造が着工に移される。
【0083】
このような処理によれば、製造部門の端末は、プロセス情報またはプロセス関連付けられる配線設計データのレイヤーを指定することで、デザインルール設計及び配線設計等の処理を行う設計部門の高速なホストコンピュータに計算処理(配線設計データ取得、シミュレーション等)を実行させて、そのシミュレーション結果を取得する。このため、製造部門では、膨大な配線設計データを扱わずに、必要な評価結果データだけを容易に取得可能とすることができる。また、膨大な設計データを送受信する必要がなくなるため、短時間に条件出しができる。さらに、設計部門では設計資産を外部に公開する必要がない。
また、着工対象となるプロセスの加工前形状を生成し、その形状に基づきプロセスシミュレーションを実施し、シミュレーション結果より製造パラメータを求めて製品を着工し、加工結果よりプロセス制御モデルに基づき製造パラメータを補正することで、製造パラメータを決定するための条件出し実験を不要となる。また、連続的な着工での装置に起因する変動をRun−to−Runで補償することによって、安定した連続着工が実現されるため、不良の発生を防止することができる。
【0084】
【発明の効果】
本発明によれば、設計段階において、短時間で、プロセスにおける加工結果を評価することができる。
【図面の簡単な説明】
【図1】本発明の実施形態に係るLSIチップ上形状分析処理のフローチャートである。
【図2】本発明の第1実施形態に係るシステムの概略構成図である。
【図3】図2のLSI表面形状分析システムの概略構成図である。
【図4】配線設計データのデータ構造を説明するための図である。
【図5】配線設計データのレイヤーとプロセスとの対応関係を説明するための図である。
【図6】配線設計データのレイヤーにプロセスフローの各プロセスを割当てる方法を説明するための図である。
【図7】プロセスの変動により配線または配線層間膜の三次元形状に生じる変動を説明するための図である。
【図8】配線設計データおよびプロセス寸法仕様に変動を反映させる方法を説明するための図である。
【図9】配線形状または配線層間膜形状の三次元化方法を説明するための図である。
【図10】配線設計データのデータ構造を概念的に示した図である。
【図11】(a)は、回路機能ブロックの階層構造を表すツリーを示した図であり、(b)は、配線形状を示した図である。
【図12】(a)は、プロセスフロー情報のデータ構造を概念的に示した図であり、(b)は、配線または配線層間の三次元形状に寸法を付した図である。
【図13】CMPを分析対象とした場合のプロセスパラメータ決定方法を説明するための図である。
【図14】本発明の実施形態に係るLSIチップ上形状分析処理及びRun−to−Runの着工処理のフローチャートである。
【図15】Run−to−Runの着工方法の説明するための図である。
【図16】本発明の第2実施形態に係るシステムの構成図
【図17】図16のシステムにおいて実行されるLSIチップ上形状分析処理のフローチャートである。
【符号の説明】
201…配線CADシステム 202…LSI表面形状分析システム、203…プロセスシミュレータ 204…プロセス制御モデル設定システム 205…プロセス条件算出システム 211…着工指示システム 212…設備群制御システム 213…データ集計システム 222…プロセスフロー/プロセスモジュール(寸法情報)データベース 223…プロセス制御モデル 241…製造設備コントローラ 242…検査設備コントローラ 3201…回路機能ブロックツリー構造取得機能部、3202…回路機能ブロック別配線形状取得機能部 3203…レイヤー−プロセス(プロセスモジュール)対応付け機能部 3204…プロセス−プロセスモジュール(寸法情報)設定機能部 3205…寸法変動量設定機能部 3206…配線形状三次元化機能部 3207…LSI表面形状分析・評価機能部 3208…プロセスパラメータ算出機能部 3221…回路機能ブロックツリーデータベース 1625…プロセス仕様管理システム
Claims (6)
- プロセスフローにしたがって製造されるLSIチップの配線設計データに基づき、前記LSIチップに含まれた各回路機能ブロックの形状を分析する情報処理装置であって、
前記配線設計データが表す、前記回路機能ブロックの階層構造にしたがって、前記回路機能ブロック内に含まれる配線または配線層間膜の二次元形状情報を、ホトマスクに対応付けられたレイヤー別に前記配線設計データから取得する配線形状取得手段と、
前記プロセスフローに含まれるプロセスにおける処理対象となる配線または配線層間膜の二次元形状に関連するレイヤーを、前記プロセスに対応付ける対応付け手段と、
前記プロセスにおける、前記配線または前記配線層間膜の寸法変動量の設定を受け付ける変動量設定手段と、
前記配線形状取得手段が取得した二次元形状情報と、前記プロセスについて定められた膜厚または彫り込み量を前記寸法変動量に基づき修正し、当該修正後の情報に基づき、前記配線または前記配線層間膜の三次元形状を表す三次元形状情報を算出する三次元化手段と、
前記三次元形状情報が表す三次元形状の特徴量を、前記寸法変動量に対応付けて出力する手段と、
を有することを特徴とする情報処理装置。 - 請求項1記載の情報処理装置であって、
前記三次元化手段は、
前記修正後の二次元形状情報が表す二次元形状に対して、前記修正後の膜厚または修正後の彫り込み量に相当する間隔だけ離れた位置の、当該二次元形状に対応する形状を表す情報に基づき、前記三次元形状情報を算出することを特徴とする情報処理装置。 - プロセスフローにしたがって製造される加工物の設計データに基づき、前記LSIチップに含まれ各回路機能ブロックの形状を情報処理装置で分析する形状分析方法であって、
前記情報処理装置は、
入力受け付け手段と、
演算手段と、
を有し、
当該形状分析方法は、
前記演算手段が、前記配線設計データの表す、前記回路機能ブロックの階層構造にしたがって、前記回路機能ブロック内に含まれる配線または配線層間膜の二次元形状情報を、ホトマスクに対応付けられたレイヤー別に前記配線設計データから取得する処理と、
前記演算手段が、前記プロセスフローに含まれるプロセスにおける処理対象となる配線または配線層間膜の二次元形状に関連するレイヤーを、前記プロセスに対応付ける処理と、
前記入力手段が、前記プロセスにおける、前記配線または前記配線層間膜の寸法変動量の設定を受け付ける処理と、
前記演算手段が、前記二次元形状情報と、前記プロセスについて定められた膜厚または彫り込み量を前記寸法変動量に基づき修正し、当該修正後の情報に基づき、前記配線または前記配線層間膜の三次元形状を表す三次元形状情報を算出し、前記三次元形状情報が表す三次元形状の特徴量を、前記寸法変動量に対応付けて出力する処理と、
を有することを特徴とする形状分析方法。 - 請求項1記載の形状分析方法であって、
前記演算手段は、
前記修正後の二次元形状情報が表す二次元形状に対して、前記修正後の膜厚または修正後の彫り込み量に相当する間隔だけ離れた位置の、当該二次元形状に対応する形状を表す情報に基づき、前記三次元形状情報を算出することを特徴とする形状分析方法。 - 情報処理システムで算出された製造パラメータを用いて製造装置を制御して、LSIチップを製造する、LSIチップの製造方法であって、
前記情報処理システムは、
入力受け付け手段と、
演算手段と、
を有し、
当該製造方法は、
LSIチップの配線設計データにおける、第一プロセスの対象となる第一プロセス前形状の形成に関連するレイヤーの指定を、前記入力受け付け手段が受け付ける処理と、
前記演算手段が、前記LSIチップ内の回路機能ブロックの階層構造にしたがって、前記LSIチップ内の回路機能ブロックに含まれる配線または配線層間膜の二次元形状情報を、前記指定されたレイヤーについて取得する処理と、
前記第一プロセスの前の第二プロセスにおける、前記配線または前記配線層間膜の寸法変動量の設定を前記入力受け付け手段が受け付け、前記演算手段が、前記二次元形状情報と、前記第二プロセスについて定められた膜厚または彫り込み量を前記寸法変動量に基づき修正し、当該修正後の情報に基づき、前記第一プロセス前の配線または配線層間膜の三次元形状を表す三次元形状情報を算出する処理と、
前記演算手段が、前記三次元形状情報から、前記第一プロセス後の配線または配線層間膜の三次元形状を表す三次元形状情報をシミュレーションし、当該シミュレーション結果に基づき、前記製造パラメータを算出するためのプロセス制御モデルを生成し、当該プロセス制御モデルと着工前形状の測定寸法と目標形状の寸法と前記製造装置の状態値とに基づき前記製造パラメータを算出する処理と、
前記製造パラメータを用いて前記LSIチップの製造に着工し、前記演算手段が、着工後の形状の測定寸法と目標形状の寸法との差分に基づき、前記プロセス制御モデルを更新する着工処理と、
前記演算手段が、前記更新後のプロセス制御モデルと、着工後の形状の寸法計測値と目標形状の寸法との差異と、前記製造パラメータに相関する値とに基づき、前記製造パラメータを更新する更新処理と、
前記着工処理と前記更新処理とを繰り返す処理と、
を含むことを特徴とする、LSIチップの製造方法。 - 配線設計データを利用する、加工物の製造方法であって、
ホストコンピュータと端末とがネットワークで接続され、
当該製造方法は、
LSIチップの配線設計データにおける、第一プロセスの対象となる第一プロセス前形状の形成に関連するレイヤーの指定を、前記端末が受け付ける処理と、
前記ホストコンピュータが、前記LSIチップ内の回路機能ブロックの階層構造にしたがって、前記LSIチップ内の回路機能ブロックに含まれる配線または配線層間膜の二次元形状情報を、前記端末において指定されたレイヤーについて取得する処理と、
エンジニアから、前記端末が、前記第一プロセスの前の第二プロセスにおける、前記配線または前記配線層間膜の寸法変動量の設定を受け付ける処理と、
前記ホストコンピュータが、前記二次元形状情報と、前記第二プロセスについて定められた膜厚または彫り込み量とを、前記端末で設定された寸法変動量に基づき修正し、当該修正後の情報に基づき、前記第一プロセス前の配線または配線層間膜の三次元形状を表す三次元形状情報を算出する処理と、
前記ホストコンピュータが、前記三次元形状情報から、前記第一プロセス後の配線または配線層間膜の三次元形状を表す三次元形状情報をシミュレーションする処理と、
エンジニアが、前記端末において、前記ホストコンピュータのシミュレーション結果を確認し、当該シミュレーション結果に基づき、前記製造パラメータを算出するためのプロセス制御モデルを決定し、前記端末が、当該プロセス制御モデルと着工前形状の測定寸法と目標形状の寸法と前記製造装置の状態値とに基づき前記製造パラメータを算出する処理と、
前記製造パラメータを用いて前記LSIチップの製造に着工し、前記端末が、着工後の形状の測定寸法と目標形状の寸法との差分に基づき、前記プロセス制御モデルを更新する着工処理と、
前記端末が、前記更新後のプロセス制御モデルと、着工後の形状の寸法計測値と目標形状の寸法との差異と、前記製造パラメータに相関する値とに基づき、前記製造パラメータを更新する更新処理と、
前記着工処理と前記更新処理とを繰り返す処理と、
を含むことを特徴とする、加工物の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003122022A JP2004327810A (ja) | 2003-04-25 | 2003-04-25 | 情報処理装置及びlsiチップの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003122022A JP2004327810A (ja) | 2003-04-25 | 2003-04-25 | 情報処理装置及びlsiチップの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004327810A true JP2004327810A (ja) | 2004-11-18 |
Family
ID=33500396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003122022A Pending JP2004327810A (ja) | 2003-04-25 | 2003-04-25 | 情報処理装置及びlsiチップの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004327810A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140033463A (ko) * | 2011-06-08 | 2014-03-18 | 케이엘에이-텐코 코포레이션 | 결함 관련 애플리케이션에 대한 3차원 표현 사용 |
US9152741B2 (en) | 2012-01-17 | 2015-10-06 | Sony Corporation | Three-dimensional shape generation method, program, and recording medium |
KR20180135213A (ko) * | 2017-06-12 | 2018-12-20 | 에스케이 주식회사 | 실제 반도체 제조물을 복제한 가상 반도체 제조물 제공 방법 및 시스템 |
-
2003
- 2003-04-25 JP JP2003122022A patent/JP2004327810A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140033463A (ko) * | 2011-06-08 | 2014-03-18 | 케이엘에이-텐코 코포레이션 | 결함 관련 애플리케이션에 대한 3차원 표현 사용 |
KR102033798B1 (ko) * | 2011-06-08 | 2019-10-17 | 케이엘에이 코포레이션 | 결함 관련 애플리케이션에 대한 3차원 표현 사용 |
US9152741B2 (en) | 2012-01-17 | 2015-10-06 | Sony Corporation | Three-dimensional shape generation method, program, and recording medium |
KR20180135213A (ko) * | 2017-06-12 | 2018-12-20 | 에스케이 주식회사 | 실제 반도체 제조물을 복제한 가상 반도체 제조물 제공 방법 및 시스템 |
KR101959627B1 (ko) | 2017-06-12 | 2019-03-18 | 에스케이 주식회사 | 실제 반도체 제조물을 복제한 가상 반도체 제조물 제공 방법 및 시스템 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7363099B2 (en) | Integrated circuit metrology | |
CN1310011C (zh) | 光计量术中模型和参数的选择 | |
US8111256B2 (en) | Method of altering a mesh model using model independent dirichlet parametrization | |
JP2010034402A (ja) | パターン形状予測方法 | |
JP2007535715A (ja) | 集積回路レイアウトを設計する方法及び機器 | |
JP2009543333A (ja) | 集積回路の物理的レイアウトの最適化方法 | |
US20090106002A1 (en) | Process simulation framework | |
JP4380729B2 (ja) | パターン設計方法、パターン設計プログラムおよびパターン設計装置 | |
JP6920972B2 (ja) | シミュレーションの条件の適正化方法、製造工程シミュレーション装置、製造工程シミュレーションシステム及びプログラム | |
US8239789B2 (en) | System and method of predicting problematic areas for lithography in a circuit design | |
US20090144686A1 (en) | Method and apparatus for monitoring marginal layout design rules | |
CN109074529B (zh) | 匹配记录的方法、调度维护的方法和装置 | |
US10691865B2 (en) | Modifying layout by removing fill cell from fill-dense regions and inserting duplicate in target fill region | |
CN117010318B (zh) | 用于版图处理的方法、设备和介质 | |
US20090082897A1 (en) | Method and apparatus for generating metrology tags to allow automatic metrology recipe generation | |
US20160217249A1 (en) | Optical proximity correction (opc) accounting for critical dimension (cd) variation from inter-level effects | |
JP2011113291A (ja) | 半導体装置の動作シミュレーション方法、測定データ取得方法、及び回路設計方法 | |
US20090193051A1 (en) | Analysis supporting apparatus, analysis supporting method, and analysis supporting program | |
JP2004327810A (ja) | 情報処理装置及びlsiチップの製造方法 | |
JP2003107664A (ja) | マスクパターン作成方法及び半導体装置の製造方法 | |
JP2003098651A (ja) | Lsiパターンの寸法測定箇所選定方法、寸法測定情報作成手法および寸法測定順番決定方法 | |
US8903697B2 (en) | Solutions for modeling spatially correlated variations in an integrated circuit | |
CN113762561A (zh) | 分层建模的方法及*** | |
CN117355797A (zh) | 实时图形化热点分析仪 | |
US20090192971A1 (en) | Analysis supporting apparatus, analysis supporting method, and analysis supporting program |