TWI627546B - 故障分析期間之晶片截面識別和呈現 - Google Patents

Abstract

分析有缺陷之積體電路(IC)以識別積體電路的可能包含電性缺陷之部分。電腦用於處理積體電路之設計資訊和導航至積體電路中的可能發現潛在電性缺陷之實體部分。設計資訊包括關於用於製造積體電路之佈局和技術之資訊。基於積體電路之設計資訊呈現積體電路的可能發現電性缺陷之設計部分之三維視圖。

Description

故障分析期間之晶片截面識別和呈現CHIP CROSS-SECTION

本申請總體上關於半導體故障分析，並且更具體地關於使用三維呈現(rendering)的故障分析。

積體電路設計和製造需要非常複雜的工作並且關於到設計師管理製程中許多步驟之間的交互。為了有效地處理設計過程中的步驟，設計師必須理解製程的限制。必須設計可以用一種允許在製造的結果結束時實現所希望的電子電路功能的方式來製造的形狀。經常地，單個半導體晶片上可以存在數百萬和甚至數億電晶體。每個電晶體由用於擴散、多晶矽、接觸、和金屬化的形狀、和其他結構組成。設計具有如此大量必不可少的電晶體的晶片會非常具有挑戰性，並且電路優化會被證明係一項艱巨的任務，甚至是在電子設計自動化(EDA)軟體工具的幫助下。

許多極小尺寸的金屬線在每個半導體晶片上彼此極為貼近。進一步地，擴散、多晶矽形狀以及絕緣層在晶片上共用空間，並且必須被製造達到嚴格的公差。隨著技術已經進步，用於製造該等結構的平版印刷法使用越來越小的尺寸。該等較小的尺寸在晶片上允許更多的結構，並且還允許甚至小的缺陷具有較大的影響。缺陷會以許多方式影響電路。例如，缺陷可以在兩個結構之間進行橋接，由此引起短路或電阻短路。在某些情況下，缺陷甚至可以增加相鄰結構之間的電容。缺陷可以在製程中的每個步驟進入半導體晶片。再多 的努力都將不會完全消除來自製程的缺陷。進一步地，半導體晶片的故障可能是晶片上的隨機缺陷或系統缺陷的結果。

積體電路(intergrated circuit,IC)的故障分析(failure analysis,FA)會關於到藉由在精確的位置和深度切開矽來製備樣品，並且然後使用光學顯微術、掃描式電子顯微術(scanning electron microscopy,SEM)、透射式電子顯微術(transmission electron microscopy,TEM)，或某種其他檢查方法檢查每個樣品。在切割待評估的積體電路之前，檢查積體電路的表面會是有價值的以幫助確定切割的地方、和/或尋找表面上的可見缺陷。使用佈局驅動導航軟體可以驅動機器定位積體電路的相關區域並檢查積體電路的表面，但沒有切入到積體電路內，該區域下面的結構和材料經常不被故障分析工程師所知。因為確定積體電路的表面上的特定區域以下的事物的難度之緣故，使用表面檢查識別相關區域存在容易出錯的風險，這會在識別實際相關區域中引起錯誤並在故障分析過程中引起延誤。實際上，切割積體電路係一破壞性過程；因此，在錯誤的位置切入積體電路會破壞具有缺陷的區域，從而致使診斷具體積體電路中的缺陷的任何嘗試變得不可能。

分析有缺陷的積體電路(IC)以識別積體電路的可能發現電性缺陷的部分。電腦用於處理積體電路的設計資訊和導航至積體電路中的可能發現潛在電性缺陷之實體部分。設計資訊包括關於用於製造積體電路的佈局和技術之資訊。還基於積體電路的設計資訊呈現積體電路中的可能發現電性缺陷的設計部分的三維視圖。揭露了一種用於電路故障分析的電腦實施之方法，包括：識別有待故障分析的一實體晶片的一實體部分；呈現所識別的實體部分的一三維視圖；以及導航至該實體晶片的實體部分。

該實體部分的識別可以基於對該實體晶片進行電分析，該電分 析識別運行中的一次故障。與該實體晶片相對應的不同呈現係可能的。可以轉動三維視圖來說明進一步理解該實體晶片和該晶片上存在的任何缺陷。該呈現可以包括生成通過該三維視圖的截面之一切口。可以使用佈局驅動晶片導航軟體完成該導航，其中導航至與該呈現相對應的一位置。

在實施例中，一種用於電路故障分析的電腦系統包括：一記憶體，該記憶體儲存多個指令；一個或多個處理器，連接到該記憶體，其中該一個或多個處理器被配置成用於：識別有待故障分析的一實體晶片的一實體部分；呈現所識別的實體部分的一三維視圖；以及導航至該實體晶片的實體部分。在某些實施例中，一包含在非瞬態電腦可讀取儲存媒體內的用於電路故障分析之電腦程式產品，包括：用於識別有待故障分析的一實體晶片的一實體部分之程式碼；用於呈現所識別的實體部分的一三維視圖之程式碼；以及用於導航至該實體晶片的實體部分之程式碼。各實施例的各特徵、方面和優點將從以下進一步描述中變得更加明顯。

100‧‧‧流程

110‧‧‧獲得佈局

112‧‧‧將佈局轉換成光罩

114‧‧‧對電路進行評分

116‧‧‧使用ID規則

118‧‧‧選擇相關區域

120‧‧‧獲得技術檔案

130‧‧‧識別實體部分

132‧‧‧對實體晶片進行電分析

140‧‧‧呈現3-D視圖

142‧‧‧生成切口

144‧‧‧縮放3-D視圖

146‧‧‧轉動3-D視圖

150‧‧‧導航至實體部分

200‧‧‧流程

210‧‧‧獲得晶片

220‧‧‧將探針位置移動至晶片部分

230‧‧‧使用3-D呈現分析佈局層

240‧‧‧識別目標點

250‧‧‧確定相對位置

300‧‧‧流程

310‧‧‧獲得晶片

312‧‧‧電分析

314‧‧‧使物理晶片成像

316‧‧‧分析圖像

320‧‧‧使用3-D呈現識別晶片部分

330‧‧‧執行離子束程式

340‧‧‧執行實體截面

350‧‧‧評估晶片表面

360‧‧‧確定故障元件之採樣

370‧‧‧識別故障晶片截面

372‧‧‧檢測圖像中的缺陷

374‧‧‧使電檢測與電分析相關聯

400‧‧‧流程

410‧‧‧獲得佈局

420‧‧‧轉換成光罩視圖

422‧‧‧選擇區域

440‧‧‧模仿光罩製程

442‧‧‧製程流程

444‧‧‧光罩佈局圖

446‧‧‧模擬設置

450‧‧‧生成3-D結構

460‧‧‧視覺化3-D結構

500‧‧‧佈局

510‧‧‧矩形部

512‧‧‧矩形部

514‧‧‧矩形部

516‧‧‧不規則形狀部

520‧‧‧第一相關區域

522‧‧‧第二相關區域

524‧‧‧第三相關區域

600‧‧‧晶片部分

610‧‧‧金屬導體

612‧‧‧二氧化矽

614‧‧‧低介電常數材料

616‧‧‧金屬接點

618‧‧‧二氧化矽

620‧‧‧氮化物間隔件

622‧‧‧多晶矽線

624‧‧‧淺槽隔離

626‧‧‧塊狀矽

700‧‧‧切口

710‧‧‧金屬導體

712‧‧‧二氧化矽

714‧‧‧低介電常數材料

716‧‧‧金屬接點

718‧‧‧二氧化矽

720‧‧‧氮化物間隔件

722‧‧‧多晶矽線

724‧‧‧淺槽隔離

726‧‧‧塊狀矽

730‧‧‧Z軸

732‧‧‧X軸

800‧‧‧系統

810‧‧‧處理器

812‧‧‧記憶體

814‧‧‧顯示器

820‧‧‧佈局

830‧‧‧技術檔案

840‧‧‧呈現模組

850‧‧‧導航模組

可以參照下圖理解某些實施例的以下詳細描述，其中： 第1圖為晶片截面識別和呈現之流程圖。

第2圖為晶片導航之流程圖。

第3圖為晶片故障分析之流程圖。

第4圖為3-D視覺化之流程圖。

第5圖為具有所識別的相關區域之示例佈局。

第6圖為示例晶片部分截面。

第7圖為通過截面的示例切口。

第8圖為截面識別和呈現之系統圖。

由於在製造過程中引入的缺陷、或由於製造積體電路之後發生的事件，積體電路(IC)可能變得不運作。分析有缺陷的積體電路對確定故障的原因會是有用的。在某些實施例中，可以出於多種原因對積體電路進行分析，以便建立基線，即使沒有懷疑積體電路係有缺陷的。可以獲得關於已經被識別用於分析的積體電路的設計資訊。設計資訊可以包括關於佈局的資訊，如各層的光罩資訊和關於積體電路的製造之資訊；例如，關於每層之資訊、關於每層中所用的材料之資訊、每層的最小特徵尺寸、以及每層的厚度，作為非限制性示例。在某些實施例中，該設計資訊可以包括電子元件的定義及其與佈局的各元素的關聯性。示例電子元件可以包括電晶體、邏輯閘、以及功能塊。

可以識別積體電路中的相關部分。可以基於具有缺陷的可能識別該部分。積體電路中的相關部分可以包括對關於積體電路的設計資訊的一部分進行識別的一設計部分和實體積體電路的與該設計部分相對應的一個實體部分。可以基於有缺陷的實體積體電路所展現的行為、用於製造積體電路的製程的某個方面、具有用於製造實體積體電路的光罩的已知或懷疑的問題、實體積體電路的電分析、和/或識別積體電路的一部分的任何其他方法來識別該部分。在某些實施例中，積體電路的電腦模型中的缺陷的模擬可以與實體積體電路的電分析相比較以識別積體電路的部分。在某些實施例中，可以在報告、電腦檔案、使用者輸入、消息、或其他手段中識別該積體電路的部分。在至少一個實施例中，使用者可以在故障分析工作站處藉由識別實體積體電路的實體位置(如X，Y座標)或藉由識別設計資訊中的邏輯元素(如設計資訊中的具體電子元件)來識別該相關部分。

一旦已經識別了該相關部分，就可以將測試儀導航至積體電路上的實體部分。導航至實體部分會關於到定位積體電路，從而使得某種類型的分析裝置可看到和/或可訪問該實體部分。該分析裝置可以是光學顯微鏡、掃描 電子顯微鏡、透射電子顯微鏡、實體探測系統、電子束探測系統、聚焦離子束系統、截面系統、或用於或者電性地或者實體地觀察、鑽孔、切割、蝕刻、探測、刺激、或操縱積體電路的一部分的任何其他類型的裝置。可以將積體電路定位在故障分析站處，可以導航該故障分析站以聚焦在積體電路的相關實體部分上。

一旦已經識別了相關部分，按照三維(3D)圖像呈現該設計部分。可以向也可以訪問由故障分析站生成的資訊之使用者顯示該三維圖像。由故障分析站生成的資訊(如顯微照片)與積體電路的同一部分的三維呈現兩者都可輕易獲得，並且在某些實施例中，可以同時獲得一例如，同時顯示在同一監控器上。可以藉由增強導航軟體來提高故障分析的效率和有效性，該導航軟體用積體電路的相應設計部分的三維視覺化即時地導航至積體電路的實體部分。在三維結構實體視圖可輕易用於相關區域情況下，執行截面內的虛擬切口，並且在使用如聚焦離子束(focused ion beam,FIB)技術落實實體切口之前，虛擬切口的三維呈現用於選擇一精確位置以示出所希望的特徵。在實體分析之前允許這種虛擬分析可以最小化猜測工作和可能有影響的錯誤。例如，因為實體切口的破壞性質，在錯誤的位置上實體地切割積體電路會實際上破壞缺陷之證據。

第1圖為晶片截面識別和呈現之流程圖。流程100包括一種用於電路故障分析的電腦實施之方法。流程100包括獲得半導體晶片設計的佈局110。可以藉由從電腦儲存媒體讀取一份或多份電腦檔案、藉由使用邏輯設計來生成實體設計佈局、藉由使用者輸入、藉由通訊連結接收通訊、藉由掃描該設計的各層的光罩之圖像，或藉由任何其他方法來獲得該佈局。該佈局可以包括關於晶片各層之資訊，和/或晶片的製程各製程步驟中所使用之光罩。在某些實施例中，該佈局可以包括圖形數據系統II(graphic data system II,GDSII)數據。 流程100更包括將該佈局轉換成半導體晶片設計的光罩視圖112。該光罩視圖可以包括晶片中各材料層的材料之幾何形狀。

流程100可以包括選擇半導體晶片設計的佈局上的相關區域118。可以識別一個或多個相關區域。在某些實施例中，該等相關區域基於實體晶片之電分析，並且該電分析可以識別晶片運行中之故障。在某些實施例中，該等相關區域被識別為晶片的缺陷可能在其中引起晶片展現出被電分析檢測到的行為的那些區域。進一步地，可以基於電路114的評分生成該等相關區域。除錯分析可以評估邏輯錐與可能的故障部分，並且為每個部分提供分數。分數可以代表給定電路係故障部分之可能性或概率。然後，該等分數可以用於識別相關區域。在某些實施例中，可以使用被實施用於識別佈局點的一個或多個規則116來生成該等相關區域。該等規則可以基於用於各層之設計規則，如最小特徵尺寸和/或間距。可以定義一個或多個規則用於識別佈局中可能故障之位置，如違反設計規則的位置，或佈局上尺寸在最小允許尺寸處或附近的特定區域。在某些實施例中，該等規則可以識別特定形狀，如某種形狀寬度和間距。

流程100包括獲得用於特定半導體晶片製程之技術檔案120一藉由該製程將半導體晶片設計轉化成實體晶片。可以藉由從電腦儲存媒體讀取一份或多份電腦檔案、藉由使用者輸入、藉由經由通訊連結接收通訊，或藉由任何其他方法來獲得該技術檔案。該技術檔案包括關於用於製造晶片的製程之資訊。取決於製程，該技術檔案可以包括關於所製造的晶片的一個或多個層之資訊、所使用之材料、材料尺寸、特徵之間之間距、層厚度，或關於處理和結果尺寸之其他方面。

流程100包括識別實體晶片130的實體部分用於故障分析。可以基於一個或多個相關區域選擇實體晶片的實體部分。在至少一個實施例中，識別一相關區域並且實體晶片的實體部分被選擇成與所識別的相關區域相對 應。流程100還可以包括電性地分析實體晶片132以識別該實體晶片的有待分析之實體部分。從而，實體部分的識別可以基於實體晶片的電分析。在某些實施例中，由操作員在故障分析站識別實體部分。實體部分可以具有任何形狀，但在至少某些實施例中為矩形。可以使用晶片的表面上的一個或多個二維(2D)座標來指明實體部分，該等二維座標可以用晶片的一角、晶片的中心或晶片上的參考標記為參考。在某些實施例中，藉由單個二維座標和大小和形狀指明實體部分，其中可以隱含地或明確地指明大小和/或形狀。在至少一個實施例中，藉由對矩形實體部分的相對角進行識別的二維座標來指明實體部分。該實體部分還可以包括可以藉由層數或實體尺寸來指明的一個或多個相關層。在某些實施例中，跨一個或多個層進行指明意味著使用一個或多個三維座標指明實體部分。

流程100包括基於該佈局和該技術檔案呈現半導體晶片設計的設計部分的三維視圖140，其中，該設計部分對應於該實體部分。該呈現可以包括二維等軸測投影視圖或二維透視圖。在某些實施例中，體視學或其他三維成像技術可以用於創造真實的三維視圖。可以完成該呈現從而使得某些材料(如絕緣材料和/或層)不計入呈現、或被呈現成完全透明的，以允許看到電路元素之細節。可以用不同程度的透明度呈現某些材料或層，以允許示出電路細節，即使它們被其他零件遮蔽。在某些實施例中，將按照單色圖像展示三維呈現，但其他實施例可以呈現彩色圖像。可以用不同顏色和/或強度展示不同材料和/或層。

該呈現可以包括生成通過該三維視圖的截面之一切口142。可以生成通過三維視圖的一個或多個切口並且其可以具有任何方向。在至少一個實施例中，在垂直於晶片的表面和與晶片的一邊緣平行的平面上生成一切口，並且在三維視圖中展示該切口。流程100可以進一步包括縮放三維視圖144。流程 100可以進一步包括轉動三維視圖146。三維視圖的縮放和轉動可以在使用者的控制下以允許使用者預想晶片的結構。

流程100包括導航至實體晶片的實體部分150，其中對設計部分進行三維呈現。可以完成該導航用於以允許藉由顯微鏡觀察實體部分的方式定位實體晶片、和/或以允許聚焦離子束實體地在實體晶片中製作切口的方式定位該晶片。從而，該導航可以包括將探測位置移動至實體晶片的部分。該導航可以實體地移動晶片，但還可以改變晶片的可以被觀察和/或操縱的那一部分位置。在某些實施例中，可以在故障分析工作站完成該導航。在不脫離所揭露概念之情況下，可以改變流程100中各步驟之順序、對其進行重複、省略等。流程100的各實施例可以被包括在非瞬態電腦可讀取儲存媒體中所包含的電腦程式產品中，該電腦程式產品包括一個或多個處理器可執行之程式碼。

第2圖為晶片導航流程圖。流程200包括獲得晶片210，該晶片還可以被稱為積體電路、半導體晶片、積體電子電路，或藉由僅使用一般的名稱「電路」。可以基於一採樣程式獲得該晶片，可以基於使用晶片的部分之三維呈現和到實體晶片上的相應部分的導航兩者的之前的晶片分析確定該採樣程式。流程200繼續進行將探針位置移動至晶片部分220，一可以被稱為到晶片部分的導航之過程。顯微鏡和探針位置可以包括顯微鏡的觀察區域、聚焦離子束、實體探針觸摸晶片所在的探針之位置，以及電子束探針之探針位置，其可以是電子束衝擊晶片之位置。可以使用佈局驅動晶片導航軟體完成該導航。

該導航可以進一步包括分析該佈局內的多個佈局等級230以確定該佈局上的多個目標點；識別該實體晶片上的那些目標點240；以及確定該部分相對於該等目標點250中的一個或多個目標點之位置。該佈局上的目標點可以是功能塊、邏輯閘、電晶體或其他電子元件、導體，或在該佈局的任何層上識別的任何結構。在某些實施例中，可以基於電分析、故障概率分析、評分、 一個或多個設計規則，或藉由任何其他方法確定該等目標點。一旦已經確定了目標點，可以在實體晶片上識別目標點的相應實體位置。在某些實施例中，可以藉由二維座標識別目標點之位置，並且可以與該位置一起包括層數。在其他實施例中，可以使用三維座標來識別目標點。在另外的其他實施例中，可以使用多個座標來識別目標點。一旦已經識別了目標點在實體晶片上的位置，就可以確定其相對於實體晶片的部分之位置。該實體晶片的部分可以被改變成包括該等目標點中的一個或多個點，並在某些實施例中伴隨著導航至新的部分。在不脫離所揭露概念之情況下，可以改變流程200中的各步驟的順序、對其進行重複、省略等。流程200的各實施例可以被包括在非瞬態電腦可讀取儲存媒體中所包含的電腦程式產品中，該電腦程式產品包括一個或多個處理器可執行之程式碼。

第3圖為晶片故障分析流程圖。流程300包括獲得晶片310用於故障分析。可以基於晶片故障之檢測、基於採樣程式之發現，或出於任何其他原因獲得該晶片。還可以獲得關於該晶片的設計資訊。可以對該晶片進行電分析312以確定故障徵兆。在某些實施例中，可以使用該電分析來預測可能發生故障的地方。在某些實施例中，可以基於該電分析識別一個或多個相關區域。可以使實體晶片成像314。取決於實施例，可以使整個晶片成像，或可以使該等相關區域中的一個或多個區域成像。可以使用任何方法或類型的設備完成成像，包括但不限於光學成像、電子束成像、聚焦離子束成像或X光成像。

可以選擇晶片的一部分用於分析。在某些實施例中，該部分可以基於相關區域中的一個或多個區域。流程300可以包括使用在實體晶片上執行的成像316分析故障。可以識別與被選擇用於分析的晶片的那一部分相對應的設計部分。可以對該設計部分的三維圖像進行呈現以示出該晶片部分之三維結構。可以製作三維圖像中的各虛擬切口，並且可以產生新的呈現以便示出該 部分的三維結構的不同部分。可以確定示出理論缺陷的虛擬切口並且其可以用於識別用於進一步分析的晶片部分。因此，流程300包括使用三維呈現320識別晶片部分。

流程300可以進一步包括在一與所識別的部分相對應的位置上在實體晶片上執行聚焦離子束程式330。可以基於在三維呈現中製作的虛擬切口確定該聚焦離子束程式的位置。可以執行該實體晶片的與所識別的部分相對應的實體截面340。執行實體截面的過程在該實體晶片上創造一新表面，並且流程300可以進一步包括對實體晶片350的現有或新創造的表面進行評估以達到與佈局的所識別之部分相匹配。流程300可以進一步包括基於使用呈現的故障分析確定故障部件360之採樣。該採樣可以用於從同一製造批次(如首先分析的晶片)，或從其他製造批次選擇用於故障分析的其他晶片。流程300可以進一步包括識別實體晶片的故障截面370，其中該故障截面包括該半導體晶片的部分。可以至少部分地藉由檢查離子束程式所創造的晶片截面表面來確定故障截面。

可以將實體晶片的表面的圖像與該佈局部分的三維呈現中製作的虛擬切口相比較以識別實體晶片中的缺陷。從而，流程300可以進一步包括檢測該部分內該實體晶片的圖像372中的缺陷。除其他技術之外，該圖像可以基於光學成像、電子束成像或聚焦離子束成像。流程300可以進一步包括使圖像中的缺陷與用於具有***的缺陷的半導體晶片設計的網表的電分析374相關聯。可以對圖像中的缺陷進行分析以確定設計中的等效電缺陷。從而，例如，如果該圖像示出了兩個導體正在接觸它們應該被絕緣的地方，則邏輯設計中的兩個相應節點之間的電短路可以是等效電缺陷。該設計會增加該缺陷，並且可以在該設計上運行模擬，其可以是用於網表的一電分析類型。可以將該模擬的結果與實體晶片的電分析之結果進行比較以確定圖像中觀察到的缺陷是否解釋在實體晶片的電分析中觀察到晶片的行為。在不脫離所揭露的概念的情況下， 可以改變流程300中的各步驟的順序、對其進行重複、省略等。流程300的各實施例可以被包括在非瞬態電腦可讀取儲存媒體中所包含的電腦程式產品中，該電腦程式產品包括一個或多個處理器可執行之程式碼。

第4圖為3-D視覺化之流程圖。流程400包括獲得佈局410。可以藉由從電腦儲存媒體讀取一份或多份電腦檔案、藉由使用邏輯設計來生成實體設計佈局、藉由使用者輸入、藉由經由通訊連結接收通訊、藉由掃描該設計的各層的光罩之圖像，或藉由任何其他方法來獲得該佈局。該佈局可以包括關於晶片的各層之資訊，和/或用於製造晶片的製程的各製程步驟中所使用的光罩。在某些實施例中，該佈局可以包括圖形數據系統II(GDSII)數據。流程400包括將該佈局轉換成半導體晶片設計的光罩視圖420。該光罩視圖可以包括用於晶片製造過程中各製程步驟之形狀。流程400可以包括選擇半導體晶片設計的佈局上的一個或多個相關區域422。在某些實施例中，該等相關區域被識別為晶片的被懷疑相應實體晶片中存在缺陷的區域。

流程400繼續基於該光罩視圖對製造晶片之製程440進行模擬。可以獲得包含關於製程(可以藉由該製程從光罩視圖製造半導體晶片設計)的技術檔案，和/或關於光罩視圖如何用於製造晶片的其他資訊。包含關於如何模擬晶片加工的資訊的製程流程442可以被包括在該技術檔案內。指示在各製造步驟中如何使用光罩視圖的各光罩的光罩佈局圖444也可以被包括在該技術檔案內。該製程流程可以描述製程的各步驟，包括各步驟如何與光罩交互和各步驟如何對最終晶片之結構做出貢獻。例如，該製程流程可以描述將定義厚度的金屬層沈積在整個晶片上之步驟，之後應用光阻材料層。然後，可以將特殊的光罩放置在該光阻層，從而暴露該光阻層內之設計。然後，另一個步驟可以清除所暴露的光阻材料，之後進行清除所暴露的金屬的蝕刻步驟。然後，可以清除剩餘的光阻材料從而留下總體上與所使用的成形光罩的形狀匹配的定義厚 度之金屬結構。

模擬設置446可以用於定義如何模擬製程流程的各步驟以便生成與實際實體製程結果近似匹配之三維結構。可以模擬整個製程以確定所製造的晶片中將包括什麼樣的實際結構，和各結構將具有什麼樣的形狀、厚度和相對位置。還可以為各結構識別製作結構的材料類型。例如，某些光罩還可以用於在最終晶片中所包括的材料中創造一圖案，如具體層上的矩形金屬導體。其他光罩可以用於可以不產生最終晶片中的材料、但仍然可以對最終晶片中所包括的材料之形狀、厚度、或其他特性具有影響之製程步驟。這種光罩的示例可以是用於蝕刻掉中間製程步驟中所使用的犧牲材料光罩。在其他情況下，各製程步驟可以改變各結構之形狀、厚度、尺寸、或其他特性，從而使得該等結構不再與光罩層中定義的形狀匹配。這種情況的示例係可以將結構的側面蝕刻掉的製程步驟，從而使結構更小，舉例來講，其可以使導體的寬度變窄。

該製程之模擬可以用於生成三維結構450。該模擬可以被稱為三維模擬。所模擬的結構可以包括全製程層(包括如聚乙烯、氧化物和低介電常數材料周圍的氮化物墊片這樣的結構)、以及接觸和金屬層。可以使用佈局中的資訊、技術檔案、以及模擬設置來模擬各結構的形狀以便近似地模擬實際製程所生成之形狀。儘管其他實施例可以為整個佈局生成三維結構，但可以為該佈局的子集生成三維結構，如為相關區域中的一個或多個區域。該三維結構可以包括各種三維物體，可以對該等物體加標籤或另外按照所製造的晶片中三維呈現物體的構造材料的類型對其進行識別。該三維結構可以包括每個三維物體之位置，從而使得，如果組裝該等三維物體，它們將代表可以從技術檔案內所包含的佈局製造的晶片的內部結構。該三維結構可以是晶片的內部結構之三維模擬。

已經生成該三維結構中的至少某部分之後，可以使用任何已知 的三維呈現技術呈現該三維結構的一個或多個視圖。在某些實施例中，可以為相關區域完成該呈現。在某些實施例中，可以為相關區域內的三維物體之子集執行該呈現。在至少一個實施例中，清除用氧化矽製作的三維物體，即，不被呈現，或被呈現成完全透明的。在某些實施例中，清除隱藏線，但在其他實施例中，隱藏線保持可見。在某些實施例中，可以用單色完成該呈現，但其他實施例可以使用顏色來代表各層和/或不同的材料。從而，該呈現可以基於包括結構生成的三維模擬。可以生成該三維結構的各視圖以說明使用者視覺化三維結構460。在某些實施例中，使用者能夠控制各三維物體的轉動、縮放、清除、切割平面的添加和/或清除，以及即時呈現的其他參數以更有效地視覺化該三維結構。該三維呈現可以是該三維結構的二維等距視圖或透視圖、該等三維物體的立體呈現或全像呈現以允許使用者獲得結構之真實三維視圖，或允許視覺化三維結構的任何其他類型之呈現。在不脫離所揭露概念之情況下，可以改變流程400中各步驟之順序、對其進行重複、省略等。流程400的各實施例可以被包括在非瞬態電腦可讀取儲存媒體中所包含的電腦程式產品中，該電腦程式產品包括一個或多個處理器可執行之程式碼。

第5圖為具有識別的相關區域的示例佈局。佈局500包括各種層，該等層各自可以包括為該層定義的一種或多種幾何形狀。一個層的形狀可以代表有待在製程(如光刻製程)的步驟中使用的各元素。取決於特定製程中層之用途，層可以或可以不代表最終晶片中的任何實體元件。取決於實施例，佈局500可以具有任何數量之層，但可以用不同的線類型、點刻圖案或顏色呈現兩個不同的層。取決於實施例，層中的各元件可以採取任何形狀。一第一層為深灰色的，並且包括矩形部510和矩形部512以及許多其他元件。以較淺的灰色代表一第二層，並且其包括矩形部514和不規則形狀部516(其被矩形部512部分地堵塞)以及許多其他元件。

為佈局500示出了三個相關區域。取決於實施例，可以藉由任何方法和出於任何原因選擇一第一相關區域520、一第二相關區域522和一第三相關區域524，但在某些實施例中，基於實體晶片上的電故障選擇相關區域。在至少一個實施例中，模擬可以用於生成會引起實體晶片中觀察到的故障之潛在缺陷，並且然後該等相關區域可以被選擇成包括該等潛在缺陷。在至少一個實施例中，使用光罩視圖CAD導航軟體選擇相關區域。

第6圖為示例晶片部分截面。晶片部分600可以代表一相關區域並且按透視圖在三維中被呈現。晶片部分600包括各層上呈現的三維結構，包括金屬導體610、二氧化矽612(被呈現成幾乎是透明的)、低介電常數材料614、金屬接點616、又一二氧化矽618(也被呈現成幾乎是透明的)、氮化物間隔件620、多晶矽線622、淺槽隔離(shallow trench isolation,STI)624以及塊狀矽626。可以使用如上所述的三維模擬器生成各結構，因此，呈現可以基於包括結構生成的三維模擬。該呈現可以包括在與晶片的表面相交並與該半導體晶片內的兩個或更多個點相交的平面上生成兩個或更多個切口，其中這兩個或更多個切口形成該三維視圖的相鄰邊緣。晶片部分600之三維呈現可以僅包括該晶片部分的層中某些層。例如，帶有金屬導體610的層上方的附加層可以被包括在佈局中，但不被呈現以便允許更清晰地看到其他各結構。

在某些實施例中，即時地生成三維視圖。在某些實施例中，使用者能夠即時地與三維視圖進行交互。該交互可以包括轉動三維視圖、和/或縮放三維視圖。在某些實施例中，使用者能夠交互地夠清除或包括各層、結構組或單獨的結構。使用者可以能夠通過三維視圖定義虛擬切口。第7圖中示出了在切割平面670處通過截面的切口的一個視圖。

第7圖為通過截面的示例切口。切口700為通過晶片的部分的截面之切片的二維視圖，如三維模擬所生成的。呈現可以包括生成通過三維視 圖的截面之切口。取決於實施例，切割平面(如切割平面670)可以被定位在任何位置處或在通過截面之角度下。示例切割平面670平行於X-Z平面，並垂直於Y軸，但某些實施例可以允許切割平面在不平行或垂直於X、Y和Z軸中的一個或多個軸之角度下。

切口700示出了金屬導體710、二氧化矽712、低介電常數材料714、金屬接點716、二氧化矽718、氮化物間隔件720、多晶矽線722、淺槽隔離(STI)724以及塊狀矽726的截面。切口700向使用者的呈現可以包括多個校準軸，如Z軸730和X軸732，該等軸可以包括可以對與實際晶片的切口的顯微照片進行比較有用的測量單位，如微米或奈米。模擬切口之呈現視圖可以與實體晶片中的相應切口的顯微照片比較以識別實體晶片中的缺陷。

第8圖為截面識別和呈現的系統圖。系統800包括連接到記憶體812上的一個或多個處理器810，該記憶體可以用於儲存電腦程式碼指令和/或數據。還可以包括顯示器814，該顯示器可以是任何電子顯示器，包括但不限於電腦顯示器、膝上型電腦螢幕、筆記本電腦螢幕、平板電腦螢幕、手機螢幕、移動裝置螢幕、帶有顯示器的遠端裝置、電視機、投影儀等等。設計的佈局820可以被儲存在電腦盤或另一個電腦儲存媒體上並且可以被獲得用於分析。描述了一種用於從佈局820製造實體晶片的半導體製程之技術檔案830也可以被儲存在電腦盤或其他電腦儲存媒體上並且也可以被獲得。還可以包括允許顯示佈局820的三維視圖之呈現模組840。可以包括導航模組850從而允許在實體晶片上移動故障分析探針站以導航至實體晶片的與佈局820的截面相對應的特定部分。在某些實施例中，該導航模組為呈現模組提供相關區域以進行呈現，但在其他實施例中，其他軟體或人類操作員可以向呈現模組840提供相關區域和向導航模組850提供相應的實體相關區域。在至少一個實施例中，藉由一個或多個處理器810完成呈現模組840和導航模組850的功能。

系統800可以包括用於電路故障分析的電腦程式產品，該電腦程式產品包括用於獲得半導體晶片設計的佈局之程式碼；用於獲得製程的技術檔案之程式碼，根據該製程製造該半導體晶片設計以生產實體晶片；用於識別有待故障分析的實體晶片的實體部分之程式碼；用於基於該佈局和該技術檔案呈現該半導體晶片設計的設計部分的三維視圖之程式碼，其中該設計部分與該實體部分相對應；以及用於導航至該實體晶片的實體部分之程式碼，其中對該設計部分進行三維呈現。

可以在一個或多個電腦系統上的一個或多個處理器上執行以上方法中的每種方法。實施例可以包括各種形式的分散式運算、用戶端/伺服器計算和基於雲端的計算。進一步地，將理解到，本揭露的流程圖中所包含的所描繪的步驟或方塊僅是說明性和解釋性的。可以在不脫離本揭露範圍情況下，修改、省略、重複或重排序該等步驟。進一步地，每個步驟可以包含一個或多個子步驟。雖然上述附圖和描述闡述了所揭露的系統的功能方面，但除非明確聲明或以另外方式從上下文中清楚，否則不應從該等描述中推斷軟體和/或硬體的具體實現方式或安排。軟體和/或硬體的所有這種安排旨在落入本揭露的範圍內。

方塊圖和流程圖圖示描繪了方法、設備、系統以及電腦程式產品。方塊圖和流程圖中的元件和元件的組合示出了功能、步驟、或方法之步驟組、設備、系統、電腦程式產品和/或電腦實施之方法。可以藉由電腦程式指令、藉由專用的基於硬體的電腦系統、藉由專用硬體和電腦指令的組合、藉由通用硬體和電腦指令的組合等實施任何和所有這種功能(此處通常被稱為「電路」、「模組」、或「系統」)。

執行上述電腦程式產品或電腦實施的方法中的任何一個的可程式設計設備可以包括一個或多個微處理器、微控制器、嵌入式微控制器、可程式設計數位訊號處理器、可程式設計裝置、可程式設計閘陣列、可程式設計陣 列邏輯、記憶體裝置、特定用途積體電路等等。每個可以適用於或被配置成用於處理電腦程式指令、執行電腦邏輯、儲存電腦數據等。

將理解到，電腦可以包括來自電腦可讀儲存媒體的電腦程式產品，並且將理解到，此媒體可以是內部的或外部的、可移除的和可置換的，或固定的。此外，電腦可以包括基本輸入/輸出系統(basic input/output system,BIOS)、韌體、作業系統、資料庫、或可以包括在此描述的軟體和硬體、與其進行介面連接，或對其進行支援的類似物。

本發明之實施例既不局限於常規電腦應用也不局限於運行它們的可程式設計設備。為了說明：所要求保護的發明的實施例可以包括光電腦、量子電腦、模擬電腦等等。電腦程式可以被載入到電腦上以產生可以執行所描繪的功能中的任何和所有功能的具體機器。此具體機器提供用於實施所描繪的功能中的任何和所有功能的裝置。

可以利用一個或多個電腦可讀取儲存媒體的任何組合，包括但不限於：用於儲存的非瞬態電腦可讀取儲存媒體；電子的、磁性的、光學的、電磁的、紅外的、或半導體電腦可讀取儲存媒體或以上內容的任何合適的組合；可攜式電腦磁片；硬碟；隨機存取記憶體(random access memory,RAM)、唯讀記憶體(read only memory,ROM)、可擦可程式設計唯讀記憶體(erasable programmable read only memory,EPROM)、快閃記憶體(Flash)、MRAM、FeRAM或相變記憶體；光纖；可攜式光碟；光儲存裝置；磁儲存裝置；或以上內容的任何合適的組合。在本檔案的上下文中，電腦可讀儲存媒體可以是可以包含或儲存用於由指令執行系統、設備、或裝置使用或結合其使用的程式。

將認識到，電腦程式指令可以包括電腦可執行程式碼。用於表達電腦程式指令的語言可以包括但不限於C、C++、Java、JavaScript^TM、ActionScript^TM、組合語言、Lisp、Perl、Tcl、Python、Ruby、硬體描述語言、資 料庫程式設計語言、功能程式設計語言、命令式程式設計語言等。在實施例中，電腦程式指令可以被儲存、編譯、或解釋以在電腦、可程式設計數據處理設備、處理器或處理器架構的異類組合等上運行。本發明的實施例可以無限制地採取基於網路的電腦軟體之形式，該基於網路之電腦軟體包括用戶端/伺服器軟體、軟體即服務、對等軟體等等。

在實施例中，電腦可以能夠執行包括多個程式或執行緒之電腦程式指令。可以幾乎同時執行多個程式或執行緒以增強處理器之利用和促進基本上同時之功能。藉由實現方式，在此描述的任何和所有方法、程式碼、程式指令等等可以在一個或多個執行緒中被實施，該等執行緒可以進而產生其他執行緒，該等執行緒可以本身具有與它們相關聯的特性。在某些實施例中，電腦可以基於優先順序或其他連續處理該等執行緒。

除非明確聲明或以另外方式從上下文中清楚，動詞「執行」和「處理」可以互換地使用以指示執行、處理、解釋、編譯、彙編、連結、載入或以上內容之組合。因此，執行或處理電腦程式指令、電腦可執行程式碼等等的實施例可以用所描述的方式中的任何和所有方式作用在該等指令或程式碼上。進一步地，所示方法旨在包括任何適用于致使一方或多方或實體執行步驟之方法。執行步驟或步驟的一部分的各方不需要位於具體地理位置或國界。例如，如果位於美國之實體致使在美國以外執行方法步驟、或其一部分，則可以認為借助因果實體在美國執行該方法。

雖然已經結合所示和詳細描述的較佳實施例揭露本發明，但對其各種修改和改進將對熟習該項技術者變得明顯。相應地，上述示例不應限制本發明之精神和範圍；而是其應在法律允許的最廣泛意義上理解。

Claims (53)

1. 一種包含在電腦可讀取媒體內用於電路故障分析之電腦程式產品，包括：用於識別有待故障分析的一實體晶片的一實體部分之程式碼，其中該識別係基於與該實體晶片相對應的一半導體晶片設計；用於呈現所識別的實體部分的一三維視圖之程式碼，其中該呈現包括在與該半導體晶片設計的一表面相交並與該半導體晶片設計內的兩個或更多個點相交的多個平面上生成兩個或更多個切口，其中這兩個或更多個切口形成該三維視圖之相鄰邊緣；以及用於導航至該實體晶片的實體部分之程式碼。
2. 如請求項1所述之電腦程式產品，其中，所述識別該實體部分基於對該實體晶片進行電分析。
3. 如請求項2所述之電腦程式產品，其中，該電分析識別運行中的一故障。
4. 如請求項3所述之電腦程式產品，更包括於用該實體晶片的成像來分析該故障之程式碼。
5. 如請求項1所述之電腦程式產品，其中，該實體部分之三維視圖的呈現具有該實體晶片的與該實體部分相對應的一設計部分。
6. 如請求項5所述之電腦程式產品，其中，該實體晶片為一半導體晶片。
7. 如請求項1所述之電腦程式產品，更包括用於獲得與該實體晶片相對應的半導體晶片設計的一佈局之程式碼。
8. 如請求項7所述之電腦程式產品，更包括用於將該佈局轉換成該半導體晶片設計的一光罩視圖之程式碼。
9. 如請求項7所述之電腦程式產品，更包括用於選擇該半導體晶片設計的佈局上的多個相關區域之程式碼。
10. 如請求項9所述之電腦程式產品，其中，該等相關區域基於該實體晶片的一電分析。
11. 如請求項10所述之電腦程式產品，其中，基於電路之評分生成該等相關區域。
12. 如請求項9所述之電腦程式產品，其中，使用對佈局點進行識別的一個或多個規則生成該等相關區域。
13. 如請求項9所述之電腦程式產品，其中，該實體部分基於該等相關區域中的一個或多個區域。
14. 如請求項7所述之電腦程式產品，更包括用於對該實體晶片的一表面進行評估以便與該佈局匹配之程式碼。
15. 如請求項1所述之電腦程式產品，其中，該呈現基於一包括結構生成之三維模擬。
16. 如請求項1所述之電腦程式產品，其中，即時地生成該三維視圖。
17. 如請求項1所述之電腦程式產品，更包括用於轉動該三維視圖之程式碼。
18. 如請求項1所述之電腦程式產品，更包括用於縮放該三維視圖之程式碼。
19. 如請求項1所述之電腦程式產品，其中，該呈現包括生成通過該三維視圖的一截面的一切口。
20. 如請求項1所述之電腦程式產品，其中，使用佈局驅動晶片導航軟體完成該導航。
21. 如請求項1所述之電腦程式產品，其中，該導航更包括將一探測位置移動至該實體晶片的實體部分。
22. 如請求項21所述之電腦程式產品，其中，該導航更包括分析該佈局內的多個佈局等級以確定該佈局上的多個目標點；識別該實體晶片上的那些目標點；以及確定該實體部分相對於該等目標點中的一個或多個目標點的一位置。
23. 如請求項1所述之電腦程式產品，更包括用於在一與該實體部分相對應的位置上在該實體晶片上執行一聚焦離子束程式之程式碼。
24. 如請求項1所述之電腦程式產品，更包括用於執行該實體晶片的與該實體部分相對應的一實體截面之程式碼。
25. 如請求項1所述之電腦程式產品，更包括用於基於使用該呈現之故障分析確定故障部件的採樣之程式碼。
26. 如請求項1所述之電腦程式產品，更包括用於識別該實體晶片的一故障截面之程式碼，其中該故障截面包括該實體部分。
27. 如請求項26所述之電腦程式產品，更包括用於檢測該實體部分內該實體晶片的一圖像中的一缺陷之程式碼。
28. 如請求項27所述之電腦程式產品，其中，該圖像基於光學成像、電子束成像或聚焦離子束成像。
29. 如請求項28所述之電腦程式產品，更包括用於使該圖像中的缺陷與用於具有一***的缺陷的實體晶片的一設計的網表的一電分析相關聯之程式碼。
30. 一種用於電路故障分析之電腦系統，包括：一個記憶體，該記憶體儲存多個指令；以及一個或多個處理器，連接到該記憶體上，其中該一個或多個處理器被配置成用於：識別有待故障分析的一實體晶片的一實體部分，其中該識別係基於與該實體晶片相對應的一半導體晶片設計；呈現所識別的實體部分的一三維視圖，其中該呈現包括在與該半導體晶片設計的一表面相交並與該半導體晶片設計內的兩個或更多個點相交的多個平面上生成兩個或更多個切口，其中這兩個或更多個切口形成該三維視圖之相鄰邊緣；以及導航至該實體晶片的實體部分。
31. 如請求項30所述之系統，其中，所述識別該實體部分基於對該實體晶片進行電分析，並且其中該電分析識別運行中的一故障。
32. 如請求項30所述之系統，其中，該實體部分的三維視圖的呈現具有該實體晶片的與該實體部分相對應的一設計部分。
33. 如請求項30所述之系統，其中，該一個或多個處理器被進一步配置成用於獲得與該實體晶片相對應的一半導體晶片設計的一佈局。
34. 如請求項33所述之系統，其中，該一個或多個處理器被進一步配置成用於將該佈局轉換成該半導體晶片設計的一光罩視圖。
35. 如請求項33所述之系統，其中，該一個或多個處理器被進一步配置成用於在該半導體晶片設計的佈局上選擇多個相關區域。
36. 如請求項33所述之系統，其中，該一個或多個處理器被進一步配置成用於對該實體晶片的一表面進行評估以便與該佈局匹配。
37. 如請求項30所述之系統，其中，該呈現基於一包括結構生成之三維模擬。
38. 如請求項30所述之系統，其中，該呈現包括生成通過該三維視圖的一截面的一切口。
39. 如請求項30所述之系統，其中，該一個或多個處理器被進一步配置成用於識別該實體晶片的一故障截面，其中該故障截面包括該實體部分。
40. 如請求項30所述之系統，其中，該一個或多個處理器被進一步配置成用於檢測該實體部分內該實體晶片的一圖像中的一缺陷。
41. 如請求項40所述之系統，其中，該一個或多個處理器被進一步配置成用於使該圖像中的缺陷與用於具有一***的缺陷的實體晶片的一設計的網表的一電分析相關聯。
42. 一種用於電路故障分析之電腦實施方法，包括：識別有待故障分析的一實體晶片的一實體部分，其中該識別係基於與該實體晶片相對應的一半導體晶片設計；呈現所識別的實體部分的一三維視圖，其中該呈現包括在與該半導體晶片設計的一表面相交並與該半導體晶片設計內的兩個或更多個點相交的多個平面上生成兩個或更多個切口，其中這兩個或更多個切口形成該三維視圖之相鄰邊緣；以及導航至該實體晶片的實體部分。
43. 如請求項42所述之方法，其中，所述識別該實體部分基於對該實體晶片進行電分析，並且其中該電分析識別運行中的一故障。
44. 如請求項42所述之方法，其中，該實體部分的三維視圖的呈現具有該實體晶片的與該實體部分相對應的一設計部分。
45. 如請求項42所述之方法，更包括獲得與該實體晶片相對應的一半導體晶片設計之佈局。
46. 如請求項45所述之方法，更包括將該佈局轉換成該半導體晶片設計的一光罩視圖。
47. 如請求項45所述之方法，更包括選擇該半導體晶片設計的佈局上的多個相關區域。
48. 如請求項45所述之方法，更包括對該實體晶片的一表面進行評估以便與該佈局匹配。
49. 如請求項42所述之方法，其中，該呈現基於一包括結構生成之三維模擬。
50. 如請求項42所述之方法，其中，該呈現包括生成通過該三維視圖的一截面的一切口。
51. 如請求項42所述之方法，更包括識別該實體晶片的一故障截面，其中該故障截面包括該實體部分。
52. 如請求項42所述之方法，更包括檢測該實體部分內該實體晶片的一圖像中的一缺陷。
53. 如請求項52所述之方法，更包括使該圖像中的缺陷與用於具有一***的缺陷的實體晶片之設計的網表的一電分析相關聯。