TWI533455B - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
TWI533455B
TWI533455B TW102144437A TW102144437A TWI533455B TW I533455 B TWI533455 B TW I533455B TW 102144437 A TW102144437 A TW 102144437A TW 102144437 A TW102144437 A TW 102144437A TW I533455 B TWI533455 B TW I533455B
Authority
TW
Taiwan
Prior art keywords
pillar region
epitaxial
doped pillar
doped
epitaxial structure
Prior art date
Application number
TW102144437A
Other languages
English (en)
Other versions
TW201436225A (zh
Inventor
zhong-ping Liao
Original Assignee
Silergy Semiconductor Technology Hangzhou Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silergy Semiconductor Technology Hangzhou Ltd filed Critical Silergy Semiconductor Technology Hangzhou Ltd
Publication of TW201436225A publication Critical patent/TW201436225A/zh
Application granted granted Critical
Publication of TWI533455B publication Critical patent/TWI533455B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

半導體裝置及其製造方法
本發明屬於半導體裝置領域，尤其係關於一種半導體裝置及其製造方法。
目前，在已知作為功率MOSFET的一類裝置中，一般通過減少MOSFET裝置的導通電阻來降低功率損耗，而擊穿電壓特性MOSFET裝置在反向電壓條件下的耐擊穿能力。由於導通電阻隨擊穿電壓的上升而指數上升，所以為了在提高耐壓的基礎上降低導通電阻，將超結引入功率MOSFET，如圖1所示，超結功率MOSFET包括位於功率MOSFET工作區的交替出現的P柱區3’和N柱區2’，形成PN柱形結構，所述PN柱形結構通過在n-磊晶層2中形成，所述n-磊晶層2形成在n+半導體基板1之上。同時，超結功率MOSFET在n-磊晶層2上還包括閘極堆疊層5、覆蓋閘極堆疊層5的金屬層6和n-磊晶層2表面的氧化層7，所述閘極堆疊層5包括閘極氧化層51和閘極52。對於普通的均勻摻雜n-磊晶層2來說，功率MOSFET中交替的P柱區和N柱區處於理想的電荷平衡 狀態(CPWP=CNWN，其中CP和CN分別表示P柱區和N柱區的摻雜濃度，而WP和WN分別表示與摻雜濃度相對應的柱區的寬度)，當所述PN柱形結構在裝置處於反向阻斷狀態時，這些區在反向電壓條件下可以橫向相互耗盡，降低電場，從而提高耐壓。
為了獲得高性能的超結功率MOSFET，其製程實現的難度較大。常規“超結”結構是採用多次磊晶，多次注入製程形成n-磊晶層3X(X代表磊晶或者離子注入的序數)和離子注入區域2X，如圖2a；然後經過退火製程擴散形成P柱區3’和N柱區2’，如圖2b。由於功率MOSFET耐壓越高，所需縱向P柱區3’和N柱區2’越深，因而製作深P柱區3’和N柱區2’磊晶注入的次數越多，製程難度越大，成本越高，且難以形成窄條形狀，導通電阻也無法減小。
為了降低製程難度、節省成本獲得高性能的超結功率MOSFET，常規“超結”結構還可以採用溝槽填充(trench-refilled)製程：形成n+半導體基板1；在n+半導體基板1上形成n-磊晶層2；在n-磊晶層2上蝕刻槽型結構；在槽型結構中填充P型矽形成P柱。然而，在實際的製造過程中，trench-refilled製程為了保證刻槽後的P型矽能夠順利填充，通常溝槽本身會有一定的角度，如圖3所示，因此在溝槽斜角的作用下，溝槽結構填充完成之後的P柱區3’的垂直剖面結構為倒梯形，其上方表面處寬、底部窄。P柱區3’的上方表面處和底部的P劑量分別用CPWP- top和CPWP-bottom表示，在N柱區2’的上方表面處和底部的N劑量分別用CNWN-top和CNWN-bottom表示。由於所述溝槽斜角造成了P柱區3’的上方表面劑量較高而底部劑量較少；而N柱區2’在表面劑量較少而底部劑量較高，從而使CPWP-top>CNWN-top、CPWP-bottom<CNWN-bottom，造成PN柱結構表面和底部的電荷不平衡。
本發明的目的在於提供一種半導體裝置及其製造方法，既能降低製造製程難度、控制成本，在提高耐壓的基礎上降低導通電阻，又能保證半導體裝置中交替出現的第一摻雜柱區和第二摻雜柱區處於電荷平衡狀態。
為了解決上述問題，本發明提供一種半導體裝置，包括：在水平方向交替排列的第一摻雜柱區和第二摻雜柱區；其中所述第一摻雜柱區的摻雜濃度在垂直方向上由下至上依次遞增，所述第二摻雜柱區的側壁形成一倒梯形結構。
進一步的，所述半導體裝置包括：半導體基板和磊晶結構；其中，所述磊晶結構位於所述半導體基板之上，所述磊晶結構的摻雜濃度在垂直方向上由下至上依次遞增；所述第二摻雜柱區形成於所述磊晶結構中，所述第二摻雜柱區之間的磊晶結構作為所述第一摻雜柱區。
可選的，所述磊晶結構為單層結構，所述磊晶結構的 摻雜濃度為由下至上依次連續遞增的梯形分佈。
可選的，所述磊晶結構包括至少兩個磊晶層，每個所述磊晶層的摻雜濃度為均勻分佈，並按照由下至上的次序將每個所述磊晶層的摻雜濃度依次遞增。
進一步的，所述第二摻雜柱區和所述第一摻雜柱區形成具有條形結構、圓形結構或蜂窩式結構的水平橫面結構，其中，在所述蜂窩式結構中，所述第一摻雜柱區環繞所述第二摻雜柱區。
為了達到本發明的另一方面，還提供一種具有超結結構的半導體裝置的製造方法，包括如下步驟：形成第一摻雜柱區，所述第一摻雜柱區的摻雜濃度在垂直方向上由下至上依次遞增；形成倒梯形溝槽結構，並注入具有摻雜物的填充物形成第二摻雜柱區，其中所述第一摻雜柱區和第二摻雜柱區在水平方向交替排列。
進一步的，所述半導體裝置的製造方法包括：提供一半導體基板；在所述半導體基板上生長一磊晶結構，所述磊晶結構的摻雜濃度由下至上依次遞增；沿所述磊晶結構的頂部向所述半導體基板蝕刻，在所述磊晶結構中形成間隔互相分開的所述倒梯形溝槽結構；向所述倒梯形溝槽結構中注入具有摻雜物的填充物形成第二摻雜柱區；所述第二摻雜柱區之間的磊晶結構作為所述第一摻雜柱區。
可選的，所述磊晶結構為單層結構，所述磊晶結構的 摻雜濃度為由下至上依次遞增的梯形分佈。
可選的，所述磊晶結構包括：在所述半導體基板上依次生長至少兩個磊晶層，每個所述磊晶層的摻雜濃度為均勻分佈，並按照由下至上的次序將每個所述磊晶層的摻雜濃度依次遞增。
進一步的，所述第二摻雜柱區和所述第一摻雜柱區形成具有條形結構、圓形結構或蜂窩式結構的水平橫面結構，其中，在所述蜂窩式結構中，所述第一摻雜柱區環繞所述第二摻雜柱區。
與現有技術相比，本發明公開的一種半導體裝置及其製造方法，其中第一摻雜柱區的摻雜濃度在垂直方向上由下至上依次遞增，而第二摻雜柱區的側壁為倒梯形結構與之對應。實際應用中，可以對磊晶結構進行最佳化，使磊晶結構的摻雜濃度由下至上依次遞增，也就是說，磊晶結構的摻雜濃度形成了梯度，然後在磊晶結構中形成下窄上寬的第二摻雜柱區，第二摻雜柱區之間的磊晶結構作為第一摻雜柱區。這樣構成的超結結構在每個深度處都能夠獲得電荷平衡，從而在同等摻雜濃度下可以獲得更大的擊穿電壓。
1‧‧‧n+半導體基板
2‧‧‧n-磊晶層
2’‧‧‧N柱區
3’‧‧‧P柱區
5‧‧‧柵極堆疊層
6‧‧‧金屬層
7‧‧‧氧化層
51‧‧‧閘極氧化層
52‧‧‧閘極
100‧‧‧半導體基板
200‧‧‧磊晶結構
300‧‧‧第二摻雜柱區
400‧‧‧第一摻雜柱區
201‧‧‧磊晶層
202‧‧‧磊晶層
203‧‧‧磊晶層
20(n-1)‧‧‧磊晶層
20n‧‧‧磊晶層
601‧‧‧閘極氧化層
602‧‧‧閘極
700‧‧‧基體層
800‧‧‧源極
900‧‧‧源極電極
1000‧‧‧氧化層
θ‧‧‧溝槽斜角
CN-top‧‧‧頂部濃度
CN-bottom‧‧‧底部濃度
CP‧‧‧P柱區的摻雜濃度
CN‧‧‧N柱區的摻雜濃度
WP‧‧‧摻雜濃度相對應的柱區的寬度
WN‧‧‧摻雜濃度相對應的柱區的寬度
2X‧‧‧離子注入區域
21‧‧‧離子注入區域；離子注入的序數=1
22‧‧‧離子注入區域；離子注入的序數=2
23‧‧‧離子注入區域；離子注入的序數=3
24‧‧‧離子注入區域；離子注入的序數=4
25‧‧‧離子注入區域；離子注入的序數=5
3X‧‧‧n-磊晶層
31‧‧‧n-磊晶層；磊晶注入的序數=1
32‧‧‧n-磊晶層；磊晶注入的序數=2
33‧‧‧n-磊晶層；磊晶注入的序數=3
34‧‧‧n-磊晶層；磊晶注入的序數=4
35‧‧‧n-磊晶層；磊晶注入的序數=5
圖1為常規具有超結結構的半導體裝置的截面示意圖；圖2a為多次磊晶，多次注入製程的示意圖； 圖2b為圖2a所示的製程經過退火後擴散形成的具有超結結構的半導體裝置的示意圖；圖3為溝槽填充製程形成的半導體裝置中P柱區的示意圖；圖4為依據本發明一實施例的半導體裝置的製造方法的流程示意圖；圖5為依據本發明一實施例的半導體裝置的示意圖；圖6為圖5對應的水平截面結構示意圖；圖7為依據本發明另一實施例的半導體裝置的製造方法的流程示意圖；圖8A為圖5所示實施例中採用單層磊晶結構時的摻雜濃度的梯度示意圖；圖8B為圖5所示實施例中採用多層磊晶結構時的摻雜濃度的梯度示意圖；圖9為依據本發明又一實施例的半導體裝置的示意圖。
為使本發明的上述目的、特徵和優點能夠更加明顯易懂，下面結合附圖對本發明的具體實施方式做詳細的說明。
在下面的描述中闡述了很多具體細節以便於充分理解本發明。但是本發明能夠以很多不同於在此描述的其它方式來實施，本領域技術人員可以在不違背本發明內涵的情 況下做類似推廣，因此本發明不受下面公開的具體實施的限制。
實施例一
下面以圖4所示的流程示意圖為例，結合圖5和圖6，對本發明提供的一種半導體裝置的製造方法進行詳細分析。所述半導體裝置的製造方法，包括如下步驟：
S1：形成第一摻雜柱區，所述第一摻雜柱區的摻雜濃度在垂直方向上由下至上依次遞增。
參見圖5，形成摻雜濃度在垂直方向上(垂直方向即y方向)由下至上依次遞增的第一摻雜柱區400。
S2：形成倒梯形溝槽結構，並注入具有摻雜物的填充物形成第二摻雜柱區，其中，所述第一摻雜柱區和第二摻雜柱區在水平方向交替排列。
參見圖5，形成倒梯形溝槽結構，並向所述倒梯形溝槽結構注入具有摻雜物的填充物形成第二摻雜柱區300。所述第二摻雜柱區300的側壁為倒梯形結構。
所述填充物的摻雜物與所述第一摻雜柱區400中的摻雜物類型相反，即所述第一摻雜柱區400的摻雜物為P型，則所述填充物中的摻雜物為N型，如所述第一摻雜柱區400的摻雜物為N型，則所述填充物中的摻雜物為P型，優選的，所述填充物中的摻雜物為P型，即所述填充物為矽。
相鄰的所述第一摻雜柱區400與第二摻雜柱區300形 成超結結構，參見圖6，所述第二摻雜柱區300和所述第一摻雜柱區400形成具有條形結構、圓形結構或蜂窩式結構的水平橫面結構，其中，在所述蜂窩式結構中，所述第一摻雜柱區400環繞所述第二摻雜柱區300。
參見圖5，由於所述第一摻雜柱區400的摻雜濃度在垂直方向上由下至上依次遞增的，與常規技術形成的具有超結結構的半導體裝置相比，可以避免所述第一摻雜柱區400在上方表面劑量較少而底部劑量較高的問題，使得所述第一摻雜柱區400和第二摻雜柱區300構成的超結結構在每個深度處都能夠獲得電荷平衡，從而在同等摻雜濃度下可以獲得更大的擊穿電壓。
在完成實施例一之後，形成了一半導體裝置，包括：在水平方向交替排列的第一摻雜柱區400和第二摻雜柱區300；其中所述第一摻雜柱區400的摻雜濃度在垂直方向上由下至上依次遞增，所述第二摻雜柱區300的側壁形成一倒梯形結構。
實施例二
下面以圖7所示的流程示意圖為例，結合圖5、圖8A和圖8B，對本發明提供的另一種半導體裝置的製造方法進行詳細分析。所述半導體裝置的製造方法，包括如下步驟：
S1：提供一半導體基板。
參見圖5，提供一半導體基板100。所述半導體基板 100可以是高濃度N型(n+)基板。
S2：在所述半導體基板上生長一磊晶結構，所述磊晶結構的摻雜濃度由下至上依次遞增。
參見圖5，在所述半導體基板100上，可以磊晶生長一摻雜濃度如圖8A所示的單層磊晶結構，也可以多次磊晶生長出摻雜濃度如圖8B所示的多層磊晶結構。參見圖8A，若所述磊晶結構200為單層結構，其摻雜濃度按照由下至上連續依次遞增，在製程過程中，這種單層的磊晶可以在半導體基板上通過一次磊晶生長形成。參見圖8B，若所述磊晶結構200不是單層結構時，其包括多個磊晶層201、202、203......20(n-1)、20n(n大於1的自然數)。其中每個所述磊晶層的摻雜濃度為均勻分佈，並按照由下至上的次序，每個所述磊晶層的摻雜濃度依次遞增。在製程過程中，多層的磊晶結構為在半導體基板上多次磊晶生長形成，一般可以選擇2到3個磊晶層。
在磊晶生長過程中，使每個磊晶層中摻雜物的濃度分佈在同一水平方向是均勻的，但在垂直方向上(即y方向)由下至上卻是依次遞增的，設所述磊晶結構中的摻雜物在上方表面處和底部濃度分別為CN-top和CN-bottom，參見圖8A和8B，即所述磊晶結構滿足斜率濃度，具有濃度梯度，這使得所述磊晶結構的頂部濃度大於其底部濃度，即CN-top>CN-bottom。
S3：沿所述磊晶結構的頂部向所述半導體基板蝕刻，在所述磊晶結構中形成間隔互相分開的所述倒梯形溝槽結 構。
參見圖5，沿所述磊晶結構200的頂部向所述半導體基板100蝕刻，在所述磊晶結構200中形成間隔互相分開的倒梯形溝槽結構。在刻槽的過程中，倒梯形溝槽結構的側表面與所述水平方向具有溝槽斜角θ，可以選擇θ=87°~89°，保證刻槽後的填充物能夠順利填充，這樣整個溝槽形成了上寬下窄且垂直剖面結構為倒梯形的結構。在本實施例中，僅為方便說明本發明的優點和效果，並不限定於溝槽斜角的大小，在實際半導體裝置的製造過程中，根據實際製程要求，所述倒梯形溝槽結構的側表面與所述水平方向之間的斜角可以變更。
S4：向所述倒梯形溝槽結構中注入具有摻雜物的填充物形成第二摻雜柱區，所述第二摻雜柱區之間的磊晶結構作為所述第一摻雜柱區。
參見圖5，向所述倒梯形溝槽結構中注入具有摻雜物的填充物形成間隔互相分開的第二摻雜柱區300，所述第二摻雜柱區300之間的磊晶結構200作為所述第一摻雜柱區400，使得所述第二摻雜柱區300和第一摻雜柱區400在水平方向上交替排列，而相鄰的所述第二摻雜柱區300和第一摻雜柱區400之間形成超結結構。
所述填充物的摻雜物與所述第一摻雜柱區400中的摻雜物類型相反，在本實施例中，所述第一摻雜柱區的摻雜物為N型(形成n-磊晶)，則所述第二摻雜柱區的摻雜物為P型(形成P型柱)，實際上，當第一摻雜柱區的摻 雜物為P型(形成P-磊晶)時，相應的，可以在溝槽中注入N型摻雜物。
由於所述第二摻雜柱區300為倒梯形結構，造成所述第二摻雜柱區300由下至上的劑量增多，為了使所述第一摻雜柱區400與所述第二摻雜柱區300在由下至上的每一個yn的位置處的電荷平衡，則所述第一摻雜柱區400中的摻雜斜率濃度分佈應當滿足條件：CPWP(yn)=CNWN(yn)，CP和CN分別表示第二摻雜柱區300和第一摻雜柱區400的摻雜濃度，而WP和WN分別表示與摻雜濃度相對應的柱區的寬度。由於所述第一摻雜柱區400的摻雜濃度由下至上依次遞增，也就是說，通過調節所述第一摻雜柱區400的摻雜濃度梯度，如圖8A或8B所示，可以使所述第一摻雜柱區400與所述第二摻雜柱區300在同一yn的位置處具有相等的電荷，使超結結構中的第二摻雜柱區300與第一摻雜柱區400在每個深度處獲得的電荷平衡，從而在同等摻雜濃度下可以獲得更大的擊穿電壓。
在完成實施例二之後，形成了另一半導體裝置，包括：半導體基板100和磊晶結構200；其中，所述磊晶結構200位於所述半導體基板100之上，所述磊晶結構200的摻雜濃度在垂直方向上由下至上依次遞增；所述第二摻雜柱區300形成於所述磊晶結構200中，所述第二摻雜柱區300之間的磊晶結構200作為所述第一摻雜柱區400。
實施例三
在完成實施例一和實施例二之後，結合附圖9，所述半導體裝置的製造方法還包括：S31：在所述第一摻雜柱區400上形成閘極氧化層601。在形成閘極氧化層601之間，還需要在水平方向的全表面上對所述第二摻雜柱區300中填充物進行平坦化，以使所述第二摻雜柱區300和第一摻雜柱區400的表面在同一水平上。
S32：在所述閘極氧化層601上形成閘極602。由上至下蝕刻所述閘極602，在對應於所述第二摻雜柱區300的部位暴露出所述第二摻雜柱區300的表面，形成開口，所述開口的橫向寬度小於或等於所述溝槽的上方表面處的橫向寬度。
S33：通過使用閘極602作為掩膜，沿所述開口在所述第二摻雜柱區300的上部區域內進行P型離子注入，在所述第二摻雜柱區的上部區域且位於所述閘極下兩側的部位形成基體層700，並使所述閘極602的兩端部和所述基體層700的一部分重疊。
S34：在所述基體層700內注入N型摻雜物，在所述基體層700內形成至少一個源極800。所述源極800可以是高濃度N型(n+)雜質區，也可以在所述基體層700內形成兩個所述源極800。
S35：在所述基體層700、閘極氧化層601和閘極602的表面上，覆蓋金屬層形成源極電極900，通過光刻製程，形成孔，以將所述基體層700的包括源極800的上表 面暴露，從而使所述源極電極900電連接到所述基體層700中的至少一個源極800。
S36：在所述源極電極900和基體層700的表面上形成氧化層1000。
由此，參見圖9，又一半導體裝置還包括：閘極氧化層601，所述閘極氧化層601形成在所述第一摻雜柱區400上；閘極602，所述閘極602形成所述閘極氧化層601上；基體層700，所述基體層700形成在所述第二摻雜柱區300的上部區域內；至少一個源極800，所述源極800在所述基體層700內形成；源極電極900，所述源極電極900形成在所述基體層700、閘極氧化層601和閘極602的表面上，且電連接到所述基體層700中的至少一個源極800；氧化層1000，所述氧化層1000形成在源極電極900和基體層700的表面上；其中，所述基體層700形成在所述閘極602下的兩側，且所述閘極602的兩端部和所述基體層700的一部分重疊。
本發明雖然以較佳實施例公開如上，但其並不是用來限定申請專利範圍，任何本領域技術人員在不脫離本發明的精神和範圍內，都可以做出可能的變動和修改，因此本 發明的保護範圍應當以本發明申請專利範圍所界定的範圍為準。
100‧‧‧半導體基板
200‧‧‧磊晶結構
300‧‧‧第二摻雜柱區
400‧‧‧第一摻雜柱區

Claims (8)

  1. 一種半導體裝置，包括：在水平方向交替排列的第一摻雜柱區和第二摻雜柱區，所述第一摻雜柱區的摻雜濃度在垂直方向上由下至上依次遞增，所述第二摻雜柱區的側壁形成一倒梯形結構，其中所述側壁與所述水平方向形成斜角介於87°-89°；以及半導體基板和磊晶結構，所述磊晶結構位於所述半導體基板之上，所述磊晶結構的摻雜濃度在垂直方向上由下至上依次遞增，所述第二摻雜柱區形成於所述磊晶結構中，所述第二摻雜柱區之間的磊晶結構作為所述第一摻雜柱區，其中所述第二摻雜柱區之深度小於所述磊晶結構之深度。
  2. 如申請專利範圍第1項所述的半導體裝置，其中，所述磊晶結構為單層結構，所述磊晶結構的摻雜濃度為由下至上依次連續遞增的梯形分佈。
  3. 如申請專利範圍第1項所述的半導體裝置，其中，所述磊晶結構包括至少兩個磊晶層，每個所述磊晶層的摻雜濃度為均勻分佈，並按照由下至上的次序將每個所述磊晶層的摻雜濃度依次遞增。
  4. 如申請專利範圍第1項所述的半導體裝置，其中，所述第二摻雜柱區和所述第一摻雜柱區形成具有條形結構、圓形結構或蜂窩式結構的水平橫面結構，其中，在所述蜂窩式結構中，所述第一摻雜柱區環繞所述第二摻雜 柱區。
  5. 一種半導體裝置的製造方法，包括如下步驟：提供一半導體基板；在所述半導體基板上生長一磊晶結構，所述磊晶結構的摻雜濃度由下至上依次遞增；形成第一摻雜柱區，所述第一摻雜柱區的摻雜濃度在垂直方向上由下至上依次遞增；沿所述磊晶結構的頂部向所述半導體基板蝕刻，在所述磊晶結構中形成間隔互相分開的倒梯形溝槽結構；向所述倒梯形溝槽結構中注入具有摻雜物的填充物形成第二摻雜柱區，所述第二摻雜柱區之間的磊晶結構作為所述第一摻雜柱區，其中，所述第一摻雜柱區和第二摻雜柱區在水平方向交替排列，其中所述倒梯形溝槽結構之側壁與所述水平方向形成斜角介於87°-89°，且所述第二摻雜柱區之深度小於所述磊晶結構之深度。
  6. 如申請專利範圍第5項所述的半導體裝置的製造方法，其中，所述磊晶結構為單層結構，所述磊晶結構的摻雜濃度為由下至上依次遞增的梯形分佈。
  7. 如申請專利範圍第5項所述的半導體裝置的製造方法，其中，所述磊晶結構包括：在所述半導體基板上依次生長至少兩個磊晶層，每個所述磊晶層的摻雜濃度為均勻分佈，並按照由下至上的次序將每個所述磊晶層的摻雜濃度依次遞增。
  8. 如申請專利範圍第5項所述的半導體裝置的製造方法，其中，所述第二摻雜柱區和所述第一摻雜柱區形成具有條形結構、圓形結構或蜂窩式結構的水平橫面結構，其中，在所述蜂窩式結構中，所述第一摻雜柱區環繞所述第二摻雜柱區。
TW102144437A 2013-03-07 2013-12-04 Semiconductor device and manufacturing method thereof TWI533455B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013100733101A CN103151384A (zh) 2013-03-07 2013-03-07 一种半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
TW201436225A TW201436225A (zh) 2014-09-16
TWI533455B true TWI533455B (zh) 2016-05-11

Family

ID=48549350

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102144437A TWI533455B (zh) 2013-03-07 2013-12-04 Semiconductor device and manufacturing method thereof

Country Status (3)

Country Link
US (1) US20140252456A1 (zh)
CN (1) CN103151384A (zh)
TW (1) TWI533455B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI781308B (zh) * 2018-05-11 2022-10-21 日商富士電機股份有限公司 半導體裝置之製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9070763B1 (en) * 2014-03-26 2015-06-30 Vanguard International Semiconductor Corporation Semiconductor device layout structure
CN104241376B (zh) 2014-09-01 2017-12-05 矽力杰半导体技术(杭州)有限公司 超结结构及其制备方法和半导体器件
JP2016066669A (ja) * 2014-09-24 2016-04-28 住友電気工業株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
TWI562377B (en) * 2014-11-04 2016-12-11 Macronix Int Co Ltd Semiconductor device and method for fabricating the same
US9755058B2 (en) * 2015-02-27 2017-09-05 D3 Semiconductor LLC Surface devices within a vertical power device
CN106158922A (zh) * 2015-04-13 2016-11-23 北大方正集团有限公司 一种超结半导体器件的外延片及其制作方法
CN107482060A (zh) * 2016-06-08 2017-12-15 深圳尚阳通科技有限公司 超结器件及其制造方法
CN109755292B (zh) * 2017-11-08 2022-08-16 深圳尚阳通科技有限公司 超结器件及其制造方法
CN109755315B (zh) * 2017-11-08 2022-08-16 深圳尚阳通科技有限公司 超结器件及其制造方法
CN109755291B (zh) * 2017-11-08 2022-08-16 深圳尚阳通科技有限公司 超结器件及其制造方法
CN109755314B (zh) * 2017-11-08 2022-08-16 深圳尚阳通科技有限公司 超结器件及其制造方法
CN109755316B (zh) * 2017-11-08 2022-08-16 深圳尚阳通科技有限公司 超结器件及其制造方法
CN111200010B (zh) * 2018-11-20 2023-09-29 深圳尚阳通科技股份有限公司 超结器件及其制造方法
CN111341827A (zh) * 2018-12-18 2020-06-26 深圳尚阳通科技有限公司 N型超结器件及其制造方法
CN110459598A (zh) * 2019-08-30 2019-11-15 电子科技大学 一种超结mos型功率半导体器件及其制备方法
CN112768522A (zh) * 2019-11-01 2021-05-07 南通尚阳通集成电路有限公司 超结器件及其制造方法
CN111293177A (zh) * 2020-02-28 2020-06-16 电子科技大学 一种功率半导体器件
CN113540205A (zh) * 2020-04-13 2021-10-22 上海新微技术研发中心有限公司 半导体器件结构
CN113327976A (zh) * 2021-05-08 2021-08-31 深圳市威兆半导体有限公司 超结功率mosfet的制备方法
TWI804303B (zh) * 2022-05-06 2023-06-01 國立陽明交通大學 寄生接面場效電晶體阻抗的降低方法
CN116722033A (zh) * 2023-08-11 2023-09-08 深圳天狼芯半导体有限公司 一种具有改进型p柱的超结肖特基二极管及制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1019720B (zh) * 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
JP4304433B2 (ja) * 2002-06-14 2009-07-29 富士電機デバイステクノロジー株式会社 半導体素子
DE10245049B4 (de) * 2002-09-26 2007-07-05 Infineon Technologies Ag Kompensationshalbleiterbauelement
JP4939760B2 (ja) * 2005-03-01 2012-05-30 株式会社東芝 半導体装置
JP2007012977A (ja) * 2005-07-01 2007-01-18 Toshiba Corp 半導体装置
KR101121574B1 (ko) * 2010-01-12 2012-03-06 (주) 트리노테크놀로지 전하 균형 전력 디바이스 및 그 제조 방법
CN101872783B (zh) * 2010-05-28 2015-01-07 上海华虹宏力半导体制造有限公司 垂直超结双扩散金属氧化物半导体器件及制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI781308B (zh) * 2018-05-11 2022-10-21 日商富士電機股份有限公司 半導體裝置之製造方法

Also Published As

Publication number Publication date
US20140252456A1 (en) 2014-09-11
TW201436225A (zh) 2014-09-16
CN103151384A (zh) 2013-06-12

Similar Documents

Publication Publication Date Title
TWI533455B (zh) Semiconductor device and manufacturing method thereof
US11588016B2 (en) Semiconductor device having a super junction structure and method of manufacturing the same
JP5052025B2 (ja) 電力用半導体素子
TWI399858B (zh) 半導體結構
TWI422012B (zh) Semiconductor power device and method for preparing semiconductor power device thereof
TWI539598B (zh) 用於在半導體基板上製備半導體功率元件之方法及半導體功率元件
US7372100B2 (en) Semiconductor device
CN107482061B (zh) 超结器件及其制造方法
TWI388059B (zh) The structure of gold-oxygen semiconductor and its manufacturing method
TWI553861B (zh) High withstand voltage semiconductor device
US20110101446A1 (en) Staggered column superjunction
KR101929639B1 (ko) 측면 확산된 금속 산화 반도체 디바이스 및 그 제조 방법
TW201330250A (zh) 半導體裝置及其製造方法
JP2011204796A (ja) 半導体装置およびその製造方法
JPWO2014061367A1 (ja) 炭化珪素半導体装置およびその製造方法
WO2018107429A1 (zh) 超结器件及其制造方法
CN112864246B (zh) 超结器件及其制造方法
JP5559232B2 (ja) 電力用半導体素子
CN110212018B (zh) 超结结构及超结器件
WO2022078248A1 (zh) 超结器件及其制造方法
TW201707067A (zh) 半導體裝置及半導體裝置的製造方法
CN112786677A (zh) 超结器件及其制造方法
US9379180B2 (en) Super junction for semiconductor device and method for manufacturing the same
CN113488389B (zh) 一种沟槽栅双层超结vdmosfet半导体器件及其制备方法
JP5691550B2 (ja) 半導体装置