KR20200018301A - 수직 전원 장치의 접촉 임플란트 외부 확산 감소를 위한 산소 삽입형 Si 층 - Google Patents

수직 전원 장치의 접촉 임플란트 외부 확산 감소를 위한 산소 삽입형 Si 층 Download PDF

Info

Publication number
KR20200018301A
KR20200018301A KR1020190095874A KR20190095874A KR20200018301A KR 20200018301 A KR20200018301 A KR 20200018301A KR 1020190095874 A KR1020190095874 A KR 1020190095874A KR 20190095874 A KR20190095874 A KR 20190095874A KR 20200018301 A KR20200018301 A KR 20200018301A
Authority
KR
South Korea
Prior art keywords
contact
contact trench
trench
region
semiconductor device
Prior art date
Application number
KR1020190095874A
Other languages
English (en)
Inventor
올리버 블랭크
토마스 페일
베른하르드 골러
로버트 하세
실바인 레오만트
안드레아스 메이세르
마틴 포엘즐
맥시밀리언 로에슈
Original Assignee
인피니언 테크놀로지스 오스트리아 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 오스트리아 아게 filed Critical 인피니언 테크놀로지스 오스트리아 아게
Publication of KR20200018301A publication Critical patent/KR20200018301A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

반도체 장치는 Si 기판 내로 연장되는 게이트 트렌치와, 게이트 트렌치의 측벽을 따라 연장되는 채널 영역을 포함하여 Si 기판 내에 형성된 바디 영역과, 바디 영역 위의 Si 기판 내의 소스 영역과, Si 기판 내로 연장되고 소스 영역의 일부 및 바디 영역의 일부에 의해 게이트 트렌치로부터 분리되는 접촉 트렌치 - 접촉 트렌치는 접촉 트렌치의 측벽에서 소스 영역 및 접촉 트렌치의 바닥부에서 고농도로 도핑된 바디 접촉 영역과 접촉하는 전기 전도성 재료로 채워짐 -, 및 접촉 트렌치의 측벽을 따라 형성되고, 고농도로 도핑된 바디 접촉 영역과 채널 영역 사이에 배치되며, Si 및 산소 도핑된 Si의 교번층들을 포함하는 확산 장벽 구조를 포함한다.

Description

수직 전원 장치의 접촉 임플란트 외부 확산 감소를 위한 산소 삽입형 Si 층{OXYGEN INSERTED SI-LAYERS FOR REDUCED CONTACT IMPLANT OUTDIFFUSION IN VERTICAL POWER DEVICES}
트렌치 기반 트랜지스터의 크기가 축소됨에 따라, 고농도로 도핑된 소스/바디 접촉이 채널 영역 근처의 순체(net body) 도핑에 미치는 영향은 더욱 중요해진다. 바디 도핑에 비해 2-3배 크기의 더 높은 도핑 레벨을 갖는 소스/바디 접촉 확산의 더 넓은 측면 분포에 대하여, 장치의 Vth(임계 전압) 및 RonA(온 상태 저항)가 증가한다. 소스/바디 접촉부와 채널 영역 사이의 거리를 증가시키면, 높은 드레인 전압에서 바디가 고갈되어 높은 DIBL(Drain-Induced Barrier Lowering)을 초래할 수 있다. 더우기, 이러한 역효과(높은 Vth, 높은 RonA 및 높은 DIBL)를 피하기 위해, 트렌치 폭과 접촉 폭 모두에 대한 프로세스 윈도우 변화(process window variation)뿐만 아니라 접촉 오정렬(misalignment)이 더욱 작아져야 한다.
따라서, 소스/바디 접촉 도핑의 측방향으로의 외부 확산(lateral out-diffusion)에대한 보다 우수한 제어가 바람직하다.
반도체 장치의 일 실시예에 따르면, 상기 반도체 장치는, Si 기판 내로 연장되는 게이트 트렌치와, Si 기판 내에 있고 게이트 트렌치의 측벽을 따라서 연장되는 채널 영역을 포함하는 바디 영역과, Si 기판 내에서 바디 영역 위에 있는 소스 영역과, Si 기판 내로 연장되고 소스 영역의 일부 및 바디 영역의 일부에 의해 게이트 트렌치로부터 분리되는 접촉 트렌치 - 여기서, 접촉 트렌치는 접촉 트렌치의 측벽에서 소스 영역 및 접촉 트렌치의 바닥부에서 고농도로 도핑된 바디 접촉 영역과 접촉하는 전기 전도성 재료로 채워짐 -, 및 접촉 트렌치의 측벽을 따라 형성되고, 고농도로 도핑된 바디 접촉 영역과 채널 영역 사이에 배치되며, Si 및 산소 도핑된 Si의 교번층들(alternating layers)을 포함하는 확산 장벽 구조를 포함한다.
일 실시예에서, 확산 장벽 구조는 접촉 트렌치의 바닥부를 따라 연장될 수 있다.
개별적으로 또는 조합하여, 고농도로 도핑된 바디 접촉 영역은 접촉 트렌치의 바닥부에 존재하지 않는 확산 장벽 구조에 의해 측 방향으로만 한정될 수 있다.
개별적으로 또는 조합하여, 접촉 트렌치를 채우는 전기 전도성 재료는 확산 장벽 구조를 넘어서 게이트 트렌치를 향하는 방향으로 Si 기판의 전방 주표면 상으로 연장될 수 있다.
개별적으로 또는 조합하여, 확산 장벽 구조는 Si 및 산소 도핑된 Si의 교번층들 상에 에피택셜 성장된 Si의 캐핑층을 포함할 수 있다.
개별적으로 또는 조합하여, Si 기판은 베이스 Si 기판 상에 성장된 하나 이상의 Si 에피택셜층을 포함할 수 있다.
반도체 장치 제조 방법의 일 실시 형태에 따르면, 상기 방법은, Si 기판 내로 연장되는 게이트 트렌치를 형성하는 단계와, Si 기판 내로 연장되고 게이트 트렌치로부터 분리되는 접촉 트렌치를 형성하는 단계와, 접촉 트렌치의 바닥부에서 Si 기판 내에 고농도로 도핑된 바디 접촉 영역을 형성하는 단계와, 접촉 트렌치의 측벽을 따라서, Si 및 산소 도핑된 Si의 교번층들을 포함하는 확산 장벽 구조를 형성하는 단계와, Si 기판 내에 있고 상기 게이트 트렌치의 측벽을 따라 연장되는 채널 영역을 포함하는 바디 영역을 형성하는 단계와, 상기 Si 기판 내에서 바디 영역 위에 소스 영역을 형성하는 단계, 및 접촉 트렌치의 측벽에서 소스 영역 및 접촉 트렌치의 바닥부에서 고농도로 도핑된 바디 접촉 영역과 접촉하는 전기 전도성 재료로 접촉 트렌치를 채우는 단계를 포함한다.
일 실시예에서, 확산 장벽 구조를 형성하는 단계는, 전기 전도성 재료로 접촉 트렌치를 채우기 전에, 접촉 트렌치의 측벽 및 바닥부 상에 Si 및 산소 도핑된 Si의 교번층들을 에피택셜 성장시키는 것을 포함할 수 있다.
개별적으로 또는 조합하여, 상기 방법은 Si 및 산소 도핑된 Si의 교번층들 상에 Si의 캐핑층을 에피택셜 성장시키는 단계를 더 포함할 수 있다.
개별적으로 또는 조합하여, 고농도로 도핑된 바디 접촉 영역을 형성하는 단계는, 접촉 트렌치의 바닥부에서 Si 및 산소 도핑된 Si의 교번층들에 도펀트 종(dopant species)을 주입하고, 주입된 도펀트 종을 활성화시키기 위해 Si 기판을 어닐링하는 것을 포함할 수 있다.
개별적으로 또는 조합하여, 상기 방법은 접촉 트렌치의 바닥부의 적어도 일부로부터 Si 및 산소 도핑된 Si의 교번층들을 제거하는 단계를 더 포함할 수 있다.
개별적으로 또는 조합하여, 접촉 트렌치의 바닥부의 적어도 일부에서 Si 및 산소 도핑된 Si의 교번층들을 제거하는 단계는, Si 및 산소 도핑된 Si의 교번층들 상에 Si의 캐핑층을 에피택셜 성장시키는 것과, Si의 캐핑층 상에 컨포멀 스페이서 산화물(conformal spacer oxide)을 증착하는 것과, 접촉 트렌치의 바닥부에서 확산 장벽 구조를 노출시키기 위해 컨포멀 스페이서 산화물을 이방성으로 에칭하는 것과, 접촉 트렌치의 바닥부에서 노출된 확산 장벽 구조를 에칭 제거하는 것, 및 접촉 트렌치의 바닥부에서 노출된 확산 장벽 구조를 에칭시켜 버린 후에 컨포멀 스페이서 산화물을 제거하는 것을 포함한다.
개별적으로 또는 조합하여, 확산 장벽 구조를 형성하는 단계는, 전기 전도성 재료로 접촉 트렌치를 채우기 전에, 접촉 트렌치의 바닥부가 아닌 측벽에만 Si 및 산소 도핑된 Si의 교번층들을 에피택셜 성장시키는 것을 포함할 수 있다.
개별적으로 또는 조합하여, 상기 방법은 Si 및 산소 도핑된 Si의 교번층들 상에 Si의 캐핑층을 에피택셜 성장시키는 단계를 더 포함할 수 있다.
개별적으로 또는 조합하여, 고농도로 도핑된 바디 접촉 영역을 형성하는 단계는, Si 및 산소 도핑된 Si의 교번층들이 없는 접촉 트렌치의 바닥 영역 내로 도펀트 종을 주입하고, 주입된 도펀트 종을 활성화하기 위해 Si 기판을 어닐링하는 것을 포함한다.
개별적으로 또는 조합하여, 상기 방법은, 전기 전도성 재료로 접촉 트렌치를 채우기 전에, Si 기판의 전방 주표면 상에 형성된 절연층을 에치백하여, 절연층이 접촉 트렌치와 정렬되고 접촉 트렌치와 확산 장벽 구조의 결합 폭보다 넓은 개구를 갖게 하는 것을 추가로 포함할 수 있다.
개별적으로 또는 조합하여, 전기 전도성 재료로 접촉 트렌치를 채우는 단계는, 접촉 트렌치, 및 절연층에 형성된 개구에 전기 전도성 재료를 증착시켜 전기 전도성 재료가 확산 장벽 구조를 넘어서 게이트 트렌치를 향하는 방향으로 Si 기판의 전방 주표면 상으로 연장되도록 하는 것을 포함할 수 있다.
개별적으로 또는 조합하여, 확산 장벽 구조를 형성하는 단계는, 바디 영역 및 소스 영역을 형성하기 전에, 접촉 트렌치의 측벽 및 바닥부 상에 Si 및 산소 도핑된 Si의 교번층들을 에피택셜 성장시키는 것을 포함할 수 있다.
개별적으로 또는 조합하여, 상기 방법은, 바디 영역 및 소스 영역을 형성하기 전에, Si 및 산소 도핑된 Si의 교번층들 상에 Si의 캐핑층을 에피택셜 성장시키는 단계를 더 포함할 수 있다.
개별적으로 또는 조합하여, 상기 방법은 접촉 트렌치의 바닥부의 적어도 일부로부터 Si 및 산소 도핑된 Si의 교번층들을 제거하는 단계를 더 포함할 수 있다.
개별적으로 또는 조합하여, 접촉 트렌치의 바닥부의 적어도 일부로부터 Si 및 산소 도핑된 Si의 교번층들을 제거하는 단계는, Si 및 산소 도핑된 Si의 교번층들 상에 Si의 캐핑층을 에피택셜 성장시키는 것과, Si의 캐핑층 상에 컨포멀 스페이서 산화물(conformal spacer oxide)을 증착하는 것과, 접촉 트렌치의 바닥부에서 확산 장벽 구조를 노출시키기 위해 컨포멀 스페이서 산화물을 이방성으로 에칭하는 것과, 접촉 트렌치의 바닥부에서 노출된 확산 장벽 구조를 에칭 제거하는 것, 및 접촉 트렌치의 바닥부에서 노출된 확산 장벽 구조를 에칭시켜 버린 후에 컨포멀 스페이서 산화물을 제거하는 것을 포함할 수 있다.
개별적으로 또는 조합하여, 확산 장벽 구조를 형성하는 단계는, 바디 영역 및 소스 영역을 형성하기 전에, 접촉 트렌치의 바닥부에서 희생 절연층을 형성하는 것과, 희생 절연층을 형성한 후에, 접촉 트렌치의 측벽 상에 Si 및 산소 도핑된 Si의 교번층들을 에피택셜 성장시키는 것, 및 Si 및 산소 도핑된 Si의 교번층들을 에피택셜 성장시킨 후, 접촉 트렌치의 바닥부로부터 희생 절연층을 제거하는 것을 포함할 수 있다.
개별적으로 또는 조합하여, 상기 방법은 확산 장벽 구조를 형성한 후 소스 영역 및 바디 영역을 형성하기 전에, 희생 플러그 재료(sacrificial plug material)로 접촉 트렌치를 채우는 단계와, 희생 플러그 재료로 접촉 트렌치를 채운 후 소스 영역 및 바디 영역을 Si 기판 내에 형성하는 단계와, 소스 영역 및 바디 영역을 형성한 후 희생 플러그 재료를 제거하는 단계와, 희생 플러그 재료를 제거한 후 전기 전도성 재료로 접촉 트렌치를 채우기 전에, 접촉 트렌치의 바닥부에 도펀트 종을 주입하는 단계, 및 주입된 도펀트 종을 활성화시켜 고농도로 도핑된 바디 접촉 영역을 형성하기 위해 Si 기판을 어닐링하는 단계를 더 포함할 수 있다.
다음의 상세한 설명을 이해하고, 첨부 도면을 보면, 당업자라면 누구나 추가적인 특징 및 이점을 인식할 것이다.
도면의 구성 요소들은 반드시 서로 상대적인 축척을 갖는 것은 아니다. 동일한 도면 부호는 대응하는 유사한 부분을 나타낸다. 도시된 다양한 실시예들의 구성은 서로 배제되지 않는 한 조합될 수 있다. 실시예들은 도면에 도시되어 있고, 이하의 상세한 설명에서 상세하게 설명된다.
도 1은 확산 장벽 구조를 갖는 트렌치 기반 반도체 장치의 일 실시예의 부분 횡단면도를 도시한다.
도 2a 내지도 2f는, 제조 공정의 상이한 스테이지 동안, 도 1에 도시된 트렌치 기반 반도체 장치 각각의 횡단면을 도시한다.
도 3은 확산 장벽 구조를 갖는 트렌치 기반 반도체 장치의 다른 실시예의 부분 횡단면도를 도시한다.
도 4는 확산 장벽 구조를 갖는 트렌치 기반 반도체 장치의 또 다른 실시예의 부분 횡단면도를 도시한다.
도 5a 내지 도 5d는 접촉 트렌치의 바닥부의 적어도 일부에서 확산 장벽 구조를 생략한 각각의 실시예의 단면도를 도시한다.
도 6a 내지도 6l은 확산 장벽 구조가 장치의 바디 영역 및 소스 영역 전에 형성되는 제조 공정의 상이한 스테이지 동안의 트렌치 기반 반도체 장치의 각각의 부분 횡단면도를 도시한다.
본 명세서에 설명된 실시예들은 트렌치 기반 트랜지스터에 대한 소스/바디 접촉 도핑의 측방향으로의 외부 확산을 제어하여, 고농도로 도핑된 소스/바디 접촉 및 게이트 트렌치에 대하여 주어진 기하 구조 변화에 대한 더 좁은 Vth, RonA 및 DIBL 분포를 허용하고/허용하거나 주어진 Vth, RonA 및 DIBL 윈도우에 대한 장치의 소스/바디 접촉과 채널 영역 사이의 측면 간격 감소를 허용한다. 소스/바디 접촉 도핑의 측방향으로의 외부 확산은 고농도로 도핑된 소스/바디 접촉 및 장치의 채널 영역 사이에 Si 및 산소 도핑된 Si의 교번층들을 포함하는 확산 장벽 구조를 삽입함으로써 더 잘 제어된다. 확산 장벽 구조의 산소 도핑된 Si 층은 소스/바디 접촉 도핑의 측방향으로의 외부 확산을 제한하여, 채널 영역을 향하는 방향으로 소스/바디 접촉 도핑의 측방향으로의 외부 확산을 제어한다. 확산 장벽 구조는, 예를 들어, 좁은 트렌치 MOSFET에 대해 더 좁은 Vth 분포를 가능하게 하거나, 또는 사전 결정된 Vth 분포 폭에 대해 접촉 트렌치와 게이트 트렌치 사이의 더 작은 거리를 가능하게 한다. 이하에, 이러한 확산 장벽 구조를 갖는 반도체 장치의 실시예 및 대응하는 제조 방법에 대해 더욱 상세히 설명한다.
도 1은 트렌치 기반 반도체 장치(100)의 일 실시예의 부분 횡단면도를 도시한다. 반도체 장치(100)는 Si 기판(104) 내로 연장되는 하나 이상의 게이트 트렌치(102)를 포함한다. Si 기판(104)은 베이스 Si 기판 상에 성장된 하나 이상의 Si 에피택셜층을 포함할 수 있다. 각각의 게이트 트렌치(102)에 배치된 게이트 전극(106)은 게이트 유전체(108)에 의해 주변 반도체 재료로부터 절연된다. 필드 전극(110)은 대응하는 게이트 전극(106) 아래의 각각의 게이트 트렌치(102) 내에 배치될 수 있고, 필드 유전체(112)에 의해 주변 반도체 재료 및 게이트 전극(106)으로부터 절연될 수 있다. 게이트 및 필드 유전체(108, 112)는 동일하거나 상이한 재료를 포함할 수 있고, 동일하거나 상이한 두께를 가질 수 있다. 대신에, 필드 전극(110)은 게이트 트렌치(102)와는 별개의 다른 트렌치에 형성될 수 있거나, 반도체 장치의 유형에 따라 모두 생략될 수도 있다. 트렌치 기반 반도체 장치(100)는 전력 MOSFET(Metal Oxide Semiconductor Field Effect Transistor), IGBT(Insulated Gate Bipolar Transistor) 등과 같은 전력 반도체 장치일 수 있다.
트렌치 기반 반도체 장치(100)는 Si 기판(104) 내에 형성된 바디 영역(114)을 더 포함한다. 바디 영역(114)은 대응하는 게이트 트렌치(102)의 측벽(118)을 따라 수직으로 연장되는 채널 영역(116)을 포함한다. 반도체 장치(100)는 또한 Si 기판(104) 내의 바디 영역(114) 위에 형성된 소스 영역(120)을 포함한다. 채널 영역(116)을 통한 수직 전류 흐름은 게이트 전극(106)에 게이트 전위를 인가함으로써 제어된다. 드레인 또는 컬렉터 영역(도시되지 않음)은 드리프트 구역(122) 아래에 형성된다. 장치의 유형에 따라, 드리프트 구역(122) 및/또는 드리프트 구역(122)과 드레인/콜렉터 영역 사이에 추가적인 구조가 형성될 수 있다. 예를 들어, 전하 보상 구조는 드리프트 구역(122) 내에 형성될 수 있고/있거나, 필드 스탑층은, IGBT 유형의 장치인 경우, 드리프트 구역(122)과 드레인/컬렉터 영역 사이에 형성될 수 있다. 또한, 트렌치 게이트를 갖는 임의의 유형의 반도체 장치는 본 명세서에 기술된 확산 장벽 기술을 이용할 수 있다.
트렌치 기반 반도체 장치(100)는 Si 기판(104) 내로 연장되는 접촉 트렌치(124)를 더 포함한다. 접촉 트렌치(124)는 소스 영역(120)의 일부 및 바디 영역(114)의 일부에 의해 각각의 인접한 게이트 트렌치(102)로부터 분리된다. 접촉 트렌치(124)는 접촉 트렌치(124)의 측벽에서 소스 영역(120) 및 접촉 트렌치(124)의 바닥부에서 고농도로 도핑된 바디 접촉 영역(128)과 접촉하는 도핑된 폴리 실리콘, 금속 등과 같은 전기 전도성 재료(126)로 채워진다. 접촉 트렌치(124)를 채우는 전기 전도성 재료(126)는 확산 장벽 구조(132)를 넘어 게이트 트렌치(102)를 향하는 방향으로 Si 기판(104)의 전방 주표면(130) 상으로 연장될 수 있어서, 전기 전도성 재료(126)가 게이트 트랜치(102)와 확산 장벽 구조(132) 사이의 Si 기판(104)의 전방 주표면(130)을 따라 소스 영역(120)과 접촉하도록 한다.
접촉 트렌치(124)의 바닥부에서 고농도로 도핑된 바디 접촉 영역(128)은 바디 영역(114)과 동일한 도핑 유형을 갖지만, 더 높은 농도에서는 접촉 트렌치(124)를 채우는 전기 전도성 재료(126)와 양호한 오믹 접촉을 제공한다. 예를 들어, n 채널 장치의 경우, 소스 영역(120) 및 드리프트 구역(122)은 n 형으로 도핑되고, 바디 영역(114), 채널 영역(116) 및 고농도로 도핑된 바디 접촉 영역(128)은 p 형으로 도핑된다. 반대로, p 채널 장치의 경우, 소스 영역(120) 및 드리프트 구역(122)은 p 형으로 도핑되고, 바디 영역(114), 채널 영역(116) 및 고농도로 도핑된 바디 접촉 영역(128)은 n 형으로 도핑된다.
어느 경우에도, 확산 장벽 구조(132)는 적어도 접촉 트렌치(124)의 측벽을 따라 형성되고, 고농도로 도핑된 바디 접촉 영역(126)과 채널 영역(116) 사이에 배치된다. 확산 장벽 구조(132)는, 또한, 단지 측벽을 따라, 도 1에 도시된 바와 같이, 접촉 트렌치(124)의 바닥부를 따라 연장될 수 있거나, 또는 측벽을 따라 그리고 본원에서 이하에 더욱 상세히 설명하는 바와 같이, 바닥부의 일부분만을 따라 연장될 수 있다.
확산 장벽 구조(132)는 Si(134) 및 산소 도핑된 Si(136)의 교번층들을 포함한다. Si(134) 및 산소 도핑된 Si(136)의 교번층들은 에피택시에 의해 성장된 산소 도핑된 실리콘 영역을 형성한다. 일 실시예에서, 각각의 산소 도핑된 Si 층(136)에 대한 산소 농도는 5e14cm-3 미만이다. 각각의 산소 도핑된 Si 층(136)은 산소 도핑된 Si 층(136) 상에 Si를 성장시키기 위한 충분한 결정 정보를 보장하기 위해 원자 범위(예를 들어, 1 또는 수 개의 원자 두께) 또는 나노미터 범위의 두께를 가질 수 있다. Si(134) 및 산소 도핑된 Si(136)의 교번층들은, 예를 들어, 적절한 Si 성장을 보장하기 위해, 산소 도핑된 Si 층(136)을 위한 특정 제한된 두께로, Si 층의 표면 상에 각각 흡착된 산소층과 교대로 Si 층을 에피택셜 성장시킴으로써 실현될 수 있다.
도 1은 Si 기판(104)와, Si(134) 및 산소 도핑된 Si(136)의 교번층들 사이에 Si 버퍼층(138), 및/또는 Si(134) 및 산소 도핑된 Si(136)의 교번층들 상에서 에피택셜 성장된 Si의 캐핑층(140)을 또한 포함할 수 있는 확산 장벽 구조(132)의 분해도를 제공한다. Si 버퍼층(138)은, 예를 들어, 2~5nm의 두께 범위에서 비교적 얇을 수 있다. Si 버퍼층(138)은 주입 또는 에칭 단계 후에 성장될 수 있다. 캐핑층(140)은 장치(100)의 이 영역에서 높은 캐리어 이동도를 제공한다. 버퍼층(138)과 캐핑층(140) 중 하나 또는 모두는 생략될 수 있다. 확산 장벽 구조(132)의 산소 도핑된 Si 층(136)은 소스/바디 접촉 도핑의 측방향으로의 외부 확산을 제한하여, 채널 영역(116)을 향하는 방향으로 소스/바디 접촉 도핑의 측방향으로의 외부 확산을 제어한다. 확산 장벽 구조(132)의 산소 도핑된 Si 층(136)은 또한 장치(100)의 수직 채널 영역(116) 내의 캐리어 이동도를 향상시킬 수 있다.
확산 장벽 구조(132)의 산소 도핑된 Si 층(136)은 Si 격자에 산소 부분 단일층을 도입함으로써 형성될 수 있다. 산소 원자는 Si 격자의 붕괴를 최소화하기 위해 격자 사이에(interstitially) 배치된다. Si 원자층(134)은 인접한 산소 부분 단일층(136)을 분리한다. Si(134) 및 산소 도핑된 Si(136)의 교번층들은 상이한 단계에서 산소를 흡수하는 Si 에피택시에 의해 형성될 수 있다. 예를 들어, 부분 산소 단일층(136)을 형성하기 위해 에피택시 공정 동안 온도 및 가스 상태가 제어될 수 있다. 산소는, 예를 들어, 에피택시 챔버 내로의 산소 전구체의 도입을 제어함으로써, Si의 에피택셜층(134) 사이에 도입/통합될 수 있다. 결과적인 확산 장벽 구조(132)는 주로 Si로 구성되지만, 산소가 없는 Si의 표준 에피택셜층(134)과 교대로 산소의 도핑 레벨 또는 농도 레벨을 갖는 단일층(136)을 포함한다. 확산 장벽 구조(132)는 또한 Si(134) 및 산소 도핑된 Si(136)의 교번층들 상에 에피택셜 성장된 Si의 캐핑층(140)을 구성하거나, 생략할 수 있다.
도 2a 내지 도 2f는, 제조 공정의 상이한 스테이지 동안, 도 1에 도시된 트렌치 기반 반도체 장치(100) 각각의 횡단면을 도시한다.
도 2a는 게이트 트렌치(102), 바디 영역(114) 및 소스 영역(120)의 형성 후의 장치(100)를 도시한다. 예컨대, 트렌치 마스킹 및 에칭, 트렌치 충전, 도펀트 주입 및 활성화(어닐링) 등과 같이, 게이트 트렌치, 바디 영역 및 소스 영역을 형성하기 위한 임의의 통상적인 반도체 제조 공정이 사용될 수 있다.
도 2b는, 접촉 트렌치(124)가 인접한 게이트 트렌치(102) 사이의 반도체 메사(semiconductor mesa)에서 Si 기판(104) 내로 에칭된 후의 장치(100)를 도시한다. 임의의 통상적인 트렌치 에칭 공정이 사용될 수 있다. 예를 들어, 실리콘 산화물과 같은 하드 마스크/절연층(200)은 개구(202)를 형성하기 위해 Si 기판(104)의 전방 주표면(130) 상에 형성되고 패터닝될 수 있다. 그런 다음에 Si 기판(104)의 노출된 부분은 등방성으로 에칭되어 하드 마스크(200) 내의 개구(202)의 폭 W2보다 큰 폭 W1을 갖는 접촉 트렌치(124)를 형성할 수 있다.
도 2c는, 확산 장벽 구조(132)가 접촉 트렌치(124)의 측벽 및 바닥부 상에 에피택셜 성장된 후의 장치(100)를 도시한다. 확산 장벽 구조(132)는 Si(134) 및 산소 도핑된 Si(136)의 교번층들을 포함한다. Si의 캐핑층(140)은 Si(134) 및 산소 도핑된 Si(136)의 교번층들 상에 에피택셜 성장될 수 있다. Si의 캐핑층(140)은 생략될 수 있다. 도 3i는, 또한, 접촉 트렌치(124)에 후속 증착된 전기 전도성 재료(126)와 소스 영역(120) 사이에 양호한 오믹 접촉을 제공하기 위해, 확산 장벽 구조(132)는 소스 영역(120)과 동일한 전도 유형으로 원위치(in situ) 또는 그 이후에 도핑될 수 있다.
도 2d는, 접촉 트렌치(124)에 후속 증착된 전기 전도성 재료(126)와 바디 영역(114) 사이에 양호한 오믹 접촉을 제공하기 위해, 바디 영역(114)과 동일한 전도 유형의 도펀트(204)를 가진 접촉 트렌치(124)의 하부 부분 내에 확산 장벽 구조(132)를 주입하는 동안의 반도체 장치(100)를 도시한다. 어닐링에 의해 주입된 도펀트(204)의 활성화는 바디 영역(114)과 동일한 도핑 유형을 갖는 접촉 트렌치(124)의 바닥부에서 고농도로 도핑된 접촉 영역(128)을 형성하지만, 접촉 트렌치(124)에 후속하여 증착된 전기 전도성 재료(126)와의 양호한 오믹 접촉을 제공하기 위해 더 높은 농도로 형성된다. 확산 장벽 구조(132)의 산소 도핑된 Si 층(136)은 소스/바디 접촉 도핑의 측면 외측 방향으로의 확산을 제한하여, 채널 영역(116)을 향하는 방향으로 소스/바디 접촉 도핑의 측면 외측 방향으로의 확산을 제어한다. 일 실시예에서, 확산 장벽 구조(132)는, 도 2d에 도시된 바와 같이, 접촉 트렌치(124)의 바닥부에 존재한다. 또한, 본 실시예에 따르면, 확산 장벽 구조(132)의 산소 도핑된 Si층(136)은 드리프트 구역(122)을 향하는 방향에서 소스/바디 접촉 도핑의 수직 방향으로의 외부 확산을 제한한다. 이하에 더욱 상세하게 설명되는 실시예에서는, 확산 장벽 구조(132)는 접촉 트렌치(124)의 바닥부로부터 부분적으로 또는 완전히 생략되고, 따라서 소스/바디 접촉 도핑의 수직 방향으로의 외부 확산을 제한하지 않는다.
도 2e는 하드 마스크(200)가 마스크(200) 내의 개구(202)를 넓히기 위해 에치백된 후의 장치(100)를 도시한다. 임의의 표준 유전체 에치백 공정이 사용될 수 있다. 하드 마스크(200) 내의 확장된 개구(202)는 접촉 트렌치(124)와 정렬되고, 접촉 트렌치(124)와 확산 장벽 구조(132)의 조합된 폭(W3)보다 넓다.
도 2f는 접촉 트렌치(124)가 전기 전도성 재료(126)로 채워진 후의 장치를 도시한다. 전기 전도성 재료(126)는 접촉 트렌치(124)의 측벽에서의 소스 영역(120) 및 접촉 트렌치(124)의 바닥부에서 고농도로 도핑된 바디 접촉 영역(128)과 접촉한다. 전기 전도성 재료(126)는, 예를 들어, 하드 마스크(200) 내의 개구(202)가, 도 2e에 도시된 바와 같이, 미리 넓어진다면, 확산 장벽 구조(132)를 넘어 게이트 트렌치(102)를 향하는 방향으로 Si 기판(104)의 전방 주표면 상으로 연장될 수 있다.
도 3은 트렌치 기반 반도체 장치(300)의 다른 실시예의 부분 횡단면도를 도시한다. 도 3에 도시된 실시예는 도 1에 도시된 실시예와 유사하다. 그러나, 확산 장벽 구조(132)의 캐핑층(140) 내의 주입되고 활성화된 바디 접촉 도펀트는 장치(300)의 소스 영역(120) 내로 연장된다.
도 4는 트렌치 기반 반도체 장치(400)의 다른 실시예의 부분 횡단면도를 도시한다. 도 4에 도시된 실시예는 도 1 및 도 3에 도시된 실시예와 유사하다. 그러나, 상이한 확산 장벽 구조(132)는 접촉 트렌치(124)의 바닥부로부터 생략되고, 그로 인해 소스/바디 접촉 도핑의 수직 방향으로의 외부 확산을 제한하지 않는다. 본 실시예에 따르면, 고농도로 도핑된 바디 접촉 영역(128)으로부터의 도펀트 외부 확산은 드리프트 구역(122)/Si 기판(104) 내로 더 깊게 수직으로 지향된다. 확산 장벽 구조(132)는 접촉 트렌치(124)의 바닥부가 아닌 측벽에만 Si(134) 및 산소 도핑된 Si(136)의 교번층들을 에피택셜 성장시킴으로써 접촉 트렌치(124)의 바닥부로부터 생략될 수 있다. 예를 들어, 트렌치 바닥부에서 확산 장벽 구조(132)의 에피택셜 성장을 방지하기 위해, 유전체 스페이서(도시하지 않음)는 접촉 트렌치(124)의 바닥부에 형성될 수 있다.
도 5a 내지도 5d는 접촉 트렌치(124)의 바닥부의 적어도 일부로부터 확산 장벽 구조(132)를 생략하는 다른 실시예의 각각의 횡단면도를 도시한다.
도 5a는 확산 장벽 구조(132)가, 예를 들어, 도 2c와 관련하여 이전에 기술된 바와 같이, 접촉 트렌치(124)의 측벽 및 바닥부 상에 형성된 이후의 반도체 장치(500)를 도시한다. 컨포멀 스페이서 산화물(502)은, 또한, 확산 장벽 구조(132)의 Si의 캐핑층(140) 상에 증착된다. 캐핑층(140)이 생략되면, 컨포멀 스페이서 산화물(502)은 확산 장벽 구조(132)의 Si(134) 및 산소 도핑된 Si(136)의 교번층들 중 최상부 상에 직접 증착된다. 어느 경우에도, 임의의 표준 컨포멀 스페이서 산화물, 예컨대, 실리콘 산화물이 사용될 수 있다.
도 5b는 접촉 트렌치(124)의 바닥부에서 확산 장벽 구조(132)를 노출시키기 위해 상부로부터 컨포멀 스페이서 산화물(502)을 이방성 에칭하는 동안의 반도체 장치(500)를 도시한다. 이방성 에칭은 도 5b의 하향 화살표로 표시된다. Si의 캐핑층(140)이 제공되면, 캐핑층(140)은 접촉 트렌치(124)의 바닥부에서 노출될 수 있다. 그렇지 않으면, Si(134) 및 산소 도핑된 Si(136)의 교번층들 중 최상위 교번층이 노출될 것이다. 접촉 트렌치(124)의 바닥부로부터 컨포멀 스페이서 산화물(502)을 제거하기 위해 임의의 표준 유전체 이방성 에칭 프로세스가 사용될 수 있다.
도 5c는 접촉 트렌치(124)의 바닥부에서 노출된 확산 장벽 구조(132)를 에칭 제거하는 동안의 반도체 장치(500)를 도시한다. Si 에칭은 도 5c에서 하향 화살표로 표시된다. 임의의 표준 Si 에칭 공정이 사용될 수 있다.
도 5d는 노출된 확산 장벽 구조(132)가 접촉 트렌치(124)의 바닥부에서 에칭되고 나서, 컨포멀 스페이서 산화물(502)이 제거된 후의 반도체 장치(500)를 도시한다. 노출된 확산 장벽 구조(132)가 접촉 트렌치(124)의 바닥부에서 에칭 제거된 후에 컨포멀 산화물 스페이서(502)를 제거하기 위해 임의의 표준 유전체 제거 공정, 예컨대, 등방성 에칭이 사용될 수 있다. 그런 다음, 장치(500)의 공정은, 예컨대, 도 2d 내지 도 2f에 도시된 바와 같이, 접촉 트렌치(124)의 바닥부에 고농도로 도핑된 바디 접촉 영역을 형성하고, 접촉 트렌치(124)를 채우는 등을 계속한다.
도 6a 내지도 6l은, 확산 장벽 구조가 바디 영역 및 소스 영역(114, 120) 전에 형성되는 제조 공정의 상이한 스테이지 동안의 트렌치 기반 반도체 장치 각각의 부분 횡단면도를 도시한다.
도 6a는 Si 트렌치(102)가 Si 기판(104) 내에 형성되고 나서, 예컨대, 실리콘 산화물과 같은 하드 마스크/절연층(200)이 Si 기판(104)의 전방 주표면(130) 상에 형성된 이후의 반도체 장치(500)를 나타낸다. 예를 들어, 트렌치 마스킹 및 에칭, 유전체 증착 및/또는 열 산화 등과 같은 게이트 트렌치 및 하드 마스크를 형성하기 위한 임의의 통상적인 반도체 제조 공정이 사용될 수 있다.
도 6b는, 접촉 트렌치(124)가 인접한 게이트 트렌치(102) 사이의 Si 기판(104) 내로 에칭된 후의 반도체 장치(600)를 도시한다. 접촉 트렌치(124)를 형성하기 위해 임의의 통상적인 트렌치 에칭 공정이 사용될 수 있다. 예를 들어, 개구(202)는 Si 기판(104)의 전방 주표면(130) 상의 하드 마스크(200) 내에 형성될 수 있고, Si 기판(104)의 노출 부분은 등방성으로 에칭되어 하드 마스크(200) 내의 개구 (202)보다 넓은 접촉 트렌치(124)를 형성할 수 있다.
도 6c는 확산 장벽 구조(132)가, 예를 들어, 도 2c와 관련하여 이전에 기술된 바와 같이, 접촉 트렌치(124)의 측벽 및 바닥부 상에 에피텍셜 성장된 이후의 반도체 장치(600)를 도시한다. Si의 캐핑층(140)은 Si(134) 및 산소 도핑된 Si(136)의 교번층들 상에 에피택셜 성장될 수 있다. 대안적으로, Si의 캐핑층(140)은 생략될 수 있다.
도 6d는 확산 장벽 구조(132)가 접촉 트렌치(124)의 바닥부로부터 생략된 다른 실시예를 도시한다. 확산 장벽 구조(132)는 접촉 트렌치(124)의 바닥부로부터 부분적으로 또는 완전히 생략될 수 있다. 예를 들어, 확산 장벽 구조(132)는 접촉 트렌치(124)의 바닥부가 아닌 측벽에만 Si(134) 및 산소 도핑된 Si(136)의 교번층들을 에피택셜 성장시킴으로써 접촉 트렌치(124)의 바닥부로부터 생략될 수 있다. 트렌치 바닥부에서 확산 장벽 구조(132)의 에피택셜 성장을 방지하기 위해, 유전체 스페이서는 접촉 트렌치(124)의 바닥부에 형성될 수 있다.
일 실시예에서, 희생 절연층(602)은 접촉 트렌치(124)의 바닥부에 형성된다. 희생 절연층(602)을 형성한 후에, Si(134) 및 산소 도핑된 Si(136)의 교번층들은 접촉 트렌치(124)의 측벽에만 에피택셜 성장된다. Si(134) 및 산소 도핑된 Si(136)의 교번층들을 에피택셜 성장시킨 후에, 희생 절연층(602)은 접촉 트렌치(124)의 바닥부로부터 제거된다.
다른 실시예에서, Si(134) 및 산소 도핑된 Si(136)의 교번층들은 접촉 트렌치(124)의 측벽 및 바닥부 상에 성장될 수 있고, 그런 다음, 예를 들어, 도 5a 내지 도 5d와 관련하여 이전에 설명된 바와 같이, 트렌치 바닥의 일부 또는 전부로부터 제거될 수 있다.
도 6e 내지 도 6l은, 확산 장벽 구조(132)가 접촉 트렌치(124)의 바닥부에 존재하거나 존재하지 않을 수 있음을 나타내기 위해, 파선으로 접촉 트렌치(124)의 바닥부를 따라 배치된 확산 장벽 구조(132)의 일부분을 도시한다.
도 6e는 접촉 트렌치(124)가 Si 기판(104)의 전방 주표면(130) 상에 형성된 하드 마스크 (200)의 재료에 선택적으로 에칭 가능한 희생 플러그 재료(604), 예컨대, 카본 또는 다른 재료로 채워진 후의 반도체 장치(600)를 도시한다.
도 6f는 하드 마스크(200)의 에치백 후 뒤이어 스크린 산화물(606)을 형성한 상태의 반도체 장치(600)를 도시한다.
도 6g는 바디 영역 및 소스 영역(114, 120)이, 예컨대, 어닐링에 의한 도펀트 주입 및 활성화에 의해, Si 기판(104)에 형성된 후의 반도체 장치(600)를 도시한다. 반대의 전도형의 도펀트가 바디 영역 및 소스 영역(114, 120)을 형성하는 데 사용된다. 도펀트가 주입되고 나서 어닐링에 의해 활성화되어 바디 영역 및 소스 영역(114, 120)을 형성한다. 도펀트 주입은 도 6g의 하향 화살표로 표시된다. 확산 장벽 구조(132)가 접촉 트렌치(124)의 바닥부에서 생략되면, 도펀트 종은 Si(134)와 산소 도핑된 Si(136)의 교번층들이 없는 접촉 트렌치(124)의 바닥부에서 직접 Si 기판(104) 내로 주입될 수 있다.
도 6h는 메사 보호 산화물(608)이 Si 기판(104) 위에 증착된 후의 반도체 장치(600)를 도시한다.
도 6i는, 메사 보호 산화물(608)이 평탄화되고 접촉 트렌치(124) 내의 희생 플러그 재료(604)의 상부 표면(610)이 노출된 후의 반도체 장치(600)를 도시한다. 예컨대, CMP(Chemical-Mechanical Polishing)와 같은 임의의 표준 평탄화 공정이 사용될 수 있다.
도 6j는 희생 플러그 재료(604)가 접촉 트렌치(124)로부터 제거된 후의 반도체 장치(600)를 도시한다. 희생 플러그 재료(604)를 접촉 트렌치(124)로부터 제거하는 데 사용되는 공정은 플러그 재료의 유형에 의존한다. 예를 들어, 상기 공정은 습식 및/또는 건식 화학 에칭을 포함할 수 있다.
도 6k는 도펀트 종(612)을 접촉 트렌치(124)의 바닥부에 주입하는 동안의 반도체 장치(600)를 도시한다. 도펀트 유형(p 형 또는 n 형)은 바디 영역(114)의 도펀트 유형과 동일하지만, 오믹 접촉을 형성하기 위해 더 높은 농도로 존재한다. Si 기판(104)은 어닐링되어 주입된 도펀트 종(612)을 활성화시켜 접촉 트렌치(124)의 바닥부에 고농도로 도핑된 바디 접촉 영역(128)을 형성한다. 확산 장벽 구조(132)의 산소 도핑된 Si층(136)은 수직 채널 영역(116)을 향하는 방향에서 소스/바디 접촉 도핑의 적어도 측방향으로의 외부 확산을 제한한다. 확산 장벽 구조(132)가 접촉 트렌치(124)의 바닥부에 존재하면, 확산 장벽 구조(132)의 산소 도핑된 Si층(136)은 드리프트 구역(122)을 향하는 방향에서 소스/바디 접촉 도핑의 수직 방향으로의 외부 확산을 제한한다.
도 6l은 접촉 트렌치(124)가 전기 전도성 재료(126)로 채워진 후의 반도체 장치(600)를 도시한다. 전기 전도성 재료(126)는 접촉 트렌치(124)의 측벽에서의 소스 영역(120) 및 접촉 트렌치(124)의 바닥부에서 고농도로 도핑된 바디 접촉 영역(128)과 접촉한다. 전기 전도성 재료(126)는, 예컨대, 도 2e에 도시된 바와 같이, 메사 보호 산화물(608) 내의 개구가 전기 전도성 재료(126)의 증착 전에 넓어지면, 확산 장벽 구조(132)를 넘어 게이트 트렌치(102)를 향한 방향으로 Si 기판(104)의 전방 주표면(130) 상으로 연장될 수 있다.
"밑", "아래", "하부", "위에", "상부" 등과 같은 공간적으로 상대적인 용어는 제 2 요소에 대한 하나의 요소의 위치 결정에 대한 설명을 용이하게 설명하기 위해 사용된다. 이들 용어는 도면에 도시된 것과 상이한 방향에 더하여 장치의 상이한 방향을 포함하도록 의도된다. 또한 "제 1", "제 2" 등과 같은 용어는 다양한 요소, 영역, 섹션 등을 설명하기 위해 사용되며, 제한하려는 의도로 사용되는 것은 아니다. 동일한 용어는 상세한 설명 전반에 걸쳐 동일한 요소를 지칭한다.
본 명세서에 사용되는 바와 같이, 용어 "갖는(having)", "함유하는(containing)", "포함하는(including)", "구비하는(comprising)" 등은 명시된 요소나 피처의 존재를 나타내지만 추가 요소나 피처를 배제하지 않는 개방적 종결 용어이다. 단수 형태는 문맥에 달리 명시되어 있지 않는 한 단수뿐만 아니라 복수까지 포함하기 위한 것이다.
상기와 같은 범위의 다양성 및 응용을 염두에 두고, 본 발명은 전술한 설명에 의해 제한되지 않으며, 첨부된 도면에 의해 제한되지 않는다는 것을 이해해야 한다. 대신에, 본 발명은 이하의 특허 청구 범위 및 그들의 법적 등가물에 의해서만 제한된다.

Claims (22)

  1. 반도체 장치로서,
    Si 기판 내로 연장되는 게이트 트렌치와,
    상기 Si 기판 내에 있고 상기 게이트 트렌치의 측벽을 따라서 연장되는 채널 영역을 포함하는 바디 영역과,
    상기 Si 기판 내에서 상기 바디 영역 위에 있는 소스 영역과,
    상기 Si 기판 내로 연장되고, 상기 소스 영역의 일부 및 상기 바디 영역의 일부에 의해 상기 게이트 트렌치로부터 분리되는 접촉 트렌치 - 상기 접촉 트렌치는 상기 접촉 트렌치의 측벽에서 상기 소스 영역과 접촉하고 상기 접촉 트렌치의 바닥부에서 고농도로 도핑된 바디 접촉 영역과 접촉하는 전기 전도성 재료로 채워짐 - 와,
    상기 접촉 트렌치의 측벽을 따라 형성되고, 상기 고농도로 도핑된 바디 접촉 영역과 상기 채널 영역 사이에 배치되며, Si 및 산소 도핑된 Si의 교번층들(alternating layers)을 포함하는 확산 장벽 구조를 포함하는,
    반도체 장치.
  2. 제 1 항에 있어서,
    상기 확산 장벽 구조는 상기 접촉 트렌치의 바닥부를 따라서 연장되는,
    반도체 장치.
  3. 제 1 항에 있어서,
    상기 고농도로 도핑된 바디 접촉 영역은 상기 접촉 트렌치의 바닥부에 존재하지 않는 상기 확산 장벽 구조에 의해 측 방향으로만 한정되는,
    반도체 장치.
  4. 제 1 항에 있어서,
    상기 접촉 트렌치를 채우는 상기 전기 전도성 재료는 상기 확산 장벽 구조를 넘어 상기 Si 기판의 전방 주표면 상으로 상기 게이트 트렌치를 향하는 방향으로 연장되는,
    반도체 장치.
  5. 제 1 항에 있어서,
    상기 확산 장벽 구조는 상기 Si 및 산소 도핑된 Si의 교번층들 상에 에피택셜 성장된 Si의 캐핑층을 포함하는,
    반도체 장치.
  6. 반도체 장치 제조 방법으로서,
    Si 기판 내로 연장되는 게이트 트렌치를 형성하는 단계와,
    상기 Si 기판 내로 연장되고, 상기 게이트 트렌치로부터 분리되는 접촉 트렌치를 형성하는 단계와,
    상기 접촉 트렌치의 바닥부에서 상기 Si 기판 내에 고농도로 도핑된 바디 접촉 영역을 형성하는 단계와,
    상기 접촉 트렌치의 측벽을 따라, 상기 Si 및 산소 도핑된 Si의 교번층들을 포함하는 확산 장벽 구조를 형성하는 단계와,
    상기 Si 기판 내에 있고 상기 게이트 트렌치의 측벽을 따라서 연장되는 채널 영역을 포함하는 바디 영역을 형성하는 단계와,
    상기 Si 기판 내에서 상기 바디 영역 위에 소스 영역을 형성하는 단계와,
    상기 접촉 트렌치의 측벽에서 상기 소스 영역과 접촉하고 상기 접촉 트렌치의 상기 바닥부에서 상기 고농도로 도핑된 바디 접촉 영역과 접촉하는 전기 전도성 재료로 상기 접촉 트렌치를 채우는 단계를 포함하는,
    반도체 장치 제조 방법.
  7. 제 6 항에 있어서,
    상기 확산 장벽 구조를 형성하는 단계는,
    상기 전기 전도성 재료로 상기 접촉 트렌치를 채우기 전에, 상기 접촉 트렌치의 측벽 및 바닥부 상에 상기 Si 및 산소 도핑된 Si의 교번층들을 에피택셜 성장시키는 단계를 포함하는,
    반도체 장치 제조 방법.
  8. 제 7 항에 있어서,
    상기 Si 및 산소 도핑된 Si의 교번층들 상에 Si의 캐핑층을 에피택셜 성장시키는 단계를 더 포함하는,
    반도체 장치 제조 방법.
  9. 제 7 항에 있어서,
    상기 고농도로 도핑된 바디 접촉 영역을 형성하는 단계는,
    상기 접촉 트렌치의 바닥부에서 상기 Si 및 산소 도핑된 Si의 교번층들에 도펀트 종(dopant species)을 주입하는 단계와,
    상기 주입된 도펀트 종을 활성화시키기 위해, 상기 Si 기판을 어닐링하는 단계를 포함하는,
    반도체 장치 제조 방법.
  10. 제 7 항에 있어서,
    상기 접촉 트렌치의 바닥부의 적어도 일부에서 상기 Si 및 산소 도핑된 Si의 교번층들을 제거하는 단계를 더 포함하는,
    반도체 장치 제조 방법.
  11. 제 10 항에 있어서,
    상기 접촉 트렌치의 바닥부의 적어도 일부에서 상기 Si 및 산소 도핑된 Si의 교번층들을 제거하는 단계는,
    상기 Si 및 산소 도핑된 Si의 교번층들 상에 Si의 캐핑층을 에피택셜 성장시키는 단계와,
    상기 Si의 캐핑층 상에 컨포멀 스페이서 산화물(conformal spacer oxide)을 증착하는 단계와,
    상기 접촉 트렌치의 바닥부에서 상기 확산 장벽 구조를 노출시키기 위해, 상기 컨포멀 스페이서 산화물을 이방성으로 에칭하는 단계와,
    상기 접촉 트렌치의 바닥부에서 상기 노출된 확산 장벽 구조를 에칭 제거하는 단계와,
    상기 접촉 트렌치의 바닥부에서 상기 노출된 확산 장벽 구조를 에칭 제거한 후에, 상기 컨포멀 스페이서 산화물을 제거하는 단계를 포함하는,
    반도체 장치 제조 방법.
  12. 제 6 항에 있어서,
    상기 확산 장벽 구조를 형성하는 단계는,
    상기 전기 전도성 재료로 상기 접촉 트렌치를 채우기 전에, 상기 접촉 트렌치의 바닥부가 아닌 측벽에만 상기 Si 및 산소 도핑된 Si의 교번층들을 에피택셜 성장시키는 단계를 포함하는,
    반도체 장치 제조 방법.
  13. 제 12 항에 있어서,
    상기 Si 및 산소 도핑된 Si의 교번층들 상에 Si의 캐핑층을 에피택셜 성장시키는 단계를 더 포함하는,
    반도체 장치 제조 방법.
  14. 제 12 항에 있어서,
    상기 고농도로 도핑된 바디 접촉 영역을 형성하는 단계는,
    상기 Si 및 산소 도핑된 Si의 교번층들이 없는 상기 접촉 트렌치의 바닥부 내로 도펀트 종을 주입하는 단계와,
    상기 주입된 도펀트 종을 활성화시키기 위해, 상기 Si 기판을 어닐링하는 단계를 포함하는,
    반도체 장치 제조 방법.
  15. 제 6 항에 있어서,
    상기 전기 전도성 재료로 상기 접촉 트렌치를 채우기 전에, 상기 Si 기판의 전방 주표면 상에 형성된 절연층을 에치백(etch back)하여, 상기 절연층이, 상기 접촉 트렌치와 정렬되고 상기 접촉 트렌치와 상기 확산 장벽 구조의 결합 폭보다 넓은 개구를 갖도록 하는 단계를 더 포함하는,
    반도체 장치 제조 방법.
  16. 제 15 항에 있어서,
    상기 전기 전도성 재료로 상기 접촉 트렌치를 채우는 단계는,
    상기 접촉 트렌치 및 상기 절연층에 형성된 개구 내에 상기 전기 전도성 재료를 증착하여, 상기 전기 전도성 재료가 상기 확산 장벽 구조를 넘어서 상기 Si 기판의 전방 주표면 위로 상기 게이트 트렌치를 향하는 방향으로 연장되도록 하는 단계를 포함하는,
    반도체 장치 제조 방법.
  17. 제 6 항에 있어서,
    상기 확산 장벽 구조를 형성하는 단계는,
    상기 바디 영역 및 상기 소스 영역을 형성하기 전에, 상기 접촉 트렌치의 측벽 및 바닥부 상에 상기 Si 및 산소 도핑된 Si의 교번층들을 에피택셜 성장시키는 단계를 포함하는,
    반도체 장치 제조 방법.
  18. 제 17 항에 있어서,
    상기 바디 영역 및 상기 소스 영역을 형성하기 전에, 상기 Si 및 산소 도핑된 Si의 교번층들 상에 Si의 캐핑층을 에피택셜 성장시키는 단계를 더 포함하는,
    반도체 장치 제조 방법.
  19. 제 17 항에 있어서,
    상기 접촉 트렌치의 바닥부의 적어도 일부에서 상기 Si 및 산소 도핑된 Si의 교번층들을 제거하는 단계를 더 포함하는,
    반도체 장치 제조 방법.
  20. 제 19 항에 있어서,
    상기 접촉 트렌치의 바닥부의 적어도 일부에서 상기 Si 및 산소 도핑된 Si의 교번층들을 제거하는 단계는,
    상기 Si 및 산소 도핑된 Si의 교번층들 상에 상기 Si의 캐핑층을 에피택셜 성장시키는 단계와,
    상기 Si의 캐핑층 상에 컨포멀 스페이서 산화물을 증착하는 단계와,
    상기 접촉 트렌치의 바닥부에서 상기 확산 장벽 구조를 노출시키기 위해, 상기 컨포멀 스페이서 산화물을 이방성으로 에칭하는 단계와,
    상기 접촉 트렌치의 바닥부에서 상기 노출된 확산 장벽 구조를 에칭 제거하는 단계와,
    상기 접촉 트렌치의 바닥부에서 상기 노출된 확산 장벽 구조를 에칭 제거한 후에 상기 컨포멀 스페이서 산화물을 제거하는 단계를 포함하는,
    반도체 장치 제조 방법.
  21. 제 6 항에 있어서,
    상기 확산 장벽 구조를 형성하는 단계는,
    상기 바디 영역 및 상기 소스 영역을 형성하기 전에, 상기 접촉 트렌치의 바닥부에 희생 절연층을 형성하는 단계와,
    상기 희생 절연층을 형성한 후에, 상기 접촉 트렌치의 측벽 상에 상기 Si 및 산소 도핑된 Si의 교번층들을 에피택셜 성장시키는 단계와,
    상기 Si 및 산소 도핑된 Si의 교번층들을 에피택셜 성장시킨 후에, 상기 접촉 트렌치의 바닥부로부터 상기 희생 절연층을 제거하는 단계를 포함하는,
    반도체 장치 제조 방법.
  22. 제 6 항에 있어서,
    상기 확산 장벽 구조를 형성한 후 상기 소스 영역 및 상기 바디 영역을 형성하기 전에, 희생 플러그 재료(sacrificial plug material)로 상기 접촉 트렌치를 채우는 단계와,
    상기 희생 플러그 재료로 상기 접촉 트렌치를 채운 후에, 상기 Si 기판 내에 상기 소스 영역 및 상기 바디 영역을 형성하는 단계와,
    상기 소스 영역 및 상기 바디 영역을 형성한 후에, 상기 희생 플러그 재료를 제거하는 단계와,
    상기 희생 플러그 재료를 제거한 후 상기 전기 전도성 재료로 상기 접촉 트렌치를 채우기 전에, 상기 접촉 트렌치의 바닥부에 도펀트 종을 주입하는 단계와,
    상기 주입된 도펀트 종을 활성화시켜 상기 고농도로 도핑된 바디 접촉 영역을 형성하기 위해 상기 Si 기판을 어닐링하는 단계를 더 포함하는,
    반도체 장치 제조 방법.
KR1020190095874A 2018-08-08 2019-08-07 수직 전원 장치의 접촉 임플란트 외부 확산 감소를 위한 산소 삽입형 Si 층 KR20200018301A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/058,631 US10580888B1 (en) 2018-08-08 2018-08-08 Oxygen inserted Si-layers for reduced contact implant outdiffusion in vertical power devices
US16/058,631 2018-08-08

Publications (1)

Publication Number Publication Date
KR20200018301A true KR20200018301A (ko) 2020-02-19

Family

ID=67514333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190095874A KR20200018301A (ko) 2018-08-08 2019-08-07 수직 전원 장치의 접촉 임플란트 외부 확산 감소를 위한 산소 삽입형 Si 층

Country Status (4)

Country Link
US (2) US10580888B1 (ko)
EP (1) EP3608966A1 (ko)
KR (1) KR20200018301A (ko)
CN (1) CN110828420A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10741638B2 (en) 2018-08-08 2020-08-11 Infineon Technologies Austria Ag Oxygen inserted Si-layers for reduced substrate dopant outdiffusion in power devices
US10580888B1 (en) * 2018-08-08 2020-03-03 Infineon Technologies Austria Ag Oxygen inserted Si-layers for reduced contact implant outdiffusion in vertical power devices
US10790353B2 (en) 2018-11-09 2020-09-29 Infineon Technologies Austria Ag Semiconductor device with superjunction and oxygen inserted Si-layers
KR20210011783A (ko) * 2019-07-23 2021-02-02 삼성전자주식회사 트랜지스터를 구비하는 반도체 소자
US11804531B2 (en) * 2020-07-23 2023-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Thin film transfer using substrate with etch stop layer and diffusion barrier layer
US11908904B2 (en) 2021-08-12 2024-02-20 Infineon Technologies Austria Ag Planar gate semiconductor device with oxygen-doped Si-layers

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404007B1 (en) 1999-04-05 2002-06-11 Fairchild Semiconductor Corporation Trench transistor with superior gate dielectric
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7009247B2 (en) 2001-07-03 2006-03-07 Siliconix Incorporated Trench MIS device with thick oxide layer in bottom of gate contact trench
TWI248136B (en) 2002-03-19 2006-01-21 Infineon Technologies Ag Method for fabricating a transistor arrangement having trench transistor cells having a field electrode
DE102006002903A1 (de) 2006-01-20 2007-08-02 Infineon Technologies Austria Ag Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers und Halbleiterbauelement
JP4182986B2 (ja) 2006-04-19 2008-11-19 トヨタ自動車株式会社 半導体装置とその製造方法
US20090053869A1 (en) 2007-08-22 2009-02-26 Infineon Technologies Austria Ag Method for producing an integrated circuit including a trench transistor and integrated circuit
DE102007044414A1 (de) 2007-09-17 2009-03-19 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
US7932556B2 (en) 2007-12-14 2011-04-26 Fairchild Semiconductor Corporation Structure and method for forming power devices with high aspect ratio contact openings
US8253194B2 (en) 2008-09-17 2012-08-28 Fairchild Semiconductor Corporation Structures for reducing dopant out-diffusion from implant regions in power devices
US8373224B2 (en) 2009-12-28 2013-02-12 Force Mos Technology Co., Ltd. Super-junction trench MOSFET with resurf stepped oxides and trenched contacts
US8372717B2 (en) 2009-12-28 2013-02-12 Force Mos Technology Co., Ltd. Method for manufacturing a super-junction trench MOSFET with resurf stepped oxides and trenched contacts
US8648413B2 (en) 2009-12-28 2014-02-11 Force Mos Technology Co., Ltd. Super-junction trench MOSFET with multiple trenched source-body contacts
US8373225B2 (en) 2009-12-28 2013-02-12 Force Mos Technology Co., Ltd. Super-junction trench MOSFET with Resurf stepped oxides and split gate electrodes
US8067800B2 (en) 2009-12-28 2011-11-29 Force Mos Technology Co., Ltd. Super-junction trench MOSFET with resurf step oxide and the method to make the same
US8633095B2 (en) 2011-06-30 2014-01-21 Infineon Technologies Austria Ag Semiconductor device with voltage compensation structure
US8587054B2 (en) * 2011-12-30 2013-11-19 Force Mos Technology Co., Ltd. Trench MOSFET with resurf stepped oxide and diffused drift region
JP6226786B2 (ja) 2014-03-19 2017-11-08 三菱電機株式会社 半導体装置およびその製造方法
DE102016104327B4 (de) 2016-03-09 2023-12-28 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleitervorrichtung
US10573742B1 (en) 2018-08-08 2020-02-25 Infineon Technologies Austria Ag Oxygen inserted Si-layers in vertical trench power devices
US10510836B1 (en) 2018-08-08 2019-12-17 Infineon Technologies Austria Ag Gate trench device with oxygen inserted si-layers
US10580888B1 (en) * 2018-08-08 2020-03-03 Infineon Technologies Austria Ag Oxygen inserted Si-layers for reduced contact implant outdiffusion in vertical power devices

Also Published As

Publication number Publication date
US10868172B2 (en) 2020-12-15
US20200052109A1 (en) 2020-02-13
EP3608966A1 (en) 2020-02-12
US20200127134A1 (en) 2020-04-23
US10580888B1 (en) 2020-03-03
CN110828420A (zh) 2020-02-21

Similar Documents

Publication Publication Date Title
US10861966B2 (en) Vertical trench power devices with oxygen inserted Si-layers
US10868172B2 (en) Vertical power devices with oxygen inserted Si-layers
KR101099907B1 (ko) 금속 산화물 반도체 장치와 그의 형성 방법 및 집적 회로
CN110828561B (zh) 用于在垂直功率器件中减小接触注入物向外扩散的氧***的Si层
EP3651202B1 (en) Semiconductor device with superjunction and oxygen inserted si-layers
JP2000082812A (ja) 炭化珪素半導体装置及びその製造方法
WO2017145594A1 (ja) 化合物半導体装置の製造方法および化合物半導体装置
US11031466B2 (en) Method of forming oxygen inserted Si-layers in power semiconductor devices
US11245016B2 (en) Silicon carbide trench semiconductor device
US9105495B2 (en) Semiconductor device and related fabrication methods
US9224806B2 (en) Edge termination structure with trench isolation regions
KR20160129922A (ko) 트렌치 금속 산화물 반도체 전계 효과 트랜지스터
EP2673806B1 (en) Fabrication method of a semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination