TWI528423B - 用於製備半導體元件的方法及半導體元件 - Google Patents

Description

用於製備半導體元件的方法及半導體元件

本發明主要關於溝槽金屬氧化物半導體場效應管(MOSFET)，更確切地說，是關於用於製備半導體元件的方法及半導體元件。

DMOS(雙擴散MOS)電晶體是一種利用兩個連續擴散技術，校準到同一邊緣上，以製備電晶體的通道區的電晶體。DMOS電晶體通常是用於低壓和高壓的高電流元件，用作獨立的電晶體或功率積體電路的組件。DMOS電晶體在很低的正向電壓降下，就能提供單位面積上很高的電流。

典型的DMOS電晶體是一種稱為溝槽DMOS電晶體的電晶體，其中通道位於溝槽的側壁上，柵極形成在溝槽中，從源極開始，朝著漏極延伸。溝槽柵極佈滿薄氧化層，並用多晶矽填充，限制電流的能力次於平面柵極DMOS電晶體結構，因此其比導通電阻值較低。

然而，製備這種溝槽DMOS場效應管的傳統方法需要五至六個掩膜技術，不僅昂貴，而且費時。第一個掩膜為深勢阱掩膜，也用於高壓截止。根據所製備的元件是否是高壓元件，來選擇是否使用該掩膜。第二個掩膜為溝槽掩膜，用於製備柵極和其他元件結構的溝槽。第三個掩膜為本體掩膜，也用於製備截止區，保護柵極 滑道中的柵極氧化物不會因為裸露在柵極電勢中而被破壞，並且遮罩柵極墊/柵極滑道遠離漏極電壓。第四個掩膜為源極掩膜，將源極區移出柵極滑道和截止區，從而將擊穿電流移出這些區域，提高非嵌位元感應開關(UIS)性能。第四個掩膜也用於製備通道終止。第五個掩膜為接觸掩膜，用於製備源極/本體和柵極接頭，第六個掩膜為金屬掩膜，用於將金屬層分成柵極和源極金屬區。

第1圖表示溝槽MOSFET 100的剖面圖，該元件是利用上述傳統的六掩膜技術製成的。如第1圖所示，溝槽MOSFET100包含位於有源區中的有源晶胞102以及柵極滑道104。柵極滑道連接到有源晶胞102中的柵極上。P-反轉通道可能會沿N-外延層111的頂面，朝著晶片末端形成。如果P-反轉通道從結截止108開始，觸及晶片邊緣112，那麼就會在源極/本體和漏極之間，引起漏電流。重摻雜的N+通道終點106可以阻止這種p-反轉通道觸及晶片邊緣112，在晶片邊緣112處，它可以短接至漏極。

本發明的目的是提供一種用於製備半導體元件的方法及半導體元件，以降低成本、簡化製作技術。

本發明的技術方案是提供一種用於製備半導體元件的方法，包含：a)製備半導體襯底；b)在半導體襯底上方使用第一掩膜；並分別形成寬度為W1、W2的溝槽TR1、TR2，其中W1比W2窄，其中溝槽TR2包含連接到溝槽TR1上的第一柵極滑道溝槽和第二柵極滑 道溝槽，其中第一柵極滑道溝槽和第二柵極滑道溝槽中的至少一個緊靠並包圍著溝槽TR1；c)在厚度為T1、T2的溝槽TR1、TR2的底部和側壁上製備柵極絕緣物，其中T2大於T1；d)在溝槽TR1中製備導電材料，以形成柵極電極，在溝槽TR2中製備導電材料，以形成第一柵極滑道和第二柵極滑道以及截止結構，其中第一和第二柵極滑道與柵極電極電性連接；e)在半導體襯底的頂部製備一個本體層；f)在本體層的頂部製備一個源極層；g)在半導體襯底上方使用絕緣層；h)在絕緣層上方使用第二掩膜；i)利用第二掩膜，藉由絕緣層中的接觸開口形成電接頭，其中接觸開口包含在每個柵極電極附近的向著源極層的源極開口、向著柵極滑道的柵極滑道開口、向著截止結構的截止接觸開口以及晶片邊緣附近的向著源極層或本體層的短路接觸開口；以及j)在絕緣層上製備第一金屬區和第二金屬區，並且相互電性絕緣，其中第一金屬區與柵極滑道電連接，其中第二金屬區與源極接頭電連接，其中厚度T2足夠厚，能夠承載閉鎖電壓。

以上所述的方法中：b)還包含製備寬度為W3的溝槽T3，其中W1比W3窄，其中溝槽TR3包含包圍著溝槽TR1和柵極滑道之溝槽TR2的截止溝槽；c)還包含在厚度為T3的溝槽TR3的底部和側壁上製備柵極絕緣物，其中T3大於T1； d)還包含在溝槽TR3中製備導電材料，以形成截止結構，其中截止結構與柵極滑道和柵極電極電絕緣；i)還包含利用第二掩膜，藉由絕緣層中的接觸開口，製備電接頭，其中接觸開口包含向著截止結構的截止接觸開口，以及晶片邊緣附近的向著源極層或本體層的短路接觸開口；以及j)還包含在絕緣層上製備第三金屬區，其中第三金屬區與截止接頭和短路接頭電連接，從而使截止結構在晶片邊緣處短接至本體區上，其中厚度T3足夠厚，能夠承載閉鎖電壓。

以上所述的方法中，步驟e)包含：在整個半導體襯底的頂部製備一個本體層。

以上所述的方法中，步驟j)包含：在絕緣層上方沉積一個金屬層；在金屬層上方使用一個金屬掩膜；以及蝕刻金屬層，以分離第一金屬區和第二金屬區。

以上所述的方法中，步驟c)包含：在厚度為T1、T2的溝槽TR1、TR2的底部和側壁上，利用掩膜製備柵極絕緣層，其中T2大於T1。

以上所述的方法中，步驟c)包含：在溝槽TR1、TR2的底部和側壁，製備一個第一柵極絕緣物；在薄絕緣層上方使用柵極絕緣物掩膜，其中柵極絕緣物掩膜覆蓋溝槽TR2，但不覆蓋溝槽TR1；從半導體襯底上沒有被含有溝槽TR1的第二掩膜覆蓋的部分，除 去第一柵極絕緣物；以及在溝槽TR1中製備第二柵極絕緣物，其中第二柵極絕緣物比第一柵極絕緣物薄。

以上所述的方法中，藉由在相當高的能量下植入離子，進行步驟e)，在此能量下，離子可以穿過第二柵極絕緣物和第一柵極絕緣物，植入到半導體襯底中。

以上所述的方法中，藉由植入一定能量的離子，進行步驟f)，該能量能使離子穿過第二柵極絕緣物，但不穿過第一柵極絕緣物，植入到半導體襯底中。

以上所述的方法中，源極層僅僅形成在溝槽TR1附近的本體層的頂部中。

以上所述的方法中，步驟c)包含：在溝槽TR1、TR2的底部和側壁，製備第一柵極絕緣物；製備犧牲材料，完全填充溝槽TR1，但僅僅內襯在溝槽TR2中；回刻犧牲材料，除去TR2上的犧牲材料，但保留TR1中的犧牲材料；在溝槽TR2中製備一個柵極絕緣層；以及除去溝槽TR1中的犧牲材料，在溝槽TR1中製備柵極絕緣物，其中溝槽TR2中的柵極絕緣層厚度T2大於溝槽TR1中的柵極絕緣層厚度T1。

以上所述的方法中，源極層形成在整個半導體的頂部中。

以上所述的方法中，完成步驟a)到步驟j)所用的掩膜不超過四個。

以上所述的方法中，完成步驟a)到步驟j)所用的掩膜不超過三個。

以上所述的方法中：b)還包含製備寬度為W3的溝槽T3，其中W3大於W2，其中溝槽TR3含有包圍著溝槽TR1和柵極滑道溝槽TR2的截止溝槽；其中本方法還包含：用電介質填充溝槽TR3，其中寬度W3足以承載閉鎖電壓。

以上所述的方法中步驟a)到步驟j)僅需要三個掩膜。

以上所述方法中，步驟b)還包含在溝槽TR2下方製備重摻雜的通道終止區。

本發明還提供了一種半導體元件，其包含：在柵極絕緣層上方的多個柵極電極，形成在有源溝槽中，位於半導體襯底的有源區中；形成在半導體襯底中的第一柵極滑道，並且電連接到柵極電極上，其中第一柵極滑道緊靠並包圍著有源區；連接到第一柵極滑道上的第二柵極滑道，用於連接柵極金屬；以及其中柵極滑道溝槽中的絕緣層各自的厚度T2大於有源溝槽中的柵極絕緣層的厚度T1，其中厚度T2足以承載閉鎖電壓。

以上所述元件中，還包含：包圍著第一柵極滑道和第二柵極滑道以及有源區的截止結構，其中截止結構包含半導體襯底中佈滿絕緣物的溝槽中的導電材料，其中截止結構短接至晶片邊緣附近的 半導體襯底的源極或本體層，從而構成元件的通道終點。

以上所述元件中還包含：一個電介質填充的溝槽，它包圍著第一柵極滑道和第二柵極滑道以及有源區。

以上所述元件中還包含一個位於電介質填充溝槽下方的重摻雜通道終止區。

以上所述的元件中半導體襯底包含有源區和截止區中的本體層。

以上所述元件中半導體襯底含有一個源極區。

以上所述元件中源極區僅位於有源區中。

以上所述元件中第一柵極滑道含有一個形成在溝槽下方的通道終止區。

以上所述元件中半導體襯底還包含具有重摻雜底層和次重摻雜頂層的半導體襯底，其中第一柵極滑道溝槽足夠深，能夠觸及重摻雜底層。

以上所述元件中在截止結構所述的佈滿絕緣物的溝槽中的絕緣物足夠厚，能夠承載閉鎖電壓。

100、200、300、700‧‧‧溝槽MOSFET

102‧‧‧有源晶胞

104、204、206、304、306、527‧‧‧柵極滑道

106‧‧‧N+通道終點

108‧‧‧結截止

111、211、311、404、504、704‧‧‧外延層

112、213、313、413、713‧‧‧晶片邊緣

202、302、410、412、414、416、510、512、514、516、710、712、714、716‧‧‧溝槽

204a、208a、308a‧‧‧寄生電晶體

207、307、707、742、744‧‧‧接頭

208、308、529‧‧‧截止結構

210、310、711‧‧‧有源晶胞區

212、312、432、528‧‧‧本體層

214、314、434、530、736‧‧‧源極層

248、348、456、550、754‧‧‧柵極金屬層

250、350‧‧‧縫隙

252、352、454、552、752‧‧‧源極金屬

254、354、458、548‧‧‧截止金屬

304a‧‧‧寄生p-通道電晶體

402、502、702‧‧‧襯底

406、436、522、532‧‧‧絕緣層

408、508‧‧‧第一掩膜

418、518‧‧‧柵極絕緣層

420、520‧‧‧犧牲材料

422‧‧‧氮化層

424‧‧‧第二掩膜

426‧‧‧犧牲絕緣物

428、523、524‧‧‧柵極絕緣物

430、526‧‧‧導電材料

438、534、740‧‧‧接觸掩膜

442、444、445、446、536、538、540、541、542‧‧‧接觸孔

448‧‧‧勢壘金屬

543‧‧‧勢壘材料層

450、544、748‧‧‧插頭

452、546、750‧‧‧金屬層

506、706、722‧‧‧氧化層

525‧‧‧有源柵極電極

531‧‧‧頂部氧化層

595、730‧‧‧通道終止區

708‧‧‧溝槽掩膜

720、728‧‧‧多晶矽層

724‧‧‧柵極氧化物

726‧‧‧有源柵極氧化物

732‧‧‧氧化物

734‧‧‧本體區

738‧‧‧電介質層

746‧‧‧勢壘金屬

第1圖表示傳統的溝槽MOSFET元件的剖面圖。

第2A圖表示本發明的第一實施例所述的雙柵極氧化物溝槽MSOFET佈局的俯視圖。

第2B-1圖表示第2A圖所示的雙柵極氧化物溝槽MOSFET 200佈局的另一個俯視圖。

第2B-2圖表示第2A圖所示的雙柵極氧化物溝槽MOSFET沿線A-A和 B-B的剖面圖。

第2C圖表示第2B-1圖和第2B-2圖所示的雙柵極氧化物溝槽MOSFET的等效電路圖。

第3A圖表示本發明的第二實施例所述的雙柵極氧化物溝槽MSOFET佈局的俯視圖。

第3B圖表示第3A圖所示的雙柵極氧化物溝槽MOSFET沿線A-A和B-B的剖面圖。

第3C圖表示第3B圖所示的雙柵極氧化物溝槽MOSFET的電路圖。

第4A-4R圖表示製備本發明的第一實施例所述的第2A-2B圖所示的雙柵極氧化物溝槽MOSFET步驟的剖面圖。

第5A-5Q圖表示製備本發明的第二實施例所述的第3A-3B圖所示的雙柵極氧化物溝槽MOSFET步驟的剖面圖。

第6圖表示製備本發明的一個可選實施例所述的雙柵極氧化物溝槽MOSFET步驟的剖面圖。

第7A圖表示依據本發明的一個可選實施例，雙柵極氧化物溝槽MOSFET佈局的俯視圖。

第7B圖表示第7A圖所示的雙柵極氧化物溝槽MOSFET沿線A-A和B-B的剖面圖。

第8A-8R圖表示製備第7A-7B圖所示的雙柵極氧化物溝槽MOSFET步驟的剖面圖。

儘管為了解釋說明，以下詳細說明包含了許多具體細節，但是本領域的任何技術人員都應理解基於以下細節的多種變化和修正都屬本發明的範圍。因此，本發明的典型實施例的提出，對於請求 保護的發明沒有任何一般性的損失，而且不附加任何限制。

<實施例>

在本發明的實施例中，傳統溝槽MOSFET中已有的結截止，可以用柵極滑道區中的厚柵極氧化物代替，以便終止有源晶胞區，從而消除結截止擊穿，提高UIS(非嵌位元感應開關)性能，又由於氧化物所需的空間比傳統的結截止所需的空間小得多，還節省結截止所占的空間。此外，藉由將嵌入式體二極體局限在有源區，可以提高反向恢復特性。

第2A圖表示本發明的第一實施例所述的雙柵極氧化物溝槽MSOFET 200佈局的俯視圖。第2B-2圖表示雙柵極截止的溝槽MOSFET 200沿線A-A和B-B的剖面圖。如第4A-4R圖所要詳述地那樣，用於製備氧化物截止溝槽MOSFET 200的方法僅需要四個掩膜：一個溝槽掩膜、一個柵極氧化物掩膜、一個接觸掩膜以及一個金屬掩膜。

如第2A圖和第2B-2圖所示，溝槽MOSFET 200包含形成在佈滿氧化物的溝槽202中的柵極電極，溝槽202位於有源晶胞區210中。柵極滑道形成在一套較寬的佈滿氧化物的溝槽中。柵極滑道包含第一部分204接觸並包圍有源晶胞區210。柵極滑道含有第二部分206，藉由接頭207，連接到柵極金屬層248(其輪廓如第2A圖中的虛線所示)上。截止結構208形成在另一個佈滿氧化物的溝槽中，該溝槽包圍著柵極滑道204、206以及有源區210。截止結構208可以藉由截止金屬254，以及在特定位置處適當的接頭，短接至元件200的本體或源極區上。柵極金屬248和源極金屬252藉由縫隙250，相互電絕緣，縫隙250可以用絕緣材料填充。短接的截 止結構208作為通道終點。作為示例，在第2B-2圖所示的實施例中，n-型(以n-通道MOSFT元件為例)源極層214可以僅形成在有源晶胞區中的p-本體層212的頂部上。有源區柵極溝槽202的柵極氧化物比柵極滑道204的柵極氧化物薄得多。柵極滑道204以及截止溝槽208的厚柵極氧化物的厚度(例如約為1000埃(Å)至2000埃(Å))，足以承受擊穿電壓；所需的厚度取決於元件的額定電壓。柵極滑道204、206之溝槽以及截止溝槽208中的柵極氧化物，比有源柵極溝槽202中的柵極氧化物厚，因此可以說元件200具有雙柵極氧化物厚度。柵極滑道206和204，以及有源區柵極溝槽202中的柵極電極，一起連接到元件柵極電勢上。截止溝槽208中的柵極電極可以藉由晶片邊緣213，連接到本體區上，晶片邊緣213位於元件漏極電勢。

第2B-1圖表示第2A圖所示的雙柵極氧化物溝槽MOSFET 200的另一個俯視圖，但為了便於說明，第2B-1圖僅表示出了金屬層。源極金屬252覆蓋了有源區210，以及包圍的柵極滑道204。柵極金屬248覆蓋了柵極滑道的柵極拾取部分206，截止金屬254連接截止溝槽208包圍元件的那部分。在第2A圖和第2B-1圖所示的佈局中，截止金屬254在晶片的拐角處，連接截止溝槽208。

第2C圖表示第2B-2圖所示的雙柵極氧化物截止溝槽MOSFET的等效電路圖。這些結構形成在半導體襯底中，半導體襯底含有一個在底部n+襯底層214上方的n-外延層211。如圖中電路圖所示，寄生p-通道(以n-通道元件為例)電晶體204a可以形成在柵極滑道204下方，從有源區210(位於元件源極電勢)中的p-本體層212開始，作為寄生電晶體204a的寄生漏極，在柵極滑道204另一側 的p-本體區，作為寄生電晶體204a的寄生源極，包圍著柵極滑道204的那部分n-外延層211，作為寄生電晶體204的寄生通道區。 要注意的是，如果元件200是n-通道MOSFET，寄生電晶體是p-通道電晶體，那麼元件漏極電勢就是寄生電晶體的源極電勢，反之亦然。寄生電晶體204a的寄生漏極位於元件源極電勢，因此寄生柵極(柵極滑道204中的柵極電極)短接至元件漏極電極，可以打開寄生電晶體204a。當MOSFET元件200斷開時，所有的柵極滑道204都通向元件源極電勢，可以打開寄生電晶體204a。這使得元件源極電勢，從有源區210，短接至晶片邊緣213處的漏極電勢，從而產生漏電流。

為了克服該問題，可以在元件週邊，晶片邊緣213和柵極滑道204之間，形成一個截止溝槽208。並且在截止溝槽208下方，形成一個p-通道寄生電晶體208a。然而，截止溝槽208中的柵極電極，藉由截止金屬254，短接至寄生電晶體208a的寄生源極端(晶片邊緣213端)，因此寄生電晶體208a從未接通，以便作為一個通道終點，避免從元件源極短接至晶片邊緣213。要注意的是，由於接觸溝槽206不在有源區210周圍，因此所示的寄生電晶體並不用於柵極滑道接觸溝槽206。如果有必要，可以藉由在第一截止結構208和柵極滑道204之間，添加一個額外的通道終點，這其實是在第一常閉的寄生電晶體208a和寄生電晶體204a之間，添加了另一個常閉的寄生電晶體；從而提高了通道終點的電壓性能。

也可以利用其他方法製備通道終點，例如共同轉讓的美國專利申請案12/731,112中所述的那些方法，特此引用該內容，以作參考。例如，可以藉由製備足夠深的柵極滑道溝槽204，觸及重摻雜 的底部襯底214，以形成通道終點。還可選擇，藉由在柵極滑道溝槽204的底部，製備一個重摻雜的n區，以形成通道終點。如果形成了可選的通道終點，那麼就可以省去截止結構208。柵極滑道溝槽204包圍著有源區，並且具有足夠厚的柵極氧化物，以承載閉鎖電壓。

閉鎖電壓是元件的兩個主電流承載端(例如源極到漏極的電壓)之間的電壓。當元件處於斷開狀態時，較厚的柵極氧化物(例如柵極滑道溝槽或截止溝槽的氧化物)應該足以承載閉鎖電壓。換言之，氧化物足夠厚，閉鎖電壓不大，不能在氧化物上產生超過氧化物擊穿場的電場。理想情況是，截止區的擊穿電壓高於有源區的擊穿電壓，從而提高元件的耐用性。

第3A圖表示本發明的第二實施例所述的雙柵極氧化物溝槽MOSFET 300佈局的俯視圖，第3B圖表示雙柵極截止溝槽MOSFET 300沿線A-A和B-B的剖面圖。雙柵極氧化物溝槽MOSFET 300與第2A-2B圖所示的雙柵極氧化物溝槽MOSFET 200類似。如第3A-3B圖所示，溝槽MOSFET 300含有形成在有源柵極溝槽302中的有源柵極電極，有源柵極溝槽302位於有源晶胞區310中。有源柵極電極電連接到柵極滑道304和306上，柵極滑道304和306形成在佈滿較厚氧化物的較寬的溝槽中。柵極滑道包含到達並包圍著有源晶胞區310的部分304，以及藉由接頭307，連接到柵極金屬348的部分306。 截止結構308包圍著柵極304、306和有源區310。藉由截止金屬354以及合適的接頭，截止結構308在晶片邊緣313附近，電性連接到源極層314和本體層312上。柵極金屬348和源極金屬352相互電絕緣，例如藉由縫隙350，可以用絕緣材料填充縫隙350。源極 金屬覆蓋有源區310以及周圍的柵極滑道304。如上所述，短接的截止結構308作為通道終點。在本實施例中，n-型源極層314可以形成在有源晶胞區310以及截止區中的p-本體層312的頂部，源極和本體都形成在n-型漂流/外延層311上方。如第5A-5Q圖所示，可以利用三掩膜技術，製備雙柵極氧化物溝槽MSOFET 300。

第3C圖表示第3B圖所示的雙柵極氧化物截止溝槽MOSFET的等效電路圖。如同電路圖中所示，寄生p-通道電晶體304a形成在柵極滑道溝槽304下方，但於截止溝槽308減寬後，作為通道終點。寄生電晶體308a位於截止溝槽308下方，藉由截止金屬354，其寄生源極短接至寄生柵極，從而避免如上所述地接通。

第4A-4R圖表示上述第2A圖、第2B-1圖和第2B-2圖所示類型的雙柵極氧化物溝槽MOSFET的四掩膜製備方法的剖面圖。如第4A圖所示，製備半導體襯底的初始材料包含，例如相對輕摻雜的(例如n-)外延層404位於重摻雜的(例如n+)襯底402上方。還可選擇，外延層摻雜p-，襯底摻雜p+。初始絕緣層406可以形成在外延層404的頂面上。作為示例，但不作為局限，絕緣層406可以用氧化物製備，例如利用熱氧化作用和沉積低溫氧化物或高密度等離子(HDP)相結合。如第4B圖所示，在絕緣層406的上方，使用第一掩膜408(此處稱為溝槽掩膜)，並形成帶開口的圖案，開口對應將要製備的溝槽。經過蝕刻，形成溝槽410、412、414和416，穿過絕緣層406、層404以及外延層404的頂部。可以利用溝槽410和412，在後續技術中製備第一和第二柵極滑道。為了簡便，溝槽410、412在此稱為第一和第二柵極滑道溝槽。利用另一個溝槽414，製備有源區的部分截止。為了簡便，溝槽414在此稱為截 止溝槽。利用溝槽416製備有源元件晶胞。為了簡便，這些溝槽416在此稱為有源溝槽。如果這些溝槽的寬度不同，那麼可以在共同的蝕刻步驟中，將這些溝槽蝕刻成不同深度。例如，柵極滑道溝槽410、412和截止溝槽414可以比有源溝槽416更寬，以便利用同一蝕刻技術，將柵極滑道溝槽410、412以及截止溝槽414蝕刻得比有源溝槽416更深。可以利用單一掩膜，蝕刻所有的溝槽。

如第4C圖所示，除去第一掩膜408。沉積厚柵極絕緣層418(例如一種氧化物)，或藉由其他方式形成在溝槽410、412、414和416的底部和側壁上，以及外延層404的上方。厚柵極氧化層418的厚度約在800Å至1500Å之間。如第4D圖所示，在溝槽410、412、414和416中以及外延層404的頂部，沉積犧牲材料420。作為示例，但不作為局限，犧牲材料可以是導電或半導體材料，例如多晶矽。如第4E圖所示，在柵極絕緣層418的頂面下方，以及外延層404的頂面上方，可以利用蝕刻終點，回刻犧牲材料420。仍然可用犧牲材料420填充溝槽410、412、414和416。

如第4F圖所示，薄氧氣擴散勢壘層422(例如氮化物)沉積在溝槽410、412、414和416中的犧牲材料420上方，以及柵極絕緣層418上方。作為示例，薄氮化層422的厚度約為200Å至500Å。

在薄氮化層422上方，使用第二掩膜424(即柵極氧化物掩膜)。如第4G圖所示，柵極氧化物掩膜424僅覆蓋了位於柵極滑道區域和截止區中的溝槽410、412、414，但沒有覆蓋有源溝槽416。犧牲材料420確保光致抗蝕劑材料不會沉積在溝槽內，一旦沉積將難以除去。蝕刻掉沒有被第二掩膜424覆蓋的那部分薄氮化層422 ，然後蝕刻溝槽416中的犧牲材料420。溝槽416中以及外延層404上方，沒有被第二掩膜424覆蓋的厚柵極絕緣層418也被蝕刻掉。

除去第二掩膜424，然後在有源溝槽416的側壁和底部以及n-外延層404的上方，如第4H圖所示，製備(例如生長)薄犧牲絕緣物426。有種材料並沒有形成(例如生長)在薄氮化層422的材料上，犧牲絕緣物最好是由這種材料製成。作為示例，薄氮化層422可以由氮化物材料(例如氮化矽)製成，薄犧牲絕緣層426可以由生長氧化物材料(例如氧化矽)製成。犧牲絕緣物426的厚度約為200Å至500Å。

如第4I圖所示，剝去薄氮化層422的剩餘部分。然後，蝕刻掉溝槽410、412、414中的犧牲材料420。薄氧氣擴散勢壘層422可以由能抵抗蝕刻犧牲絕緣層426的材料製成。此外，薄氧氣擴散勢壘層422也可以由一種利用犧牲絕緣層426可抵抗的技術，可以蝕刻的材料製成。

犧牲絕緣層426比厚柵極絕緣層418薄，如第4J圖所示，可以從有源溝槽416上除去犧牲絕緣層426，同時完整地保留厚柵極絕緣層418。然後，在有源溝槽416的底部和側壁中形成薄柵極絕緣物428。薄柵極絕緣物428的厚度約為150Å至500Å。

如第4K圖所示，在所有的溝槽410、412、414和416中，沉積導電材料430(例如多晶矽)，還可以在厚柵極絕緣物418的上方以及位於外延層404上方的薄柵極絕緣物428的上方溢出。然後，如第4L圖所示，可以藉由外延層404頂面下方的終點，回刻導電材料430。

如第4M圖所示，在外延層404的頂部形成本體層432。例如，可以藉由垂直或帶角度的全面植入，並擴散具有與外延層404和襯底402相反導電類型的摻雜物，來製備本體層432。例如，如果襯底402和外延層404為n-型摻雜，那麼就可以藉由植入p-型摻雜物，製備本體層432，並且反之亦然。本體植入也可以在極高的能量下(例如80-120KeV)進行，厚柵極絕緣物418不會妨礙本體植入。

如第4N圖所示，利用低能植入技術，在本體層432的頂部形成源極層434。如果源極植入是在極其低的能量下(例如20KeV左右)進行的，而且厚柵極絕緣物相當厚(例如氧化物的厚度約為1200Å)，那麼由於厚柵極絕緣物418妨礙了植入，並且薄柵極氧化物428相當薄，使離子可以滲入，因此摻雜物僅植入到有源晶胞區。例如，藉由垂直或帶角度的植入和退火，製備源極層434。通常是藉由植入與本體摻雜物的導電類型相反的摻雜物，來製備源極層434。進行源極和本體植入時，無需使用額外的掩膜。

如第4O圖所示，在該結構上方形成絕緣層436，然後壓實並平整。可以藉由化學機械平整化(CMP)來完成平整化。以上僅為示例，但不以此為限，絕緣層436可以是一種低溫氧化物和含有硼酸的矽玻璃(BPSG)。

如第4P圖所示，在絕緣層436上製備接觸掩膜438，並形成帶有定義接觸孔的開口圖案。接觸掩膜438是該技術中所用的第三掩膜。絕緣層436、源極層434以及有源晶胞區中的部分本體層432，都可以藉由掩膜438中的開口來蝕刻，以形成源極/本體接觸孔442。絕緣層436以及溝槽412、414中的部分導電材料430都向下 蝕刻，以形成柵極接觸孔444以及截止接觸孔445。位於截止區邊緣以及溝槽410附近的絕緣層436以及本體層432的頂部都可以向下蝕刻，以形成截止短路接觸孔446。

如第4Q圖所示，可以在接觸孔442、444、445和446中沉積勢壘材料(例如Ti/TiN)層448。然後利用導電(例如鎢(W))插頭450，填滿接觸孔442、444、445和446。接觸孔442中的勢壘金屬448和鎢插頭450，在有源區中作為源極/本體接頭。接觸孔444中的勢壘金屬448和鎢插頭450，在柵極接觸溝槽412上方作為柵極接頭。接觸孔445、446中的勢壘金屬448和鎢插頭450，在截止區中形成接頭，將截止溝槽電極短接至晶片邊緣附近的本體區。然後，可以在該結構的上方沉積一個金屬層452(最好選用Al-Si)。

在金屬層452上沉積一個帶圖案的金屬掩膜(圖中未示)，然後藉由金屬蝕刻，將金屬層452分成電絕緣的部分，構成柵極、截止和源極金屬，例如柵極金屬456、截止連接金屬458以及源極金屬454，從而製成元件400，元件400與第2A圖、第2B-1圖和第2B-2圖所示的半導體元件300類似。金屬掩膜是該技術中的第四掩膜。接觸孔442中的勢壘金屬448和鎢插頭450，在源極區上方作為源極/本體接頭，從源極層434和本體層432開始，一直到源極金屬454。接觸孔444中的勢壘金屬448和鎢插頭450，在柵極滑道區上方作為垂直柵極滑道接頭，從柵極滑道開始，一直到柵極金屬456。接觸孔445、446中的勢壘金屬448和鎢插頭450，以及截止金屬458，將截止溝槽414的柵極短接至晶片邊緣413和截止溝槽414之間的本體區432上。

第5A-5Q圖表示用於製備上述第3A-3B圖所示類型的雙柵極氧化物溝槽MOSFET的三掩膜方法的剖面圖。用於製備雙柵極氧化物溝槽MOSFET 300的方法僅需要三個掩膜：一個溝槽掩膜、一個接觸掩膜以及一個金屬掩膜。在該方法中，可以省去第4A-4R圖所示的柵極氧化物掩膜。

如第5A圖所示，半導體襯底包含，例如位於重摻雜(例如n+)的襯底502上方的一個相對輕摻雜(例如n-)的外延層504。氧化層506形成在n-外延層504的頂面上。作為示例，可以藉由熱氧化和沉積低溫氧化物或高密度等離子(HDP)相結合，製備氧化物。 如第5B圖所示，在氧化層506上方，使用帶有定義溝槽的開口圖案的第一掩膜508(即溝槽掩膜)。穿過氧化層506、外延層504以及n+襯底502的頂部，藉由蝕刻製備溝槽510、512、514和516。可以使用溝槽510和512，在後續技術中製備第一和第二柵極滑道。為了簡便，溝槽510和512在此稱為第一和第二柵極滑道溝槽。可以使用另一個溝槽514，製備截止溝槽。為了簡便，溝槽514在此稱為截止溝槽。可以使用溝槽516製備有源元件晶胞。為了簡便，溝槽516在此稱為有源溝槽。柵極滑道溝槽510、512以及截止溝槽514可以比有源溝槽516寬，因此即使它們都是在同一個蝕刻技術中蝕刻的，柵極滑道溝槽510、512以及截止溝槽514也可以蝕刻得比有源溝槽516寬。

如第5C圖所示，除去第一掩膜508。在溝槽510、512、514和516的底部和側壁上，以及外延層504的上方，製備柵極絕緣層518(例如一種氧化物)。柵極絕緣層518的厚度約為500Å至1000Å。如第5D圖所示，沉積犧牲材料520(例如多晶矽)填滿有源溝槽516 ，並且沉積在外延層504的上方。與有源溝槽516相比，柵極滑道溝槽510、512以及截止溝槽514相當的寬，犧牲材料520僅僅佈滿了溝槽510、512、514的底部和側壁，並沒有填滿這些溝槽。然後，藉由蝕刻有源溝槽516中，厚柵極絕緣層518的頂面下方，以及外延層504的頂面上方的終點，各向異性地回刻犧牲材料520。 如第5E圖所示，可以從柵極滑道溝槽510、512以及截止溝槽514上完全除去犧牲材料520。在這種情況下，可以在柵極滑道溝槽510、512的底部，形成一個通道終點，例如藉由各向異性植入。 以上僅為示例，但不以此為限，對於n-通道MOSFET元件而言，通道終點可以是n+摻雜的。

如第5F圖所示，在溝槽510、512、514的底部和側壁上，以及柵極絕緣物518的上方，沉積絕緣材料，以形成一個較厚的絕緣層522。一般來說，絕緣材料的類型可以與柵極絕緣物518的材料類型相同。作為示例，如果柵極絕緣物518是一種氧化物，那麼絕緣材料就可以利用氧化物沉積(例如高溫氧化物(HTO)沉積)來形成。因此，較厚的柵極絕緣層522形成在溝槽510、512、514中，而較薄的柵極絕緣層518形成在有源溝槽516中。然後，在表面上進行平整化(例如CMP)，使絕緣物522的頂面與溝槽516中的犧牲材料520的表面相互平整，從而如第5G圖所示，裸露出犧牲材料520。然後，如第5H圖所示，從溝槽516上蝕刻掉犧牲材料520。這時，溝槽516的側壁和底部中的氧化層厚度(例如約為500Å至1000Å)小於溝槽510、512、514的側壁和底部中的氧化層厚度(例如約為1500Å至2000Å)。

然後，藉由各向同性蝕刻，減薄絕緣物518和522，以便在有源溝 槽516中形成有源柵極絕緣物524，以及在柵極滑道溝槽510、512和截止溝槽514中形成較厚的柵極絕緣物523。最好選用簡短的蝕刻，從有源溝槽516上完全除去絕緣層518，同時最完整地保留溝槽510、512、514中較厚的絕緣層522；然後，在有源溝槽516中，形成(例如生長)薄有源柵極絕緣層524，同時在溝槽510、512、514中保留較厚的柵極絕緣物523。因此，該元件可以說是具有雙柵極絕緣物的厚度。有源柵極絕緣物524的厚度約在150Å至800Å之間，而較厚的柵極絕緣物523的厚度約在500Å至1200Å之間。

可以沉積或藉由其他方式形成導電的或半導電的材料526(例如多晶矽)，如第5J圖所示，於頂面上填滿溝槽510、512、514和516。如果有必要的話，可以摻雜導電材料526，使它的導電性更強。然後，藉由外延層504的頂面下方的蝕刻終點，回刻導電材料526，如第5K圖所示，以形成有源柵極電極525、柵極滑道527以及截止結構529。

如第5L圖所示，可以在外延層504的頂部，形成一個本體層528。 例如藉由垂直或帶角度的全面植入，並擴散合適的摻雜物，例如參照上述第4M圖所示，可以形成本體層528。如第5M圖所示，在本體層528的頂部，形成一個源極層530。例如藉由垂直或帶角度的方式植入合適的摻雜物並退火，例如參照上述第4N圖所示，可以形成源極層530。

如第5N圖所示，可以在該結構上方，形成一個絕緣層532(例如低溫氧化物或含有硼酸的矽玻璃(BPSG))，然後壓實並CMP平整化。

如第5O圖所示，在絕緣層532上形成一個接觸掩膜534，並形成帶有定義接觸孔開口的圖案。要注意的是，此時，接觸掩膜534僅僅是該技術中所用的第二個掩膜。藉由掩膜中的開口，可以蝕刻絕緣層532、源極層530以及有源晶胞區中的那部分本體層528，以形成源極接觸孔536。可以向下蝕刻絕緣層532以及溝槽512、514中的那部分材料526，以形成柵極滑道接觸孔540以及截止接觸孔541。向下蝕刻絕緣層532、源極層530，以及位於截止區邊緣和溝槽514附近的那部分本體層528，以形成截止短路接觸孔542。

如第5P圖所示，可以在接觸孔536、540、541和542中以及氧化物532上方，沉積勢壘材料(例如Ti/TiN)層543。然後，利用導電(例如鎢(W))插頭544，填滿接觸孔536、540、541和542。接觸孔536中的勢壘材料543和鎢插頭544，在源極區530上方作為有源晶胞區中的源極/本體接頭。接觸孔540中的勢壘材料543和鎢插頭544，在柵極區或截止區上方作為柵極接頭。接觸孔541、542中的勢壘材料543和鎢插頭544，作為截止/通道終點短路的接頭。如第5P圖所示，在所製成的結構上方，沉積金屬層546，最好選用Al-Si。

在金屬層546上沉積一個帶圖案的金屬掩膜(圖中未示)，然後利用金屬蝕刻，將金屬層546分成電絕緣部分，構成電絕緣金屬區，包含柵極金屬區550、源極金屬區552以及第3A-3B圖所示的半導體元件300的截止金屬區548，這就完成了元件的製備。該技術中所用的金屬掩膜是第三掩膜。接觸孔536、538中的勢壘材料543和鎢插頭544，在源極區上方作為源極/本體接頭，從源極層 534和本體層532開始，一直到源極金屬552。接觸孔540中的勢壘材料543和鎢插頭544，在柵極滑道區上方作為垂直滑道接頭，從第一和第二柵極接頭開始，一直到柵極金屬550。接觸孔541、542中的勢壘材料543和鎢插頭544，在截止/通道區上方作為到截止金屬548的接頭。在本方法中，省去了柵極氧化物掩膜。

在本方法的一個可選版本中，第5F圖所示的技術之後，可以在柵極滑道溝槽510、512的底部下方以及截止溝槽514下方，形成一個通道終止區。如第6圖所示，進行全面通道植入，以便在溝槽510、512、514下方形成一個重摻雜的通道終止區595(其導電類型與最終的源極區的導電類型相同)。作為示例，通道終止植入的能量足夠穿過溝槽510、512、514中的溝槽氧化物522，但卻不足以穿過第5A-5B圖中含有初始溝槽硬掩膜506的較厚的頂部氧化層531。頂部氧化層531以及有源溝槽516中的多晶矽520可以作為硬掩膜，使通道終止區595僅形成在柵極滑道溝槽510、512的底部下方以及截止溝槽514下方。還可選擇將溝槽510、512、514做得足夠深，以便觸及襯底，作為通道終點。如果通道終點形成在溝槽510、512處，那麼只要柵極滑道溝槽510、512中的氧化物522厚度足以承載閉鎖電壓，截止溝槽514就不是必須的。

第7A-7B圖表示將本文所述的雙柵極氧化物與美國專利申請號12/731,112所述的氧化物截止溝槽相結合的一種可選結構，特此引用美國專利申請號12/731,112所述的氧化物截止溝槽以作參考。第7A圖表示本發明一個實施例的雙柵極氧化物溝槽MOSFET元件700佈局的俯視圖，第7B圖表示雙柵極氧化物MOSFET 700的氧化物截止溝槽沿線A-A和B-B的剖面圖。用於製備氧化物截止溝槽 MOSFET 700的方法僅需要三個掩膜：一個溝槽掩膜、一個接觸掩膜以及一個金屬掩膜，這將在第8A-8R圖中詳細介紹。

如第7A-7B圖所示，溝槽MOSFET 700包含形成在位於有源晶胞區711中的佈滿氧化物的溝槽716中的柵極電極。柵極滑道形成在一套較寬的佈滿氧化物的溝槽中。柵極滑道包含鄰近並包圍著有源晶胞區711的第一部分710。柵極滑道包含藉由接頭707連接到柵極金屬層754(其外形如第7A圖中的虛線所示)上的第二部分712。氧化物截止溝槽714是一個用氧化物填充的溝槽，氧化物包圍著柵極滑道710、712以及有源區711。氧化物截止溝槽714具有一個位於氧化物截止溝槽714下方的重摻雜(n+)通道終止區730。 作為示例，在第7B圖所示的實施例中，n-型(以n-通道MOSFET元件為例)源極層736可能僅形成在有源晶胞區中的p-本體層734的頂部。源極金屬層752連接到有源區711中的源極/本體區。有源晶胞柵極溝槽716的柵極氧化物比柵極滑道710、712的柵極氧化物薄得多。柵極滑道710、712的厚柵極氧化物很厚(例如約為1000Å至2000Å)，足以承載閉鎖電壓。另外，氧化物截止溝槽714很寬，並用電介質材料填充，足以承載相當於閉鎖電壓的高擊穿場。元件700形成在含有一個n-外延層704的半導體襯底上，n-外延層704形成在重摻雜的底部襯底702上方。

第8A-8R圖表示一種僅需要三個掩膜製備圖7A-7B所示的元件700的方法。在第8A圖中，初始半導體襯底(例如具有一個位於底部襯底702上方的n-外延層704)具有一個形成在它上面的氧化層706。在第8B圖中，溝槽掩膜708是該技術中的第一個掩膜，藉由溝槽掩膜708中的開口，將溝槽蝕刻到外延層704中。溝槽包含有 源溝槽716、鄰近並包圍著有源溝槽716的柵極滑道溝槽710、柵極滑道溝槽712以及截止溝槽714。柵極滑道溝槽710和712比有源溝槽716寬，截止溝槽714比柵極滑道溝槽710、712寬。在第8C圖中，除去溝槽掩膜708，在溝槽710、712、714、716的底部和側壁上形成犧牲氧化物718。在第8D圖中，一個臨時的多晶矽層720形成在該元件上方。多晶矽層720的厚度足以完全填充較窄的有源716，但卻僅能佈滿較寬溝槽710、712、714的側壁和底部。藉由(各向同性的)蝕刻，除去溝槽710、712、714的多晶矽720，但保留有源溝槽716中的多晶矽720，如第8E圖所示。在第8F圖中，在該元件上形成一個氧化層722。這使得溝槽710、712、714中的氧化層變厚，並覆蓋有源溝槽716中的多晶矽720。平整化(例如藉由CMP)頂部氧化物722，使多晶矽720的頂部裸露出來，但保留溝槽710、712、714中的氧化物722，如第8G圖所示。在第8H圖中，除去臨時的多晶矽720。在第8I圖中，蝕刻掉有源溝槽716中的氧化物，並形成有源柵極氧化物。可以選擇在形成有源柵極氧化物726之前，生長並除去犧牲氧化物。由於溝槽710、712、714中的氧化物比有源溝槽716中的氧化物厚，因此在氧化物的蝕刻過程中並不能完全蝕刻掉，最後形成在溝槽710、712、714中的厚柵極氧化物724，比有源溝槽716中的有源柵極氧化物726更厚。在第8J圖中，在該元件上沉積一個多晶矽層728，多晶矽層728雖然填充了溝槽710、712、716，但僅僅內襯在很寬的氧化物截止溝槽714中。在第8K圖中，各向同性地回刻多晶矽材料728，使它保留在溝槽710、712、716中，但不再存在於很寬的氧化物截止溝槽714中。此時，可以在很寬的氧化物截止溝槽714的底部，例如藉由各向異性的植入，形成一個重摻雜的(n+)通道終止 區730。溝槽710、712、716中的多晶矽層728阻擋了到這些溝槽底部的植入。在該元件上沉積氧化物732，以便填充剩餘的氧化物截止溝槽714，並覆蓋多晶矽層728。然後，如第8L圖所示，平整氧化物732到外延層704的表面。

在第8M圖中，在整個晶片上製備一個(p-型)本體區734。在第8N圖中，在本體區734上方，製備一個(n-型)源極區736。無需掩膜，就可以形成本體和源極區，作為全面植入。在第8O圖中，可以在該元件的上方，例如藉由LTO和BPSG沉積，形成很厚的電介質層738，在第8P圖中，使用了一個接觸掩膜740。接觸掩膜740僅是該技術中的第二個掩膜。在BPSG 738、源極區736以及本體區734中，蝕刻有源晶胞源極/本體接頭742。在裸露的本體區734中，可以進行(P+)本體接觸植入(圖中未示)。在BPSG 738中以及柵極滑道溝槽712中的多晶矽中，蝕刻柵極接頭744。 在第8Q圖中，除去接觸掩膜740，在接頭742、744中形成導電(例如鎢)插頭748。在形成鎢插頭748之前，可以先製備一個勢壘金屬746。在該元件上方，製備一個金屬層750(例如鋁)。在第8R圖中，利用金屬掩膜(圖中未示)，在源極金屬752和柵極金屬754中，蝕刻金屬層750，從而僅利用三個掩膜就完成了雙柵極氧化物MOSFET元件700。儘管沒有說明，但是無需使用掩膜，就可以在該元件的背面形成漏極金屬。

儘管本發明關於某些較佳的版本已經做了詳細的敍述，但是仍可能存在其他版本。例如，一個適合可供替代絕緣體可能被作為氧化物。同時，根據上述描述，n-通道元件的例子被作為典型使用；然而，本發明的實施例也可運用於p-通道元件，藉由反轉適當 的導電型。因此，本發明的範圍不應由上述說明決定，與之相反，本發明的範圍應參照申請專利範圍及其全部等效內容。任何可選件(無論首選與否)，都可與其他任何可選件(無論首選與否)組合。在申請專利範圍中，除非特別聲明，否則不定冠詞“一個”或“一種”都指下文內容中的一個或多個專案的數量。除非用“意思是”明確指出限定功能，否則所附的申請專利範圍並不應認為是意義和功能的局限。

儘管本發明的內容已經藉由上述優選實施例作了詳細介紹，但應當認識到上述的描述不應被認為是對本發明的限制。在本領域技術人員閱讀了上述內容後，對於本發明的多種修改和替代都將是顯而易見的。因此，本發明的保護範圍應由所附的申請專利範圍來限定。

200‧‧‧溝槽MOSFET

202‧‧‧溝槽

204‧‧‧柵極滑道

206‧‧‧柵極滑道

207‧‧‧接頭

208‧‧‧截止結構

210‧‧‧有源區

213‧‧‧晶片邊緣

248‧‧‧柵極金屬層

250‧‧‧縫隙

252‧‧‧源極金屬

254‧‧‧截止金屬

Claims (26)

1. 一種用於製備半導體元件的方法，其包含：a)製備一半導體襯底；b)在該半導體襯底上方使用一第一掩膜；並分別形成寬度為W1、W2、W3的溝槽TR1、TR2、TR3，其中W1比W2窄，W2比W3窄，其中該溝槽TR2包含連接到該溝槽TR1上的一第一柵極滑道溝槽和一第二柵極滑道溝槽，其中該第一柵極滑道溝槽和該第二柵極滑道溝槽中的至少一個緊靠並包圍著該溝槽TR1，該溝槽TR3包含包圍著該溝槽TR1和該溝槽TR2的一截止溝槽；c)在厚度為T1、T2、T3的該等溝槽TR1、TR2、TR3的底部和側壁上製備一柵極絕緣物，其中T2大於T1，T3大於T1；d)在該溝槽TR1中製備導電材料，以形成一柵極電極，在該溝槽TR2中製備導電材料，以形成一第一柵極滑道和一第二柵極滑道以及一截止結構，其中該等第一和第二柵極滑道與該柵極電極電性連接，在該溝槽TR3中製備導電材料，以形成該截止結構，其中該截止結構與該柵極滑道和該柵極電極電性絕緣；e)在該半導體襯底的頂部製備一個本體層；f)在該本體層的頂部製備一個源極層；g)在該半導體襯底上方使用一絕緣層；h)在該絕緣層上方使用一第二掩膜；i)利用該第二掩膜，藉由該絕緣層中的一接觸開口形成一電接頭，其中該接觸開口包含在各該柵極電極附近的向著該源極層的 一源極開口、向著一柵極滑道的一柵極滑道開口、向著該截止結構的一截止接觸開口以及一晶片邊緣附近的向著該源極層或該本體層的一短路接觸開口；以及j)在該絕緣層上製備一第一金屬區和一第二金屬區和一第三金屬區，並且相互電絕緣，其中該第一金屬區與該柵極滑道電性連接，其中該第二金屬區與一源極接頭電性連接，其中該第三金屬區與一截止接頭和一短路接頭電性連接，從而使該截止結構在該晶片邊緣處短接至一本體區上；其中厚度T2、T3足夠厚，能夠承載一閉鎖電壓。
2. 如申請專利範圍第1項所述的方法，其中步驟e)更包含：在整個該半導體襯底的頂部製備一個該本體層。
3. 如申請專利範圍第1項所述的方法，其中步驟j)更包含：在該絕緣層上方沉積一個金屬層；在該金屬層上方使用一個金屬掩膜；以及蝕刻該金屬層，以分離該第一金屬區和該第二金屬區。
4. 如申請專利範圍第1項所述的方法，其中步驟c)更包含：在厚度為T1、T2的該等溝槽TR1、TR2的底部和側壁上，利用一掩膜製備一柵極絕緣層，其中T2大於T1。
5. 一種用於製備半導體元件的方法，其包含：a)製備一半導體襯底；b)在該半導體襯底上方使用一第一掩膜；並分別形成寬度為W1、W2的溝槽TR1、TR2，其中W1比W2窄，其中該溝槽TR2包含連接到該溝槽TR1上的一第一柵極滑道溝槽和一第二柵極滑道溝槽，其中該第一柵極滑道溝槽和該第二柵極滑道溝槽中的至少一個緊靠並包圍著該溝槽TR1； c)在厚度為T1、T2的該等溝槽TR1、TR2的底部和側壁上，製備一個第一柵極絕緣物，其中T2大於T1；在該第一柵極絕緣物上方使用一柵極絕緣物掩膜，其中該柵極絕緣物掩膜覆蓋該溝槽TR2，但不覆蓋該溝槽TR1；從該半導體襯底上沒有被該柵極絕緣物掩膜覆蓋的部分，除去該第一柵極絕緣物，所述沒有被該柵極絕緣物掩膜覆蓋的部分包含該溝槽TR1；以及在該溝槽TR1中製備一第二柵極絕緣物，其中該第二柵極絕緣物比該第一柵極絕緣物薄；d)在該溝槽TR1中製備導電材料，以形成一柵極電極，在該溝槽TR2中製備導電材料，以形成一第一柵極滑道和一第二柵極滑道以及一截止結構，其中該等第一和第二柵極滑道與該柵極電極電性連接；e)在該半導體襯底的頂部製備一個本體層；f)在該本體層的頂部製備一個源極層；g)在該半導體襯底上方使用一絕緣層；h)在該絕緣層上方使用一第二掩膜；i)利用該第二掩膜，藉由該絕緣層中的一接觸開口形成一電接頭，其中該接觸開口包含在各該柵極電極附近的向著該源極層的一源極開口、向著一柵極滑道的一柵極滑道開口、向著該截止結構的一截止接觸開口以及一晶片邊緣附近的向著該源極層或該本體層的一短路接觸開口；以及j)在該絕緣層上製備一第一金屬區和一第二金屬區，並且相互電絕緣，其中該第一金屬區與該柵極滑道電性連接，其中該第二金屬區與一源極接頭電性連接， 其中厚度T2足夠厚，能夠承載一閉鎖電壓。
6. 如申請專利範圍第5項所述的方法，其中藉由在相當高的能量下植入一離子，進行步驟e)，在此能量下，該離子可以穿過該第二柵極絕緣物和該第一柵極絕緣物，植入到該半導體襯底中。
7. 如申請專利範圍第6項所述的方法，其中藉由植入一定能量的該離子，進行步驟f)，此能量能使該離子穿過該第二柵極絕緣物，但不穿過該第一柵極絕緣物，植入到該半導體襯底中。
8. 如申請專利範圍第7項所述的方法，其中該源極層僅僅形成在該溝槽TR1附近的該本體層的頂部中。
9. 如申請專利範圍第5項所述的方法，其中完成步驟a)到步驟j)所用的掩膜不超過四個。
10. 如申請專利範圍第5項所述的方法，其中步驟b)還包含在該溝槽TR2下方製備一重摻雜的通道終止區。
11. 如申請專利範圍第5項所述的方法，其中步驟j)包含：在該絕緣層上方沉積一個金屬層；在該金屬層上方使用一個金屬掩膜；以及刻蝕該金屬層，以分離該第一金屬區和該第二金屬區。
12. 一種用於製備半導體元件的方法，其包含：a)製備一半導體襯底；b)在該半導體襯底上方使用一第一掩膜；並分別形成寬度為W1、W2的溝槽TR1、TR2，其中W1比W2窄，其中該溝槽TR2包含連接到該溝槽TR1上的一第一柵極滑道溝槽和一第二柵極滑道溝槽，其中該第一柵極滑道溝槽和該第二柵極滑道溝槽中的至少一個緊靠並包圍著該溝槽TR1；c)在該等溝槽TR1、TR2的底部和側壁，製備一第一柵極絕緣物； 製備一犧牲材料，完全填充該溝槽TR1，但僅僅內襯在該溝槽TR2中；回刻該犧牲材料，除去該溝槽TR2上的該犧牲材料，但保留該溝槽TR1中的該犧牲材料；在該溝槽TR2中製備一個柵極絕緣層；以及除去該溝槽TR1中的該犧牲材料，在該溝槽TR1中製備該柵極絕緣物，其中該溝槽TR2中的該柵極絕緣層厚度T2大於該溝槽TR1中的該柵極絕緣層厚度T1；d)在該溝槽TR1中製備導電材料，以形成一柵極電極，在該溝槽TR2中製備導電材料，以形成一第一柵極滑道和一第二柵極滑道以及一截止結構，其中該等第一和第二柵極滑道與該柵極電極電性連接；e)在該半導體襯底的頂部製備一個本體層；f)在該本體層的頂部製備一個源極層；g)在該半導體襯底上方使用一絕緣層；h)在該絕緣層上方使用一第二掩膜；i)利用該第二掩膜，藉由該絕緣層中的一接觸開口形成一電接頭，其中該接觸開口包含在各該柵極電極附近的向著該源極層的一源極開口、向著一柵極滑道的一柵極滑道開口、向著該截止結構的一截止接觸開口以及一晶片邊緣附近的向著該源極層或該本體層的一短路接觸開口；以及j)在該絕緣層上製備一第一金屬區和一第二金屬區，並且相互電絕緣，其中該第一金屬區與該柵極滑道電性連接，其中該第二金屬區與一源極接頭電性連接， 其中厚度T2足夠厚，能夠承載一閉鎖電壓。
13. 如申請專利範圍第12項所述的方法，其中該源極層形成在整個半導體的頂部中。
14. 如申請專利範圍第12項所述的方法，其中完成步驟a)到步驟j)所用的掩膜不超過三個。
15. 一種用於製備半導體元件的方法，其包含：a)製備一半導體襯底；b)在該半導體襯底上方使用一第一掩膜；並分別形成寬度為W1、W2、W3的溝槽TR1、TR2、TR3，其中W1比W2窄，W2比W3窄，其中該溝槽TR2包含連接到該溝槽TR1上的一第一柵極滑道溝槽和一第二柵極滑道溝槽，其中該第一柵極滑道溝槽和該第二柵極滑道溝槽中的至少一個緊靠並包圍著該溝槽TR1；該溝槽TR3包含包圍著該溝槽TR1和該溝槽TR2的一截止溝槽；用電介質填充該溝槽TR3，其中寬度W3足以承載該閉鎖電壓；c)在厚度為T1、T2、T3的該等溝槽TR1、TR2的底部和側壁上製備一柵極絕緣物，其中T2大於T1；d)在該溝槽TR1中製備導電材料，以形成一柵極電極，在該溝槽TR2中製備導電材料，以形成一第一柵極滑道和一第二柵極滑道以及一截止結構，其中該等第一和第二柵極滑道與該柵極電極電性連接；e)在該半導體襯底的頂部製備一個本體層；f)在該本體層的頂部製備一個源極層；g)在該半導體襯底上方使用一絕緣層；h)在該絕緣層上方使用一第二掩膜； i)利用該第二掩膜，藉由該絕緣層中的一接觸開口形成一電接頭，其中該接觸開口包含在各該柵極電極附近的向著該源極層的一源極開口、向著一柵極滑道的一柵極滑道開口、向著該截止結構的一截止接觸開口以及一晶片邊緣附近的向著該源極層或該本體層的一短路接觸開口；以及j)在該絕緣層上製備一第一金屬區和一第二金屬區，並且相互電絕緣，其中該第一金屬區與該柵極滑道電性連接，其中該第二金屬區與一源極接頭電性連接，其中厚度T2足夠厚，能夠承載一閉鎖電壓。
16. 如申請專利範圍第15項所述的方法，其中步驟a)到步驟j)僅需要三個掩膜。
17. 如申請專利範圍第15項所述的方法，其中步驟b)還包含在該溝槽TR2下方製備一重摻雜通道終止區。
18. 一種半導體元件，其包含：在一柵極絕緣層上方的複數個柵極電極，形成在一有源溝槽中，位於一半導體襯底的一有源區中；形成在該半導體襯底中的一第一柵極滑道，並且電性連接到該些柵極電極上，其中該第一柵極滑道緊靠並包圍著該有源區；連接到該第一柵極滑道上的一第二柵極滑道，用於連接一柵極金屬；以及一個寬度為W3並由電介質填充的溝槽，它包圍著該第一柵極滑道和該第二柵極滑道以及該有源區；其中該第一柵極滑道與該第二柵極滑道之溝槽中的絕緣層各自的厚度T2大於該有源溝槽中的該柵極絕緣層的厚度T1，其中厚度T2足以承載一閉鎖電壓；以及 其中寬度W3大於該柵極滑道溝槽的寬度W2，並且寬度W3足以承載該閉鎖電壓。
19. 如申請專利範圍第18項所述的半導體元件，更包含：包圍著該第一柵極滑道和該第二柵極滑道以及該有源區的一截止結構，其中該截止結構包含該半導體襯底中佈滿絕緣物的溝槽中的導電材料，其中該截止結構短接至一晶片邊緣附近的該半導體襯底的一源極或一本體層，從而構成元件的一通道終點。
20. 如申請專利範圍第18項所述的半導體元件，更包含一個位於該電介質填充的溝槽下方的一重摻雜通道終止區。
21. 如申請專利範圍第18項所述的半導體元件，其中該半導體襯底包含該有源區和一截止區中的一本體層。
22. 如申請專利範圍第21項所述的半導體元件，其中該半導體襯底含有一個源極區。
23. 如申請專利範圍第22項所述的半導體元件，其中該源極區僅位於該有源區中。
24. 如申請專利範圍第18項所述的半導體元件，其中該第一柵極滑道含有一個形成在該溝槽下方的一通道終止區。
25. 如申請專利範圍第18項所述的半導體元件，其中該半導體襯底還包含具有一重摻雜底層和一次重摻雜頂層的該半導體襯底，其中該第一柵極滑道溝槽足夠深，能夠觸及該重摻雜底層。
26. 如申請專利範圍第19項所述的半導體元件，其中在該截止結構所述的佈滿絕緣物的溝槽中的絕緣物足夠厚，能夠承載該閉鎖電壓。