TWI525781B - 散熱中介層的方法與結構 - Google Patents

散熱中介層的方法與結構 Download PDF

Info

Publication number
TWI525781B
TWI525781B TW102147053A TW102147053A TWI525781B TW I525781 B TWI525781 B TW I525781B TW 102147053 A TW102147053 A TW 102147053A TW 102147053 A TW102147053 A TW 102147053A TW I525781 B TWI525781 B TW I525781B
Authority
TW
Taiwan
Prior art keywords
layer
conductive layer
heat dissipation
semiconductor layer
conductive
Prior art date
Application number
TW102147053A
Other languages
English (en)
Other versions
TW201442190A (zh
Inventor
席普倫 亞梅卡 烏若
培茲曼 蒙納吉米
泰倫斯 卡斯基
法提瑪 莉娜 阿亞托拉赫
貝勒卡塞姆 哈巴
查爾斯Ｇ 渥奇克
麥可 紐曼
Original Assignee
英凡薩斯公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英凡薩斯公司 filed Critical 英凡薩斯公司
Publication of TW201442190A publication Critical patent/TW201442190A/zh
Application granted granted Critical
Publication of TWI525781B publication Critical patent/TWI525781B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

散熱中介層的方法與結構
本案為一種散熱中介層的方法與結構，尤指半導體積體電路之散熱中介層的方法與結構。
在多數的三維積體電路晶片(“3D-IC“)與相關結構的技術領域裡大家都一直在追尋探究如何在電腦與計算裝置的應用中得到更快速，更小巧，且更具威力的結構。這樣的結果將會使得積體電路晶片的結構變成更加密集的封裝以及更高級數的消耗功率。另外，積體電路晶片的結構也可以在單一的封包裡包含若干個積體電路晶片與/或多個封包之堆疊配置。舉例來說，中央處理單元或一般的處理單元可以包含一內含於具有一額外封裝之封裝內或堆疊在內含記憶體晶片之封裝的控制晶片，例如動態隨機存取記憶體(DRAM)或類似的相關裝置。前述的結構可以應用在智慧型手機或其他小線路或小型組裝尺寸等相關裝置設備的處理器。
在這些林林總總的組裝設備裡包含積體電路晶片與相關類似的堆疊配置，特別是在包含那些高密度的積體電路或高功率消耗的元件時，散熱將能夠維持晶片的操作效能而不受溫度過熱的不良影響。舉例來 說，在某個垂直堆疊的配置晶片結構裡，熱度將會順著整個堆疊結構垂直地向上逸散，也就是說熱度將會發散自例如某個位於較底層的控制或邏輯晶片而且順著整個堆疊結構向上傳導到堆疊在上方的記憶體晶片。上述的現象將會導致某個堆疊結構中的晶片所產生的熱流造成無謂且不可預期的嚴重影響，無論熱流是穿越其他的晶片或造成許多的“熱點“(hot spot)都是肇因於較底層之晶片所散發出來的熱流進而影響某些晶片讓這些晶片產生空間的溫度梯度。無論是哪一種型式，上述的熱流影響將會降低晶片的效能或讓晶片部份地或完全地失效故障。因此，散熱對於前術的堆疊結構來說是非常重要的課題。
散熱已經在堆疊式晶片配置結構裡受到重視並且特別地加以處理，舉例來說，為了試圖讓垂直的熱流能盡快地發散，我們可以在堆疊式晶片配置的頂端裝設包含複數的鰭片或類似結構的大型散熱架構元件。然而，如該來勢必會造成整體組裝尺寸上所不樂見的增加擴大。除此之外，其他有效的冷卻系統應用在一些實例中也可以證明從橫向上也可以很快地散熱，而不是前述的垂直方向。無論如何，對於很多實際的應用來說，例如手持移動裝置或類似設備，前述的有效冷卻系統所需要的功率消耗卻又不是我們當初所預期想要的。所以，本案所提出之散熱中介層的方法與結構將可以提供更先進的散熱技術而讓前述的額外影響降到最低。
本案的主要目的為一種用來產生中間連接元件的方法。本案所提出的方法包含在某個處理中的單元上沉積一層散熱傳導層。本案所提出之處理中的單元包含用來定義表面與環繞表面邊緣的一半導體層，複數 的傳導元件且每一傳導元件都具有穿越半導體層所延伸過來的第一部份以及從半導體層之表面所延伸過來的第二部份。絕緣介電塗層至少會延伸到每一傳導元件的第二部份來。散熱傳導層會沉積在內部處裡單元上且其厚度必需達到最少10微米並且能完全覆蓋介於傳導元件之第二部份之間的半導體層的某個部份，其中該傳導元件具備有介電塗層且位於傳導元件與散熱傳導層的中間。另外，上述的散熱傳導層也可以沉積在半導體層附近至少一邊上面以便能覆蓋半導體層的表面。
根據本案所提出之方法另外包含，在我們沉積散熱傳導層之前，必須先將半導體層的某些部份加以清除以便能裸露出傳導元件的邊緣表面，並且進而定義出半導體層之表面才能讓傳導元件的部份得以順著這個區域延伸。根據本案所提出之方法更包含，在我們進行沉積散熱傳導層的程序步驟之前，至少必須在半導體層的表面先沉積一阻絕層。如本案所提出之具體實施範例，散熱傳導層可以沉積覆蓋在阻絕層之上以便能讓阻絕層得以將半導體層與散熱傳導層之間完全地斷絕隔離電氣傳導。上述的阻絕層材料可以混合由鑽石，類似鑽石的碳纖，或鑽石化合物等所構成。
根據本案所提出之具體實施範例，沉積散熱傳導層可以包含在覆蓋半導體層時先形成一層種子層，更可以進而在種子層上再鍍上一層散熱傳導層。在本案所提出之任一具體實施範例中，散熱傳導層的沉積可根據包含表面印刷或旋轉塗佈等處理程序來完成。另外，沉積散熱傳導層時可以包含同時也沉積厚度達到10~300微米的銅箔。在本案所提出之另一具體實施範例中，沉積散熱傳導層時可以包含同時也沉積厚度達到10~200微米的石墨與碳纖之類的高散熱傳導材料。
根據本案所提出之具體實施範例，其方法更可能包含在散熱傳導層上形成一層重新分配層。前述的重新分配層可包含至少會與部分的傳導元件相連接之線路。
根據本案所提出之具體實施範例，其中該每一傳導元件更具有一邊緣表面以及一終端表面，前述的終端表面將會用來隔離半導體層的表面。在該範例裡其中該散熱傳導層還可能作更多的沉積以便能延伸到相對應的傳導元件之邊緣表面。其中該散熱傳導層可沉積在傳導元件的邊緣表面與終端表面之上，而本案所提出之方法可能還會包含移除散熱傳導層覆蓋在終端表面上的部份以便能讓終端表面得以裸露在散熱傳導層的表面之外。
根據本案所提出之具體實施範例，其方法更可包含在半導體層的表面上沉積一層可圖形化(patternable)的材料層，並且對該可圖形化材料層刻劃出某種特別的圖樣以便能在沉積散熱傳導層的步驟開始之前至少順著一半導體層的表面橫向一直延伸以形成若干個隔離空間。然後前述的散熱傳導層就可以在許多區段與相對應之隔離空間之間沉積下來。根據本案所提出之一具體實施範例裡，可圖形化材料層可以是一種光阻材料。其中該可圖形化材料層可以沉積在半導體層的表面並且延伸到至少一半導體層的邊緣。另外，前述的隔離空間與散熱傳導層的區段可建立形成而延伸到半導體層的至少一邊緣。
根據本案所提出之另一具體實施範例，其方法更可包含移除部份的散熱傳導層以便能在半導體層的表面形成至少一橫向上延伸的許多缺口。其中該缺口可是介於散熱傳導層的對應區段之間。其中欲移除的 散熱傳導層部份可以根據蝕刻的方式加以移除。根據本案所提出之該具體實施範例，其方法更可包含將某種符合安規的材料沉積到至少一缺口的局部中。其中該某種符合安規材料可以是一種內部具有懸浮熱傳導粒子的一種聚合物材料。另外，散熱傳導層的區段大致上可以定義出共平面的外部表面，而符合安規材料則可以沉積到外部表面的底部。其中該符合安規材料也可以沉積以便能隔離半導體層的表面。
根據本案所提出之具體實施範例，其方法更可包含組裝一具有內部連接元件的傳導性框架元件以便能與散熱傳導層相互連接，並且進而至少延伸到半導體層的某個邊緣。其中該傳導性框架元件可以組裝在內部連接元件的外環周圍。
根據本案所提出之具體實施範例，其中沉積散熱傳導層將可以形成傳導元件的聚集，而且該散熱傳導層也將會覆蓋由半導體層之邊緣所定義出之表面區域的90%的面積。根據本案所提出之另一具體實施範例，其中沉積散熱傳導層將可以形成傳導元件的聚集，而且該散熱傳導層也將會佔據由位於半導體層外之內部連接元件的理論橫切面所定義出之區域至少90%的面積。其中該橫切面可由類似半導體層的普通表面所形成的某個平面。
根據本案所提出之另一具體實施範例，其中介紹說明一種用來產生內部連接元件的方法。前述的方法包含在某個半導體層裡形成一傳導元件。其中該傳導元件形成的主要目的是為從第一表面延伸進入到半導體層裡，並且讓至少一終端表面與一邊緣表面能從半導體層的第一表面延伸到傳導元件的終端表面。之後該部份材料將會從半導體基板的第二表 面移除以裸露出傳導元件的終端表面和至少局部的傳導元件之邊緣表面。其中該方法也還包含在處理中的單元上沉積一層厚度達到10微米的散熱傳導層並且覆蓋半導體層的表面，如此將能夠在位於傳導元件與散熱傳導層間具有介電塗層的傳導元件之第二部分裡覆蓋鍍在半導體層的部份表面上。
根據本案所提出之另一具體實施範例，其中沉積散熱傳導層的步驟可包含先沉積銅箔，然後再沉積厚度達到10~300微米的散熱傳導層。根據本案所提出之另一具體實施範例，其中積散熱傳導層的步驟也可包含先沉積聚合物質與碳纖物質的高散熱傳導材料，然後再沉積厚度達到10~200微米的散熱傳導層。
根據本案所提出之具體實施範例，其方法更可包含在散熱傳導層之上形成一層重新分配層。其中該重新分配層可包含至少與某些傳導元件相連接的線路。
根據本案所提出之具體實施範例，其中沉積散熱傳導層的步驟可包含將散熱傳導層上塑造出某種特定的圖樣以便能在區段之間形成一些缺口。其中散熱傳導層的區段可是順著半導體層的表面且持續延伸的鰭片。其中沉積散熱傳導層可能還會包含利用聚合物材料來填平前述的缺口。根據本案所提出之另一具體實施範例，其中沉積散熱傳導層的步驟可包含在已蝕刻特別圖樣之阻絕層的局部之間沉積散熱傳導層的區段，以使得已蝕刻特別圖樣之阻絕層的局部能夠將散熱傳導層之區段間的缺口予以填平。
根據本案所提出之另一具體實施範例，其中介紹說明一種 包含半導體或隔熱材料層的內部連接元件以定義出具有第一厚度的第一表面。其中該內部連接元件還包含厚度達到10微米之第二厚度的散熱傳導層並且定義內部連接元件的第二表面。有複數的傳導元件會從內部連接元件的第一表面一直延伸到內部連接元件的第二表面。介電塗層會位於每一傳導元件的至少某個局部和散熱傳導層之間。
本案所提出之散熱傳導層可和至少一傳導元件作電氣的連接以使得該傳導元件能規劃成為一接地元件。根據本案所提出之另一具體實施範例，其中該傳導元件就規劃成為貫穿基板的電極以定義出表面與表面之間的傳導連接。
本案所提出之散熱傳導層可從相鄰之傳導元件一直延伸到半導體或隔熱材料層的至少某個邊緣為止。
本案所提出之內部連接元件更可能包含位於半導體或隔熱材料層之表面和散熱傳導層之間的障壁層(barrier layer)。前述的障壁層可以讓半導體或隔熱材料層與散熱傳導層絕緣。障壁層可包含鑽石，類似鑽石的碳纖，或部份鑽石等材料所構成。
本案所提出之散熱傳導層可包含銅質，而且該散熱傳導層的厚度大約在10到300微米之間。根據本案所提出之另一具體實施範例，其中該散熱傳導層可包含類似石墨與碳纖之一的高散熱傳導材料，而且該散熱傳導層的厚度大約為10到200微米之間。
本案所提出之內部連接元件更可包含覆蓋在散熱傳導層之上的重新分配層。其中該重新分配層可能也會包含至少會與一些傳導元件相連接的線路。
本案所提出之散熱傳導層可包含複數的且順著半導體層表面做至少一橫向延伸之區段，且其中該內部連接元件也還可包含位於散熱傳導層之相鄰區段之間的複數隔離間隙物(spacer)。其中散熱傳導層的隔離間隙物與區段可以延伸到半導體層的至少某個邊緣。根據本案所提出之另一具體實施範例，其中該隔離間隙物可以順著一條路徑延伸而在至少兩條橫行方向中變成具有方向性的元件。根據本案所提出之前述具體實施範例，其中該隔離間隙物可以是一種符合安規的熱傳導物質。舉例來說，隔離間隙物可以是具有散熱傳導粒子且懸浮在其中該一種聚合物。至於散熱傳導層的區段則可以用來定義複數的共平面外部表面，而且前述的隔離間隙物則可以鑲嵌填墊在外部表面之下。根據本案所提出之另一具體實施範例，其中該隔離間隙物除了半導體或隔熱絕緣材料層的表面之外其餘都能加以區隔。
本案所提出之內部連接元件更可包含一種與散熱傳導層相連接的熱傳導框架元件，且還持續地延伸到半導體或隔熱材料層的至少一邊緣。其中該傳導框架元件可以安置在環繞著內部連接元件的周圍。
本案所提出之內部連接元件更可包含半導體層裡至少一有和傳導元件作電氣連接的主動或被動裝置。
根據本案所提出之另一具體實施範例，其中還說明一種微電子組裝的技術。其中該組裝包含本案前面所敘述之任一範例裡的內部連接元件，以及一在其表面包含接觸元件的微電子元件。其中該微電子元件會附著在內部連接元件，而接觸元件則會與傳導元件作電氣連接。
如前述所提出之組裝，其中該內部連接元件可附著在微電 子封裝，而接觸元件則可根據接觸元件與傳導元件之終端表面之間的連接節點而與傳導元件作電氣連接。其中該內部連接元件也可能包含位於表面且和傳導元件做電氣連接的接觸元件，而且該內部連接元件可以附著在具有接觸元件之微電子封裝，此時的接觸元件會根據接觸元件與傳導元件之終端表面之間的連接節點而與傳導元件作電氣連接。
根據本案所提出之另一具體實施範例，其中還說明一種製造微電子封裝的方法，包含組裝本案前述任一範例裡的內部連接元件到微電子封裝中，並且在其表面具有一接觸元件以使得內部連接元件可以附著在微電子封裝上，而該接觸元件則會與傳導元件做電氣的內部連接。前述的組裝步驟可包含將接觸元件整合加入傳導元件的終端表面。根據本案所提出之另一具體實施範例，其組裝步驟可包含將接觸元件整合加入位於內部連接元件之一表面的內部連接元件的接觸板(傳導板)。其中該傳導板可根據內部連接元件的線路而與傳導元件作電氣的連接。
10、110、210、310、410、510、610、66‧‧‧中介層
22、24、122、222、322、422、522、622‧‧‧終端表面
20、120、220、320、420、520、620‧‧‧埋孔
14、16、40、140、240、314、340、440、540、640‧‧‧表面
11、13‧‧‧橫向方向
12、112、12'、212、312、412、512、612‧‧‧半導體層
38、138、338、538、638‧‧‧散熱傳導層
26、126、226、326、426、526、626、‧‧‧邊緣表面
18‧‧‧邊緣
60、62‧‧‧組裝
28‧‧‧介電塗層
36‧‧‧阻絕層
30、42、542、530、630、642‧‧‧重新分配層
32、44‧‧‧線路
34、46‧‧‧接觸點
52、152、252、352、552‧‧‧間隙
50、150、250、350、450、550、650‧‧‧區段
54、154、254、354、454、554、654‧‧‧間隔
118‧‧‧邊緣
656‧‧‧散熱片
61‧‧‧零組件
64‧‧‧微電子元件
10’‧‧‧內部處理單元
70‧‧‧支撐基底
72‧‧‧種子層
74‧‧‧電阻層
76‧‧‧光罩層
78‧‧‧可圖形化層
80‧‧‧介電層
本案得以根據下列圖示及詳細說明，俾得一更深入之了解：
本案所附的圖示都針對本案所提出之若干具體實施範例作詳細深入的說明。另外，圖示中的元件配置都只是本案所提出之部份具體實施範例的示意圖而已，並未涵括所有可能的狀況與實際應用。
圖1為本案所提出之具體實施範例之內部連接元件的概論圖。
圖2為本案所提出之另一具體實施範例之另外一種內部連接 元件的概論圖。
圖3A為本案所提出之另一具體實施範例之另外一種內部連接元件的應用。
圖3B為本案所提出之另一具體實施範例裡與圖3A有著相似架構之內部連接元件的上視圖。
圖3C為本案所提出之另一具體實施範例裡與圖3A有著另一種架構之內部連接元件的上視圖。
圖4為本案所提出之另一具體實施範例之另外一種內部連接元件的應用。
圖5為本案所提出之另一具體實施範例之另外一種內部連接元件的應用。
圖6為本案所提出之另一具體實施範例裡類似圖4與圖5所介紹之另外一種內部連接元件的變化。
圖7為本案所提出之另一具體實施範例裡類似圖6所介紹之額外附加重新分配層的內部連接元件。
圖8為本案所提出之另一具體實施範例裡類似圖7所介紹之具有散熱片元件組裝於其中該內部連接元件。
圖9為本案所提出之另一具體實施範例之具有微電子元件相連接且以堆疊式架構所安排組裝的一種內部連接元件。
圖10為圖9之具有額外元件的另外一種眾多零組件的組裝範例。
圖11~17為本案所提出之眾多具體實施範例裡各種結構形 成的階段中的內部連接元件。
圖18~22為本案所提出之其他眾多具體實施範例裡透過其他方法各種結構形成的階段中的內部連接元件。
圖23與24為如圖18~22所介紹之在額外附加可選擇性方法步驟裡的內部連接元件。
圖25為本案所提出之具體實施範例裡，中介層厚度與最高溫度的變化曲線圖。
在本案所提出之各種圖示裡，最經常引述的為圖1，其為本案之具體實施範例的內部連接元件。圖1所示的內部連接元件為中介層10中的某種範例形式，但是在其他的具體實施範例介紹中可有其他種結構的內部連接元件。中介層10包含從至少部份之中介層所延伸過來的複數連接元件。圖1所示的連接元件為介於對立之終端表面22與24之間，穿透基板用來提供電氣連接的埋孔20。其他的連接元件可整合或應用在本案所提出之其他具體實施範例中。
中介層10包含半導體層12，其上有表面14與16，二者大致平行且沿著橫向方向11,13而延伸。該橫向方向13係指向進入或離開圖1之頁面。在中介層10中，可利用隔熱層，或介電層來替代半導體層12。本範例可以套用在其他包含半導體層12的結構上。該半導體層12的厚度大約定義在表面14與表面16之間。半導體層的材料可包含矽質，鑽石，鍺，矽碳化合物，陶瓷或類似材料。埋孔20至少會延伸穿越部份的半 導體層12，使得相終端表面22和24對應於半導體層的表面14和16。根據本案之構想，描述一電子傳導元件“位於“一基板的表面上意指，當該基板並未與其他的元件組合在一起時，該電子傳導元件有效接觸到一理論點，此理論點可位於垂直基板二表面之一方向上。因此，某個位於基板表面的終端或其他傳導元件將可從該表面突出來；也可注滿表面；或也可能填滿相對於表面來說比較凹陷的洞或基板裡的凹陷。埋孔20之結構更可從具有終端表面22的半導體層向外延伸出來，而且在半導體層12的表面14上方相互間隔。圖1所示之中介層中，所謂的“上方“並不僅限於所揭露之元件的上方範圍。
建構半導體層12時，表面14定位在埋孔20之終端表面22與24之間。散熱傳導層38覆蓋表面14，並且延伸到部份的埋孔20，包含延伸到埋孔的邊緣表面26，而埋孔則在半導體層12之上延伸。一般來說散熱傳導層38係環繞部份的埋孔20而建構出來，並且填滿它們之間的空間。散熱傳導層38之建構更可依循橫向方向11,13向表面14之邊緣18而延伸。根據本案之構想，半導體層12可以包含四個邊緣，而散熱傳導層則可以規劃成至少延伸到半導體層12附近的某個邊緣18的地方。另外，散熱傳導層則可以延伸到鄰接或覆蓋半導體層12相反對面的邊緣18的地方。當然，散熱傳導層可延伸到半導體層12附近所有邊緣18的地方。在前述的該範例裡，邊緣18附近係指，散熱傳導層會沿著前述的邊緣18之局部被填平注滿，或沿著表面14從邊緣18以橫向方向11,13往內部作延伸區隔，使得，舉例來說，散熱傳導層會被安置在邊緣18與通往邊緣18之最近的埋孔20之間。另外，邊緣18附近意指，散熱傳導層被安置在邊 緣18的100微米之內。
本案之散熱傳導層38可有一表面40，表面40係與半導體層12之表面14隔開。表面40鄰接著埋孔20的終端表面22，使得表面40可以被終端表面22所填平，或使得終端表面22可以突出在表面40之上或陷入在表面40之下。終端表面22與表面40之間的關係可受到不同型式之傳導元件之控制或影響，以便能整合到線路、接觸點、埋孔或其他等等的終端表面22。
本案之散熱傳導層38可包含散熱傳導材料，例如銅，鋁，鎳，金，或相關金屬材料之合金。本案中，散熱傳導層38可包含碳或其組成物，例如石墨。在本案裡，這些材料可以是一種高定向熱解石墨(highly ordered pyrolytic graphite,“HOPG")。散熱傳導層環繞於埋孔20之間，且朝著半導體層12之邊緣橫向延伸，散熱傳導層可以側面傳導出中介層10的熱能。如此將能預防或降低“熱點效應”(hot spot)產生在中介層10本身，或包含中介層10的組裝(如圖9的組裝60或圖10的組裝62)，或會垂直向上逸散熱量的中介層10；其中該熱量係從組裝相關之中介層之範圍內所產生。
散熱傳導層提供的橫向散熱可能無法有效散除經過中介層10或組裝60或62所逸散過來的垂直向熱量，但是根據加上一橫向元件作為熱消散，則垂直穿越任何一區域所傳送過來的熱量將減少，因為至少有些熱會橫向逸散出去。因此，垂直熱度散逸的區域增加，則可降低不同點之一區域內之最大熱散逸量，因此，當熱流產生時，此種結構可最大化降低溫度。
如圖25所示，散熱傳導層38的厚度與橫向散熱量的多寡有關。對於散熱傳導層38的各種材料來說，某些材料可能有更好的熱傳導效果，特別是金屬類的材料。因此，越少的散熱傳導材料，則由該材料所構成之散熱傳導層38的厚度必須更厚。尤其，很多微電子元件，例如半導體晶片和相關零件，有一最大的臨界溫度，一旦溫度超過臨界溫度，則該元件的效能將會降低或甚至發生元件本體的嚴重損害。因此，在本案所提出之某些具體實施範例裡，我們建議在中介層10中提供散熱傳導層，以便將足夠的橫向熱度散逸傳送出去，並於組裝中維持最多點的溫度值；該組裝包含溫度低於臨界值的中介層10。圖25之特殊範例裡，2cm X 2cm晶片包含各種材料之散熱傳導層的中介層可充分地維持晶片的溫度一直在105℃的臨界值以下，其中，使用銅質散熱傳導層的厚度為200um或更厚，或使用高定向熱解石墨散熱傳導層的厚度為50um或更厚。如圖所示，高定向熱解石墨(HOPG)在散逸橫向熱度時有極佳的效率，特別在整齊的橫向排列時，它能讓高定向熱解石墨在橫向時比起在垂直方向時有更好的散熱傳導效果。
其他厚度的銅質與高定向熱解石墨材料(HOPG)的散熱傳導層可被應用在較大或較小的晶片中，或具有各種形式之微電子元件及/或主動與被動元件的晶片中，或在各種尺寸的晶片中。本案各實施例之一可接受尺寸之範圍內的各種應用中，中介層10之散熱傳導層的厚度介於10到200微米之間。其他應用之散熱傳導層厚度則可以為200微米或更厚。如圖25所示，矽的半導體層其散熱傳導效率要比上述使用散熱傳導層的應用來得差很多。因此，這樣的半導體層將會使得晶片變得很厚，且在實務上很 容易就超過溫度容許的臨界值(Threshold)。
應用上，散熱傳導層38也可以被用來作為電氣的傳導，例如變型的散熱傳導層38中可包含金屬，而介電塗層則配置在埋孔20與散熱傳導層38之間。如圖1，介電塗層28可沿著埋孔20的邊緣表面26延伸，環繞埋孔20，並且與散熱傳導層38絕緣。介電塗層28亦可配置在埋孔20與半導體層12之間，使埋孔與半導體層絕緣。介電塗層28也可以規劃成很薄很薄，使埋孔20和散熱傳導層38之間，在散熱傳導無不良影響的情況下絕緣。
阻絕或緩衝層36可配置在半導體層12與散熱傳導層38之間，使散熱傳導層38附著在半導體層12之上，且/或用來預防散熱傳導層38之粒子對半導體層12的污染。阻絕層36可接受之材料包含碳化矽(SiC)，氮化矽(SiN)，類似鑽石的碳(DLC)，鑽石，或其他鑽石組成的物質。另外，散熱傳導層38可鍍上一層鑽石或類似鑽石的碳(DLC)或其他鑽石組成的物質。鑽石或類似鑽石的碳之阻絕層36或鍍層可提供高階的散熱傳導效能，同時，可在半導體層12與散熱傳導層38之間作為可接受電氣絕緣體。如此，有助於將熱從半導體層12傳導到散熱傳導層38，或從散熱傳導層38傳導到週圍環境(例如外部的鍍層)。散熱傳導層38的外部或周圍另外再鍍上鑽石或類似鑽石的碳可保護散熱傳導層不受外在環境的影響。
如圖1所示，中介層可包含一重新分配層30，其係覆蓋在半導體層12的表面16上。重新分配層30可包含，舉例來說，線路32或連接到終端表面24且位於介電塗層內的埋孔20，也可包含暴露在重新分配 層30上的接觸點34，以便能作為，例如，不同空間的規劃，而不必用到與它們所連接的終端表面24。如圖2所示，另一種重新分配層42可設於散熱傳導層38之上的表面40，其包含線路44與接觸點46，而其結構安排與重新分配層30相似。在一些具體實施範例裡，間隔54(圖22)可為散熱傳導相容材料，例如具散熱傳導粒子的介電材料。
該中介層110如圖3A與3B所示。在本範例裡，散熱傳導層138包含被間隙152所隔開的複數區段150。其中該間隙152可延伸穿透散熱傳導層138使得區段150完全分隔，或可能只延伸到局部的散熱傳導層138中使得區段150接觸到表面140附近之部份散熱傳導層138。如圖3A所示的具體實施範例，間隙152會被適當的材料所填滿，以便能在區段150之間形成許多相對應之間隔154。其中該間隔154其合適的材料使得介於半導體層112和散熱傳導層138之間的熱流逸散之差異至少有部份會被間隔154所吸收。圖3B的中介層110從其外觀可以看到區段150的結構是以橫向的方向分佈於中介層之邊緣之間，或分佈於中介層之邊緣118附近之間。上述的安排配置可以防止來自於至少一橫向方向之熱流傳導對間隔154的熱度擴散。如圖3C所示，散熱傳導層238可包含間隙252，它不是呈直線走向，但額外包含許多橫向方向排列的元件。本案之間隙252為拉鍊或鋸齒狀的線條，可提供給多重橫向方向之至少局部的咬合，尤其是在橫向方向裡依然連續存在有散熱傳導區段250。還有，如圖3B與3C所示，區段150與250係以一橫向方向排列，其變更設計亦可以二橫向方向排列，類似格子狀的架構。另外，散熱傳導材料區段之安排，可以具有傳導元件(例如120與220)之同心圓的一或多個環 形。散熱傳導區段，無論是直線狀，拉鍊鋸齒狀，或是格子狀或環狀，都可為連續的或有裂縫的，來允許散熱傳導區段與半導體層的不同之CTE。
如圖4~7所示為其他具有區段性散熱傳導層之中介層的變型。其中一範例裡，中介層310之間隙352係用來分隔散熱傳導層之區段350。這些間隙352之間隔可從半導體層312之表面314附近延伸到位於表面314與散熱傳導層338之外部表面340之間的空間。如圖5為另一具體實施範例，間隔354分布在表面314下方。如圖6所示，間隙可以留下來而不被填充。如圖7所示，該中介層可包含重新分配層542。同理可推，如圖3~5所示的中介層也可以包含重新分配層。
圖8中介層610之變型，其散熱片656環繞半導體層與散熱傳導層的外部表面。散熱片656可以和散熱傳導層有著一樣或相異的材料，也包含前述之各樣的材料，並且能與散熱傳導層相接觸。散熱片656可以提供給散熱傳導層作為散熱之用，以提升更多的橫向熱流逸散，並且提供暴露之散熱傳導材料有更多額外的表面區域，好讓更多的熱流能暴露流散到環境大氣中以提升散熱的效能。
圖9和10為本案之具體實施範例中兩種不同型式的微電子組裝，它們混合前述之各種不同範例型式之中介層10。為了方便清楚的說明，圖9與10之中介層10如前述圖1所示。圖9的組裝60包含零組件61的堆疊，並且可包含附掛在某個中介層上的微電子元件64，以便能讓微電子元件64上的接觸點(並未顯示於圖中)能夠接觸到中介層10的接觸點。之後，該零組件就可以一一往上堆疊並且電氣連接在一起，舉例來說，無論是否經過埋孔20，都會根據重新分配層30和42(圖2)的迴路線路所 串連通電。這樣的組裝結構最常見的範例就是，動態隨機存取記憶體(DRAM)晶片的堆疊。
圖10為本案所提出之另一種組裝62結構，它可包含組裝60或多個已堆疊之組裝60所組合而成，和圖9中的組裝結構比較，這樣組裝在一片相對較大的中介層10其實與前述之圖8的中介層610非常相似，但也和前述其他圖1~7中所介紹的各種型式之中介層非常雷同。其他的微電子元件64可以連接到中介層66且可為，舉例來說，一中央處理單元(CPU)與/或是一繪圖處理單元(GPU)，以使得組裝62結構可規劃成為一“晶片上的系統”的處理器型態，並且可應用在某些例如可攜式電子裝置和其他類似的實例應用裡。
圖11~24為中介層10之製作過程中的處理中的單元10’。圖11之處理中的單元10’包含半導體層12’，埋孔20，終端表面24(圖1)，半導體層12’的表面16(圖1)，埋孔20之終端表面22，及半導體層12’之表面14’，當然，其他變型埋孔20之形成亦可穿透終端表面22及24抵達半導體層12’之表面14和16。半導體層12’之重新分配層可覆蓋在表面16上，如圖1所示。
如圖12，半導體層12’之厚度減少後可形成半導體層12，對應圖1所示，其中厚度的減少可根據移除埋孔20之間的半導體層12’之部份材料來達成，其方法如化學蝕刻，雷射蝕刻或其他。處理中的單元10’可暫時貼附在某個支撐基板70上，以提供暫時削薄處理中的單元10’額外的支撐力量。阻絕層36接著沉積在表面14之上，如圖13所示。圖13中，阻絕層36還可沉積在埋孔20及介電塗層28上，其中介 電塗層28覆蓋邊緣表面26與埋孔20之終端表面22。阻絕層36可根據電鍍，無電鍍(化學鍍)，化學氣相沉積(chemical vapor deposition,CVD)或其他方式來形成。種子層72接著附加到阻絕層36之上，其材料將可作為散熱傳導層，如銅或其他物質。種子層72可根據電鍍，無電鍍(化學鍍)，化學氣相沉積(chemical vapor deposition,CVD)或其他類似的方式而附加到處理中的單元10’上。另外，電阻層74的某部份也可沉積在阻絕層36之上，且種子層72可填平埋孔20的終端表面22。
然後散熱傳導層38可根據電鍍，無電鍍(化學鍍)，旋轉塗佈或其他類似的方式而沉積在種子層72之上。散熱傳導層之材料如圖1中所述。散熱傳導層38沉積在終端表面22上，以區隔終端表面22或外部表面40。在前述的架構裡，部份電阻層74堆積建立在終端表面22之上。無論是那一種架構，散熱傳導層38接著會根據化學或機構的方式抛光，使得全部或大部份之埋孔22的終端表面22之表面40可以/或移除部份電阻層74。
如本案前面所提出之具體實施範例，重新分配層42會在表面40之上沉積形成，而介電層80部份則可跟隨在光罩層76之後而沉積覆蓋在表面40之上，舉例來說，如圖16與圖17的電阻材料。光罩層76可以蝕刻出某種圖樣，並移除覆蓋於埋孔22之上的某些部份；例如散熱傳導層38，阻絕層36，或覆蓋於終端表面22上之介電塗層28之局部等，都可以根據蝕刻或類似的方法來移除。如此將可以讓重新分配層42的一些線路得以連接，如圖2所示。
不同方法步驟也可施用在處理中的單元10’上，以形成 圖3~8之具有區段的散熱傳導層之中介層。在本案所提出之其他方法裡，如圖18~22，可圖形化層78可以沉積在種子層72之上，如圖18。可圖形化層78會沉積至相當的厚度以完全地覆蓋整個埋孔20或達到其他適當的高度為止。可圖形化層可以是一種電阻材料或類似的材料，甚至相容絕緣介電質也適合用來作為電阻層。之後該可圖形化層78就可以確定最後的圖樣，根據雷射蝕刻可產生出圖20的間隔54。間隔54可如圖3~8中所述的任何一種架構。之後，散熱傳導材料可沉積到處理中的單元10’之上。散熱傳導材料即可沉積在間隔54之間的半導體層12之上，如圖21的區段50中的散熱傳導材料。接著，散熱傳導層38外部或在區段50上之部份間隔54(Spacer)會移除，使得表面40下方佈滿間隔54，如圖22所示。
在本案所提出之其他步驟順序裡，散熱傳導層38可以沉積在半導體層12之上，如圖15所示。如前面所述之處理程序步驟中，散熱傳導層可以根據化學或機構處理而區隔成一個一個的區段，例如蝕刻，雷射蝕刻，割鋸，或其他等方法，以便能在前述之任何一種圖樣，線條，或形式等產生出間隙52，如圖23所示。間隙52上方可以開口，而圖7的中介層510則會與其他的元件一起組裝起來，如本案前面所述，或如果完成的話，則形成重新分配層542。另外，間隙52(Gap)可填滿絕緣介電質形成間隔54(Spacer)，如圖24所示。絕緣介電質可根據模鑄一可調式液態材料層並沉積在間隙52裡，或在散熱傳導層38之上沉積出一可調式液體材料，之後再利用推磨或其他外力方式將前述之液體材料填入間隙52中。前述的處理程序可以完成圖3~5的間隔54架構。亦即，未填入材料前為間隙52，間隙52填入材料後形成間隔54。
根據本案所提出之各種方法所形成的中介層10能夠與其他的元件一起組裝起來，例如微電子元件或其他類似元件，或與其他中介層組裝在一起，以形成如圖9所示之組裝60或如圖10所示之組裝62。
當本案所提出之各種具體實施範例被詳細地引述說明時，這些應用或衍生的理論都在本案所提出的專利申請涵蓋範圍之內。額外的優點或變化也都屬於本案所提出之技術所能涵蓋的權利範圍。因此，本案所提出申請的權利範圍並不僅限於前述所提出介紹的具體實施範例而已，各種其他的延伸方法或範例等也都涵蓋在其中。也就是說，只要是應用的精神或理念符合本案所提出的前述構想都將在保護的範圍中。其他的申請範圍細節則都詳細地載明於附件裡申請範圍之中。
10‧‧‧中介層
11、13‧‧‧橫向方向
12‧‧‧半導體層
14、40‧‧‧表面
18‧‧‧邊緣
20‧‧‧埋孔
22‧‧‧終端表面
26‧‧‧邊緣表面
28‧‧‧介電塗層
36‧‧‧阻絕層
38‧‧‧散熱傳導層

Claims (19)

  1. 一種用來產生內部連接元件的方法，包含：在一處理中的單元上沉積一散熱傳導層；該處理中的單元包含：一半導體層，藉以定義出一表面以及環繞該表面的邊緣；複數傳導元件，每一傳導元件具有延伸穿越該半導體層的一第一部份，從該半導體層的表面延伸出來的一第二部份，以及至少延伸到每一傳導元件的該第二部份的介電塗層(Dielectric Coating)，每一傳導元件更具有一邊緣表面以及一終端表面，該終端表面被該半導體層附近之該表面所間隔開來；其中該散熱傳導層沉積在該處理中的單元上之厚度至少10微米，以完全覆蓋介於該等傳導元件之該等第二部份之間的半導體層的該表面的一部分，並且在該等傳導元件與該散熱傳導層之間設有該等介電塗層；以及其中該散熱傳導層之沉積係沿著該複數傳導元件各自之邊緣表面及終端表面而延伸，且其中該方法更包含將沿著該終端表面而延伸之散熱傳導層之一部分移除，藉以在該散熱傳導層之一表面上暴露出該終端表面。
  2. 如申請專利範圍第1項所述之方法，其中該散熱傳導層更可在鄰近該半導體層至少一邊緣的地方沉積以覆蓋該半導體層的表面。
  3. 如申請專利範圍第1項所述之方法，其中更包含在沉積散熱傳導層之前，移除部份的半導體層，以便能將該等傳導元件的邊緣表面暴露出來，並且定義出該半導體層的表面以使得該等傳導元件的部份延伸出來。
  4. 如申請專利範圍第1項所述之方法，其中更包含在沉積該散熱傳導層之前，至少先在該半導體層的表面沉積覆蓋一阻絕層，其中該散熱傳導層係沉積覆蓋該阻絕層，以使得該阻絕層將該散熱傳導層與該半導體層電氣絕緣開來。
  5. 如申請專利範圍第1項所述之方法，其中該散熱傳導層的沉積包含沉積銅，且該散熱傳導層的沉積厚度為10微米~300微米。
  6. 如申請專利範圍第1項所述之方法，其中該散熱傳導層的沉積包含沉積石墨與碳中的一種高散熱傳導材料，且該散熱傳導層的沉積厚度為10微米~200微米。
  7. 如申請專利範圍第1項所述之方法，其中更包含將一可圖形化材料層沉積在該半導體層的表面上，並且在沉積該散熱傳導層之前，將該可圖形化材料層蝕刻，藉以沿著該半導體層之表面之至少一橫向方向延伸來形成複數間隔(Spacer)，而其中該散熱傳導層係沉積在該複數間隔之間的相對應之複數個區段裡。
  8. 如申請專利範圍第1項所述之方法，其中更包含將部份該散熱傳導層移除，藉以在該半導體層之表面上形成至少以一橫向方向延伸的複數間隙，其中該等間隙係位於該散熱傳導層相對應的區段之間。
  9. 一種用來產生內部連接元件的方法，包含：在一處理中的單元上沉積一散熱傳導層；該處理中的單元包含：一半導體層，藉以定義出一表面以及環繞該表面的邊緣；複數傳導元件，每一傳導元件具有延伸穿越該半導體層的一第一部份，從該半導體層的表面延伸出來的一第二部份，以及至少延伸到每一傳導元件的該第二部份的介電塗層(Dielectric Coating)；移除部份之該散熱傳導層，藉以在該半導體層之表面上形成至少以一橫向方向延伸的複數間隙，其中該等間隙係位於該散熱傳導層各自的區段之間；沉積一柔性材料(Compliant material)在該等間隙之至少一間隙之至少一些部分之內；其中該散熱傳導層被沉積在該處理中的單元上面之一厚度至少為10微米，以便覆蓋該等傳導元件之該等第二部分之間之該半導體層之該表面之一部分與該等傳導元件及該散熱傳導層之間之該等介電塗層。
  10. 如申請專利範圍第9項所述之方法，其中該散熱傳導層更可在鄰近該半導體層至少一邊緣的地方沉積以覆蓋該半導體層的表面。
  11. 如申請專利範圍第9項所述之方法，其中更包含在沉積散熱傳導層之前，移除部份的半導體層，以便能將該等傳導元件的邊緣表面暴露出來，並且定義出該半導體層的表面以使得該等傳導元件的部份延伸出來。
  12. 如申請專利範圍第9項所述之方法，其中更包含在沉積該散熱傳導層之前，至少先在該半導體層的表面沉積覆蓋一阻絕層，其中該散熱傳導層係沉積覆蓋該阻絕層，以使得該阻絕層將該散熱傳導層與該半導體層電氣絕緣開來。
  13. 如申請專利範圍第9項所述之方法，其中該散熱傳導層的沉積包含沉積銅，且該散熱傳導層的沉積厚度為10微米~300微米。
  14. 如申請專利範圍第9項所述之方法，其中該散熱傳導層的沉積包含沉積石墨與碳中的一種高散熱傳導材料，且該散熱傳導層的沉積厚度為10微米~200微米。
  15. 如申請專利範圍第9項所述之方法，其中每一傳導元件更具有一邊緣表面及一終端表面，該終端表面與該半導體層之該表面間隔開來，且其中該散熱傳導層更被沉積且延伸於該等傳導元件各自之邊緣表面之上方。
  16. 如申請專利範圍第15項所述之方法，其中該散熱傳導層係被沉積在該傳導元件之該邊緣表面及該終端表面之上方，且其中該方法更包含將沿著該終端表面而延伸之散熱傳導層之一部分移除，藉以在該散熱傳導層之一表面上暴露出該終端表面。
  17. 如申請專利範圍第9項所述之方法，其中更包含將一可圖形化材料層沉 積在該半導體層的表面上，並且在沉積該散熱傳導層之前，將該可圖形化材料層蝕刻，藉以沿著該半導體層之表面之至少一橫向方向延伸來形成複數間隔(Spacer)，而其中該散熱傳導層係沉積在該複數間隔之間的相對應之複數個區段裡。
  18. 如申請專利範圍第9項所述之方法，其中更包含形成該等間隙，以完全延伸經過該散熱傳導層。
  19. 如申請專利範圍第15項所述之方法，其中該散熱傳導層係沿著該傳導元件各自之邊緣表面而沉積。
TW102147053A 2012-12-19 2013-12-18 散熱中介層的方法與結構 TWI525781B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/720,346 US9123780B2 (en) 2012-12-19 2012-12-19 Method and structures for heat dissipating interposers

Publications (2)

Publication Number Publication Date
TW201442190A TW201442190A (zh) 2014-11-01
TWI525781B true TWI525781B (zh) 2016-03-11

Family

ID=50097809

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102147053A TWI525781B (zh) 2012-12-19 2013-12-18 散熱中介層的方法與結構

Country Status (3)

Country Link
US (4) US9123780B2 (zh)
TW (1) TWI525781B (zh)
WO (1) WO2014100200A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9385110B2 (en) 2014-06-18 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
WO2016046713A1 (en) 2014-09-22 2016-03-31 Consorzio Delta Ti Research Silicon integrated, out-of-plane heat flux thermoelectric generator
JP6862339B2 (ja) 2014-10-01 2021-04-21 コンソルツィオ デルタ ティ リサーチ 面外熱流束構成のシリコン集積バイバルブ熱電発電機
JP6859257B2 (ja) 2014-10-09 2021-04-14 コンソルツィオ デルタ ティ リサーチ 内部ボイド及び熱伝導経路調整ビアを備える面外熱流束構成で動作する３ｄ集積化熱電発電機
US10290589B2 (en) 2016-11-08 2019-05-14 Invensas Corporation Folding thin systems
US10383225B1 (en) * 2018-08-10 2019-08-13 Seagate Technology Llc Interposer with offset-stacked traces
US11715895B2 (en) 2020-07-09 2023-08-01 Seagate Technology Llc Methods for making electrical connectors with an electrical interposer

Family Cites Families (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3975471A (en) * 1973-07-27 1976-08-17 Hobeg Hochtemperaturreaktor-Brennelement Gmbh Process for the production of fuel combined articles for addition in block shaped high temperature fuel elements
US5532173A (en) * 1994-07-14 1996-07-02 The United States Of America As Represented By The Secretary Of The Air Force FET optical receiver using backside illumination, indium materials species
US5494833A (en) * 1994-07-14 1996-02-27 The United States Of America As Represented By The Secretary Of The Air Force Backside illuminated MSM device method
US5814889A (en) * 1995-06-05 1998-09-29 Harris Corporation Intergrated circuit with coaxial isolation and method
US5618752A (en) * 1995-06-05 1997-04-08 Harris Corporation Method of fabrication of surface mountable integrated circuits
US5608264A (en) * 1995-06-05 1997-03-04 Harris Corporation Surface mountable integrated circuit with conductive vias
US5646067A (en) * 1995-06-05 1997-07-08 Harris Corporation Method of bonding wafers having vias including conductive material
US5682062A (en) * 1995-06-05 1997-10-28 Harris Corporation System for interconnecting stacked integrated circuits
US5646479A (en) * 1995-10-20 1997-07-08 General Motors Corporation Emissive display including field emitters on a transparent substrate
US5590538A (en) * 1995-11-16 1997-01-07 Lockheed Missiles And Space Company, Inc. Stacked multistage Joule-Thomson cryostat
KR100295380B1 (ko) * 1997-04-02 2001-08-07 가네꼬 히사시 층간절연물질로서저유전율의비정질탄소불화물막을가질수있는반도체장치및그제조방법
JP2978826B2 (ja) * 1997-04-23 1999-11-15 新潟日本電気株式会社 帯電装置
US5949030A (en) * 1997-11-14 1999-09-07 International Business Machines Corporation Vias and method for making the same in organic board and chip carriers
US6355950B1 (en) * 1998-09-23 2002-03-12 Intel Corporation Substrate interconnect for power distribution on integrated circuits
FR2784230B1 (fr) * 1998-10-05 2000-12-29 St Microelectronics Sa Procede de realisation d'un isolement inter et/ou intra-metallique par air dans un circuit integre et circuit integre obtenu
US20030116427A1 (en) * 2001-08-30 2003-06-26 Applied Materials, Inc. Self-ionized and inductively-coupled plasma for sputtering and resputtering
US8696875B2 (en) * 1999-10-08 2014-04-15 Applied Materials, Inc. Self-ionized and inductively-coupled plasma for sputtering and resputtering
US6705394B1 (en) * 1999-10-29 2004-03-16 Cvc Products, Inc. Rapid cycle chuck for low-pressure processing
US6565730B2 (en) * 1999-12-29 2003-05-20 Intel Corporation Self-aligned coaxial via capacitors
JP2002050742A (ja) * 2000-07-31 2002-02-15 Nec Corp 半導体装置およびその製造方法
JP3462166B2 (ja) 2000-09-08 2003-11-05 富士通カンタムデバイス株式会社 化合物半導体装置
US7169327B2 (en) * 2001-01-29 2007-01-30 Jsr Corporation Composite particle for dielectrics, ultramicroparticulate composite resin particle, composition for forming dielectrics and use thereof
US7038142B2 (en) * 2002-01-24 2006-05-02 Fujitsu Limited Circuit board and method for fabricating the same, and electronic device
US6649937B2 (en) 2002-03-26 2003-11-18 Intel Corporation Semiconductor device with components embedded in backside diamond layer
JP2003292398A (ja) * 2002-03-29 2003-10-15 Canon Inc 単結晶シリコンウェファの製造方法
US7138711B2 (en) * 2002-06-17 2006-11-21 Micron Technology, Inc. Intrinsic thermal enhancement for FBGA package
DE10250868B8 (de) * 2002-10-31 2008-06-26 Qimonda Ag Vertikal integrierter Feldeffekttransistor, Feldeffekttransistor-Anordnung und Verfahren zum Herstellen eines vertikal integrierten Feldeffekttransistors
US6787896B1 (en) * 2003-05-15 2004-09-07 Skyworks Solutions, Inc. Semiconductor die package with increased thermal conduction
KR100537892B1 (ko) * 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
EP1697972A2 (en) * 2003-11-18 2006-09-06 Washington State University Research Foundation Micro-transducer and thermal switch for same
US7049170B2 (en) * 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
EP1553625B1 (en) * 2004-01-12 2014-05-07 Infineon Technologies AG Method for fabrication of a contact structure
US7579109B2 (en) * 2004-01-19 2009-08-25 Panasonic Corporation Energy device and electronic equipment using the same, and method for producing energy device
US7135773B2 (en) * 2004-02-26 2006-11-14 International Business Machines Corporation Integrated circuit chip utilizing carbon nanotube composite interconnection vias
US20060068611A1 (en) * 2004-09-30 2006-03-30 Weaver Stanton E Jr Heat transfer device and system and method incorporating same
JP4369348B2 (ja) * 2004-11-08 2009-11-18 新光電気工業株式会社 基板及びその製造方法
US7260939B2 (en) * 2004-12-17 2007-08-28 General Electric Company Thermal transfer device and system and method incorporating same
JP4728708B2 (ja) * 2005-06-17 2011-07-20 日本電気株式会社 配線基板及びその製造方法
JP2007036571A (ja) * 2005-07-26 2007-02-08 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US7928561B2 (en) * 2005-09-09 2011-04-19 General Electric Company Device for thermal transfer and power generation
JP2007109825A (ja) * 2005-10-12 2007-04-26 Nec Corp 多層配線基板、多層配線基板を用いた半導体装置及びそれらの製造方法
FR2904143A1 (fr) * 2006-07-24 2008-01-25 St Microelectronics Sa Capteur d'images eclaire par la face arriere a temperature de substrat uniforme
JP5179046B2 (ja) * 2006-11-22 2013-04-10 新光電気工業株式会社 電子部品および電子部品の製造方法
US8414961B1 (en) * 2006-12-13 2013-04-09 Nanosolar, Inc. Solution deposited transparent conductors
US7863189B2 (en) * 2007-01-05 2011-01-04 International Business Machines Corporation Methods for fabricating silicon carriers with conductive through-vias with low stress and low defect density
JP5056080B2 (ja) * 2007-03-07 2012-10-24 日本電気株式会社 多層プリント配線板及びその製造方法
KR101387701B1 (ko) 2007-08-01 2014-04-23 삼성전자주식회사 반도체 패키지 및 이의 제조방법
KR100896883B1 (ko) * 2007-08-16 2009-05-14 주식회사 동부하이텍 반도체칩, 이의 제조방법 및 이를 가지는 적층 패키지
US7786584B2 (en) * 2007-11-26 2010-08-31 Infineon Technologies Ag Through substrate via semiconductor components
US8530262B2 (en) * 2008-02-28 2013-09-10 Nanosolar, Inc. Roll-to-roll non-vacuum deposition of transparent conductive electrodes
US7791174B2 (en) * 2008-03-07 2010-09-07 Advanced Inquiry Systems, Inc. Wafer translator having a silicon core isolated from signal paths by a ground plane
US20090224410A1 (en) * 2008-03-07 2009-09-10 Advanced Inquiry Systems, Inc. Wafer translator having a silicon core fabricated with printed circuit board manufacturing techniques
TWI415528B (zh) * 2008-04-24 2013-11-11 Kinik Co 高導熱性電路載板及其製作方法
US8470680B2 (en) * 2008-07-28 2013-06-25 Kemet Electronics Corporation Substrate with embedded patterned capacitance
KR20100040455A (ko) * 2008-10-10 2010-04-20 주식회사 동부하이텍 반도체 소자의 제조 방법
US8314483B2 (en) 2009-01-26 2012-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. On-chip heat spreader
US8432038B2 (en) * 2009-06-12 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via structure and a process for forming the same
KR101069288B1 (ko) 2009-08-10 2011-10-05 주식회사 하이닉스반도체 반도체 패키지
KR101109239B1 (ko) * 2009-10-19 2012-01-30 삼성전기주식회사 방열기판
US10297550B2 (en) * 2010-02-05 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. 3D IC architecture with interposer and interconnect structure for bonding dies
US8668356B2 (en) * 2010-04-02 2014-03-11 GE Lighting Solutions, LLC Lightweight heat sinks and LED lamps employing same
JP5673673B2 (ja) * 2010-04-06 2015-02-18 日本電気株式会社 機能素子内蔵基板
US8455995B2 (en) * 2010-04-16 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. TSVs with different sizes in interposers for bonding dies
KR101212061B1 (ko) 2010-06-09 2012-12-13 에스케이하이닉스 주식회사 반도체 칩 및 그 반도체 패키지와 이를 이용한 스택 패키지
US8411459B2 (en) * 2010-06-10 2013-04-02 Taiwan Semiconductor Manufacturing Company, Ltd Interposer-on-glass package structures
US8519542B2 (en) * 2010-08-03 2013-08-27 Xilinx, Inc. Air through-silicon via structure
US8105875B1 (en) * 2010-10-14 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Approach for bonding dies onto interposers
JP2012102301A (ja) * 2010-11-13 2012-05-31 Nitto Denko Corp 気泡含有熱伝導性樹脂組成物層およびその製造方法、それを用いた感圧性接着テープ又はシート
KR101181048B1 (ko) * 2010-12-27 2012-09-07 엘지이노텍 주식회사 인쇄회로기판의 제조 방법
KR101739939B1 (ko) * 2011-03-16 2017-05-26 삼성전자주식회사 반도체 장치의 제조 방법
JP5275401B2 (ja) * 2011-04-18 2013-08-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP5275400B2 (ja) * 2011-04-18 2013-08-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US8610285B2 (en) * 2011-05-30 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. 3D IC packaging structures and methods with a metal pillar
US8816505B2 (en) * 2011-07-29 2014-08-26 Tessera, Inc. Low stress vias
JP5357241B2 (ja) * 2011-08-10 2013-12-04 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
US8557684B2 (en) * 2011-08-23 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional integrated circuit (3DIC) formation process
US8957577B2 (en) * 2011-09-30 2015-02-17 Apple Inc. Integrated thermal spreading
US8803322B2 (en) * 2011-10-13 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Through substrate via structures and methods of forming the same
US8816477B2 (en) * 2011-10-21 2014-08-26 SK Hynix Inc. Semiconductor package having a contamination preventing layer formed in the semiconductor chip
JP5878362B2 (ja) * 2011-12-22 2016-03-08 新光電気工業株式会社 半導体装置、半導体パッケージ及び半導体装置の製造方法
US8816495B2 (en) * 2012-02-16 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structures and formation methods of packages with heat sinks
KR20130104728A (ko) * 2012-03-15 2013-09-25 에스케이하이닉스 주식회사 반도체 칩 및 이를 갖는 적층 반도체 패키지
US9034695B2 (en) * 2012-04-11 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated thermal solutions for packaging integrated circuits

Also Published As

Publication number Publication date
US9685401B2 (en) 2017-06-20
US10475733B2 (en) 2019-11-12
US20170365546A1 (en) 2017-12-21
TW201442190A (zh) 2014-11-01
US20190139878A1 (en) 2019-05-09
US20150340310A1 (en) 2015-11-26
US9123780B2 (en) 2015-09-01
US20140167267A1 (en) 2014-06-19
WO2014100200A1 (en) 2014-06-26
US10103094B2 (en) 2018-10-16

Similar Documents

Publication Publication Date Title
TWI525781B (zh) 散熱中介層的方法與結構
US10879140B2 (en) System and method for bonding package lid
KR101706847B1 (ko) 실리콘을 이용한 칩 레벨의 열 방출을 하는 반도체 칩
US10636678B2 (en) Semiconductor die assemblies with heat sink and associated systems and methods
KR101870161B1 (ko) 반도체 패키지 및 이의 제조방법
KR101996161B1 (ko) 언더필 컨테인먼트 공동을 갖는 반도체 디바이스 어셈블리
TWI636535B (zh) 具有嵌埋式熱電裝置之玻璃中介層
KR20230021717A (ko) 반도체 장치 및 반도체 장치를 포함하는 전자 디바이스
JP2008085126A (ja) 半導体装置及びその製造方法
US11488887B1 (en) Thermal enablement of dies with impurity gettering
JP2023521209A (ja) 半導体装置及びその製造方法、３次元集積回路
JP2011249563A (ja) 半導体装置及びその製造方法
US9893035B1 (en) Stacked package structure and manufacturing method thereof
CN110660759A (zh) 散热结构
US20240014095A1 (en) Semiconductor package and method
CN220400576U (zh) 器件封装及半导体封装
CN115602606A (zh) 半导体结构及其形成方法
CN115377026A (zh) 芯片封装结构的制备方法及芯片封装结构
KR20110065674A (ko) 반도체 디바이스의 제조 방법 및 이를 이용한 반도체 디바이스

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees