KR100349349B1 - 승압 전압 발생기 - Google Patents

승압 전압 발생기 Download PDF

Info

Publication number
KR100349349B1
KR100349349B1 KR1020000049584A KR20000049584A KR100349349B1 KR 100349349 B1 KR100349349 B1 KR 100349349B1 KR 1020000049584 A KR1020000049584 A KR 1020000049584A KR 20000049584 A KR20000049584 A KR 20000049584A KR 100349349 B1 KR100349349 B1 KR 100349349B1
Authority
KR
South Korea
Prior art keywords
voltage
node
switching element
clock signal
output node
Prior art date
Application number
KR1020000049584A
Other languages
English (en)
Other versions
KR20020016320A (ko
Inventor
윤혁수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000049584A priority Critical patent/KR100349349B1/ko
Publication of KR20020016320A publication Critical patent/KR20020016320A/ko
Application granted granted Critical
Publication of KR100349349B1 publication Critical patent/KR100349349B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 승압 전압 발생기에 관한 것으로, 크로스 커플 구조(cross coupled structure)를 통하여 출력 전압에서 엔모스 트랜지스터의 임계 전압에 의한 전압 손실이 발생하지 않도록 하고, 펌핑 속도를 향상시키는데 그 목적이 있다. 이와 같은 목적의 본 발명은 제 1 및 제 2 스위칭 소자와 제 1 및 제 2 전하 펌핑 회로를 포함하여 이루어진다. 제 1 및 제 2 스위칭 소자는 크로스 커플 구조로 상호 연결된다. 제 1 전하 펌핑 회로는 제 1 스위칭 소자와 출력 노드 사이에 연결되고, 클럭 신호의 제 1 레벨 구간에서 전하 펌핑을 동작을 수행하여 출력 노드의 전압을 상승시킨다. 제 2 전하 펌핑 회로는 제 2 스위칭 소자와 출력 노드 사이에 연결되고, 클럭 신호의 제 2 레벨 구간에서 전하 펌핑 동작이 이루어져서 출력 노드의 전압을 상승시킨다.

Description

승압 전압 발생기{Charge pump circuit}
본 발명은 반도체 집적회로에 관한 것으로, 특히 공급된 전원전압보다 높은 레벨의 승압 전압을 발생시키는 승압 전압 발생기에 관한 것이다.
승압전압 발생회로는 전원 회로의 한 종류로서, 전원 전압보다 높은 전위의 승압 전압을 얻기 위한 회로이다. 일반적인 전자 회로 개념에서는 전원 전압보다 높은 전위의 출력 전압을 얻는 것은 기대할 수 없다. 그러나 반도체 집적 회로에서는 전원 전압보다 더 높은 전위의 전압이 요구되는 경우가 많다. 예를 들면, 반도체 메모리 소자에서 비트라인 전압에 의해 셀 캐패시터가 충전될 때 셀 트랜지스터의 임계 전압에 의해 비트라인 전압에서 전압 강하가 발생한다. 이 경우 셀 트랜지스터의 게이트를 전원 전압 보다 훨씬 높은 승압 전압으로 구동하면 상술한 전압 강하는 발생하지 않게 된다. 이 밖에 센스 앰프와 데이터 출력 버퍼 등에서 승압 전압이 사용된다.
도 1은 종래의 승압 전압 발생기를 나타낸 회로도이다. 도 1에 나타낸 바와 같이, 클럭 신호(CLK)가 입력되지 않는 초기 상태에서는, 엔모스 트랜지스터(106) 양단의 노드(112)(116)는 다이오드 연결된 엔모스 트랜지스터(108)(114)를 통해 VDD-VTN레벨로 충전되어 있다. VTN은 엔모스 트랜지스터의 임계 전압이다. 이 상태에서 클럭 신호(CLK)가 입력되면 캐패시터(104)가 충전된다. 즉, 클럭 신호(CLK)가 하이 레벨일 때 펌핑 캐패시터(104)가 충전되어 노드(104)의 전압이 상승한다. 노드(104)의 전압이 상승함에 따라 엔모스 트랜지스터(106)가 턴 온 되고, 캐패시터(104)의 전하가 턴 온 되어 있는 엔모스 트랜지스터(106)를 통해 부하 캐패시터(118)에 전달된다. 부하 캐패시터(118)가 충전됨에 따라 출력 노드(116)의 전압도 점차 상승하는데, 펌핑 캐패시터(104)의 용량이 부하 캐패시터(118)의 용량에 비해 매우 작기 때문에 출력 노드(116)의 전압 상승폭 역시 작다. 노드(112)와 출력 노드(116) 사이의 전압차가 VTN이상이 되면 엔모스 트랜지스터(106)가 턴 오프 된다. 클럭 신호(CLK)의 연속되는 하이 레벨 구간마다 상술한 펌핑 캐패시터(106)와 엔모스 트랜지스터(106)에 의한 전하 펌핑 동작이 반복되어 출력 노드(118)의 전압이 최대 (1+α)VDD-2VTN까지 승압 된다. 앞의 식에서 α는 승압 비를 나타낸다. 따라서 승압 비 α가 1인 경우 최대 승압 전압은 2VDD-2VTN이 된다.
그러나 이와 같은 종래의 승압 전압 발생기는 엔모스 트랜지스터의 임계전압 VTN에 의한 전압 손실이 발생하고, 클럭 신호의 반 주기 동안에만 펌핑 작용이 이루어져서 목적하는 승압 전압 레벨에 도달하기까지 많은 시간이 소요된다.
본 발명에 따른 승압 전압 발생기를 크로스 커플 구조(cross coupled structure)로 구성하여 출력 전압에서 엔모스 트랜지스터의 임계 전압에 의한 전압 손실이 발생하지 않도록 하고, 펌핑 속도를 향상시키는데 그 목적이 있다.
이와 같은 목적의 본 발명은 제 1 및 제 2 스위칭 소자와 제 1 및 제 2 전하 펌핑 회로를 포함하여 이루어진다.
제 1 및 제 2 스위칭 소자는 크로스 커플 구조로 상호 연결된다. 제 1 전하 펌핑 회로는 제 1 스위칭 소자와 출력 노드 사이에 연결되고, 클럭 신호의 제 1 레벨 구간에서 전하 펌핑을 동작을 수행하여 출력 노드의 전압을 상승시킨다.
제 2 전하 펌핑 회로는 제 2 스위칭 소자와 출력 노드 사이에 연결되고, 클럭 신호의 제 2 레벨 구간에서 전하 펌핑 동작이 이루어져서 출력 노드의 전압을 상승시킨다.
도 1은 종래의 승압 전압 발생기를 나타낸 회로도.
도 2는 본 발명에 따른 승압 전압 발생기를 나타낸 회로도.
* 도면의 주요 부분에 대한 부호의 설명 *
106, 108, 114, 202, 208, 212, 214, 220, 224 : 엔모스 트랜지스터
104, 118, 206, 210, 218, 222, 232 : 캐패시터
204, 216 : 인버터
CLK : 클럭 신호
/CLK : 클럭바 신호
본 발명에 따른 승압 전압 발생기의 바람직한 실시예를 도 2를 참조하여 설명하면 다음과 같다. 도 2는 본 발명에 따른 승압 전압 발생기를 나타낸 회로도이다.
도 2에 나타낸 바와 같이, 본 발명에 따른 승압 전압 발생기는 크로스 커플 구조(cross coupled structure)로 구성되어 좌우 대칭적 구조를 갖는다. 먼저, 두 개의 엔모스 트랜지스터(202)(214)의 게이트와 소스가 크로스 커플 구조로 연결된다. 즉, 엔모스 트랜지스터(202)의 게이트가 엔모스 트랜지스터(214)의 소스에 연결되어 노드(228)를 형성하고, 엔모스 트랜지스터(214)의 게이트가 엔모스 트랜지스터(202)의 소스에 연결되어 노드(226)를 형성한다. 이 두 노드(226)(228) 사이에는 두 개의 엔모스 트랜지스터(212)(214)가 직렬 연결되어 출력 노드(230)가 형성되고, 여기에 출력 캐패시터(232)가 연결된다. 또 출력 노드(230)에서 승압 전압(VPP)이 얻어진다.
노드(226)에는 캐패시터(206)가 연결된다. 캐패시터(206)는 인버터(204)에 의해 반전된 클럭 신호(CLK)에 의해 충전되므로, 결과적으로는 클럭바 신호(/CLK)에 의해 충전되는 것과 같다. 전원전압(VDD)에 연결되는 엔모스 트랜지스터(208)의 게이트는 노드(226)의 전압에 의해 제어된다. 엔모스 트랜지스터(208)의 소스에는 캐패시터(210)가 연결되는데, 이 캐패시터(210)는 클럭 신호(CLK)에 의해 충전된다.
노드(228)에는 캐패시터(218)가 연결된다. 캐패시터(218)는 인버터(216)에 의해 반전된 클럭바 신호(/CLK)에 의해 충전되므로, 결과적으로는 클럭 신호(CLK)에 의해 충전되는 것과 같다. 전원전압(VDD)에 연결되는 엔모스 트랜지스터(220)의 게이트는 노드(228)의 전압에 의해 제어된다. 엔모스 트랜지스터(220)의 소스에는 캐패시터(222)가 연결되는데, 이 캐패시터(222)는 클럭바 신호(/CLK)에 의해 충전된다.
이와 같이 구성되는 본 발명에 따른 승압 전압 발생기의 동작 및 작용을 설명하면 다음과 같다.
클럭 신호(CLK)가 로우 레벨일 때에는 클럭 신호(CLK)가 입력되는 쪽의 회로 부분이 동작하여 승압 전압(VPP)을 상승시킨다. 노드(226)가 VDD 레벨로 프리차지되어 있는 상태에서 로우 레벨의 클럭 신호(CLK)가 입력되면 캐패시터(206)가 VDD 레벨로 충전되어 노드(226)는 2VDD 레벨까지 승압 된다. 이때 엔모스 트랜지스터(212)의 게이트 전압은 엔모스 트랜지스터(220)를 통해 VDD 레벨로 충전되어 있다가, 캐패시터(222)가 하이 레벨의 클럭바 신호(/CLK)에 의해 VDD 레벨로 충전됨에 따라 엔모스 트랜지스터(212)의 게이트 전압은 2VDD이 된다. 따라서 엔모스 트랜지스터(212)가 턴 온 되고, 노드(226)의 전압이 출력 노드(230)에 전달되어 승압 전압(VPP)이 상승한다.
클럭 신호(CLK)가 하이 레벨일 때에는 클럭바 신호(/CLK)가 입력되는 쪽의 회로 부분이 동작하여 승압 전압(VPP)을 상승시킨다. 노드(228)가 VDD 레벨로 프리차지되어 있는 상태에서 클럭 신호(CLK)가 하이 레벨이면 클럭바 신호(/CLK)는 로우 레벨이 되어 인버터(216)에서는 하이 레벨이 되어 캐패시터(208)가 VDD 레벨로 충전되고, 노드(228)는 2VDD 레벨까지 승압 된다. 이때 엔모스 트랜지스터(224)의 게이트 전압은 엔모스 트랜지스터(208)를 통해 VDD 레벨로 충전되어 있다가, 캐패시터(210)가 하이 레벨의 클럭 신호(CLK)에 의해 VDD 레벨로 충전됨에 따라 엔모스 트랜지스터(224)의 게이트 전압은 2VDD이 된다. 따라서 엔모스트랜지스터(224)가 턴 온 되고, 노드(228)의 전압이 출력 노드(230)에 전달되어 승압 전압(VPP)이 더욱 상승한다.
이와 같이, 클럭 신호의 하이 레벨 구간과 로우 레벨 구간에서 모두 펌핑 작용이 이루어지고, 출력 노드(230)에 전달되는 펌핑 전압의 전압 강하가 발생하지 않는다.
상술한 바와 같이, 본 발명에 따른 승압 전압 발생기는 크로스 커플 구조로 구성되어 클럭 신호의 하이 레벨 구간과 로우 레벨 구간에서 모두 펌핑 작용이 이루어지며, 이때 펌핑 전압이 출력단에 전달되는 경로에서 트랜지스터의 임계전압에 의한 전압 손실이 발생하지 않는다.
본 발명에 따른 승압 전압 발생기는 크로스 커플 구조로 구성되어 클럭 신호의 하이 레벨 구간과 로우 레벨 구간에서 모두 펌핑 작용이 이루어짐으로써 펌핑 속도를 높이고, 펌핑 전압이 출력단에 전달되는 경로에서 트랜지스터의 임계전압에 의한 전압 손실이 발생하지 않음으로써 전체적인 펌핑 효율이 향상되는 효과가 있다.

Claims (4)

  1. 크로스 커플 구조로 상호 연결되는 제 1 및 제 2 스위칭 소자와;
    상기 제 1 스위칭 소자와 출력 노드 사이에 연결되고, 클럭 신호의 제 1 레벨 구간에서 전하 펌핑을 동작을 수행하여 상기 출력 노드의 전압을 상승시키는 제 1 전하 펌핑 회로와;
    상기 제 2 스위칭 소자와 상기 출력 노드 사이에 연결되고, 상기 클럭 신호의 제 2 레벨 구간에서 전하 펌핑 동작이 이루어져서 상기 출력 노드의 전압을 상승시키는 제 2 전하 펌핑 회로를 포함하는 승압 전압 발생기.
  2. 청구항 1에 있어서,
    상기 제 1 전하 펌핑 회로는,
    상기 제 1 스위칭 소자의 소스에 연결되어 제 1 노드를 형성하고, 반전된 클럭 신호에 의해 충전되는 제 1 캐패시터와;
    상기 클럭 신호에 의해 충전되는 제 2 캐패시터와;
    전원전압과 상기 제 2 캐패시터 사이에 연결되고, 상기 제 1 노드의 전압에 의해 제어되는 제 3 스위칭 소자와;
    상기 제 1 노드와 상기 출력 노드 사이에 연결되고, 상기 제 1 노드의 전압을 상기 출력 노드에 전달하도록 이루어지는 제 4 스위칭 소자를 포함하여 이루어지는 승압 전압 발생기.
  3. 청구항 1에 있어서,
    상기 제 2 전하 펌핑 회로는,
    상기 제 2 스위칭 소자의 소스에 연결되어 제 2 노드를 형성하고, 상기 클럭 신호에 의해 충전되는 제 3 캐패시터와;
    상기 반전된 클럭 신호에 의해 충전되고, 상기 제 4 스위칭 소자의 게이트를 제어하는 제 4 캐패시터와;
    상기 전원전압과 상기 제 4 캐패시터 사이에 연결되고, 상기 제 2 노드의 전압에 의해 제어되는 제 5 스위칭 소자와;
    상기 제 2 노드와 상기 출력 노드 사이에 연결되고, 상기 제 2 캐패시터의 충전 전압에 의해 제어되어 상기 제 2 노드의 전압을 상기 출력 노드에 전달하도록 이루어지는 제 6 스위칭 소자를 포함하여 이루어지는 승압 전압 발생기.
  4. 청구항 2 또는 청구항 3에 있어서,
    상기 제 1 내지 제 6 스위칭 소자가 엔모스 트랜지스터인 것이 특징인 승압 전압 발생기.
KR1020000049584A 2000-08-25 2000-08-25 승압 전압 발생기 KR100349349B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000049584A KR100349349B1 (ko) 2000-08-25 2000-08-25 승압 전압 발생기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000049584A KR100349349B1 (ko) 2000-08-25 2000-08-25 승압 전압 발생기

Publications (2)

Publication Number Publication Date
KR20020016320A KR20020016320A (ko) 2002-03-04
KR100349349B1 true KR100349349B1 (ko) 2002-08-21

Family

ID=19685180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000049584A KR100349349B1 (ko) 2000-08-25 2000-08-25 승압 전압 발생기

Country Status (1)

Country Link
KR (1) KR100349349B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7724073B2 (en) 2007-10-12 2010-05-25 Samsung Electronics Co., Ltd. Charge pump circuit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100694977B1 (ko) 2006-03-27 2007-03-14 주식회사 하이닉스반도체 스위칭 동작 속도를 증가시키는 부스팅 회로를 포함하는고전압 스위치 회로와 이를 포함하는 플래시 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7724073B2 (en) 2007-10-12 2010-05-25 Samsung Electronics Co., Ltd. Charge pump circuit

Also Published As

Publication number Publication date
KR20020016320A (ko) 2002-03-04

Similar Documents

Publication Publication Date Title
US7208996B2 (en) Charge pump circuit
US7098725B2 (en) Multi stage voltage pump circuit
US6008690A (en) Booster circuit
JP4849907B2 (ja) チャージポンプ回路
US20080042731A1 (en) High efficiency bi-directional charge pump circuit
KR100347140B1 (ko) 전압 변환 회로
CN109274262B (zh) 基于单级cmos的电压四倍器电路
US20060273843A1 (en) High efficiency bi-directional charge pump circuit
JP2815293B2 (ja) 高効率ｎチャネルチャージポンプ
KR0167692B1 (ko) 반도체 메모리장치의 차아지 펌프회로
US8421522B2 (en) High voltage generator and method of generating high voltage
KR19990050472A (ko) 승압전압 발생회로
US6437637B2 (en) Charge-pump circuit and control method thereof
KR0149224B1 (ko) 반도체 집적장치의 내부전압 승압회로
KR100315901B1 (ko) 고속으로 고전압이 발생되는 부스팅 회로
KR100349349B1 (ko) 승압 전압 발생기
KR100573780B1 (ko) 전하펌프
KR100296861B1 (ko) 전하 펌프
KR20000030505A (ko) 반도체장치의 승압회로
KR100271712B1 (ko) 고전압 발생기
KR100238867B1 (ko) 반도체 메모리 장치의 승압회로
KR100452636B1 (ko) 반도체 메모리 장치용 클럭 발생기
KR0154743B1 (ko) 반도체 메모리용 차아지 펌프 회로
KR20000043182A (ko) 고전압 발생기
KR100407989B1 (ko) 고전압 발생 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee