TWI520288B - 半導體結構及其封裝構造 - Google Patents

半導體結構及其封裝構造 Download PDF

Info

Publication number
TWI520288B
TWI520288B TW100135984A TW100135984A TWI520288B TW I520288 B TWI520288 B TW I520288B TW 100135984 A TW100135984 A TW 100135984A TW 100135984 A TW100135984 A TW 100135984A TW I520288 B TWI520288 B TW I520288B
Authority
TW
Taiwan
Prior art keywords
barrier layer
organic barrier
copper
semiconductor package
layer
Prior art date
Application number
TW100135984A
Other languages
English (en)
Other versions
TW201316470A (zh
Inventor
施政宏
林淑真
謝永偉
葉潤宇
Original Assignee
頎邦科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 頎邦科技股份有限公司 filed Critical 頎邦科技股份有限公司
Priority to TW100135984A priority Critical patent/TWI520288B/zh
Priority to JP2012138131A priority patent/JP2013080899A/ja
Priority to KR1020120083793A priority patent/KR101350289B1/ko
Priority to SG2012069571A priority patent/SG189617A1/en
Publication of TW201316470A publication Critical patent/TW201316470A/zh
Application granted granted Critical
Publication of TWI520288B publication Critical patent/TWI520288B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體結構及其封裝構造
本發明係有關於一種半導體結構，特別係有關於一種具有有機阻障層之半導體結構。
由於電子產品之外觀已逐漸趨向輕、薄、短、小發展，因此凸塊或引腳等電性連接元件必然朝向微細間距發展，然當凸塊或引腳等電性連接元件若含有銅時，容易因為銅離子游離而導致電性短路，進而造成產品不良之情形。
本發明之主要目的係在於提供一種半導體結構，其包含一載體、複數個凸塊下金屬層、複數個含銅凸塊以及至少一有機阻障層，該載體係具有一表面、一形成於該表面之保護層及複數個形成於該表面之導接墊，該保護層係具有複數個開口且該些開口係顯露該些導接墊，該些凸塊下金屬層係形成於該些導接墊，該些含銅凸塊係形成於該些凸塊下金屬層，各該含銅凸塊係具有一頂面及一連接該頂面之環壁，該有機阻障層係具有一凸塊覆蓋部，該凸塊覆蓋部係覆蓋各該含銅凸塊之該頂面及該環壁。由於該半導體結構係包含有該有機阻障層，因此可防止該些含銅凸塊於微細間距時因銅離子游離而導致電性短路之情形。
請參閱第1圖，其係本發明之第一較佳實施例，一種 半導體結構100係包含一載體110、複數個凸塊下金屬層120、複數個含銅凸塊130以及至少一有機阻障層140，該載體110係具有一表面111、一形成於該表面111之保護層112及複數個形成於該表面111之導接墊113，該保護層112係具有複數個開口112a且該些開口112a係顯露該些導接墊113，該載體110係可選自於矽基板、玻璃基板、陶瓷基板或銅箔基板其中之一，在本實施例中，該載體110係可為矽基板，該些凸塊下金屬層120係形成於該些導接墊113，該些含銅凸塊130係形成於該些凸塊下金屬層120，各該含銅凸塊130係具有一頂面131及一連接該頂面131之環壁132，該有機阻障層140係具有一凸塊覆蓋部141，該凸塊覆蓋部141係覆蓋各該含銅凸塊130之該頂面131及該環壁132。較佳地，各該凸塊下金屬層120係具有一環牆121，該凸塊覆蓋部141係覆蓋各該凸塊下金屬層120之該環牆121，在本實施例中，該有機阻障層140之厚度係小於10um，該有機阻障層140之材質係選自於有機高分子材料，該有機阻障層140係選自於苯基聯三連唑、苯基咪唑、替代性苯基咪唑或芳香族羥基咪唑其中之一，其結構式如下：
該有機阻障層140係由苯駢咪唑化合物、甲酸、氨水、醋酸及水所組成，且該有機阻障層混合物之黏度範圍係為1-1.2cp。由於該半導體結構100係包含有該有機阻障層140，因此可防止該些含銅凸塊130於微細間距時因銅離子游離而導致電性短路之情形。
或者，請參閱第2圖，其係本發明之第二較佳實施例，在本實施例中，該有機阻障層140係另具有一保護層覆蓋部142，該保護層覆蓋部142係覆蓋該保護層112。另，請參閱第3圖，其係本發明之第三較佳實施例，一種半導體結構200至少包含有一載體210、複數個含銅凸塊220以及至少一有機阻障層230，該載體210係具有一表面211、一形成於該表面211之保護層212及複數個形成於該表面211之導接墊213，該保護層212係具有複數個開口212a且該些開口212a係顯露該些導接墊213，該載體210係可選自於矽基板、玻璃基板、陶瓷基板或銅箔基板其中之一，在本實施例中，該載體210係可為矽基板，該些含銅凸塊220係形成於該些導接墊213，各該含銅凸塊220係具有一頂面221及一連接該頂面221之環壁222，該有機阻障層230係具有一凸塊覆蓋部231，該凸塊覆蓋部231係覆蓋各該含銅凸塊220之該頂面221及該環壁222 ，該有機阻障層230之厚度係小於10um，該有機阻障層230之材質係選自於有機高分子材料，該有機阻障層230係選自於苯基聯三連唑、苯基咪唑、替代性苯基咪唑或芳香族羥基咪唑其中之一，且該有機阻障層230係由苯駢咪唑化合物、甲酸、氨水、醋酸及水所組成，且該有機阻障層混合物之黏度範圍係為1-1.2cp。
接著，請參閱第4A至4G圖，其係本發明之第一較佳實施例之半導體結構製程，其至少包含下列步驟：首先，請參閱第4A圖，提供一載體110，該載體110係具有一表面111、一形成於該表面111之保護層112及複數個形成於該表面111之導接墊113，該保護層112係具有複數個開口112a且該些開口112a係顯露該些導接墊113，該載體110係可選自於矽基板、玻璃基板、陶瓷基板或銅箔基板其中之一，在本實施例中，該載體110係可為矽基板；接著，請參閱第4B圖，形成複數個凸塊下金屬層120於該些導接墊113，該些凸塊下金屬層120係延伸形成於該保護層112且各該凸塊下金屬層120係具有一環牆121；之後，請參閱第4C圖，形成一光阻層P於該保護層112及該些凸塊下金屬層120；接著，請參閱第4D圖，圖案化該光阻層P以形成複數個凸塊開口P1，該些凸塊開口P1係顯露該些凸塊下金屬層120；之後，請參閱第4E圖，形成一含銅金屬層M於該些凸塊下金屬層120上，以使該含銅金屬層M形成複數個含銅凸塊130；接著，請參閱第4F圖，移除該光阻層P以顯露出該些含銅凸塊130，各該含銅凸塊130係具有一頂面131及一連接該頂面131之環壁132；最後，請參閱第4G圖，形成一有機阻障層140於該些含銅 凸塊130，且該有機阻障層140係具有一凸塊覆蓋部141，該凸塊覆蓋部141係覆蓋各該含銅凸塊130之該頂面131、該環壁132及各該凸塊下金屬層120之該環牆121，在本實施例中，該有機阻障層140之厚度係小於10um，該有機阻障層140之材質係選自於有機高分子材料，該有機阻障層140係選自於苯基聯三連唑、苯基咪唑、替代性苯基咪唑或芳香族羥基咪唑其中之一，其結構式如下：
該有機阻障層140係由苯駢咪唑化合物、甲酸、氨水、醋酸及水所組成，且該有機阻障層混合物之黏度範圍係為1-1.2cp。
此外，請參閱第5圖，其係應用本發明之第一較佳實施例之該半導體結構100所形成之半導體封裝構造10，其至少包含一半導體結構100以及一基板300，該半導體結構100係包含一載體110、複數個凸塊下金屬層120、複數個含銅凸塊130以及至少一有機阻障層140，該載體 110係具有一表面111、一形成於該表面111之保護層112及複數個形成於該表面111之導接墊113，該保護層112係具有複數個開口112a且該些開口112a係顯露該些導接墊113，該載體110係可選自於矽基板、玻璃基板、陶瓷基板或銅箔基板其中之一，在本實施例中，該載體110係可為矽基板，該些凸塊下金屬層120係形成於該些導接墊113，且各該凸塊下金屬層120係具有一環牆121，該些含銅凸塊130係形成於該些凸塊下金屬層120，各該含銅凸塊130係具有一頂面131及一連接該頂面131之環壁132，該有機阻障層140係具有一凸塊覆蓋部141，該凸塊覆蓋部141係覆蓋各該含銅凸塊130之該環壁132及各該凸塊下金屬層120之該環牆121，該有機阻障層140之厚度係小於10um，該有機阻障層140之材質係選自於有機高分子材料，該有機阻障層140係選自於苯基聯三連唑、苯基咪唑、替代性苯基咪唑或芳香族羥基咪唑其中之一，且該有機阻障層140係由苯駢咪唑化合物、甲酸、氨水、醋酸及水所組成，且該有機阻障層混合物之黏度範圍係為1-1.2cp，該基板300係具有複數個連接墊310及一防銲層320，該防銲層320係具有複數個開槽321以顯露該些連接墊310，該些連接墊310係結合於該些含銅凸塊130且該有機阻障層140之該凸塊覆蓋部141係覆蓋該防銲層320。
本發明之保護範圍當視後附之申請專利範圍所界定者為準，任何熟知此項技藝者，在不脫離本發明之精神和範圍內所作之任何變化與修改，均屬於本發明之保護範圍。
10‧‧‧半導體封裝構造
100‧‧‧半導體結構
110‧‧‧載體
111‧‧‧表面
112‧‧‧保護層
112a‧‧‧開口
113‧‧‧導接墊
120‧‧‧凸塊下金屬層
121‧‧‧環牆
130‧‧‧含銅凸塊
131‧‧‧頂面
132‧‧‧環壁
140‧‧‧有機阻障層
141‧‧‧凸塊覆蓋部
142‧‧‧保護層覆蓋部
200‧‧‧半導體結構
210‧‧‧載體
211‧‧‧表面
212‧‧‧保護層
212a‧‧‧開口
213‧‧‧導接墊
220‧‧‧含銅凸塊
221‧‧‧頂面
222‧‧‧環壁
230‧‧‧有機阻障層
231‧‧‧凸塊覆蓋部
300‧‧‧基板
310‧‧‧連接墊
320‧‧‧防銲層
321‧‧‧開槽
M‧‧‧含銅金屬層
P‧‧‧光阻層
P1‧‧‧凸塊開口
第1圖：依據本發明之第一較佳實施例，一種半導體結構之截面示意圖。
第2圖：依據本發明之第二較佳實施例，另一種半導體結構之截面示意圖。
第3圖：依據本發明之第三較佳實施例，又一種半導體結構之截面示意圖。
第4A至4G圖：依據本發明之第一較佳實施例，該半導體結構製程之截面示意圖。
第5圖：依據本發明之第一較佳實施例，應用該半導體結構所形成之半導體封裝構造。
100‧‧‧半導體結構
110‧‧‧載體
111‧‧‧表面
112‧‧‧保護層
112a‧‧‧開口
113‧‧‧導接墊
120‧‧‧凸塊下金屬層
121‧‧‧環牆
130‧‧‧含銅凸塊
131‧‧‧頂面
132‧‧‧環壁
140‧‧‧有機阻障層
141‧‧‧凸塊覆蓋部

Claims (9)

  1. 一種半導體封裝構造，其至少包含：一半導體結構，其包含：一載體，其係具有一表面、一形成於該表面之保護層及複數個形成於該表面之導接墊，該保護層係具有複數個開口且該些開口係顯露該些導接墊；複數個凸塊下金屬層，其係形成於該些導接墊；複數個含銅凸塊，其係形成於該些凸塊下金屬層，各該含銅凸塊係具有一頂面及一連接該頂面之環壁；以及至少一有機阻障層，其係具有一凸塊覆蓋部，該凸塊覆蓋部係覆蓋各該含銅凸塊之該環壁；以及一基板，其係具有複數個連接墊及一防銲層，該防銲層係具有複數個開槽以顯露該些連接墊，該些連接墊係結合於該些含銅凸塊且該有機阻障層之該凸塊覆蓋部係覆蓋該防銲層。
  2. 如申請專利範圍第1項所述之半導體封裝構造，其中該有機阻障層係另具有一保護層覆蓋部，該保護層覆蓋部係覆蓋該保護層。
  3. 如申請專利範圍第1項所述之半導體封裝構造，其中該有機阻障層之厚度係小於10um。
  4. 如申請專利範圍第1項所述之半導體封裝構造，其中該有機阻障層之黏度範圍係為1-1.2cp。
  5. 如申請專利範圍第1項所述之半導體封裝構造，其中該有機阻障層之材質係選自於有機高分子材料。
  6. 如申請專利範圍第5項所述之半導體封裝構造，其中該有 機阻障層係選自於苯基聯三連唑、苯基咪唑、替代性苯基咪唑或芳香族羥基咪唑其中之一。
  7. 如申請專利範圍第1項所述之半導體封裝構造，其中該有機阻障層係由苯駢咪唑化合物、甲酸、氨水、醋酸及水所組成。
  8. 如申請專利範圍第1項所述之半導體封裝構造，其中該載體係可選自於矽基板、玻璃基板、陶瓷基板或銅箔基板其中之一。
  9. 如申請專利範圍第1項所述之半導體封裝構造，其中各該凸塊下金屬層係具有一環牆，該凸塊覆蓋部係覆蓋各該凸塊下金屬層之該環牆。
TW100135984A 2011-10-04 2011-10-04 半導體結構及其封裝構造 TWI520288B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW100135984A TWI520288B (zh) 2011-10-04 2011-10-04 半導體結構及其封裝構造
JP2012138131A JP2013080899A (ja) 2011-10-04 2012-06-19 半導体装置及びそれを利用した半導体パッケージ
KR1020120083793A KR101350289B1 (ko) 2011-10-04 2012-07-31 반도체 구조 및 반도체 패키지 구조
SG2012069571A SG189617A1 (en) 2011-10-04 2012-09-19 Package structure and semiconductor structure thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100135984A TWI520288B (zh) 2011-10-04 2011-10-04 半導體結構及其封裝構造

Publications (2)

Publication Number Publication Date
TW201316470A TW201316470A (zh) 2013-04-16
TWI520288B true TWI520288B (zh) 2016-02-01

Family

ID=48437946

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100135984A TWI520288B (zh) 2011-10-04 2011-10-04 半導體結構及其封裝構造

Country Status (4)

Country Link
JP (1) JP2013080899A (zh)
KR (1) KR101350289B1 (zh)
SG (1) SG189617A1 (zh)
TW (1) TWI520288B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI467757B (zh) * 2013-08-02 2015-01-01 Chipbond Technology Corp 半導體結構

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6084855A (ja) * 1983-10-17 1985-05-14 Hitachi Ltd 半導体装置
JPH06151502A (ja) * 1992-11-06 1994-05-31 Seiko Instr Inc 半導体素子のフリップチップ実装方法
KR100196291B1 (ko) * 1996-10-05 1999-06-15 윤종용 요철 형상의 범프 구조를 이용한 반도체 칩과 기판 간의 접속 구조
JP3070514B2 (ja) * 1997-04-28 2000-07-31 日本電気株式会社 突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造
JP4663165B2 (ja) * 2001-06-27 2011-03-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
MY134318A (en) * 2003-04-02 2007-12-31 Freescale Semiconductor Inc Integrated circuit die having a copper contact and method therefor
JP4444022B2 (ja) * 2004-06-30 2010-03-31 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
KR20100006104A (ko) * 2008-07-08 2010-01-18 삼성전자주식회사 반도체 패키지
JP5324322B2 (ja) * 2009-06-02 2013-10-23 住友電気工業株式会社 接続方法、接続構造および電子機器

Also Published As

Publication number Publication date
KR101350289B1 (ko) 2014-01-10
SG189617A1 (en) 2013-05-31
TW201316470A (zh) 2013-04-16
KR20130036701A (ko) 2013-04-12
JP2013080899A (ja) 2013-05-02

Similar Documents

Publication Publication Date Title
CN206210789U (zh) 具有电磁干扰遮蔽的半导体装置
US8581239B2 (en) Package structure and semiconductor structure thereof
JP2009194144A5 (zh)
US20160044792A1 (en) Wiring substrate and method of manufacturing the same
US20130008705A1 (en) Coreless package substrate and fabrication method thereof
TWI456714B (zh) 半導體裝置及半導體裝置之製造方法
US20120049366A1 (en) Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof
CN103843467B (zh) 布线基板、部件内置基板以及安装结构体
US8698303B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
TW200919687A (en) Methods and apparatus for EMI shielding in multi-chip modules
TW200633609A (en) Electrical connector structure of circuit board and method for fabricating the same
TWI582861B (zh) 嵌埋元件之封裝結構及其製法
KR20160066311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
US20150200169A1 (en) Semiconductor package and fabrication method thereof
JP2012079725A5 (zh)
CN107622953B (zh) 封装堆迭结构的制法
TWI567888B (zh) 封裝結構及其製法
JP2009129982A5 (zh)
TWI520288B (zh) 半導體結構及其封裝構造
US20130252374A1 (en) Semiconductor packaging method and structure thereof
TWI546931B (zh) 半導體器件的製作方法
US20140201992A1 (en) Circuit board structure having embedded electronic element and fabrication method thereof
KR102207273B1 (ko) 패키지 기판
JP3178119U (ja) 半導体装置及びそれを利用した半導体パッケージ
TWI576979B (zh) 封裝基板及其製造方法