JPS6084855A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6084855A JPS6084855A JP58192359A JP19235983A JPS6084855A JP S6084855 A JPS6084855 A JP S6084855A JP 58192359 A JP58192359 A JP 58192359A JP 19235983 A JP19235983 A JP 19235983A JP S6084855 A JPS6084855 A JP S6084855A
- Authority
- JP
- Japan
- Prior art keywords
- members
- semiconductor
- substrate
- semiconductor chip
- solder bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置に関し、特に半導体チップ側に形成
された半田バンプを溶融させて、半導体基板上に半導体
チップをボンディングする方式及び当該方式による半導
体装置の欠点を改良した半導体装置に関する。
された半田バンプを溶融させて、半導体基板上に半導体
チップをボンディングする方式及び当該方式による半導
体装置の欠点を改良した半導体装置に関する。
半導体チップを半導体基板にボンディングする技術とし
て、半導体チップ１ｔｌｌＫ形成された半田バンプ（突
起電極Ｂｕｍｐ）を利用する技術がある。
て、半導体チップ１ｔｌｌＫ形成された半田バンプ（突
起電極Ｂｕｍｐ）を利用する技術がある。
しかるに、この技術におけるペレット付では、半導体チ
ップ側に形成した半田バンプを、半導体パッケージ側の
ペデスタル（ＩＩ極）部分に結合し。
ップ側に形成した半田バンプを、半導体パッケージ側の
ペデスタル（ＩＩ極）部分に結合し。
半導体パッケージに半田バンプにより固着する方式をと
っているため、半導体チップと半導体パッケージの半導
体基板との間の熱膨張係数差等圧より半田パンダ部に応
力が加わり、クラックを生じ、温度サイクル等に対する
信頼度が小さく、ペレット付した時のバンプ形状が悪い
と機械的応力などにより剥離し易く、半導体装置の寿命
を短（するという大きな欠点があることが本発明者の検
討により明らかになった。
っているため、半導体チップと半導体パッケージの半導
体基板との間の熱膨張係数差等圧より半田パンダ部に応
力が加わり、クラックを生じ、温度サイクル等に対する
信頼度が小さく、ペレット付した時のバンプ形状が悪い
と機械的応力などにより剥離し易く、半導体装置の寿命
を短（するという大きな欠点があることが本発明者の検
討により明らかになった。
本発明の目的は半田バンプ部の寿命を向上させるのに好
適なペレット付技術を提供することな目的としたもので
ある。
適なペレット付技術を提供することな目的としたもので
ある。
本発明の前記ならびにそのほかの目的と新規な特徴は５
本明細書の記述および添付図面からあきらかＫなるであ
ろう。
本明細書の記述および添付図面からあきらかＫなるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち１本発明においては、半導体基板側のペデスタ
ル部分を液体金属のごとき液体導電性部材となし、当該
部材に半導体チップのバンプ電極を接合し、その後絶縁
膜で当該接合部などを被包することにより、半田バンプ
が自由に動くことが可能となり、尚該バンプ”に応力が
殆んどかからず高寿命化を達成するものである。
ル部分を液体金属のごとき液体導電性部材となし、当該
部材に半導体チップのバンプ電極を接合し、その後絶縁
膜で当該接合部などを被包することにより、半田バンプ
が自由に動くことが可能となり、尚該バンプ”に応力が
殆んどかからず高寿命化を達成するものである。
第１図に示すよう忙、パッケージ側の実装基板ｌの上に
液体導電部材２を載置する。基板１は例えばセラミック
基板により構成される。液体導電部材２は例えば液体金
属であり、水銀（Ｈｇ）が例示さＪする。第１図では、
水銀２が丸くなることを利用して基板１上に載置して配
設した例を示したが、第２図に示すように、基板１に凹
部を設け、ここに液体導電部材２′ｆｔ、貯えてもよい
。かかる液体導電部材の配設により、実装基板１側のペ
デスタル部（突起電極）となすことができる、この液体
導電部材２上に図示のように、裏面にバンプ電極（半田
バンプ）３を有する半導体チップ４を、半田バンプ３と
液体導体部材２とを位置合せして接合させる。第２図に
図示の場合には半田バンプ３を半導体基板１の上部凹部
に貯えられた液体導電部材２の中に上方向から嵌込めば
よい。
液体導電部材２を載置する。基板１は例えばセラミック
基板により構成される。液体導電部材２は例えば液体金
属であり、水銀（Ｈｇ）が例示さＪする。第１図では、
水銀２が丸くなることを利用して基板１上に載置して配
設した例を示したが、第２図に示すように、基板１に凹
部を設け、ここに液体導電部材２′ｆｔ、貯えてもよい
。かかる液体導電部材の配設により、実装基板１側のペ
デスタル部（突起電極）となすことができる、この液体
導電部材２上に図示のように、裏面にバンプ電極（半田
バンプ）３を有する半導体チップ４を、半田バンプ３と
液体導体部材２とを位置合せして接合させる。第２図に
図示の場合には半田バンプ３を半導体基板１の上部凹部
に貯えられた液体導電部材２の中に上方向から嵌込めば
よい。
半田バンプ３はフリップチップ方式に使用されるような
Ｓｎ−”Ｐｂ半田を用いて形成された半球状のバンプが
使用され、例えば第１図に示すように、当該バンプはバ
リヤ金ＰＡ （Ｃｒ層５− Ｃｕ層６−４ｕＪ腎７）を
介してＡ！スパッドＡ形電極配線）８上に形成され、半
田（Ｓｎ−Ｐｂ）９により表面被覆される。
Ｓｎ−”Ｐｂ半田を用いて形成された半球状のバンプが
使用され、例えば第１図に示すように、当該バンプはバ
リヤ金ＰＡ （Ｃｒ層５− Ｃｕ層６−４ｕＪ腎７）を
介してＡ！スパッドＡ形電極配線）８上に形成され、半
田（Ｓｎ−Ｐｂ）９により表面被覆される。
半導体チップ（ベレット）４は周知の技術により、論理
回路やメモリ回路などが形成された素子で１例えばＭ
ＯＳ Ｉ Ｃ（Ｍｅｔａｌ ０ｘｉｄｅ Ｓｅｍｉｃｏ
ｎｄｕｃｔｏｒＩｎｔｅｇｒａｔｅｄ Ｃ１ｒｃｕｉｔ
）が素子として例示される。
回路やメモリ回路などが形成された素子で１例えばＭ
ＯＳ Ｉ Ｃ（Ｍｅｔａｌ ０ｘｉｄｅ Ｓｅｍｉｃｏ
ｎｄｕｃｔｏｒＩｎｔｅｇｒａｔｅｄ Ｃ１ｒｃｕｉｔ
）が素子として例示される。
尚第１図にて、１０は熱酸化膜例えば５ｉｎｓ膜、１１
は保眼膜例えば低融点ガラス膜を示す。
は保眼膜例えば低融点ガラス膜を示す。
液体導電部材２と半田バンプ３との接合後、少なくとも
、当該接合部及び半導体チップを図示のごとく絶縁膜１
２で被包する。
、当該接合部及び半導体チップを図示のごとく絶縁膜１
２で被包する。
この絶縁膜１２は、例えば式妄ＣＨｚ ヘコ−ＣＨｔＪ
ｎで示されるポリバラキシレン（Ｐｏｌｙ （ｐａｒａ
−ｘｙｌｅｎｅ＞）により構成され、この重合体はパリ
レン（Ｐａｒｙｌｅｎｅ）なる商品名で市販されている
。
ｎで示されるポリバラキシレン（Ｐｏｌｙ （ｐａｒａ
−ｘｙｌｅｎｅ＞）により構成され、この重合体はパリ
レン（Ｐａｒｙｌｅｎｅ）なる商品名で市販されている
。
絶縁膜１２の形成方法には各種の方法が使用されるが、
例えば蒸着により行われる。この絶縁膜１２により、液
体導電部材２上に載置接合された半導体チップ４を固定
し、液体導電部材２か外部ＫＱ出することを防ぐ。半田
バンプ３は半導体基板１に直接固着されていす、導電部
材２が液状で九六の−ｆ−坐ｍ／Ｚンブ３番士絶ε随１
２中ｆ可重りし得るようになっている。
例えば蒸着により行われる。この絶縁膜１２により、液
体導電部材２上に載置接合された半導体チップ４を固定
し、液体導電部材２か外部ＫＱ出することを防ぐ。半田
バンプ３は半導体基板１に直接固着されていす、導電部
材２が液状で九六の−ｆ−坐ｍ／Ｚンブ３番士絶ε随１
２中ｆ可重りし得るようになっている。
このようにして、絶縁膜１２により被包された装置は、
第３図に示すように封止材１３和よりシールされてキャ
ップ１４が冠着される。封止材１３には例えば低融点ガ
ラスが使用される。また、キャップ１４は例えばアルミ
ナにより構成される。
第３図に示すように封止材１３和よりシールされてキャ
ップ１４が冠着される。封止材１３には例えば低融点ガ
ラスが使用される。また、キャップ１４は例えばアルミ
ナにより構成される。
半導体チップ４０半田バンプ（電極）３から外部リード
端子１５への電気的接続は、半田バンプ３と導通した液
体導電部材２から半導体基板１に形成されたメタライズ
層１６を介して行うことができる。外部リード端子１５
は例えばコバー／Ｌ（４２アロイ合金）により構成され
、メタ２イズ層は例えばＴａにより構成される。
端子１５への電気的接続は、半田バンプ３と導通した液
体導電部材２から半導体基板１に形成されたメタライズ
層１６を介して行うことができる。外部リード端子１５
は例えばコバー／Ｌ（４２アロイ合金）により構成され
、メタ２イズ層は例えばＴａにより構成される。
（１） 液体導電部材を介在させており、半田バンプと
半導体基板の導通部分が固定されていないので、機械的
、熱的応力に対して自由に変形することができ、従って
不必要な応力が半田バンプに加わらず、クラックなどを
生じたりすることがない。さらに、ペレット付した時の
バンプ形状が悪いと機械的応力などにより、基板から半
導体チップが剥離することを防止でき、バンブ形状に左
右されず、導通がとれる。従って、１０倍以上もの高寿
命化を達成することが可能である。
半導体基板の導通部分が固定されていないので、機械的
、熱的応力に対して自由に変形することができ、従って
不必要な応力が半田バンプに加わらず、クラックなどを
生じたりすることがない。さらに、ペレット付した時の
バンプ形状が悪いと機械的応力などにより、基板から半
導体チップが剥離することを防止でき、バンブ形状に左
右されず、導通がとれる。従って、１０倍以上もの高寿
命化を達成することが可能である。
（２）半導体チップの実装が確実にでき、放熱性のよい
液体金属を接続部分に用いているので第３図で例示する
ように高密度実装が可能となる。
液体金属を接続部分に用いているので第３図で例示する
ように高密度実装が可能となる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば液体導電部材
を上記第２図に示す実施例では半導体基板１の凹部上部
に突出させている例を示したが、凹部内に当該部材を貯
えておくことも可能である。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば液体導電部材
を上記第２図に示す実施例では半導体基板１の凹部上部
に突出させている例を示したが、凹部内に当該部材を貯
えておくことも可能である。
以上の説明では主として本発明者によってなされた発明
をその背景となった分野である半導体装置のペレット付
技術に適用した場合につい℃説明したが、その他、突起
電極を用いたフリラグチップ方式を用いるＬＳＩ全般に
適用可能であることはいうまでもない。
をその背景となった分野である半導体装置のペレット付
技術に適用した場合につい℃説明したが、その他、突起
電極を用いたフリラグチップ方式を用いるＬＳＩ全般に
適用可能であることはいうまでもない。
第１図は本発明半導体装置の要部断面図、第２図は四個
の実施例を示す要部断面図、第３図は本発明による半導
体パッケージの断面図である。 １・・・半導体基板、２・・・液体導電部材、３・・・
半田バンプ、４・・・半導体チップ、５・・・Ｃｒ層、
６・・・Ｃｕ層、７・・・ＡｕＦＪ、８・・・Ａ！パッ
ド、９・・・半田、１０・・・熱酸化膜、１１・・・保
腹膜、１２・・・絶縁膜、１３・・・封止材、１４・・
・キャップ、１５・・・外部リード端子、１６・・・メ
タライズ層。 第１図 ／ 第 ２ 図 第 ３ 図 ／４
の実施例を示す要部断面図、第３図は本発明による半導
体パッケージの断面図である。 １・・・半導体基板、２・・・液体導電部材、３・・・
半田バンプ、４・・・半導体チップ、５・・・Ｃｒ層、
６・・・Ｃｕ層、７・・・ＡｕＦＪ、８・・・Ａ！パッ
ド、９・・・半田、１０・・・熱酸化膜、１１・・・保
腹膜、１２・・・絶縁膜、１３・・・封止材、１４・・
・キャップ、１５・・・外部リード端子、１６・・・メ
タライズ層。 第１図 ／ 第 ２ 図 第 ３ 図 ／４
Claims (1)
- 【特許請求の範囲】 １、半導体チップを、半導体基板上に、当該半導体チッ
プ側に形成されたバンプ電極を介してボンディングして
成る半導体装置において、前記半導体基板に液体導電部
材を配設し、当該部材上にバンプ電極を接合し、かつ少
なくとも前記半導体チップ及び前記部材とバンプ電極と
の接合部を、絶縁膜で被包して成るペレット付構造を有
する半導体装置。 ２、前記絶縁膜はポリバラキシレン膜であることを特徴
とする特許請求の範囲筒１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58192359A JPS6084855A (ja) | 1983-10-17 | 1983-10-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58192359A JPS6084855A (ja) | 1983-10-17 | 1983-10-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6084855A true JPS6084855A (ja) | 1985-05-14 |
Family
ID=16289962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58192359A Pending JPS6084855A (ja) | 1983-10-17 | 1983-10-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6084855A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100266645B1 (ko) * | 1997-12-20 | 2000-09-15 | 김영환 | 적층용 칩 사이즈 패키지 및 그 제조방법 |
| JP2013080899A (ja) * | 2011-10-04 | 2013-05-02 | ▲き▼邦科技股▲分▼有限公司 | 半導体装置及びそれを利用した半導体パッケージ |
-
1983
- 1983-10-17 JP JP58192359A patent/JPS6084855A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100266645B1 (ko) * | 1997-12-20 | 2000-09-15 | 김영환 | 적층용 칩 사이즈 패키지 및 그 제조방법 |
| JP2013080899A (ja) * | 2011-10-04 | 2013-05-02 | ▲き▼邦科技股▲分▼有限公司 | 半導体装置及びそれを利用した半導体パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4538170A (en) | Power chip package | |
| JPH10163386A (ja) | 半導体装置、半導体パッケージおよび実装回路装置 | |
| JPS61241959A (ja) | 半導体モジユ−ル | |
| JPH06244231A (ja) | 気密半導体デバイスおよびその製造方法 | |
| JPH0777258B2 (ja) | 半導体装置 | |
| US6373125B1 (en) | Chip scale package with direct attachment of chip to lead frame | |
| JPH03142847A (ja) | 半導体集積回路装置 | |
| JPS6084855A (ja) | 半導体装置 | |
| JPS5850021B2 (ja) | 半導体装置の製法 | |
| JP3332555B2 (ja) | 半導体装置およびその製造方法 | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| JPH07176664A (ja) | 半導体装置およびその製造方法 | |
| US6225700B1 (en) | Package for a semiconductor element having depressions containing solder terminals | |
| JPH08274214A (ja) | 半導体装置 | |
| JP2004158700A (ja) | 電子制御装置およびその製造方法 | |
| JPH0358537B2 (ja) | ||
| JP2654035B2 (ja) | 半導体ｉｃ装置 | |
| JP3331146B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JPS60136348A (ja) | 半導体装置 | |
| JPH05315397A (ja) | 半導体装置の封止方法と封止構造 | |
| JP2002076183A (ja) | 半導体素子収納用パッケージ | |
| JPH05198708A (ja) | 半導体集積回路装置 | |
| JP2721790B2 (ja) | 半導体装置の封止方法 | |
| JPS6020597A (ja) | 電子装置およびその製造方法 | |
| JPH0525182B2 (ja) |