TWI516178B - A composite metal layer to which a support metal foil is attached, a wiring board using the same, and a method for manufacturing the same, and a method of manufacturing the semiconductor package using the wiring board - Google Patents

A composite metal layer to which a support metal foil is attached, a wiring board using the same, and a method for manufacturing the same, and a method of manufacturing the semiconductor package using the wiring board Download PDF

Info

Publication number
TWI516178B
TWI516178B TW100110996A TW100110996A TWI516178B TW I516178 B TWI516178 B TW I516178B TW 100110996 A TW100110996 A TW 100110996A TW 100110996 A TW100110996 A TW 100110996A TW I516178 B TWI516178 B TW I516178B
Authority
TW
Taiwan
Prior art keywords
metal layer
layer
metal
support
peeling
Prior art date
Application number
TW100110996A
Other languages
English (en)
Other versions
TW201212743A (en
Inventor
Kouichi Tanabe
Nobuchika Yagihashi
Tadashi Tamura
Kuniji Suzuki
Yoshiaki Tubomatsu
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Publication of TW201212743A publication Critical patent/TW201212743A/zh
Application granted granted Critical
Publication of TWI516178B publication Critical patent/TWI516178B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

附加有支撐體金屬箔之複合金屬層、使用其之配線板及其之製造方法、使用該配線板之半導體封裝之製造方法
本發明係關於適合藉由轉印法之印刷配線板之製造方法的附加有支撐體金屬箔之複合金屬層、使用其之配線板及其之製造方法、使用該配線板之半導體封裝之製造方法。
伴隨機器的小型、高性能化，連接電路元件用之銲域(land)的面積或配線的寬度微細化，銲域或配線與基材間的接觸面積減少的結果，銲域或配線變得容易從基材脫落，變成要將銲域或配線埋入基材。作為將銲域或配線埋入基材之方法，有種種的方法被提出，例如揭示有：於可以剝離的支撐體金屬箔上的金屬層以電鍍形成成為銲域或配線之導體圖案，接著形成成為基材之絕緣層的方法(專利文獻1、專利文獻2)。以通常的方法在絕緣層上形成配線層，進而因應需要，重複絕緣層和配線層的形成，從支撐體金屬箔剝離金屬層，藉由蝕刻來去除此金屬層，銲域或配線被埋入基材，可以獲得表面平坦的配線板。此方法由於是成為金屬層上的銲域或配線之導體圖案被轉印於基材，被稱為轉印法，生產性優異的同時，獲得的配線板的平坦性也優異。
另外，揭示有如上述之轉印法所使用的可以剝離之支撐體金屬箔上的金屬層(專利文獻3、專利文獻4)。此等 係於支撐體金屬箔上形成剝離層與金屬層，以聚醯亞胺之熟成溫度進行加熱處理後，或複數次進行藉由配線板之多層化用之積層的加熱加壓，抑制支撐體金屬箔與剝離層之間的剝離強度的變化。因此，即使進行此種加熱處理或加熱加壓後，也可以容易剝離支撐體金屬箔，且剝離強度穩定，作業時不會產生無預期之剝離，作業性優異。
先前技術文獻 專利文獻
專利文獻1：再公表特許WO2007/077735號公報
專利文獻2：日本特開2005-101137號公報
專利文獻3：再公表特許WO2006/013735號公報
專利文獻4：日本特開2003-094553號公報
但是，如專利文獻1及2般，使用了以往之附加有支撐體金屬箔之金屬層的情形，每次配線板之製造都需要廢棄支撐體金屬箔。此支撐體金屬箔雖被當成資源，回收後被精鍊，當成金屬而被再生，但由於會消耗能量，對於地球環境較不佳。
另外，如專利文獻2般，於附加有支撐體金屬箔之金屬層的支撐體金屬箔側，積層絕緣層來形成支撐基板時，有時會於支撐基板的表面側所露出的金屬層的表面附著絕 緣層的樹脂粉。由於支撐基板的表面側所露出的金屬層，是成為以電鍍而形成導體圖案時的供電層，附著於此金屬層之樹脂粉，於形成微細的導體圖案時，成為良率降低的主因，從結果來看，有成為廢棄物增加之原因的可能。
另外，於專利文獻1及2的配線板中，於支撐基板的金屬層上，藉由圖案銅鍍敷來形成導體圖案，於其上形成絕緣層或層間連接後，將包含支撐體金屬箔之支撐基板物理方式地予以剝離，進而於此剝離後，藉由蝕刻去除露出的金屬層來形成微細的導體圖案，藉由此製程來製作配線板。因此，由支撐體金屬箔不剝離最終成為配線板的部分時，無法形成導體圖案，配線板無法完成，但如上述般所完成的配線板，在厚度薄、剛性低的情形，由於構裝步驟中之加熱或加重，有產生變形的情形。此種變形成為構裝良率降低的主因，從結果來看，被認為有可能成為廢棄物增加的原因。
本發明係有鑑於上述問題點所完成者，其目的在於提供一種附加有支撐體金屬箔之複合金屬層、使用其之配線板及其之製造方法、使用該配線板之半導體封裝之製造方法，藉由使用附加有支撐體金屬箔之複合金屬層，可以藉由一片的附加有支撐體金屬箔之複合金屬層來製造複數的配線板，使得可謀求導體圖案形成步驟或構裝步驟的良率提升，藉此進而可減少在配線板或半導體封裝之製造時所產生的廢棄物，對於地球環境較佳。
本發明係關於以下者。
(1)一種附加有支撐體金屬箔之複合金屬層，為將由支撐體金屬箔亦即最下層金屬層與2層以上的金屬層而形成的複數金屬層隔著剝離層積層於鄰接的金屬層間而形成之附加有支撐體金屬箔之複合金屬層，其特徵為：位於最下層金屬層和最上層金屬層之間的各金屬層A與隔著其上面的剝離層而鄰接之金屬層B之間的剝離強度，係比金屬層A與隔著其下面的剝離層而鄰接之金屬層C之間的剝離強度還小。
(2)如(1)所記載之附加有支撐體金屬箔之複合金屬層，其中，位於最下層金屬層和最上層金屬層之間的各金屬層A與隔著其上面的剝離層而鄰接之金屬層B之間的剝離強度，係比金屬層A與隔著其下面的剝離層而鄰接之金屬層C之間的剝離強度小5N/m至20N/m。
(3)如(1)或(2)所記載之附加有支撐體金屬箔之複合金屬層，其中，隔著剝離層而鄰接的2個金屬層間的剝離強度，在300℃進行5小時加熱之前/後的變化率為25%以下。
(4)一種配線板之製造方法，其特徵為： 於(1)至(3)中任一項所記載之附加有支撐體金屬箔之複合金屬層的最上層之金屬層上進行圖案鍍敷(a)，於包含此圖案鍍敷之金屬層上塗布聚醯亞胺前驅體(b)，進行預備乾燥與熟成而形成聚醯亞胺後(c)，將此附加有金屬層之聚醯亞胺由前述最上層的下層之金屬層予 以剝離(d)，去除殘留於此附加有金屬層之聚醯亞胺的金屬層，使前述圖案鍍敷從聚醯亞胺露出，形成導體圖案(e)，對於剝離前述附加有金屬層之聚醯亞胺後所殘留的附加有支撐體金屬箔之複合金屬層的最上層表面，依序重複上述(a)至(e)，來形成複數片之配線板。
(5)一種配線板的製造方法，其具有以下步驟： 將附加有支撐體金屬箔之複合金屬層之支撐體金屬箔側與基材予以積層來形成支撐基板之步驟；和金屬層B與金屬層A之間的剝離層一同地，將金屬層B由前述金屬層A的表面予以剝離之工程；於殘留在前述支撐基板之金屬層A上進行圖案鍍敷之步驟；以及於包含前述圖案鍍敷之金屬層A上形成絕緣層與配線層，來形成附加有支撐基板之配線板之步驟， 該附加有支撐體金屬箔之複合金屬層是如(1)至(3)中任一項所記載之附加有支撐體金屬箔之複合金屬層，亦即具有：支撐體金屬箔亦即金屬層C、隔著剝離層而與金屬層C鄰接之金屬層A、及隔著剝離層而與金屬層A鄰接之金屬層B。
(6)如(5)所記載之配線板之製造方法，其中，於形成附加有支撐基板之配線板的步驟之後，進而具有於最上層之配線層形成預備銲料之步驟。
(7)一種附加有支撐基板之配線板，係藉由(5)或(6)所記載之配線板之製造方法所製造。
(8)一種半導體封裝之製造方法，其具有以下步驟 ： 於藉由(5)或(6)所記載之配線板之製造方法所製造的附加有支撐基板之配線板搭載半導體元件且予以密封，來形成附加有支撐基板之半導體封裝的步驟； 從前述附加有支撐基板之半導體封裝，以使支撐基板之金屬層殘留於半導體封裝側的方式，和金屬層A與金屬層C之間的剝離層一同地剝離支撐基板之步驟；以及 去除殘留於前述半導體封裝側之金屬層A，使圖案鍍層露出於絕緣層的表面，來形成導體圖案之步驟。
能夠提供一種附加有支撐體金屬箔之複合金屬層、使用其之配線板及其之製造方法、使用該配線板之半導體封裝之製造方法，藉由使用本發明之附加有支撐體金屬箔之複合金屬層，利用一片之附加有支撐體金屬箔之複合金屬層可以製造複數的配線板，及可以謀求導體圖案形成步驟或構裝步驟之良率的提升，可以減少配線板或半導體封裝之製造時所產生的廢棄物，對於地球環境較佳。
本發明之附加有支撐體金屬箔之複合金屬層所使用之剝離層，由於被要求在配線板製造步驟的熱歷程中，剝離強度不變化，當然無法使用苯并***等有機物，也無法使用已使用一般的鉻等的無機物，以使用將鉬或鎢等金屬與 此等之氧化物使其組成傾斜地改變而分布之特殊的剝離層為佳。1個剝離層中之氧化物多的層會顯現剝離功能，金屬多的層會防止銅的擴散，使剝離強度穩定。另外，藉由使組成傾斜地改變，可緩和熱膨脹係數的不相容等，有助於剝離強度的穩定。剝離層的厚度，以50nm至40nm為佳。
作為支撐體金屬箔，以厚度12μm至105μm的銅箔為佳，厚度35μm至70μm的銅箔特佳。作為銅箔，可以是電解銅箔、壓延銅箔之任一者。作為最下層金屬層之支撐體金屬箔以外的金屬層(以下，有時單單稱為金屬層)，以厚度1μm至5μm的銅層為佳，以厚度3μm至5μm之銅層為特佳。銅層如太厚，蝕刻需要長時間，另外，容易變得不均勻，銲域部分地被蝕刻，有失去整體的平坦性之虞。
對於本發明之附加有支撐體金屬箔之複合金屬層，雖不需要特別進行耐熱性處理等，以只對最上層之金屬層進行防止保管時表面劣化用之穩定化處理為佳。作為此種處理，有藉由有機物之防鏽處理或鉻酸鹽處理。
位於最下層金屬層和最上層金屬層之間的各金屬層A，和隔著其上面的剝離層鄰接之金屬層B之間的剝離強度，比金屬層A和隔著其下面的剝離層鄰接之金屬層C之間的剝離強度還小，其之差，於初期的剝離強度上，以5N/m至20N/m為佳。差如太小，無法穩定地依序剝離，如太大時，剝離變得困難。另外，隔著剝離層鄰接之2個金屬層間 的剝離強度，在300℃進行5小時加熱前後之變化率，以25%以下為佳。
說明關於使用本發明之附加有支撐體金屬箔之複合金屬層之配線板之製造方法的一例。首先，於支撐體金屬箔上進行特定次數之金屬氧化物層及金屬層之形成後，只對最上層進行鉻酸鹽處理。於如此所形成的附加有支撐體金屬箔之複合金屬層的最上層表面進行圖案鍍敷後(a)，以硫酸洗淨，去除表面的水分，以厚度50μm塗布聚醯亞胺前驅體(b)，預備乾燥後，以300℃熟成2小時而形成聚醯亞胺(c)。接著，從下層之金屬層將此附加有金屬層之聚醯亞胺予以剝離(d)，蝕刻殘留於此附加有金屬層之聚醯亞胺的金屬層，使之前進行之圖案鍍敷從聚醯亞胺露出而形成導體圖案(e)。接著，對於剝離附加有金屬層之聚醯亞胺後所殘留的附加有支撐體金屬箔之複合金屬層的最上層表面，依序重複上述(a)至(e)，形成複數片之配線板。
使用第1圖~第8圖，於以下說明關於本發明之配線板及半導體封裝之製造方法的其他例子。
首先，如第1圖所示般，準備依序從下側積層支撐體金屬箔(或者有時稱為金屬層C)12與剝離層14與金屬層A11與剝離層13與金屬層B10之附加有支撐體金屬箔之複合金屬層9。
金屬層B為保護金屬層A11之表面(與金屬層B10的界面)者，設為於與金屬層A11的界面為可以物理方式地剝 離。另外，於金屬層B10與金屬層A11的界面，設置用於使在界面之剝離強度穩定化之剝離層13。作為剝離層，以即使複數次進行積層絕緣層與導體層時的加熱、加壓，剝離強度也穩定者為佳。作為此種剝離層13，可舉如專利文獻3及4所揭示之含有Ni及W之金屬氧化物或Ni及Mo之金屬氧化物者、或由Cu-Ni-Mo合金所構成者等。另外，此剝離層13，在將金屬層B10於與金屬層A11的界面物理方式地剝離時，在附著於金屬層B10側之狀態予以剝離，不殘留於金屬層A11的表面為佳。
金屬層A11係為了對剝離金屬層10後的表面進行圖案鍍敷18而供給電流的供電層，設為與金屬層B10的界面及與支撐體金屬箔(或金屬層C)12的界面為可以物理方式地剝離。如之後敘述般，因為於形成導體圖案2時(第8圖(16))被蝕刻去除，為了極力降低蝕刻量的偏差而形成高精度的微細電路，以1μm~5μm之極薄金屬箔為佳，以3μm~5μm為特佳。另外，於與金屬層B10的界面及與支撐體金屬箔(或金屬層C)12的界面，為了使在界面的剝離強度穩定化，設置有如上述之剝離層13、14。
支撐體金屬箔(或金屬層C)12，當將附加有支撐體金屬箔之複合金屬層9和基材16積層來製作支撐基板17時，被配置於和基材16積層之側者，被設為在與金屬層A11的界面可以物理方式地剝離。在與基材16積層時，如具有和基材16之黏著性，則不特別管材質或厚度，但從泛用性或處理性的觀點，作為材質以銅箔或鋁箔為佳，厚度以12 μm~105μm為佳，以35μm~70μm為特佳。另外，作為於與金屬層A11的界面，為了使在界面之剝離強度穩定化，設置有如上述之剝離層14。
作為附加有支撐體金屬箔之複合金屬層9，使用具有3層以上的金屬層(例如，如上述般，金屬層B10與金屬層A11與支撐體金屬箔(或金屬層C)12)，至少2處的界面(例如，如上述般，金屬層B10與金屬層A11之界面及金屬層A11與支撐體金屬箔(或金屬層C)12的界面)為可以物理方式地剝離者。於附加有支撐體金屬箔之複合金屬層9之支撐體金屬箔(或金屬層C)12側積層基材16來形成支撐基板17之步驟時，有時會於金屬層B10的表面附著樹脂粉等之異物，即使附著此種異物，藉由將金屬層B10從與金屬層A11的界面物理方式地剝離，得以形成不受到樹脂粉等之異物的影響之金屬層A11的表面，可以確保高品質的金屬箔表面。因此，在將金屬層A11當成供電層使用來進行圖案鍍敷18的情形，可以抑制缺陷的發生，能夠謀求良率的提升。
於以下之第2圖~第8圖中，和第1圖相同，雖於金屬層B10與金屬層A11之間設置剝離層13、於金屬層A11與金屬層C12之間設置剝離層14，但省略圖示。接著，如第2(1)圖所示般，將附加有支撐體金屬箔之複合金屬層9之支撐體金屬箔(或金屬層C)12側與基材16予以積層形成支撐基板17。基材16為和附加有支撐體金屬箔之複合金屬層9積層成為一體來形成支撐基板17者，作為基材16，一般 可以使用作為配線板的絕緣層3所使用者。另外，在附加有支撐體金屬箔之複合金屬層9與基材16之外，也可以積層金屬箔15成為一體。作為此種基材16，可舉：玻璃環氧樹脂、玻璃聚醯亞胺等。支撐基板17主要功能為：使用附加有支撐體金屬箔之複合金屬層9，在製造配線板時，藉由確保剛性，使得作業性提升，及防止處理時之損傷，使得良率提升。因此，作為基材16，以具有玻璃纖維等之補強材者為佳，例如可以將玻璃環氧樹脂、玻璃聚醯亞胺等之預浸體和附加有支撐體金屬箔之複合金屬層9重疊，使用熱壓等進行加熱、加壓而積層為一體來形成。
接著，如第2(2)圖所示般，於附加有支撐體金屬箔之複合金屬層9之金屬層B10與金屬層A11之界面，將金屬層B10物理方式地剝離。於金屬層B10的表面，有時會在積層時，附著來自成為基材16的材料的預浸體等之樹脂粉等之異物的情形。因此，使用此金屬層B10來形成導體圖案2的情形，基於附著於表面之樹脂粉等之異物，在導體圖案2會產生斷線或短路等之缺陷，有導致良率降低的可能。 但是，如此般，藉由將金屬層B10剝離去除，由於可以使用沒有附著樹脂粉等之異物的金屬層A11來形成導體圖案，能夠抑制電路缺陷的發生，可以改善良率。另外，可以物理方式地剝離金屬層B10，藉由調整金屬層B10和金屬層A11之界面的剝離強度，可以容易地進行剝離作業。
此處，附加有支撐體金屬箔之複合金屬層9其金屬層A11和支撐體金屬箔(或金屬層C)12之界面的剝離強度， 以比金屬層B10和金屬層A11之界面的剝離強度還大為佳。 藉此，在金屬層B10和金屬層A11之界面進行物理方式地剝離時，可以抑制金屬層A11和支撐體金屬箔(或金屬層C)12之界面同時剝離。作為剝離強度，在加熱前的初期，於金屬層B10和金屬層A11之界面，設為2N/m~50N/m、於金屬層A11和支撐體金屬箔(或金屬層C)12之界面，設為10N/m~70N/m，金屬層B10和金屬層A11之界面的剝離強度，若做成比金屬層A11和支撐體金屬箔(或金屬層C)12的界面之剝離強度小5N/m~20N/m時，在製造步驟之處理上不會剝離，另一方面，在要剝離時，可以容易地剝離，且在剝離金屬層B10時，可以抑制金屬層A11被同時剝離，作業性好。
剝離強度之調整上，例如如專利文獻3及4所示般，可以藉由調整用於形成成為剝離層之金屬氧化物或合金鍍敷層的鍍敷液組成或條件來進行。
接著，如第2(3)圖所示般，於殘留在支撐基板17之金屬層A11上進行圖案鍍敷18。如上述般，於金屬層A11的表面(和金屬層B10之界面)，不會附著來自積層時使用的預浸體等之樹脂粉等之異物，因此可以抑制由此所引起之電路缺陷。圖案鍍敷18可以於金屬層A11上形成抗鍍敷層(未圖示出)後，利用電鍍來進行。作為抗鍍敷層，可以使用在配線板的製造製程所被使用的感光性抗蝕劑。 作為電鍍可以使用在配線板之製造製程所被使用之硫酸銅鍍敷等。
接著，如第3(4)圖所示般，於包含圖案鍍敷18之金屬層A11上積層絕緣層3來形成附加有支撐基板之配線板22。此時，也可以同時積層成為導體層20之金屬箔。作為絕緣層3，一般可以使用作為配線板之絕緣層3而被使用者。 作為此種之絕緣層3，可舉：環氧系樹脂、聚醯亞胺系樹脂等，例如，將環氧系或聚醯亞胺系之黏著薄片、玻璃環氧系或玻璃聚醯亞胺系等之預浸體利用熱壓等，進行加熱、加壓予以積層為一體來形成。作為形成導體層20之金屬箔，以在配線板之製造所使用的銅箔為佳。
接著，如第3(5)、(6)圖所示般，形成層間連接孔21，也可以形成層間連接5或配線層6。層間連接5例如使用所謂保形工法(conformal)形成層間連接孔21後，藉由鍍敷此層間連接孔21內來形成。在此鍍敷係作為基底鍍敷進行薄無電解銅鍍敷後，作為厚鍍敷，可利用無電解銅鍍敷或電銅鍍敷、填孔(filled via)鍍敷等。為了使蝕刻之導體層20的厚度變薄而容易形成微細電路，薄之基底鍍敷後，形成抗鍍敷層，以電銅鍍敷或填孔鍍敷來進行厚鍍敷為佳。配線層6，例如可以進行對層間連接孔21之鍍敷後，藉由蝕刻去除不需要部分之導體層20來形成。
接著，如第4(7)、(8)及第5(9)、(10)圖所示般，於配線層6或層間連接5之上，進而形成絕緣層3、導體層20、圖案鍍敷18，和第3(5)、(6)時相同，為了成為所期望之層數，也可以形成配線層6或層間連接5。如此藉由形成附加有支撐基板之配線板22，支撐基板17確 保剛性，作業性提升，防止處理時之損傷，可以提升良率。
接著，如第6(11)、(12)圖所示般，形成配線層6後，因應需要，於所期望之處形成阻銲劑4或保護鍍敷8。 作為保護鍍敷8，以作為配線板的連接端子的保護鍍敷8所使用的鎳鍍敷與金鍍敷為佳。
接著，如第7(13)圖所示般，也可以因應需要，在最上層之配線層的所期望位置形成預備銲料19。預備銲料19可以藉由印刷銲料膏(soldering paste)並予以迴銲之方法等來形成。如此，於附加有支撐基板之配線板22之狀態下，進行預備銲料的形成，即使在配線板單獨下，於迴銲時之加熱容易產生彎曲或變形的情形，也可以抑制彎曲或變形，構裝時之良率得以提升。另外，藉由將預備銲料19設置於配線板側，可以省略構裝半導體元件7之步驟中的銲錫賦予步驟，可以降低工時。
接著，如第7(14)圖所示般，進行半導體元件7之搭載(25為凸塊)及藉由密封樹脂23之密封，形成附加有支撐基板之半導體封裝24。如此，使用附加有支撐基板之配線板22，於設置有支撐基板17之狀態下進行半導體元件7之搭載或密封，即使在配線板薄而不具有剛性的情形、容易產生彎曲、變形的情形，支撐基板17可以確保剛性，抑制彎曲、變形，構裝良率獲得改善。
接著，如第8(15)圖所示般，於附加有支撐基板之半導體封裝24中，在附加有支撐體金屬箔之複合金屬層9 之金屬層A11和支撐體金屬箔(或金屬層C)12之界面中，將半導體封裝26和金屬層A11一同地從支撐基板17予以物理方式地剝離分開。即從附加有支撐基板之半導體封裝24將支撐基板17的金屬層A11和殘留在半導體封裝26側之金屬層A11和金屬層C12之間的剝離層14一同地剝離支撐基板17。
接著，如第8(16)圖所示般，藉由蝕刻等去除殘留在分離後之半導體封裝26的底面之金屬層A11，使前述之圖案鍍敷18露出於前述絕緣層3之表面，形成導體圖案2。 藉此，於形成導體圖案2時，導體圖案2的側面不會因蝕刻被侵蝕，不會產生過切(undercutting)，可以形成微細的導體圖案2。另外，本發明所形成的導體圖案2係成為被埋入絕緣層3之狀態，因此不單導體圖案2的底面，兩側的側面也與絕緣層3密接，即使是微細電路，也可以確保足夠的密接性。進而，作為金屬層A11，使用厚度1μm~5μm的極薄銅箔的情形，即使是微量的蝕刻量，也可以去除金屬層A11，被埋入絕緣層3且從絕緣層3露出的導體圖案2之表面平坦，可以確保連接可靠性，也適合作為連接端子使用。
實施例
以下，藉由實施例具體說明本發明，但本發明並不限定於此等之實施例。
1附加有支撐體金屬箔之複合金屬層之製造
作為支撐體金屬箔，使用厚度18μm之電解銅箔，作為前處理以硫酸30g/L進行酸洗，接著，在於光澤面的表面形成剝離層之具有(Ni 30g/L、Mo3.0 g/L、檸檬酸30g/L)之組成的溶液形成金屬氧化物層。另外，金屬氧化物量的調整係以電流進行。
接著，在(硫酸銅200g/L、硫酸100g/L)之溶液中，對金屬層進行電解鍍敷，施以鍍敷至5μm。
特定次數進行金屬氧化物層及金屬層之形成後，只於最上層進行鉻酸鹽處理。測量所獲得之附加有支撐體金屬箔之複合金屬層之各金屬層之剝離強度。另外，以300℃進行5小時加熱此附加有支撐體金屬箔之複合金屬層，各層地測定剝離強度，求得其之變化率。另外，剝離強度之調整，以金屬氧化物層的厚度來進行。將剝離強度的測量結果表示於表1。
表1所示之附加有支撐體金屬箔之複合金屬層A及B，具體上係如以下之(實施例1)及(實施例2)般地製造。
(實施例1) 附加有支撐體金屬箔之複合金屬層A之製造
(1)作為支撐體金屬箔，使用厚度18μm之電解銅箔，浸在硫酸30g/L中60秒，酸洗後，用流水進行30秒鐘水洗。
(2)將洗淨後的電解銅箔當成陰極，將施以氧化銥 塗布之Ti極板當成陽極，在硫酸鎳六水合物(Nickel sulfate hexahydrate)30g/L、鉬酸鈉二水合物3.0g/L、檸檬酸三鈉二水合物30g/L、pH6.0、液溫30℃之溶液，對電解銅箔的光澤面以電流密度20A/dm2進行5秒鐘電解處理，形成含有由鎳與鉬所形成的金屬氧化物之剝離層1。
(3)對形成剝離層1後的表面，在硫酸銅五水合物200g/L、硫酸100g/L、液溫40℃之溶液，將施以氧化銥塗布之Ti極板當成陽極，以電流密度4A/dm2進行340秒鐘之電解鍍敷，形成厚度5μm之金屬層1。
(4)於形成金屬層1後的表面，使用和(2)同樣的溶液，以電流密度10A/dm2進行10秒鐘之電解處理，形成含有由鎳與鉬所形成的金屬氧化物之剝離層2。
(5)於形成剝離層2後的表面，使用和(3)同樣的溶液，以電流密度4A/dm2進行340秒鐘之電解鍍敷，形成厚度5μm之金屬層2。
(6)於形成金屬層2後的表面，使用和(2)同樣的溶液，以電流密度5A/dm2進行20秒鐘之電解處理，形成含有由鎳與鉬所形成的金屬氧化物之剝離層3。
(7)於形成剝離層3後的表面，使用和(3)同樣的溶液，以電流密度4A/dm2進行340秒鐘之電解鍍敷，形成厚度5μm之金屬層3。
(8)於形成金屬層3後的表面，使用和(2)同樣的溶液，以電流密度2A/dm2進行50秒鐘之電解處理，形成含有由鎳與鉬所形成的金屬氧化物之剝離層4。
(9)於形成剝離層4後的表面，使用和(3)同樣的溶液，以電流密度4A/dm2進行340秒鐘之電解鍍敷，形成厚度5μm之金屬層4。
(10)對形成金屬層4後的表面，使用硫酸銅五水合物150g/L、硫酸100g/L、液溫調整為30℃之鍍敷液(界限電流密度15A/dm2)，1：以電流密度30A/dm2進行3秒鐘電解處理，2：以電流密度5A/dm2進行80秒鐘電解處理，形成瘤狀之由銅粒子所形成的粗化層。
(11)接著，於形成粗化層後的表面，使用重鉻酸鈉二水合物3.5g/L、pH4.0、調整為液溫28℃之水溶液，以電流密度0.5A/dm2進行2.5秒鐘電解處理，於粗化層上形成鉻酸鹽層。
(12)於形成鉻酸鹽層的表面，浸漬於3-環氧丙氧基丙基三甲氧基矽烷0.1質量%的水溶液後，即刻以80℃乾燥，於鉻酸鹽層上形成矽烷耦合劑處理層。
(實施例2) 附加有支撐體金屬箔之複合金屬層B之製造
(1)作為支撐體金屬箔，使用厚度18μm之電解銅箔，浸漬於硫酸30g/L共60秒鐘予以酸洗後，以流水進行30秒鐘水洗。
(2)將洗淨後的電解銅箔當成陰極，將施以氧化銥塗布之Ti極板當成陽極，以硫酸鎳六水合物30g/L、鉬酸鈉二水合物3.0g/L、檸檬酸三鈉二水合物30g/L、pH6.0、 液溫30℃之溶液，對電解銅箔的光澤面以電流密度25A/dm2進行4秒鐘電解處理，形成含有由鎳與鉬所形成的金屬氧化物之剝離層1。
(3)對形成剝離層1後的表面，在硫酸銅五水合物200g/L、硫酸100g/L、液溫40℃之溶液，將施以氧化銥塗布之Ti極板當成陽極，以電流密度4A/dm2進行340秒鐘之電解鍍敷，形成厚度5μm之金屬層1。
(4)於形成金屬層1後的表面，使用和(2)同樣的溶液，以電流密度20A/dm2進行5秒鐘之電解處理，形成含有由鎳與鉬所形成的金屬氧化物之剝離層2。
(5)於形成剝離層2後的表面，使用和(3)同樣的溶液，以電流密度4A/dm2進行340秒鐘之電解鍍敷，形成厚度5μm之金屬層2。
(6)於形成金屬層2後的表面，使用和(2)同樣的溶液，以電流密度10A/dm2進行10秒鐘之電解處理，形成含有由鎳與鉬所形成的金屬氧化物之剝離層3。
(7)於形成剝離層3後的表面，使用和(3)同樣的溶液，以電流密度4A/dm2進行340秒鐘之電解鍍敷，形成厚度5μm之金屬層3。
(8)於形成金屬層3後的表面，使用和(2)同樣的溶液，以電流密度2.5A/dm2進行40秒鐘之電解處理，形成含有由鎳與鉬所形成的金屬氧化物之剝離層4。
(9)於形成剝離層4後的表面，使用和(3)同樣的溶液，以電流密度4A/dm2進行340秒鐘之電解鍍敷，形成 厚度5μm之金屬層4。
(10)對金屬層4的表面，施以和實施例1之(10)至(12)同樣的處理，依序形成粗化層、鉻酸鹽層及矽烷耦合劑處理層。
2.剝離性的評估
以硫酸洗淨最上層表面，去除表面的水分，塗布聚醯亞胺前驅體(宇部興產公司製商品名：U-Varnish-A)厚度50μm，預備乾燥後，以300℃熟成2小時，形成聚醯亞胺。接著，從下層的金屬層將此附加有金屬層之聚醯亞胺剝離。進而，於此露出的金屬層同樣地形成聚醯亞胺，依序重複剝離。將以目視評估的剝離性之結果表示於表1。
3.配線板之製造 (實施例3)
首先，如第1圖所示般，準備將支撐體金屬箔(或有時稱為金屬層C)12與剝離層14與金屬層A11與剝離層13與金屬層B10以此順序由下側積層之附加有支撐體金屬箔之複合金屬層9。於此實施例中，雖以和表1之附加有支撐體金屬箔之複合金屬層9同樣的條件來製作附加有支撐體金屬箔之複合金屬層9，但金屬層的數目，為支撐體金屬箔(金屬層C)12與金屬層A11與金屬層B10之3層。各金屬層之剝離強度，參考表1之附加有支撐體金屬箔之複合金屬層9的製造條件進行調整。作為金屬層之剝離強度，於加熱前之初期，在金屬層B10和金屬層A11之界面設為2N/m~50N/m，在金屬層A11和支撐體金屬箔(或金屬層C)12之界面設為10N/m~70N/m，使得金屬層B10和金屬層A11之界面的剝離強度，比金屬層A11和支撐體金屬箔(或金屬層C)12的界面之剝離強度還小5N/m~20N/m。
於以下之第2圖~第8圖中，和第1圖相同，雖於金屬層B10和金屬層A11之間設置剝離層13、於金屬層A11和金屬層C12之間設置剝離層14，但省略圖示。接著，如第2(1)圖所示般，使用熱壓將附加有支撐體金屬箔之複合金屬層9之支撐體金屬箔(或金屬層C)12側、及成為基材16之玻璃環氧樹脂製之預浸體、及成為金屬箔15之銅箔予以積層，形成支撐基板17。
接著，如第2(2)圖所示般，於附加有支撐體金屬箔之複合金屬層9之金屬層B10及金屬層A11之界面，物理方 式地將金屬層B10剝離。於金屬層B10的表面雖附著積層時來自成為基材16的材料之預浸體等之樹脂粉等之異物，但藉由將金屬層B10予以剝離去除，可以準備沒有附著樹脂粉等之異物的金屬層A11。
接著，如第2(3)圖所示般，於殘留在支撐基板17之金屬層A11上形成感光性之抗鍍敷層，使用硫酸銅電鍍進行圖案鍍敷18。
接著，如第3(4)圖所示般，於包含圖案鍍敷18之金屬層A11上，以熱壓積層環氧系之黏著薄片與銅箔，形成絕緣層3及導體層20，製作附加有支撐基板之配線板22。
接著，如第3(5)、(6)圖所示般，使用保形工法形成層間連接孔21後，於此層間連接孔21內進行薄無電解銅鍍敷後，形成抗鍍敷層，進行圖案電鍍，於抗鍍敷層剝離後，藉由蝕刻，去除多餘處所之導體層20，形成層間連接5及配線層6。
接著，如第4(7)、(8)圖及第5(9)、(10)圖所示般，於配線層6或層間連接5之上，進而形成絕緣層3、導體層20、圖案鍍敷18，和第3(5)、(6)圖時相同，以成為所期望之層數的方式，形成配線層6或層間連接5。
接著，如第6(11)、(12)圖所示般，形成配線層6後，形成阻銲劑4和保護鍍敷8。作為保護鍍敷8，使用作為配線板的連接端子之保護鍍敷8所被使用的鎳鍍敷和金鍍敷。
接著，如第7(13)圖所示般，於再上層之配線層6的特定位置，形成預備銲料19。預備銲料19係藉由印刷銲料膏且迴銲之方法來形成。
4.半導體封裝之製造 (實施例4)
接著，如第7(14)圖所示般，進行半導體元件7之搭載及藉由密封樹脂23之密封，形成附加有支撐基板之半導體封裝24。
接著，如第8(15)圖所示般，於附加有支撐基板之半導體封裝24中，在附加有支撐體金屬箔之複合金屬層9之金屬層A11與支撐體金屬箔(或金屬層C)12之界面，將半導體封裝26和金屬層A11一同地從支撐基板17予以物理方式地剝離分開。即從附加有支撐基板之半導體封裝24將支撐基板17之金屬層A11與殘留在半導體封裝26側之金屬層A11與金屬層C12之間的剝離層14一同地剝離支撐基板17。
接著，如第8(16)圖所示般，藉由蝕刻等將殘留在分開的半導體封裝26的底面的金屬層A11予以去除，使前述圖案鍍敷18露出於前述絕緣層3之表面，形成導體圖案2。
2‧‧‧導體圖案
3‧‧‧絕緣層
4‧‧‧阻銲劑
5‧‧‧層間連接
6‧‧‧配線層
7‧‧‧半導體元件
8‧‧‧保護鍍敷
9‧‧‧附加有支撐體金屬箔之複合金屬層
10‧‧‧金屬層B
11‧‧‧金屬層A
12‧‧‧支撐體金屬箔或金屬層C
13‧‧‧剝離層
14‧‧‧剝離層
15‧‧‧金屬箔
16‧‧‧基材
17‧‧‧支撐基板
18‧‧‧圖案鍍敷
19‧‧‧預備銲料
20‧‧‧導體層
21‧‧‧層間連接孔
22‧‧‧附加有支撐基板之配線板
23‧‧‧密封樹脂
24‧‧‧附加有支撐基板之半導體封裝
25‧‧‧凸塊
26‧‧‧半導體封裝
第1圖係本發明之附加有支撐體金屬箔之複合金屬層 之剖面圖。
第2圖係表示本發明之配線板之製造方法的一部分之流程圖。
第3圖係表示本發明之配線板之製造方法的一部分之流程圖。
第4圖係表示本發明之配線板之製造方法的一部分之流程圖。
第5圖係表示本發明之配線板之製造方法的一部分之流程圖。
第6圖係表示本發明之配線板之製造方法的一部分之流程圖。
第7圖係表示本發明之配線板及半導體封裝之製造方法的一部分之流程圖。
第8圖係表示本發明之半導體封裝之製造方法的一部分之流程圖。
9‧‧‧附加有支撐體金屬箔之複合金屬層
10‧‧‧金屬層B
11‧‧‧金屬層A
12‧‧‧支撐體金屬箔或金屬層C
13‧‧‧剝離層
14‧‧‧剝離層

Claims (11)

  1. 一種附加有支撐體金屬箔之複合金屬層，為將由支撐體金屬箔亦即最下層金屬層與2層以上的金屬層而形成的複數金屬層隔著剝離層積層於鄰接的金屬層間而形成之附加有支撐體金屬箔之複合金屬層，其特徵為：各剝離層含有金屬氧化物或合金；並且，位於最下層金屬層和最上層金屬層之間的各金屬層A與隔著其上面的剝離層而鄰接之金屬層B之間的剝離強度，係比金屬層A與隔著其下面的剝離層而鄰接之金屬層C之間的剝離強度還小。
  2. 如申請專利範圍第1項所記載之附加有支撐體金屬箔之複合金屬層，其中，位於最下層金屬層和最上層金屬層之間的各金屬層A與隔著其上面的剝離層而鄰接之金屬層B之間的剝離強度，係比金屬層A與隔著其下面的剝離層而鄰接之金屬層C之間的剝離強度小5N/m至20N/m。
  3. 如申請專利範圍第1或2項所記載之附加有支撐體金屬箔之複合金屬層，其中，隔著剝離層而鄰接之2個金屬層間的剝離強度，在300℃進行5小時加熱之前/後的變化率為25%以下。
  4. 一種配線板之製造方法，其特徵為：於如申請專利範圍第1或2項所記載之附加有支撐體金屬箔之複合金屬層的最上層之金屬層上進行圖案鍍敷(a)，於包含此圖案鍍敷之金屬層上塗布聚醯亞胺前驅體(b)，進行預備乾燥及固化而形成聚醯亞胺後(c)，將此 附加有金屬層之聚醯亞胺從前述最上層的下層之金屬層予以剝離(d)，去除殘留於此附加有金屬層之聚醯亞胺的金屬層，使前述圖案鍍敷從聚醯亞胺露出，形成導體圖案(e)，對於剝離前述附加有金屬層之聚醯亞胺後所殘留的附加有支撐體金屬箔之複合金屬層的最上層表面，依序重複上述(a)至(e)，來形成複數片之配線板。
  5. 一種配線板之製造方法，其具有以下步驟：將附加有支撐體金屬箔之複合金屬層之支撐體金屬箔側與基材予以積層來形成支撐基板之步驟；和金屬層B與金屬層A之間的剝離層一同地，將金屬層B由前述金屬層A的表面予以剝離之步驟；於殘留在前述支撐基板之金屬層A上進行圖案鍍敷之步驟；以及於包含前述圖案鍍敷之金屬層A上形成絕緣層與配線層，來形成附加有支撐基板之配線板之步驟，該附加有支撐體金屬箔之複合金屬層是如申請專利範圍第1或2項所記載之附加有支撐體金屬箔之複合金屬層，亦即具有：支撐體金屬箔亦即金屬層C、隔著剝離層而與金屬層C鄰接之金屬層A、及隔著剝離層而與金屬層A鄰接之金屬層B。
  6. 如申請專利範圍第5項所記載之配線板之製造方法，其中，於形成附加有支撐基板之配線板的步驟之後，進而具有於最上層之配線層形成預備銲料之步驟。
  7. 一種附加有支撐基板之配線板，其特徵為： 藉由如申請專利範圍第5項所記載之配線板之製造方法所製造。
  8. 一種半導體封裝之製造方法，其特徵為具有以下步驟：於藉由如申請專利範圍第5項所記載之配線板之製造方法所製造的附加有支撐基板之配線板搭載半導體元件且予以密封，來形成附加有支撐基板之半導體封裝的步驟；從前述附加有支撐基板之半導體封裝，以使支撐基板之金屬層A殘留於半導體封裝側的方式，和金屬層A與金屬層C之間的剝離層一同地剝離支撐基板之步驟；以及去除殘留於前述半導體封裝側之金屬層A，使圖案鍍敷露出於絕緣層的表面，來形成導體圖案之步驟。
  9. 一種支撐基板，其特徵為：將如申請專利範圍第1或2項所記載之附加有支撐體金屬箔之複合金屬層之支撐體金屬箔側與作為絕緣層的基材予以積層來形成。
  10. 如申請專利範圍第9項所記載之支撐基板，其中，作為絕緣層的基材為玻璃環氧樹脂或玻璃聚醯亞胺。
  11. 如申請專利範圍第9項所記載之支撐基板，其中，附加有支撐體金屬箔之複合金屬層的隔著剝離層而鄰接之2個金屬層間的剝離強度，在300℃進行5小時加熱之前/後的變化率為25%以下。
TW100110996A 2010-03-30 2011-03-30 A composite metal layer to which a support metal foil is attached, a wiring board using the same, and a method for manufacturing the same, and a method of manufacturing the semiconductor package using the wiring board TWI516178B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010077334 2010-03-30
JP2010198620A JP5473838B2 (ja) 2010-03-30 2010-09-06 支持体金属箔付き複合金属層、これを用いた配線板とその製造方法、この配線板を用いた半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
TW201212743A TW201212743A (en) 2012-03-16
TWI516178B true TWI516178B (zh) 2016-01-01

Family

ID=44712228

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100110996A TWI516178B (zh) 2010-03-30 2011-03-30 A composite metal layer to which a support metal foil is attached, a wiring board using the same, and a method for manufacturing the same, and a method of manufacturing the semiconductor package using the wiring board

Country Status (4)

Country Link
JP (1) JP5473838B2 (zh)
KR (1) KR101423852B1 (zh)
TW (1) TWI516178B (zh)
WO (1) WO2011122532A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5672524B2 (ja) * 2010-07-02 2015-02-18 日立化成株式会社 半導体素子搭載用パッケージ基板の製造方法
JP5903920B2 (ja) * 2012-02-16 2016-04-13 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法
TWI527173B (zh) 2013-10-01 2016-03-21 旭德科技股份有限公司 封裝載板
KR20160089364A (ko) * 2013-11-22 2016-07-27 미쓰이금속광업주식회사 매설 회로를 구비하는 프린트 배선판의 제조 방법 및 그 제조 방법으로 얻어지는 프린트 배선판
JP6592983B2 (ja) * 2015-06-23 2019-10-23 日立化成株式会社 基板製造用キャリア部材及び基板の製造方法
JP6880661B2 (ja) * 2016-11-04 2021-06-02 昭和電工マテリアルズ株式会社 半導体用仮固定材及びそれを用いた半導体装置の製造方法。
KR20230104908A (ko) * 2020-11-11 2023-07-11 미쓰이금속광업주식회사 배선 기판의 제조 방법
TWI759095B (zh) 2021-02-04 2022-03-21 欣興電子股份有限公司 封裝結構及其製作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02113591A (ja) * 1988-10-22 1990-04-25 Matsushita Electric Works Ltd 印刷配線板の製造方法
JPH0955575A (ja) * 1995-08-10 1997-02-25 Mitsui Toatsu Chem Inc 積層体
DE19910482A1 (de) * 1999-03-10 2000-05-04 Stp Elektronische Systeme Gmbh Verfahren zur Herstellung von Leiterplatten-Schaltungsebenen
JP2005260058A (ja) * 2004-03-12 2005-09-22 Furukawa Circuit Foil Kk キャリア付き極薄銅箔、キャリア付き極薄銅箔の製造方法および配線板
TW200804626A (en) * 2006-05-19 2008-01-16 Mitsui Mining & Smelting Co Copper foil provided with carrier sheet, method for fabricating copper foil provided with carrier sheet, surface-treated copper foil provided with carrier sheet, and copper-clad laminate using the surface-treated copper foil provided with carrier she

Also Published As

Publication number Publication date
JP5473838B2 (ja) 2014-04-16
KR20120115351A (ko) 2012-10-17
JP2011228613A (ja) 2011-11-10
TW201212743A (en) 2012-03-16
KR101423852B1 (ko) 2014-07-25
WO2011122532A1 (ja) 2011-10-06

Similar Documents

Publication Publication Date Title
TWI516178B (zh) A composite metal layer to which a support metal foil is attached, a wiring board using the same, and a method for manufacturing the same, and a method of manufacturing the semiconductor package using the wiring board
JP5896200B2 (ja) 半導体素子搭載用パッケージ基板の製造方法
JP6377660B2 (ja) 多層プリント配線板の製造方法
JP5505828B2 (ja) 複合金属箔及びその製造方法
JP2012216824A (ja) 半導体素子搭載用パッケージ基板の製造方法
TWI600097B (zh) Manufacturing method of package substrate for mounting semiconductor device, package substrate for mounting semiconductor device, and semiconductor package
WO2011158731A1 (ja) 半導体素子搭載用基板及びその製造方法
CN102714915A (zh) 电子电路及其形成方法以及电子电路形成用覆铜层压板
JP2010062517A (ja) ニッケル−金メッキ方法及び印刷回路基板
JP5635613B2 (ja) プリント回路基板及びその製造方法
JP2008004862A (ja) プリント配線板及びその製造方法
JP2007214519A (ja) 金属被覆ポリイミド基板およびこれを用いた錫めっき法
TWI593830B (zh) With a carrier of ultra-thin copper foil, copper-clad laminate and coreless substrate
JP2011198977A (ja) 半導体装置の製造方法
JP5716948B2 (ja) 半導体素子搭載用パッケージ基板の製造方法
JP2018010931A (ja) 配線基板及びその製造方法
JP5482017B2 (ja) 回路基板およびその製造方法
JP2012015396A (ja) 半導体素子搭載用パッケージ基板の製造方法
JP5846655B2 (ja) 半導体装置の製造方法
JP2007273648A (ja) プリント配線板及びその製造方法
JP2013122961A (ja) 配線基板、配線基板の製造方法
JP2014072326A (ja) 半導体素子搭載用パッケージ基板及びその製造方法
JP6231773B2 (ja) 厚膜回路基板の製造方法
JP2004311463A (ja) 半導体装置用テープキャリアおよびその製造方法
JP2011159695A (ja) 半導体素子搭載用パッケージ基板及びその製造方法