TWI593830B - With a carrier of ultra-thin copper foil, copper-clad laminate and coreless substrate - Google Patents

With a carrier of ultra-thin copper foil, copper-clad laminate and coreless substrate Download PDF

Info

Publication number
TWI593830B
TWI593830B TW103106418A TW103106418A TWI593830B TW I593830 B TWI593830 B TW I593830B TW 103106418 A TW103106418 A TW 103106418A TW 103106418 A TW103106418 A TW 103106418A TW I593830 B TWI593830 B TW I593830B
Authority
TW
Taiwan
Prior art keywords
carrier
ultra
copper foil
thin copper
foil
Prior art date
Application number
TW103106418A
Other languages
English (en)
Other versions
TW201437436A (zh
Inventor
Ryota Fujita
Takeo Uno
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Publication of TW201437436A publication Critical patent/TW201437436A/zh
Application granted granted Critical
Publication of TWI593830B publication Critical patent/TWI593830B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/04—Wires; Strips; Foils
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/20—Separation of the formed objects from the electrodes with no destruction of said electrodes
    • C25D1/22—Separating compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Laminated Bodies (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing & Machinery (AREA)

Description

帶載體極薄銅箔、貼銅積層板及無芯基板
本發明係有關於一種適於製造無芯基板之帶載體極薄銅箔，以及由該帶載體極薄銅箔之極薄銅箔構成之貼銅積層板。
隨著電子設備小型化、薄型化之發展，電路基板廠商正在研究使用一種稱為無芯基板之可薄型化之基板來製造多層積層板，並趨於將半導體封裝等中使用之部分增層基板更換成無芯基板。然而，無芯基板不具備支撐配線層之芯板，因此缺乏剛性，形成配線層期間可能會發生折斷、翹曲、破裂等不良。因此，人們正在研究新制法，將帶載體極薄銅箔之載體箔作為支撐體，於極薄銅箔一側積層增層電路基板，最後剝離帶載體極薄銅箔之載體箔，僅取出無芯基板。
增層基板中，形成有於支撐體即芯板層上下堆積微細配線層(增層)之高密度配線。然而，上述芯板層使用玻璃環氧樹脂等，採用傳統印刷基板技術，會成為電氣特性劣化之原因。尤其貫通芯板層之鍍通孔所具有之巨大電感成份，會成為增大半導體晶片電源干擾之主要原因。因此，人們迫切趨於採用無該芯板層之無芯基板。
現說明將帶載體極薄銅箔作為支撐體之無芯基板之具體製造製程。無芯基板經過圖1(a)至(g)順序之製程而製成。將預浸坯料4黏合於帶載體極薄銅箔3之極薄銅箔2上。將用於形成微細配線之帶載體極薄銅箔7黏合於預浸坯料4上。將用於形成微細配線之帶載體極薄銅箔之載體箔5剝離，並將極薄銅箔6蝕刻為指定配線圖案，形成微細配線8。再次將預浸坯料4黏合於微細配線8上，完成無芯基板之第一層。重複(b)~(d)製程，於作為支撐體之帶載體極薄銅箔上形成無芯基板9。其後剝離作為支撐體之載體箔1，最後利用蝕刻等方式除去最外層之極薄銅箔2，僅取出(g)所示之無芯基板，由此製成。
上述無芯基板之製造過程中，形成於內層之微細配線在形成之際，亦使用帶載體極薄銅箔。於圖1製程(b)之後剝離載體箔5時，若帶載體極薄銅箔3之載體剝離強度不高，則作為支撐體使用之載體箔1可能會在無芯基板製造製程中之意外階段剝離。此外，若載體剝離強度過高，則積層製程結束後剝離無芯基板時，需要較強力量，可能會在無芯基板上產生折斷或翹曲等，造成損傷。因此，雖然電鍍或蝕刻等製造製程中需要適度緊貼性，但最終需要剝離時對無芯基板不造成機械性損傷，所以從極薄銅箔2上剝離帶載體極薄銅箔3之載體箔1之剝離強度優選為0.05kN/m~0.15kN/m。
關於帶載體極薄銅箔之剝離層，雖然例如有專利文獻1及2所記載之發明，但它們全部並非特意製作無芯基板 之發明，本發明人等認為，若直接將這些方案用於製造無芯基板，可能會發生意想不到之問題。
例如，專利文獻1(WO2010/27052號公報)中，考慮到製造多層積層板時所承受之溫度，為在放置於300℃~400℃高溫環境下亦能輕鬆剝離載體箔與極薄銅箔，主要著眼於將剝離界面設為2層，並規定由2層組成之剝離層之金屬比，從而便於剝離。
此外，專利文獻2(日本專利特開2007-186781號公報)中，規定了剝離強度低且抑制發生膨脹所需之構成剝離層之2種金屬A與B之含量。
然而，這些方案與本專利發明相反，它們的開發目的在於，即使於製作積層板時所承受之高溫(300℃~400℃)加熱下進行壓製後，亦能將載體剝離強度維持較低，若使用這種載體剝離強度較低之帶載體銅箔製作積層板，尤其製作無芯基板，會因積層製程中所施加之力，於積層製程中之意外階段，出現作為支撐體之載體箔與極薄銅箔之間發生剝離問題之危險性。
【習知技術文獻】 【專利文獻】
【專利文獻1】WO2010/27052號公報
【專利文獻2】日本專利特開2007-186781號公報
如上所述，為防止於積層板之積層製程中之意外階段發生載體箔與銅箔剝離，需要一種載體剝離強度較高之帶載體極薄銅箔。
尤其需要一種以製作無芯基板時所施加之較低溫度(主要為壓製玻璃環氧樹脂基板或BT樹脂基板所需之150℃~220℃)進行加熱後，具有適度較高載體剝離強度之帶載體極薄銅箔。
本發明之目的在於提供一種滿足該要求之帶載體極薄銅箔，以及使用該帶載體極薄銅箔之積層板。
本發明之帶載體極薄銅箔，其具有載體箔；極薄銅箔；以及形成於上述載體箔與上述極薄銅箔之間，由保持剝離性之金屬A、以及便於上述極薄銅箔電鍍之金屬B構成之剝離層，其特徵在於：上述剝離層包括形成於上述載體箔一側之第一剝離層、以及形成於上述極薄銅箔一側之第二剝離層，上述第一剝離層為適度提高載體剝離強度而減少作為剝離界面之金屬A或其化合物之比例，因此將金屬A之元素比x1(at%)與金屬B之元素比y1(at%)設為70(%)<{y1/(x1+y1)}×10079(%)，且上述第二剝離層因同樣理由，將金屬A之元素比x2(at%)與金屬B之元素比y2(at%)設為80(%)<{y2/(x2+y2)}×10088(%)。
本發明之帶載體極薄銅箔優選以150℃以上220℃以下溫度加熱處理1小時~2小時後，上述載體箔與上述極薄銅箔之剝離強度為0.05kN/m以上0.15kN/m以下。
本發明之帶載體極薄銅箔優選上述金屬A為從Mo、Ta、V、Mn、W、Cr、以及含這些元素之合金群中選擇之至少1種金屬或合金，金屬B為從Fe、Co、Ni、以及含這些元素之合金群中選擇之至少1種金屬或合金。
本發明之帶載體極薄銅箔優選上述載體箔與上述剝離層之間具有防止擴散層。
本發明之帶載體極薄銅箔優選上述防止擴散層由從Fe、Ni、Co、Cr、以及含這些元素之合金群中選擇之至少1種金屬或合金形成。
本發明之帶載體極薄銅箔優選上述載體箔為銅或銅合金。
本發明之貼銅積層基板為將上述記載之帶載體極薄銅箔積層於樹脂基材上而成之貼銅積層基板。
本發明之帶載體極薄銅箔可於使用該帶載體極薄銅箔製作多層積層板之積層製程中，防止載體箔與銅箔於意外階段發生剝離，從而實現生產製程穩定化與成品率提高。
1‧‧‧用作支撐體之帶載體極薄銅箔之載體箔
2‧‧‧用作支撐體之帶載體極薄銅箔之極薄銅箔
3‧‧‧用作支撐體之帶載體極薄銅箔
4‧‧‧預浸坯料
5‧‧‧用於形成微細配線之帶載體極薄銅箔之載體箔
6‧‧‧用於形成微細配線之帶載體極薄銅箔之極薄銅箔
7‧‧‧用於形成微細配線之帶載體極薄銅箔
8‧‧‧微細配線
9‧‧‧無芯基板
10‧‧‧帶載體極薄銅箔
11‧‧‧載體箔
12‧‧‧防止擴散層
13‧‧‧剝離層
14‧‧‧第一剝離層
15‧‧‧第二剝離層
16‧‧‧極薄銅箔
圖1係將帶載體極薄銅箔作為支撐體之無芯基板之製造工藝示意圖。
圖2係表示本專利之帶載體極薄銅箔之實施形態之示意圖。
圖3係表示製作本專利之帶載體極薄銅箔時電鍍中電流密度條件之圖。
圖2係本專利之帶載體極薄銅箔之實施形態，該帶載體極薄銅箔10包括載體箔11、形成於該載體箔11表面之防止擴散層12、形成於防止擴散層12表面之剝離層13、以及形成於剝離層13表面之極薄銅箔16。剝離層13包括形成於上述載體箔一側之第一剝離層14、以及形成於上述極薄銅箔一側之第二剝離層15。將極薄銅箔剝離載體箔時，上述第一剝離層14殘留於載體箔一側，上述第二剝離層15殘留於上述極薄銅箔一側。剝離層即便為僅有上述第一剝離層14之一層結構，亦有望實現與本專利同樣之較高載體剝離強度，但第一剝離層14會因下一製程即銅衝擊鍍時之鍍液而輕易溶解，因此為防止該情況發生，需要形成第二剝離層15，以免第一剝離層14與銅衝擊鍍溶液直接接觸。
作為用於帶載體極薄銅箔10之載體箔11，通常可使用鋁箔、鋁合金箔、不鏽鋼箔、鈦箔、鈦合金箔、銅箔、以及銅合金箔等，但從其操作便捷性方面考慮，優選為電解銅箔、電解銅合金箔、壓延銅箔、或者壓延銅合金箔。
若無芯基板之製造製程中作為支撐體之載體箔11採用厚度7μm以下之薄銅箔，則該載體箔11之機械強度較弱，製造無芯基板時基板易產生褶皺或折痕，從而作為支撐體 發揮不出充分作用。此外，若載體箔厚度達200μm以上，則單位線圈重量(線圈單重)增加，從而生產成本增加，因此不優選。故此，作為載體箔之厚度，優選為7μm~200μm。
剝離層13由保持剝離性之金屬A、以及便於極薄銅箔電鍍之金屬B構成。
作為構成上述剝離層之金屬A，其從Mo、Ta、V、Mn、W、Cr、或者含這些元素之合金群中進行選擇。其中，從用於處理之藥液對生物體安全性之角度出發，特別優選從Mo、Ta、V、Mn、W、或者含這些元素之合金群中進行選擇。此外，金屬B從Fe、Co、Ni、或者含這些元素之合金群中進行選擇。
上述剝離層13如圖2示意，包括設置於載體箔11一側之第一剝離層14、以及設置於極薄銅箔16一側之第二剝離層15。
發明人等深入研究之後，發現構成剝離層13之第一剝離層14中，保持剝離性之金屬A與便於極薄銅箔電鍍之金屬B之組成比(元素比)設為70(%)<{y1/(x1+y1)}×10079(%)，比例最佳。另外，x1為金屬A之元素比，y1為金屬B之元素比。
若上述比例為70%以下，則載體剝離強度過低，積層板之積層製程中，可能會於意外階段發生載體箔與銅箔剝離，此外，若上述比例大於79%，則載體剝離強度過高，會產生無法剝離極薄銅箔之問題。
發明人等深入研究之後，發現構成剝離層13之第二剝離層15中，保持剝離性之金屬A與便於極薄銅箔電鍍之金屬B之組成比(元素比)設為80(%)<{y2/(x2+y2)}×10088(%)。
比例最佳。另外，x2為金屬A之元素比，y2為金屬B之元素比。
若上述比例為80%以下，則便於極薄銅箔電鍍之金屬B之含有比例較少，製成膜之極薄銅箔上會產生氣孔或膨脹，因此不優選，若為88%以上，則載體剝離強度過高，會產生無法從載體箔上剝離極薄銅箔之問題。
另外，金屬A或金屬B中含2種以上同種金屬時，將同種金屬之元素比相加後作為其元素比。
防止擴散層之形成
為穩定極薄銅箔16之剝離性，亦可於載體箔11之表面形成防止擴散層。如此設置防止擴散層12後，剝離層13之剝離性將穩定且有效。本專利實施例中雖然使用Ni作為防止擴散層，但使用Fe及Co亦可獲得同等效果。
剝離層之形成
作為製作帶載體極薄銅箔10之一例，首先於載體箔11之表面形成防止載體箔元素擴散之防止擴散層12，接著形成第一剝離層14及第二剝離層15。
上述各剝離層14、15可透過電鍍形成。
改變各剝離層14、15之金屬組成，可透過改變電解浴中所添加之金屬A與金屬B之濃度比例(電解浴組成)來實現。
或者，即使不改變電解浴組成，亦可透過改變電鍍條件來改變金屬組成。例如，可透過改變電流密度來改變各剝離層之金屬組成。
極薄銅箔之製膜
極薄銅箔16之形成係使用硫酸銅浴、焦磷酸銅浴、氨基磺酸銅浴、以及氰化銅浴等，於第二剝離層15上透過電鍍而形成。另外，根據構成第二剝離層15之不同元素，極薄銅箔製膜之電鍍製程中，在鍍液中之浸漬時間、電流密度、電鍍後排液時、水洗時、以及鍍液pH可能會對第二剝離層造成損傷，因此對於電鍍浴組成及電鍍條件等，需注意與構成第二剝離層之元素之關係來選擇。
此外，於第二剝離層上實施極薄銅箔製膜時，難以對剝離層進行均勻電鍍，可能會於製成箔之極薄銅箔上存在氣孔或產生膨脹。
如此，難以進行均勻電鍍時，可首先於第二剝離層15之表面使用焦磷酸銅浴等進行銅衝擊鍍，由此在還原金屬A之氧化物之同時，形成緊貼性良好且緻密之底鍍層，然後其上實施普通之銅電鍍，由此於第二剝離層上實施均勻電鍍，從而可減少極薄銅箔上產生氣孔之數量，防止產生膨脹。
透過上述衝擊鍍而附著之銅鍍層厚度優選為0.01μm~0.5μm，其條件因浴種而各不相同，作為電流密度，優選 為0.1A/dm2~20A/dm2，作為電鍍時間，優選為0.1秒以上。若電流密度為0.1A/dm2以下，則難以於剝離層上均勻附著鍍層，此外，若為20A/dm2以上，則鍍液金屬濃度較小之衝擊鍍中，會產生灰暗鍍層，無法獲得均勻銅鍍層，因此不優選。關於電鍍時間，若為0.1秒以下，則對於獲得足夠鍍層而言時間過短，因此不優選。透過衝擊鍍於剝離層上形成之銅鍍層厚度需採用不損害剝離層剝離性之厚度，優選採用0.01~0.5μm。形成該衝擊鍍層後，進行銅電鍍，形成所需厚度，作為極薄銅箔。
製造無芯基板時，壓製製程中承受之溫度為150℃~220℃。
本實施形態之帶載體極薄銅箔經過該溫度區域後，載體剝離強度將最佳，且具有較高載體剝離強度，其載體剝離強度對於無芯基板製造製程中於帶載體極薄銅箔上形成電路之蝕刻處理、以及進行積層之壓製處理等負荷，具有能夠充分承受之強度。
本發明之帶載體極薄銅箔之剝離現象，可能係因存在金屬A之氧化物形成剝離界面而引起。發明人等對金屬A之氧化物之析出原理深入研究後，已確定作為剝離界面之金屬氧化物只要不與氫氣共存便不會析出。氫氣係於低於氫過電壓之電位進行極化(電鍍)而產生，於足夠低之電位進行極化時，氫氣之產生將穩定，於氫過電壓附近進行極化時，氫氣之產生將不穩定，較之於足夠低之電位進行極化時，氫氣產生量將減少。電鍍時之電位可透過改變電流密度進行控制。增加陰極電 流後，電位向較低方向轉移，例如本專利之實施例所使用之Mo-Co合金電鍍浴中，陰極電流密度為0.4A/dm2，電位為-1.12V(vs.Ag/AgCl/sat.KCl)，將從陰極開始出現不穩定之氫氣產生。其後，若升高電流密度，則1.0A/dm2(-1.22V(vs.Ag/AgCl/sat.KCl))以下之極化曲線之斜率顯示為-1.18V/decade固定值，但若將電流密度提至高於1.0A/dm2，則極化曲線之斜率減小，較之極化曲線之斜率為-1.18V/decade之區域，氫氣產生量激增，呈現穩定之氫氣產生。本專利中規定之載體剝離強度如圖3所示，於極化曲線上具有-1.18V/decade斜率之電位(0.4A/dm2~1.0A/dm2之陰極電流)區域製作第一剝離層，由此得以實現。
此外，僅縮短電鍍時間亦可減少金屬A之析出量，因此需要調整電流密度與時間來控制金屬A之氧化物之析出量。對專利文獻1及2之電鍍條件再次調查後，已確定它們為氫氣產生較本專利之實施形態更穩定之條件，且進行更長時間電鍍，剝離層中金屬A之比例較本專利之申請專利範圍更高。相對於此，本專利之實施形態中，金屬A之氧化物之析出量較少，金屬B之析出比例相對較高，透過採用該新型電鍍條件，將不易形成緊貼性較弱之剝離面，從而實現所需要之高剝離強度。
以下，利用實施例對本發明更詳細地進行說明。
[實施例] [實施例1]
將單面表面粗糙度Rz為1.1μm之銅箔(厚度：18μm)作為載體箔，於載體箔上進行Ni電鍍處理，形成防止擴散層。
Ni電鍍條件
Ni 120g/L
H3BO3 30g/L
pH 3.5
浴溫50℃
電流密度20A/dm2
電鍍時間14.8s
形成有防止擴散層之載體箔上，使用Co-Mo電鍍浴，以電流密度0.4A/dm2、電鍍時間6.0s形成第一剝離層。
Co-Mo電鍍條件
Mo 8.0g/L
Co 4.0g/L
檸檬酸三鈉60g/L
pH 5.2
浴溫25℃
形成第一剝離層後，浸漬於Co-Mo液中5.0s，再浸漬到鍍液後，以電流密度0.3A/dm2、電鍍時間12.0s形成第二剝離層。
接著，此剝離層上以焦磷酸銅電鍍條件進行銅衝擊鍍，其上再以薄銅箔電鍍條件進行銅電鍍，形成3μm厚度之極薄銅箔，作為帶載體極薄銅箔。
焦磷酸銅電鍍條件
焦磷酸銅19g/L
焦磷酸鉀250g/L
pH 8.5
浴溫40℃
電流密度1.2A/dm2
電鍍時間59.2s
極薄銅箔製箔條件
Cu 70g/L
H2SO4 50g/L
Cl 25ppm
電流密度16.3A/dm2
電鍍時間59.2s
[實施例2~5]
除了將實施例1中形成第一剝離層之電鍍條件、以及形成第二剝離層之電鍍條件改成表1所示外，與實施例1同樣地製成帶載體極薄銅箔。
[實施例6]
與實施例1相同之載體箔上，形成與實施例1相同之防止擴散層。形成有防止擴散層之載體箔上，使用Mo-Fe電鍍浴形成第一剝離層。
Mo-Fe電鍍條件
Mo 8.0g/L
Fe 3.7g/L
檸檬酸三鈉60g/L
pH 4.0
浴溫35℃
電流密度0.5A/dm2
電鍍時間6.0s
形成第一剝離層後，浸漬於Mo-Fe液中5.0s。再浸漬到鍍液後，以電流密度0.3A/dm2、電鍍時間12.0s形成第二剝離層。接著，此剝離層上與實施例1同樣地進行銅衝擊鍍和銅電鍍，形成3μm厚度之極薄銅箔，作為帶載體極薄銅箔。
[實施例7]
與實施例1相同之載體箔上，形成與實施例1相同之防止擴散層。形成有防止擴散層之載體箔上，使用Mo-Ni電鍍浴形成第一剝離層。
Mo-Ni電鍍條件
Mo 24.0g/L
Ni 11.2g/L
檸檬酸三鈉60g/L
pH 10
浴溫25℃
電流密度0.8A/dm2
電鍍時間6.0s
形成第一剝離層後，浸漬於Mo-Ni液中5.0s。再浸漬到鍍液後，以電流密度0.3A/dm2、電鍍時間12.0s形成第二剝離層。接著，此剝離層上與實施例1同樣地進行銅衝擊鍍和銅電鍍，形成3μm厚度之極薄銅箔，作為帶載體極薄銅箔。
[實施例8]
與實施例1相同之載體箔上，形成與實施例1相同之防止擴散層。形成有防止擴散層之載體箔上，使用W-Ni電鍍浴形成第一剝離層。
W-Ni電鍍條件
W 27.9g/L
Ni 11.2g/L
檸檬酸三鈉60g/L
pH 10
浴溫25℃
電流密度0.7A/dm2
電鍍時間6.0s
形成第一剝離層後，浸漬於W-Ni液中5.0s。再浸漬到鍍液後，以電流密度0.3A/dm2、電鍍時間12.0s形成第二剝離層。接著，此剝離層上與實施例1同樣地進行銅衝擊鍍和銅電鍍，形成3μm厚度之極薄銅箔，作為帶載體極薄銅箔。
[比較例] [比較例1及2]
與實施例1相同之載體箔上，形成與實施例1相同之防止擴散層。形成有防止擴散層之載體箔上，使用Mo-Co電鍍浴，以氫氣產生量較實施例1明顯減少或增多之表1所示電流密度條件(較實施例更高電位之極化條件及更低電位之極化條件)，形成第一剝離層。
形成第一剝離層後，浸漬於Mo-Co液中5.0s。再浸漬到鍍液後，以表1之電流密度條件形成第二剝離層。接著，此剝離層上與實施例1同樣地進行銅衝擊鍍和銅電鍍，形成3μm厚度之極薄銅箔，作為帶載體極薄銅箔。
[比較例3及4]
與實施例1相同之載體箔上，形成與實施例1相同之防止擴散層。形成有防止擴散層之載體箔上，使用Mo-Co電鍍浴，以表1之電流密度條件形成第一剝離層。
形成第一剝離層後，浸漬於Mo-Co液中5.0s。再浸漬到鍍液後，以表1之電流密度條件(較實施例更高電位之極化條件及更低電位之極化條件)形成第二剝離層。接著，此剝離層上與實施例1同樣地進行銅衝擊鍍和銅電鍍，形成3μm厚度之極薄銅箔，作為帶載體極薄銅箔。
將製成之帶載體極薄銅箔以150℃×1小時、180℃×1小時及220℃×2小時之熱履歷，以及壓製壓力30k gf/cm2之條件進行壓製，將極薄銅箔與樹脂基材黏合。其後，製作寬10mm之電路，使用依據JISC6481-1996之拉伸試驗機(東洋 Baldwin製造、UTM-4-100)，將載體箔沿90度方向剝離，從而測定載體剝離強度。測定結果如表1所示。
將製成之試料即極薄銅箔從載體箔上剝離，使用螢光X射線分析裝置，測定殘留於極薄銅箔一側及載體箔一側之元素(Mo、Co、Ni、W、Fe)附著量。測定結果如表1所示。
評估結果 [實施例1~8]
實施例1~8中，剝離載體箔與極薄銅箔後，殘留於載體箔及極薄銅箔上之剝離層成份中，金屬B所占比例分別為70%~79%及80%~89%。150℃×1小時、180℃×1小時及220℃×2小時加熱後，載體剝離強度為0.050kN/m~0.150kN/m，從而獲得適於製造無芯基板之載體剝離強度。
[比較例1]
比較例1中，剝離載體箔與極薄銅箔後，殘留於載體箔及極薄銅箔上之剝離層成份中，金屬B所占比例分別為79.6%及85.9%，載體箔一側之金屬B比例超出本專利之規定。因此150℃×1小時、180℃×1小時及220℃×2小時加熱後，載體剝離強度高於0.150kN/m，雖然實現了高載體剝離強度，但載體剝離強度過高，剝離載體箔時可能會對無芯基板造成彎曲或折斷等損傷，實用上存在問題。
[比較例2]
比較例2中，剝離載體箔與極薄銅箔後，殘留於載體箔上之剝離層成份中，金屬B所占比例為70%以下，低於本專利之規定值。因此150℃×1小時、180℃×1小時及220℃×2小時加熱後，載體剝離強度不足0.050kN/m，從而未實現高載體剝離強度。
[比較例3]
比較例3中，剝離載體箔與極薄銅箔後，殘留於極薄銅箔上之剝離層成份中，金屬B所占比例為88%以上，極薄銅箔一側之金屬B比例超出本專利之規定。因此150℃×1小時、180℃×1小時及220℃×2小時加熱後，載體剝離強度高於0.150kN/m，雖然實現了高載體剝離強度，但載體剝離強度過高，剝離載體箔時可能會對無芯基板造成彎曲或折斷等損傷，實用上存在問題。
[比較例4]
比較例4中，剝離載體箔與極薄銅箔後，殘留於極薄銅箔上之剝離層成份中，金屬B所占比例為80%以下，極薄銅箔一側之金屬B比例低於本專利之規定。因此150℃×1小時、180℃×1小時及220℃×2小時加熱後，載體剝離強度不足0.050kN/m，從而未實現高載體剝離強度。
使用實施例1中製作之帶載體極薄銅箔，按照上述無芯基板製作步驟製作無芯基板後，製造製程中不會出現問題，剝離製程中亦可順利剝離。

Claims (7)

  1. 一種帶載體極薄銅箔，其具有載體箔、極薄銅箔、以及形成於上述載體箔與上述極薄銅箔之間由金屬A以及金屬B構成之剝離層，上述金屬A為從Mo或W選擇1種，上述金屬B為從Fe、Co、Ni選擇1種，其特徵在於：上述剝離層是以2層構成，即以形成於上述載體箔一側之第一剝離層、以及形成於上述極薄銅箔一側之第二剝離層構成，上述第一剝離層中金屬A之元素比x1(at%)與金屬B之元素比y1(at%)為70(%)<{y1/(x1+y1)}×10079(%)，且上述第二剝離層中金屬A之元素比x2(at%)與金屬B之元素比y2(at%)為80(%)<{y2/(x2+y2)}×10088(%)。
  2. 如申請專利範圍第1項所述之帶載體極薄銅箔，其中，以150℃以上220℃以下溫度加熱處理1~2小時後，上述載體箔與上述極薄銅箔之常溫剝離強度為0.05kN/m以上0.15kN/m以下。
  3. 如申請專利範圍第1或2項所述之帶載體極薄銅箔，其中，上述載體箔與上述剝離層之間具有防止擴散層。
  4. 如申請專利範圍第3項所述之帶載體極薄銅箔，其中，上述防止擴散層由從Fe、Ni、Co、Cr、以及含這些元素之合金群中選擇之至少1種金屬或合金形成。
  5. 如申請專利範圍第1或2項所述之帶載體極薄銅箔，其中，上述載體箔為銅或銅合金。
  6. 一種貼銅積層板，其特徵在於：將申請專利範圍第1至5項中任一項所述之帶載體極薄銅箔積層於樹脂基材上而成。
  7. 一種無芯基板，其特徵在於：使用申請專利範圍第1至5項中任一項所述之帶載體極薄銅箔製成。
TW103106418A 2013-02-26 2014-02-26 With a carrier of ultra-thin copper foil, copper-clad laminate and coreless substrate TWI593830B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013035852 2013-02-26

Publications (2)

Publication Number Publication Date
TW201437436A TW201437436A (zh) 2014-10-01
TWI593830B true TWI593830B (zh) 2017-08-01

Family

ID=51428211

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103106418A TWI593830B (zh) 2013-02-26 2014-02-26 With a carrier of ultra-thin copper foil, copper-clad laminate and coreless substrate

Country Status (5)

Country Link
JP (1) JP5755371B2 (zh)
KR (1) KR101664993B1 (zh)
CN (1) CN105074058B (zh)
TW (1) TWI593830B (zh)
WO (1) WO2014132947A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018009237A (ja) * 2016-07-15 2018-01-18 Ｊｘ金属株式会社 キャリア付銅箔、キャリア付銅箔の製造方法、積層体、積層体の製造方法、プリント配線板の製造方法及び電子機器の製造方法
KR101944783B1 (ko) 2017-01-16 2019-04-18 일진머티리얼즈 주식회사 캐리어박 부착 극박동박
TWI745574B (zh) * 2017-03-29 2021-11-11 日商昭和電工材料股份有限公司 無芯基板用預浸體、無芯基板、無芯基板的製造方法及半導體封裝體
KR102137068B1 (ko) * 2019-11-27 2020-07-23 와이엠티 주식회사 캐리어박 부착 금속박, 이의 제조방법 및 이를 포함하는 적층체

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1984526A (zh) * 2005-12-15 2007-06-20 古河电路铜箔株式会社 带载体的极薄铜箔及印刷电路基板
CN1993501A (zh) * 2004-08-02 2007-07-04 日本电解株式会社 复合铜箔及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001089892A (ja) * 1999-09-21 2001-04-03 Mitsui Mining & Smelting Co Ltd キャリア箔付電解銅箔及びその製造方法並びにそのキャリア箔付電解銅箔を用いた銅張積層板
US6893742B2 (en) * 2001-02-15 2005-05-17 Olin Corporation Copper foil with low profile bond enhancement
LU90804B1 (fr) * 2001-07-18 2003-01-20 Circuit Foil Luxembourg Trading Sarl Process for manufacturing a composite foil suitable for manufacturing multi-layer printed circuit boards
JP4927503B2 (ja) * 2005-12-15 2012-05-09 古河電気工業株式会社 キャリア付き極薄銅箔及びプリント配線基板
JP4934409B2 (ja) * 2005-12-15 2012-05-16 古河電気工業株式会社 キャリア付き極薄銅箔及びプリント配線基板
JP4805300B2 (ja) * 2008-03-31 2011-11-02 古河電気工業株式会社 回路基板積層用キャリア付きＦｅ−Ｎｉ合金箔の製造方法、回路基板積層用キャリア付き複合箔の製造方法、キャリア付き合金箔、キャリア付き複合箔、金属張板、プリント配線板及びプリント配線積層板
JP4805304B2 (ja) * 2008-05-12 2011-11-02 Ｊｘ日鉱日石金属株式会社 キャリヤー付き金属箔及び多層コアレス回路基板の製造方法
KR101281146B1 (ko) * 2008-09-05 2013-07-02 후루카와 덴끼고교 가부시키가이샤 캐리어 부착 극박 동박, 및 동장 적층판 또는 프린트 배선 기판
TWI561138B (en) * 2011-03-30 2016-12-01 Mitsui Mining & Smelting Co Method of manufacturing multi-layer printed wiring board and multi-layer printed wiring board obtained by the manufacturing method
JP5666384B2 (ja) * 2011-05-31 2015-02-12 日本電解株式会社 支持体付極薄銅箔とその製造方法
EP2752505B1 (en) * 2011-08-31 2016-03-23 JX Nippon Mining & Metals Corporation Copper foil with carrier

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1993501A (zh) * 2004-08-02 2007-07-04 日本电解株式会社 复合铜箔及其制造方法
CN1984526A (zh) * 2005-12-15 2007-06-20 古河电路铜箔株式会社 带载体的极薄铜箔及印刷电路基板

Also Published As

Publication number Publication date
CN105074058A (zh) 2015-11-18
JPWO2014132947A1 (ja) 2017-02-02
KR20150122632A (ko) 2015-11-02
WO2014132947A1 (ja) 2014-09-04
CN105074058B (zh) 2016-11-23
KR101664993B1 (ko) 2016-10-11
TW201437436A (zh) 2014-10-01
JP5755371B2 (ja) 2015-07-29

Similar Documents

Publication Publication Date Title
TWI601245B (zh) A method of manufacturing a package substrate for mounting a semiconductor element
JP5358740B1 (ja) キャリア付銅箔、それを用いた銅張積層板、プリント配線板、プリント回路板、及び、プリント配線板の製造方法
JP5706386B2 (ja) ２層フレキシブル基板、並びに２層フレキシブル基板を基材としたプリント配線板
JP2004169181A (ja) キャリア付き極薄銅箔、及びその製造方法、キャリア付き極薄銅箔を用いたプリント配線基板
JP5830635B1 (ja) キャリア付き極薄銅箔、並びにこれを用いて作製された銅張積層板、プリント配線基板及びコアレス基板
JP5352748B1 (ja) キャリア付銅箔、それを用いた銅張積層板、プリント配線板、プリント回路板、及び、プリント配線板の製造方法
JP5859155B1 (ja) 複合金属箔及びその製造方法並びにプリント配線板
TWI593830B (zh) With a carrier of ultra-thin copper foil, copper-clad laminate and coreless substrate
JP5473838B2 (ja) 支持体金属箔付き複合金属層、これを用いた配線板とその製造方法、この配線板を用いた半導体パッケージの製造方法
JP2010118662A (ja) 印刷回路基板及びその製造方法
JP5248684B2 (ja) 電子回路及びその形成方法並びに電子回路形成用銅張積層板
KR20180062344A (ko) 복합 금속박 및 그 복합 금속박을 사용한 구리 피복 적층판 그리고 그 구리 피복 적층판의 제조 방법
TWI486487B (zh) The formation of electronic circuits
JP5358739B1 (ja) キャリア付銅箔、それを用いた銅張積層板、プリント配線板、プリント回路板、及び、プリント配線板の製造方法
JPWO2010147059A1 (ja) 電子回路及びその形成方法並びに電子回路形成用銅張積層板
JP2007046095A (ja) 銅箔およびその表面処理方法
JP4748519B2 (ja) キャリア付き極薄銅箔、及びその製造方法、キャリア付き極薄銅箔を用いたプリント配線基板
JP5481591B1 (ja) キャリア付き銅箔
JP5373993B1 (ja) キャリア付き銅箔
JP5493020B2 (ja) 配線基板の製造方法及び半導体パッケージの製造方法
JP5380615B1 (ja) キャリア付銅箔、それを用いた銅張積層板、プリント配線板、プリント回路板、及び、プリント配線板の製造方法
JP2011108965A (ja) 転写用導体の製造方法
JP2010056110A (ja) 配線基板及び半導体パッケージ並びにそれらの製造方法