KR101423852B1 - 지지체 금속박 부착 복합 금속층, 이것을 이용한 배선판과 그 제조방법, 이 배선판을 이용한 반도체 패키지의 제조방법 - Google Patents

지지체 금속박 부착 복합 금속층, 이것을 이용한 배선판과 그 제조방법, 이 배선판을 이용한 반도체 패키지의 제조방법 Download PDF

Info

Publication number
KR101423852B1
KR101423852B1 KR1020127020047A KR20127020047A KR101423852B1 KR 101423852 B1 KR101423852 B1 KR 101423852B1 KR 1020127020047 A KR1020127020047 A KR 1020127020047A KR 20127020047 A KR20127020047 A KR 20127020047A KR 101423852 B1 KR101423852 B1 KR 101423852B1
Authority
KR
South Korea
Prior art keywords
metal layer
layer
metal
support
wiring board
Prior art date
Application number
KR1020127020047A
Other languages
English (en)
Other versions
KR20120115351A (ko
Inventor
코이치 타나베
노부치카 야기하시
타다시 타무라
쿠니지 스즈키
요시아키 츠보마츠
Original Assignee
히타치가세이가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히타치가세이가부시끼가이샤 filed Critical 히타치가세이가부시끼가이샤
Publication of KR20120115351A publication Critical patent/KR20120115351A/ko
Application granted granted Critical
Publication of KR101423852B1 publication Critical patent/KR101423852B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

배선판의 제조에 의해 생기는 폐기물을 감소시키고, 지구환경에 있어서 바람직한 지지체 금속박 부착 복합 금속층, 이것을 이용한 배선판과 그 제조방법, 이 배선판을 이용한 반도체 패키지의 제조방법을 제공한다. 지지체 금속박인 최하층 금속층과 2층 이상의 금속층으로 이루어지는 복수의 금속층이, 이웃하는 금속층 사이에 박리층을 개재하여 적층되어 이루어지는 지지체 금속박 부착 복합 금속층으로서, 최하층 금속층과 최상층의 금속층과의 사이에 위치하는 각 금속층(A)과, 그 상면의 박리층을 개재하여 인접하는 금속층(B)과의 사이의 박리 강도가, 금속층(A)과, 그 하면의 박리층을 개재하여 인접하는 금속층(C)과의 사이의 박리 강도보다도 작은 것을 특징으로 하는 지지체 금속박 부착 복합 금속층, 이것을 이용한 배선판과 그 제조방법, 이 배선판을 이용한 반도체 패키지의 제조방법이다.

Description

지지체 금속박 부착 복합 금속층, 이것을 이용한 배선판과 그 제조방법, 이 배선판을 이용한 반도체 패키지의 제조방법{COMPOSITE METAL LAYER PROVIDED WITH SUPPORTING BODY METAL FOIL, WIRING BOARD USING THE COMPOSITE METAL LAYER, METHOD FOR MANUFACTURING THE WIRING BOARD, AND METHOD FOR MANUFACTURING SEMICONDUCTOR PACKAGE USING THE WIRING BOARD}
본 발명은, 전사법에 의한 프린트 배선판의 제조방법에 적합한 지지체 금속박 부착 복합 금속층, 이를 이용한 배선판과 그 제조방법, 이 배선판을 이용한 반도체 패키지의 제조방법에 관한 것이다.
기기의 소형·고성능화에 수반하여, 회로 소자를 접속하기 위한 랜드의 면적이나 배선의 폭이 미세화하여 랜드나 배선과 기재 사이의 접촉 면적이 감소한 결과, 기재로부터 랜드나 배선이 탈락하기 쉬워지고, 랜드나 배선을 기재에 매립하는 것이 행해지도록 되었다. 랜드나 배선을 기재에 매립하는 방법으로서 여러 가지의 방법이 제안되고 있으며, 예를 들면, 박리 가능한 지지체 금속박 위의 금속층에 랜드나 배선으로 이루어지는 도체 패턴을 전기 도금으로 형성하고, 뒤이어 기재로 이루어지는 절연층을 형성하는 방법이 개시되어 있다(특허문헌 1, 특허문헌 2). 절연층 위에는 통상의 방법으로 배선층을 형성하고, 또한 절연층과 배선층의 형성을 필요에 따라서 반복하고, 지지체 금속박으로부터 금속층을 박리하고, 이 금속층을 에칭에 의해 제거함으로써, 랜드나 배선이 기재에 매립되어, 표면이 평탄한 배선판이 얻어진다. 이 방법은, 금속층 위의 랜드나 배선으로 이루어지는 도체 패턴이 기재에 전사되기 때문에 전사법으로 불리며, 생산성이 뛰어남과 동시에, 얻어진 배선판의 평탄성이 뛰어나다.
또한, 상기와 같은 전사법에 이용되는 박리 가능한 지지체 금속박 위의 금속층이 개시되어 있다(특허문헌 3, 특허문헌 4). 이들은, 지지체 금속박 위에 박리층과 금속층을 형성한 것으로, 폴리이미드의 큐어 온도에서 가열 처리한 후나, 배선판의 다층화를 위한 적층에 의한 가열 가압을 복수회 행하여도, 지지체 금속박과 박리층과의 사이의 박리 강도의 변화를 억제한 것이다. 이 때문에, 이와 같은 가열 처리나 가열 가압을 행한 후에도, 지지체 금속박을 용이하게 박리할 수 있으며, 또한 박리 강도가 안정되어 있기 때문에, 취급시에 예기치 않은 박리가 생기는 경우도 없고 작업성이 뛰어난 것이다.
선행기술문헌
특허문헌
특허문헌 1: 재공표 특허공보 WO2007/077735호
특허문헌 2: 일본국 특허공개공보 2005-101137호
특허문헌 3: 재공표 특허공보 WO2006/013735호
특허문헌 4: 일본국 특허공개공보 2003-094553호
그러나, 특허문헌 1 및 2와 같이, 종래의 지지체 금속박 부착 금속층을 이용했을 경우, 배선판의 제조마다 지지체 금속박을 폐기하게 된다. 이 지지체 금속박은 자원으로서 회수 후에 정련되어, 금속으로서 재생되지만, 에너지가 소비됨으로써 지구 환경으로서 바람직한 것은 아니다.
또한, 특허문헌 2와 같이, 지지체 금속박 부착 금속층의 지지체 금속박측에 절연층을 적층하여 지지 기판을 형성할 때, 지지 기판의 표면측에 노출한 금속층의 표면에 절연층의 수지가루가 부착하는 경우가 있다. 지지 기판의 표면측에 노출한 금속층은 도체 패턴을 전기 도금으로 형성할 때의 급전층(給電層)으로 되기 때문에, 이 금속층에 부착한 수지가루가, 미세한 도체 패턴을 형성할 때에 수율 저하의 요인으로 되어, 결과적으로는 폐기물이 증가하는 원인이 될 가능성이 있다.
또한, 특허문헌 1 및 2의 배선판에서는, 지지 기판의 금속층 위에 패턴 동도금에 의해 도체 패턴을 형성하고, 그 위에 절연층이나 층간 접속을 형성한 후, 지지체 금속박을 포함하는 지지 기판을 물리적으로 박리하고, 더욱이 이 박리 후에 노출한 금속층을 에칭에 의해 제거함으로써 미세한 도체 패턴을 형성한다는 프로세스로 배선판을 제작한다. 이 때문에, 지지체 금속박으로부터 최종적으로 배선판으로 되는 부분을 박리하지 않으면 도체 패턴의 형성이 되지 않아 배선판이 완성하지 않지만, 이와 같이 하여 완성한 배선판이 얇고 강성(剛性)이 낮은 경우는, 실장 공정에 있어서의 가열이나 가중에 의해서 휨이 생기는 경우가 있다. 이와 같은 휨은 실장 수율 저하의 요인으로 되어, 결과적으로 폐기물이 증가하는 원인으로 될 가능성이 고려된다.
본 발명은, 상기 문제점을 감안하여 이루어진 것으로, 지지체 금속박 부착 복합 금속층을 이용하는 것에 의해, 한 장의 지지체 금속박 부착 복합 금속층에 의해 복수의 배선판을 제조하는 것이 가능하게 되는 것, 도체 패턴 형성 공정이나 실장 공정에서의 수율 향상을 도모하는 것이 가능하게 됨으로써, 배선판이나 반도체 패키지의 제조할 때에 생기는 폐기물을 감소시켜, 지구 환경에 의한 바람직한 지지체 금속박 부착 복합 금속층, 이를 이용한 배선판과 그 제조방법, 이 배선판을 이용한 반도체 패키지의 제조방법을 제공하는 것을 목적으로 한다.
본 발명은, 이하에 관한 것이다.
(1) 지지체 금속박인 최하층 금속층과 2층 이상의 금속층으로 이루어지는 복수의 금속층이, 이웃하는 금속층 사이에 박리층을 개재하여 적층되어 이루어지는 지지체 금속박 부착 복합 금속층으로서, 최하층 금속층과 최상층의 금속층과의 사이에 위치하는 각 금속층(A)과, 그 상면의 박리층을 개재하여 인접하는 금속층(B)과의 사이의 박리 강도가, 금속층(A)과, 그 하면의 박리층을 개재하여 인접하는 금속층(C)과의 사이의 박리 강도보다도 작은 것을 특징으로 하는 지지체 금속박 부착 복합 금속층.
(2) 최하층 금속층과 최상층의 금속층과의 사이에 위치하는 각 금속층(A)과, 그 상면의 박리층을 개재하여 인접하는 금속층(B)과의 사이의 박리 강도가, 금속층(A)과, 그 하면의 박리층을 개재하여 인접하는 금속층(C)과의 사이의 박리 강도보다도, 5N/m에서 20N/m 작은 것을 특징으로 하는 (1)에 기재된 지지체 금속박 부착 복합 금속층.
(3) 박리층을 개재하여 인접하는 2개의 금속층 사이의 박리 강도의 300℃에서 5시간 가열한 전후의 변화율이 25% 이하인 것을 특징으로 하는 (1) 또는 (2)에 기재된 지지체 금속박 부착 복합 금속층.
(4) (1)에서 (3) 중 어느 하나에 기재된 지지체 금속박 부착 복합 금속층의 최상층의 금속층 위에 패턴 도금을 행하고(a), 이 패턴 도금을 포함하는 금속층 위에 폴리이미드 전구체를 도포하고(b), 예비 건조와 큐어를 행하여 폴리이미드로 한 후(c), 이 금속층 부착 폴리이미드를 상기 최상층의 하층의 금속층으로부터 박리하고(d), 이 금속층 부착 폴리이미드에 남은 금속층을 제거하여 상기 패턴 도금을 폴리이미드로부터 노출시켜, 도체 패턴을 형성하고(e), 상기 금속층 부착 폴리이미드를 박리한 후에 남은 지지체 금속박 부착 복합 금속층의 최상층 표면에 대해서, 상기 (a)부터 (e)를 순차 반복하여, 복수 매의 배선판을 형성하는 것을 특징으로 하는 배선판의 제조방법.
(5) (1)에서 (3) 중 어느 하나에 기재된 지지체 금속박 부착 복합 금속층으로서, 지지체 금속박인 금속층(C), 금속층(C)에 박리층을 개재하여 인접하는 금속층(A), 및, 금속층(A)에 박리층을 개재하여 인접하는 금속층(B)을 가지는 지지체 금속박 부착 복합 금속층의 지지체 금속박측과 기재를 적층하여 지지 기판을 형성하는 공정과, 금속층(B)과 금속층(A)과의 사이의 박리층과 함께, 상기 금속층(A)의 표면으로부터 금속층(B)을 박리하는 공정과, 상기 지지 기판에 남은 금속층(A) 위에 패턴 도금을 행하는 공정과, 상기 패턴 도금을 포함하는 금속층(A) 위에 절연층과 배선층을 형성하여, 지지 기판 부착 배선판을 형성하는 공정을 가지는 배선판의 제조방법.
(6) (5)에 기재된 배선판의 제조방법에 있어서, 지지 기판 부착 배선판을 형성하는 공정 후, 최상층의 배선층에 예비 땜납을 형성하는 공정을 더 가지는 것을 특징으로 하는 배선판의 제조방법.
(7) (5) 또는 (6)에 기재된 배선판의 제조방법에 의해 제조된 지지 기판 부착 배선판.
(8) (5) 또는 (6)에 기재된 배선판의 제조방법에 의해 제조된 지지 기판 부착 배선판에 반도체소자를 탑재하여 봉지하고, 지지 기판 부착 반도체 패키지를 형성하는 공정과, 상기 지지 기판 부착 반도체 패키지로부터, 지지 기판의 금속층(A)을 반도체 패키지 측에 남겨서, 금속층(A)과 금속층(C)과의 사이의 박리층과 함께 지지 기판을 박리하는 공정과, 상기 반도체 패키지측에 남은 금속층(A)을 제거하여 패턴 도금을 절연층의 표면에 노출시켜, 도체 패턴을 형성하는 공정을 가지는 반도체 패키지의 제조방법.
발명을 실시하기 위한 형태
본 발명의 지지체 금속박 부착 복합 금속층에 이용하는 박리층은, 배선판 제조 공정의 열이력으로 박리 강도가 변화하지 않는 것이 요구되기 때문에, 벤조트리아졸 등의 유기물은 물론, 일반적인 크롬 등을 이용한 무기물도 이용할 수 없고, 몰리브덴이나 텅스텐 등의 금속과 이들의 산화물을 그 조성(組成)을 경사적으로 변화시켜 분포시킨 특수한 박리층이 바람직하게 이용된다. 하나의 박리층 중의 산화물이 많은 층이 박리 기능을 발현하고, 금속이 많은 층이 동의 확산을 방지하여 박리 강도를 안정시킨다. 또한, 조성이 경사적으로 변화함으로써, 열팽창 계수의 부정합 등을 완화하여, 박리 강도의 안정에 기여한다. 박리층의 두께는, 50nm에서 40nm가 바람직하다.
지지체 금속박으로서는, 두께 12㎛에서 105㎛의 동박이 바람직하고, 두께 35㎛에서 70㎛의 동박이 특히 바람직하다. 동박으로서는 전해동박, 압연 동박 중 어느 것이어도 된다. 최하층 금속층인 지지체 금속박 이외의 금속층(이하, 간단히 금속층이라고 부르기도 한다.)으로서는 두께 1㎛에서 5㎛의 동층이 바람직하고, 두께 3㎛에서 5㎛의 동층이 특히 바람직하다. 동층이 두꺼우면 에칭에 장시간을 필요로 하며, 또한, 불균일이 되기 쉽기 때문에 부분적으로 랜드가 에칭되어, 전체적인 평탄함이 없어질 우려가 있다.
본 발명의 지지체 금속박 부착 복합 금속층에는, 특히 내열성 처리 등을 행할 필요는 없지만, 최상층의 금속층에만 보관시 표면 열화를 방지하기 위한 안정화 처리를 행하는 것이 바람직하다. 이와 같은 처리로서는, 유기물에 의한 방수 처리나 크로메이트 처리가 있다.
최하층 금속층과 최상층의 금속층의 사이에 위치하는 각 금속층(A)과, 그 상면의 박리층을 개재하여 인접하는 금속층과 B의 사이의 박리 강도가, 금속층(A)과, 그 하면의 박리층을 개재하여 인접하는 금속층(C)과의 사이의 박리 강도보다도 작고, 그 차이가 초기의 박리 강도에 있어서 5N/m에서 20N/m인 것이 바람직하다. 차이가 작으면 안정하여 순차로 박리할 수 없고, 크면 박리가 곤란하게 된다. 또한, 박리층을 개재하여 인접하는 2개의 금속층 사이의 박리 강도의 300℃에서 5시간 가열한 전후의 변화율이 25% 이하인 것이 바람직하다.
본 발명의 지지체 금속박 부착 복합 금속층을 이용한 배선판의 제조방법의 일례에 관하여 설명한다. 우선, 지지체 금속박 위에 금속 산화물층 및 금속층의 형성을 소정 회수 행한 후, 최상층에만 크로메이트 처리를 행한다. 이와 같이 하여 형성한 지지체 금속박 부착 복합 금속층의 최상층 표면에 패턴 도금을 행한 후(a), 황산으로 세정, 표면의 수분을 제거하여, 폴리이미드 전구체를 두께 50㎛로 도포하고(b), 예비 건조 후에 300℃에서 2시간 큐어하여, 폴리이미드로 한다(c). 뒤이어, 이 금속층 부착 폴리이미드를 하층의 금속층으로부터 박리하고(d), 이 금속층 부착 폴리이미드에 남은 금속층을 에칭하여 앞에서 행한 패턴 도금을 폴리이미드로부터 노출시켜, 도체 패턴을 형성한다(e). 다음에, 금속층 부착 폴리이미드를 박리한 후에 남은 지지체 금속박 부착 복합 금속층의 최상층 표면에 대해서, 상기 (a)부터 (e)를 순차 반복하여, 복수매의 배선판을 형성한다.
본 발명의 배선판 및 반도체 패키지의 제조방법의 다른 예에 관하여, 도 1~도 8을 이용하여 이하에 설명한다.
우선, 도 1에 나타낸 바와 같이, 지지체 금속박(또는 금속층(C)이라고 하는 경우가 있다.)(12)과 박리층(14)과 금속층(A11)과 박리층(13)과 금속층(B10)을, 이 순서로 하측으로부터 적층한 지지체 금속박 부착 복합 금속층(9)을 준비한다.
금속층(B)은, 금속층(A11)의 표면(금속층(B10)과의 계면)을 보호하기 위한 것이고, 금속층(A11)과의 계면에서 물리적으로 박리 가능으로 된다. 또한, 금속층(B10)과 금속층(A11)과의 계면에는, 계면에서의 박리 강도를 안정화하기 위한 박리층(13)이 설치된다. 박리층으로서는, 절연층과 도체층을 적층할 때의 가열ㆍ가압을 복수회 행하여도 박리 강도가 안정화하고 있는 것이 바람직하다. 이와 같은 박리층(13)으로서는, 특허문헌 3 및 4에 개시되어 있는 바와 같은, Ni 및 W의 금속 산화물 또는 Ni 및 Mo의 금속 산화물을 함유하는 것이나, Cu-Ni-Mo합금으로 이루어진 것 등을 들 수 있다. 또, 이 박리층(13)은, 금속층(B10)을 금속층(A11)과의 계면에서 물리적으로 박리할 때에는, 금속층(B10)측에 부착한 상태로 박리하여, 금속층(A11)의 표면에는 잔류하지 않는 것이 바람직하다.
금속층(A11)은, 금속층(10)을 박리한 후의 표면에 패턴 도금(18)을 행하기 위해서 전류를 공급하는 급전층으로 되는 것이고, 금속층(B10)과의 계면 및 지지체 금속박(또는 금속층(C))(12)과의 계면에서 물리적으로 박리 가능으로 된다. 후술하는 바와 같이 도체 패턴(2)을 형성할 때(도 8(16))에는 에칭으로 제거되므로, 에칭량의 격차를 극력 저감하여 고정밀도의 미세 회로를 형성하기 위해서는 1㎛~5㎛의 극박(極薄) 금속박이 바람직하고, 3㎛~5㎛가 특히 바람직하다. 또한, 금속층(B10)과의 계면 및 지지체 금속박(또는 금속층(C))(12)과의 계면에는, 계면에서의 박리 강도를 안정화하기 위하여, 상술한 바와 같은 박리층(13, 14)이 설치된다.
지지체 금속박(또는 금속층(C))(12)은, 지지체 금속박 부착 복합 금속층(9)을 기재(16)와 적층하여 지지 기판(17)을 작성할 때에, 기재(16)와 적층되는 측에 배치하는 것이고, 금속층(A11)과의 계면에서 물리적으로 박리 가능으로 된다. 기재(16)와 적층될 때에, 기재(16)와의 접착성을 가지고 있으면 특별히 재질이나 두께는 묻지 않지만, 범용성이나 취급성의 점에서, 재질로서는 동박이나 알루미늄박이 바람직하고, 두께로서는 12㎛~105㎛가 바람직하고, 35㎛~70㎛가 특히 바람직하다. 또한, 금속층(A11)과의 계면에는, 계면에서의 박리 강도를 안정화하기 위해서, 상술한 바와 같은 박리층(14)이 설치된다.
지지체 금속박 부착 복합 금속층(9)으로서는, 3층 이상의 금속층(예를 들면, 상술한 바와 같이, 금속층(B10)과 금속층(A11)과 지지체 금속박(또는 금속층(C)) (12)을 갖고, 적어도 2개소의 계면(예를 들면, 상술한 바와 같이, 금속층(B10)과 금속층(A11)과의 계면 및 금속층(A11)과 지지체 금속박(또는 금속층(C))(12)와의 계면)이 물리적으로 박리 가능한 것을 이용한다. 지지체 금속박 부착 복합 금속층(9)의 지지체 금속박(또는 금속층(C))(12)측에 기재(16)를 적층하여 지지 기판(17)을 형성하는 공정의 때에는, 금속층(B10)의 표면에 수지가루 등의 이물이 부착하는 경우가 있지만, 이와 같은 이물이 부착했다고 하더라도, 금속층(B10)을 금속층(A11)과의 계면에서 물리적으로 박리함으로써, 수지가루 등의 이물의 영향이 없는 금속층(A11)의 표면이 형성되므로, 고품질인 금속박 표면을 확보할 수 있다. 따라서, 금속층(A11)을 급전층으로서 사용하여 패턴 도금(18)을 행하는 경우에도, 결함의 발생을 억제할 수 있으므로, 수율의 향상을 도모하는 것이 가능하게 된다.
이하의 도 2~도 8에서는, 도 1과 동일하게, 금속층(B10)과 금속층(A11)과의 사이에는 박리층(13)을, 금속층(A11)과 금속층(C12)과의 사이에 박리층(14)을 설치하고 있지만, 도시를 생략한다. 다음에, 도 2(1)에 나타낸 바와 같이, 지지체 금속박 부착 복합 금속층(9)의 지지체 금속박(또는 금속층(C))(12)측과 기재(16)를 적층하여 지지 기판(17)을 형성한다. 기재(16)는, 지지체 금속박 부착 복합 금속층(9)과 적층 일체화하여 지지 기판(17)을 형성하는 것이고, 기재(16)로서는, 일반적으로 배선판의 절연층(3)으로서 사용되는 것을 이용할 수 있다. 또한, 지지체 금속박 부착 복합 금속층(9)과 기재(16)에 가하여, 금속박(15)을 적층 일체화해도 된다. 이와 같은 기재(16)로서, 유리 에폭시, 유리 폴리이미드 등을 들 수 있다. 지지 기판(17)은, 지지체 금속박 부착 복합 금속층(9)을 이용하여, 배선판을 제조할 때에 강성을 확보하는 것에 의해서, 작업성을 향상시키는 것, 및 핸들링시의 손상을 방지하여 수율을 향상시키는 것을 주된 역할로 하는 것이다. 이 때문에, 기재(16)로서는, 유리 섬유 등의 보강재를 가지는 것이 바람직하고, 예를 들면, 유리 에폭시, 유리 폴리이미드 등의 프리프레그를, 지지체 금속박 부착 복합 금속층(9)과 겹쳐서, 열프레스 등을 이용하여 가열ㆍ가압하여 적층 일체화함으로써 형성할 수 있다.
다음에, 도 2(2)에 나타낸 바와 같이, 지지체 금속박 부착 복합 금속층(9)의 금속층(B10)과 금속층(A11)과의 계면에서, 금속층(B10)을 물리적으로 박리한다. 금속층(B10)의 표면에는, 적층시에 기재(16)의 재료로 되는 프리프레그 등으로부터의 수지가루 등의 이물이 부착하는 경우가 있다. 이 때문에, 이 금속층(B10)을 이용하여 도체 패턴(2)을 형성하는 경우는, 표면에 부착한 수지가루 등의 이물에 의해서, 도체 패턴(2)에 단선이나 단락(短絡) 등의 결함이 생기는 경우가 있어, 수율의 저하로 연결될 가능성이 있다. 그러나, 이와 같이, 금속층(B10)을 박리하여 제거하는 것에 의해, 수지가루 등의 이물이 부착하고 있지 않은 금속층(A11)을 사용하여 도체 패턴을 형성할 수 있으므로, 회로 결함의 발생을 억제할 수 있어, 수율을 개선하는 것이 가능하게 된다. 또한, 금속층(B10)을 물리적으로 박리 가능하기 때문에, 금속층(B10)과 금속층(A11)과의 계면의 박리 강도를 조정함으로써, 박리 작업을 용이하게 행할 수 있다.
여기에서, 지지체 금속박 부착 복합 금속층(9)은, 금속층(A11)과 지지체 금속박(또는 금속층(C))(12)와의 계면의 박리 강도가, 금속층(B10)과 금속층(A11)과의 계면의 박리 강도보다도 크게 형성되는 것이 바람직하다. 이것에 의해, 금속층(B10)과 금속층(A11)과의 계면에서 물리적으로 박리할 때에, 금속층(A11)과 지지체 금속박(또는 금속층(C))(12)과의 계면이 동시에 박리하는 것을 억제할 수 있다. 박리 강도로서는, 가열하기 전의 초기에 있어서, 금속층(B10)과 금속층(A11)과의 계면에서는 2N/m~50N/m, 금속층(A11)과 지지체 금속박(또는 금속층(C))(12)와의 계면에서는 10N/m~70N/m로 하고, 금속층(B10)와 금속층(A11)와의 계면의 박리 강도가, 금속층(A11)과 지지체 금속박(또는 금속층(C))(12)와의 계면의 박리 강도보다도 5N/m~20N/m 작아지도록 하면, 제조 공정에서의 핸들링으로 박리하는 경우가 없고, 한편으로 박리할 때는 용이하고, 더구나 금속층(B10)을 박리할 때에, 금속층(A11)이 동시에 벗겨지는 것을 억제할 수 있으므로 작업성이 좋다.
박리 강도의 조정은, 예를 들면, 특허문헌 3 및 4에 나타낸 바와 같이, 박리층으로 되는 금속 산화물이나 합금 도금층을 형성하기 위한 도금액 조성이나 조건을 조정하는 것에 의해 가능하게 된다.
다음에, 도 2(3)에 나타낸 바와 같이, 지지 기판(17)에 남은 금속층(A11)상에 패턴 도금(18)을 행한다. 상술한 바와 같이, 금속층(A11)의 표면(금속층(B10)과의 계면)에는, 적층시에 사용하는 프리프레그 등으로부터의 수지가루 등의 이물은 부착하지 않기 때문에, 이것에 기인하는 회로 결함을 억제 가능하게 된다. 패턴 도금(18)은, 금속층(A11)상에, 도금 레지스트(도시하지 않는다.)를 형성한 후, 전기 도금을 이용하여 행할 수 있다. 도금 레지스트로서는, 배선판의 제조 프로세스에서 이용되는 감광성 레지스트를 사용할 수 있다. 전기 도금으로서는, 배선판의 제조 프로세스에서 이용되는 황산동 도금 등을 이용할 수 있다.
다음에, 도 3(4)에 나타낸 바와 같이, 패턴 도금(18)을 포함한 금속층(A11)상에 절연층(3)을 적층하여 지지 기판 부착 배선판(22)을 형성한다. 이 때, 동시에 도체층(20)으로 되는 금속박을 적층해도 된다. 절연층(3)으로서는, 일반적으로 배선판의 절연층(3)으로서 사용되는 것을 이용할 수 있다. 이와 같은 절연층(3)으로서, 에폭시계 수지, 폴리이미드계 수지 등을 들 수 있고, 예를 들면, 에폭시계나 폴리이미드계의 접착 시트, 유리 에폭시나 유리 폴리이미드 등의 프리프레그를, 열프레스 등을 이용하여 가열ㆍ가압하여 적층 일체화 함으로써 형성할 수 있다.도체층(20)으로 되는 금속박으로서는, 배선판의 제조에서 이용되는 동박이 바람직하다.
다음에, 도 3(5), (6)에 나타낸 바와 같이, 층간 접속공(21)을 형성하고, 층간 접속(5)이나 배선층(6)을 형성해도 된다. 층간 접속(5)은, 예를 들면, 이른바 컨포멀(conformal) 공법을 이용하여 층간 접속공(21)을 형성한 후, 이 층간 접속공(21) 내를 도금함으로써 형성할 수 있다. 이 도금에는, 하지 도금으로서 박부(薄付) 무전해 동도금을 행한 후, 후부(厚付) 도금으로서 무전해 동도금이나 전기 동도금, 필드비어 도금 등을 이용할 수 있다. 에칭하는 도체층(20)의 두께를 얇게 하여 미세 회로를 형성하기 쉽게 하기 위해서는, 박부의 하지 도금 후, 도금 레지스트를 형성하여, 후부 도금을 전기 동도금이나 필드비어 도금으로 행하는 것이 바람직하다. 배선층(6)은, 예를 들면, 층간 접속공(21)에의 도금을 행한 후, 에칭에 의해서 불요 부분의 도체층(20)을 제거하는 것에 의해 형성할 수 있다.
다음에, 도 4(7), (8) 및 도 5(9), (10)에 나타낸 바와 같이, 배선층(6)이나 층간 접속(5)의 위에, 절연층(3), 도체층(20), 패턴 도금(18)을 더 형성하고, 도 3(5), (6)의 때와 동일하게 하여, 소망한 층 수로 되도록, 배선층(6)이나 층간 접속(5)을 형성할 수도 있다. 이와 같이 하여 지지 기판 부착 배선판(22)을 형성함으로써, 지지 기판(17)이 강성을 확보하기 때문에, 작업성을 향상시켜, 핸들링시의 손상을 방지하여 수율을 향상시키는 것이 가능하게 된다.
다음에, 도 6(11), (12)에 나타낸 바와 같이, 배선층(6)을 형성한 후, 필요에 따라서 소망한 개소에 솔더 레지스트(4)나 보호 도금(8)을 형성한다. 보호 도금(8)으로서는, 배선판의 접속 단자의 보호 도금(8)으로서 이용되는 니켈 도금과 금 도금이 바람직하다.
다음에, 도 7(13)에 나타낸 바와 같이, 필요에 따라서 다시 상층의 배선층의 소망한 위치에, 예비 땜납(19)을 형성해도 된다. 예비 땜납(19)은, 땜납 페이스트를 인쇄하여 리플로우하는 방법 등에 의해서 형성할 수 있다. 이와 같이, 지지 기판 부착 배선판(22)의 상태에서, 예비 땜납의 형성을 행함으로써, 배선판 단독으로는, 땜납 리플로우시의 가열에서 휨이나 변형이 생기기 쉬운 경우에서도, 휨이나 변형을 억제 가능하게 되어, 실장시의 수율이 향상한다. 또한, 예비 땜납(19)을 배선판측에 설치함으로써, 반도체소자(7)를 실장하는 공정에서의 땜납 부여 공정을 생략할 수 있어, 공정수 저감이 가능하게 된다.
다음에, 도 7(14)에 나타낸 바와 같이, 반도체소자(7)의 탑재(25는 범프) 및 봉지 수지(23)에 의한 봉지를 행하여, 지지 기판 부착 반도체 패키지(24)를 형성한다. 이와 같이, 지지 기판 부착 배선판(22)을 이용하여, 지지 기판(17)을 설치한 그대로 반도체소자(7)의 탑재나 봉지를 행함으로써, 배선판이 얇고 강성을 가지지 않는 경우나, 휨ㆍ변형을 일으키기 쉬운 경우에서도, 지지 기판(17)이 강성을 확보하여, 휨ㆍ변형을 억제하므로, 실장 수율이 개선된다.
다음에, 도 8(15)에 나타낸 바와 같이, 지지 기판 부착 반도체 패키지(24)에 있어서, 지지체 금속박 부착 복합 금속층(9)의 금속층(A11)과 지지체 금속박(또는 금속층(C))(12)와의 계면에서, 반도체 패키지(26)를 금속층(A11)과 함께 지지 기판(17)으로부터 물리적으로 박리하여 분리한다. 즉, 지지 기판 부착 반도체 패키지(24)로부터, 지지 기판(17)의 금속층(A11)을 반도체 패키지(26)측에 남겨서, 금속층(A11)과 금속층(C12)과의 사이의 박리층(14)과 함께 지지 기판(17)을 박리한다.
다음에, 도 8(16)에 나타낸 바와 같이, 분리한 반도체 패키지(26)의 저면에 남은 금속층(A11)을 에칭 등에 의해 제거하여, 상기 패턴 도금(18)을 상기 절연층(3)의 표면에 노출시켜, 도체 패턴(2)을 형성한다. 이것에 의해, 도체 패턴(2)을 형성할 때에, 도체 패턴(2)의 측면이 에칭에 의해서 침식되지 않기 때문에, 언더 컷이 생기지 않으므로, 미세한 도체 패턴(2)를 형성할 수 있다. 또한, 본 발명에서 형성되는 도체 패턴(2)은, 절연층(3)에 매립된 상태로 되기 때문에, 도체 패턴(2)의 저면 뿐만 아니라, 양측의 측면도 절연층(3)과 밀착하고 있기 때문에, 미세 회로이어도, 충분한 밀착성을 확보할 수 있다. 더욱이, 금속층(A11)으로서 두께 1㎛~5㎛의 극박 동박을 이용한 경우는, 근소한 에칭량에서도 금속층(A11)을 제거할 수 있기 때문에, 절연층(3)에 매립되고, 절연층(3)으로부터 노출한 도체 패턴(2)의 표면은 평탄하고, 접속 신뢰성을 확보할 수 있어, 접속 단자로서 이용되는데도 적합하다.
본 발명의 지지체 금속박 부착 복합 금속층을 이용함으로써, 한 장의 지지체 금속박 부착 복합 금속층에 의해 복수의 배선판을 제조하는 것이 가능하게 되는 것 및 도체 패턴 형성 공정이나 실장 공정에서의 수율 향상을 도모하는 것이 가능하게 되는 것에 의해, 배선판이나 반도체 패키지의 제조할 때에 생기는 폐기물을 감소시켜, 지구 환경에 있어서 바람직한 지지체 금속박 부착 복합 금속층, 이를 이용한 배선판과 그 제조방법, 이 배선판을 이용한 반도체 패키지의 제조방법을 제공할 수 있다.
도 1은, 본 발명의 지지체 금속박 부착 복합 금속층의 단면도이다.
도 2는, 본 발명의 배선판의 제조방법의 일부를 나타내는 플로우도이다.
도 3은, 본 발명의 배선판의 제조방법의 일부를 나타내는 플로우도이다.
도 4는, 본 발명의 배선판의 제조방법의 일부를 나타내는 플로우도이다.
도 5는, 본 발명의 배선판의 제조방법의 일부를 나타내는 플로우도이다.
도 6은, 본 발명의 배선판의 제조방법의 일부를 나타내는 플로우도이다.
도 7은, 본 발명의 배선판 및 반도체 패키지의 제조방법의 일부를 나타내는 플로우도이다.
도 8은, 본 발명의 반도체 패키지의 제조방법의 일부를 나타내는 플로우도이다.
실시예
이하, 본 발명을 실시예에 의해서 구체적으로 설명하지만, 본 발명은 이들의 실시예로 한정되는 것은 아니다.
1. 지지체 금속박 부착 복합 금속층의 제조
지지체 금속박으로서는 두께 18㎛의 전해동박을 이용하고, 전처리로서 황산 30g/L로 산세정을 행하고, 다음에 광택면의 표면에 박리층을 형성한다(Ni 30g/L, Mo 3.Og/L, 시트르산 30g/L)의 조성을 가지는 욕(浴)에서 금속 산화물층을 형성시킨다. 또 금속 산화물량의 조정은 전류에서 행한다.
다음에 금속층이지만(황산동 200g/L, 황산 100g/L)의 욕에서, 전해 도금을 행하여 5㎛까지 도금을 실시했다.
금속 산화물층 및 금속층의 형성을 소정 회수 행한 후, 최상층에만 크로메이트 처리를 행했다. 얻어진 지지체 금속박 부착 복합 금속층의, 금속층 마다의 박리 강도를 측정했다. 또한, 이 지지체 금속박 부착 복합 금속층을 300℃에서 5시간 가열하고, 층 마다 박리 강도를 측정하여, 그 변화율을 구했다. 또, 박리 강도의 조정은, 금속 산화물층의 두께로 행했다. 박리 강도의 측정 결과를 표 1에 나타냈다.
표 1에 나타낸 지지체 금속박 부착 복합 금속층(A) 및 B는, 구체적으로는 이하의 (실시예 1) 및 (실시예 2)와 같이 하여 제조했다.
(실시예 1)
지지체 금속박 부착 복합 금속층(A)의 제조
(1) 지지체 금속박으로서 두께 18㎛의 전해동박을 이용하여, 황산 30g/L에 60초 침지하여 산세정 후에 유수로 30초간 수세를 행했다.
(2) 세정한 전해동박을 음극으로 히야, 산화이리듐 코팅을 실시한 Ti 극판을 양극으로 하여, 황산니켈 6수화물 30g/L, 몰리브덴산나트륨 2수화물 3.Og/L, 시트르산3나트륨 2수화물 30g/L, pH6.0, 액 온도 30℃의 욕에서 전해동박의 광택면에 전류 밀도 20A/dm2로 5초간 전해 처리하여, 니켈과 몰리브덴으로 이루어지는 금속 산화물을 함유하는 박리층 1을 형성했다.
(3) 박리층 1을 형성 후의 표면에, 황산동 5수화물 200g/L, 황산 100g/L, 액 온도 40℃의 욕에서, 산화이리듐 코팅을 실시한 Ti 극판을 양극으로 하여, 전류 밀도 4A/dm2로 340초간 전해 도금을 행하여 두께 5㎛의 금속층 1을 형성했다.
(4) 금속층 1을 형성 후의 표면에 (2)와 동일한 욕을 이용하여, 전류 밀도 10A/dm2로 10초간 전해 처리하고, 니켈과 몰리브덴으로 이루어지는 금속 산화물을 함유하는 박리층 2를 형성했다.
(5) 박리층 2를 형성 후의 표면에 (3)과 동일한 욕을 이용하여, 전류 밀도 4A/dm2로 340초간 전해 도금을 행하여 두께 5㎛의 금속층 2를 형성했다.
(6) 금속층 2를 형성 후의 표면에 (2)와 동일한 욕을 이용하여, 전류 밀도 5A/dm2로 20초간 전해 처리하고, 니켈과 몰리브덴으로 이루어지는 금속 산화물을 함유하는 박리층 3을 형성했다.
(7) 박리층 3을 형성 후의 표면에 (3)과 동일한 욕을 이용하여, 전류 밀도 4A/dm2로 340초간 전해 도금을 행하여 두께 5㎛의 금속층 3을 형성했다.
(8) 금속층 3을 형성 후의 표면에 (2)와 동일한 욕을 이용하여, 전류 밀도 2A/dm2로 50초간 전해 처리하고, 니켈과 몰리브덴으로 이루어지는 금속 산화물을 함유하는 박리층 4를 형성했다.
(9) 박리층 4를 형성 후의 표면에 (3)과 동일한 욕을 이용하여, 전류 밀도 4A/dm2로 340초간 전해 도금을 행하여 두께 5㎛의 금속층 4를 형성했다.
(10) 금속층 4를 형성 후의 표면에, 황산동 5수화물 150g/L, 황산 100g/L, 액 온도 30℃로 조정한 도금욕(한계 전류 밀도 15A/dm2)을 이용하여 1 전류 밀도 30A/dm2로 3초간 전해 처리하고, 2 전류 밀도 5A/dm2로 80초간 전해 처리하여 코브상의 동입자로 이루어지는 조화층을 형성했다.
(11) 다음에 조화층을 형성 후의 표면에, 중크롬산나트륨 2수화물 3.5g/L, pH4.0, 액 온도 28℃로 조정한 수용액을 이용하여 전류 밀도 0.5A/dm2로 2.5초간 전해 처리하여, 조화층상에 크로메이트층을 형성했다.
(12) 크로메이트층을 형성한 표면에, 3-글리시독시프로필트리메톡시실란 0.1중량%의 수용액에 침지 후, 즉시 80℃에서 건조하여, 크로메이트층상에 실란 커플링제 처리층을 형성했다.
(실시예 2)
지지체 금속박 부착 복합 금속층(B)의 제조
(1) 지지체 금속박으로서 두께 18㎛의 전해동박을 이용하고, 황산 30g/L에 60초 침지하여 산세정 후에 유수로 30초간 수세를 행했다.
(2) 세정한 전해동박을 음극으로 하고, 산화이리듐 코팅을 실시한 Ti 극판을 양극으로 하여, 황산니켈 6수화물 30g/L, 몰리브덴산나트륨 2수화물 3.Og/L, 시트르산3나트륨 2수화물 30g/L, pH6.0, 액 온도 30℃의 욕에서 전해동박의 광택면에 전류 밀도 25A/dm2로 4초간 전해 처리하고, 니켈과 몰리브덴으로 이루어지는 금속 산화물을 함유하는 박리층 1을 형성했다.
(3) 박리층 1을 형성 후의 표면에, 황산동 5수화물 200g/L, 황산 100g/L, 액 온도 40℃의 욕에서, 산화이리듐 코팅을 실시한 Ti 극판을 양극으로 하여, 전류 밀도 4A/dm2로 340초간 전해 도금을 행하여 두께 5㎛의 금속층 1을 형성했다.
(4) 금속층 1을 형성 후의 표면에 (2)와 동일한 욕을 이용하여, 전류 밀도 20A/dm2로 5초간 전해 처리하고, 니켈과 몰리브덴으로 이루어지는 금속 산화물을 함유하는 박리층 2를 형성했다.
(5) 박리층 2를 형성 후의 표면에 (3)과 동일한 욕을 이용하여, 전류 밀도 4A/dm2로 340초간 전해 도금을 행하여 두께 5㎛의 금속층 2를 형성했다.
(6) 금속층 2를 형성 후의 표면에 (2)와 동일한 욕을 이용하여, 전류 밀도 10A/dm2로 10초간 전해 처리하고, 니켈과 몰리브덴으로 이루어지는 금속 산화물을 함유하는 박리층 3을 형성했다.
(7) 박리층 3을 형성 후의 표면에 (3)과 동일한 욕을 이용하여, 전류 밀도 4A/dm2로 340초간 전해 도금을 행하여 두께 5㎛의 금속층 3을 형성했다.
(8) 금속층 3을 형성 후의 표면에 (2)와 동일한 욕을 이용하여, 전류 밀도 2.5A/dm2로 40초간 전해 처리하고, 니켈과 몰리브덴으로 이루어지는 금속 산화물을 함유하는 박리층 4를 형성했다.
(9) 박리층 4를 형성 후의 표면에 (3)과 동일한 욕을 이용하여, 전류 밀도 4A/dm2로 340초간 전해 도금을 행하여 두께 5㎛의 금속층 4를 형성했다.
(10) 금속층 4의 표면에 실시예 1의 (10)으로부터 (12)와 동일한 처리를 실시하고, 조화층, 크로메이트층 및 실란 커플링제 처리층을 순차 형성했다.
2. 박리성의 평가
최상층 표면을 황산으로 세정, 표면의 수분을 제거하고, 폴리이미드 전구체(우베고산 주식회사제 상품명: U-바니스-A)를 두께 50㎛로 도포하고, 예비 건조 후에 300℃에서 2시간 큐어하여, 폴리이미드로 했다. 뒤이어, 이 금속층 부착 폴리이미드를 하층의 금속층으로부터 박리했다. 더욱이, 이 노출한 금속층에 동일하게 폴리이미드를 형성하여, 순차 박리를 반복했다. 박리성을 육안으로 평가한 결과를 표 1에 나타냈다.
항목
 지지체 금속박 부착 복합 금속층(A)
 지지체 금속박 부착 복합 금속층 B
초기의
박리 강도		 박리 강도
변화율		 박리성 초기의
박리 강도		 박리 강도
변화율		 박리성
지지체 금속박과
그 위의 금속층 1		 46.9 9 ○ 68.4 5 ○
금속층 1과
그 위의 금속층 2		 29.1 13 ○ 46.9 8 ○
금속층 2와
그 위의 금속층 3		 15.3 21 ○ 28.1 11 ○
금속층 3과
그 위의 금속층 4		 2.2 5 ○ 3.6 6 ○
초기의 박리 강도: N/m, 박리 강도의 변화율%
3. 배선판의 제조
(실시예 3)
우선, 도 1에 나타낸 바와 같이, 지지체 금속박(또는 금속층(C)이라고 하는 경우가 있다.)(12)과 박리층(14)과 금속층(A11)과 박리층(13)과 금속층(B10)을, 이 순서로 하측으로부터 적층한 지지체 금속박 부착 복합 금속층(9)을 준비했다. 이 실시예에서는, 표 1의 지지체 금속박 부착 복합 금속층(9)과 동일한 조건에서 지지체 금속박 부착 복합 금속층(9)을 제작했지만, 금속층의 수는, 지지체 금속박(금속층(C))(12)와 금속층(A11)과 금속층(B10)의 3층이다. 각 금속층의 박리 강도는, 표 1의 지지체 금속박 부착 복합 금속층(9)의 제조 조건을 참고로 하여 조정했다. 금속층의 박리 강도로서는, 가열하기 전의 초기에 있어서, 금속층(B10)과 금속층(A11)과의 계면에서는 2N/m~50N/m, 금속층(A11)과 지지체 금속박(또는 금속층(C))(12)와의 계면에서는 10N/m~70N/m로 하고, 금속층(B10)과 금속층(A11)과의 계면의 박리 강도가, 금속층(A11)과 지지체 금속박(또는 금속층(C))(12)과의 계면의 박리 강도보다 5N/m~20N/m 작아지도록 했다.
이하의 도 2~도 8에서는, 도 1과 동일하게, 금속층(B10)과 금속층(A11)과의 사이에는 박리층(13)을, 금속층(A11)과 금속층(C12)과의 사이에 박리층(14)을 설치하고 있지만, 도시를 생략한다. 다음에, 도 2(1)에 나타낸 바와 같이, 지지체 금속박 부착 복합 금속층(9)의 지지체 금속박(또는 금속층(C))(12)측과, 기재(16)로 이루어지는 유리 에폭시제의 프리프레그와, 금속박(15)로 이루어지는 동박을, 열프레스를 이용하여 적층하고, 지지 기판(17)을 형성했다.
다음에, 도 2(2)에 나타낸 바와 같이, 지지체 금속박 부착 복합 금속층(9)의 금속층(B10)과 금속층(A11)과의 계면에서, 금속층(B10)을 물리적으로 박리했다. 금속층(B10)의 표면에는, 적층시에 기재(16)의 재료로 되는 프리프레그 등으로부터의 수지가루 등의 이물이 부착하고 있었지만, 금속층(B10)을 박리하여 제거하는 것에 의해, 수지가루 등의 이물이 부착하고 있지 않은 금속층(A11)을 준비할 수 있었다.
다음에, 도 2(3)에 나타낸 바와 같이, 지지 기판(17)에 남은 금속층(A11)상에, 감광성의 도금 레지스트를 형성하고, 황산동 전기 도금을 이용하여 패턴 도금(18)을 행했다.
다음에, 도 3(4)에 나타낸 바와 같이, 패턴 도금(18)을 포함한 금속층(A11)상에, 에폭시계의 접착 시트와 동박을 열프레스로 적층하여 절연층(3)과 도체층(20)을 형성하여, 지지 기판 부착 배선판(22)을 제작했다.
다음에, 도 3(5), (6)에 나타낸 바와 같이, 컨포멀 공법을 이용하여 층간 접속공(21)을 형성한 후, 이 층간 접속공(21) 내에 박부 무전해 동도금을 행한 후, 도금 레지스트를 형성하여 패턴 전기동도금을 행하고, 도금 레지스트 박리 후에 에칭에 의해서 여분의 개소의 도체층(20)을 제거함으로써, 층간 접속(5)과 배선층(6)을 형성했다.
다음에, 도 4(7), (8) 및 도 5(9), (10)에 나타낸 바와 같이, 배선층(6)이나 층간 접속(5)의 위에, 절연층(3), 도체층(20), 패턴 도금(18)을 더 형성하고, 도 3(5), (6)의 때와 동일하게 하여, 소망한 층 수로 되도록, 배선층(6)이나 층간 접속(5)을 형성했다.
다음에, 도 6(11), (12)에 나타낸 바와 같이, 배선층(6)을 형성한 후, 솔더 레지스트(4)와 보호 도금(8)을 형성했다. 보호 도금(8)으로서는, 배선판의 접속 단자의 보호 도금(8)으로서 이용되는 니켈 도금과 금도금을 이용했다.
다음에, 도 7(13)에 나타낸 바와 같이, 다시 상층의 배선층(6)의 소정의 위치에, 예비 땜납(19)을 형성했다. 예비 땜납(19)은, 땜납 페이스트를 인쇄하여 리플로우하는 방법에 의해 형성했다.
4. 반도체 패키지의 제조
(실시예 4)
다음에, 도 7(14)에 나타낸 바와 같이, 반도체소자(7)의 탑재 및 봉지 수지(23)에 의한 봉지를 행하여, 지지 기판 부착 반도체 패키지(24)를 형성했다.
다음에, 도 8(15)에 나타낸 바와 같이, 지지 기판 부착 반도체 패키지(24)에 있어서, 지지체 금속박 부착 복합 금속층(9)의 금속층(A11)과 지지체 금속박(또는 금속층(C))(12)와의 계면에서, 반도체 패키지(26)를 금속층(A11)과 함께 지지 기판(17)으로부터 물리적으로 박리하여 분리했다. 즉, 지지 기판 부착 반도체 패키지(24)로부터, 지지 기판(17)의 금속층(A11)을 반도체 패키지(26)측에 남겨서, 금속층(A11)과 금속층(C12)과의 사이의 박리층(14)과 함께 지지 기판(17)을 박리했다.
다음에, 도 8(16)에 나타낸 바와 같이, 분리한 반도체 패키지(26)의 저면에 남은 금속층(A11)을 에칭 등에 의해 제거하여, 상기 패턴 도금(18)을 상기 절연층(3)의 표면에 노출시켜, 도체 패턴(2)을 형성했다.
2 : 도체 패턴
3 : 절연층
4 : 솔더레지스트
5 : 층간접속
6 : 배선층
7 : 반도체소자
8 : 보호 도금
9 : 지지체 금속박 부착 복합 금속층
10 : 금속층(B)
11 : 금속층(A)
12 : 지지체 금속박 또는 금속층(C)
13 : 박리층
14 : 박리층
15 : 금속박
16 : 기재
17 : 지지 기판
18 : 패턴 도금
19 : 예비 땜납
20 : 도체층
21 : 층간 접속공
22 : 지지 기판 부착 배선판
23 : 봉지 수지
24 : 지지 기판 부착 반도체 패키지
25 : 범프
26 : 반도체 패키지

Claims (11)

  1. 지지체 금속박인 최하층 금속층과 2층 이상의 금속층으로 이루어지는 복수의 금속층이, 이웃하는 금속층 사이에 박리층을 개재하여 적층되어 이루어지는 지지체 금속박 부착 복합 금속층으로서, 최하층 금속층과 최상층의 금속층과의 사이에 위치하는 각 금속층(A)과, 그 상면의 박리층을 개재하여 인접하는 금속층(B)과의 사이의 박리 강도가, 금속층(A)과, 그 하면의 박리층을 개재하여 인접하는 금속층(C)과의 사이의 박리 강도보다도 작은 것을 특징으로 하는 지지체 금속박 부착 복합 금속층.
  2. 제 1항에 있어서, 최하층 금속층과 최상층의 금속층과의 사이에 위치하는 각 금속층(A)과, 그 상면의 박리층을 개재하여 인접하는 금속층(B)과의 사이의 박리 강도가, 금속층(A)과, 그 하면의 박리층을 개재하여 인접하는 금속층(C)과의 사이의 박리 강도보다도, 5N/m에서 20N/m 작은 것을 특징으로 하는 지지체 금속박 부착 복합 금속층.
  3. 제 1항 또는 제 2항에 있어서, 박리층을 개재하여 인접하는 2개의 금속층 사이의 박리 강도의 300℃에서 5시간 가열한 전후의 변화율이 25% 이하인 것을 특징으로 하는 지지체 금속박 부착 복합 금속층.
  4. 제 1항 또는 제 2항에 기재된 지지체 금속박 부착 복합 금속층의 최상층의 금속층 위에 패턴 도금을 행하고(a), 이 패턴 도금을 포함하는 금속층 위에 폴리이미드 전구체를 도포하고(b), 예비 건조와 큐어를 행하여 폴리이미드로 한 후(c), 이 금속층 부착 폴리이미드를 상기 최상층의 하층의 금속층으로부터 박리하고(d), 이 금속층 부착 폴리이미드에 남은 금속층을 제거하여 상기 패턴 도금을 폴리이미드로부터 노출시켜, 도체 패턴을 형성하고(e), 상기 금속층 부착 폴리이미드를 박리한 후에 남은 지지체 금속박 부착 복합 금속층의 최상층 표면에 대해서, 상기 (a)부터 (e)를 순차 반복하여, 복수 매의 배선판을 형성하는 것을 특징으로 하는 배선판의 제조방법.
  5. 제 1항 또는 제 2항에 기재된 지지체 금속박 부착 복합 금속층으로서, 지지체 금속박인 금속층(C), 금속층(C)에 박리층을 개재하여 인접하는 금속층(A), 및, 금속층(A)에 박리층을 개재하여 인접하는 금속층(B)을 가지는 지지체 금속박 부착 복합 금속층의 지지체 금속박측과 기재를 적층하여 지지 기판을 형성하는 공정과, 금속층(B)과 금속층(A)과의 사이의 박리층과 함께, 상기 금속층(A)의 표면으로부터 금속층(B)을 박리하는 공정과, 상기 지지 기판에 남은 금속층(A) 위에 패턴 도금을 행하는 공정과, 상기 패턴 도금을 포함하는 금속층(A) 위에 절연층과 배선층을 형성하여, 지지 기판 부착 배선판을 형성하는 공정을 가지는 배선판의 제조방법.
  6. 제 5항에 기재된 배선판의 제조방법에 있어서, 지지 기판 부착 배선판을 형성하는 공정 후, 최상층의 배선층에 예비 땜납을 형성하는 공정을 더 가지는 것을 특징으로 하는 배선판의 제조방법.
  7. 제 5항에 기재된 배선판의 제조방법에 의해 제조된 지지 기판 부착 배선판.
  8. 제 5항에 기재된 배선판의 제조방법에 의해 제조된 지지 기판 부착 배선판에 반도체소자를 탑재하고 봉지하여, 지지 기판 부착 반도체 패키지를 형성하는 공정과, 상기 지지 기판 부착 반도체 패키지로부터, 지지 기판의 금속층(A)을 반도체 패키지 측에 남겨서, 금속층(A)과 금속층(C)과의 사이의 박리층과 함께 지지 기판을 박리하는 공정과, 상기 반도체 패키지측에 남은 금속층(A)을 제거하여 패턴 도금을 절연층의 표면에 노출시켜, 도체 패턴을 형성하는 공정을 가지는 반도체 패키지의 제조방법.
  9. 제 1항 또는 제 2항에 기재된 지지체 금속박 부착 복합 금속층의 지지체 금속박측과, 절연층으로 이루어지는 기재를 적층하여 형성되는 지지 기판.
  10. 제 9항에 있어서, 절연층으로 이루어지는 기재가, 유리 에폭시 또는 유리 폴리이미드인 지지 기판.
  11. 제 9항에 있어서, 지지체 금속박 부착 복합 금속층의 박리층을 개재하여 인접하는 2개의 금속층 사이의 박리 강도의 300℃에서 5시간 가열한 전후의 변화율이, 25% 이하인 지지 기판.
KR1020127020047A 2010-03-30 2011-03-28 지지체 금속박 부착 복합 금속층, 이것을 이용한 배선판과 그 제조방법, 이 배선판을 이용한 반도체 패키지의 제조방법 KR101423852B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2010-077334 2010-03-30
JP2010077334 2010-03-30
JPJP-P-2010-198620 2010-09-06
JP2010198620A JP5473838B2 (ja) 2010-03-30 2010-09-06 支持体金属箔付き複合金属層、これを用いた配線板とその製造方法、この配線板を用いた半導体パッケージの製造方法
PCT/JP2011/057556 WO2011122532A1 (ja) 2010-03-30 2011-03-28 支持体金属箔付き複合金属層、これを用いた配線板とその製造方法、この配線板を用いた半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
KR20120115351A KR20120115351A (ko) 2012-10-17
KR101423852B1 true KR101423852B1 (ko) 2014-07-25

Family

ID=44712228

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127020047A KR101423852B1 (ko) 2010-03-30 2011-03-28 지지체 금속박 부착 복합 금속층, 이것을 이용한 배선판과 그 제조방법, 이 배선판을 이용한 반도체 패키지의 제조방법

Country Status (4)

Country Link
JP (1) JP5473838B2 (ko)
KR (1) KR101423852B1 (ko)
TW (1) TWI516178B (ko)
WO (1) WO2011122532A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5672524B2 (ja) * 2010-07-02 2015-02-18 日立化成株式会社 半導体素子搭載用パッケージ基板の製造方法
JP5903920B2 (ja) * 2012-02-16 2016-04-13 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法
TWI527173B (zh) 2013-10-01 2016-03-21 旭德科技股份有限公司 封裝載板
KR20160089364A (ko) * 2013-11-22 2016-07-27 미쓰이금속광업주식회사 매설 회로를 구비하는 프린트 배선판의 제조 방법 및 그 제조 방법으로 얻어지는 프린트 배선판
JP6592983B2 (ja) * 2015-06-23 2019-10-23 日立化成株式会社 基板製造用キャリア部材及び基板の製造方法
JP6880661B2 (ja) * 2016-11-04 2021-06-02 昭和電工マテリアルズ株式会社 半導体用仮固定材及びそれを用いた半導体装置の製造方法。
KR20230104908A (ko) * 2020-11-11 2023-07-11 미쓰이금속광업주식회사 배선 기판의 제조 방법
TWI759095B (zh) 2021-02-04 2022-03-21 欣興電子股份有限公司 封裝結構及其製作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955575A (ja) * 1995-08-10 1997-02-25 Mitsui Toatsu Chem Inc 積層体

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02113591A (ja) * 1988-10-22 1990-04-25 Matsushita Electric Works Ltd 印刷配線板の製造方法
DE19910482A1 (de) * 1999-03-10 2000-05-04 Stp Elektronische Systeme Gmbh Verfahren zur Herstellung von Leiterplatten-Schaltungsebenen
JP2005260058A (ja) * 2004-03-12 2005-09-22 Furukawa Circuit Foil Kk キャリア付き極薄銅箔、キャリア付き極薄銅箔の製造方法および配線板
TW200804626A (en) * 2006-05-19 2008-01-16 Mitsui Mining & Smelting Co Copper foil provided with carrier sheet, method for fabricating copper foil provided with carrier sheet, surface-treated copper foil provided with carrier sheet, and copper-clad laminate using the surface-treated copper foil provided with carrier she

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955575A (ja) * 1995-08-10 1997-02-25 Mitsui Toatsu Chem Inc 積層体

Also Published As

Publication number Publication date
TWI516178B (zh) 2016-01-01
JP5473838B2 (ja) 2014-04-16
KR20120115351A (ko) 2012-10-17
JP2011228613A (ja) 2011-11-10
TW201212743A (en) 2012-03-16
WO2011122532A1 (ja) 2011-10-06

Similar Documents

Publication Publication Date Title
KR101423852B1 (ko) 지지체 금속박 부착 복합 금속층, 이것을 이용한 배선판과 그 제조방법, 이 배선판을 이용한 반도체 패키지의 제조방법
JP5896200B2 (ja) 半導体素子搭載用パッケージ基板の製造方法
US7180006B2 (en) Tape substrate and method for fabricating the same
JP4741616B2 (ja) フォトレジスト積層基板の形成方法
US20070101571A1 (en) Printed wiring board, its manufacturing method and circuit device
EP2747529B1 (en) Wiring board
JP4705143B2 (ja) 印刷回路基板の製造方法
US20140096380A1 (en) Hybrid heat-radiating substrate and method of manufacturing the same
KR101585305B1 (ko) 반도체 소자 탑재용 패키지 기판의 제조 방법, 반도체 소자 탑재용 패키지 기판 및 반도체 패키지
JP2012216824A (ja) 半導体素子搭載用パッケージ基板の製造方法
CN102714915A (zh) 电子电路及其形成方法以及电子电路形成用覆铜层压板
US20110303437A1 (en) Heat-radiating substrate and method of manufacturing the same
JP2000036521A (ja) 電子部品実装用フィルムキャリアテ―プおよびその製造方法
US9935043B1 (en) Interconnection substrate and semiconductor package
JP5672524B2 (ja) 半導体素子搭載用パッケージ基板の製造方法
JP2005340382A (ja) フレキシブルプリント配線板及びそのフレキシブルプリント配線板の製造方法
JP5716948B2 (ja) 半導体素子搭載用パッケージ基板の製造方法
JP3630398B2 (ja) 電子部品実装用フィルムキャリアテープの製造方法
KR101966322B1 (ko) 금속 적층판 및 그 제조방법
JP2014072326A (ja) 半導体素子搭載用パッケージ基板及びその製造方法
WO2010021278A1 (ja) 熱膨張係数の異なる樹脂フィルムを積層させた多層積層回路基板
JP2011159695A (ja) 半導体素子搭載用パッケージ基板及びその製造方法
JP2006019321A (ja) 回路基板及びその製造方法
JP2004297102A (ja) 電子部品実装用フィルムキャリアテープの製造方法
KR20170093058A (ko) 전사형 전극 패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant