TWI501289B - A plasma processing method and a plasma processing apparatus - Google Patents

A plasma processing method and a plasma processing apparatus Download PDF

Info

Publication number
TWI501289B
TWI501289B TW102121544A TW102121544A TWI501289B TW I501289 B TWI501289 B TW I501289B TW 102121544 A TW102121544 A TW 102121544A TW 102121544 A TW102121544 A TW 102121544A TW I501289 B TWI501289 B TW I501289B
Authority
TW
Taiwan
Prior art keywords
pulse
frequency power
plasma processing
plasma
high frequency
Prior art date
Application number
TW102121544A
Other languages
English (en)
Other versions
TW201440111A (zh
Inventor
Satoru Muto
Tetsuo Ono
Yasuo Ohgoshi
Hirofumi Eitoku
Original Assignee
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Tech Corp filed Critical Hitachi High Tech Corp
Publication of TW201440111A publication Critical patent/TW201440111A/zh
Application granted granted Critical
Publication of TWI501289B publication Critical patent/TWI501289B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Description

電漿處理方法及電漿處理裝置
本發明是有關半導體元件的電漿處理方法及電漿處理裝置，特別是有關為了電漿處理的高精度化而將電漿脈衝調變的電漿處理方法及電漿處理裝置。
隨著半導體元件的微細化，被稱為Fin Field Effect Transistor(以下稱為Fin-FET)的3次元構造的電晶體開始量產化。對應於此，微細化的關鍵之乾蝕刻技術被要求更進一步的微細化、高長寬比(aspect)及以往的2次元構造的電晶體所沒有的複雜的形狀的高精度的蝕刻，需要突破技術。
並且，蝕刻中的長寬比等的加工形狀是隨時間而變化，存在對應於該形狀的最適的蝕刻條件，但以往的蝕刻方法大多是未按照形狀的變化而改變條件。
在蝕刻中使條件變化的先行技術，例如在專利文獻1是揭示具有第1電力施加工程及第2電力施加工程之矽構造體的製造方法，該第1電力施加工程是在利用蝕刻氣體及有機堆積物形成氣體交替導入而形成的電漿來 蝕刻矽基板的過程，使從該蝕刻的開始時既定時間對蝕刻氣體導入時的基板的施加電力形成一定，該第2電力施加工程是使該既定時間經過後對蝕刻氣體導入時的基板的施加電力隨時間而上昇。
並且，在專利文獻2是揭示將試料11的蝕刻期間例如分成2個，前半(數十秒)是進行使用脈衝放電的高電子溫度的蝕刻(模式1)，後半(數秒~20秒)是進行通常的低損傷蝕刻(模式2)。
[先行技術文獻] [專利文獻]
[專利文獻1]日本特開2009-239054號公報
[專利文獻2]日本特開平2-312227號公報
但，例如專利文獻1是以被稱為micro electro mechanical system(以下稱為MEMS)的微小的機械加工為目的，因此尺寸精度也是數微米級的控制，無法適用在所欲達到10nm水準的電晶體的閘極加工。
並且，在專利文獻2所記載的技術是以蝕刻速度的提升為目的，因此未考慮使時間變化的精度或放電的安定性亦即改變電力的範圍等。亦即，若使投入電漿的 電力變化，則在某值，電漿忽隱忽現而變不安定，在某值的前後產生蝕刻速度等的特性不連續性地變化的現象。這是因為隨著投入電力的變化，電漿密度變化而電磁波的傳導模式變化，或電漿中的電場分佈變化所引起。
而且，就蝕刻中使連續性施加的電力變化的技術而言，蝕刻速度等的特性某程度是以連續性變化為前提，若不連續地變化，則控制困難，無法取得所望的加工形狀。
本發明的目的是在於提供一種對應於10nm水準的微細加工之蝕刻技術。而且，確保蝕刻的安定性，實現再現性佳的微細加工。並且，本發明有鑑於該等，而提供一種隨著電漿處理時間的經過逐漸地使電漿的解離狀態變化，藉此可進行所望的電漿處理之電漿處理方法及電漿處理裝置。
本發明係一種電漿處理方法，係使用電漿處理裝置的電漿處理方法，該電漿處理裝置係具備：電漿處理室，其係電漿處理試料；第一高頻電源，其係供給電漿生成用的第一高頻電力；及第二高頻電源，其係對載置前述試料的試料台供給第二高頻電力，其特徵為： 藉由第一脈衝來調變前述第一高頻電力，隨電漿處理時間的經過逐漸地控制前述第一脈衝的負荷比，藉此將電漿的解離狀態控制成所望的解離狀態。
又，本發明係一種電漿處理裝置，係具備：電漿處理室，其係電漿處理試料；第一高頻電源，其係供給電漿生成用的第一高頻電力；第一脈衝產生器，其係產生用以調變前述第一高頻電力的第一脈衝；第二高頻電源，其係對載置前述試料的試料台供給第二高頻電力；及第二脈衝產生器，其係產生用以調變前述第二高頻電力的第二脈衝，其特徵為更具備：第一ON/OFF訊號產生器，其係產生控制前述第一高頻電源的ON及OFF的訊號；及第二ON/OFF訊號產生器，其係產生控制前述第二高頻電源的ON及OFF的訊號，前述第一脈衝的ON期間時，當前述第一高頻電源由前述第一ON/OFF訊號產生器接受OFF訊號時，前述第一高頻電源係停止第一高頻電力的供給。
本發明是隨著電漿處理時間的經過逐漸地使 電漿的解離狀態變化，藉此可進行所望的電漿處理。
101‧‧‧腔室
102‧‧‧晶圓
103‧‧‧試料台
104‧‧‧微波透過窗
105‧‧‧導波管
106‧‧‧磁控管
107‧‧‧螺線線圈
108‧‧‧靜電吸附電源
109‧‧‧第二高頻電源
110‧‧‧晶圓搬入口
111‧‧‧氣體導入口
112‧‧‧電漿
113‧‧‧第一高頻電源
114‧‧‧電力控制部
201‧‧‧微電腦
202‧‧‧時間變換部
203‧‧‧第一脈衝產生器
204‧‧‧第二脈衝產生器
205‧‧‧主時脈
206‧‧‧脈衝波形
207‧‧‧第一ON/OFF訊號產生器
208‧‧‧第二ON/OFF訊號產生器
401‧‧‧含氮矽膜
402‧‧‧多晶矽膜
403‧‧‧氧化膜
404‧‧‧矽基板
601‧‧‧矽溝
602‧‧‧氧化膜
603‧‧‧蝕刻殘留
圖1是表示用以實施本發明的電漿處理方法的電漿蝕刻裝置的一例的概略剖面圖。
圖2是表示電力控制部的方塊圖。
圖3是表示調變第一高頻電源的脈衝波形的圖。
圖4是表示實施例1的電漿蝕刻結果的圖。
圖5是表示本發明的負荷比的控制方法的圖。
圖6是表示實施例2的電漿蝕刻結果的圖。
圖7是表示藉由使脈衝調變的重複頻率變化來控制負荷比的例圖。
首先，一邊參照用以實施本發明的電漿蝕刻裝置的一例，一邊進行說明。圖1是在電漿生成手段利用微波及磁場的Electron Cyclotron Resonance(以下稱為ECR)型電漿蝕刻裝置的概略圖。
ECR型電漿蝕刻裝置是由：電漿處理室，亦即可將內部真空排氣的腔室101、及載置試料的晶圓102的試料台103、及設於腔室101的上面之石英製的微波透過窗104、及設於其上方的導波管105、及振盪微波的磁控管106、及對磁控管106供給高頻電力的第一高頻電源 113、及設在腔室101周圍的螺線線圈107、及連接至試料台103的靜電吸附電源108及第二高頻電源109所構成。
晶圓102是從晶圓搬入口110搬入至腔室101內之後，藉由靜電吸附電源108來靜電吸附於試料台103。其次，製程氣體會從氣體導入口111導入至腔室101內。腔室101內是藉由真空泵(圖示省略)來減壓排氣，調整成既定的壓力(例如0.1Pa~50Pa)。其次，藉由第一高頻電源113來對磁控管106供給高頻電力而從磁控管106振盪頻率2.45GHz的微波，經由導波管105來傳播至腔室101內。在此，第一高頻電源113是可將連續性的高頻電力或時間被調變的高頻電力供給至磁控管106。
利用微波與藉由螺線線圈107所產生的磁場的作用來激發處理氣體，在晶圓102上部的空間形成電漿112。另一方面，在試料台103，藉由第二高頻電源109來施加偏壓，電漿112中的離子會被垂直地加速射入至晶圓102上。並且，第二高頻電源109可將連續性的偏壓電力或時間被調變的偏壓電力施加於試料台103。藉由來自電漿112的自由基與離子的作用來異方性地蝕刻晶圓102。
電漿生成用電力或晶圓偏壓用電力是藉由電力控制部114來控制。在圖2顯示電力控制部114的構成。電漿蝕刻條件(以下稱為處方)是被輸入至微電腦201。有關電力的時間控制的部分的處方是由：蝕刻時間 Ts、時間變化的刻度ΔT、微波的脈衝調變頻率Fm及其初期負荷比Dms、蝕刻終了時的負荷比Dme、偏壓的脈衝調變頻率Fb、其初期負荷比Dbs、蝕刻終了時的負荷比Dbe的重複頻率及負荷比所構成。
微電腦201是計算從所被輸入的處方脈衝被調變之微波的負荷比的時間變化Dm(t)、及脈衝被調變之偏壓的負荷比的時間變化Db(t)。時間變化是可多次元式或以指數函數等任意的函數來使變化，但通常是一次式，亦即與時間成比例來使增減的控制即足夠。
其次，負荷比的時間變化是在時間變換部202變換成微波的開啟(ON)的時間Tmon(t)及關閉(OFF)的時間Tmoff(t)，偏壓的開啟(ON)的時間Tbon(t)及偏壓的關閉(OFF)的時間Tboff(t)的值，而Tmon(t)及Tmoff(t)會被送至第一脈衝產生器203，Tbon(t)及Tboff(t)會被送至第二脈衝產生器204。
第一脈衝產生器203是按照接受的訊號來產生將第一高頻電源113的輸出予以脈衝調變的訊號，第二脈衝產生器204是按照接受的訊號來產生將第二高頻電源109的輸出予以脈衝調變的訊號。並且，為了取第一高頻電源113與第二高頻電源109的輸出的同步，而設有主時脈205。主時脈205的振盪頻率是只要比脈衝頻率更充分大，多少皆可，但在本實施例是設為400kHz。
主時脈205的輸出會進入第一脈衝產生器203及第二脈衝產生器204，使產生脈衝波形的時機與主時脈 205的頻率同步，藉此取得電漿的調變與偏壓的調變的同步。而且，主時脈205的輸出也兼備第二高頻電源109的頻率，將第二脈衝產生器204與主時脈205的輸出予以乘算後的波形會在第二高頻電源109被放大，而施加於晶圓102。
其次，藉由圖3來說明將從第一高頻電源113供給的高頻電力予以調變的脈衝波形206。另外，圖3的脈衝波形及以下的動作說明是將數值簡略化成說明用。圖3是將蝕刻時間Ts設定為6s，將時間變化的刻度Td設定為1s，將微波的調變頻率Fm設定為0.5Hz，將初期負荷比Dms設定為100%，將終了時的負荷比Dme設定為50%時的脈衝波形。
依據此處方，微電腦201是Ts/Td=6，亦即分成6次，與時間成比例，使負荷比從100%減少至50%。亦即，微電腦201是算出每1s使負荷比減少10%。由於脈衝頻率Fm為0.5Hz，因此Td在1s之間產生兩次脈衝。亦即，脈衝波形是在最初1s間兩次發送負荷比100%，在其次的1s間兩次發送負荷比90%的脈衝，在其次的1s間兩次發送負荷比80%的脈衝，以下重複，在最後的1s間兩次發送負荷比50%的脈衝而終了。
磁控管106是按照此脈衝來將其輸出開啟/關閉(ON/OFF)而發送。磁控管的ON期間的高頻電力Pm是另外輸入處方，例如若將Pm設定為1000W，則平均高頻電力是在6s間以100W的刻度從1000W減少至 500W。另外，平均高頻電力是藉由Pm與負荷比的乘積來求取的值。
以上的動作是說明有關將從第一高頻電源113供給的高頻電力予以調變的情況，但在將從第二高頻電源109供給的高頻電力予以調變的情況也是進行同樣的動作。並且，從第一高頻電源113供給的高頻電力及從第二高頻電源109供給的高頻電力是可獨立控制，因此從第二高頻電源109供給的高頻電力是即使脈衝不調變連續輸出也無妨。
將測定以上那樣使微波的電力變化於蝕刻時間內時的放電的安定性之結果顯示於表1。在表1是以忽隱忽現的大小來評價目視之電漿發光強度的變化。氣體是使用Cl2 氣體、O2 氣體及HBr氣體的混合氣體，壓力是0.5Pa。將Pm設為1000W來改變負荷比而改變微波電力時是在全部的領域放電安定，但像以往那樣使Pm減少時是在700~800W發生放電不安定。亦即，以往方法是無法高精度的蝕刻。
又，有關Pm是若在連續放電時設定於安定地放電的值的範圍，則使與負荷比一起變化也無妨。產生放電不安定的微波電力是與氣體的種類及壓力等的放電條件有關，因此每次需要測定放電的安定性。
在此，○是放電安定，△是放電的忽隱忽現小，×是放電的忽隱忽現大。
並且，在第一高頻電源113有別於脈衝波形另外第一電源ON/OFF訊號產生器207的輸出進入，在第二高頻電源109有別於脈衝波形另外第二電源ON/OFF訊號產生器208的輸出會進入。這目的是為了安全，在電力控制部114發生異常而自第一脈衝產生器203、第二脈衝產生器204連續出現ON訊號時也獨立遮斷電力。
第一ON/OFF訊號產生器207是自處方於別系統進入蝕刻時間的資訊，控制第一高頻電源113的ON/OFF，第一高頻電源113是只在第一脈衝產生器203的脈衝為開啟(ON)且第一ON/OFF訊號產生器207的訊號為開啟(ON)時輸出。並且，第二ON/OFF訊號產生器208是自處方於別系統進入蝕刻時間的資訊，控制第二高頻電源109的ON/OFF，第二高頻電源109是只在第二脈衝產生器204的脈衝為開啟(ON)且第二ON/OFF訊號產生器208的訊號為開啟(ON)時輸出。藉由如此的構成，可防止蝕刻異常甚至電漿蝕刻裝置的破損事故。
[實施例1]
以下說明本發明的電漿蝕刻方法的具體的實施例。本實施例的電漿蝕刻處理是利用圖1所示的微波ECR電漿蝕刻裝置來進行。並且，本實施例是藉由電漿蝕刻來形成多晶矽(Poly-Si)閘極的例子。
蝕刻前的多晶矽閘極構造是如圖4(a)所示般，由上依序在第一膜層疊含氮矽膜401，在第二膜層疊多晶矽膜402，在第三膜層疊氧化膜403，及在第四膜層疊矽基板404之構造。並且，第一膜的含氮矽膜401是作為預先被圖案化成所望的尺寸的溝圖案之遮罩使用。
首先，根據表2所示那樣的第1步驟的蝕刻條件，像圖4(b)那樣以含氮矽膜401作為遮罩來將多晶矽膜402蝕刻至氧化膜403不露出的深度。
其次，表3所示那樣的第2步驟，最初的10 秒間是將脈衝調變的ON期間的微波電力及負荷比分別設定成1000W，100%，而將微波平均電力設為1000W。其次的10秒間是將脈衝調變的ON期間的微波電力及負荷比分別設定成1000W，90%，而將微波平均電力設為900W。再其次的10秒間是將脈衝調變的ON期間的微波電力及負荷比分別設定成1000W、80%，而將微波平均電力設為800W。
如此依序每10秒將脈衝調變的ON期間的微波電力維持於1000W而使負荷比降低，最後的10秒間將脈衝調變的ON期間的微波電力及負荷比分別設定成1000W，50%，而將微波平均電力設為500W。如此一邊調整負荷比，一邊每10秒使微波平均電力從1000W降低至500W，而蝕刻第1步驟後之多晶矽膜402的剩餘的膜。
進行上述第1步驟及第2步驟的蝕刻的結果，如圖4(d)所示般，可形成抑制氧化膜403的削去，且無對處理能力的影響及蝕刻殘留的處理。並且，可取得如此的效果的理由是是如以下般。
上述第2步驟是需要可與氧化膜403取選擇比高的條件，因此如表4所示般，若每10秒將負荷比維持於100%的狀態下使微波電力從1000W階段性地減少至500W的蝕刻條件來進行蝕刻，則像圖4(c)那樣發生多晶矽膜402不被蝕刻留下之處。在此，為了提高與氧化膜403的選擇比，而使微波電力階段性地減少的理由是因為若只在微波電力的1000W進行蝕刻，則難以抑制氧化膜403的切削，若只在微波電力的500W蝕刻，則雖切削抑制效果大，但蝕刻速率變慢，影響處理能力。亦即，為了兼顧氧化膜403的切削抑制及不影響處理能力。
並且，像圖4(c)那樣無法完全除去多晶矽膜402的理由，可思考是因為如表1所示般在使微波電力減少的途中放電成為不安定，蝕刻不進展所致。另一方面，表3所示那樣的第2步驟時，因為藉由負荷比的控制來使微波平均電力階段性地減少，所以第2步驟的期間之脈衝調變的ON期間的微波電力是被維持於1000W。又，如表1所示般，因為1000W的微波電力是放電安定領域的微波電力值，所以若將微波電力設於1000W，則放電安定。
因此，表3所示那樣的第2步驟的放電是使微波平均電力階段性地減少也持續安定。所以，藉由表3所示那樣的第2步驟來蝕刻，可取得圖4(d)那樣的蝕刻形狀。
以上，本實施例是使微波電力隨時間逐漸地變化時，使微波電力脈衝調變，將脈衝調變的ON期間的 微波電力值設定成電漿安定的領域的值來改變負荷比，藉由控制微波平均電力之電漿處理方法。並且，藉由本實施例，可一邊維持使電漿安定的狀態，一邊逐漸地使微波平均電力變化，因此可安定地進行高精度的蝕刻。
[實施例2]
以往技術是如專利文獻1所記載般，主要適用在MEMS。因此，加工的尺寸為0.5μm程度，比現在20~30nm水準的半導體元件的尺寸大。本發明當然MEMS也可適用，20nm以下的微細的蝕刻也可適用。本實施例是顯示長寬比為8，寬為20nm之矽的溝所埋入的氧化膜的回蝕(Etch Back)工程的適用例。
近年來，Fin-FET之類的3次元構造的電晶體被量產化。3次元構造元件的蝕刻是其製造工程也與以往的平面型的電晶體大不同，需要以往所無的技術。微細寬及高長寬比的溝圖案的回蝕也是其之一。在本實施例是必須不蝕刻矽來除去微細寬及高長寬比的溝內的氧化膜。
就如此的蝕刻而言，是可微調蝕刻成分及堆積性部分的氣體系為適，如此的氣體系有CHF3 氣體及H2 氣體CO氣體的混合氣體或C2 F6 氣體、H2 氣體及CO氣體的混合氣體。並且，在該等的混合氣體的CO氣體是亦可為CO2 氣體。又，亦可在該等的混合氣體添加Ar氣體、Xe氣體、Kr氣體等的稀有氣體或N2 氣體。在本實施例是如表5所示般使用Ar氣體、CHF3 氣體、CO氣體及H2 氣 體的混合氣體，且將壓力設為0.5Pa。並且，在表5的Toe是表示過蝕刻的時間，在本實施例是維持最終負荷比的狀態來進行過蝕刻於30s間。
微波電力是將脈衝調變的ON期間的微波電力設為800W，使負荷比從初期100%到終了時51%為止於蝕刻時間Ts的360s的期間以7.2s間隔變化。並且，偏壓電力是將脈衝調變的ON期間的偏壓電力設為200W，使負荷比從初期20%到終了時49%為止以和微波電力同時間間隔變化。將此情況的微波電力及偏壓電力的負荷比的 時間變化顯示於圖5。
微波電力的負荷比是每7.2s各減少1%，微波平均電力是從800W減少至408W。另一方面，偏壓電力的負荷比是每7.2s各增加0.5%，偏壓電力的平均電力是從16W增加至98W。以表5所示那樣的方法來蝕刻的結果，可取得圖6(b)所示那樣的所望蝕刻形狀。在此，圖6(a)是被埋入矽溝601的蝕刻前的氧化膜602的剖面圖。
另一方面，從初期狀態不改變負荷比來蝕刻時，像圖6(c)那樣產生即使延長蝕刻時間也無法除去的蝕刻殘留603。這是若蝕刻進展而溝的長寬比漸漸變大，則電漿中的附著係數大的自由基(例如CHx，CHFx等)會在到達至溝的底之前在溝的入口附近堆積，因此不能保持與蝕刻初期同特性。
因此，像本實施例那樣在蝕刻中，按照蝕刻形狀的變化來改變電漿的解離或偏壓的能量而提高加工精度的方法為有效。本實施例是隨時間縮小微波平均電力而抑制電漿的解離，亦即抑制解離進展而可附著係數大的自由基的比例，且逐漸地擴大偏壓電力的平均電力，而使離子能到達至溝底，藉此實現高長寬比的蝕刻。
另外，微波電力與偏壓電力的增減是與所使用的氣體系及蝕刻形狀有關，因此本發明並非限於本實施例。而且，有關偏壓電力，在ECR型電漿蝕刻裝置是形狀及選擇比的控制任務要比放電的不安定性還強，因此亦 可為使負荷比形成一定而改變脈衝調變的ON期間的電力之類的控制。並且，若改變微波電力、偏壓電力，且使氣體壓力、氣體組成變化，則可進行更高精度的蝕刻。
並且，在以上的實施例是預先設定蝕刻時間，但也有從電漿中的反應生成物的發光強度的變化來檢測出蝕刻的終點的情況。此情況是不設定蝕刻時間Ts，只要設定時間變化的刻度Td及負荷比的變化幅度來使負荷比變化而自發光強度決定蝕刻終了時間即可。亦可設定成只比預測的蝕刻終了時間短的時間的期間使負荷比變化，然後維持一定的負荷比，這個期間檢測出根據發光強度之蝕刻的終點。而且，亦可在蝕刻氣體混合電離能量不同的2種類以上的稀有氣體，隨時間經過改變其混合比。
[實施例3]
其次，說明有關電漿蝕刻時的課題之一的充電損傷的解決手段。例如，圖4所示的氧化膜403為層間絕緣膜等的蝕刻終止層時，充電損傷不成問題，但在閘極電極形成時，氧化膜403是相當於閘極絕緣膜。一旦在閘極絕緣膜加諸過度的電壓，則會產生絕緣破壞而成為充電損傷。
隨著將放電脈衝調變，電漿密度也急劇地變化。此時，放電從ON切換至OFF時，若對晶圓施加偏壓電力，則加諸於晶圓的電壓會隨電漿密度的急劇的降低而上昇成突波(spike)狀。此突波狀增加的電壓會被施加 於閘極絕緣膜，因此有可能發生充電損傷。
為了予以防止，只要使電漿的ON/OFF與偏壓的ON/OFF同步，且在電漿OFF時偏壓不會形成ON即可。例如，像圖5那樣，以偏壓電力的負荷比是經常比微波電力的負荷比小，且在電漿OFF時偏壓不會形成ON的方式使負荷比時間性地變化即可。
[實施例4]
在長寬比高的溝或孔，蝕刻速度降低的現象，一般有Reactive Ion Etch-lag(以下稱為RIE-lag)為人所知，是在不同的長寬比混在的圖案的加工成為障礙的現象。本實施例是說明有關為了改善此RIE-lag而適用本發明的例子。
若使隨蝕刻時間的經過脈衝被調變之電漿的負荷比變化，則在蝕刻中蝕刻速度也變化。一旦此變化與RIE-lag重疊，則蝕刻速度的變化會變更複雜，恐有形狀控制困難之虞。因此，最好即使改變負荷比也會抑制蝕刻速度的變化。為了予以實現，只要將電漿電力的負荷比的增減及偏壓電力的負荷比的增減控制成隨時間經過變化於相反方向即可。
例如圖5所示般使變化於電漿電力的負荷比隨時間經過減少(亦即蝕刻速度降低)的方向時，使變化於增加偏壓電力(亦即蝕刻速度增加)的方向，而使能相抵蝕刻速度的降低。並且，電漿電力的負荷比增加時是使 變化於令偏壓電力的負荷比降低的方向，而相抵蝕刻速度的變化。
[實施例5]
其次，說明有關隨著時間經過使負荷比變化的方法，有關與上述實施例不同的實施形態。在實施例4是敘述有關為了RIE-lag抑性而適用本發明的例子，但也有依用途而比RIE-lag對策更對別的特性放重點的情況。
例如圖7所示那樣若使電漿的ON期間(Tmon)形成一定而隨時間經過拉長OFF期間(Tmoff)(亦即縮小脈衝調變的頻率)，則可將電漿的ON狀態維持於一定而降低蝕刻速度。
通常，使微波電源形成開啟(ON)之後到電漿密度安定為止是有時間延遲。若將至安定為止的時間設為Tlag，則一旦改變電漿的ON期間Tmon，在ON期間Tlag所佔的比例(Tlag/Tmon)會變化，ON期間中的電漿狀態會改變。因此，需要更安定的蝕刻時，藉由使Tmon形成一定而改變Tmoff來使負荷比變化，可再現性佳改變蝕刻速度。
此方法是適於蝕刻大致終了(主蝕刻)而切換成除去一點點剩下的部分(過蝕刻)時慢慢地使蝕刻速度降低來提升蝕刻的連續性。並且，因使電漿急劇地變化成階梯狀而產生形狀階差等的弊害的情況，在本實施例也可抑制形狀階差。而且，藉由使OFF期間形成一定，使 ON期間變化來此改變負荷比的方法是適於藉由堆積性強的氣體OFF期間的自由基的堆積要比ON期間的電漿狀態更支配性的電漿來使蝕刻速度變化時。
另外，微波電力的脈衝調變及偏壓電力的脈衝調變皆本實施例可適用。
[實施例6]
就以上的實施例而言，負荷比的設定值等是以事前的提出條件來決定最適條件而將該條件適用於量產。另一方面，若預先求取利用干涉等的即時之膜厚計測器的蝕刻深度或電漿阻抗測定器的測定值與蝕刻形狀的相關時等是一邊計測蝕刻深度或電漿阻抗，一邊以蝕刻深度的計測值或阻抗的計測值的至少一個的計測值能夠成為所望的值之方式控制負荷比，藉此進行控制電漿的解離狀態之類的反饋控制，則即使腔室內的狀態等的電漿的環境經過時間變化，也可實現一定的品質的蝕刻。
以上，如上述般，本發明為了取得所望的電漿處理結果，而隨電漿處理時間的經過逐漸地控制電漿生成用的高頻電力的脈衝調變或偏壓電力的脈衝調變的至少一個的負荷比，藉此可隨電漿處理時間的經過逐漸地控制電漿的解離狀態。
並且，在實施例2是使電漿生成用的高頻電力的脈衝調變的負荷比隨電漿處理時間的經過逐漸地減少，使偏壓電力的脈衝調變的負荷比隨電漿處理時間的經 過逐漸地增加之例，但與實施例2的氣體系不同的氣體系時，使電漿生成用的高頻電力的脈衝調變的負荷比隨電漿處理時間的經過逐漸地增加，使偏壓電力的脈衝調變的負荷比隨電漿處理時間的經過逐漸地減少，藉此控制成所望的電漿的解離狀態。
又，負荷比的控制亦可為：在使脈衝調變的重複頻率形成一定的狀態下改變ON期間或OFF期間，藉此控制負荷比的手段，或在使脈衝調變的ON期間或OFF期間形成一定的狀態下改變脈衝調變的重複頻率，藉此控制負荷比的手段。
而且，本發明是根據蝕刻深度或電漿特性來控制負荷比，藉此控制電漿的解離狀態之反饋控制。
若依據本發明，改變電漿的解離狀態，亦即改變蝕刻氣體的解離的程度或電漿密度，則可改變有助於蝕刻的自由基及有助於堆積的自由基的比例、及其附著係數。蝕刻中的自由基是在半導體的微細的溝或孔等的側壁重複衝突及吸附而到達底，有助於底部分的蝕刻或堆積。一旦附著係數改變，則可到達的深度、或在側壁的吸附的分佈會改變。此自由基可到達的深度及在側壁吸附量的分佈會決定蝕刻形狀。因此，在按照蝕刻形狀的時間變化來改變電漿的解離狀態之下，可控制對應於其形狀的最適的電漿狀態。
又，本發明的適用方法是有預先藉由試驗晶圓的蝕刻來試行錯誤地使蝕刻條件最適化，而將最適化的 條件適用於量產的方法，及監視蝕刻深度或電漿的變化，而以能根據該狀態來使解離狀態變化的方式即時地適用的方法等。
以上，各實施例是說明有關利用微波之ECR方式的微波電漿蝕刻裝置的適用例，但本發明並非限於此，亦可適用於使用電容耦合型、感應耦合型的電漿生成手段之電漿蝕刻裝置。

Claims (20)

  1. 一種電漿處理方法，係使用電漿處理裝置來電漿處理試料的電漿處理方法，該電漿處理裝置係具備：電漿處理室，其係試料被電漿處理；第一高頻電源，其係供給電漿生成用的第一高頻電力；及第二高頻電源，其係對載置有前述試料的試料台供給第二高頻電力，其特徵為：藉由第一脈衝來調變前述第一高頻電力，在藉由一個或複數的集合體來構成電漿處理條件的步驟的期間內，使前述第一脈衝的負荷比隨電漿處理時間的經過逐漸地變化，而使電漿的解離狀態能夠成為所望的解離狀態。
  2. 如申請專利範圍第1項之電漿處理方法，其中，根據前述試料的蝕刻形狀來控制前述負荷比。
  3. 如申請專利範圍第1項之電漿處理方法，其中，前述脈衝的ON期間的第一高頻電力係設為可安定地生成電漿的電力。
  4. 如申請專利範圍第1項之電漿處理方法，其中，藉由第二脈衝來調變前述第二高頻電力，前述第二脈衝的ON期間，前述第一脈衝也為ON期間。
  5. 如申請專利範圍第1項之電漿處理方法，其中， 藉由第二脈衝來調變前述第二高頻電力，使前述第一脈衝的負荷比隨前述電漿處理時間的經過逐漸地減少，使前述第二脈衝的負荷比隨前述電漿處理時間的經過逐漸地增加。
  6. 如申請專利範圍第1項之電漿處理方法，其中，藉由第二脈衝來調變前述第二高頻電力，使前述第一脈衝的負荷比隨前述電漿處理時間的經過逐漸地增加，使前述第二脈衝的負荷比隨前述電漿處理時間的經過逐漸地減少。
  7. 如申請專利範圍第1項之電漿處理方法，其中，使前述第一脈衝的ON期間形成一定而改變OFF期間，藉此控制負荷比。
  8. 如申請專利範圍第1項之電漿處理方法，其中，使前述第一脈衝的OFF期間形成一定而改變ON期間，藉此控制負荷比。
  9. 如申請專利範圍第1項之電漿處理方法，其中，前述電漿係使用CHF3 氣體、CO氣體及H2 氣體的混合氣體，CHF3 氣體、CO2 氣體及H2 氣體的混合氣體，C2 F6 氣體、CO氣體及H2 氣體的混合氣體，或C2 F6 氣體、CO2 氣體及H2 氣體的混合氣體的其中任一來生成。
  10. 一種電漿處理方法，係使用電漿處理裝置來電漿處理試料的電漿處理方法，該電漿處理裝置係具備： 電漿處理室，其係試料被電漿處理；第一高頻電源，其係供給電漿生成用的第一高頻電力；及第二高頻電源，其係對載置有前述試料的試料台供給第二高頻電力，其特徵為：藉由第一脈衝來調變前述第一高頻電力，在藉由一個或複數的集合體來構成電漿處理條件的步驟的期間內，根據前述試料的蝕刻深度或電漿的阻抗來控制前述第一脈衝的負荷比，而使電漿的解離狀態能夠成為所望的解離狀態。
  11. 一種電漿處理裝置，係具備：電漿處理室，其係試料被電漿處理；第一高頻電源，其係供給電漿生成用的第一高頻電力；第一脈衝產生器，其係產生用以調變前述第一高頻電力的第一脈衝；第二高頻電源，其係對載置有前述試料的試料台供給第二高頻電力；及第二脈衝產生器，其係產生用以調變前述第二高頻電力的第二脈衝，其特徵為更具備：第一ON/OFF訊號產生器，其係產生控制前述第一高頻電源的ON及OFF的訊號；及 第二ON/OFF訊號產生器，其係產生控制前述第二高頻電源的ON及OFF的訊號，前述第一脈衝的ON期間時，當前述第一高頻電源由前述第一ON/OFF訊號產生器接受OFF訊號時，前述第一高頻電源係停止第一高頻電力的供給。
  12. 一種電漿處理裝置，係具備：電漿處理室，其係試料被電漿處理；第一高頻電源，其係供給電漿生成用的第一高頻電力；及第二高頻電源，其係對載置有前述試料的試料台供給第二高頻電力，其特徵為：更具備控制裝置，其係使前述第一高頻電力藉由第一脈衝來調變時，在藉由一個或複數的集合體來構成電漿處理條件的步驟的期間內，進行使前述第一脈衝的負荷比隨電漿處理時間的經過逐漸地變化之控制，而使電漿的解離狀態能夠成為所望的解離狀態。
  13. 如申請專利範圍第12項之電漿處理裝置，其中，前述控制裝置係根據前述試料的蝕刻形狀來控制前述負荷比。
  14. 如申請專利範圍第12項之電漿處理裝置，其中，前述控制裝置係將前述脈衝的ON期間的第一高頻電力設為可安定地生成電漿的電力。
  15. 如申請專利範圍第12項之電漿處理裝置，其 中，使前述第二高頻電力藉由第二脈衝來調變時，前述控制裝置係前述第二脈衝的ON期間時，控制前述第一脈衝或前述第二脈衝，而使前述第一脈衝也成為ON期間。
  16. 如申請專利範圍第12項之電漿處理裝置，其中，使前述第二高頻電力藉由第二脈衝來調變時，前述控制裝置係使前述第一脈衝的負荷比隨前述電漿處理時間的經過逐漸地減少，使前述第二脈衝的負荷比隨前述電漿處理時間的經過逐漸地增加。
  17. 如申請專利範圍第12項之電漿處理裝置，其中，使前述第二高頻電力藉由第二脈衝來調變時，前述控制裝置係使前述第一脈衝的負荷比隨前述電漿處理時間的經過逐漸地增加，使前述第二脈衝的負荷比隨前述電漿處理時間的經過逐漸地減少。
  18. 如申請專利範圍第12項之電漿處理裝置，其中，前述控制裝置係使前述第一脈衝的ON期間形成一定而改變OFF期間，藉此控制負荷比。
  19. 如申請專利範圍第12項之電漿處理裝置，其中，前述控制裝置係使前述第一脈衝的OFF期間形成一定而改變ON期間，藉此控制負荷比。
  20. 一種電漿處理裝置，係具備：電漿處理室，其係試料被電漿處理；第一高頻電源，其係供給電漿生成用的第一高頻電力；及 第二高頻電源，其係對載置有前述試料的試料台供給第二高頻電力，其特徵為：更具備控制裝置，其係使前述第一高頻電力藉由第一脈衝來調變時，在藉由一個或複數的集合體來構成電漿處理條件的步驟的期間內，根據前述試料的蝕刻深度或電漿的阻抗來控制前述第一脈衝的負荷比，而使電漿的解離狀態能夠成為所望的解離狀態。
TW102121544A 2013-04-09 2013-06-18 A plasma processing method and a plasma processing apparatus TWI501289B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013080901A JP6035606B2 (ja) 2013-04-09 2013-04-09 プラズマ処理方法およびプラズマ処理装置

Publications (2)

Publication Number Publication Date
TW201440111A TW201440111A (zh) 2014-10-16
TWI501289B true TWI501289B (zh) 2015-09-21

Family

ID=51654741

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102121544A TWI501289B (zh) 2013-04-09 2013-06-18 A plasma processing method and a plasma processing apparatus

Country Status (5)

Country Link
US (2) US8969211B2 (zh)
JP (1) JP6035606B2 (zh)
KR (1) KR101485384B1 (zh)
CN (1) CN104103486B (zh)
TW (1) TWI501289B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11615941B2 (en) 2009-05-01 2023-03-28 Advanced Energy Industries, Inc. System, method, and apparatus for controlling ion energy distribution in plasma processing systems
US9685297B2 (en) 2012-08-28 2017-06-20 Advanced Energy Industries, Inc. Systems and methods for monitoring faults, anomalies, and other characteristics of a switched mode ion energy distribution system
JP6037914B2 (ja) * 2013-03-29 2016-12-07 富士フイルム株式会社 保護膜のエッチング方法およびテンプレートの製造方法
US9401263B2 (en) * 2013-09-19 2016-07-26 Globalfoundries Inc. Feature etching using varying supply of power pulses
JP6159757B2 (ja) 2014-07-10 2017-07-05 東京エレクトロン株式会社 基板の高精度エッチングのプラズマ処理方法
JP6316735B2 (ja) * 2014-12-04 2018-04-25 東京エレクトロン株式会社 プラズマエッチング方法
JP6491888B2 (ja) * 2015-01-19 2019-03-27 株式会社日立ハイテクノロジーズ プラズマ処理方法およびプラズマ処理装置
US9640385B2 (en) * 2015-02-16 2017-05-02 Applied Materials, Inc. Gate electrode material residual removal process
JP6670692B2 (ja) * 2015-09-29 2020-03-25 株式会社日立ハイテク プラズマ処理装置およびプラズマ処理方法
US20170330764A1 (en) * 2016-05-12 2017-11-16 Lam Research Corporation Methods and apparatuses for controlling transitions between continuous wave and pulsing plasmas
JP2017212361A (ja) * 2016-05-26 2017-11-30 東京エレクトロン株式会社 プラズマ処理装置及びパーティクル付着抑制方法
JP6807792B2 (ja) * 2017-03-27 2021-01-06 東京エレクトロン株式会社 プラズマ生成方法及びこれを用いたプラズマ処理方法、並びにプラズマ処理装置
US10529578B2 (en) * 2017-11-12 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating semiconductor structure
KR20200100641A (ko) 2017-11-17 2020-08-26 에이이에스 글로벌 홀딩스 피티이 리미티드 플라즈마 프로세싱 소스 및 기판 바이어스의 동기화된 펄싱
TWI767088B (zh) * 2017-11-17 2022-06-11 新加坡商Ａｅｓ全球公司 電漿處理系統，用於調變其中的電源的控制方法及相關的電漿處理控制系統
JP7289313B2 (ja) 2017-11-17 2023-06-09 エーイーエス グローバル ホールディングス， プライベート リミテッド プラズマ処理のためのイオンバイアス電圧の空間的および時間的制御
US10971369B2 (en) 2018-01-31 2021-04-06 Hitachi High-Tech Corporation Plasma processing method and plasma processing apparatus
JP7061922B2 (ja) * 2018-04-27 2022-05-02 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US11600713B2 (en) * 2018-05-30 2023-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN108566717B (zh) * 2018-06-29 2024-07-02 合肥中科离子医学技术装备有限公司 采用微波垂直注入激励等离子体发生装置
KR102447235B1 (ko) * 2019-06-21 2022-09-27 주식회사 히타치하이테크 플라스마 처리 방법
JP2022541004A (ja) 2019-07-12 2022-09-21 エーイーエス グローバル ホールディングス， プライベート リミテッド 単一制御型スイッチを伴うバイアス供給装置
WO2021156906A1 (ja) * 2020-02-03 2021-08-12 株式会社日立ハイテク プラズマ処理装置およびプラズマ処理方法
CN113544823B (zh) * 2020-02-10 2024-04-12 株式会社日立高新技术 等离子处理方法
JP7291091B2 (ja) * 2020-03-16 2023-06-14 株式会社京三製作所 高周波電源装置及びその出力制御方法
WO2023048281A1 (ja) * 2021-09-27 2023-03-30 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理システム
KR20230062207A (ko) 2021-10-29 2023-05-09 주식회사 테이텀 클라우드 및 컨테이너 환경에서 동적으로 바뀌는 리소스에 대한 모니터링 및 이상탐지를 통한 자동 차단 방법 및 이를 지원하는 장치
US20230223235A1 (en) * 2022-01-12 2023-07-13 Mks Instruments, Inc. Pulse And Bias Synchronization Methods And Systems
US11670487B1 (en) 2022-01-26 2023-06-06 Advanced Energy Industries, Inc. Bias supply control and data processing
US11942309B2 (en) 2022-01-26 2024-03-26 Advanced Energy Industries, Inc. Bias supply with resonant switching
CN117769757A (zh) * 2022-07-25 2024-03-26 株式会社日立高新技术 等离子体处理方法
US11978613B2 (en) 2022-09-01 2024-05-07 Advanced Energy Industries, Inc. Transition control in a bias supply

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW439142B (en) * 1998-05-06 2001-06-07 Mitsubishi Electric Corp Etching apparatus, etching method and manufacturing method of a semiconductor device
US20040238490A1 (en) * 2001-02-21 2004-12-02 Masahiro Sumiya Plasma processing method and apparatus
US20110031216A1 (en) * 2009-08-07 2011-02-10 Applied Materials, Inc. Synchronized radio frequency pulsing for plasma etching
CN102027810A (zh) * 2008-05-14 2011-04-20 应用材料股份有限公司 使用rf功率传递的时间分解调频方案以用于脉冲等离子体工艺的方法及设备
TW201118943A (en) * 2009-03-31 2011-06-01 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
TW201207883A (en) * 2009-10-27 2012-02-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
US20130029492A1 (en) * 2011-07-27 2013-01-31 Hitachi High-Technologies Corporation Plasma processing method and plasma processing apparatus

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2972227B2 (ja) 1989-05-29 1999-11-08 株式会社日立製作所 プラズマ処理方法及び装置
JP3002033B2 (ja) * 1991-09-27 2000-01-24 株式会社東芝 ドライエッチング方法
JP2764524B2 (ja) * 1993-09-28 1998-06-11 名古屋大学長 ラジカルの制御装置
JPH0888218A (ja) * 1994-09-16 1996-04-02 Kokusai Electric Co Ltd プラズマエッチング方法及びその装置
JP3951003B2 (ja) * 1995-11-17 2007-08-01 俊夫 後藤 プラズマ処理装置および方法
JP3486287B2 (ja) 1996-02-05 2004-01-13 スピードファム株式会社 プラズマエッチング装置
JP2764575B2 (ja) 1996-08-05 1998-06-11 名古屋大学長 ラジカルの制御方法
JP3559429B2 (ja) * 1997-07-02 2004-09-02 松下電器産業株式会社 プラズマ処理方法
US6589437B1 (en) * 1999-03-05 2003-07-08 Applied Materials, Inc. Active species control with time-modulated plasma
JP3063761B2 (ja) * 1999-05-31 2000-07-12 株式会社日立製作所 プラズマ処理方法及び装置
JP2001332534A (ja) * 2000-05-25 2001-11-30 Matsushita Electric Ind Co Ltd プラズマ処理方法及びプラズマ処理装置
JP5172417B2 (ja) 2008-03-27 2013-03-27 Ｓｐｐテクノロジーズ株式会社 シリコン構造体の製造方法及びその製造装置並びにその製造プログラム
KR20120022251A (ko) 2010-09-01 2012-03-12 삼성전자주식회사 플라즈마 식각방법 및 그의 장치
JP5502210B2 (ja) * 2010-12-24 2014-05-28 三菱電機株式会社 微結晶半導体薄膜製造方法
JP5774933B2 (ja) * 2011-07-27 2015-09-09 株式会社日立ハイテクノロジーズ ドライエッチング方法およびプラズマエッチング装置
JP5977509B2 (ja) 2011-12-09 2016-08-24 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW439142B (en) * 1998-05-06 2001-06-07 Mitsubishi Electric Corp Etching apparatus, etching method and manufacturing method of a semiconductor device
US20040238490A1 (en) * 2001-02-21 2004-12-02 Masahiro Sumiya Plasma processing method and apparatus
CN102027810A (zh) * 2008-05-14 2011-04-20 应用材料股份有限公司 使用rf功率传递的时间分解调频方案以用于脉冲等离子体工艺的方法及设备
TW201118943A (en) * 2009-03-31 2011-06-01 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
US20110031216A1 (en) * 2009-08-07 2011-02-10 Applied Materials, Inc. Synchronized radio frequency pulsing for plasma etching
TW201207883A (en) * 2009-10-27 2012-02-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
US20130029492A1 (en) * 2011-07-27 2013-01-31 Hitachi High-Technologies Corporation Plasma processing method and plasma processing apparatus

Also Published As

Publication number Publication date
KR101485384B1 (ko) 2015-01-23
US20150170880A1 (en) 2015-06-18
CN104103486A (zh) 2014-10-15
TW201440111A (zh) 2014-10-16
US10121640B2 (en) 2018-11-06
JP6035606B2 (ja) 2016-11-30
US8969211B2 (en) 2015-03-03
JP2014204050A (ja) 2014-10-27
CN104103486B (zh) 2016-08-17
US20140302682A1 (en) 2014-10-09
KR20140122157A (ko) 2014-10-17

Similar Documents

Publication Publication Date Title
TWI501289B (zh) A plasma processing method and a plasma processing apparatus
US20230317412A1 (en) Pulsed plasma chamber in dual chamber configuration
JP6298867B2 (ja) プラズマ処理方法およびプラズマ処理装置
US9117767B2 (en) Negative ion control for dielectric etch
TWI604498B (zh) Plasma processing apparatus and plasma processing method
TWI450308B (zh) Plasma processing method
TWI508168B (zh) Plasma processing device and plasma processing method
JP6138653B2 (ja) ドライエッチング方法
JP6488150B2 (ja) プラズマ処理装置およびプラズマ処理方法
JP2014229751A (ja) プラズマ処理装置および処理方法
JP6579786B2 (ja) プラズマエッチング方法
WO2024023877A1 (ja) プラズマ処理方法
JP2000012529A (ja) 表面加工装置