TWI803785B - 發光元件及其製造方法 - Google Patents

發光元件及其製造方法 Download PDF

Info

Publication number
TWI803785B
TWI803785B TW109137644A TW109137644A TWI803785B TW I803785 B TWI803785 B TW I803785B TW 109137644 A TW109137644 A TW 109137644A TW 109137644 A TW109137644 A TW 109137644A TW I803785 B TWI803785 B TW I803785B
Authority
TW
Taiwan
Prior art keywords
layer
inas
light
emitting element
forming
Prior art date
Application number
TW109137644A
Other languages
English (en)
Other versions
TW202119649A (zh
Inventor
門脇嘉孝
桜庭渉吾
田中治
Original Assignee
日商同和電子科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商同和電子科技股份有限公司 filed Critical 日商同和電子科技股份有限公司
Publication of TW202119649A publication Critical patent/TW202119649A/zh
Application granted granted Critical
Publication of TWI803785B publication Critical patent/TWI803785B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/305Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table characterised by the doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本發明改善發光元件的發光效率。一種發光元件,包括未摻雜或摻雜n型摻雜劑的第一InAs層、包括InAsySb1-y層(0<y<1)的活性層、摻雜p型摻雜劑的第二InAs層活性層,且在該活性層與該第二InAs層之間設置膜厚5nm~40nm的AlxIn1-xAs電子阻擋層(0.05≦x≦0.40)。

Description

發光元件及其製造方法
本發明是有關於一種發光元件及其製造方法,且特別是有關於一種紅外發光的半導體發光元件。
先前,已知有將波長1700nm以上的中紅外區域作為發光波長的中紅外發光的半導體發光部件、及將該中紅外區域作為檢測波長的中紅外區域的半導體光接收部件等在中紅外區域發光或接收光的半導體光接收部件。例如,中紅外發光的半導體發光部件於感測器、氣體分析等用途中廣泛使用。
在將此種半導體光元件的接收及發射光波長設為1.7μm~12μm的中紅外區域的情況下,通常構成為將GaAs、InP、InAs、GaSb、InSb等化合物半導體基板自晶格常數小者起依序用作成長用基板,使該些化合物的混晶的組合在成長用基板上磊晶(epitaxial)成長。在該些化合物基板中,InAs、GaSb、InSb化合物基板與成為1.7μm~12μm的中紅外區域的發光層的晶格常數接近。因此,認為作為中紅外區域的半導體光元件用的成長用基板,較佳為使用InAs、GaSb、InSb。
例如,專利文獻1中,例如在InAs基板上形成InSbP 勢壘(barrier)層之後,形成InAsSbP活性層。另外,在InAs基板上形成InAsSb活性層後,形成InSbP勢壘層。在專利文獻1中,對於2.6μm~4.7μm的波長,將導電性的InAs基板直接用於發光部件。
[現有技術文獻] [專利文獻]
[專利文獻1]日本專利特表2015-534270號公報
近年來,為了提高感測器及氣體分析裝置等的能力,要求中紅外的發光元件提高相當於光輸出相對於投入的總電力的比例的發光效率(WPE:Wall-Plug Efficiency)。
因此,本發明的目的在於提供一種在半導體光器件中亦能夠改善以InAsSb為發光層的發光元件的發光效率的發光元件及其製造方法。
本發明者對解決上述課題的方法進行了努力研究,設想在活性層與p型InAs層之間設置AlInAs電子阻擋層,從而完成了本發明。即,本發明的主旨構成如下。
(1)一種發光元件,包括半導體積層體,所述半導體積層體依序包括: 第一InAs層,未摻雜或摻雜有n型摻雜劑;活性層,包含InAsySb1-y層(0<y<1);AlxIn1-xAs電子阻擋層(0.05≦x≦0.4),膜厚為5nm~40nm;以及第二InAs層,摻雜有p型摻雜劑。
(2)如所述(1)記載的發光元件,其中所述活性層更包括InAszP1-z層(0<z<1),且所述活性層具備將所述InAsySb1-y層設為阱層、將所述InAszP1-z層設為障壁層的量子阱結構。
(3)如所述(1)或所述(2)記載的發光元件,其中自所述活性層放射的光的發光峰值波長為3.4μm以上。
(4)如所述(1)至所述(3)中任一項記載的發光元件,其中於所述AlxIn1-xAs電子阻擋層摻雜有Zn摻雜劑。
(5)如所述(1)至所述(4)中任一項記載的發光元件,其包括:支撐基板;金屬接合層,設置於所述支撐基板的表面;配電部,位於所述金屬接合層上,且包括具有貫通孔的透明絕緣層及設置於所述貫通孔的歐姆(ohmic)電極部;以及所述半導體積層體,設置於所述配電部上。
(6)一種發光元件的製造方法,製造如所述(1)記載的發光元件,且所述發光元件的製造方法包括: 形成所述第一InAs層的步驟;在所述第一InAs層上形成所述活性層的步驟;在所述活性層上形成所述AlxIn1-xAs電子阻擋層的步驟;以及在所述AlxIn1-xAs電子阻擋層上形成所述第二InAs層的步驟。
(7)一種發光元件的製造方法,製造如所述(1)記載的發光元件,且所述發光元件的製造方法包括:形成所述第二InAs層的步驟;在所述第二InAs層上形成所述AlxIn1-xAs電子阻擋層的步驟;在所述AlxIn1-xAs電子阻擋層上形成所述活性層的步驟;以及在所述活性層上形成所述第一InAs層的步驟。
根據本發明,能夠提供一種可改善發光效率的發光元件及其製造方法。
100:發光元件
105:基板
140:半導體積層體
141:第一InAs層
145:活性層
145w:InAsySb1-y層(阱層)
145b:InAszP1-z層(障壁層)
146:AlxIn1-xAs電子阻擋層
147:第二InAs層
191:上部電極
195:背面電極
200:發光元件
210:InAs成長用基板
220:初始緩衝層
230:蝕刻停止層
230a:GaAsSb系III-V族化合物半導體
230b:GaAsSb系III-V族化合物半導體
240:半導體積層體
241:第一InAs層
245:活性層
246:AlxIn1-xAs電子阻擋層
247:第二InAs層
260:配電部
261:透明絕緣層
261A:貫通孔
265:歐姆電極部
271:金屬反射層
279:金屬接合層
280:支撐基板
291:上部電極
295:背面電極
300:發光元件
340:半導體積層體
341:第一InAs層
345:活性層
346:AlxIn1-xAs電子阻擋層
347:第二InAs層
380:支撐基板
圖1是說明依據本發明的發光元件的第一實施方式的剖面示意圖。
圖2是說明依據本發明的發光元件的第二實施方式的剖面示 意圖。
圖3是說明依據本發明的發光元件的第二實施方式的變形形態的剖面示意圖。
圖4是說明依據本發明的發光元件的第二實施方式的製造方法的一例的剖面示意圖。
圖5是說明與圖4相連的製造方法的一例的剖面示意圖。
圖6是說明與圖5相連的製造方法的一例的剖面示意圖。
圖7是說明與圖6相連的製造方法的一例的剖面示意圖。
圖8是說明與圖7相連的製造方法的一例的剖面示意圖。
圖9是說明與圖8相連的製造方法的一例的剖面示意圖。
圖10是說明與圖9相連的製造方法的一例的剖面示意圖。
圖11是說明與圖10相連的製造方法的一例的剖面示意圖。
圖12是說明與圖11相連的製造方法的一例的剖面示意圖。
圖13是說明與圖12相連的製造方法的一例的剖面示意圖。
圖14是表示在第二實施方式中製作配電部之後的歐姆電極部的形狀及配置的一例的平面示意圖。
圖15是表示第二實施方式中的上部電極的形狀及配置的一例的平面示意圖。
於對依照本發明的實施方式進行說明前,預先對以下方面進行說明。
<組成與膜厚>
首先,本說明書中,AlInGaAsSbP的各III-V族元素的成分組成可藉由光致發光測定及X射線繞射測定等來測定。另外,所形成的各層的厚度整體可根據利用掃描型電子顯微鏡或穿透式電子顯微鏡觀察剖面來算出。進而,各層的厚度分別可根據利用穿透式電子顯微鏡觀察成長層的剖面來算出。另外,於如量子阱結構般各層的厚度小的情況下,可使用穿透式電子顯微鏡-能量散射光譜(Transmission Electron Microscope-Energy Dispersion Spectrum,TEM-EDS)來測定各層的厚度及組成。再者,剖面圖中,於規定層具有傾斜面的情況下,該層的厚度設為使用距離所述層的正下層的平坦面的最大高度者。
在自「AlInGaAsSbP」的表述中除去具體的III族元素或V族元素來表述的情況下,設為除了來自鄰接的層的擴散或磊晶成長裝置內的元素殘留等不希望的混入成分以外,自表述中除去的III族元素或V族元素不包含在組成中。
<p型、n型及未摻雜以及摻雜劑濃度>
本說明書中,將藉由添加雜質而在電性上作為p型發揮功能的層設為p型半導體層,將在電性上作為n型發揮功能的層設為n型半導體層。另一方面,將非有意地添加Si、Zn、S、Sn、Mg、Te等雜質的情況稱為「未摻雜」。具體而言,在所述的只要非有意地添加就不混入的特定雜質摻雜劑濃度低(例如小於5×1016atoms/cm3)的情況下,在本說明書中視為「未摻雜」來處理。而 且,雖然III-V族化合物半導體層中未有意地添加雜質,但即使含有5×1016atoms/cm3以上的伴隨原料氣體分解等的製造過程中的不可避免的雜質(O、C、H等),亦視為未摻雜。再者,關於InAs,由於在未摻雜的情況下亦在電性上作為n型發揮功能,故未摻雜或摻雜了n型摻雜劑的InAs層均作為n型發揮功能。
另外,Zn、Te等雜質濃度的值設為藉由二次離子質譜(Secondary Ion Mass Spectroscopy,SIMS)分析而得者。再者,在各半導體層的邊界附近摻雜劑濃度的值變化很大,因此將各層的膜厚方向中央的摻雜劑濃度的值設為該層的摻雜劑濃度的值。
以下,參照圖式依次說明依照本發明的發光元件及其製造方法。再者,對於相同的構成要素,原則上在數字三位中,在後兩位標注相同的參照編號,省略重覆的說明。各圖中,為了便於說明,將基板及各層的縱橫比率相對於實際的比率誇張地表示。
(第一實施方式)
參照圖1,說明作為依照本發明的發光元件的第一實施方式的發光元件100。發光元件100至少包括半導體積層體140,所述半導體積層體140依次包括:未摻雜或摻雜有n型摻雜劑的第一InAs層141、包括InAsySb1-y層145w(0<y<1)的活性層145、膜厚為5nm~40nm的AlxIn1-xAs電子阻擋層146(0.05≦x≦0.4)、以及摻雜有p型摻雜劑的第二InAs層147。在圖1中,在半導體積層體140的第二InAs層147上設置上部電極191,在基板105上設置半導體積層體140。而且,在基板105的背面設置有 背面電極195。
<基板>
此處,基板105只要是具有能夠機械性地維持包括活性層145的半導體積層體140形狀的程度的厚度的基板即可,亦可為用於形成發光元件100的半導體積層體140時的磊晶成長的成長用基板,亦可如參照圖2、圖3而後述的另一例的發光元件200般,使用與InAs成長用基板210不同的支撐基板280。作為成長用基板,可使用GaAs、InP、InAs、GaSb、InSb等化合物基板,在形成第一InAs層141及第二InAs層147時,較佳為使用InAs基板。作為支撐基板,較佳為較成長用基板廉價且熱傳導性高,例如,除了Si、Ge、GaAs等化合物基板以外,亦可利用使用了銅合金、鉬、鎢、科伐合金等能夠抑制熱膨脹係數的金屬的金屬基板、或者在AlN等陶瓷基板上附加了金屬的子基板。
<活性層>
活性層145包括InAsySb1-y層(0<y<1),InAsySb1-y層成為發光層。在圖1中,活性層更具有InAszP1-z層145b(0<z<1),且例示性地圖示了以InAsySb1-y層145w為阱層、以InAszP1-z層145b為障壁層的量子阱結構,但活性層145亦可為InAsySb1-y層的單層結構。但是,活性層145為了藉由抑制結晶缺陷而提高光輸出,較佳為如圖1般具有多重量子阱(Multiple Quantum Well,MQW)結構。此種多重量子阱結構可藉由交替重覆所述阱層及所述障壁層而得的結構來形成。
-活性層的組成與發光峰值波長-
作為阱層的InAsySb1-y層145w的As組成y較佳設為0.7≦y<1.0,更佳設為0.80≦y≦0.95。另外,將作為障壁層的InAszP1-z層145b的As組成z較佳設為0.50≦z<1,更佳設為0.8≦z<1≦0.95。再者,若為量子阱結構的情況,除了組成變更以外,亦較佳為調整阱層145w與障壁層145b的組成之差,對阱層施加應變。藉由所述活性層145的組成變更,可使發光元件100的發光峰值波長為1700nm~12000nm(1.7μm~12μm)。發光元件100的發光峰值波長可為3.1μm以上,亦較佳為3.4μm以上。
<AlInAs電子阻擋層>
發光元件100中,藉由在活性層145與第二InAs層147之間設置膜厚為5nm~40nm的AlxIn1-xAs電子阻擋層146(0.05≦x≦0.40),能夠提高發光效率。
-Al組成x-
AlxIn1-xAs電子阻擋層146的Al組成x為0.05以上且0.40以下,更佳為0.10以上且0.35以下。這是因為,若Al組成x大於0.40,則正向電壓變高,發光效率降低,若小於0.05,則有時無法發揮藉由電子阻擋層來提高發光效率的效果。
-膜厚-
AlxIn1-xAs電子阻擋層146的膜厚為5nm~40nm,更佳為10nm~35nm。這是因為,若較40nm厚,則正向電壓變高,發光效率降低,若較5nm薄,則有時無法發揮藉由電子阻擋層來提高發 光效率的效果。
-摻雜劑-
AlxIn1-xAs電子阻擋層可為未摻雜,亦可摻雜p型摻雜劑。若對未摻雜的情況與摻雜p型摻雜劑的情況進行比較,則摻雜p型摻雜劑的發光效率的提高效果更大,而更佳。p型摻雜劑特佳為Zn。再者,若藉由SIMS分析而測定的p型摻雜劑的雜質濃度為1×1018atoms/cm3以上且8×1018atoms/cm3以下,則能夠可靠地獲得發光效率進一步提高的效果,更佳為2×1018atoms/cm3以上。
以下,對可應用於發光元件100的具體形態進行更詳細地說明。
<<InAs成長用基板>>
對於可適合用作基板105的InAs成長用基板,可使用通常可獲得的n型InAs基板或未摻雜的InAs基板。另外,亦可使用p型InAs基板,此種情況下,與圖1不同,自基板105的相反側開始依次為第二InAs層147、AlxIn1-xAs電子阻擋層146、活性層145、第一InAs層141即可。
<<半導體積層體>>
半導體積層體140可設為用第一InAs層141及第二InAs層147夾持活性層145而成的雙異質(Double Hetero,DH)結構。再者,圖1中為了方便,分開圖示了作為成長用基板的基板105與第一InAs層141,但若成長用基板是未摻雜或n型,則亦可直接使用成長用基板作為第一InAs層141。如上所述,藉由半導體 積層體140包括AlxIn1-xAs電子阻擋層146,能夠提高發光效率。
關於發光元件100,只要用於使半導體積層體140的各半導體層磊晶成長的InAs成長用基板為n型或未摻雜,就可經由形成第一InAs層141的步驟、在第一InAs層141上形成活性層145的步驟、在活性層145上形成AlxIn1-xAs電子阻擋層146的步驟、以及在AlxIn1-xAs電子阻擋層146上形成第二InAs層147的步驟來製造。另一方面,若用於使半導體積層體140的各半導體層磊晶成長的InAs成長用基板是p型,則可經由形成第二InAs層147的步驟、在第二InAs層147上形成AlxIn1-xAs電子阻擋層146的步驟、在AlxIn1-xAs電子阻擋層146上形成活性層145的步驟、以及在活性層145上形成第一InAs層141的步驟來製造。
-半導體積層體的成長法-
各半導體層可藉由磊晶成長而形成,例如可藉由有機金屬氣相成長(MOCVD:Metal Organic Chemical Vapor Deposition)法或分子束磊晶(MBE:Molecular Beam Epitaxy)法等公知的薄膜成長方法而形成。例如,以規定的混合比使用作為In源的三甲基銦(trimethyl indium,TMIn)、作為Ga源的三甲基鎵(trimethyl gallium,TMGa)或三乙基鎵(triethyl gallium,TEGa)、作為Al源的三甲基鋁(trimethyl aluminum,TMAl)、作為As源的胂(AsH3)或第三丁基胂(tertiary butyl arsine,TBAs)、作為Sb源的三甲基銻(trimethyl antimony,TMSb)、三乙基銻(triethyl antimony,TESb)、三-二甲基胺基銻(Tris DiMethyl Amino Antimony, TDMASb)、作為P源的膦(PH3)或第三丁基膦(tertiary butyl phosphine,TBP),使用載氣且使該些原料氣體氣相成長,藉此可根據成長時間以所需厚度形成。於將各層摻雜為p型或n型的情況下,只要進而使用與所需相應的摻雜源氣體即可。例如,在摻雜Zn的情況下,只要使用DEZn(二乙基鋅)氣體等即可。再者,如所述般,InAs可為未摻雜亦可成為n型。
-半導體積層體中的其他半導體層-
另外,雖未圖示,但半導體積層體140亦較佳為於第二InAs層147的與活性層145相反的一側(即形成圖1圖示的上部電極191的一側)更包括能夠降低與電極的接觸電阻的接觸層。另外,半導體積層體140亦可於第一InAs層141與活性層145之間、或活性層145與AlxIn1-xAs電子阻擋層之間包括未摻雜的間隔層(例如,未摻雜的InAs層)。
-半導體積層體的膜厚-
半導體積層體140的整體的膜厚並無限制,例如可設為2μm~8μm。另外,第一InAs層141的膜厚亦無限制,例如可設為0.1μm~5μm。進而,活性層145的膜厚亦無限制,例如可設為3nm~3000nm。另外,第二InAs層147的膜厚亦無限制,例如可設為0.1μm~3μm。於活性層145具有量子阱結構的情況下,可將作為阱層的InAsySb1-y層145w的膜厚設為3nm~20nm,可將作為障壁層的InAszP1-z層145b的厚度設為5nm~50nm,可將兩者的組數設為1組~50.5組。再者,於形成障壁層,繼而交替地積 層N組(N為整數)阱層及障壁層的情況下,合計形成N.5組。
-電極-
進而,如圖1所示,可在半導體積層體140上(圖1中為第二InAs層147上)形成上部電極191、在基板105的背面設置背面電極195。上部電極191可包含配線部及焊盤部,焊盤部雖然未圖示,但可在歐姆電極上追加接合用的金屬層或焊料。上部電極191及背面電極195所使用的金屬材料及形成方法可使用公知者。作為金屬材料,可使用Ti、Pt、Au、Ag、Al、Zn、Ni等,作為形成方法,例如使用濺鍍法、電子束蒸鍍法或電阻加熱法等,可與光微影法或金屬遮罩等組合來使用。
(第二實施方式)
參照圖2說明依據本發明的第二實施方式的發光元件200。發光元件200是藉由在接合支撐基板之後去除成長用基板而獲得的接合型發光元件。如上所述,對於與發光元件100相同的構成要素,原則上數字三位中,在後兩位標注相同的參照編號,省略重覆的說明。該發光元件200至少包括:支撐基板280;設置在支撐基板280的表面上的金屬接合層279;金屬接合層279上的、包括具有貫通孔的透明絕緣層261及設置在所述貫通孔中的歐姆電極部265的配電部260;以及設置在配電部260上的半導體積層體240。發光元件200的半導體積層體240自與支撐基板280相反的一側開始依次包括:第一InAs層241、活性層245、AlxIn1-xAs電子阻擋層246及第二InAs層247。再者,如圖3所示的發光元件 300,半導體積層體340亦可自支撐基板380側依次包括第一InAs層341、活性層345、AlxIn1-xAs電子阻擋層346及第二InAs層347。
返回圖2。在接合支撐基板280之後去除後述的InAs成長用基板210(參照圖4)的接合型的本實施方式中,亦可藉由在活性層245與第二InAs層247之間包括膜厚為5nm~40nm的AlxIn1-xAs電子阻擋層246(0.05≦x≦0.4),來提高發光效率。以下,參照圖4~圖15更詳細地說明發光元件200及其製造方法的實施方式的一例。
參照圖4,首先準備InAs成長用基板210。接著參照圖5,在該InAs成長用基板210上形成包含InAs的初始緩衝層220,進而形成包括至少包含Ga及Sb的GaAsSb系III-V族化合物半導體的蝕刻停止層230。亦可省略初始緩衝層220的形成。
<蝕刻停止層的形成>
蝕刻停止層230是相對於蝕刻InAs成長用基板210時的蝕刻液(濃度8M(mol/L)以上的濃鹽酸等)而言蝕刻速度充分小、且在完全除去InAs成長用基板210之前不溶解的半導體層。此外,蝕刻停止層230具有可在InAs成長用基板210上成長的晶格常數。
當將As組成設為xE時,蝕刻停止層230的GaAsSb系III-V族化合物半導體的組成範圍表示為GaAsxESb1-xE。而且,As組成xE較佳為0≦xE≦0.4。當As組成xE超過0.4時,即使是所述蝕刻液,蝕刻停止層亦有被蝕刻的危險,若As組成xE在該範 圍內,則蝕刻停止層具備在所述蝕刻液中的不溶性,並且能夠在InAs成長用基板110上磊晶成長。進而佳為0.02≦xE≦0.13。若As組成xE在該範圍內,則能夠降低與InAs成長用基板210的晶格常數差。如圖5所示,蝕刻停止層230亦較佳為重覆積層As組成不同的兩種GaAsSb系III-V族化合物半導體230a、230b而成的超晶格結構。
<半導體積層體的形成>
繼而,參照圖6,在蝕刻停止層230上形成半導體積層體240。與上述半導體積層體140同樣,在形成半導體積層體240時亦可形成所述的間隔層或接觸層。
<配電部的形成>
參照圖7。在第二InAs層247上(進一步設置接觸層時為接觸層上)形成配電部260(圖9),所述配電部260包括具有貫通孔261A的透明絕緣層261(圖8)及設置於貫通孔261A的歐姆電極部265。形成配電部260的具體方法是任意的,以下參照圖7~圖9說明用以形成配電部260的具體形態的一例。
首先在半導體積層體240上成膜透明絕緣層261(圖7)。作為成膜法,可應用電漿化學氣相沈積(Chemical Vapor Deposition,CVD)法及濺鍍法等公知的方法。其後,在透明絕緣層261上使用光罩形成抗蝕劑圖案。繼而,利用抗蝕劑圖案藉由蝕刻除去透明絕緣層261的一部分,從而形成貫通孔261A(圖8)。藉由設置貫通孔261A,半導體積層體240的最表面的一部分區域 露出。其後,若形成歐姆電極部265,然後利用抗蝕劑圖案剝離,則可形成配電部260(圖9)。在配電部260中,並列地設置透明絕緣層261及歐姆電極部265。再者,此處,蝕刻透明絕緣層261時的抗蝕劑圖案與剝離歐姆電極部265時的抗蝕劑圖案可使用相同的圖案,亦可重新進行圖案形成。再者,儘管在圖式中為了簡化,歐姆電極部以填充貫通孔261A的方式圖示,但是不限於此。雖然未圖示,但亦可藉由利用抗蝕劑圖案的組合或抗蝕劑圖案,擴大蝕刻時的對抗蝕劑圖案被覆部的蝕刻,而在透明絕緣層261與歐姆電極部之間產生間隙。
歐姆電極部265可以規定圖案分散成島狀而形成。圖14示出了本實施方式中的歐姆電極部265的圖案的一例。圖14中用虛線示出了隨後形成的上部電極291的圖案的一例。例如可使用Au、AuZn、AuBe、AuTi等作為歐姆電極部265,亦較佳為使用該些的積層結構。例如,可將Ti/Au設為歐姆電極部265。歐姆電極部265的膜厚(或合計厚度)並無限制,可設為例如300nm~1300nm、更佳為350nm~800nm。
再者,雖未圖示,可將透明絕緣層261的膜厚H1與歐姆電極部265的膜厚H2的關係設為H1≧H2,亦較佳設為H1>H2。該條件下,可將透明絕緣層261的膜厚設為例如360nm~1600nm、更佳設為410nm~1100nm。另外,亦較佳為將透明絕緣層261的膜厚H1與歐姆電極部265的膜厚H2之差H1-H2設為10nm以上且100nm以下。另外,如上所述在進一步設置接觸層的情況 下,可形成為接觸層僅殘留在貫通孔261A中,在此種情況下,亦可將接觸層與歐姆電極部的合計厚度設為膜厚H2
另外,可使用SiO2、SiN、ITO、Al2O3及AlN等作為透明絕緣層261,特佳為透明絕緣層261包含SiO2。原因在於:SiO2容易利用緩衝氫氟酸(buffered hydrofluoric acid,BHF)等進行蝕刻加工。
<金屬反射層的形成>
如圖10所示,亦較佳為在配電部260上形成金屬反射層271。金屬反射層271可包括多層金屬層,但構成金屬反射層271的金屬除了Au以外,可使用Al、Pt、Ti、Ag等。例如,金屬反射層271可為僅包含Au的單一層,金屬反射層271中亦可包含兩層以上的Au金屬層。金屬反射層271較佳為在金屬反射層271的組成中包含50質量%以上的Au。為了確實地進行後續步驟中的與金屬接合層279的接合,較佳為將金屬反射層271的最表層(與半導體積層體240為相反側的面)設為Au金屬層。
例如,可於配電部260(設置有所述間隙時包含間隙)上以Al、Au、Pt、Au的順序將各金屬層成膜,而形成金屬反射層271。可將金屬反射層271中的Au金屬層的一層的厚度設為例如400nm~2000nm,可將包含Au以外的金屬的金屬層的厚度設為例如5nm~200nm。藉由使用蒸鍍法等通常的方法,可將金屬反射層271成膜而形成。
<與支撐基板的接合>
參照圖11。至少經由金屬接合層279將半導體積層體240及配電部260與支撐基板280接合。在設置金屬反射層271的情況下,亦可將金屬反射層271與金屬接合層279接合。將金屬接合層279與金屬反射層271相向配置並貼合,並於250℃~500℃左右的溫度下進行加熱壓縮接合,藉此可進行兩者的接合。
<<金屬接合層>>
可使用Ti、Pt、Au等金屬、或者與Au形成共晶合金的金屬(Sn等)、或者焊料來形成金屬接合層279,較佳為將該些積層而形成金屬接合層279。例如,可自支撐基板280的表面起依次積層厚度400nm~800nm的Ti、厚度5nm~20nm的Pt、厚度700nm~1200nm的Au來形成金屬接合層279。例如,在金屬反射層271與金屬接合層279接合的情況下,可將金屬接合層279的最表層設為Au金屬層,亦將金屬反射層271的最表層亦設為Au,利用Au-Au擴散進行Au彼此的接合。
<<支撐基板>>
支撐基板280只要是與InAs成長用基板210不同種類的基板即可,可使用已述的半導體基板、金屬基板、陶瓷基板為基礎的子安裝基板等。由於使用所述接合法,支撐基板280亦可與在本實施方式中形成的各半導體層晶格失配。再者,支撐基板280根據用途可為絕緣性,但較佳為導電性基板。自加工性及價格方面出發,較佳為將Si基板用於支撐基板280。亦可藉由使用Si基板而使支撐基板280的厚度較先前大幅度變小,亦適合於與各種半 導體器件組合的安裝。另外,Si基板與InAs基板相比,就散熱性而言亦有利。
<InAs成長用基板的去除>
參照圖12,接合支撐基板280之後,去除InAs成長用基板210。作為利用蝕刻停止層230來去除InAs成長用基板210的方法,可僅用濃鹽酸蝕刻InAs成長用基板210,亦可在蝕刻停止層露出之前的階段,使用濃鹽酸以外的蝕刻液。參照圖13,亦可在去除InAs成長用基板210之後,依次去除初始緩衝層220及蝕刻停止層230。再者,由於蝕刻停止層230是GaAsSb系III-V族化合物半導體,因此與InAs成長用基板210不同,用濃鹽酸無法去除。例如,可使用氨-過氧化氫混合液並藉由濕式蝕刻去除蝕刻停止層230。
-電極形成步驟-
進而,如圖15及先前參照的圖2所示,在半導體積層體240上(圖2中為第一InAs層141上)形成上部電極291、在支撐基板280的背面形成背面電極195。上部電極291可包含配線部及焊盤部。上部電極291及背面電極295的形成可使用公知的方法,例如可使用濺鍍法、電子束蒸鍍法或電阻加熱法等。
藉由以上的製造方法能夠獲得圖2所示的發光元件200。如此,發光元件200的製造方法至少包括:形成第一InAs層241的步驟;在第一InAs層241上形成活性層245的步驟;在活性層245上形成AlxIn1-xAs電子阻擋層246的步驟;以及在 AlxIn1-xAs電子阻擋層246上形成第二InAs層247的步驟。另外,各結構的形成方法與發光元件200同樣地,圖3所示的發光元件300的製造方法至少包括:形成第二InAs層347的步驟;在第二InAs層347上形成AlxIn1-xAs電子阻擋層346的步驟;在AlxIn1-xAs電子阻擋層346上形成活性層345的步驟;以及在活性層345上形成第一InAs層341的步驟。在製造發光元件200、發光元件300時,可進一步適當地進行包括蝕刻停止層的形成以及利用蝕刻停止層的成長用基板去除的上述各步驟。
[實施例]
以下,使用實施例對本發明進行更詳細地說明,但本發明並不受以下實施例的任何限定。
[實驗例1]
(實施例1)
首先,在未摻雜的InAs基板(基板厚度:475μm)的(100)面上,形成100nm的未摻雜的InAs層。繼而,藉由MOCVD法在該未摻雜的InAs層上依次形成主發光波長4.5μm的量子阱結構的活性層、摻雜Zn的p型Al0.15In0.85As電子阻擋層(膜厚15nm、Zn濃度4×1018atoms/cm3)、摻雜Zn的p型InAs層(膜厚1μm、Zn濃度4.8×1018atoms/cm3)。再者,在形成量子阱結構的活性層時,在形成InAs0.99P0.01障壁層(膜厚30nm)後,按照InAs0.85Sb0.15阱層(膜厚10nm)及InAs0.99P0.01障壁層(膜厚30nm)的順序交替地積層各40層,包括最初的障壁層在內設為40.5組。再者, 如實施方式的說明中已述般,未摻雜的InAs基板及InAs層在電性上均為n型。
繼而,於p型InAs層上,藉由抗蝕劑圖案形成、電極金屬的蒸鍍、抗蝕劑圖案的剝離,以參照圖15的上部電極291的圖案形成p型歐姆電極(Ti/Au、合計厚度:1400nm)。其中,沒有形成圖15所示的歐姆電極部265。
繼而,在未摻雜的InAs基板上,藉由蒸鍍形成背面電極(Ti/Au、合計厚度:210nm),藉由在300℃下進行一分鐘熱處理來進行合金化。其後,藉由切割而進行晶片單片化,從而製作實施例1的紅外發光的發光元件。再者,晶片尺寸為500μm×500μm。
(實施例2)
實施例1中,形成摻雜Zn的p型Al0.15In0.85As電子阻擋層,但在實施例2中除了改變所述Al組成而設為Al0.3In0.7As以外,與實施例1同樣地製作了實施例2的發光元件。
(實施例3)
在實施例1中,形成了摻雜Zn的p型Al0.15In0.85As電子阻擋層,但在實施例3中除了改變所述Al組成而設為Al0.075In0.925As以外,與實施例1同樣地製作了實施例3的發光元件。
(實施例4)
在實施例1中,以膜厚15nm形成了摻雜Zn的p型Al0.15In0.85As電子阻擋層,但在實施例4中除了將所述膜厚改變成 30nm以外,與實施例1同樣地製作了實施例4的發光元件。
(實施例5)
在實施例1中,以膜厚15nm形成了摻雜Zn的p型Al0.15In0.85As電子阻擋層,但在實施例5中除了將所述膜厚改變成7.5nm之外,與實施例1同樣地製作了實施例5的發光元件。
(實施例6)
在實施例1中,在形成摻雜Zn的p型Al0.15In0.85As電子阻擋層時,流過5cc作為摻雜Zn用氣體的DEZn(二乙基鋅)氣體,但在實施例6中除了不流過該DEZn氣體,形成未摻雜的Al0.15In0.85As電子阻擋層以外,與實施例1同樣地製作了實施例6的發光元件。
(比較例1)
在實施例1中,以膜厚15nm形成了摻雜Zn的p型Al0.15In0.85As電子阻擋層,但在比較例1中除了不形成該層而在活性層的正上方形成p型InAs層以外,與實施例1同樣地製作了比較例1的發光元件。
(比較例2)
在實施例1中,形成了摻雜Zn的p型Al0.15In0.85As電子阻擋層,但在比較例2中除了改變所述Al組成而設為Al0.60In0.40As以外,與實施例1同樣地製作了比較例2的發光元件。
(比較例3)
在實施例1中,以膜厚15nm形成了摻雜Zn的p型 Al0.15In0.85As電子阻擋層,但在比較例3中除了將所述膜厚改變成60nm以外,與實施例1同樣地製作了實施例4的發光元件。
<評價:發光輸出評價>
於由實施例1~實施例6及比較例3獲得的發光元件中使用恆電流電壓電源並流通300mA的電流。分別測定一點此時的正向電壓Vf及利用積分球的發光輸出Po。將結果示於表1~表3中。再者,各表中亦一併示出發光峰值波長(λp)及發光效率WPE(=Po/(If.Vf))。
Figure 109137644-A0305-02-0025-1
Figure 109137644-A0305-02-0025-2
[表3]
Figure 109137644-A0305-02-0026-3
根據上述實施例1~實施例6及比較例1~比較例3的結果,可知藉由在活性層與p型InAs層(實施方式中的第二InAs層)之間形成膜厚為5nm~40nm的AlxIn1-xAs電子阻擋層(0.05≦x≦0.4),可增大發光效率(WPE)。為了增大發光效率,膜厚及Al組成x兩者需要滿足本發明條件。另外,比較實施例1與實施例6的結果可知,電子阻擋層即使未摻雜亦能得到發光效率改善效果,但摻雜Zn更提高了發光效率。
[實驗例2]
所述實驗例1中,評價了將作為成長用基板的InAs基板直接用作基板時的發光元件。繼而,一邊使用InAs基板作為成長用基板,一邊製作將其去除的接合型發光元件。
(實施例7)
首先,在未摻雜的InAs基板(基板厚度:475μm)的(100)面上,形成100nm的未摻雜的InAs層。繼而,形成積層了113對未摻雜的GaSb層(膜厚0.9nm)與GaAs0.34Sb0.66層(膜厚0.1nm)的超晶格積層體(蝕刻停止層)。繼而,在超晶格積層體上形成摻雜Te的n型InAs層(膜厚1μm)後,與實施例1同樣地, 藉由MOCVD法依次形成主發光波長4.5μm的量子阱結構的活性層、摻雜Zn的p型Al0.15In0.85As電子阻擋層(膜厚15nm、Zn濃度4×1018atoms/cm3)、摻雜Zn的p型InAs層(膜厚1μm、Zn濃度4.8×1018atoms/cm3)。再者,在形成量子阱結構的活性層時,在形成InAs0.99P0.01障壁層(膜厚30nm)後,按照InAs0.85Sb0.15阱層(膜厚10nm)及InAs0.99P0.01障壁層(膜厚30nm)的順序交替地積層各40層,包括最初的障壁層在內設為40.5組。
繼而,藉由電漿CVD法在p型InAs層上的整個面上形成包含SiO2的透明絕緣層(膜厚:550nm)。在其上藉由抗蝕劑形成如圖14所示般的圖案,藉由基於BHF的濕式蝕刻除去SiO2的一部分而形成貫通孔,使p型InAs層露出。繼而,在該貫通孔內蒸鍍p型歐姆電極部(Ti/Au,合計厚度:540nm),藉由剝離抗蝕劑圖案,並列形成透明絕緣層與p型歐姆電極部,從而形成配電部(亦作為電流擴散層發揮功能)。再者,在圖14中,利用虛線圖示出之後形成的上部電極。
繼而,藉由蒸鍍法於配電部上的整個面形成金屬反射層(Al/Au/Pt/Au)。金屬反射層的各金屬層的厚度依次為10nm、650nm、100nm、900nm。
另一方面,於成為支撐基板的導電性Si基板(基板厚度:200μm)上形成金屬接合層(Ti/Pt/Au)。金屬接合層的各金屬層的厚度依次為650nm、20nm、900nm。
將該些金屬反射層及金屬接合層相向配置,於300℃下 進行加熱壓縮接合。然後,在維持在25℃的溫浴內,至少使InAs基板、初始緩衝層及蝕刻停止層的部分浸漬在放入燒杯中的濃度12M的濃鹽酸(關東化學股份有限公司製造)中並浸漬10.5小時,從而除去InAs基板及初始緩衝層,使包括GaSb層與GaAs0.34Sb0.66層的超晶格積層體(蝕刻停止層)露出。繼而,用純水洗滌並乾燥後,使用氨-過氧化氫混合液進行濕式蝕刻來除去該超晶格積層體(蝕刻停止層),使n型InAs層露出。
繼而,利用圖15所示的圖案,藉由抗蝕劑圖案形成、n型電極的蒸鍍、抗蝕劑圖案的剝離而於n型InAs層上形成n型電極(Ti(膜厚:150nm)/Au(膜厚:1250nm))。再者,圖15中用虛線圖示出之前形成的p型歐姆電極部的圖案。
最後,在Si基板的背面側形成背面電極(Ti(厚度:10nm)/Pt(厚度:50nm)/Au(厚度:200nm)),藉由在300℃下進行一分鐘熱處理來進行合金化。其後,藉由切割而進行晶片單片化,從而製作實施例7的發光元件。再者,晶片尺寸為500μm×500μm。
<評價>
對於實施例7的發光元件,與實驗例1同樣地使用恆電流電壓電源並流通300mA的電流。此時的正向電壓Vf為0.352V,藉由積分球的發光輸出Po為75.3μW,峰值波長λp為4.2μm,WPE為0.0713%。即使在去除基板並接合在支撐基板上的情況下,與實施例1~實施例6同樣地,與沒有形成電子阻擋層的情況相比,藉 由形成電子阻擋層,能夠提高發光效率。
[產業上之可利用性]
根據本發明,可提供一種能夠改善發光效率的發光元件。
100:發光元件
105:基板
140:半導體積層體
141:第一InAs層
145:活性層
145w:InAsySb1-y層(阱層)
145b:InAszP1-z層(障壁層)
146:AlxIn1-xAs電子阻擋層
147:第二InAs層
191:上部電極
195:背面電極

Claims (6)

  1. 一種發光元件,其特徵在於包括支撐基板;金屬接合層,設置於所述支撐基板的表面;配電部,位於所述金屬接合層上,且包括具有貫通孔的透明絕緣層及設置於所述貫通孔的歐姆電極部;以及半導體積層體,設置於所述配電部上,所述半導體積層體依序包括:第一InAs層,未摻雜或摻雜有n型摻雜劑;活性層,包含InAsySb1-y層,其中0<y<1;AlxIn1-xAs電子阻擋層,膜厚為5nm~40nm,其中0.05≦x≦0.4;以及第二InAs層,摻雜有p型摻雜劑。
  2. 如請求項1所述的發光元件,其中所述活性層更包括InAszP1-z層,其中0<z<1,且所述活性層具備將所述InAsySb1-y層設為阱層、將所述InAszP1-z層設為障壁層的量子阱結構。
  3. 如請求項1或請求項2所述的發光元件,其中自所述活性層放射的光的發光峰值波長為3.4μm以上。
  4. 如請求項1或請求項2所述的發光元件,其中於所述AlxIn1-xAs電子阻擋層摻雜有Zn摻雜劑。
  5. 一種發光元件的製造方法,製造如請求項1所述的 發光元件,且所述發光元件的製造方法的特徵在於包括:形成所述第一InAs層的步驟;在所述第一InAs層上形成所述活性層的步驟;在所述活性層上形成所述AlxIn1-xAs電子阻擋層的步驟;以及在所述AlxIn1-xAs電子阻擋層上形成所述第二InAs層的步驟。
  6. 一種發光元件的製造方法,製造如請求項1所述的發光元件,且所述發光元件的製造方法的特徵在於包括:形成所述第二InAs層的步驟;在所述第二InAs層上形成所述AlxIn1-xAs電子阻擋層的步驟;在所述AlxIn1-xAs電子阻擋層上形成所述活性層的步驟;以及在所述活性層上形成所述第一InAs層的步驟。
TW109137644A 2019-10-31 2020-10-29 發光元件及其製造方法 TWI803785B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019199209A JP7160781B2 (ja) 2019-10-31 2019-10-31 発光素子及びその製造方法
JP2019-199209 2019-10-31

Publications (2)

Publication Number Publication Date
TW202119649A TW202119649A (zh) 2021-05-16
TWI803785B true TWI803785B (zh) 2023-06-01

Family

ID=75713424

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109137644A TWI803785B (zh) 2019-10-31 2020-10-29 發光元件及其製造方法

Country Status (5)

Country Link
US (1) US20220406967A1 (zh)
JP (1) JP7160781B2 (zh)
CN (1) CN114616684A (zh)
TW (1) TWI803785B (zh)
WO (1) WO2021085340A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7413599B1 (ja) * 2022-09-01 2024-01-15 Dowaエレクトロニクス株式会社 Iii-v族化合物半導体発光素子及びiii-v族化合物半導体発光素子の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5995529A (en) * 1997-04-10 1999-11-30 Sandia Corporation Infrared light sources with semimetal electron injection
US20180233534A1 (en) * 2017-02-13 2018-08-16 Fuji Xerox Co.,Ltd. Layered structure, light-emitting component, light-emitting device, and image forming apparatus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6452651B2 (ja) * 2016-06-30 2019-01-16 Dowaエレクトロニクス株式会社 半導体光デバイスの製造方法および半導体光デバイス
JP7233859B2 (ja) * 2017-06-20 2023-03-07 旭化成エレクトロニクス株式会社 赤外線発光ダイオード
JP6972831B2 (ja) * 2017-09-21 2021-11-24 富士通株式会社 赤外線検出器、撮像装置及び撮像システム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5995529A (en) * 1997-04-10 1999-11-30 Sandia Corporation Infrared light sources with semimetal electron injection
US20180233534A1 (en) * 2017-02-13 2018-08-16 Fuji Xerox Co.,Ltd. Layered structure, light-emitting component, light-emitting device, and image forming apparatus

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
期刊 GRIETENS et al. Growth and characterisation of mid-IR InAs0.9Sb0.1/InAs strained multiple quantum well light emitting diodes grown on lnAs substrates IEE Proc. - Optoelectron. 144 Optoelectron October 1997 pp.295 – 298;期刊 HOOF et al. Mid- infrared LEDs using InAs0.71Sb0.29/InAs/Al0.25In0.75As/InAs Strained-layer Superlattice active layers Advanced Semiconductor Devices and Microsystems IEEE October 1998 pp. 287 to 290 *
期刊 HOOF et al. Mid- infrared LEDs using InAs0.71Sb0.29/InAs/Al0.25In0.75As/InAs Strained-layer Superlattice active layers Advanced Semiconductor Devices and Microsystems IEEE October 1998 pp. 287 to 290

Also Published As

Publication number Publication date
JP7160781B2 (ja) 2022-10-25
US20220406967A1 (en) 2022-12-22
CN114616684A (zh) 2022-06-10
WO2021085340A1 (ja) 2021-05-06
TW202119649A (zh) 2021-05-16
JP2021072394A (ja) 2021-05-06

Similar Documents

Publication Publication Date Title
US11417793B2 (en) Method of manufacturing semiconductor optical device and semiconductor optical device
JP2008288248A (ja) 半導体発光素子
WO2020255976A1 (ja) 半導体光デバイスの製造方法及び半導体光デバイス
TWI803785B (zh) 發光元件及其製造方法
TWI725679B (zh) 半導體發光元件以及半導體發光元件的製造方法
JP2011151190A (ja) 半導体発光装置
WO2019216308A1 (ja) 半導体発光素子及び半導体発光素子の製造方法
JP7413599B1 (ja) Iii-v族化合物半導体発光素子及びiii-v族化合物半導体発光素子の製造方法
JP7387048B1 (ja) 半導体発光素子及び半導体発光素子の製造方法
CN111433919B (zh) 用于制造光电子半导体芯片的方法和光电子半导体芯片
US20240234625A1 (en) Light-emitting element and method of manufacturing the same
KR101140679B1 (ko) 질화갈륨계 화합물 반도체
CN118335861A (zh) 发光元件和其制造方法
KR102068379B1 (ko) 질소 및 인을 포함하는 발광 층을 갖는 발광 다이오드
JP2018006494A (ja) 半導体発光素子の製造方法および半導体発光素子