TWI479566B - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TWI479566B
TWI479566B TW097124974A TW97124974A TWI479566B TW I479566 B TWI479566 B TW I479566B TW 097124974 A TW097124974 A TW 097124974A TW 97124974 A TW97124974 A TW 97124974A TW I479566 B TWI479566 B TW I479566B
Authority
TW
Taiwan
Prior art keywords
semiconductor film
film
microcrystalline semiconductor
gas
reaction chamber
Prior art date
Application number
TW097124974A
Other languages
English (en)
Other versions
TW200910454A (en
Inventor
Shunpei Yamazaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200910454A publication Critical patent/TW200910454A/zh
Application granted granted Critical
Publication of TWI479566B publication Critical patent/TWI479566B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

半導體裝置的製造方法
本發明係關於至少對像素部使用薄膜電晶體的顯示裝置。
近年來，藉由使用形成於具有絕緣表面的基板上的半導體薄膜(厚度大約為幾nm至幾百nm)來構成薄膜電晶體的技術正受到關注。薄膜電晶體在如IC和電光學裝置的電子裝置等中獲得了廣泛應用，特別地，正在加快開發作為圖像顯示裝置的開關元件的薄膜電晶體。
使用非晶半導體膜的薄膜電晶體、使用多晶半導體膜的薄膜電晶體等用作圖像顯示裝置的開關元件。作為多晶半導體膜的形成方法，已知如下技術：藉由光學系統將脈衝振盪的受激準分子雷射光束加工為線狀，並且對非晶矽膜掃描線狀雷射光束來進行照射，由此實現晶化。
另外，使用微晶半導體膜的薄膜電晶體用作圖像顯示裝置的開關元件(專利文獻1以及專利文獻2)。
專利文獻1：日本專利申請公開第Hei 4－242724號公報專利文獻2：日本專利申請公開第2005－49832號公報
使用多晶半導體膜的薄膜電晶體具有如下優點：與使用非晶半導體膜的薄膜電晶體相比，其遷移度高2位數以 上；可以在同一個基板上整合地形成顯示裝置的像素部和週邊驅動電路。然而，與使用非晶半導體膜時相比，由於半導體膜的結晶化而使其製程複雜化，所以有成品率降低和成本增大的缺點。
鑒於上述問題，本發明的目的在於提供批量生產性高地製造具有電特性高且可靠性優越的薄膜電晶體的顯示裝置的方法。
對於具有微晶半導體膜用作通道形成區域的通道蝕刻結構的反交錯薄膜電晶體的顯示裝置，在該反交錯薄膜電晶體中，在閘電極上形成閘極絕緣膜；在閘極絕緣膜上形成用作通道形成區域的微晶半導體膜(也稱為半非晶半導體膜)；在微晶半導體膜上形成緩衝層；在緩衝層上形成一對源區域及汲區域；形成接觸於源區域及汲區域的一對源極電極及汲極電極。在本發明的上述結構中，使氫電漿作用到形成微晶半導體膜的閘極絕緣膜表面。
當在使氫電漿起作用之後(在使氫電漿起作用的同時)在閘極絕緣膜上形成微晶半導體膜時，可以在閘極絕緣膜表面生成微晶核，而促進結晶成長。
藉由在形成微晶半導體膜的包含氫及矽氣體(silicon gas)(氫化矽氣體或鹵化矽氣體)的成膜氣體中，使對於矽氣體流量的氫流量比變大，可以進行對閘極絕緣膜表面的氫電漿處理。隨著進行成膜，以使對於矽氣體流量的 氫流量比變小的方式使矽氣體的流量增加，且與此相反使氫的流量減少而形成微晶半導體膜。例如，開始成膜時，氫的流量：矽氣體的流量設定為1000：1左右，以在結束成膜時，其對比變為50：1左右的方式，逐漸地使矽氣體的流量增加，且與此相反使氫的流量減少而形成微晶半導體膜即可。氫及矽氣體的流量的控制既可以採用每一定時間變化的階段式，又可以採用連續式。也可以設置剛開始成膜之後不供給矽氣體作為成膜氣體，只供給氫而進行氫電漿處理的時間。
在上述結構中，藉由進一步控制氫及矽氣體的流量，減少氫且增加矽氣體而使對於矽氣體流量的氫流量比變小，可以在微晶半導體膜上連續地形成緩衝層。因此，可以在該微晶半導體膜上形成緩衝層，而不使微晶半導體膜的表面接觸於大氣。也可以將對於矽氣體流量的氫流量比設定為1以下而使氫的流量進一步減少，以只使用矽氣體形成緩衝層。
另外，也可以分割氫電漿處理和微晶半導體膜的形成製程，對閘極絕緣膜表面進行氫電漿處理，在進行了氫電漿處理的閘極絕緣膜上使用成膜氣體形成微晶半導體膜。在此情況下，不必要進行在成膜氣體中的氫及矽氣體的流量的控制。
形成閘極絕緣膜、微晶半導體膜、緩衝層、形成源區域及汲區域的添加有賦予一導電型的雜質的半導體膜的反應室既可以使用同一個反應室，又可以根據膜的種類分別 使用不同的反應室。
在搬入基板進行成膜之前，反應室較佳的進行清洗處理、吹洗(沖洗)處理(以氫用作吹洗材料的氫吹洗、以矽烷(矽烷氣體)用作吹洗材料的矽烷吹洗等)、或以保護膜塗層每個反應室的內壁的處理(也稱為預塗(precoat)處理)。預塗處理是藉由對反應室內流入成膜氣體進行電漿處理，預先由成膜的膜構成的薄保護膜覆蓋反應室內側的處理。藉由吹洗處理、預塗處理，可以防止反應室內的氧、氮、氟等雜質污染成膜的膜。
可以採用非晶半導體膜作為緩衝層。再者，較佳的採用包含氮、氫、鹵素的任何一種以上的非晶半導體膜。藉由使非晶半導體膜包含氮、氫、鹵素的任何一種，可以減少包含在微晶半導體膜中的結晶的氧化。與能隙為Eg＝1.1至1.5eV的微晶半導體膜相比，緩衝層的能隙大，為Eg＝1.6至1.8eV，並且其遷移率小。緩衝層的遷移率典型為微晶半導體膜的1/5至1/10。因此，通道形成區域是微晶半導體膜，緩衝層是高電阻區域。注意，包含在緩衝層及微晶半導體膜中的碳、氮、氧的濃度分別為3×1019 cm－3 以下，較佳的為5×1018 cm－3 以下。緩衝層的膜厚度為2nm至50nm(較佳的為10nm至30nm)即可。
緩衝層藉由電漿CVD法、濺射法等形成。另外，形成非晶半導體膜之後，可以藉由使用氮電漿、氫電漿、或者鹵素電漿處理非晶半導體膜的表面，來使非晶半導體膜的表面氮化、氫化、或鹵化。
藉由將緩衝層設置在微晶半導體膜的表面，可以減少包含在微晶半導體膜中的晶粒的氧化，因此可以減少薄膜電晶體的電特性的劣化。
與多晶半導體膜不同，微晶半導體膜可以直接形成在基板上。具體而言，可以將氫化矽作為原料氣體並使用頻率為1GHz以上的微波電漿CVD裝置來形成。藉由上述方法製造的微晶半導體膜還包括在非晶半導體中含有0.5nm至20nm的晶粒的微晶半導體膜。因此，與使用多晶半導體膜的情況不同，不需要在形成半導體膜之後進行晶化製程。可以縮減製造薄膜電晶體時的製程數，並且還可以提高顯示裝置的成品率並抑制成本。此外，使用頻率為1GHz以上的微波的電漿具有高電子密度，從而容易離解原料氣體的氫化矽。因此，與頻率為幾十MHz至幾百MHz的微波電漿CVD法相比，可以容易製造微晶半導體膜，並可以提高成膜速度。因而，可以提高顯示裝置的量產性。
此外，使用微晶半導體膜製造薄膜電晶體(TFT)，並且將該薄膜電晶體使用於像素部、驅動電路來製造顯示裝置。使用微晶半導體膜的薄膜電晶體的遷移率為1cm2 /V．sec至20cm2 /V．sec，是使用非晶半導體膜的薄膜電晶體的2倍至20倍。因此可以將驅動電路的一部分或整體整合地形成於與像素部相同的基板上，來形成系統型面板(system on panel)。
本發明的顯示裝置的製造方法之一是具有以微晶半導 體膜為通道形成區域的底閘型薄膜電晶體的顯示裝置的製造方法，包括如下製程：使氫電漿進行作用於閘極絕緣膜表面時引入氫化矽氣體或鹵化矽氣體，在閘極絕緣膜表面生成結晶核，並使氫化矽氣體或鹵化矽氣體的流量適時增加以形成微晶半導體膜；在該微晶半導體膜上沉積非晶半導體膜作為緩衝層，而不使微晶半導體膜的成長表面接觸於大氣。
本發明的顯示裝置的製造方法之一是具有以微晶半導體膜為通道形成區域的底閘型薄膜電晶體的顯示裝置的製造方法，包括如下製程：使氫電漿進行作用於閘極絕緣膜表面；引入氫化矽氣體或鹵化矽氣體，在使氫電漿起作用了的閘極絕緣膜表面生成結晶核，而形成微晶半導體膜；在該微晶半導體膜上沉積非晶半導體膜作為緩衝層，而不使微晶半導體膜的成長表面接觸於大氣。
另外，顯示裝置包括顯示元件。作為顯示元件可以使用液晶顯示元件、發光元件。發光元件其範疇內包括由電流或電壓控制亮度的元件，具體而言，包括無機EL(Electro Luminescence)、有機EL、或使用於FED(Field Emission Display，即場致發射顯示器)的電子源元件(electron source element)(電子發射元件)等。另外，可以使用由於電性作用改變對比度的顯示媒體如電子墨。
另外，顯示裝置包括顯示元件被密封的狀態的面板、以及將包括控制器的IC等按裝在所述面板上的狀態的模組。而且本發明關於相當於在製造該顯示裝置的製程中完 成顯示元件之前的一個結構的元件基板，該元件基板在多個像素中分別具備對顯示元件供給電流的單元。具體而言，元件基板既可以是僅形成有顯示元件的像素電極的狀態，又可以是在形成成為像素電極的導電膜之後且藉由蝕刻形成像素電極之前的狀態，無論是任何狀態都可以。
注意，本說明書中的顯示裝置是指圖像顯示裝置、顯示裝置、或光源(包括照明裝置)。顯示裝置還包括安裝有連接器諸如FPC(撓性印刷電路)、TAB(載帶自動鍵合)帶或TCP(帶載封裝)的模組；印刷線路板設置到TAB帶或TCP端部的模組；IC(積體電路)藉由COG(玻璃上晶片)方式直接安裝在顯示元件的模組。
根據本發明，可以製造具有電特性高且可靠性優越的薄膜電晶體的顯示裝置。
參照附圖詳細地說明本發明的實施例模式。但是，本發明不局限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式和詳細內容在不脫離本發明的宗旨及其範圍下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在實施例模式所記載的內容中。此外，在以下說明的本發明的結構中，在不同附圖之間共同使用表示同一部分或具有同樣功能的部分的附圖標記而省略其反復說明。
實施例模式1
在本實施例模式中，對使用於顯示裝置的薄膜電晶體的製程使用圖1A至1E、2A至2D、3A和3B、4A至4D進行說明。圖1A至1E、2A至2D、3A和3B是表示薄膜電晶體的製程的截面圖，圖4A至4D是在一個像素中的薄膜電晶體及像素電極的連接區域的平面圖，而且圖1A至1E、2A至2D、3A和3B是表示在圖4A至4D中的沿A－B線的薄膜電晶體的製程的截面圖。
在具有微晶半導體膜的薄膜電晶體中，n型薄膜電晶體的遷移度比p型的高，因此n型薄膜電晶體更適合用於驅動電路，然而在本發明中薄膜電晶體無論是n型還是p型都可以。在使用任一極性的薄膜電晶體的情況下，較佳的將形成在相同基板上的所有薄膜電晶體的極性設定為相同，以抑制製程數的增加。在此，使用n通道型的薄膜電晶體而進行說明。
在基板50上形成閘電極51(參照圖1A及圖4A)。基板50可以使用藉由熔化方法或浮發方法(float method)製造的無鹼玻璃基板例如鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋁矽酸鹽玻璃等、或陶瓷基板，還可以使用具有可承受本製程處理溫度的耐熱性的塑膠基板等。此外，還可以使用在不銹鋼合金等金屬基板表面上設置絕緣膜的基板。基板50的尺寸可以採用320mm×400mm、370mm×470mm、550mm×650mm、600mm×720mm、680mm×880mm、730mm×920mm、1000mm×1200mm、1100mm×1250mm、 1150mm×1300mm、1500mm×1800mm、1900mm×2200mm、2160mm×2460mm、2400mm×2800mm、或者2850mm×3050mm等。
使用鈦、鉬、鉻、鉭、鎢、鋁等金屬材料或它們的合金材料來形成閘電極51。可以藉由濺射法或真空氣相沉積法在基板50上形成導電膜，藉由光微影技術或噴墨法在該導電膜上形成掩模，使用該掩模蝕刻導電膜來形成閘電極51。另外，也可以使用銀、金、銅等導電奈米膏藉由噴墨法噴射並焙燒來形成閘電極51。注意，作為提高閘電極51的緊密性且防止擴散到基底的阻擋層金屬，可以在基板50和閘電極51之間設置上述金屬材料的氮化物膜。
注意，在閘電極51上形成半導體膜或佈線，因此其端部較佳的加工為錐形形狀，以便防止斷開。此外，雖然未圖示，但是藉由上述製程也可以同時形成連接到閘電極的佈線。
其次，在閘電極51上按順序形成閘極絕緣膜52a、52b、微晶半導體膜53、緩衝層54、以及添加有賦予一導電型的雜質的半導體膜55(參照圖1C)。
在本發明中，使氫電漿60起作用時，在閘極絕緣膜52b的表面形成微晶半導體膜53(參照圖1B)。
當在使氫電漿起作用了的閘極絕緣膜上形成微晶半導體膜時，可以促進微晶的結晶成長。這是因為由於氫電漿可以藉由利用氫使閘極絕緣膜表面終端化且惰性化的緣故 。由此可獲得的微晶半導體膜的電特性高且可靠性優越。
藉由在形成微晶半導體膜53的包含氫及矽氣體(氫化矽氣體或鹵化矽氣體)的成膜氣體中，使對於矽氣體流量的氫流量比變大，可以進行對閘極絕緣膜52b表面的氫電漿處理。隨著進行成膜，以使對於矽氣體流量的氫流量比變小的方式使矽氣體的流量增加，且與此相反使氫的流量減少而形成微晶半導體膜53。例如，開始成膜時氫的流量：矽氣體的流量設定為1000：1左右，以在結束成膜時其對比變為50：1左右的方式，逐漸地使矽氣體的流量增加，且與此相反氫的流量減少而形成微晶半導體膜53即可。氫及矽氣體的流量的控制既可以採用根據每一定時間變化的階段式，又可以採用連續式。也可以設置剛開始成膜之後不供給矽氣體(就是矽氣體的流量為0)作為成膜氣體，只供給氫而進行氫電漿處理的時間。例如，可以使用矽烷作為矽氣體。
在本實施例模式中，藉由進一步控制氫及矽氣體的流量，減少氫且增加矽氣體而使對於矽氣體流量的氫流量比變小，在微晶半導體膜上連續形成緩衝層。也可以藉由進一步減少氫的流量而大部分使用矽氣體(氫化矽氣體或鹵化矽氣體)進行形成緩衝層的製程。可以在該微晶半導體膜上形成非晶半導體膜作為緩衝層，而不使微晶半導體膜53的成長表面接觸於大氣。
藉由控制微晶半導體膜53的成膜氣體中的氫和矽氣體的流量比，可以連續進行對閘極絕緣膜52b表面的氫電 漿處理60、微晶半導體膜53的形成、緩衝層54的形成。關於氫和矽氣體的流量的控制，例如，開始微晶半導體膜的成膜時將氫的流量：矽氣體的流量設定為1000：1，逐漸地減少氫的流量且增加矽氣體的流量，在結束微晶半導體膜53的成膜時其對比變為50：1左右即可。
接著，在添加有賦予一導電型的雜質的半導體膜55上形成掩模56。注意，可以至少連續形成閘極絕緣膜52a、52b、微晶半導體膜53及緩衝層54。進而，也可以連續形成閘極絕緣膜52a、52b、微晶半導體膜53、以及緩衝層54、以及添加有賦予一導電型的雜質的半導體膜55。藉由在不接觸大氣的狀態下至少連續形成閘極絕緣膜52a、52b、微晶半導體膜53、及緩衝層54，可以形成各個疊層介面而不被大氣成分及懸浮在大氣中的污染雜質元素污染，因此可以減少薄膜電晶體特性的不均勻。
閘極絕緣膜52a、52b分別可以藉由CVD法或濺射法等並使用氧化矽膜、氮化矽膜、氧氮化矽膜、或氮氧化矽膜來形成。在此示出，按順序層疊氧化矽膜或氧氮化矽膜、和氮化矽膜或氮氧化矽膜來形成閘極絕緣膜52a、52b的方式。另外，閘極絕緣膜還可以不採用兩層結構，而採用從基板一側按順序層疊氮化矽膜或氮氧化矽膜、氧化矽膜或氧氮化矽膜、和氮化矽膜或氮氧化矽膜的三層來形成閘極絕緣膜。另外，也可以由氧化矽膜、氮化矽膜、氧氮化矽膜、或氮氧化矽膜的單層形成閘極絕緣膜。進而，較佳的藉由使用1GHz的頻率的微波電漿CVD裝置形成閘 極絕緣膜。使用微波電漿CVD裝置形成的氧氮化矽膜、氮氧化矽膜的耐壓性高且可以提高之後所形成的薄膜電晶體的可靠性。
在此，氧氮化矽膜是指具有如下組成的膜：氧的含量比氮的含量多，並且，在55原子%至65原子%的濃度範圍內包含氧，在1原子%至20原子%的濃度範圍內包含氮，在25原子%至35原子%的濃度範圍內包含矽，在0.1原子%至10原子%的濃度範圍內包含氫。此外，氮氧化矽膜是指具有如下組成的膜：氮的含量比氧的含量多，並且在15原子%至30原子%的濃度範圍內包含氧，在20原子%至35原子%的濃度範圍內包含氮，在25原子%至35原子%的濃度範圍內包含矽，在15原子%至25原子%的濃度範圍內包含氫。
微晶半導體膜53是指包括非晶半導體和結晶結構的半導體(包括單晶、多晶)之間的中間結構的半導體的膜。該半導體為具有在自由能方面上很穩定的第三狀態的半導體，並且具有短程有序且具有晶格應變的結晶質的半導體，可以以其粒徑為0.5nm至20nm使它分散存在於非單晶半導體中。在微晶半導體的典型例子的微晶矽中，其拉曼光譜轉移到比表示單晶矽的521cm－1 低的波數一側。即，微晶矽的拉曼光譜的峰值位於表示單晶矽的521cm－1 和表示非晶矽的480cm－1 之間的範圍內。此外，包含有至少1原子%或更多的氫或鹵素，以便終止懸空鍵。再者，可以藉由將氦、氬、氪、氖等的稀有氣體元素包含在微晶半 導體膜中而進一步促進晶格應變來提高穩定性以獲得良好的微晶半導體膜。關於這種微晶半導體膜的記述例如在美國專利第4,409,134號中公開。
可以藉由使用頻率為幾十MHz至幾百MHz的高頻電漿CVD法、或頻率為1GHz以上的微波電漿CVD裝置形成該微晶半導體膜。典型地，可以使用氫稀釋SiH4 、Si2 H6 、SiH2 Cl2 、SiHCl3 、SiCl4 、SiF4 等的氫化矽形成。另外，除了氫化矽及氫之外，還可以使用選自氦、氬、氪、氖中的一種或多種稀有氣體元素進行稀釋，來形成微晶半導體膜。將氫的流量比設定為此時的氫化矽的5倍以上200倍以下，較佳的設定為50倍以上150倍以下，更佳的為100倍。
另外，當未有意添加以控制價電子為目的的雜質元素時，微晶半導體膜呈現較弱的n型導電性，因此對於用作薄膜電晶體的通道形成區域的微晶半導體膜，在成膜的同時或成膜之後添加賦予p型的雜質元素，來可以控制臨界值。作為賦予p型的雜質元素以硼為代表，將B2 H6 、BF3 等雜質氣體以1ppm至1000ppm，較佳的以1ppm至100ppm的比例混入到氫化矽即可。進而，較佳的是，將硼的濃度例如設定為1×1014 atoms/cm3 至6×1016 atoms/cm3 。
此外，微晶半導體膜的氧濃度為5×1019 cm－3 以下，較佳的為1×1019 cm－3 以下，氮及碳的濃度分別較佳的為1×1018 cm－3 以下。藉由降低混入到微晶半導體膜中的氧、 氮、及碳的濃度，可以防止微晶半導體膜的n型化。
微晶半導體膜53以厚於0nm且50nm以下的厚度，較佳的厚於0nm且20nm以下的厚度形成。微晶半導體膜53用作後面形成的薄膜電晶體的通道形成區域。藉由將微晶半導體膜53的厚度設定為上述範圍內，後面形成的薄膜電晶體成為完全耗盡型。另外，由於微晶半導體膜由微晶構成，因此其電阻比非晶半導體膜低。由此，在使用微晶半導體膜的薄膜電晶體中表示電流電壓特性的曲線的上升部分的傾斜急劇，其作為開關元件的回應性優良且可以進行高速工作。此外，藉由將微晶半導體膜用於薄膜電晶體的通道形成區域，可以抑制薄膜電晶體的臨界值變動。因此，可以製造電特性的不均勻少的顯示裝置。
另外，微晶半導體膜的遷移率比非晶半導體膜高。因此，藉由使用其通道形成區域由微晶半導體膜形成的薄膜電晶體作為顯示元件的開關，可以縮小通道形成區域的面積，即薄膜電晶體的面積。由此，在每一個像素中的薄膜電晶體所占的面積縮小，從而可以提高像素的開口率。結果，可以製造解析度高的裝置。
另外，微晶半導體膜從下方朝縱方向成長，它是針狀結晶。非晶結構和結晶結構混合在微晶半導體膜中，由於局部應力在結晶區域和非晶區域之間發生裂縫，而容易產生間隙。新的自由基介入於該間隙而會引起結晶成長。然而因為上方的結晶面變大，所以容易朝上方向成長為針狀。如此微晶半導體膜朝縱方向成長，但是其成膜速度是非 晶半導體膜的成膜速度的1/10至1/100的速度。
可以藉由使用SiH4 、Si2 H6 、SiH2 Cl2 、SiHCl3 、SiCl4 、SiF4 等的矽氣體(氫化矽氣體、鹵化矽氣體)並採用電漿CVD法形成緩衝層54。此外，可以對上述矽氣體使用選自氦、氬、氪、氖中的一種或多種的稀有氣體元素進行稀釋形成非晶半導體膜。藉由使用其流量為氫化矽的流量的1倍以上且20倍以下，較佳的為1倍以上且10倍以下，更佳的為1倍以上且5倍以下的氫，可以形成包含氫的非晶半導體膜。此外，藉由使用上述氫化矽和氮或氨，可以形成包含氮的非晶半導體膜。另外，藉由使用上述氫化矽和包含氟、氯、溴、或碘的氣體(F2 、Cl2 、Br2 、I2 、HF、HCl、HBr、HI等)，可以形成包含氟、氯、溴、或碘的非晶半導體膜。
此外，作為緩衝層54，可以將非晶半導體用作靶子並使用氫或稀有氣體進行濺射來形成非晶半導體膜。此時，藉由將氨、氮、或N2 O包含在氣氛中，可以形成含有氮的非晶半導體膜。另外，藉由將含有氟、氯、溴、或碘的氣體(F2 、Cl2 、Br2 、I2 、HF、HCl、HBr、HI等)包含在氣氛中，可以形成含有氟、氯、溴、或碘的非晶半導體膜。
此外，作為緩衝層54，也可以在微晶半導體膜53的表面上採用電漿CVD法或濺射法形成非晶半導體膜，然後對非晶半導體膜的表面使用氫電漿、氮電漿、或鹵素電漿、稀有氣體(氦、氬、氪、氖)的電漿而進行處理，來 使非晶半導體膜的表面氫化、氮化、或鹵化。
較佳的使用不包含晶粒的非晶半導體膜形成緩衝層54。因此，在藉由頻率為幾十MHz至幾百MHz的高頻電漿CVD法、或微波電漿CVD法形成緩衝層的情況下，較佳的控制成膜條件以使緩衝層成為不包含晶粒的非晶半導體膜。
緩衝層54的一部分有時會在後面的源區域及汲區域的形成過程中被蝕刻，那時緩衝層54較佳的以其一部分殘留的厚度來形成。典型地，其厚度較佳的為150nm以上且400nm以下。
藉由在微晶半導體膜53的表面形成非晶半導體膜，再者，形成包含氫、氮、或鹵的非晶半導體膜，來可以防止包含在微晶半導體膜53中的晶粒表面的自然氧化。藉由在微晶半導體膜53的表面形成緩衝層，可以防止微晶粒的氧化。
另外，使用非晶半導體膜形成緩衝層54，或者使用包含氫、氮、或鹵素的非晶半導體膜形成緩衝層54，因此緩衝層54的電阻高於用作通道形成區域的微晶半導體膜。由此，在後面形成的薄膜電晶體中，形成在源區域及汲區域和微晶半導體膜之間的緩衝層用作高電阻區域。因此，可以減少薄膜電晶體的截止電流。當將該薄膜電晶體用作顯示裝置的開關元件時，可以提高顯示裝置的對比度。
關於添加有賦予一導電型的雜質的半導體膜55，在 形成n通道型薄膜電晶體的情況下，作為典型的雜質元素添加磷，並且將PH3 等雜質氣體添加到氫化矽即可。另外，在形成p通道型薄膜電晶體的情況下，作為典型的雜質元素添加硼，並且將B2 H6 等雜質氣體添加到氫化矽即可。可以由微晶半導體、或非晶半導體形成添加有賦予一導電型的雜質的半導體膜55。添加有賦予一導電型的雜質的半導體膜55的膜厚度設定為2nm至50nm(較佳的為10nm至30nm)即可。
藉由不暴露於大氣而連續形成閘極絕緣膜52a、閘極絕緣膜52b、微晶半導體膜53、緩衝層54、添加有賦予一導電型的雜質的半導體膜55，以提高生產率。
在微晶半導體膜53、緩衝層54、以及添加有賦予一導電型的雜質的半導體膜55上形成掩模56(參照圖1D)。藉由光微影技術或噴墨法形成掩模56。
接著，使用掩模56蝕刻並分離微晶半導體膜53、緩衝層54、及添加有賦予一導電型的雜質的半導體膜55，來形成微晶半導體膜61、緩衝層62、及添加有賦予一導電型的雜質的半導體膜63(參照圖1D)。然後，去除掩模56。注意，圖1E相當於沿著圖4B的A－B線的截面圖。
藉由將微晶半導體膜61、緩衝層62、以及添加有賦予一導電型的雜質的半導體膜63的端部蝕刻為具有錐形的形狀，可以防止添加有賦予一導電型的雜質的半導體膜63和微晶半導體膜61直接接觸。端部的錐形角為90°至 30°，較佳的為80°至45°。由此，添加有賦予一導電型的雜質的半導體膜63和微晶半導體膜61之間的距離變長，可以防止漏電流的發生。另外，可以防止由於臺階形狀的佈線的斷開。
其次，在添加有賦予一導電型的雜質的半導體膜63及閘極絕緣膜52b上形成導電膜65a至65c(參照圖2A)。在導電膜65a至65c上形成掩模66。
較佳的使用鋁及銅、或添加有矽、鈦、釹、鈧、鉬等耐熱性提高元素或防小丘元素的鋁合金的單層或疊層形成導電膜。此外，也可以採用如下疊層結構：使用鈦、鉭、鉬、鎢或上述元素的氮化物形成與添加有賦予一導電型的雜質的半導體膜接觸一側的膜，在其上形成鋁或鋁合金。再者，還可以採用如下疊層結構：使用鈦、鉭、鉬、鎢或上述元素的氮化物夾鋁或鋁合金的上面及下面。在此，作為導電膜示出具有層疊有導電膜65a至65c的三層的結構的導電膜，例如示出將鉬膜用作導電膜65a、65c並將鋁膜用作導電膜65b的疊層導電膜、以及將鈦膜用作導電膜65a、65c並將鋁膜用作導電膜65b的疊層導電膜。
藉由濺射法或真空氣相沉積法形成導電膜65a至65c。此外，也可以使用銀、金、銅等的導電奈米膏藉由絲網印刷法、噴墨法等噴出並焙燒來形成導電膜65a至65c。
可以與掩模56相同地形成掩模66。
接著，使用掩模66蝕刻並分離導電膜65a至65c，來形成源極電極及汲極電極71a至71c(參照圖2B)。如 本實施例模式那樣當對導電膜65a至65c進行濕蝕刻時，導電膜65a至65c被各向同性地蝕刻，掩模66的端部和源極電極及汲極電極71a至71c的端部進一步不一致且進一步後退。接著，使用掩模66蝕刻添加有賦予一導電型的雜質的半導體膜63及緩衝層62來形成源區域及汲區域72、緩衝層73(參照圖2C)。注意，只緩衝層73的一部分被蝕刻，它覆蓋微晶半導體膜61的表面。
緩衝層73的一部被蝕刻，在源極電極及汲極電極71a至71c之間形成有槽部。該緩衝層73的槽部的端部和源區域及汲區域72的端部大致一致。該槽部藉由與形成源區域及汲區域72的蝕刻同一個蝕刻製程形成。由此，這是與同一光致抗蝕劑掩模的掩模66的開口部大致一致的自對準技術。藉由在緩衝層73中形成槽部，流過漏電流的區域變長，而發揮減少截止電流的效果。另外，由於氫及/或氟混入槽部中，發揮防止氧進入微晶半導體膜的效果。
緩衝層73具有200nm至300nm的厚度。緩衝層73的槽部是為了使源區域和汲區域分開且降低源區域和汲區域之間的漏電流而加工為槽狀的區域，它具有可以防止下層的微晶半導體膜的氧化的殘留膜厚。另一方面，與微晶半導體膜和源區域及汲區域重疊的區域具有上述200nm至300nm的膜厚度，而形成可以謀求耐壓提高的高電阻區域。
源極電極及汲極電極71a至71c的端部和源區域及汲 區域72的端部不一致而偏離，即在源極電極及汲極電極71a至71c的端部的外側形成源極電極及汲極電極72的端部。然後，去除掩模66。注意，圖2C相當於沿著圖4C的A－B線的截面圖。如圖2C所示，源區域及汲區域72的端部位於源極電極及汲極電極71c的端部的外側。此外，源極電極或汲極電極的一方還起到源佈線或汲佈線的功能。
如圖2C所示，由於藉由源極電極及汲極電極71a至71c的端部和源區域及汲區域72的端部不一致而偏離，源極電極及汲極電極71a至71c的端部的距離遠離，從而可以防止源極電極及汲極電極之間的漏電流及短路。因此，可以製造可靠性高且耐壓性高的薄膜電晶體。
藉由上述製程可以形成通道蝕刻型的薄膜電晶體74。
在源區域及汲區域72下的緩衝層73和在微晶半導體膜61的通道形成區域上的緩衝層73的材料相同(碳、氮、氧的濃度分別為3×1019 cm－3 以下，較佳的為5×1018 cm－3 以下)並且它們同時形成，具有槽部。微晶半導體膜61的通道形成區域上的緩衝層73由所包括的氫遮斷外部的空氣、蝕刻殘留物，而保護微晶半導體膜61。在源區域及汲區域72下的緩衝層73由相同的材料延伸且與形成通道形成區域的微晶半導體膜61重疊。另外，藉由將緩衝層設定為較厚，即使有槽部，因為在槽部的下側存在緩衝層，也可以謀求微晶半導體膜的穩定化。
緩衝層73防止寄生通道的發生，並且它用作蝕刻源區域及汲區域的蝕刻時的停止層。緩衝層73可以停止蝕刻時的自由基。若沒有緩衝層73，只有微晶半導體膜61，則向膜厚方向氧化而特性惡化。而且導致遷移率的降低、亞臨界值(S值)的增大。另外，作為防止氧化的對策、有效的是使用非晶矽膜作為緩衝層73。即使存在有槽部，也因為表面被氫終端，而可以停止氧化。
另外，緩衝層73藉由形成槽部而進行蝕刻，可以完全去除其上的添加有賦予一導電型的雜質的半導體膜，來可以防止由於殘留物的磷等賦予一導電型的雜質產生寄生通道。
藉由設置不包括賦予一導電型的雜質的緩衝層73，可以不使包含在源區域及汲區域的賦予一導電型的雜質和在微晶半導體膜中的用於控制臨界值電壓的賦予一導電型的雜質彼此混合。若賦予一導電型的雜質混合，則產生複合中心，而流過漏電流，因此不能獲得減少截止電流的效果。
如上所述，藉由設置緩衝層，可以製造減少漏電流的高耐壓的薄膜電晶體。因此，被施加15V的電壓的用於液晶顯示裝置的薄膜電晶體具有高可靠性並可以較佳的使用。
其次，在源極電極及汲極電極71a至71c、源區域及汲區域72、微晶半導體膜61、及閘極絕緣膜52b上形成絕緣膜76(參照圖3A)。絕緣膜76可以與閘極絕緣膜 52a、52b同樣地形成。注意，絕緣膜76用來防止懸浮在大氣中的有機物及金屬物、水蒸氣等的污染雜質的侵入，從而較佳的為緻密的膜。此外，藉由使用氮化矽膜作為絕緣膜76，可以將緩衝層73中的氧濃度設定為5×1019 atoms/cm3 以下，較佳的設定為1×1019 atoms/cm3 以下。
接著，在絕緣膜76中形成接觸孔，並且形成在該接觸孔中與源極電極或汲極電極71c接觸的像素電極77。注意，圖3A相當於沿著圖4D的A－B線的截面圖。
作為像素電極77，可以使用具有透光性的導電材料諸如包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物(下面稱為ITO)、銦鋅氧化物、添加有氧化矽的銦錫氧化物等。
此外，也可以使用包含導電高分子(也稱為導電聚合體)的導電組成物形成像素電極77。使用導電組成物形成的像素電極較佳的滿足如下條件：薄層電阻為10000Ω/□以下，當波長為550nm時的透光率為70%以上。另外，包含在導電組成物中的導電高分子的電阻率較佳的為0.1Ω．cm以下。
作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由上述物質中選擇的兩種以上而成的共聚體等。
另外，也可以採用源區域及汲區域的端部和源極電極 及汲極電極的端部一致的形狀。在圖3B中表示源區域及汲區域的端部和源極電極及汲極電極的端部一致的形狀的通道蝕刻型薄膜電晶體79。當以乾蝕刻法進行源極電極及汲極電極的蝕刻、源區域及汲區域的蝕刻時，可以獲得像薄膜電晶體79那樣的形狀。另外，當以源極電極及汲極電極為掩模蝕刻添加有賦予一導電型的雜質的半導體膜，來形成源區域及汲區域時，也可以獲得像薄膜電晶體79那樣的形狀。
通道蝕刻型的薄膜電晶體的製造製程數少且可以降低成本。另外，藉由由微晶半導體膜構成通道形成區域，可以獲得1cm2 /V．sec至20cm2 /V．sec的電場效應遷移率。因此，作為像素部的像素的開關用元件，並且作為形成掃描線(閘極線)一側的驅動電路的元件可以使用該薄膜電晶體。
根據本實施例模式，可以製造具有電特性高且可靠性優越的薄膜電晶體的顯示裝置。
實施例模式2
本實施例模式是在實施例模式1中的微晶半導體膜的形成製程不同的實例。因此，可以與實施例模式1同樣地進行其他製程，並且省略與實施例模式1相同部分或具有同樣功能的部分、以及製程的反復說明。
首先，與實施例模式1同樣地在基板50上形成閘電極51，並且形成閘極絕緣膜52a、52b。
在本實施例模式中，分割進行對閘極絕緣膜52b表面的氫電漿處理和微晶半導體膜的形成製程。首先，對閘極絕緣膜52b的表面進行氫電漿處理。也可以在進行了氫電漿處理的閘極絕緣膜上使用包括氫及矽氣體(氫化矽氣體或氯化矽氣體)的成膜氣體形成微晶半導體膜。在此情況下，不必要為了進行氫電漿處理，控制在成膜氣體中的氫及矽氣體的流量，就是設定為氫的流量多於矽氣體的流量。
只要不接觸於大氣，氫電漿處理和微晶半導體膜53的成膜製程既可以在同一個反應室中進行，又可以另一個反應室中進行。在形成微晶半導體膜53之後在微晶半導體膜53上形成緩衝層54。
當在使氫電漿起作用了的閘極絕緣膜上形成微晶半導體膜時，可以促進微晶的結晶成長。由此獲得的微晶半導體膜的電特性高且可靠性優越。
實施例模式3
本實施例模式是在實施例模式1和實施例模式2中的微晶半導體膜的形成製程不同的實例。因此，可以與實施例模式1和實施例模式2同樣地進行其他製程，並且省略與實施例模式1相同部分或具有同樣功能的部分、製程的反復說明。
在本實施例模式1中，在形成微晶半導體膜之前，可以進行反應室的清洗處理以及吹洗(沖洗)處理(將氫用 作吹洗材料的氫吹洗、將矽烷用作吹洗材料的矽烷吹洗等)。藉由吹洗處理，可以防止反應室內的氧、氮、氟等雜質污染成膜的膜。
藉由吹洗處理，可以去除反應室中的氧、氮、氟等雜質。例如使用電漿CVD裝置，以甲矽烷為吹洗材料而使用，並且在8SLM至10SLM的氣體流量且5分鐘至20分鐘，較佳的為10分鐘至15分鐘的條件下，將甲矽烷連續地引入到小室中，以進行矽烷吹洗處理。注意，1SLM是1000sccm，就是0.06m3 /h。
例如可以使用氟自由基進行清洗處理。注意，藉由將氟化碳、氟化氮、或氟引入到設置在反應室的外側的電漿發生器進行離解，然後將氟自由基引入到反應室，來可以清洗反應室內。
也可以在形成閘極絕緣膜、添加有賦予一導電型的雜質的半導體膜之前進行吹洗處理。注意，在清洗處理之後進行吹洗處理是有效的。
實施例模式4
本實施例模式是在實施例模式1和實施例模式2中的微晶半導體膜的形成製程不同的實例。因此，可以與實施例模式1和實施例模式2同樣地進行其他製程，並且省略與實施例模式1相同部分或具有同樣功能的部分、製程的反復說明。
在本實施例模式1或實施例模式2中，在形成微晶半 導體膜之前，可以進行反應室的清洗處理以及吹洗(沖洗)處理(將氫用作吹洗材料的氫吹洗、將矽烷用作吹洗材料的矽烷吹洗等)。藉由吹洗處理，可以防止反應室內的氧、氮、氟等雜質污染成膜的膜。
在搬入基板進行成膜之前，在每個反應室的內壁上用成膜的種類的膜形成保護膜，而進行塗層(也稱為預塗處理)。預塗處理是藉由對反應室內流入成膜氣體進行電漿處理，預先利用薄的保護膜覆蓋反應室內的處理。例如，在作為微晶半導體膜形成微晶矽膜之前，使用0.2μm至0.4μm的非晶矽膜覆蓋反應室內的預塗處理。在預塗處理之後也可以進行吹洗處理(氫吹洗、矽烷吹洗等)。當進行清洗處理及預塗處理時需要從反應室內搬出基板，然而當進行吹洗處理(氫吹洗、矽烷吹洗等)時由於不進行電漿處理，因此也可以在搬入基板的狀態下進行。
若在形成微晶矽膜的反應室內形成非晶矽膜的保護膜，並在成膜之前進行氫電漿處理，則保護膜被蝕刻而極少量的矽沉積在基板上，而會成為結晶成長的核。
藉由預塗處理，可以防止反應室內的氧、氮、氟等雜質污染成膜的膜。
也可以在閘極絕緣膜、添加有賦予一導電型的雜質的半導體膜的成膜之前進行預塗處理。
實施例模式5
在本實施例模式中詳細地說明閘極絕緣膜、微晶半導 體膜、以及緩衝層的形成方法的實例。
對可以應用於本發明的電漿CVD裝置的實例，使用圖5A和5B進行說明。圖5A和5B表示能夠連續成膜的微波電漿CVD裝置。圖5A和5B是示出微波電漿CVD裝置的平面圖，其包括在公共室1120的周圍具備裝載室1110、卸載室1115、反應室(1)1111至反應室(4)1114的結構。在公共室1120和每個室之間具備閘閥1122至1127，以防止在每個室內進行的處理互相干涉。注意，反應室的個數不局限於4個，無論更少或更多都可以。若反應室的個數多，因為根據層疊的膜的每一種類可以分別使用反應室，則可以減少反應室的清洗處理的次數。圖5A表示具有4個反應室的實例，圖5B表示具有3個反應室的實例。
使用圖5A和5B的電漿CVD裝置說明閘極絕緣層、微晶半導體膜、緩衝層、以及添加有賦予一導電型的雜質的半導體膜的形成實例。基板導入到裝載室1110、卸載室1115的盒子1128、1129，然後由公共室1120的傳送單元1121傳送到反應室(1)1111至反應室(4)1114。該微波電漿CVD裝置能夠對於每個沉積膜種類分配反應室，從而可以在不與大氣接觸的狀態下連續形成多個不同的膜。
在反應室(1)至反應室(4)的各個室中，分別層疊形成閘極絕緣膜52a、52b、微晶半導體膜53、緩衝層54、以及添加有賦予一導電型的雜質的半導體膜55。在此 情況下，藉由轉換原料氣體，可以連續地層疊多個不同種類的膜。在此，形成閘極絕緣膜，然後將矽烷等的氫化矽引入到反應室內，使殘留氧及氫化矽反應，並將反應物排出到反應室的外部，從而可以降低反應室內的殘留氧濃度。結果，可以降低包含在微晶半導體膜中的氧濃度。此外，可以防止包含在微晶半導體膜中的晶粒的氧化。
或者，在每個反應室(1)及反應室(3)中形成閘極絕緣膜52a、52b、微晶半導體膜53、以及緩衝層54，而在每個反應室(2)及反應室(4)中形成添加有賦予一導電型的雜質的半導體膜55。藉由只將添加有賦予一導電型的雜質的半導體膜55單獨地形成，可以防止殘留在反應室中的賦予一導電型的雜質混入到其他膜中。
另外，在電漿CVD裝置中，為了提高生產率，也可以採用在多個反應室中形成相同種類的膜的結構。若可以在多個反應室中形成相同的膜，則可以在多個基板同時形成膜。例如，在如圖5A中，以反應室(1)及反應室(2)為形成微晶半導體膜的反應室，以反應室(3)為形成非晶半導體膜的反應室，以反應室(4)為形成添加有賦予一導電型的雜質的半導體膜的反應室。在反應室(1)或反應室(2)中形成微晶半導體膜的基板在反應室(3)中形成緩衝層，而且在反應室(4)中形成添加有賦予一導電型的雜質的半導體膜。也可以在反應室(3)中連續形成緩衝層和添加有賦予一導電型的雜質的半導體膜，在此情況下，因為反應室只需要3個，所以使用圖5B表示 的電漿CVD裝置即可。如此，在同時處理多個基板的情況下，藉由設置形成成膜速度遲的多個反應室，來可以提高生產率。
在搬入基板進行成膜之前，較佳的對反應室進行清洗處理、吹洗(沖洗)處理(氫吹洗、矽烷吹洗等)、或在每個反應室的內壁上用成膜的種類的膜形成保護膜，而進行塗層(也稱為預塗處理)。預塗處理是藉由對反應室內流入成膜氣體進行電漿處理，預先利用薄的保護膜覆蓋反應室內的處理。例如，在作為微晶半導體膜形成微晶矽膜之前，使用0.2μm至0.4μm的非晶矽膜覆蓋反應室內的預塗處理。在預塗處理之後也可以進行吹洗處理(氫吹洗、矽烷吹洗等)。當進行清洗處理及預塗處理時需要從反應室內搬出基板，然而當進行吹洗處理(氫吹洗、矽烷吹洗等)時由於不進行電漿處理，因此也可以在搬入基板的狀態下進行。
若在形成微晶矽膜的反應室內形成非晶矽膜的保護膜，並在成膜之前進行氫電漿處理，則保護膜被蝕刻而極少量的矽沉積在基板上，而會成為結晶成長的核。
像這樣，由於可以使用連接有多個反應室的微波電漿CVD裝置同時形成閘極絕緣膜52a、52b、微晶半導體膜53、緩衝層54、以及添加有賦予一導電型的雜質的半導體膜55，因此可以提高批量生產性。此外，即使在某個反應室中進行維護及清洗處理，也可以在其他反應室中形成膜，從而能夠高功率地形成膜。另外，因為可以在不被 大氣成分及懸浮在大氣中的污染雜質污染的狀態下形成各個疊層介面，所以可以減少薄膜電晶體的特性的不均勻。
此外，可以在反應室(1)中形成閘極絕緣膜52a、52b，在反應室(2)中形成微晶半導體膜53及緩衝層54，在反應室(3)中形成添加有賦予一導電型的雜質的半導體膜55。另外，在使用氧化矽膜或氧氮化矽膜形成閘極絕緣膜52a，並使用氮化矽膜或氮氧化矽膜形成閘極絕緣膜52b的情況下，也可以設置五個反應室，並且在反應室(1)中形成閘極絕緣膜52a的氧化矽膜或氧氮化矽膜，在反應室(2)中形成閘極絕緣膜52b的氮化矽膜或氮氧化矽膜，在反應室(3)中形成微晶半導體膜，在反應室(4)中形成緩衝層，在反應室(5)中形成添加有賦予一導電型的雜質的半導體膜。
在任何情況下，如實施例模式1及實施例模式2所示那樣，藉由對形成微晶半導體膜的閘極絕緣膜表面進行氫電漿處理，可以促進微晶半導體膜的微晶成長。
由於當使用這種結構的微波電漿CVD裝置時，可以在各個反應室中形成相似的種類的膜或相同種類的膜，並且在不暴露於大氣的狀態下連續形成上述膜，因此可以在不被已形成的膜的殘留物及懸浮在大氣中的雜質元素污染的狀態下形成各個疊層介面。
再者，也可以採用如下方法，即與微波發生器一起設置高頻產生器，藉由微波電漿CVD法形成閘極絕緣膜、微晶半導體膜、以及添加有賦予一導電型的雜質的半導體 膜，並且藉由高頻電漿CVD法形成緩衝層。
注意，雖然在圖5A和5B所示的微波電漿CVD裝置中分別設置有裝載室及卸裝室，但是也可以設置一個裝載/卸裝室。此外，在微波電漿CVD裝置中也可以設置備用室。由於可以藉由在備用室中對基板進行預熱而在各個反應室中可以縮短到形成膜的加熱時間，因此可以提高生產率。
下面，對成膜處理詳細說明。在這種成膜處理中，根據其目的而選擇從氣體供給部供給的氣體，即可。
在此，舉出作為閘極絕緣膜52a形成氧氮化矽膜，並作為閘極絕緣膜52b形成氮氧化矽膜的方法作為一個實例。注意，作為電漿CVD裝置以微波電漿CVD裝置為實例進行說明。
首先，對於微波電漿CVD裝置的反應室的內部使用氟自由基進行清洗處理。注意，藉由將氟化碳、氟化氮、或氟引入到設置在反應室外側的電漿產生器中並離解，然後將氟自由基引入到反應室中，可以對反應室進行清洗處理。
藉由在使用氟自由基進行清洗處理之後，將大量的氫引入到反應室內，來使反應室內殘留的氟和氫彼此反應，從而可以降低殘留的氟的濃度。由此，可以減少作為預塗處理後面在反應室內壁形成的保護膜的氟混入量，並且可以減薄保護膜的厚度。
接著，在反應室的內壁的表面上沉積氧氮化膜作為保 護膜。在此，反應室內的壓力為1Pa至200Pa，較佳的為1Pa至100Pa，並且引入氦、氬、氙、氪等的稀有氣體的任何一種以上的氣體作為電漿點燃用氣體。再者，引入稀有氣體的任何一種及氫。特別是，較佳的使用氦作為電漿點燃用氣體，還較佳的使用氦和氫作為電漿點燃用氣體。
此外，也可以引入氦、氬、氙、氪等的稀有氣體的任何一種以上及氧氣體作為電漿點燃用氣體。藉由將氧氣體與稀有氣體一起引入到反應室中，可以容易進行電漿的發火。
接著，使電源裝置的電源導通，並且在電源裝置的輸出為500W至6000W，較佳的為4000W至6000W的條件下產生電漿。接著，將原料氣體經過氣體供給部引入到反應室內。具體而言，藉由引入一氧化二氮、稀有氣體、及矽烷作為原料氣體，在反應室的內壁上形成氧氮化矽膜作為保護膜。此時的氫化矽的流量為50sccm至300sccm，一氧化二氮的流量為500sccm至6000sccm，保護膜201的膜厚度為500nm至2000nm。
接著，在停止原料氣體的供給，降低反應室內的壓力，並使電源裝置的電源截止之後，將基板設置在反應室內的支架臺上。
接著，藉由與上述保護膜相同的製程，在基板上沉積氧氮化矽膜作為閘極絕緣膜52a。
在沉積預定的厚度的氧氮化矽膜之後，停止原料氣體的供給，降低反應室內的壓力，並使電源裝置的電源截止 。
接著，將反應室內的壓力設定為1Pa至200Pa，較佳的為1Pa至100Pa，作為電漿點燃用氣體將氦、氬、氙、氪等的稀有氣體的任何一種以上、原料氣體的矽烷、一氧化二氮、及氨引入到反應室。注意，作為原料氣體，也可以引入氮代替氨。接著，使電源裝置的電源導通，並且在電源裝置的輸出為500W至6000W，較佳的為4000W至6000W的條件下產生電漿。接著，將原料氣體經過氣體供給部引入到反應室內，在基板的氧氮化矽膜上形成氮氧化矽膜作為閘極絕緣膜52b。接著，停止原料氣體的供給，降低反應室內的壓力，並使電源裝置的電源截止，來結束成膜過程。
根據上述製程，藉由以反應室內壁的由於進行預塗處理而形成保護膜為氧氮化矽膜並在基板上連續形成氧氮化矽膜及氮氧化矽膜，可以減少混入到閘極絕緣膜的上層的氮氧化矽膜中的氧化矽等的雜質。由於上述氮氧化矽膜的耐壓性高，所以當將該膜用作閘極絕緣膜時，可以減少電晶體的臨界值的不均勻。此外，可以提高BT(偏壓溫度bias－temperature)特性。另外，對於靜電的耐性提高，從而可以製造即使被施加高電壓也不容易破壞的電晶體。而且，還可以製造隨時間的破壞少的電晶體、以及熱載流子損壞少的電晶體。
此外，在將氧氮化矽膜的單層作為閘極絕緣膜的情況下，採用上述保護膜的形成方法及氧氮化矽膜的形成方法 。特別是，藉由將對於矽烷的一氧化二氮的流量比設定為100倍以上且300倍以下，較佳的設定為150倍以上且250倍以下，可以形成高耐壓性的氧氮化矽膜。
接著，示出一種成膜處理方法，其中藉由微波電漿CVD法連續地形成微晶半導體膜及非晶半導體膜作為緩衝層。首先，與上述閘極絕緣膜同樣地進行反應室的清洗處理。
接著，也可以進行吹洗處理(以氫為吹洗材料使用的氫吹洗、以矽烷為吹洗材料使用的矽烷吹洗等)。藉由吹洗處理，可以去除在反應室中的氧、氮、氟等雜質。例如使用電漿CVD裝置，以甲矽烷為吹洗材料而使用，並且在8SLM至10SLM的氣體流量且5分鐘至20分鐘，較佳的為10分鐘至15分鐘的條件下，將甲矽烷連續地引入到小室中，以進行矽烷吹洗處理。注意，1SLM是1000sccm，就是0.06m3 /h。
接著，在反應室內沉積矽膜作為保護膜。在此，反應室內的壓力為1Pa至200Pa，較佳的為1Pa至100Pa，並且引入氦、氬、氙、氪等的稀有氣體的任何一種以上的氣體作為電漿點燃用氣體。注意，也可以與稀有氣體一起將氫引入到反應室。
接著，使電源裝置的電源導通，並且在電源裝置的輸出為500W至6000W，較佳的為4000W至6000W的條件下產生電漿。接著，將原料氣體經過氣體供給部引入到反應室內。具體而言，引入氫化矽氣體或氯化矽氣體、以及 氫氣體作為原料氣體，在反應室的內壁的表面上形成微晶矽膜作為保護膜。此外，可以除了氫化矽氣體或氯化矽氣體、及氫氣體之外還使用選自氦、氬、氪、氖中的一種或多種稀有氣體元素進行稀釋來形成微晶半導體膜。此時的對於氫化矽的氫的流量比為5倍以上且200倍以下，較佳的為50倍以上且150倍以下，更佳的為100倍。另外，此時的保護膜的膜厚度為500nm至2000nm。注意，也可以在使電源裝置的電源導通之前，除了上述稀有氣體之外還可以將氫化矽氣體及氫氣體引入到反應室內。
接著，在停止原料氣體的供給，降低反應室內的壓力，並使電源裝置的電源截止之後，將基板設置在反應室內的支架臺上。
接著，對閘極絕緣膜表面使氫電漿起作用時引入矽氣體(氫化矽氣體或氯化矽氣體)，而在基板上沉積微晶半導體膜。微晶半導體膜的膜厚度為厚於0nm且50nm以下，較佳的為厚於0nm且20nm以下。藉由對閘極絕緣膜表面使氫電漿起作用，可以促進在閘極絕緣膜表面生成結晶核，可以形成電特性高的微晶半導體膜。
在沉積預定的厚度的微晶矽膜之後，進一步調節原料氣體的流量。具體而言，將氫氣體的流量比微晶半導體膜的成膜條件大幅度地降低，並且增加矽氣體(氫化矽氣體或氯化矽氣體)的流量。再者，不將氫氣體引入到反應室內而引入矽氣體(氫化矽氣體或氯化矽氣體)。像這樣，藉由減少對於矽氣體(氫化矽氣體或氯化矽氣體)的氫的 流量，可以提高作為緩衝層的非晶半導體膜的成膜速度。或者，除了矽氣體(氫化矽氣體或氯化矽氣體)之外還使用選自氦、氬、氪、氖中的一種或多種稀有氣體元素進行稀釋。接著，藉由使電源裝置的電源導通並將該電源裝置的輸出設定為500W至6000W，較佳的為4000W至6000W來產生電漿，從而可以形成非晶半導體膜。由於非晶半導體膜的成膜速度比微晶半導體膜的成膜速度高，因此可以將反應室內的壓力設定得低。此時的非晶半導體膜的膜厚度為50nm至200nm。
在堆積預定的厚度的非晶半導體膜之後，停止原料氣體的供給，降低反應室內的壓力，並使電源裝置的電源截止，來結束形成非晶半導體膜的過程。
使用頻率為1GHz以上的微波電漿CVD裝置產生的電漿具有高電子密度，且由原料氣體形成多個自由基而供給給基板，因此基板上的自由基反應被促進，而可以提高微晶矽的成膜速度。再者，由多個電源裝置以及多個電介質板構成的微波電漿CVD裝置可以產生穩定的大面積電漿。由此，在大面積基板上也可以形成提高膜性質的均勻性的膜，並且可以提高批量生產性。
此外，藉由在相同的反應室內連續形成微晶半導體膜及非晶半導體膜，可以形成應變少的介面。
注意，在閘極絕緣膜及半導體膜的各個製造製程中，當在反應室的內壁上形成有500nm至2000nm的保護膜時，可以省略上述清洗處理及保護膜形成處理。
本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。
實施例模式6
接著，對顯示裝置的製造製程使用圖9A和9B、10A至10C進行說明。在此使用利用電致發光的發光元件而表示具有顯示裝置的顯示元件。根據發光材料是有機化合物還是無機化合物，對利用電致發光的發光元件進行分類。一般地，前者稱為有機EL元件，後者稱為無機EL元件。另外，使用於顯示裝置的薄膜電晶體85、86可以與實施例模式1至4所示的薄膜電晶體74同樣地製造，它是電特性及可靠性高的薄膜電晶體。
在有機EL元件中，藉由向發光元件施加電壓來自一對電極的電子及電洞分別注入到包含發光有機化合物的層中，由此電流流通。然後，由於這些載流子(電子及電洞)重組，該發光有機化合物形成激發態，並且從激發態回到基態時發光。由於這樣的機理，上述發光元件被稱為電流激發型發光元件。
無機EL元件根據其元件結構分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件包括將發光材料顆粒分散在黏合劑中的發光層，並且其發光機理是利用施主能級和受主能級的施主一受主複合型發光。薄膜型無機EL元件是將發光層夾在電介質層中，並將其夾在電極中的結構，其發光機理是利用金屬離子的內殼層電 子躍遷的局限型發光。注意，在此，使用有機EL元件作為發光元件進行說明。另外，示出圖3A和3B所示的通道蝕刻型薄膜電晶體作為控制發光元件的驅動的薄膜電晶體。
經過與圖1A至1E、2A至2D、3A和3B、及4A至4D相同的製程，如圖9A和9B所示，在基板100上形成薄膜電晶體85、86，在薄膜電晶體85、86上形成用作保護膜的絕緣膜87。接著，在絕緣膜87上形成平坦化膜111，並在平坦化膜111上形成與薄膜電晶體86的源極電極或汲極電極連接的像素電極112。
較佳的使用丙烯、聚醯亞胺、聚醯胺等有機樹脂，或者矽氧烷，形成平坦化膜111。
在圖9A中，因為像素的薄膜電晶體為n型，所以作為像素電極112較佳的使用陰極，與此相反，像素的薄膜電晶體為p型時，較佳的使用陽極。具體而言，作為陰極可以使用功函數小的材料如Ca、Al、CaF、MgAg、AlLi等。
其次，如圖9B所示，在平坦化膜111及像素電極112的端部上形成隔壁113。隔壁113具有開口部，在該開口部中露出像素電極112。隔壁113使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷而形成。尤其是，較佳的藉由使用感光性的材料，在像素電極上形成開口部，使得該開口部的側壁具有連續的曲率的傾斜面。
其次，以在隔壁113的開口部中接觸像素電極112的 方式形成發光層114。發光層114既可以由單獨層構成，又可以由多層的疊層構成。
以覆蓋發光層114的方式形成使用陽極的共同電極115。共同電極115可以使用在實施例模式1中作為像素電極77舉出的具有透光性導電材料的透光性導電膜而形成。作為共同電極115，上述透光導電膜之外，還可以使用氮化鈦膜或鈦膜。在圖9B中，作為共同電極115使用ITO。在隔壁113的開口部中，藉由使像素電極112、發光層114、共同電極115彼此重疊，形成發光元件117。然後，較佳的在共同電極115及隔壁113上形成保護膜116，以便防止氧、氫、水分、二氧化碳等浸入到發光元件117中。作為保護膜116，可以形成氮化矽膜、氮氧化矽膜、DLC膜等。
進而，實際上當完成圖9B的製程時，為了不暴露於大氣，較佳的由氣密性高且脫氣少的保護薄膜(貼合薄膜、紫外線硬化樹脂薄膜等)或覆蓋材料來進行封裝(密封)。
接著，對發光元件的結構，使用圖10A至10C進行說明。在此，以舉出驅動用TFT為n型的情況為實例，對像素的截面結構進行說明。使用於圖10A至10C的顯示裝置的驅動用TFT7001、7011、7021是可以與實施例模式1至4所示的薄膜電晶體74相同地製造，它是電特性及可靠性高的薄膜電晶體。
為了提取發光，發光元件的陽極和陰極中的至少一個 是透明即可。薄膜電晶體及發光元件形成在基板上。存在具有頂部發射結構、底部發射結構和雙面發射結構的發光元件，其中頂部發射指著提取從與基板相反的表面發射的光，其中底部發射指著提取從基板一側的表面發射的光，其中雙面發射指著提取從基板一側和與基板相反的表面發射的光。本發明的像素結構可以應用於具有任一種發射結構的發光元件。
對具有頂部發射結構的發光元件參照圖10A進行說明。
在圖10A中示出當驅動用TFT7001為n型且從發光元件7002發射的光傳輸到陽極7005一側時的像素的截面圖。在圖10A中，發光元件7002的陰極7003和驅動用TFT7001電連接，並且在陰極7003上按順序層疊有發光層7004、陽極7005。陰極7003只要是功函數小且反射光的導電膜，可以使用已知的材料。例如，較佳的使用Ca、Al、CaF、MgAg、AlLi等。發光層7004既可以由單獨層構成，又可以由多層的疊層構成。在由多層構成的情況下，在陰極7003上按順序層疊電子注入層、電子傳輸層、發光層、電洞傳輸層、電洞注入層。注意，不一定需要設置所有的這些層。陽極7005藉由使用透過光的具有透光性的導電材料而形成，例如含有氧化鎢的銦氧化物、含有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物、銦錫氧化物(下面表示為ITO)、銦鋅氧化物、添加有氧化矽的銦錫氧化物等的具有透光性的 導電膜。
陰極7003及陽極7005夾有發光層7004的區域相當於發光元件7002。在圖10A所示的像素中，如空心箭頭所示，從發光元件7002發射的光發射到陽極7005一側。
接下來，對底部發射結構的發光元件參照圖10B進行說明。圖10B示出當驅動用TFT7011為n型且從發光元件7012發射的光發射到陰極7013一側時的像素的截面圖。在圖10B中，在與驅動用TFT7011電連接的具有透光性的導電膜7017上形成有發光元件7012的陰極7013，在陰極7013上按順序層疊有發光層7014、陽極7015。注意，在陽極7015具有透光性的情況下，可以以覆蓋陽極7015的方式形成有用於反射光或遮蔽光的遮罩膜7016。與圖10A的情況相同，陰極7013只要是功函數小的導電膜，可以使用各種各樣的材料。但是，其膜厚度設定為透過光的程度(較佳的大約為5nm至30nm)。例如，作為陰極7013可以使用膜厚度為20nm的Al。而且，與圖10A相同，發光層7014既可以由單獨層構成，又可以由多層的疊層構成。與圖10A相同，陽極7015可以藉由使用具有透光性的導電性材料而形成但不必要透過光。遮罩膜7016可以使用如反射光的金屬等，但是不局限於金屬膜。例如，也可以使用添加黑色顏料的樹脂等。
陰極7013及陽極7015夾有發光層7014的區域相當於發光元件7012。在圖10B所示的像素中，如空心箭頭所示，從發光元件7012發射的光發射到陰極7013一側。
其次，對具有雙面發射結構的發光元件，使用圖10C進行說明。在圖10C中，在與驅動用TFT7021電連接的具有透光性的導電膜7027上形成有發光元件7022的陰極7023，在陰極7023上按順序層疊有發光層7024、陽極7025。與圖10A相同，陰極7023只要是功函數小的導電膜，可以使用已知的材料。但是，其膜厚度設定為透過光的程度。例如，可以使用膜厚度為20nm的Al作為陰極7023。而且，與圖10A相同，發光層7024既可以由單獨層構成，又可以由多層的疊層構成。與圖10A相同，陽極7025可以藉由使用透過光的具有透光性的導電性材料而形成。
陰極7023、發光層7024、陽極7025彼此重疊的區域相當於發光元件7022。圖10C所示的像素中，如空心箭頭所示，從發光元件7022發射的光發射到陽極7025一側和陰極7023一側的雙方。
注意，雖然在此作為發光元件對有機EL元件進行說明，但是也可以作為發光元件使用無機EL元件。
注意，雖然在本實施例模式中示出了控制發光元件的驅動的薄膜電晶體(驅動TFT)和發光元件電連接的一例，但是也可以採用在驅動TFT和發光元件之間連接有電流控制用TFT的結構。
注意，本實施例模式所示的顯示裝置不局限於圖10A至10C所示的結構，而基於本發明的技術思想可以實現各種各樣的變形。
藉由上述製程，可以製造發光裝置作為顯示裝置。本實施例模式的發光裝置因為使用電特性及可靠性高的薄膜電晶體，所以它是對比度高且可見度高的發光裝置。此外，因為採用使用沒有鐳射晶化製程的微晶半導體膜的薄膜電晶體，所以可以生產性高地製造可見度高的發光裝置。
實施例模式7
在本實施例模式中，下面示出對具有實施例模式1至4所示的薄膜電晶體的顯示裝置。本實施例模式對作為顯示元件使用液晶顯示元件的液晶顯示裝置的實例，使用圖12至25進行說明。使用於圖12至25的液晶顯示裝置的TFT628、629可以與實施例模式1至4所示的薄膜電晶體同樣地製造，它是電特性及可靠性高的薄膜電晶體。
首先，示出VA(Vertical Alignment；垂直配向)型的液晶顯示裝置。VA型液晶顯示裝置是一種控制液晶顯示面板的液晶分子的排列的方式。VA型液晶顯示裝置是當不被施加電壓時液晶分子朝垂直於面板表面的方向的方式。在本實施例模式中，尤其將像素(pixel)分割為幾個子像素(subpixel)，使分子分別向不同的方向推倒。上述方法稱為多域(multi－domain)化或多域設計。在下面的說明中，說明考慮到多域設計的液晶顯示裝置。
圖13及圖14分別示出像素電極及相對電極。注意，圖13是形成像素電極的基板一側的平面圖，而圖12示出對應於圖13中的G－H線的截面結構。此外，圖14是形 成相對電極的基板一側的平面圖。在下面的說明中，參照上述附圖進行說明。
圖12示出將形成有TFT628、與它連接的像素電極624、以及儲存電容部630的基板600和形成有相對電極640等的相對基板601彼此層疊，並注入有液晶的狀態。
在相對基板601上形成隔離物642的位置形成有遮光膜632、第一彩色膜634、第二彩色膜636、第三彩色膜638、相對電極640。藉由具有該結構，使用作控制液晶的取向的突起644和隔離物642的高度不同。在像素電極624上形成有對準膜648，同樣在相對電極640上也形成有對準膜646。其間形成有液晶層650。
在此，使用柱狀隔離物示出隔離物642，但是也可以散佈珠狀隔離物。再者，也可以在基板600上形成的像素電極624上形成隔離物642。
在基板600上形成TFT628、與它連接的像素電極624、以及儲存電容部630。像素電極624透過接觸孔623連接到佈線618，該接觸孔623貫通覆蓋TFT628、佈線、以及儲存電容部630的絕緣膜620和覆蓋絕緣膜的第三絕緣膜622。可以適當地使用實施例模式1所示的薄膜電晶體作為TFT628。此外，儲存電容部630由第一電容佈線604、閘極絕緣膜606和第二電容佈線617構成，該第一電容佈線604與TFT628的閘極佈線602同樣地形成而該第二電容佈線617佈線616、618同樣地形成。
藉由使像素電極624、液晶層650、以及相對電極 640彼此重疊，形成液晶元件。
圖12示出基板600上的結構。使用實施例模式1所示的材料形成像素電極624。在像素電極624中設置槽縫625。槽縫625用來控制液晶的取向。
連接到圖15所示的TFT629的像素電極626及儲存電容部631可以分別與像素電極624及儲存電容部630同樣地形成。TFT628和TFT629都與佈線616連接。該液晶顯示面板的像素(pixel)由像素電極624和像素電極626構成。像素電極624和像素電極626是子像素。
圖14示出相對基板一側的結構。在遮光膜632上形成有相對電極640。相對電極640較佳的使用與像素電極624同樣的材料形成。在相對電極640上形成有控制液晶的取向的突起644。此外，根據遮光膜632的位置形成有隔離物642。
圖15示出該像素結構的等效電路。TFT628和TFT629都連接到閘極佈線602、佈線616。在此情況下，藉由使電容佈線604和電容佈線605的電位不同，可以使液晶元件651的工作和液晶元件652的工作不同。就是說，藉由分別控制電容佈線604的電位和電容佈線605的電位，精密地控制液晶的取向來擴大視角。
當對設置有槽縫625的像素電極624施加電壓時，在槽縫625的近旁產生電場應變(傾斜電場)。藉由將該槽縫625和相對基板601一側的突起644以互相咬合的方式配置，有效地產生傾斜電場且控制液晶的取向，並根據各 個位置使液晶取向的方向不同。就是說，進行多域化來擴大液晶顯示面板的視角。
接著，對於與上述不同的VA型的液晶顯示裝置，參照圖16至圖19進行說明。
圖16和圖17示出VA型液晶顯示面板的像素結構。圖17是基板600的平面圖，而圖16示出對應於圖17所示的切斷線Y－Z的截面結構。在下面的說明中，參照該兩個附圖進行說明。
在該像素結構中，一個像素包括多個像素電極，並且TFT連接到每個像素電極。各個TFT構成為由不同的閘極信號驅動。就是說，多域設計的像素具有獨立地控制對各個像素電極施加的信號的結構。
像素電極624在接觸孔623中透過佈線618連接到TFT628。此外，像素電極626在接觸孔627中透過佈線619連接到TFT629。TFT628的閘極佈線602和TFT629的閘極佈線603彼此分離，以便可以提供不同的閘極信號。另一方面，TFT628和TFT629共同使用用作資料線的佈線616。TFT628和TFT629可以適當地使用實施例模式1所示的薄膜電晶體。另外，還設置有電容佈線690。
像素電極624和像素電極626的形狀不同，並且由槽縫625分離。以圍繞放大為V字形的像素電極624的外側的方式形成像素電極626。藉由使用TFT628和TFT629使對像素電極624和像素電極626施加電壓的時序不同，控制液晶的取向。圖19示出該像素結構的等效電路。 TFT628與閘極佈線602連接，而TFT629與閘極佈線603連接。藉由將不同的閘極信號分別提供到閘極佈線602和閘極佈線603，可以使TFT628和TFT629的工作時序不同。
在相對基板601上形成有遮光膜632、第二彩色膜636、相對電極640。此外，在第二彩色膜636和相對電極640之間形成有平坦化膜637，以便防止液晶的取向混亂。圖18示出相對基板一側的結構。相對電極640是在不同的像素之間共同使用的電極，其中形成有槽縫641。藉由將該槽縫641和像素電極624及像素電極626一側的槽縫625以互相咬合的方式配置，可以有效地產生傾斜電場且控制液晶的取向。由此，可以根據各個位置使液晶取向的方向不同，以擴大視角。
藉由使像素電極624、液晶層650、以及相對電極640彼此重疊，形成第一液晶元件。此外，藉由像素電極626、液晶層650、以及相對電極640彼此重疊，形成第二液晶元件。另外，採用在一個像素中設置有第一液晶元件和第二液晶元件的多域結構。
接著，示出橫向電場方式的液晶顯示裝置。橫向電場方式是藉由對於單元內的液晶分子向水平方向施加電場而驅動液晶來進行灰度級表達的方式。藉由採用該方式，可以將視角擴大到大約180°。在下面的說明中，對於採用橫向電場方式的液晶顯示裝置進行說明。
圖20示出將形成有TFT628和連接到它的像素電極 624的基板600和相對基板601重疊並注入液晶的狀態。相對基板601形成有遮光膜632、第二彩色膜636、平坦化膜637等。因為像素電極位於基板600一側，不設置在相對基板601一側。在基板600和相對基板601之間形成有液晶層650。
在基板600上形成第一像素電極607、連接到第一像素電極607的電容佈線604、以及實施例模式1所示的TFT628。第一像素電極607可以使用與實施例模式1所示的像素電極77相同的材料。此外，第一像素電極607以大致區劃為像素的形狀的狀態而形成。注意，在第一像素電極607及電容佈線604上形成閘極絕緣膜606。
TFT628的佈線616、佈線618形成在閘極絕緣膜606上。佈線616是在液晶顯示面板中傳送視頻信號的資料線，也是向一個方向延伸的佈線的同時，還與源區域610連接而成為源極及汲極中的一方電極。佈線618成為源極及汲極中的另一方電極且是與第二像素電極624連接的佈線。
在佈線616、佈線618上形成第二絕緣膜620。此外，在絕緣膜620上形成透過絕緣膜620中的接觸孔與佈線618連接的第二像素電極624。像素電極624使用與實施例模式1所示的像素電極77同樣的材料形成。
藉由上述方法，在基板600上形成TFT628和與它連接的第二像素電極624。注意，儲存電容形成在第一像素電極607和第二像素電極624之間。
圖21是示出像素電極的結構的平面圖。圖20示出對應於圖21所示的切斷線O－P的截面結構。在像素電極624中，設置槽縫625。槽縫625用作控制液晶的取向。在此情況下，在第一像素電極607和第二像素電極624之間產生電場。在第一像素電極607和第二像素電極624之間形成有閘極絕緣膜606，但是閘極絕緣膜606的厚度為50nm至200nm，與厚度為2μm至10μm的液晶層相比充分薄，因此實際上沿與基板600平行的方向(水平方向)產生電場。由該電場控制液晶的取向。藉由利用該與基板大致平行的方向的電場使液晶分子向水平方向旋轉。在此情況下，由於液晶分子在任何狀態下都處於水平狀態，所以因觀看角度的對比度等的影響很少，從而擴大視角。此外，因為第一像素電極607和第二像素電極624都是具有透光性的電極，所以可以提高開口率。
接著，示出橫向電場方式的液晶顯示裝置的其他一例。
圖22和圖23示出IPS(In－Plane Switching)方式的液晶顯示裝置的像素結構。圖23是平面圖，而圖22示出對應於圖23所示的截斷線I－J的截面結構。在下面的說明中，參照上述兩個附圖進行說明。
圖22示出形成有TFT628及連接到該TFT628的像素電極624的基板600和相對基板601彼此重疊並注入液晶的狀態。相對基板601形成有遮光膜632、第二彩色膜636、平坦化膜637等。像素電極位於基板600一側，而 不設置在相對基板601一側。在基板600和相對基板601之間形成有液晶層650。
在基板600上形成共同電位線609、以及實施例模式1所示的TFT628。共同電位線609可以與TFT628的閘極佈線602同時形成。此外，第一像素電極607以大致區分為像素形狀的狀態而形成。
TFT628的佈線616、佈線618形成在閘極絕緣膜606上。佈線616是在液晶顯示面板中傳送視頻信號的資料線，且是向一個方向延伸的佈線，同時，還與源區域610連接而成為源極及汲極中的一方電極。佈線618成為源極及汲極中的另一方電極且是與第二像素電極624連接的佈線。
在佈線616、佈線618上形成第二絕緣膜620。此外，在絕緣膜620上形成透過絕緣膜620中的接觸孔623與佈線618連接的第二像素電極624。像素電極624使用與實施例模式1所示的像素電極77同樣的材料形成。注意，如圖23所示，形成像素電極624，以便在像素電極624和與共同電位線609同時形成的梳形電極之間產生橫向電場。另外，像素電極624被形成為其梳齒部和與共同電位線609同時形成的梳形電極互相咬合。
當施加到像素電極624的電位與共同電位線609的電位之間產生電場時，由該電場控制液晶的取向。藉由利用該大致平行於基板的方向的電場使液晶分子向水平方向旋轉。在此情況下，由於液晶分子在任何狀態下都處於水平 狀態，所以因觀看角度的對比度等的影響很少，從而擴大視角。
藉由上述方法，在基板600上形成TFT628以及與它連接的像素電極624。儲存電容藉由在共同電位線609和電容電極615之間設置閘極絕緣膜606而形成。電容電極615和像素電極624透過接觸孔633相互連接。
接著，示出TN型的液晶顯示裝置的方式。
圖24和圖25示出TN型液晶顯示裝置的像素結構。圖25是平面圖，而圖24示出對應於圖25所示的沿著切斷線K－L的截面結構。在下面的說明中，參照上述兩個附圖進行說明。
像素電極624在接觸孔623中透過佈線618與TFT628連接。用作資料線的佈線616與TFT628連接。作為TFT628，可以應用實施例模式1所示的TFT的任何一種。
像素電極624藉由使用實施例模式1所示的像素電極77形成。
在相對基板601上形成有遮光膜632、第二彩色膜636、相對電極640。此外，在第二彩色膜636和相對電極640之間形成平坦化膜637，以便防止液晶的取向混亂。液晶層650形成在像素電極624和相對電極640之間。
藉由使像素電極624、液晶650、以及相對電極640彼此重疊，形成液晶元件。
此外，在基板600或相對基板601上也可以形成有顏 色濾光片、用來防止旋錯(disclination)的遮罩膜(黑矩陣)等。此外，在與基板600的形成有薄膜電晶體的面相反的面上貼附偏光板，而在與相對基板601的形成有相對電極640的面相反的面上貼附偏光板。
藉由上述製程，可以製造液晶顯示裝置。由於本實施例模式的液晶顯示裝置使用截止電流少且電特性和可靠性高的薄膜電晶體，因此是對比度高且可見度高的液晶顯示裝置。此外，因為採用使用沒有雷射晶化製程的微晶半導體膜的薄膜電晶體，所以可以批量生產性高地製造可見度高的液晶顯示裝置。
實施例模式8
接著，下面示出作為本發明的顯示裝置的一種方式的顯示面板結構。在本實施例模式中，對液晶顯示面板(也稱為液晶面板)和發光顯示面板(也稱為發光面板)進行說明，該液晶顯示面板是具有液晶顯示元件作為顯示元件的液晶顯示裝置的一種方式，該發光顯示面板是具有發光元件作為顯示元件的顯示裝置的一種方式。
圖6A示出另行僅形成信號線驅動電路6013且與形成在基板6011上的像素部6012連接的發光顯示面板的方式。像素部6012及掃描線驅動電路6014藉由採用使用微晶半導體膜的薄膜電晶體形成。藉由採用跟使用微晶半導體膜的薄膜電晶體比起來可以獲得高遷移率的電晶體來形成信號線驅動電路，可以使被要求比掃描線驅動電路高的 驅動頻率的信號線驅動電路的工作穩定。注意，信號線驅動電路6013也可以是使用單晶半導體的電晶體、使用多晶半導體的薄膜電晶體、或使用SOI的電晶體。對於像素部6012、信號線驅動電路6013、掃描線驅動電路6014透過FPC6015分別供給電源電位、各種信號等。
此外，信號線驅動電路及掃描線驅動電路也可以一起形成在與像素部相同的基板上。
另外，在另行形成驅動電路的情況下，不一定需要將形成有驅動電路的基板貼附在形成有像素部的基板上，例如也可以貼附在FPC上。圖6B示出發光裝置面板的方式，在該發光裝置面板中另行僅形成信號線驅動電路6023，且與在基板6021上形成有的像素部6022及掃描線驅動電路6024連接。像素部6022及掃描線驅動電路6024藉由採用使用微晶半導體膜的薄膜電晶體形成。信號線驅動電路6023透過FPC6025與像素部6022連接。對於像素部6022、信號線驅動電路6023、掃描線驅動電路6024透過FPC6025分別供給電源電位、各種信號等。
此外，也可以藉由採用使用微晶半導體膜的薄膜電晶體僅將信號線驅動電路的一部分或掃描線驅動電路的一部分形成在與像素部相同的基板上，並且另行形成其他部分並使它電連接到像素部。圖6C示出一種發光裝置面板的方式。在該發光裝置面板中，在與像素部6032、掃描線驅動電路6034相同的基板6031上形成信號線驅動電路所具有的類比開關6033a，並且在不同的基板上另行形成信 號線驅動電路所具有的移位暫存器6033b並彼此貼合。像素部6032及掃描線驅動電路6034藉由採用使用微晶半導體膜的薄膜電晶體形成。信號線驅動電路所具有的移位暫存器6033b透過FPC6035與像素部6032連接。對於像素部6032、信號線驅動電路、掃描線驅動電路6034透過FPC6035分別供給電源電位、各種信號等。
如圖6A至6C所示，在本發明的發光裝置中，可以在與像素部相同的基板上藉由採用使用微晶半導體膜的薄膜電晶體形成驅動電路的一部分或全部。
注意，另行形成的基板的連接方法沒有特別的限制可以使用已知的COG方法、引線鍵合方法、或TAB方法等。此外，若是能夠電連接，連接位置不局限於圖6A至6C所示的位置。另外，也可以另行形成控制器、CPU、記憶體等而連接。
注意，用於本發明的信號線驅動電路不局限於只具有移位暫存器和類比開關的方式。除了移位暫存器和類比開關之外，也可以具有其他電路如緩衝器、位準轉移器、源極跟隨器等。此外，不一定需要設置移位暫存器和類比開關，例如既可以使用如解碼器電路那樣能夠選擇信號線的其他電路代替移位暫存器，又可以使用鎖存器等代替類比開關。
接下來，對於相當於本發明的顯示裝置的一種方式的發光顯示面板的外觀及截面，使用圖11A和11B進行說明。圖11A是藉由使用密封材料將形成在第一基板上的 使用微晶半導體膜的薄膜電晶體及發光元件密封在第一基板與第二基板之間的面板的俯視圖，圖11B相當於圖11A的沿A－A' 的截面圖。
以圍繞在第一基板4501上設置的像素部4502和掃描線驅動電路4504的方式設置有密封材料4505。另外，在像素部4502和掃描線驅動電路4504上設置有第二基板4506。因此，像素部4502和掃描線驅動電路4504與填料4507一起由第一基板4501、密封材料4505、以及第二基板4506密封。另外，在第一基板4501上與由密封材料4505圍繞的區域不同的區域中安裝有在另行準備的基板上由多晶半導體膜形成的信號線驅動電路4503。注意，雖然在本實施例模式中，對於將具有使用多晶半導體膜的薄膜電晶體的信號線驅動電路貼合到第一基板4501的一例進行說明，但是也可以由使用單晶半導體的電晶體形成信號線驅動電路並貼合。圖11B例示包含於信號線驅動電路4503的由多晶半導體膜形成的薄膜電晶體4509。
另外，設置在第一基板4501上的像素部4502和掃描線驅動電路4504具有多個薄膜電晶體，圖11B例示包含於像素部4502的薄膜電晶體4510。注意，在本實施例模式中，雖然假定薄膜電晶體4510為驅動TFT，但是薄膜電晶體4510既可以為電流控制TFT，又可以為擦除TFT。薄膜電晶體4510相當於使用微晶半導體膜的薄膜電晶體，可以藉由與實施例模式1至4所示的製程同樣製造。
另外，附圖標記4511相當於發光元件，發光元件 4511所具有的像素電極與薄膜電晶體4510的源極電極或汲極電極透過佈線4517電連接。在本實施例模式中發光元件4511的共同電極和具有透光性的導電膜4512電連接。注意，發光元件4511的結構不局限於本實施例模式所示的結構。根據從發光元件4511取出的光的方向或薄膜電晶體4510的極性等，可以適當地改變發光元件4511的結構。
此外，供給給另行形成的信號線驅動電路4503和掃描線驅動電路4504或像素部4502的各種信號及電位，雖然圖11B所示的截面圖中未圖示，但是透過引導佈線4514及引導佈線4515從FPC4518提供。
在本實施例模式中，連接端子4516由與發光元件4511所具有的像素電極相同的導電膜形成。另外，引導佈線4514、引導佈線4515由與佈線4517相同的導電膜形成。
連接端子4516與FPC4518所具有的端子透過各向異性導電膜4519電連接。
作為位於來自發光元件4511的光的取出方向的基板必須為透明。在此情況下，使用玻璃板、塑膠板、聚酯薄膜或丙烯酸薄膜等具有透光性的材料。
另外，作為填料4507除了氮或氬等惰性的氣體之外，還可以使用紫外線硬化樹脂或熱硬化樹脂，即可以使用PVC(聚氯乙烯)、丙烯、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)、或EVA(ethylene vinyl acetate，即乙烯一醋酸乙烯酯)。在本實施例模式中作為填料使用氮。
另外，若有需要，也可以在發光元件的射出表面一側適當地提供諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4片、λ/2片)、以及顏色濾光片等的光學膜。另外，也可以在偏光板或圓偏光板上提供抗反射膜。例如，可以執行抗眩光處理，該處理是利用表面的凹凸來擴散反射光並降低眩光的。
注意，圖11A和11B示出另行形成信號線驅動電路4503並安裝到第一基板4501上的一例，但是本實施例模式不局限於該結構。既可以另行形成掃描線驅動電路並安裝，又可以另行僅形成信號線驅動電路的一部分或掃描線驅動電路的一部分並安裝。
接下來，對於相當於本發明的液晶顯示裝置的一種方式的液晶顯示面板的外觀及截面，使用圖26A和26B進行說明。圖26A是藉由使用密封材料4005將形成在第一基板4001上的具有微晶半導體膜的薄膜電晶體4010及液晶元件4013密封在第一基板4001與第二基板4006之間的面板的俯視圖，圖26B相當於圖26A的沿M－N' 的截面圖。
以圍繞在第一基板4001上設置的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。另外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002和掃描線驅動電路4004與液晶 4008一起由第一基板4001、密封材料4005、以及第二基板4006密封。另外，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有在另行準備的基板上由多晶半導體膜形成的信號線驅動電路4003。注意，雖然在本實施例模式中，對於將具有使用多晶半導體膜的薄膜電晶體的信號線驅動電路貼合到第一基板4001的一例進行說明，但是也可以由使用單晶半導體的電晶體形成信號線驅動電路並貼合。圖26A和26B例示包含於信號線驅動電路4003的由多晶半導體膜形成的薄膜電晶體4009。
另外，設置在第一基板4001上的像素部4002和掃描線驅動電路4004具有多個薄膜電晶體，圖26B例示包含於像素部4002的薄膜電晶體4010。薄膜電晶體4010相當於使用微晶半導體膜的薄膜電晶體，可以與實施例模式1至4所示的製程同樣製造。
另外，附圖標記4013相當於液晶元件，液晶元件4013所具有的像素電極4030與薄膜電晶體4010透過佈線4040和佈線4041電連接。而且液晶元件4013的相對電極4031形成在第二基板4006上。像素電極4030、相對電極4031、液晶4008彼此重疊的部分相當於液晶元件4013。
注意，作為第一基板4001、第二基板4006，可以使用玻璃、金屬(典型為不銹鋼)、陶瓷、塑膠。作為塑膠，可以使用FRP(Fiberglass－Reinforced Plastics，即纖維 強化塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。另外，也可以採用由PVF薄膜或聚酯薄膜夾著鋁箔的結構的薄片。
另外，附圖標記4035是球狀的隔離物，用於控制像素電極4030和相對電極4031之間的距離(單元間隙)而設置。注意，也可以使用藉由對絕緣膜有選擇性地進行蝕刻來獲得的隔離物。
此外，供給給另行形成的信號線驅動電路4003和掃描線驅動電路4004或像素部4002的各種信號及電位，透過引導佈線4014及引導佈線4015從FPC4018提供。
在本實施例模式中，連接端子4016由與液晶元件4013所具有的像素電極4030相同的導電膜形成。另外，引導佈線4014、引導佈線4015由與佈線4041相同的導電膜形成。
連接端子4016與FPC4018所具有的端子透過各向異性導電膜4019電連接。
注意，雖然未圖示，本實施例模式所示的液晶顯示裝置可以具有定向膜、偏光板，進而也可以具有顏色濾光片、遮罩膜。
注意，圖26A和26B也示出另行形成信號線驅動電路4003並安裝到第一基板4001上的一例，但是本實施例模式不局限於該結構。既可以另行形成掃描線驅動電路並安裝，又可以另行僅形成信號線驅動電路的一部分或掃描線驅動電路的一部分並安裝。
本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。
實施例模式9
根據本發明而獲得的顯示裝置等可以用於各種模組(主動矩陣型EL模組、主動矩陣型液晶模組)上。換句話說，對於顯示部分安裝有上述各種模組的所有電子設備均可以實施本發明。
作為這種電子設備，可以舉出影像拍攝裝置如攝像機和數位相機等、頭戴式顯示器(護目鏡型顯示器)、汽車導航系統、投影機、汽車音響、個人電腦、可擕式資訊終端(移動電腦、行動電話或電子書等)等。圖7A至7D示出了其一例。
圖7A表示電視裝置。如圖7A所示可以將顯示模組組裝在框體中來完成電視裝置。將安裝有FPC的顯示面板還稱為顯示模組。由顯示模組形成主螢幕2003，作為其他附屬裝置還具有揚聲器部分2009、操作開關等。如上所述，可以完成電視裝置。
如圖7A所示，在框體2001中組裝利用顯示元件的顯示用面板2002，並且可以由接收機2005接收普通的電視廣播，而且藉由介於數據機2004連接到有線或無線方式的通訊網絡，還可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間，或者在接收者之間)的資訊通訊。電視裝置的操作可以由組裝在框體中的開關或另 外的遙控單元2006進行，並且該遙控單元2006也可以設置有顯示輸出資訊的顯示部分2007。
另外，電視裝置還可以附加有如下結構：除了主螢幕2003以外，使用第二顯示用面板形成輔助螢幕2008，而顯示頻道或音量等。在該結構中，也可以採用優越於視角的發光顯示面板形成主螢幕2003，並且採用能夠以低耗電量進行顯示的液晶顯示面板形成輔助螢幕。另外，為了優先地減小耗電量，也可以採用如下結構：使用液晶顯示面板形成主螢幕2003，使用發光顯示面板形成輔助螢幕，並且輔助螢幕能夠點亮和熄滅。
圖8示出表示電視裝置的主要結構的方塊圖。在顯示面板900中，形成有像素部901。信號線驅動電路902和掃描線驅動電路903也可以由COG方式安裝在具備像素部901的基板上。
作為其他外部電路的結構，在視頻信號的輸入一側包括視頻信號放大電路905、視頻信號處理電路906、以及控制電路907等。該視頻信號放大電路905放大由調諧器904接收的信號中的視頻信號，該視頻信號處理電路906將從視頻信號放大電路905輸出的信號轉換為與紅、綠、藍每種顏色相應的色信號，該控制電路907將該視頻信號轉換為驅動器IC的輸入規格。控制電路907將信號分別輸出到掃描線一側和信號線一側。在進行數位驅動的情況下，也可以具有如下結構，即在信號線一側設置信號分割電路908，並且將輸入數位信號分成m個來供給。
由調諧器904接收的信號中的音頻信號傳送到音頻信號放大電路909，並且其輸出經過音頻信號處理電路910供給到揚聲器913。控制電路911從輸入部912接收接收站(接收頻率)和音量的控制資訊，並且將信號傳送到調諧器904、音頻信號處理電路910。
當然，本發明不局限於電視裝置，並且可以適用於各種各樣的用途，如個人電腦的監視器、大面積的顯示媒體如火車站或機場等的資訊顯示板或者街頭上的廣告顯示板等。
圖7B示出行動電話2301的一個例子。該行動電話2301包括顯示部2302、操作部2303等構成。在顯示部2302中，藉由應用上述實施例模式所說明的顯示裝置可以提高批量生產性。
此外，圖7C所示的可擕式電腦包括主體2401、顯示部2402等。藉由將上述實施例模式所示的顯示裝置應用於顯示部2402，可以提高批量生產性。
圖7D是桌燈，包括照明部2501、燈罩2502、可調整臂2503、支柱2504、台座2505、電源開關2506。該桌燈藉由將使用本發明的製造裝置形成的顯示裝置用於其照明部2501來製造。注意，照明設備還包括固定在天花板上的照明設備或掛壁式照明設備等。藉由本發明的製造裝置，可以大幅度地降低製造成本，從而可以提供廉價的桌燈。
51‧‧‧閘極電極
50‧‧‧基板
52a、52b‧‧‧閘極絕緣膜
53‧‧‧微晶半導體膜
54‧‧‧緩衝層
55‧‧‧半導體膜
60‧‧‧氫電漿
56‧‧‧掩模
61‧‧‧微晶半導體膜
62‧‧‧緩衝層
63‧‧‧半導體膜
65a－65c‧‧‧導電膜
66‧‧‧掩模
71a－71c‧‧‧源極電極和汲極電極
72‧‧‧源區和汲區
73‧‧‧緩衝層
47‧‧‧薄膜電晶體
76‧‧‧絕緣膜
77‧‧‧像素電極
79‧‧‧薄膜電晶體
1110‧‧‧裝載室
1115‧‧‧卸載室
1111－1114‧‧‧反應室
1122－1127‧‧‧閘閥
1120‧‧‧公共室
1121‧‧‧傳送單元
1128‧‧‧盒子
1129‧‧‧盒子
100‧‧‧基板
85‧‧‧薄膜電晶體
86‧‧‧薄膜電晶體
87‧‧‧絕緣膜
111‧‧‧平坦化膜
112‧‧‧像素電極
113‧‧‧隔壁
114‧‧‧發光層
115‧‧‧共同電極
117‧‧‧發光元件
116‧‧‧保護膜
7001‧‧‧驅動TFT
7011‧‧‧驅動TFT
7021‧‧‧驅動TFT
74‧‧‧薄膜電晶體
7002‧‧‧發光元件
7005‧‧‧陽極
7003‧‧‧陰極
7004‧‧‧發光層
7012‧‧‧發光元件
7013‧‧‧陰極
7014‧‧‧發光層
7015‧‧‧陽極
7016‧‧‧遮罩膜
7022‧‧‧發光元件
7023‧‧‧陰極
7024‧‧‧發光層
7025‧‧‧陽極
7027‧‧‧透光性導電膜
600‧‧‧基板
628‧‧‧TFT
624‧‧‧像素電極
630‧‧‧儲存電容部
601‧‧‧相對基板
640‧‧‧相對電極
642‧‧‧隔離物
632‧‧‧遮光膜
634‧‧‧第一彩色膜
636‧‧‧第二彩色膜
638‧‧‧第三彩色膜
644‧‧‧突起
648‧‧‧對準膜
646‧‧‧對準膜
650‧‧‧液晶層
618‧‧‧佈線
623‧‧‧接觸孔
620‧‧‧絕緣膜
622‧‧‧第三絕緣膜
604‧‧‧第一電容佈線
602‧‧‧閘極佈線
606‧‧‧閘極絕緣膜
617‧‧‧第二電容佈線
616‧‧‧佈線
625‧‧‧槽縫
626‧‧‧像素電極
631‧‧‧儲存電容部
629‧‧‧TFT
605‧‧‧電容佈線
651‧‧‧液晶元件
652‧‧‧液晶元件
627‧‧‧接觸孔
619‧‧‧佈線
603‧‧‧閘極佈線
637‧‧‧平坦化膜
641‧‧‧槽縫
607‧‧‧第一像素電極
610‧‧‧源區
609‧‧‧共同電位線
615‧‧‧電容電極
633‧‧‧接觸孔
6011‧‧‧基板
6012‧‧‧像素電極
6013‧‧‧信號線驅動電路
6014‧‧‧掃描線驅動電路
6021‧‧‧基板
6022‧‧‧像素部
6023‧‧‧信號線驅動電路
6024‧‧‧掃描線驅動電路
6025‧‧‧FPC
6031‧‧‧基板
6032‧‧‧像素部
6033a‧‧‧類比開關
6033b‧‧‧移位暫存器
6034‧‧‧掃描線驅動電路
6035‧‧‧FPC
4501‧‧‧第一基板
4502‧‧‧像素部
4503‧‧‧信號線驅動電路
4504‧‧‧掃描線驅動電路
4505‧‧‧密封材料
4506‧‧‧第二基板
4507‧‧‧填料
4509‧‧‧薄膜電晶體
4510‧‧‧薄膜電晶體
4511‧‧‧發光元件
4517‧‧‧佈線
4512‧‧‧透光性導電膜
4518‧‧‧FPC
4514‧‧‧引導佈線
4515‧‧‧引導佈線
4516‧‧‧連接端子
4519‧‧‧各向異性導電膜
4001‧‧‧第一基板
4010‧‧‧薄膜電晶體
4013‧‧‧液晶元件
4006‧‧‧第二基板
4005‧‧‧密封材料
4002‧‧‧像素部
4004‧‧‧掃描線驅動電路
4008‧‧‧液晶
4003‧‧‧信號線驅動電路
4009‧‧‧薄膜電晶體
4013‧‧‧液晶元件
4030‧‧‧像素電極
4040‧‧‧佈線
4041‧‧‧佈線
4031‧‧‧相對電極
4035‧‧‧球狀隔離物
4018‧‧‧FPC
4014‧‧‧引導佈線
4015‧‧‧引導佈線
4016‧‧‧連接端子
2001‧‧‧框體
2002‧‧‧顯示用面板
2003‧‧‧主螢幕
2004‧‧‧數據機
2005‧‧‧接收機
2006‧‧‧遙控單元
2007‧‧‧顯示部
2008‧‧‧輔助螢幕
900‧‧‧顯示用面板
901‧‧‧像素部
902‧‧‧信號線驅動電路
903‧‧‧掃描線驅動電路
904‧‧‧調諧器
905‧‧‧視頻信號放大電路
906‧‧‧視頻信號處理電路
907‧‧‧控制電路
908‧‧‧信號分割電路
909‧‧‧音頻信號放大電路
910‧‧‧音頻信號處理電路
911‧‧‧控制電路
912‧‧‧輸入部
2301‧‧‧行動電話
2302‧‧‧顯示部
2303‧‧‧操作部
2401‧‧‧主體
2402‧‧‧顯示部
2501‧‧‧照明部
2502‧‧‧燈罩
2503‧‧‧可調整臂
2504‧‧‧支柱
2505‧‧‧台座
2506‧‧‧電源開關
圖1A至1E是說明本發明的顯示裝置的製造方法的圖；圖2A至2D是說明本發明的顯示裝置的製造方法的圖；圖3A和3B是說明本發明的顯示裝置的製造方法的圖；圖4A至4D是說明本發明的顯示裝置的製造方法的圖；圖5A和5B是說明本發明的電漿CVD裝置的平面圖：圖6A至6C是說明本發明的半導體裝置的製造方法的圖；圖7A至7D是表示應用本發明的電子設備的圖；圖8是表示應用本發明的電子設備的主要結構的方塊圖；圖9A和9B是說明本發明的顯示裝置的圖；圖10A至10C是說明本發明的顯示裝置的圖；圖11A和11B是說明本發明的顯示裝置的圖；圖12是說明本發明的顯示裝置的圖；圖13是說明本發明的顯示裝置的圖；圖14是說明本發明的顯示裝置的圖；圖15是說明本發明的顯示裝置的圖；圖16是說明本發明的顯示裝置的圖； 圖17是說明本發明的顯示裝置的圖；圖18是說明本發明的顯示裝置的圖；圖19是說明本發明的顯示裝置的圖；圖20是說明本發明的顯示裝置的圖；圖21是說明本發明的顯示裝置的圖；圖22是說明本發明的顯示裝置的圖；圖23是說明本發明的顯示裝置的圖；圖24是說明本發明的顯示裝置的圖；圖25是說明本發明的顯示裝置的圖；以及圖26A和26B是說明本發明的顯示裝置的圖。
77‧‧‧像素電極
79‧‧‧薄膜電晶體

Claims (38)

  1. 一種半導體裝置的製造方法，包含如下步驟：在一基板上形成一閘極絕緣膜；執行氫電漿處理以在該閘極絕緣膜表面上產生一結晶核；在執行該氫電漿處理後，藉由使用氫化矽氣體和鹵化矽氣體至少之一當成沉積氣體以在該閘極絕緣膜上形成一微晶半導體膜；以及在該微晶半導體膜上形成一非晶半導體膜，其中在形成結晶半導體膜時，該氫化矽氣體和鹵化矽氣體之一的流量增加。
  2. 如申請專利範圍第1項的半導體裝置的製造方法，其中該微晶半導體膜的氧的濃度為5×1019 cm-3 或以下，並且該微晶半導體膜的氮的濃度和碳的濃度分別為1×1018 cm-3 或以下。
  3. 如申請專利範圍第1項的半導體裝置的製造方法，其中該微晶半導體膜的厚度為大於0nm且小於或等於50nm。
  4. 如申請專利範圍第1項的半導體裝置的製造方法，其中該非晶半導體膜的厚度為大於150nm且小於或等於400nm。
  5. 如申請專利範圍第1項的半導體裝置的製造方法， 其中在一反應室中形成該微晶半導體膜，並且在形成該微晶半導體膜之前，將氫氣體或矽烷氣體引入到該反應室。
  6. 如申請專利範圍第1項的半導體裝置的製造方法，其中在一反應室中形成該微晶半導體膜，並且在形成該微晶半導體膜之前，在該反應室的內壁上形成保護膜。
  7. 一種半導體裝置的製造方法，包含如下步驟：在一基板上形成一閘極絕緣膜；執行氫電漿處理以在該閘極絕緣膜表面上產生一結晶核；在執行該氫電漿處理後，藉由使用氫化矽氣體和鹵化矽氣體至少之一當成沉積氣體以在該閘極絕緣膜上形成一微晶半導體膜；以及在該微晶半導體膜上形成一非晶半導體膜，其中在形成結晶半導體膜時，該氫化矽氣體和鹵化矽氣體之一的流量增加，其中在不將該閘極絕緣膜的表面暴露在大氣中的狀態下形成該微晶半導體膜，以及其中在不將該微晶半導體膜的表面暴露在大氣中的狀態下形成該非晶半導體膜。
  8. 如申請專利範圍第7項的半導體裝置的製造方法，其中該微晶半導體膜的氧的濃度為5×1019 cm-3 或以下，並且該微晶半導體膜的氮的濃度和碳的濃度分別為1×1018 cm-3 或以下。
  9. 如申請專利範圍第7項的半導體裝置的製造方法， 其中該微晶半導體膜的厚度為大於0nm且小於或等於50nm。
  10. 如申請專利範圍第7項的半導體裝置的製造方法，其中該非晶半導體膜的厚度大於150nm且小於或等於400nm。
  11. 如申請專利範圍第7項的半導體裝置的製造方法，其中在一反應室中形成該微晶半導體膜，並且在形成該微晶半導體膜之前，將氫氣體或矽烷氣體引入到該反應室。
  12. 如申請專利範圍第7項的半導體裝置的製造方法，其中在一反應室中形成該微晶半導體膜，並且在形成該微晶半導體膜之前，在該反應室的內壁上形成保護膜。
  13. 一種半導體裝置的製造方法，包含如下步驟：在一基板上形成一閘極電極；在該閘極電極上形成一閘極絕緣膜；執行氫電漿處理以在該閘極絕緣膜表面上產生一結晶核；在執行該氫電漿處理後，藉由使用氫化矽氣體和鹵化矽氣體至少之一當成沉積氣體以在該閘極絕緣膜上形成一微晶半導體膜；在該微晶半導體膜上形成一非晶半導體膜；在該非晶半導體膜上形成添加有雜質的一半導體膜；在該添加有雜質的半導體膜上形成源極電極及汲極電極；藉由選擇性地蝕刻該添加有雜質的半導體膜和該非晶 半導體膜來形成源區域及汲區域和一槽部；以及在該源極電極及汲極電極上形成一像素電極，其中在形成結晶半導體膜時，該氫化矽氣體和鹵化矽氣體之一的流量增加，其中在不將該閘極絕緣膜的表面暴露在大氣中的狀態下形成該微晶半導體膜，以及其中在不將該微晶半導體膜的表面暴露在大氣中的狀態下形成該非晶半導體膜。
  14. 如申請專利範圍第13項的半導體裝置的製造方法，其中該微晶半導體膜的氧的濃度為5×1019 cm-3 或以下，並且該微晶半導體膜的氮的濃度和碳的濃度分別為1×1018 cm-3 或以下。
  15. 如申請專利範圍第13項的半導體裝置的製造方法，其中該微晶半導體膜的厚度為大於0nm且小於或等於50nm。
  16. 如申請專利範圍第13項的半導體裝置的製造方法，其中該非晶半導體膜的厚度大於150nm且小於或等於400nm。
  17. 如申請專利範圍第13項的半導體裝置的製造方法，其中在一反應室中形成該微晶半導體膜，並且在形成該微晶半導體膜之前，將氫氣體或矽烷氣體引入到該反應室。
  18. 如申請專利範圍第13項的半導體裝置的製造方法，其中在一反應室中形成該微晶半導體膜，並且在形成該 微晶半導體膜之前，在該反應室的內壁上形成保護膜。
  19. 如申請專利範圍第13項的半導體裝置的製造方法，其中在不將該非晶半導體膜的表面暴露在大氣中的狀態下形成該添加有雜質的半導體膜。
  20. 一種半導體裝置的製造方法，包含如下步驟：在一基板上形成一閘極絕緣膜；在含有氫和氫化矽氣體和鹵化矽氣體至少之一的沉積氣體中，執行氫電漿處理以在該閘極絕緣膜表面上產生一結晶核；藉由使用該沉積氣體執行氫電漿處理以在該閘極絕緣膜上形成一微晶半導體膜；以及在該微晶半導體膜上形成一非晶半導體膜，其中至少在該氫電漿處理時，該氫化矽氣體和鹵化矽氣體之一對該氫氣的流量比增加。
  21. 如申請專利範圍第20項的半導體裝置的製造方法，其中該微晶半導體膜的氧的濃度為5×1019 cm-3 或以下，並且該微晶半導體膜的氮的濃度和碳的濃度分別為1×1018 cm-3 或以下。
  22. 如申請專利範圍第20項的半導體裝置的製造方法，其中該微晶半導體膜的厚度為大於0nm且小於或等於50nm。
  23. 如申請專利範圍第20項的半導體裝置的製造方法，其中該非晶半導體膜的厚度為大於150nm且小於或等於400nm。
  24. 如申請專利範圍第20項的半導體裝置的製造方法，其中在一反應室中形成該微晶半導體膜，並且在形成該微晶半導體膜之前，將氫氣體或矽烷氣體引入到該反應室。
  25. 如申請專利範圍第20項的半導體裝置的製造方法，其中在一反應室中形成該微晶半導體膜，並且在形成該微晶半導體膜之前，在該反應室的內壁上形成保護膜。
  26. 一種半導體裝置的製造方法，包含如下步驟：在一基板上形成一閘極絕緣膜；在含有氫和氫化矽氣體和鹵化矽氣體至少之一的沉積氣體中，執行氫電漿處理以在該閘極絕緣膜表面上產生一結晶核；藉由使用該沉積氣體執行氫電漿處理以在該閘極絕緣膜上形成一微晶半導體膜；以及在該微晶半導體膜上形成一非晶半導體膜，其中至少在該氫電漿處理時，該氫化矽氣體和鹵化矽氣體之一對該氫氣的流量比增加，其中在不將該閘極絕緣膜的表面暴露在大氣中的狀態下形成該微晶半導體膜，以及其中在不將該微晶半導體膜的表面暴露在大氣中的狀態下形成該非晶半導體膜。
  27. 如申請專利範圍第26項的半導體裝置的製造方法，其中該微晶半導體膜的氧的濃度為5×1019 cm-3 或以下，並且該微晶半導體膜的氮的濃度和碳的濃度分別為1×1018 cm-3 或以下。
  28. 如申請專利範圍第26項的半導體裝置的製造方法，其中該微晶半導體膜的厚度為大於0nm且小於或等於50nm。
  29. 如申請專利範圍第26項的半導體裝置的製造方法，其中該非晶半導體膜的厚度大於150nm且小於或等於400nm。
  30. 如申請專利範圍第26項的半導體裝置的製造方法，其中在一反應室中形成該微晶半導體膜，並且在形成該微晶半導體膜之前，將氫氣體或矽烷氣體引入到該反應室。
  31. 如申請專利範圍第26項的半導體裝置的製造方法，其中在一反應室中形成該微晶半導體膜，並且在形成該微晶半導體膜之前，在該反應室的內壁上形成保護膜。
  32. 一種半導體裝置的製造方法，包含如下步驟：在一基板上形成一閘極電極；在該閘極電極上形成一閘極絕緣膜；在含有氫和氫化矽氣體和鹵化矽氣體至少之一的沉積氣體中，執行氫電漿處理以在該閘極絕緣膜表面上產生一結晶核；藉由使用該沉積氣體執行氫電漿處理以在該閘極絕緣膜上形成一微晶半導體膜；在該微晶半導體膜上形成一非晶半導體膜；在該非晶半導體膜上形成添加有雜質的一半導體膜； 在該添加有雜質的半導體膜上形成源極電極及汲極電極；藉由選擇性地蝕刻該添加有雜質的半導體膜和該非晶半導體膜來形成源區域及汲區域和一槽部；以及在該源極電極及汲極電極上形成一像素電極，其中在形成結晶半導體膜時，該氫化矽氣體和鹵化矽氣體之一對該氫氣的流量比增加，其中在不將該閘極絕緣膜的表面暴露在大氣中的狀態下形成該微晶半導體膜，以及其中在不將該微晶半導體膜的表面暴露在大氣中的狀態下形成該非晶半導體膜。
  33. 如申請專利範圍第32項的半導體裝置的製造方法，其中該微晶半導體膜的氧的濃度為5×1019 cm-3 或以下，並且該微晶半導體膜的氮的濃度和碳的濃度分別為1×1018 cm-3 或以下。
  34. 如申請專利範圍第32項的半導體裝置的製造方法，其中該微晶半導體膜的厚度為大於0nm且小於或等於50nm。
  35. 如申請專利範圍第32項的半導體裝置的製造方法，其中該非晶半導體膜的厚度大於150nm且小於或等於400nm。
  36. 如申請專利範圍第32項的半導體裝置的製造方法，其中在一反應室中形成該微晶半導體膜，並且在形成該微晶半導體膜之前，將氫氣體或矽烷氣體引入到該反應室 。
  37. 如申請專利範圍第32項的半導體裝置的製造方法，其中在一反應室中形成該微晶半導體膜，並且在形成該微晶半導體膜之前，在該反應室的內壁上形成保護膜。
  38. 如申請專利範圍第32項的半導體裝置的製造方法，其中在不將該非晶半導體膜的表面暴露在大氣中的狀態下形成該添加有雜質的半導體膜。
TW097124974A 2007-07-06 2008-07-02 半導體裝置的製造方法 TWI479566B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007179095 2007-07-06

Publications (2)

Publication Number Publication Date
TW200910454A TW200910454A (en) 2009-03-01
TWI479566B true TWI479566B (zh) 2015-04-01

Family

ID=40213932

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097124974A TWI479566B (zh) 2007-07-06 2008-07-02 半導體裝置的製造方法

Country Status (4)

Country Link
US (2) US7998800B2 (zh)
JP (4) JP2009038357A (zh)
CN (1) CN101339905B (zh)
TW (1) TWI479566B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI691032B (zh) * 2015-06-08 2020-04-11 日商信越化學工業股份有限公司 半導體裝置、層合型半導體裝置、密封後層合型半導體裝置、及這些製造方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825488B2 (en) * 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9176353B2 (en) 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8921858B2 (en) * 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP2009049384A (ja) 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
US8330887B2 (en) * 2007-07-27 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
KR101484297B1 (ko) * 2007-08-31 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치의 제작방법
JP5395384B2 (ja) * 2007-09-07 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP5182993B2 (ja) * 2008-03-31 2013-04-17 株式会社半導体エネルギー研究所 表示装置及びその作製方法
US8227278B2 (en) * 2008-09-05 2012-07-24 Semiconductor Energy Laboratory Co., Ltd. Methods for manufacturing thin film transistor and display device
KR101671210B1 (ko) * 2009-03-06 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9018109B2 (en) * 2009-03-10 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including silicon nitride layer and manufacturing method thereof
TWI476917B (zh) 2009-04-16 2015-03-11 Semiconductor Energy Lab 半導體裝置和其製造方法
US8344378B2 (en) * 2009-06-26 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method for manufacturing the same
EP2306234A3 (de) * 2009-10-02 2011-06-22 Fraunhofer-Gesellschaft zur Förderung der Angewandten Forschung e.V. Optischer Aliasfilter, Pixelsensoranordnung und digitale Aufnahmevorrichtung
WO2011052382A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8440548B2 (en) 2010-08-06 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of microcrystalline silicon film and manufacturing method of thin film transistor
CN102655115A (zh) * 2011-03-18 2012-09-05 北京京东方光电科技有限公司 一种tft阵列基板、及其制作方法和制造设备
JP2013051370A (ja) * 2011-08-31 2013-03-14 Tokyo Electron Ltd 成膜方法及び記憶媒体
TWI584383B (zh) * 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN103456738A (zh) * 2012-06-05 2013-12-18 群康科技(深圳)有限公司 薄膜晶体管基板以及显示器
TWI513002B (zh) 2012-06-05 2015-12-11 Innocom Tech Shenzhen Co Ltd 薄膜電晶體基板以及顯示器
CN102881701B (zh) 2012-09-19 2015-01-07 北京京东方光电科技有限公司 一种tft平板x射线传感器及其制造方法
CN103094295B (zh) * 2013-01-23 2016-05-25 北京京东方光电科技有限公司 平板探测器及其制作方法、摄像装置
US10515905B1 (en) * 2018-06-18 2019-12-24 Raytheon Company Semiconductor device with anti-deflection layers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6797548B2 (en) * 1991-06-19 2004-09-28 Semiconductor Energy Laboratory Co., Inc. Electro-optical device and thin film transistor and method for forming the same
US7067844B2 (en) * 1990-11-20 2006-06-27 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
US7098479B1 (en) * 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7115902B1 (en) * 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPS6098680A (ja) 1983-11-04 1985-06-01 Seiko Instr & Electronics Ltd 電界効果型薄膜トランジスタ
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
US7576360B2 (en) * 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
JPH05226656A (ja) 1992-02-13 1993-09-03 Hitachi Ltd 薄膜半導体装置及びその製造方法
JPH0897436A (ja) * 1994-07-27 1996-04-12 Sharp Corp 薄膜半導体素子とその製造方法
TW303526B (zh) * 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
JPH08195492A (ja) 1995-01-13 1996-07-30 Matsushita Electric Ind Co Ltd 多結晶薄膜の形成方法および薄膜トランジスタの製造方法
JP2933879B2 (ja) * 1995-08-11 1999-08-16 シャープ株式会社 透過型液晶表示装置およびその製造方法
JP3638346B2 (ja) * 1995-09-06 2005-04-13 東芝電子エンジニアリング株式会社 液晶表示素子
US6228751B1 (en) * 1995-09-08 2001-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2762968B2 (ja) * 1995-09-28 1998-06-11 日本電気株式会社 電界効果型薄膜トランジスタの製造方法
JPH09325342A (ja) * 1996-05-31 1997-12-16 Toshiba Corp 液晶表示素子及びその製造方法
JPH10170959A (ja) * 1996-12-16 1998-06-26 Casio Comput Co Ltd 液晶表示装置
JPH10325965A (ja) * 1997-03-26 1998-12-08 Toshiba Corp 液晶表示素子
KR100560049B1 (ko) * 1997-05-10 2006-05-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 성막방법
KR100257158B1 (ko) * 1997-06-30 2000-05-15 김영환 박막 트랜지스터 및 그의 제조 방법
JP2000267141A (ja) * 1999-03-19 2000-09-29 Fujitsu Ltd 液晶表示装置及び液晶表示装置の駆動方法
JP4215905B2 (ja) * 1999-02-15 2009-01-28 シャープ株式会社 液晶表示装置
JP2001007024A (ja) 1999-06-18 2001-01-12 Sanyo Electric Co Ltd 多結晶シリコン膜の形成方法
JP2001042337A (ja) * 1999-07-28 2001-02-16 Sharp Corp 液晶表示素子ならびにその製造方法
JP2001330849A (ja) * 2000-05-18 2001-11-30 Nec Corp 液晶表示装置
KR100816333B1 (ko) * 2001-08-30 2008-03-24 삼성전자주식회사 액정 표시 장치용 색 필터 기판 및 박막 트랜지스터 기판및 이들의 제조 방법
JP2003255323A (ja) * 2002-03-04 2003-09-10 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2003280000A (ja) * 2002-03-20 2003-10-02 Matsushita Electric Ind Co Ltd 液晶表示装置
JP4004835B2 (ja) * 2002-04-02 2007-11-07 株式会社アドバンスト・ディスプレイ 薄膜トランジスタアレイ基板の製造方法
TWI300950B (en) * 2002-11-29 2008-09-11 Adv Lcd Tech Dev Ct Co Ltd Semiconductor structure, semiconductor device, and method and apparatus for manufacturing the same
JP2004354940A (ja) * 2003-05-30 2004-12-16 Sharp Corp 液晶表示装置
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
US8319219B2 (en) * 2003-07-14 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP2005167051A (ja) * 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP4044090B2 (ja) * 2003-12-26 2008-02-06 シャープ株式会社 カラーフィルタ基板及びそれを備えた液晶表示装置、並びにカラーフィルタ基板の製造方法
JP4134106B2 (ja) * 2004-06-11 2008-08-13 シャープ株式会社 カラーフィルタ基板およびその製造方法ならびにそれを備えた表示装置
CN101313346B (zh) * 2005-11-24 2011-05-04 夏普株式会社 有源矩阵基板、液晶面板、显示装置、电视接收器以及这些基板和面板的修正方法和制造方法
KR101278477B1 (ko) * 2006-11-07 2013-06-24 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067844B2 (en) * 1990-11-20 2006-06-27 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
US7115902B1 (en) * 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7098479B1 (en) * 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US6797548B2 (en) * 1991-06-19 2004-09-28 Semiconductor Energy Laboratory Co., Inc. Electro-optical device and thin film transistor and method for forming the same
US6847064B2 (en) * 1991-06-19 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a thin film transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI691032B (zh) * 2015-06-08 2020-04-11 日商信越化學工業股份有限公司 半導體裝置、層合型半導體裝置、密封後層合型半導體裝置、及這些製造方法

Also Published As

Publication number Publication date
JP2014115668A (ja) 2014-06-26
US20110287592A1 (en) 2011-11-24
CN101339905A (zh) 2009-01-07
JP2016170417A (ja) 2016-09-23
JP2019079073A (ja) 2019-05-23
JP2009038357A (ja) 2009-02-19
TW200910454A (en) 2009-03-01
US8389343B2 (en) 2013-03-05
CN101339905B (zh) 2012-03-28
US7998800B2 (en) 2011-08-16
US20090011551A1 (en) 2009-01-08

Similar Documents

Publication Publication Date Title
TWI479566B (zh) 半導體裝置的製造方法
TWI479572B (zh) 半導體裝置及顯示裝置的製造方法
TWI520344B (zh) 顯示裝置及其製造方法
TWI614903B (zh) 顯示裝置
TWI469222B (zh) 半導體裝置製造方法
TWI467769B (zh) 顯示裝置和具有該顯示裝置的電子裝置，和其製造方法
TWI447915B (zh) 半導體裝置的製造方法
JP5395384B2 (ja) 薄膜トランジスタの作製方法
TWI575293B (zh) 液晶顯示裝置
TWI521564B (zh) 半導體裝置的製造方法
KR101518794B1 (ko) 박막 트랜지스터의 제작 방법, 및 표시 장치의 제작 방법
CN101339960B (zh) 发光装置
KR20090004587A (ko) 발광 장치
KR20090009716A (ko) 발광 장치

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees