JP2016170417A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016170417A
JP2016170417A JP2016074906A JP2016074906A JP2016170417A JP 2016170417 A JP2016170417 A JP 2016170417A JP 2016074906 A JP2016074906 A JP 2016074906A JP 2016074906 A JP2016074906 A JP 2016074906A JP 2016170417 A JP2016170417 A JP 2016170417A
Authority
JP
Japan
Prior art keywords
film
semiconductor film
microcrystalline semiconductor
substrate
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2016074906A
Other languages
English (en)
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016170417A publication Critical patent/JP2016170417A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】電気特性及び信頼性の高い薄膜トランジスタを有する表示装置を量産高く作製する方法を提案することを課題とする。【解決手段】チャネルエッチ構造の逆スタガ型薄膜トランジスタを有する表示装置において、逆スタガ型薄膜トランジスタは、ゲート電極上にゲート絶縁膜が形成され、ゲート絶縁膜上にチャネル形成領域として機能する微結晶半導体膜（セミアモルファス半導体膜ともいう。）が形成され、微結晶半導体膜上にバッファー層が形成され、バッファー層上に一対のソース領域及びドレイン領域が形成され、ソース領域及びドレイン領域に接する一対のソース電極及びドレイン電極が形成される。上記において、微結晶半導体膜を表面に水素プラズマを作用させたゲート絶縁膜上に形成する。【選択図】図１

Description

本発明は、少なくとも画素部に薄膜トランジスタを用いた表示装置に関する。
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用い
て薄膜トランジスタを構成する技術が注目されている。薄膜トランジスタはＩＣや電気光
学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子とし
て開発が急がれている。
画像表示装置のスイッチング素子として、非晶質半導体膜を用いた薄膜トランジスタ、ま
たは多結晶半導体膜を用いた薄膜トランジスタ等が用いられている。多結晶半導体膜の形
成方法としては、パルス発振のエキシマレーザビームを光学系により線状に加工して、非
晶質珪素膜に対し線状ビームを走査させながら照射して結晶化する技術が知られている。
また、画像表示装置のスイッチング素子として、微結晶半導体膜を用いた薄膜トランジス
タが用いられている（特許文献１及び参考文献２参照。）。
特開平４−２４２７２４号公報 特開２００５−４９８３２号公報
多結晶半導体膜を用いた薄膜トランジスタは、非晶質半導体膜を用いた薄膜トランジスタ
に比べて移動度が２桁以上高く、表示装置の画素部とその周辺の駆動回路を同一基板上に
一体形成できるという利点を有している。しかしながら、非晶質半導体膜を用いた場合に
比べて、半導体膜の結晶化のために工程が複雑化するため、その分歩留まりが低減し、コ
ストが高まるという問題がある。
上述した問題に鑑み、本発明は、電気特性が高く信頼性のよい薄膜トランジスタを有する
表示装置を量産高く作製する方法を提案することを課題の一とする。
微結晶半導体膜をチャネル形成領域とするチャネルエッチ構造の逆スタガ型薄膜トランジ
スタを有する表示装置において、逆スタガ型薄膜トランジスタは、ゲート電極上にゲート
絶縁膜が形成され、ゲート絶縁膜上にチャネル形成領域として機能する微結晶半導体膜（
セミアモルファス半導体膜ともいう。）が形成され、微結晶半導体膜上にバッファー層が
形成され、バッファー層上に一対のソース領域及びドレイン領域が形成され、ソース領域
及びドレイン領域に接する一対のソース電極及びドレイン電極が形成される。本発明は上
記において、微結晶半導体膜を形成するゲート絶縁膜表面に水素プラズマを作用させる。
水素プラズマを作用させた（作用させつつ）ゲート絶縁膜上に微結晶半導体膜を形成する
と、ゲート絶縁膜表面に微結晶核を生成し、結晶成長を促進することができる。
ゲート絶縁膜表面に対する水素プラズマ処理は、微結晶半導体膜を形成する、水素及び珪
素気体（水素化珪素気体、又はハロゲン化珪素気体）を含む成膜ガスにおいて珪素気体の
流量に対する水素の流量比を大きくすることによって行うことができる。成膜が進むにつ
れ、珪素気体の流量に対する水素の流量比が小さくなるように珪素気体の流量を増加、逆
に水素の流量を減少させ微結晶半導体膜を形成する。例えば、成膜開始時には水素の流量
：珪素気体の流量を１０００：１程度にしておき、成膜終了時には５０：１程度になるま
で徐々に珪素気体の流量を増加させ、かつ水素の流量を減少させ微結晶半導体膜を形成す
ればよい。水素、及び珪素気体の流量の制御は一定の時間毎に変化させる段階的でもよい
し、連続的でもよい。成膜開始直後は成膜ガスとして珪素気体を供給せず、水素のみ供給
し水素プラズマ処理を行う時間を設けてもよい。
上記において、水素及び珪素気体の流量をさらに制御し、水素を減少、珪素気体を増加さ
せ、珪素気体の流量に対する水素の流量比を小さくすることで微結晶半導体膜上に連続的
にバッファー層を形成することができる。微結晶半導体膜の表面を大気に触れさせること
なく、該微結晶半導体膜上にバッファー層を形成することができる。珪素気体の流量に対
する水素の流量比を１以下とし、より水素の流量を減少させ、珪素気体のみでバッファー
層を形成してもよい。
また、水素プラズマ処理と微結晶半導体膜の形成工程をわけてもよく、ゲート絶縁膜表面
に水素プラズマ処理を行い、水素プラズマ処理を行ったゲート絶縁膜上に、成膜ガスを用
いて微結晶半導体膜を形成してもよい。この場合、成膜ガス中の水素及び珪素気体の流量
の制御は行わなくてもよい。
ゲート絶縁膜、微結晶半導体膜、バッファー層、ソース領域及びドレイン領域を形成する
一導電型を付与する不純物が添加された半導体膜を形成する反応室は、同一の反応室を用
いて行っても良いし、膜種ごとに異なる反応室で行ってもよい。
反応室は基板を搬入して成膜する前に、クリーニング、フラッシング（洗浄）処理（水素
をフラッシュ物質として用いた水素フラッシュ、シラン（シランガス）をフラッシュ物質
として用いたシランフラッシュなど）、各反応室の内壁を保護膜でコーティングする（プ
リコート処理ともいう）を行うと好ましい。プリコート処理は反応室内に成膜ガスを流し
プラズマ処理することによって、あらかじめ反応室内側を成膜する膜による保護膜によっ
て薄く覆う処理である。フラッシング処理、プリコート処理により、反応室の酸素、窒素
、フッ素などの不純物による成膜する膜への汚染を防ぐことができる。
バッファー層としては、非晶質半導体膜があり、更には、窒素、水素、またはハロゲンの
いずれか一つ以上を含む非晶質半導体膜であることが好ましい。非晶質半導体膜に、窒素
、水素、またはハロゲンのいずれか一つを含むことで、微結晶半導体膜に含まれる結晶が
酸化されることを低減することが可能である。微結晶半導体膜のエネルギーギャップがＥ
ｇ＝１．１〜１．５ｅＶであるのに比べ、バッファー層はエネルギーギャップがＥｇ＝１
．６〜１．８ｅＶと大きく、移動度が小さい。バッファー層の移動度は代表的には微結晶
半導体膜の１／５〜１／１０である。よって、チャネル形成領域は微結晶半導体膜であり
、バッファー層は高抵抗領域である。なお、バッファー層及び微結晶半導体膜に含まれる
炭素、窒素、酸素のそれぞれの濃度は、３×１０１９ｃｍ−３以下、好ましくは５×１０
１８ｃｍ−３以下とする。バッファー層の膜厚は、２〜５０ｎｍ（好ましくは１０〜３０
ｎｍ）とすればよい。
バッファー層は、プラズマＣＶＤ法、スパッタリング法等で形成することができる。また
、非晶質半導体膜を形成した後、非晶質半導体膜の表面を窒素プラズマ、水素プラズマ、
またはハロゲンプラズマで処理して非晶質半導体膜の表面を窒素化、水素化またはハロゲ
ン化することができる。
バッファー層を微結晶半導体膜の表面に設けることで、微結晶半導体膜に含まれる結晶粒
の酸化を低減することが可能であるため、薄膜トランジスタの電気特性の劣化を低減する
ことができる。
微結晶半導体膜は、多結晶半導体膜と異なり、微結晶半導体膜として直接基板上に成膜す
ることができる。具体的には、水素化珪素を原料ガスとし、周波数が１ＧＨｚ以上のマイ
クロ波プラズマＣＶＤ装置を用いて成膜することができる。上記方法を用いて作製された
微結晶半導体膜は、０．５ｎｍ〜２０ｎｍの結晶粒を非晶質半導体中に含む微結晶半導体
膜も含んでいる。よって、多結晶半導体膜を用いる場合と異なり、半導体膜の成膜後に結
晶化の工程を設ける必要がない。薄膜トランジスタの作製における工程数を削減すること
ができ、表示装置の歩留まりを高め、コストを抑えることができる。また、周波数が１Ｇ
Ｈｚ以上のマイクロ波を用いたプラズマは電子密度が高く、原料ガスである水素化珪素の
解離が容易となる。このため、周波数が数十ＭＨｚ〜数百ＭＨｚのマイクロ波プラズマＣ
ＶＤ法と比較して、微結晶半導体膜を容易に作製することが可能であり、成膜速度を高め
ることが可能である。このため、表示装置の量産性を高めることが可能である。
また、微結晶半導体膜を用い、薄膜トランジスタ（ＴＦＴ）を作製し、該薄膜トランジス
タを画素部、さらには駆動回路に用いて表示装置を作製する。微結晶半導体膜を用いた薄
膜トランジスタは、その移動度が１〜２０ｃｍ２／Ｖ・ｓｅｃと、非晶質半導体膜を用い
た薄膜トランジスタの２〜２０倍の移動度を有しているので、駆動回路の一部または全体
を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
本発明の表示装置の作製方法の一は、微結晶半導体膜をチャネル形成領域とするボトムゲ
ート型の薄膜トランジスタを有する表示装置の作製方法であって、ゲート絶縁膜の表面に
水素プラズマを作用させつつ水素化珪素気体若しくはハロゲン化珪素気体を導入し、ゲー
ト絶縁膜の表面に結晶核を生成せしめ、水素化珪素気体若しくはハロゲン化珪素気体の流
量を適時増加させながら微結晶半導体膜を形成し、微結晶半導体膜の成長表面を大気に触
れさせることなく、該微結晶半導体膜上にバッファー層として非晶質半導体膜を堆積する
。
本発明の表示装置の作製方法の一は、微結晶半導体膜をチャネル形成領域とするボトムゲ
ート型の薄膜トランジスタを有する表示装置の作製方法であって、ゲート絶縁膜の表面に
水素プラズマを作用させ、水素化珪素気体若しくはハロゲン化珪素気体を導入し、水素プ
ラズマを作用させたゲート絶縁膜の表面に結晶核を生成せしめ、微結晶半導体膜を形成し
、微結晶半導体膜の成長表面を大気に触れさせることなく、該微結晶半導体膜上にバッフ
ァー層として非晶質半導体膜を堆積する。
また、表示装置は表示素子を含む。表示素子としては液晶表示素子、発光素子を用いるこ
とができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含
んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機Ｅ
Ｌ、またはＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）に用いられている
電子源素子（電子放出素子）等が含まれる。また、電子インクなど、電気的作用によりコ
ントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本発明は、該表示装置を
作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素
子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、
具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極とな
る導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態であっても
良いし、あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒ
ｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り
付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュ
ール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回
路）が直接実装されたモジュールも全て表示装置に含むものとする。
本発明により、電気特性が高く信頼性のよい薄膜トランジスタを有する表示装置を作製す
ることができる。
本発明の表示装置の作製方法を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明のプラズマＣＶＤ装置を説明する平面図である。 本発明の半導体装置の作製方法を説明する図。 本発明が適用される電子機器を示す図。 本発明が適用される電子機器の主要な構成を示すブロック図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明
に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々
に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構
成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通
して用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、表示装置に用いられる薄膜トランジスタの作製工程について、図１乃
至図４を用いて説明する。図１乃至図３は、薄膜トランジスタの作製工程を示す断面図で
あり、図４は一画素における薄膜トランジスタ及び画素電極の接続領域の平面図であり、
図１乃至図３は、図４における線Ａ−Ｂの薄膜トランジスタの作製工程を示す断面図であ
る。
微結晶半導体膜を有する薄膜トランジスタはｐ型よりもｎ型の方が、移動度が高いので駆
動回路に用いるのにより適しているが、本発明では、薄膜トランジスタはｎ型であっても
ｐ型であってもどちらでも良い。いずれの極性の薄膜トランジスタを用いる場合でも、同
一の基板上に形成する薄膜トランジスタを全て同じ極性にそろえておくことが、工程数を
抑えるためにも望ましい。ここでは、ｎチャネル型の薄膜トランジスタを用いて説明する
。
基板５０上にゲート電極５１を形成する（図１（Ａ）及び図４（Ａ）参照。）。基板５０
は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケー
トガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミ
ック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用
いることができる。また、ステンレス合金などの金属基板の表面に絶縁膜を設けた基板を
適用しても良い。基板５０の大きさは、３２０ｍｍ×４００ｍｍ、３７０ｍｍ×４７０ｍ
ｍ、５５０ｍｍ×６５０ｍｍ、６００ｍｍ×７２０ｍｍ、６８０ｍｍ×８８０ｍｍ、７３
０ｍｍ×９２０ｍｍ、１０００ｍｍ×１２００ｍｍ、１１００ｍｍ×１２５０ｍｍ、１１
５０ｍｍ×１３００ｍｍ、１５００ｍｍ×１８００ｍｍ、１９００ｍｍ×２２００ｍｍ、
２１６０ｍｍ×２４６０ｍｍ、２４００ｍｍ×２８００ｍｍ、又は２８５０ｍｍ×３０５
０ｍｍ等を用いることができる。
ゲート電極５１は、チタン、モリブデン、クロム、タンタル、タングステン、アルミニウ
ムなどの金属材料またはその合金材料を用いて形成する。ゲート電極５１は、スパッタリ
ング法や真空蒸着法で基板５０上に導電膜を形成し、当該導電膜上にフォトリソグラフィ
技術またはインクジェット法によりマスクを形成し、当該マスクを用いて導電膜をエッチ
ングすることで、形成することができる。また、銀、金、銅などの導電性ナノペーストを
用いてインクジェット法により吐出し焼成して、ゲート電極５１を形成することができる
。なお、ゲート電極５１の密着性向上と下地への拡散を防ぐバリアメタルとして、上記金
属材料の窒化物膜を、基板５０及びゲート電極５１の間に設けてもよい。
なお、ゲート電極５１上には半導体膜や配線を形成するので、段切れ防止のため端部がテ
ーパー状になるように加工することが望ましい。また、図示しないがこの工程でゲート電
極に接続する配線も同時に形成することができる。
次に、ゲート電極５１上に、ゲート絶縁膜５２ａ、５２ｂ、微結晶半導体膜５３、バッフ
ァー層５４、一導電型を付与する不純物が添加された半導体膜５５を順に形成する（図１
（Ｃ）参照。）。
本発明では、微結晶半導体膜５３を、水素プラズマ６０を作用させつつ（作用させた）ゲ
ート絶縁膜５２ｂ表面に形成する（図１（Ｂ）参照。）。
水素プラズマを作用させたゲート絶縁膜上に微結晶半導体膜を形成すると、微結晶の結晶
成長を促進することができる。水素プラズマによって、ゲート絶縁膜表面を水素で終端し
て不活性化できうるからである。従って得られる微結晶半導体膜は電気特性が高く信頼性
のよいものとすることができる。
ゲート絶縁膜５２ｂ表面に対する水素プラズマ処理は、微結晶半導体膜５３を形成する、
水素及び珪素気体（水素化珪素気体、又はハロゲン化珪素気体）を含む成膜ガスにおいて
珪素気体の流量に対する水素の流量比を大きくすることによって行うことができる。成膜
が進むにつれ、珪素気体の流量に対する水素の流量比が小さくなるように珪素気体の流量
を増加、逆に水素の流量を減少させ微結晶半導体膜５３を形成する。例えば、成膜開始時
には水素の流量：珪素気体の流量を１０００：１程度にしておき、成膜終了時には５０：
１程度になるまで徐々に珪素気体の流量を増加させ、かつ水素の流量を減少させ微結晶半
導体膜５３を形成すればよい。水素、及び珪素気体の流量の制御は一定の時間毎に変化さ
せる段階的でもよいし、連続的でもよい。成膜開始直後は成膜ガスとして珪素気体を供給
せず（つまり珪素気体の流量を０とする）、水素のみ供給し水素プラズマ処理を行う時間
を設けてもよい。例えば、珪素気体としてはシランを用いることができる。
本実施の形態では、水素及び珪素気体の流量をさらに制御し、水素を減少、珪素気体を増
加させ、珪素気体の流量に対する水素の流量比を小さくすることで微結晶半導体膜上に連
続的にバッファー層を形成する。バッファー層を形成する工程は、より水素の流量を減少
させ、珪素気体（水素化珪素気体、又はハロゲン化珪素気体）のみで行ってもよい。微結
晶半導体膜５３の成長表面を大気に触れさせることなく、該微結晶半導体膜上にバッファ
ー層として非晶質半導体膜を形成することができる。
微結晶半導体膜５３の成膜ガス中の水素と珪素気体の流量比を制御することによって、ゲ
ート絶縁膜５２ｂ表面への水素プラズマ６０を用いた処理、微結晶半導体膜５３の形成、
バッファー層５４の形成を連続的に行うことができる。水素と珪素気体との流量の制御と
しては、例えば微結晶半導体膜成膜開始時は水素の流量：珪素気体の流量を１０００：１
とし、徐々に水素の流量を減少、珪素気体の流量を増加させ、微結晶半導体膜５３の成膜
終了時には５０：１程度とすればよい。
次に、一導電型を付与する不純物が添加された半導体膜５５上にマスク５６を形成する。
なお、少なくとも、ゲート絶縁膜５２ａ、５２ｂ、微結晶半導体膜５３、及びバッファー
層５４を連続的に形成してもよい。さらには、ゲート絶縁膜５２ａ、５２ｂ、微結晶半導
体膜５３、バッファー層５４、及び一導電型を付与する不純物が添加された半導体膜５５
を連続的に形成してもよい。少なくとも、ゲート絶縁膜５２ａ、５２ｂ、微結晶半導体膜
５３、及びバッファー層５４を大気に触れさせることなく連続成膜することで、大気成分
や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することがで
きるので、薄膜トランジスタ特性のばらつきを低減することができる。
ゲート絶縁膜５２ａ、５２ｂはそれぞれ、ＣＶＤ法やスパッタリング法等を用いて、酸化
珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜で形成することができる。
ここでは、ゲート絶縁膜５２ａ、５２ｂとして、酸化珪素膜または酸化窒化珪素膜と、窒
化珪素膜または窒化酸化珪素膜との順に積層して形成する形態を示す。なお、ゲート絶縁
膜を２層とせず、基板側から窒化珪素膜または窒化酸化珪素膜と、酸化珪素膜または酸化
窒化珪素膜と、窒化珪素膜または窒化酸化珪素膜との順に３層積層して形成することがで
きる。また、ゲート絶縁膜を、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸
化珪素膜の単層で形成することができる。更には、周波数が１ＧＨｚのマイクロ波プラズ
マＣＶＤ装置を用いてゲート絶縁膜を形成することが好ましい。マイクロ波プラズマＣＶ
Ｄ装置で形成した酸化窒化珪素膜、窒化酸化珪素膜は、耐圧が高く、後に形成される薄膜
トランジスタの信頼性を高めることができる。
ここでは、酸化窒化珪素膜とは、その組成として、窒素よりも酸素の含有量が多いもので
あって、濃度範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、珪素が２５〜
３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化珪
素膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、濃度範囲とし
て酸素が１５〜３０原子％、窒素が２０〜３５原子％、珪素が２５〜３５原子％、水素が
１５〜２５原子％の範囲で含まれるものをいう。
微結晶半導体膜５３は、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半
導体を含む膜である。この半導体は、自由エネルギー的に安定な第３の状態を有する半導
体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を０．５
〜２０ｎｍとして非単結晶半導体中に分散させて存在せしめることが可能である。微結晶
半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す
５２１ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２１
ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンス
ペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素ま
たはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、ア
ルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させるこ
とで、安定性が増し良好な微結晶半導体膜が得られる。このような微結晶半導体膜に関す
る記述は、例えば、米国特許４，４０９，１３４号で開示されている。
この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、ま
たは周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができる
。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、Ｓ
ｉＦ４などの水素化珪素を水素で希釈して形成することができる。また、水素化珪素及び
水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の
希ガス元素で希釈して微結晶半導体膜を形成することができる。これらのときの水素化珪
素に対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、
更に好ましくは１００倍とする。
また、微結晶半導体膜は、価電子制御を目的とした不純物元素を意図的に添加しないとき
に弱いｎ型の電気伝導性を示すので、薄膜トランジスタのチャネル形成領域として機能す
る微結晶半導体膜に対しては、ｐ型を付与する不純物元素を、成膜と同時に、或いは成膜
後に添加することで、しきい値制御をすることが可能となる。ｐ型を付与する不純物元素
としては、代表的には硼素であり、Ｂ２Ｈ６、ＢＦ３などの不純物気体を１ｐｐｍ〜１０
００ｐｐｍ、好ましくは１〜１００ｐｐｍの割合で水素化珪素に混入させると良い。そし
てボロンの濃度を、例えば１×１０１４〜６×１０１６ａｔｏｍｓ／ｃｍ３とすると良い
。
また、微結晶半導体膜の酸素濃度を、５×１０１９ｃｍ−３以下、好ましくは１×１０１
９ｃｍ−３以下、窒素及び炭素の濃度それぞれを１×１０１８ｃｍ−３以下とすることが
好ましい。酸素、窒素、及び炭素が微結晶半導体膜に混入する濃度を低減することで、微
結晶半導体膜がｎ型化になることを防止することができる。
微結晶半導体膜５３は、０ｎｍより厚く５０ｎｍ以下、好ましくは０ｎｍより厚く２０ｎ
ｍ以下で形成する。微結晶半導体膜５３は後に形成される薄膜トランジスタのチャネル形
成領域として機能する。微結晶半導体膜５３の厚さを上記の範囲内とすることで、後に形
成される薄膜トランジスタは、完全空乏型となる。また、微結晶半導体膜は微結晶で構成
されているため、非晶質半導体膜と比較して抵抗が低い。このため、微結晶半導体膜を用
いた薄膜トランジスタは、電流電圧特性を示す曲線の立ち上がり部分の傾きが急峻となり
、スイッチング素子としての応答性が優れ、高速動作が可能となる。また、薄膜トランジ
スタのチャネル形成領域に微結晶半導体膜を用いることで、薄膜トランジスタの閾値の変
動を抑制することが可能である。このため、電気特性のばらつきの少ない表示装置を作製
することができる。
また、微結晶半導体膜は非晶質半導体膜と比較して移動度が高い。このため、表示素子の
スイッチングとして、チャネル形成領域が微結晶半導体膜で形成される薄膜トランジスタ
を用いることで、チャネル形成領域の面積、即ち薄膜トランジスタの面積を縮小すること
が可能である。このため、一画素あたりに示す薄膜トランジスタの面積が小さくなり、画
素の開口率を高めることが可能である。この結果、解像度の高い装置を作製することがで
きる。
また、微結晶半導体膜は下側から縦方向に成長し、針状結晶である。微結晶半導体膜には
非晶質と結晶構造が混在しており、結晶領域と非晶質領域との間に局部応力でクラックが
発生し、隙間ができやすい。この隙間に新たなラジカルが介入して結晶成長を起こしうる
。しかし上方の結晶面が大きくなるため、針状に上方に成長しやすい。このように微結晶
半導体膜は縦方向に成長しても、非晶質半導体膜の成膜速度に比べて１／１０〜１／１０
０の早さである。
バッファー層５４は、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ
４、ＳｉＦ４などの珪素気体（水素化珪素気体、ハロゲン化珪素気体）を用いて、プラズ
マＣＶＤ法により形成することができる。また、上記珪素気体に、ヘリウム、アルゴン、
クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して非晶質半導体
膜を形成することができる。水素化珪素の流量の１倍以上２０倍以下、好ましくは１倍以
上１０倍以下、更に好ましくは１倍以上５倍以下の流量の水素を用いて、水素を含む非晶
質半導体膜を形成することができる。また、上記水素化珪素と窒素またはアンモニアとを
用いることで、窒素を含む非晶質半導体膜を形成することができる。また、上記水素化珪
素と、フッ素、塩素、臭素、またはヨウ素を含む気体（Ｆ２、Ｃｌ２、Ｂｒ２、Ｉ２、Ｈ
Ｆ、ＨＣｌ、ＨＢｒ、ＨＩ等）を用いることで、フッ素、塩素、臭素、またはヨウ素を含
む非晶質半導体膜を形成することができる。
また、バッファー層５４としては、ターゲットに非晶質半導体を用いて水素、または希ガ
スでスパッタリングして非晶質半導体膜を形成することができる。このとき、アンモニア
、窒素、またはＮ２Ｏを雰囲気中に含ませることにより、窒素を含む非晶質半導体膜を形
成することができる。また、雰囲気中にフッ素、塩素、臭素、またはヨウ素を含む気体（
Ｆ２、Ｃｌ２、Ｂｒ２、Ｉ２、ＨＦ、ＨＣｌ、ＨＢｒ、ＨＩ等）を含ませることにより、
フッ素、塩素、臭素、またはヨウ素を含む非晶質半導体膜を形成することができる。
また、バッファー層５４として、微結晶半導体膜５３の表面にプラズマＣＶＤ法またはス
パッタリング法により非晶質半導体膜を形成した後、非晶質半導体膜の表面を水素プラズ
マ、窒素プラズマ、またはハロゲンプラズマ、希ガス（ヘリウム、アルゴン、クリプトン
、ネオン）によるプラズマで処理して、非晶質半導体膜の表面を水素化、窒素化、または
ハロゲン化してもよい。
バッファー層５４は、結晶粒を含まない非晶質半導体膜で形成することが好ましい。この
ため、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、またはマイクロ波プ
ラズマＣＶＤ法で形成する場合は、結晶粒を含まない非晶質半導体膜となるように、成膜
条件を制御することが好ましい。
バッファー層５４は、後のソース領域及びドレイン領域の形成プロセスにおいて、一部エ
ッチングされる場合があるが、そのときに、バッファー層５４の一部が残存する厚さで形
成することが好ましい。代表的には、１５０ｎｍ以上４００ｎｍ以下の厚さで形成するこ
とが好ましい。
微結晶半導体膜５３の表面に、非晶質半導体膜、更には水素、窒素、またはハロゲンを含
む非晶質半導体膜を形成することで、微結晶半導体膜５３に含まれる結晶粒の表面の自然
酸化を防止することが可能である。微結晶半導体膜５３の表面にバッファー層を形成する
ことで、微結晶粒の酸化を防ぐことができる。
また、バッファー層５４は、非晶質半導体膜を用いて形成するため、または、水素、窒素
、若しくはハロゲンを含む非晶質半導体膜で形成するため、チャネル形成領域として機能
する微結晶半導体膜よりも抵抗が高い。このため、後に形成される薄膜トランジスタにお
いて、ソース領域及びドレイン領域と、微結晶半導体膜との間に形成されるバッファー層
は高抵抗領域として機能する。このため、薄膜トランジスタのオフ電流を低減することが
できる。当該薄膜トランジスタを表示装置のスイッチング素子として用いた場合、表示装
置のコントラストを向上させることができる。
一導電型を付与する不純物が添加された半導体膜５５は、ｎチャネル型の薄膜トランジス
タを形成する場合には、代表的な不純物元素としてリンを添加すれば良く、水素化珪素に
ＰＨ３などの不純物気体を加えれば良い。また、ｐチャネル型の薄膜トランジスタを形成
する場合には、代表的な不純物元素としてボロンを添加すれば良く、水素化珪素にＢ２Ｈ
６などの不純物気体を加えれば良い。一導電型を付与する不純物が添加された半導体膜５
５は、微結晶半導体、または非晶質半導体で形成することができる。一導電型を付与する
不純物が添加された半導体膜５５は膜厚２〜５０ｎｍ（好ましくは１０〜３０ｎｍ）とす
ればよい。
ゲート絶縁膜５２ａ、５２ｂ、微結晶半導体膜５３、バッファー層５４、一導電型を付与
する不純物が添加された半導体膜５５を大気に曝さずに連続的に成膜すると生産性が向上
する。
微結晶半導体膜５３、バッファー層５４、及び一導電型を付与する不純物が添加された半
導体膜５５上にマスク５６を形成する（図１（Ｄ）参照。）。マスク５６は、フォトリソ
グラフィ技術またはインクジェット法により形成する。
次に、マスク５６を用いて微結晶半導体膜５３、バッファー層５４、及び一導電型を付与
する不純物が添加された半導体膜５５をエッチングし分離して、微結晶半導体膜６１、バ
ッファー層６２、及び一導電型を付与する不純物が添加された半導体膜６３を形成する（
図１（Ｄ）参照。）。この後、マスク５６を除去する。なお、図１（Ｅ）は、図４（Ｂ）
のＡ−Ｂの断面図に相当する。
微結晶半導体膜６１、バッファー層６２、及び一導電型を付与する不純物が添加された半
導体膜６３の端部をテーパーを有する形状にエッチングすることで、一導電型を付与する
不純物が添加された半導体膜６３と微結晶半導体膜６１とが直接接することを防ぐことが
できる。端部のテーパー角は９０°〜３０°、好ましくは８０°〜４５°とする。これに
より、一導電型を付与する不純物が添加された半導体膜６３と微結晶半導体膜６１間が長
くなりリーク電流の発生を防ぐことができる。また、段差形状による配線の段切れを防ぐ
ことができる。
次に、一導電型を付与する不純物が添加された半導体膜６３及びゲート絶縁膜５２ｂ上に
導電膜６５ａ〜６５ｃを形成する（図２（Ａ）参照。）。導電膜６５ａ〜６５ｃ上にマス
ク６６を形成する。
導電膜は、アルミニウム、銅、シリコン、チタン、ネオジム、スカンジウム、モリブデン
などの耐熱性向上元素若しくはヒロック防止元素が添加されたアルミニウム合金の単層ま
たは積層で形成することが好ましい。また、一導電型を付与する不純物が添加された半導
体膜と接する側の膜を、チタン、タンタル、モリブデン、タングステン、またはこれらの
元素の窒化物で形成し、その上にアルミニウムまたはアルミニウム合金を形成した積層構
造としても良い。更には、アルミニウムまたはアルミニウム合金の上面及び下面を、チタ
ン、タンタル、モリブデン、タングステン、またはこれらの元素の窒化物で挟んだ積層構
造としてもよい。ここでは、導電膜としては、導電膜６５ａ〜６５ｃの３層が積層した構
造の導電膜を示し、導電膜６５ａ、６５ｃにモリブデン膜、導電膜６５ｂにアルミニウム
膜を用いた積層導電膜や、導電膜６５ａ、６５ｃにチタン膜、導電膜６５ｂにアルミニウ
ム膜を用いた積層導電膜を示す。
導電膜６５ａ〜６５ｃは、スパッタリング法や真空蒸着法で形成する。また、導電膜６５
ａ〜６５ｃは、銀、金、銅などの導電性ナノペーストを用いてスクリーン印刷法、インク
ジェット法等を用いて吐出し焼成して形成しても良い。
マスク６６は、マスク５６と同様に形成することができる。
次に、マスク６６を用いて導電膜６５ａ〜６５ｃをエッチングし分離して、ソース電極及
びドレイン電極７１ａ〜７１ｃを形成する（図２（Ｂ）参照。）。本実施の形態のように
導電膜６５ａ〜６５ｃをウエットエッチングすると、導電膜６５ａ〜６５ｃは等方的にエ
ッチングされるため、マスク６６の端部と、ソース電極及びドレイン電極７１ａ〜７１ｃ
の端部はより一致せずより後退している。次に、マスク６６を用いて一導電型を付与する
不純物が添加された半導体膜６３及びバッファー層６２をエッチングして、ソース領域及
びドレイン領域７２、バッファー層７３を形成する（図２（Ｃ）参照。）。なお、バッフ
ァー層７３は一部のみがエッチングされたものであり、微結晶半導体膜６１の表面を覆っ
ている。
バッファー層７３は一部エッチングされ、ソース電極及びドレイン電極７１ａ〜７１ｃ間
に溝部が形成されている。このバッファー層７３の溝部の端部は、ソース領域及びドレイ
ン領域７２の端部とほぼ一致している。この溝部はソース領域及びドレイン領域７２を形
成するエッチングと同一エッチングプロセスで形成される。従って同一フォトレジストマ
スクであるマスク６６の開口部と概略一致している、セルフアラインプロセスである。バ
ッファー層７３に溝部を形成することでリーク電流の流れる領域が長く（広く）なり、オ
フ電流を下げる効果がある。また、溝部には水素、及び／又は、フッ素が混入しているこ
とにより、酸素が微結晶半導体膜に進入することを防止する効果がある。
バッファー層７３は２００〜３００ｎｍの厚さを有する。バッファー層７３の溝部はソー
ス領域とドレイン領域を分離し、ソース領域とドレイン領域間のリーク電流を下げるため
に溝状に加工された領域であり、下層の微結晶半導体膜の酸化を防ぐことのできる残存膜
厚を有する。一方、微結晶半導体膜とソース領域及びドレイン領域と重なる領域は、２０
０〜３００ｎｍの膜厚を有し、耐圧向上を図ることができる高抵抗領域を形成する。
ソース電極及びドレイン電極７１ａ〜７１ｃの端部と、ソース領域及びドレイン領域７２
の端部は一致せずずれており、ソース電極及びドレイン電極７１ａ〜７１ｃの端部の外側
に、ソース領域及びドレイン領域７２の端部が形成される。この後、マスク６６を除去す
る。なお、図２（Ｃ）は、図４（Ｃ）のＡ−Ｂの断面図に相当する。図２（Ｃ）に示すよ
うに、ソース領域及びドレイン領域７２の端部は、ソース電極及びドレイン電極７１ｃの
端部の外側に位置することが分かる。また、ソース電極またはドレイン電極の一方は、ソ
ース配線またはドレイン配線としても機能する。
図２（Ｃ）に示すように、ソース電極及びドレイン電極７１ａ〜７１ｃの端部と、ソース
領域及びドレイン領域７２の端部は一致せずずれた形状となることで、ソース電極及びド
レイン電極７１ａ〜７１ｃの端部の距離が離れるため、ソース電極及びドレイン電極間の
リーク電流やショートを防止することができる。このため、信頼性が高く、且つ耐圧の高
い薄膜トランジスタを作製することができる。
以上の工程により、チャネルエッチ型の薄膜トランジスタ７４を形成することができる。
ソース領域及びドレイン領域７２下のバッファー層７３と微結晶半導体膜６１のチャネル
形成領域上のバッファー層７３は同一材料であり（炭素、窒素、酸素のそれぞれの濃度は
、３×１０１９ｃｍ−３以下、好ましくは５×１０１８ｃｍ−３以下）、同時に形成され
、さらに溝部を有している。微結晶半導体膜６１のチャネル形成領域上のバッファー層７
３は含まれる水素によって外部の空気、エッチング残渣を遮断し、微結晶半導体膜６１を
保護する。ソース領域及びドレイン領域７２下のバッファー層７３は、チャネル形成領域
を形成する微結晶半導体膜６１に同一材料で延在してオーバーラップしている。またバッ
ファー層を厚めにすることで、溝部があっても、溝部の下側にバッファー層が存在するた
め、微結晶半導体膜の安定化を図ることができる。
バッファー層７３は寄生チャネルの発生を防止し、ソース領域及びドレイン領域のエッチ
ング時のストッパーとしても機能する。バッファー層７３は、エッチング時のラジカルを
止めることができる。バッファー層７３がなく、微結晶半導体膜６１のみなら膜厚方向に
酸化して特性が悪化する。移動度の低下、サブスレッショルド値（Ｓ値）の増大を招いて
しまう。また、酸化防止対策として、バッファー層７３としては非晶質シリコン膜が有効
である。溝部があっても表面が水素で終端されているため、酸化を止めることができる。
また、バッファー層７３は、溝部を形成して食刻することにより、その上の一導電型を付
与する不純物が添加された半導体膜の除去を完全にして、残渣のリンなどの一導電型を付
与する不純物により寄生チャネルができてしまうのを防ぐことができる。
一導電型を付与する不純物を含まないバッファー層７３を設けることによって、ソース領
域及びドレイン領域に含まれる一導電型を付与する不純物と微結晶半導体膜のしきい値電
圧制御用の一導電型を付与する不純物が相互に混ざらないようにすることができる。一導
電型を付与する不純物が混ざると再結合中心ができ、リーク電流が流れてしまい、オフ電
流低減の効果が得られなくなってしまう。
以上のようにバッファー層を設けることにより、リーク電流が低減された高耐圧の薄膜ト
ランジスタを作製することができる。従って、１５Ｖの電圧を印加する液晶表示装置に用
いる薄膜トランジスタの場合でも信頼性が高く好適に用いることができる。
次に、ソース電極及びドレイン電極７１ａ〜７１ｃ、ソース領域及びドレイン領域７２、
微結晶半導体膜６１、及びゲート絶縁膜５２ｂ上に絶縁膜７６を形成する（図３（Ａ）参
照。）。絶縁膜７６は、ゲート絶縁膜５２ａ、５２ｂと同様に形成することができる。な
お、絶縁膜７６は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を
防ぐためのものであり、緻密な膜が好ましい。また、絶縁膜７６に窒化珪素膜を用いるこ
とで、バッファー層７３中の酸素濃度を５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましく
は１×１０１９ａｔｏｍｓ／ｃｍ３以下とすることができる。
次に、絶縁膜７６にコンタクトホールを形成し、当該コンタクトホールにおいてソース電
極またはドレイン電極７１ｃに接する画素電極７７を形成する。なお、図３（Ａ）は、図
４（Ｄ）のＡ−Ｂの断面図に相当する。
画素電極７７は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むイ
ンジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム
錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化
ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることがで
きる。
また、画素電極７７として、導電性高分子（導電性ポリマーともいう）を含む導電性組成
物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シート抵
抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好
ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であ
ることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また、ソース領域及びドレイン領域の端部とソース電極及びドレイン電極の端部を一致す
る形状としてもよい。図３（Ｂ）にソース領域及びドレイン領域の端部とソース電極及び
ドレイン電極の端部が一致する形状のチャネルエッチ型の薄膜トランジスタ７９を示す。
ソース電極及びドレイン電極のエッチング及びソース領域及びドレイン領域のエッチング
をドライエッチングで行うと薄膜トランジスタ７９のような形状にすることができる。ま
た、一導電型を付与する不純物が添加された半導体膜をソース電極及びドレイン電極をマ
スクとしてエッチングし、ソース領域及びドレイン領域を形成しても薄膜トランジスタ７
９のような形状にすることができる。
チャネルエッチ型の薄膜トランジスタは、作製工程数が少なく、コスト削減が可能である
。また、微結晶半導体膜でチャネル形成領域を構成することにより１〜２０ｃｍ２／Ｖ・
ｓｅｃの電界効果移動度を得ることができる。従って、この薄膜トランジスタを画素部の
画素のスイッチング用素子として、さらに走査線（ゲート線）側の駆動回路を形成する素
子として利用することができる。
本実施の形態により、電気特性が高く信頼性のよい薄膜トランジスタを有する表示装置を
作製することができる。
（実施の形態２）
本実施の形態は、実施の形態１において、微結晶半導体膜の形成工程が異なる例である。
従って、他の工程は実施の形態１と同様に行うことができ、実施の形態１と同一部分又は
同様な機能を有する部分、及び工程の繰り返しの説明は省略する。
まず、実施の形態１と同様に基板５０上にゲート電極５１を形成し、ゲート絶縁膜５２ａ
、５２ｂを形成する。
本実施の形態では、ゲート絶縁膜５２ｂ表面への水素プラズマ処理と微結晶半導体膜の形
成工程をわけて行う。まず、ゲート絶縁膜５２ｂ表面に水素プラズマ処理を行う。水素プ
ラズマ処理を行ったゲート絶縁膜上に、水素及び珪素気体（水素化珪素気体又は塩素化珪
素気体）を含む成膜ガスを用いて微結晶半導体膜を形成してもよい。この場合、水素プラ
ズマ処理を行えるように水素の流量を珪素気体の流量より多くしておくという成膜ガス中
の水素及び珪素気体の流量の制御は行わなくてもよい。
水素プラズマ処理と微結晶半導体膜５３の成膜工程は同一反応室で行ってもよいし、別の
反応室で行ってもよいが、大気に触れさせないようにする。微結晶半導体膜５３を形成し
た後、微結晶半導体膜５３上にバッファー層５４を形成する。
水素プラズマを作用させたゲート絶縁膜上に微結晶半導体膜を形成すると、微結晶の結晶
成長を促進することができる。従って得られる微結晶半導体膜は電気特性が高く信頼性の
よいものとすることができる。
（実施の形態３）
本実施の形態は、実施の形態１又は実施の形態２において、表示装置の作製工程が異なる
例である。従って、他の工程は実施の形態１又は実施の形態２と同様に行うことができ、
実施の形態１と同一部分又は同様な機能を有する部分、及び工程の繰り返しの説明は省略
する。
実施の形態１において、微結晶半導体膜を形成する前に、反応室のクリーニング、及びフ
ラッシング（洗浄）処理（水素をフラッシュ物質として用いた水素フラッシュ、シランを
フラッシュ物質として用いたシランフラッシュなど）を行ってもよい。フラッシング処理
により、反応室の酸素、窒素、フッ素などの不純物による成膜する膜への汚染を防ぐこと
ができる。
フラッシング処理により、反応室の酸素、窒素、フッ素などの不純物を除去することがで
きる。例えば、プラズマＣＶＤ装置を用いて、モノシランをフラッシュ物質として用い、
ガス流量８〜１０ＳＬＭをチャンバーに５〜２０分間、好ましくは１０分〜１５分間導入
し続けることでシランフラッシュ処理を行う。なお、１ＳＬＭは１０００ｓｃｃｍ、即ち
、０．０６ｍ３／ｈである。
クリーニングは、例えばフッ素ラジカルで行うことができる。なお、フッ素ラジカルは、
反応室の外側に設けられたプラズマ発生器に、フッ化炭素、フッ化窒素、またはフッ素を
導入し、解離し、フッ素ラジカルを反応室に導入することで、反応室内をクリーニングす
ることができる。
フラッシング処理は、ゲート絶縁膜、一導電型を付与する不純物が添加された半導体膜の
成膜前にも行ってもよい。なお、フラッシング処理はクリーニング後に行うと効果的であ
る。
（実施の形態４）
本実施の形態は、実施の形態１又は実施の形態２において、表示装置の作製工程が異なる
例である。従って、他の工程は実施の形態１又は実施の形態２と同様に行うことができ、
実施の形態１と同一部分又は同様な機能を有する部分、及び工程の繰り返しの説明は省略
する。
実施の形態１又は実施の形態２において、微結晶半導体膜を形成する前に、反応室のクリ
ーニング、及びフラッシング（洗浄）処理（水素をフラッシュ物質として用いた水素フラ
ッシュ、シランをフラッシュ物質として用いたシランフラッシュなど）を行ってもよい。
フラッシング処理により、反応室の酸素、窒素、フッ素などの不純物による成膜する膜へ
の汚染を防ぐことができる。
反応室は基板を搬入して成膜する前に、各反応室の内壁に成膜する種類の膜で保護膜を形
成し、コーティングする（プリコート処理ともいう）を行ってよい。プリコート処理は反
応室内に成膜ガスを流しプラズマ処理することによって、あらかじめ反応室内を保護膜に
よって薄く覆う処理である。例えば、微結晶半導体膜として微結晶シリコン膜を形成する
前に、反応室内を０．２〜０．４μｍの非晶質シリコン膜で覆うプリコート処理を行えば
よい。プリコート処理後にもフラッシング処理（水素フラッシュ、シランフラッシュなど
）を行ってもよい。クリーニング処理及びプリコート処理を行う場合は反応室内より基板
を搬出しておく必要があるが、フラッシング処理（水素フラッシュ、シランフラッシュな
ど）を行う場合はプラズマ処理を行わないため基板を搬入した状態でもよい。
微結晶シリコン膜を成膜する反応室内に非晶質シリコン膜の保護膜を形成しておき、成膜
前に水素プラズマ処理をすると、保護膜がエッチングされて極少量のシリコンが基板上に
堆積して結晶成長の核となりうる。
プリコート処理により、反応室の酸素、窒素、フッ素などの不純物による成膜する膜への
汚染を防ぐことができる。
プリコート処理は、ゲート絶縁膜、一導電型を付与する不純物が添加された半導体膜の成
膜前にも行ってもよい。
（実施の形態５）
本実施の形態では、ゲート絶縁膜、微結晶半導体膜、バッファー層の形成方法の例を詳細
に説明する。
本発明に用いることのできるプラズマＣＶＤ装置の例について図５（Ａ）（Ｂ）を用いて
説明する。図５（Ａ）（Ｂ）は連続成膜することが可能なマイクロ波プラズマＣＶＤ装置
である。図５（Ａ）（Ｂ）はマイクロ波プラズマＣＶＤ装置の平面を示す模式図であり、
共通室１１２０の周りに、ロード室１１１０、アンロード室１１１５、反応室（１）〜反
応室（４）１１１１〜１１１４を備えた構成となっている。共通室１１２０と各室の間に
はゲートバルブ１１２２〜１１２７が備えられ、各室で行われる処理が、相互に干渉しな
いように構成されている。なお、反応室の数は４つに限定されず、より少なくても多くて
もよい。反応室が多いと積層する膜の種類ごとに反応室を分けられるため、反応室のクリ
ーニングの回数を減らすことができる。図５（Ａ）は反応室を４つ有する例であり、図５
（Ｂ）は反応室を３つ有する例である。
図５（Ａ）（Ｂ）のプラズマＣＶＤ装置を用いて、ゲート絶縁層、微結晶半導体膜、バッ
ファー層、及び一導電型を付与する不純物が添加された半導体膜の形成例を説明する。基
板はロード室１１１０、アンロード室１１１５のカセット１１２８、１１２９に装填され
、共通室１１２０の搬送手段１１２１により反応室（１）〜反応室（４）１１１１〜１１
１４へ運ばれる。この装置では、堆積膜種ごとに反応室をあてがうことが可能であり、複
数の異なる被膜を大気に触れさせることなく連続して形成することができる。
反応室（１）〜反応室（４）それぞれにおいて、ゲート絶縁膜５２ａ、５２ｂ、微結晶半
導体膜５３、バッファー層５４、及び一導電型を付与する不純物が添加された半導体膜５
５を積層形成する。この場合は、原料ガスの切り替えにより異なる種類の膜を連続的に複
数積層することができる。この場合、ゲート絶縁膜を形成した後、反応室内にシラン等の
水素化珪素を導入し、残留酸素及び水素化珪素を反応させて、反応物を反応室外に排出す
ることで、反応室内の残留酸素濃度を低減させることができる。この結果、微結晶半導体
膜に含まれる酸素の濃度を低減することができる。また、微結晶半導体膜に含まれる結晶
粒の酸化を防止することができる。
または、反応室（１）及び反応室（３）のそれぞれでゲート絶縁膜５２ａ、５２ｂ、微結
晶半導体膜５３、及びバッファー層５４を形成し、反応室（２）及び反応室（４）のそれ
ぞれで一導電型を付与する不純物が添加された半導体膜５５を形成する。一導電型を付与
する不純物が添加された半導体膜５５のみ単独で成膜することにより、チャンバーに残存
する一導電型を付与する不純物が他の膜に混入することを防ぐことができる。
また、プラズマＣＶＤ装置において、生産性を向上させるため、複数の反応室で同じ膜を
形成することとしてもよい。複数の反応室で同じ膜を形成できると、複数の基板に同時に
膜を形成することができる。例えば、図５（Ａ）において、反応室（１）及び反応室（２
）を微結晶半導体膜を形成する反応室とし、反応室（３）を非結晶半導体膜を形成する反
応室とし、反応室（４）を一導電型を付与する不純物が添加された半導体膜を形成する反
応室とする。反応室（１）又は反応室（２）で微結晶半導体膜を形成した基板は、反応室
（３）でバッファー層を形成し、反応室（４）で一導電型を付与する不純物が添加された
半導体膜を形成する。反応室（３）でバッファー層と一導電型を付与する不純物が添加さ
れた半導体膜を連続して成膜してもよく、この場合、反応室は３つでよいので図５（Ｂ）
のプラズマＣＶＤ装置を用いればよい。このように、複数の基板を同時に処理する場合、
成膜速度の遅い膜の形成する反応室を複数設けることによって生産性を向上させることが
できる。
反応室は基板を搬入して成膜する前に、クリーニング、フラッシング（洗浄）処理（水素
フラッシュ、シランフラッシュなど）、または各反応室の内壁に成膜する種類の膜で保護
膜を形成し、コーティングする（プリコート処理ともいう）と好ましい。プリコート処理
は反応室内に成膜ガスを流しプラズマ処理することによって、あらかじめ反応室内を保護
膜によって薄く覆う処理である。例えば、微結晶半導体膜として微結晶シリコン膜を形成
する前に、反応室内を０．２〜０．４μｍの非晶質シリコン膜で覆うプリコート処理を行
えばよい。プリコート処理後にもフラッシング処理（水素フラッシュ、シランフラッシュ
など）を行ってもよい。クリーニング処理及びプリコート処理を行う場合は反応室内より
基板を搬出しておく必要があるが、フラッシング処理（水素フラッシュ、シランフラッシ
ュなど）を行う場合はプラズマ処理を行わないため基板を搬入した状態でもよい。
微結晶シリコン膜を成膜する反応室内に非晶質シリコン膜の保護膜を形成しておき、成膜
前に水素プラズマ処理をすると、保護膜がエッチングされて極少量のシリコンが基板上に
堆積して結晶成長の核となりうる。
このように、複数のチャンバが接続されたマイクロ波プラズマＣＶＤ装置で、同時にゲー
ト絶縁膜５２ａ、５２ｂ、微結晶半導体膜５３、バッファー層５４、及び一導電型を付与
する不純物が添加された半導体膜５５を成膜することができるため、量産性を高めること
ができる。また、ある反応室がメンテナンスやクリーニングを行っていても、残りの反応
室において成膜処理が可能となり、成膜のタクトを向上させることができる。また、大気
成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成すること
ができるので、薄膜トランジスタ特性のばらつきを低減することができる。
また、反応室（１）でゲート絶縁膜５２ａ、５２ｂを形成し、反応室（２）で微結晶半導
体膜５３及びバッファー層５４を形成し、反応室（３）で一導電型を付与する不純物が添
加された半導体膜５５を形成することができる。また、ゲート絶縁膜５２ａを酸化珪素膜
または酸化窒化珪素膜で形成し、ゲート絶縁膜５２ｂを窒化珪素膜または窒化酸化珪素膜
で形成する場合、反応室を５つ設け、反応室（１）で、ゲート絶縁膜５２ａの酸化珪素膜
または酸化窒化珪素膜を形成し、反応室（２）で、ゲート絶縁膜５２ｂの窒化珪素膜また
は窒化酸化珪素膜を形成し、反応室（３）で、微結晶半導体膜を形成し、反応室（４）で
バッファー層を形成し、反応室（５）で、一導電型を付与する不純物が添加された半導体
膜を形成してもよい。
いずれの場合にも実施の形態１及び実施の形態２で示すように、微結晶半導体膜を形成す
るゲート絶縁膜表面に水素プラズマ処理を行うことによって微結晶半導体膜の微結晶成長
を促進することができる。
このような構成のマイクロ波プラズマＣＶＤ装置を用いれば、各反応室で種類の類似する
膜または一種類の膜を成膜することが可能であり、且つ大気に曝すことなく連続して形成
することができるため、前に成膜した膜の残留物や大気に浮遊する不純物元素に汚染され
ることなく、各積層界面を形成することができる。
さらには、マイクロ波発生器と共に高周波発生器を設け、ゲート絶縁膜、微結晶半導体膜
、および一導電型を付与する不純物が添加された半導体膜をマイクロ波プラズマＣＶＤ法
で形成し、バッファー層を高周波プラズマＣＶＤ法で形成してもよい。
なお、図５に示すマイクロ波プラズマＣＶＤ装置には、ロード室及びアンロード室が別々
に設けられているが、一つとしロード／アンロード室とでもよい。また、マイクロ波プラ
ズマＣＶＤ装置に予備室を設けてもよい。予備室で基板を予備加熱することで、各反応室
において成膜までの加熱時間を短縮することが可能であるため、スループットを向上させ
ることができる。
以下に、成膜処理について詳細に説明する。これらの成膜処理は、その目的に応じて、ガ
ス供給部から供給するガスを選択すれば良い。
ここでは、ゲート絶縁膜５２ａに、酸化窒化珪素膜を形成し、ゲート絶縁膜５２ｂに窒化
酸化珪素膜を形成する方法を一例としてあげる。なお、プラズマＣＶＤ装置としてマイク
ロ波プラズマＣＶＤ装置を例に説明する。
はじめに、マイクロ波プラズマＣＶＤ装置の反応室の内部を、フッ素ラジカルでクリーニ
ングする。なお、フッ素ラジカルは、反応室の外側に設けられたプラズマ発生器に、フッ
化炭素、フッ化窒素、またはフッ素を導入し、導入したフッ化炭素、フッ化窒素、または
フッ素を解離し、フッ素ラジカルを反応室に導入することで、反応室内をクリーニングす
ることができる。
フッ素ラジカルでクリーニングした後、反応室内部に水素を大量に導入することで、反応
室内の残留フッ素と水素を反応させて、残留フッ素の濃度を低減することができる。この
ため、後にプリコート処理として反応室の内壁に成膜する保護膜へのフッ素の混入量を減
らすことが可能であり、保護膜の厚さを薄くすることが可能である。
次に、反応室内壁の表面に保護膜として酸化窒化膜を堆積する。ここでは、反応室内の圧
力を１〜２００Ｐａ、好ましくは１〜１００Ｐａとし、プラズマ着火用ガスとして、ヘリ
ウム、アルゴン、キセノン、クリプトン等の希ガスのいずれか一種以上のガスを導入する
。さらには、希ガスのいずれか一種及び水素を導入する。特に、プラズマ着火用ガスとし
てヘリウム、更にはヘリウムと水素を用いることが好ましい。
また、プラズマ着火用ガスとして、ヘリウム、アルゴン、キセノン、クリプトン等の希ガ
スのいずれか一種以上及び酸素ガスを導入してもよい。希ガスと共に、酸素ガスを反応室
内に導入することで、プラズマの着火を容易とすることができる。
次に、電源装置の電源をオンにし、電源装置の出力を５００〜６０００Ｗ、好ましくは４
０００〜６０００Ｗとしてプラズマを発生させる。次に、ガス供給部から原料ガスを反応
室内に導入する。具体的には、原料ガスとして、一酸化二窒素、希ガス、及びシランを導
入することで、反応室の内壁に保護膜として酸化窒化珪素膜を形成する。このときの水素
化珪素の流量を５０〜３００ｓｃｃｍ、一酸化二窒素の流量を５００〜６０００ｓｃｃｍ
とし、保護膜の膜厚を５００〜２０００ｎｍとする。
次に、原料ガスの供給を停止し、反応室内の圧力を低下し、電源装置の電源をオフにした
後、反応室内の支持台上に基板を導入する。
次に、上記保護膜と同様の工程により、基板上にゲート絶縁膜５２ａとして酸化窒化珪素
膜を堆積させる。
所定の厚さの酸化窒化珪素膜が堆積されたら、原料ガスの供給を停止し、反応室内の圧力
を低下し、電源装置の電源をオフにする。
次に、反応室内の圧力を１〜２００Ｐａ、好ましくは１〜１００Ｐａとし、プラズマ着火
用ガスとして、ヘリウム、アルゴン、キセノン、クリプトン等の希ガスのいずれか一種以
上と、原料ガスであるシラン、一酸化二窒素、及びアンモニアを導入する。なお、原料ガ
スとして、アンモニアの代わりに窒素を導入しても良い。次に、電源装置の電源をオンに
し、電源装置の出力を５００〜６０００Ｗ、好ましくは４０００〜６０００Ｗとしてプラ
ズマを発生させる。次に、ガス供給部から原料ガスを反応室内に導入し、基板の酸化窒化
珪素膜上にゲート絶縁膜５２ｂとして窒化酸化珪素膜を形成する。次に、原料ガスの供給
を停止し、反応室内の圧力を低下し、電源装置の電源をオフにして、成膜プロセスを終了
する。
以上の工程により、反応室内壁のプリコート処理による保護膜を酸化窒化珪素膜とし、基
板上に酸化窒化珪素膜及び窒化酸化珪素膜を連続的に成膜することで、上層側の窒化酸化
珪素膜中に酸化珪素等の不純物の混入を低減することができる。当該膜は耐圧が高いため
、ゲート絶縁膜として用いると、トランジスタの閾値のばらつきを低減することができる
。また、ＢＴ特性を向上させることができる。また、静電気に対する耐性が高まり、高い
電圧が印加されても破壊されにくいトランジスタを作製することができる。また、経時破
壊の少ないトランジスタを作製することができる。また、ホットキャリアダメージの少な
いトランジスタを作製することができる。
また、ゲート絶縁膜として酸化窒化珪素膜単層の場合、上記保護膜の形成方法及び酸化窒
化珪素膜の形成方法を用いる。特に、シランに対する一酸化二窒素の流量比を１００倍以
上３００倍以下、好ましくは１５０倍以上２５０倍以下とすると、耐圧の高い酸化窒化珪
素膜を形成することができる。
次に、マイクロ波プラズマＣＶＤ法による微結晶半導体膜及びバッファー層として非晶質
半導体膜を連続的に成膜する成膜処理方法について示す。まず、上記ゲート絶縁膜と同様
により、反応室内をクリーニングする。
次に、フラッシング処理（水素をフラッシュ物質として用いた水素フラッシュ、シランを
フラッシュ物質として用いたシランフラッシュなど）を行ってもよい。フラッシング処理
により、反応室の酸素、窒素、フッ素などの不純物を除去することができる。例えば、プ
ラズマＣＶＤ装置を用いて、モノシランをフラッシュ物質として用い、ガス流量８〜１０
ＳＬＭをチャンバーに５〜２０分間、好ましくは１０分〜１５分間導入し続けることでシ
ランフラッシュ処理を行う。なお、１ＳＬＭは１０００ｓｃｃｍ、即ち、０．０６ｍ３／
ｈである。
次に、反応室内に保護膜として珪素膜を堆積する。ここでは、反応室内の圧力を１〜２０
０Ｐａ、好ましくは１〜１００Ｐａとし、プラズマ着火用ガスとして、ヘリウム、アルゴ
ン、キセノン、クリプトン等の希ガスのいずれか一種以上を導入する。なお、希ガスと共
に水素を導入してもよい。
次に、電源装置の電源をオンにし、電源装置の出力を５００〜６０００Ｗ、好ましくは４
０００〜６０００Ｗとしてプラズマを発生させる。次に、ガス供給部から原料ガスを反応
室内に導入する。具体的には、原料ガスとして、具体的には、水素化珪素ガス又は塩素化
珪素ガス、及び水素ガスを導入することで、反応室の内壁の表面上に保護膜として微結晶
珪素膜を形成する。また、水素化珪素ガス又は塩素化珪素ガス、及び水素ガスに加え、ヘ
リウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希
釈して微結晶半導体膜を形成することができる。これらのときの水素化珪素に対して水素
の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、更に好ましくは
１００倍とする。また、このときの保護膜の膜厚を５００〜２０００ｎｍとする。なお、
電源装置の電源をオンにする前に、反応室内に上記希ガスの他、水素化珪素ガス及び水素
ガスを導入してもよい。
次に、原料ガスの供給を停止し、反応室内の圧力を低下し、電源装置の電源をオフにした
後、反応室内の支持台上に基板を導入する。
次に、ゲート絶縁膜表面に水素プラズマを作用させつつ珪素気体（水素化珪素気体又は塩
素化珪素気体）を導入し、基板上に微結晶半導体膜を堆積させる。微結晶半導体膜の膜厚
を０ｎｍより厚く５０ｎｍ以下、好ましくは０ｎｍより厚く２０ｎｍ以下とする。ゲート
絶縁膜表面に水素プラズマを作用させることによってゲート絶縁膜表面に結晶核の生成を
促進することができ、電気特性の高い微結晶半導体膜を形成することができる。
所定の厚さの微結晶珪素膜が堆積されたら、さらに原料ガスの流量を調整する。具体的に
は、水素ガスの流量を微結晶半導体膜の成膜条件より大幅に低減し、珪素気体（水素化珪
素気体又は塩素化珪素気体）の流量を増加する。さらには、水素ガスを反応室内に導入せ
ず、珪素気体（水素珪素気体又は塩素化珪素気体）を導入する。このように珪素気体（水
素化珪素気体又は塩素化珪素気体）に対する水素の流量を低減することにより、バッファ
ー層として非晶質半導体膜の成膜速度を向上させることができる。または、珪素気体（水
素化珪素気体又は塩素化珪素気体）に加え、ヘリウム、アルゴン、クリプトン、ネオンか
ら選ばれた一種または複数種の希ガス元素で希釈する。次に、電源装置の電源をオンにし
、電源装置の出力は５００〜６０００Ｗ、好ましくは４０００〜６０００Ｗとしてプラズ
マを発生させて、非晶質半導体膜を形成することができる。非晶質半導体膜の成膜速度は
微結晶半導体膜に比べて高いため、反応室内の圧力を低く設定することができる。このと
きの非晶質半導体膜の膜厚を５０〜２００ｎｍとする。
所定の厚さの非晶質半導体膜が堆積されたら、次に、原料ガスの供給を停止し、反応室内
の圧力を低下し、電源装置の電源をオフにして、非晶質半導体膜の成膜プロセスを終了す
る。
周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置で発生されたプラズマは、電子密
度が高く、原料ガスから多くのラジカルが形成され、基板へ供給されるため、基板でのラ
ジカルの表面反応が促進され、微結晶シリコンの成膜速度を高めることができる。更に、
複数の電源装置、及び複数の誘電体板で構成されるマイクロ波プラズマＣＶＤ装置は、安
定した大面積のプラズマを生成することができる。このため、大面積基板上においても、
膜質の均一性を高めた膜を成膜することが可能であると共に、量産性を高めることができ
る。
また、同じ反応室で微結晶半導体膜及び非晶質半導体膜を連続的に成膜することで、歪の
少ない界面を形成することが可能である。
なお、ゲート絶縁膜及び半導体膜それぞれの作製工程において、反応室の内壁に５００〜
２０００ｎｍの保護膜が形成されている場合は、上記クリーニング処理及び保護膜形成処
理を省くことができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態６）
次に、表示装置の作製工程について、図９及び図１０を用いて説明する。表示装置の有す
る表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示
す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、
無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ
素子と呼ばれている。また、表示装置に用いられる薄膜トランジスタ８５、８６は、実施
の形態１乃至４で示す薄膜トランジスタ７４と同様に作製でき、電気特性及び信頼性の高
い薄膜トランジスタである。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。また、発光素子の駆動を制御する薄膜トランジスタとして、図３に示すチャネルエッ
チ型の薄膜トランジスタを用いて示す。
図１乃至図４と同様の工程を経て、図９に示すように基板１００上に薄膜トランジスタ８
５、８６を形成し、薄膜トランジスタ８５、８６上に保護膜として機能する絶縁膜８７を
形成する。次に、絶縁膜８７上に平坦化膜１１１を形成し、平坦化膜１１１上に薄膜トラ
ンジスタ８６のソース電極またはドレイン電極に接続する画素電極１１２を形成する。
平坦化膜１１１は、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサ
ンを用いて形成することが好ましい。
図９（Ａ）では画素の薄膜トランジスタがｎ型であるので、画素電極１１２として、陰極
を用いるのが望ましいが、逆にｐ型の場合は陽極を用いるのが望ましい。具体的には、陰
極としては、仕事関数が小さい材料、例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ
等を用いることができる。
次に図９（Ｂ）に示すように、平坦化膜１１１及び画素電極１１２の端部上に、隔壁１１
３を形成する。隔壁１１３は開口部を有しており、該開口部において画素電極１１２が露
出している。隔壁１１３は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて
形成する。特に感光性の材料を用い、画素電極上に開口部を形成し、その開口部の側壁が
連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
次に、隔壁１１３の開口部において画素電極１１２と接するように、発光層１１４を形成
する。発光層１１４は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
そして発光層１１４を覆うように、陽極を用いた共通電極１１５を形成する。共通電極１
１５は、実施の形態１に画素電極７７として列挙した透光性を有する導電性材料を用いた
透光性導電膜で形成することができる。共通電極１１５として上記透光性導電膜の他に、
窒化チタン膜またはチタン膜を用いても良い。図９（Ｂ）では、共通電極１１５としＩＴ
Ｏを用いている。隔壁１１３の開口部において、画素電極１１２と発光層１１４と共通電
極１１５が重なり合うことで、発光素子１１７が形成されている。この後、発光素子１１
７に酸素、水素、水分、二酸化炭素等が侵入しないように、共通電極１１５及び隔壁１１
３上に保護膜１１６を形成することが好ましい。保護膜１１６としては、窒化珪素膜、窒
化酸化珪素膜、ＤＬＣ膜等を形成することができる。
さらに、実際には、図９（Ｂ）まで完成したら、さらに外気に曝されないように気密性が
高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）
やカバー材でパッケージング（封入）することが好ましい。
次に、発光素子の構成について、図１０を用いて説明する。ここでは、駆動用ＴＦＴがｎ
型の場合を例に挙げて、画素の断面構造について説明する。図１０（Ａ）（Ｂ）（Ｃ）の
表示装置に用いられる駆動用ＴＦＴ７００１、７０１１、７０２１は、実施の形態１乃至
４で示す薄膜トランジスタ７４と同様に作製でき、電気特性及び信頼性の高い薄膜トラン
ジスタである。
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、本発明の画素構成はどの射出
構造の発光素子にも適用することができる。
上面射出構造の発光素子について図１０（Ａ）を用いて説明する。
図１０（Ａ）に、駆動用ＴＦＴ７００１がｎ型で、発光素子７００２から発せられる光が
陽極７００５側に抜ける場合の、画素の断面図を示す。図１０（Ａ）では、発光素子７０
０２の陰極７００３と駆動用ＴＦＴ７００１が電気的に接続されており、陰極７００３上
に発光層７００４、陽極７００５が順に積層されている。陰極７００３は仕事関数が小さ
く、なおかつ光を反射する導電膜であれば公知の材料を用いることができる。例えば、Ｃ
ａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層７００４は、単数の
層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸送層、発光層、ホ
ール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽
極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タング
ステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チ
タンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化
物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム
錫酸化物などの透光性を有する導電性導電膜を用いても良い。
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に
相当する。図１０（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、白
抜きの矢印で示すように陽極７００５側に射出する。
次に、下面射出構造の発光素子について図１０（Ｂ）を用いて説明する。駆動用ＴＦＴ７
０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の
、画素の断面図を示す。図１０（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された
透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されており
、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７
０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽
膜７０１６が成膜されていてもよい。陰極７０１３は、図１０（Ａ）の場合と同様に、仕
事関数が小さい導電膜であれば様々な材料を用いることができる。ただしその膜厚は、光
を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を
有するＡｌを、陰極７０１３として用いることができる。そして発光層７０１４は、図１
０（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成され
ていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図１０（Ａ）と同
様に、透光性を有する導電性材料を用いて形成することができる。そして遮蔽膜７０１６
は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば
黒の顔料添加した樹脂等を用いることもできる。
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２
に相当する。図１０（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、
白抜きの矢印で示すように陰極７０１３側に射出する。
次に、両面射出構造の発光素子について、図１０（Ｃ）を用いて説明する。図１０（Ｃ）
では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、
発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、
陽極７０２５が順に積層されている。陰極７０２３は、図１０（Ａ）の場合と同様に、仕
事関数が小さい導電膜であれば公知の材料を用いることができる。ただしその膜厚は、光
を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として用い
ることができる。そして発光層７０２４は、図１０（Ａ）と同様に、単数の層で構成され
ていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０２５
は、図１０（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成するこ
とができる。
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０
２２に相当する。図１０（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光
は、白抜きの矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。
なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と
発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流
制御用ＴＦＴが接続されている構成であってもよい。
なお本実施の形態で示す表示装置は、図１０に示した構成に限定されるものではなく、本
発明の技術的思想に基づく各種の変形が可能である。
以上の工程により、表示装置として発光装置を作製することができる。本実施の形態の発
光装置は、電気特性及び信頼性の高い薄膜トランジスタを用いているため、コントラスト
が高く、視認性の高い発光装置である。また、レーザ結晶化工程のない微結晶半導体膜を
用いた薄膜トランジスタを用いているため、視認性の高い発光装置を量産高く作製するこ
とができる。
（実施の形態７）
本実施の形態では、実施の形態１乃至４で示す薄膜トランジスタを有する表示装置につい
て、以下に示す。本実施の形態は、表示素子として液晶表示素子を用いた液晶表示装置の
例を図１２乃至図２５を用いて説明する。図１２乃至図２５の液晶表示装置に用いられる
ＴＦＴ６２８、６２９は、実施の形態１乃至４で示す薄膜トランジスタと同様に作製でき
、電気特性及び信頼性の高い薄膜トランジスタである。
はじめにＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）型の液晶表示装置について示す
。ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種で
ある。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分
子が垂直方向を向く方式である。本実施の形態では、特に画素（ピクセル）をいくつかの
領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されている。これ
をマルチドメイン化あるいはマルチドメイン設計という。以下の説明では、マルチドメイ
ン設計が考慮された液晶表示装置について説明する。
図１３及び図１４は、それぞれ画素電極及び対向電極を示している。なお、図１３は画素
電極が形成される基板側の平面図であり、図中に示す切断線Ｇ−Ｈに対応する断面構造を
図１２に表している。また、図１４は対向電極が形成される基板側の平面図である。以下
の説明ではこれらの図を参照して説明する。
図１２は、ＴＦＴ６２８とそれに接続する画素電極６２４、及び保持容量部６３０が形成
された基板６００と、対向電極６４０等が形成される対向基板６０１とが重ね合わせられ
、液晶が注入された状態を示している。
対向基板６０１においてスペーサ６４２が形成される位置には、遮光膜６３２、第１の着
色膜６３４、第２の着色膜６３６、第３着色膜６３８、対向電極６４０が形成されている
。この構造により、液晶の配向を制御するための突起６４４とスペーサ６４２の高さを異
ならせている。画素電極６２４上には配向膜６４８が形成され、同様に対向電極６４０上
にも配向膜６４６が形成されている。この間に液晶層６５０が形成されている。
スペーサ６４２はここでは柱状スペーサを用いて示したがビーズスペーサを散布してもよ
い。さらには、スペーサ６４２を基板６００上に形成される画素電極６２４上に形成して
もよい。
基板６００上には、ＴＦＴ６２８とそれに接続する画素電極６２４、及び保持容量部６３
０が形成される。画素電極６２４は、ＴＦＴ６２８、配線、及び保持容量部６３０を覆う
絶縁膜６２０、絶縁膜を覆う第３絶縁膜６２２をそれぞれ貫通するコンタクトホール６２
３で、配線６１８と接続する。ＴＦＴ６２８は実施の形態１で示す薄膜トランジスタを適
宜用いることができる。また、保持容量部６３０は、ＴＦＴ６２８のゲート配線６０２と
同様に形成した第１の容量配線６０４と、ゲート絶縁膜６０６と、配線６１６、６１８と
同様に形成した第２の容量配線６１７で構成される。
画素電極６２４と液晶層６５０と対向電極６４０が重なり合うことで、液晶素子が形成さ
れている。
図１２に基板６００上の構造を示す。画素電極６２４は実施の形態１で示した材料を用い
て形成する。画素電極６２４にはスリット６２５を設ける。スリット６２５は液晶の配向
を制御するためのものである。
図１５に示すＴＦＴ６２９とそれに接続する画素電極６２６及び保持容量部６３１は、そ
れぞれ画素電極６２４及び保持容量部６３０と同様に形成することができる。ＴＦＴ６２
８とＴＦＴ６２９は共に配線６１６と接続している。この液晶表示パネルの画素（ピクセ
ル）は、画素電極６２４と画素電極６２６により構成されている。画素電極６２４と画素
電極６２６はサブピクセルである。
図１４に対向基板側の構造を示す。遮光膜６３２上に対向電極６４０が形成されている。
対向電極６４０は、画素電極６２４と同様の材料を用いて形成することが好ましい。対向
電極６４０上には液晶の配向を制御する突起６４４が形成されている。また、遮光膜６３
２の位置に合わせてスペーサ６４２が形成されている。
この画素構造の等価回路を図１５に示す。ＴＦＴ６２８とＴＦＴ６２９は、共にゲート配
線６０２、配線６１６と接続している。この場合、容量配線６０４と容量配線６０５の電
位を異ならせることで、液晶素子６５１と液晶素子６５２の動作を異ならせることができ
る。すなわち、容量配線６０４と容量配線６０５の電位を個別に制御することにより液晶
の配向を精密に制御して視野角を広げている。
スリット６２５を設けた画素電極６２４に電圧を印加すると、スリット６２５の近傍には
電界の歪み（斜め電界）が発生する。このスリット６２５と、対向基板６０１側の突起６
４４とを交互に咬み合うように配置することで、斜め電界が効果的に発生させて液晶の配
向を制御することで、液晶が配向する方向を場所によって異ならせている。すなわち、マ
ルチドメイン化して液晶表示パネルの視野角を広げている。
次に、上記とは異なるＶＡ型の液晶表示装置について、図１６乃至図１９を用いて説明す
る。
図１６と図１７は、ＶＡ型液晶表示パネルの画素構造を示している。図１７は基板６００
の平面図であり、図中に示す切断線Ｙ−Ｚに対応する断面構造を図１６に表している。以
下の説明ではこの両図を参照して説明する。
この画素構造は、一つの画素に複数の画素電極が有り、それぞれの画素電極にＴＦＴが接
続されている。各ＴＦＴは、異なるゲート信号で駆動されるように構成されている。すな
わち、マルチドメイン設計された画素において、個々の画素電極に印加する信号を、独立
して制御する構成を有している。
画素電極６２４はコンタクトホール６２３において、配線６１８でＴＦＴ６２８と接続し
ている。また、画素電極６２６はコンタクトホール６２７において、配線６１９でＴＦＴ
６２９と接続している。ＴＦＴ６２８のゲート配線６０２と、ＴＦＴ６２９のゲート配線
６０３には、異なるゲート信号を与えることができるように分離されている。一方、デー
タ線として機能する配線６１６は、ＴＦＴ６２８とＴＦＴ６２９で共通に用いられている
。ＴＦＴ６２８とＴＦＴ６２９は実施の形態１で示す薄膜トランジスタを適宜用いること
ができる。また、容量配線６９０が設けられている。
画素電極６２４と画素電極６２６の形状は異なっており、スリット６２５によって分離さ
れている。Ｖ字型に広がる画素電極６２４の外側を囲むように画素電極６２６が形成され
ている。画素電極６２４と画素電極６２６に印加する電圧のタイミングを、ＴＦＴ６２８
及びＴＦＴ６２９により異ならせることで、液晶の配向を制御している。この画素構造の
等価回路を図１９に示す。ＴＦＴ６２８はゲート配線６０２と接続し、ＴＦＴ６２９はゲ
ート配線６０３と接続している。ゲート配線６０２とゲート配線６０３は異なるゲート信
号を与えることで、ＴＦＴ６２８とＴＦＴ６２９の動作タイミングを異ならせることがで
きる。
対向基板６０１には、遮光膜６３２、第２の着色膜６３６、対向電極６４０が形成されて
いる。また、第２の着色膜６３６と対向電極６４０の間には平坦化膜６３７が形成され、
液晶の配向乱れを防いでいる。図１８に対向基板側の構造を示す。対向電極６４０は異な
る画素間で共通化されている電極であるが、スリット６４１が形成されている。このスリ
ット６４１と、画素電極６２４及び画素電極６２６側のスリット６２５とを交互に咬み合
うように配置することで、斜め電界が効果的に発生させて液晶の配向を制御することがで
きる。これにより、液晶が配向する方向を場所によって異ならせることができ、視野角を
広げている。
画素電極６２４と液晶層６５０と対向電極６４０が重なり合うことで、第１の液晶素子が
形成されている。また、画素電極６２６と液晶層６５０と対向電極６４０が重なり合うこ
とで、第２の液晶素子が形成されている。また、一画素に第１の液晶素子と第２の液晶素
子が設けられたマルチドメイン構造である。
次に、横電界方式の液晶表示装置について示す。横電界方式は、セル内の液晶分子に対し
て水平方向に電界を加えることで液晶を駆動して階調表現する方式である。この方式によ
れば、視野角を約１８０度にまで広げることができる。以下の説明では、横電界方式を採
用する液晶表示装置について説明する。
図２０は、ＴＦＴ６２８とそれに接続する画素電極６２４が形成された基板６００と、対
向基板６０１を重ね合わせ、液晶を注入した状態を示している。対向基板６０１には遮光
膜６３２、第２の着色膜６３６、平坦化膜６３７などが形成されている。画素電極は基板
６００側に有るので、対向基板６０１側には設けられていない。基板６００と対向基板６
０１の間に液晶層６５０が形成されている。
基板６００上には、第１の画素電極６０７及び第１の画素電極６０７に接続する容量配線
６０４、並びに及び実施の形態１で示すＴＦＴ６２８が形成される。第１の画素電極６０
７は、実施の形態１で示す画素電極７７と同様の材料を用いることができる。また、第１
の画素電極６０７は略画素の形状に区画化した形状で形成する。なお、第１の画素電極６
０７及び容量配線６０４上にはゲート絶縁膜６０６が形成される。
ＴＦＴ６２８の配線６１６、配線６１８がゲート絶縁膜６０６上に形成される。配線６１
６は液晶表示パネルにおいてビデオ信号をのせるデータ線であり一方向に伸びる配線であ
ると同時に、ソース領域６１０と接続し、ソース及びドレインの一方の電極となる。配線
６１８はソース及びドレインの他方の電極となり、第２の画素電極６２４と接続する配線
である。
配線６１６、配線６１８上に第２の絶縁膜６２０が形成される。また、絶縁膜６２０上に
は、絶縁膜６２０に形成されるコンタクトホールにおいて、配線６１８に接続する第２の
画素電極６２４が形成される。画素電極６２４は実施の形態１で示した画素電極７７と同
様の材料を用いて形成する。
このようにして、基板６００上にＴＦＴ６２８とそれに接続する第２の画素電極６２４が
形成される。なお、保持容量は第１の画素電極６０７と第２の画素電極６２４の間で形成
している。
図２１は、画素電極の構成を示す平面図である。図２１に示す切断線Ｏ−Ｐに対応する断
面構造を図２０に表している。画素電極６２４にはスリット６２５が設けられる。スリッ
ト６２５は液晶の配向を制御するためのものである。この場合、電界は第１の画素電極６
０７と第２の画素電極６２４の間で発生する。第１の画素電極６０７と第２の画素電極６
２４の間にはゲート絶縁膜６０６が形成されているが、ゲート絶縁膜６０６の厚さは５０
〜２００ｎｍであり、２〜１０μｍである液晶層の厚さと比較して十分薄いので、実質的
に基板６００と平行な方向（水平方向）に電界が発生する。この電界により液晶の配向が
制御される。この基板と略平行な方向の電界を利用して液晶分子を水平に回転させる。こ
の場合、液晶分子はどの状態でも水平であるため、見る角度によるコントラストなどの影
響は少なく、視野角が広がることとなる。また、第１の画素電極６０７と第２の画素電極
６２４は共に透光性の電極であるので、開口率を向上させることができる。
次に、横電界方式の液晶表示装置の他の一例について示す。
図２２と図２３は、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）型の液晶表示装置
の画素構造を示している。図２３は平面図であり、図中に示す切断線Ｉ−Ｊに対応する断
面構造を図２２に表している。以下の説明ではこの両図を参照して説明する。
図２２は、ＴＦＴ６２８とそれに接続する画素電極６２４が形成された基板６００と、対
向基板６０１を重ね合わせ、液晶を注入した状態を示している。対向基板６０１には遮光
膜６３２、第２の着色膜６３６、平坦化膜６３７などが形成されている。画素電極は基板
６００側にあるので、対向基板６０１側には設けられていない。基板６００と対向基板６
０１の間に液晶層６５０が形成されている。
基板６００上には、共通電位線６０９、及び実施の形態１で示すＴＦＴ６２８が形成され
る。共通電位線６０９はＴＦＴ６２８のゲート配線６０２と同時に形成することができる
。また、第１の画素電極６０７は略画素の形状に区画化した形状で形成する。
ＴＦＴ６２８の配線６１６、配線６１８がゲート絶縁膜６０６上に形成される。配線６１
６は液晶表示パネルにおいてビデオ信号をのせるデータ線であり一方向に伸びる配線であ
ると同時に、ソース領域６１０と接続し、ソース及びドレインの一方の電極となる。配線
６１８はソース及びドレインの他方の電極となり、第２の画素電極６２４と接続する配線
である。
配線６１６、配線６１８上に第２の絶縁膜６２０が形成される。また、絶縁膜６２０上に
は、絶縁膜６２０に形成されるコンタクトホール６２３において、配線６１８に接続する
第２の画素電極６２４が形成される。画素電極６２４は実施の形態１で示した画素電極７
７と同様の材料を用いて形成する。なお、図２３に示すように、画素電極６２４は、共通
電位線６０９と同時に形成した櫛形の電極と横電界が発生するように形成される。また、
画素電極６２４の櫛歯の部分が共通電位線６０９と同時に形成した櫛形の電極と交互に咬
み合うように形成される。
画素電極６２４に印加される電位と共通電位線６０９の電位との間に電界が生じると、こ
の電界により液晶の配向が制御される。この基板と略平行な方向の電界を利用して液晶分
子を水平に回転させる。この場合、液晶分子はどの状態でも水平であるため、見る角度に
よるコントラストなどの影響は少なく、視野角が広がることとなる。
このようにして、基板６００上にＴＦＴ６２８とそれに接続する画素電極６２４が形成さ
れる。保持容量は共通電位線６０９と容量電極６１５の間にゲート絶縁膜６０６を設け、
それにより形成している。容量電極６１５と画素電極６２４はコンタクトホール６３３を
介して接続されている。
次に、ＴＮ型の液晶表示装置の形態について示す。
図２４と図２５は、ＴＮ型の液晶表示装置の画素構造を示している。図２５は平面図であ
り、図中に示す切断線Ｋ−Ｌに対応する断面構造を図２４に表している。以下の説明では
この両図を参照して説明する。
画素電極６２４はコンタクトホール６２３により、配線６１８でＴＦＴ６２８と接続して
いる。データ線として機能する配線６１６は、ＴＦＴ６２８と接続している。ＴＦＴ６２
８は実施の形態１に示すＴＦＴのいずれかを適用することができる。
画素電極６２４は、実施の形態１で示す画素電極７７を用いて形成されている。
対向基板６０１には、遮光膜６３２、第２の着色膜６３６、対向電極６４０が形成されて
いる。また、第２の着色膜６３６と対向電極６４０の間には平坦化膜６３７が形成され、
液晶の配向乱れを防いでいる。液晶層６５０は画素電極６２４と対向電極６４０の間に形
成されている。
画素電極６２４と液晶層６５０と対向電極６４０が重なり合うことで、液晶素子が形成さ
れている。
また、基板６００または対向基板６０１にカラーフィルタや、ディスクリネーションを防
ぐための遮蔽膜（ブラックマトリクス）などが形成されていても良い。また、基板６００
の薄膜トランジスタが形成されている面とは逆の面に偏光板を貼り合わせ、また対向基板
６０１の対向電極６４０が形成されている面とは逆の面に、偏光板を貼り合わせておく。
以上の工程により、液晶表示装置を作製することができる。本実施の形態の液晶表示装置
は、オフ電流が少なく、電気特性及び信頼性の高い薄膜トランジスタを用いているため、
コントラストが高く、視認性の高い液晶表示装置である。また、レーザ結晶化工程のない
微結晶半導体膜を用いた薄膜トランジスタを用いているため、視認性の高い液晶表示装置
を量産高く作製することができる。
（実施の形態８）
次に、本発明の表示装置の一形態である表示パネルの構成について、以下に示す。本実施
の形態では、表示素子として液晶表示素子を有する液晶表示装置の一形態である液晶表示
パネル（液晶パネルともいう）、表示素子として発光素子を有する表示装置一形態である
発光表示パネル（発光パネルともいう）について説明する。
図６（Ａ）に、信号線駆動回路６０１３のみを別途形成し、基板６０１１上に形成された
画素部６０１２と接続している発光表示パネルの形態を示す。画素部６０１２及び走査線
駆動回路６０１４は、微結晶半導体膜を用いた薄膜トランジスタを用いて形成する。微結
晶半導体膜を用いた薄膜トランジスタよりも高い移動度が得られるトランジスタで信号線
駆動回路を形成することで、走査線駆動回路よりも高い駆動周波数が要求される信号線駆
動回路の動作を安定させることができる。なお、信号線駆動回路６０１３は、単結晶の半
導体を用いたトランジスタ、多結晶の半導体を用いた薄膜トランジスタ、またはＳＯＩを
用いたトランジスタであっても良い。画素部６０１２と、信号線駆動回路６０１３と、走
査線駆動回路６０１４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６０１５を介し
て供給される。
なお、信号線駆動回路及び走査線駆動回路を、共に画素部と同じ基板上に形成しても良い
。
また、駆動回路を別途形成する場合、必ずしも駆動回路が形成された基板を、画素部が形
成された基板上に貼り合わせる必要はなく、例えばＦＰＣ上に貼り合わせるようにしても
良い。図６（Ｂ）に、信号線駆動回路６０２３のみを別途形成し、基板６０２１上に形成
された画素部６０２２及び走査線駆動回路６０２４と接続している発光装置パネルの形態
を示す。画素部６０２２及び走査線駆動回路６０２４は、微結晶半導体膜を用いた薄膜ト
ランジスタを用いて形成する。信号線駆動回路６０２３は、ＦＰＣ６０２５を介して画素
部６０２２と接続されている。画素部６０２２と、信号線駆動回路６０２３と、走査線駆
動回路６０２４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６０２５を介して供給
される。
また、信号線駆動回路の一部または走査線駆動回路の一部のみを、微結晶半導体膜を用い
た薄膜トランジスタを用いて画素部と同じ基板上に形成し、残りを別途形成して画素部と
電気的に接続するようにしても良い。図６（Ｃ）に、信号線駆動回路が有するアナログス
イッチ６０３３ａを、画素部６０３２、走査線駆動回路６０３４と同じ基板６０３１上に
形成し、信号線駆動回路が有するシフトレジスタ６０３３ｂを別途異なる基板に形成して
貼り合わせる発光装置パネルの形態を示す。画素部６０３２及び走査線駆動回路６０３４
は、微結晶半導体膜を用いた薄膜トランジスタを用いて形成する。信号線駆動回路が有す
るシフトレジスタ６０３３ｂは、ＦＰＣ６０３５を介して画素部６０３２と接続されてい
る。画素部６０３２と、信号線駆動回路と、走査線駆動回路６０３４とに、それぞれ電源
の電位、各種信号等が、ＦＰＣ６０３５を介して供給される。
図６に示すように、本発明の発光装置は、駆動回路の一部または全部を、画素部と同じ基
板上に、微結晶半導体膜を用いた薄膜トランジスタを用いて形成することができる。
なお、別途形成した基板の接続方法は、特に限定されるものではなく、公知のＣＯＧ方法
、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。また接続する
位置は、電気的な接続が可能であるならば、図６に示した位置に限定されない。また、コ
ントローラ、ＣＰＵ、メモリ等を別途形成し、接続するようにしても良い。
なお本発明で用いる信号線駆動回路は、シフトレジスタとアナログスイッチのみを有する
形態に限定されない。シフトレジスタとアナログスイッチに加え、バッファ、レベルシフ
タ、ソースフォロワ等、他の回路を有していても良い。また、シフトレジスタとアナログ
スイッチは必ずしも設ける必要はなく、例えばシフトレジスタの代わりにデコーダ回路の
ような信号線の選択ができる別の回路を用いても良いし、アナログスイッチの代わりにラ
ッチ等を用いても良い。
次に、本発明の表示装置の一形態に相当する発光表示パネルの外観及び断面について、図
１１を用いて説明する。図１１は、第１の基板上に形成された微結晶半導体膜を用いた薄
膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネル
の上面図であり、図１１（Ｂ）は、図１１（Ａ）のＥ−Ｆにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２と、走査線駆動回路４５０４とを囲む
ようにして、シール材４５０５が設けられている。また画素部４５０２と、走査線駆動回
路４５０４の上に第２の基板４５０６が設けられている。よって画素部４５０２と、走査
線駆動回路４５０４とは、第１の基板４５０１とシール材４５０５と第２の基板４５０６
とによって、充填材４５０７と共に密封されている。また第１の基板４５０１上のシール
材４５０５によって囲まれている領域とは異なる領域に、別途用意された基板上に多結晶
半導体膜で形成された信号線駆動回路４５０３が実装されている。なお本実施の形態では
、多結晶半導体膜を用いた薄膜トランジスタを有する信号線駆動回路を、第１の基板４５
０１に貼り合わせる例について説明するが、単結晶半導体を用いたトランジスタで信号線
駆動回路を形成し、貼り合わせるようにしても良い。図１１では、信号線駆動回路４５０
３に含まれる、多結晶半導体膜で形成された薄膜トランジスタ４５０９を例示する。
また第１の基板４５０１上に設けられた画素部４５０２と、走査線駆動回路４５０４は、
薄膜トランジスタを複数有しており、図１１（Ｂ）では、画素部４５０２に含まれる薄膜
トランジスタ４５１０とを例示している。なお本実施の形態では、薄膜トランジスタ４５
１０が駆動用ＴＦＴであると仮定するが、薄膜トランジスタ４５１０は電流制御用ＴＦＴ
であっても良いし、消去用ＴＦＴであっても良い。薄膜トランジスタ４５１０は微結晶半
導体膜を用いた薄膜トランジスタに相当し、実施の形態１乃至４に示す工程で同様に作製
することができる。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極は、薄膜トランジ
スタ４５１０のソース電極またはドレイン電極と、配線４５１７を介して電気的に接続さ
れている。そして本実施の形態では、発光素子４５１１の共通電極と透光性を有する導電
膜４５１２が電気的に接続されている。なお発光素子４５１１の構成は、本実施の形態に
示した構成に限定されない。発光素子４５１１から取り出す光の方向や、薄膜トランジス
タ４５１０の極性などに合わせて、発光素子４５１１の構成は適宜変えることができる。
また、別途形成された信号線駆動回路４５０３と、走査線駆動回路４５０４または画素部
４５０２に与えられる各種信号及び電位は、図１１（Ｂ）に示す断面図では図示されてい
ないが、引き回し配線４５１４及び４５１５を介して、ＦＰＣ４５１８から供給されてい
る。
本実施の形態では、接続端子４５１６が、発光素子４５１１が有する画素電極と同じ導電
膜から形成されている。また、引き回し配線４５１４、４５１５は、配線４５１７と同じ
導電膜から形成されている。
接続端子４５１６は、ＦＰＣ４５１８が有する端子と、異方性導電膜４５１９を介して電
気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する基板には、第２の基板は透明でなけ
ればならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたは
アクリルフィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材として窒
素を用いた。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
なお、図１１では、信号線駆動回路４５０３を別途形成し、第１の基板４５０１に実装し
ている例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別
途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを
別途形成して実装しても良い。
次に、本発明の液晶表示装置の一形態に相当する液晶表示パネルの外観及び断面について
、図２６を用いて説明する。図２６（Ａ）は、第１の基板４００１上に形成された微結晶
半導体膜を有する薄膜トランジスタ４０１０及び液晶素子４０１３を、第２の基板４００
６との間にシール材４００５によって封止した、パネルの上面図であり、図２６（Ｂ）は
、図２６（Ａ）のＭ−Ｎにおける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶４００８と共に封止されている。また第１の基板４００１上のシール材
４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に多結晶半
導体膜で形成された信号線駆動回路４００３が実装されている。なお本実施の形態では、
多結晶半導体膜を用いた薄膜トランジスタを有する信号線駆動回路を、第１の基板４００
１に貼り合わせる例について説明するが、単結晶半導体を用いたトランジスタで信号線駆
動回路を形成し、貼り合わせるようにしても良い。図２６では、信号線駆動回路４００３
に含まれる、多結晶半導体膜で形成された薄膜トランジスタ４００９を例示する。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
薄膜トランジスタを複数有しており、図２６（Ｂ）では、画素部４００２に含まれる薄膜
トランジスタ４０１０とを例示している。薄膜トランジスタ４０１０は微結晶半導体膜を
用いた薄膜トランジスタに相当し、実施の形態１乃至４に示す工程で同様に作製すること
ができる。
また４０１３は液晶素子に相当し、液晶素子４０１３が有する画素電極４０３０は、薄膜
トランジスタ４０１０と配線４０４０、配線４０４１を介して電気的に接続されている。
そして液晶素子４０１３の対向電極４０３１は第２の基板４００６上に形成されている。
画素電極４０３０と対向電極４０３１と液晶４００８とが重なっている部分が、液晶素子
４０１３に相当する。
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはス
テンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、またはアクリル樹脂フ
ィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステ
ルフィルムで挟んだ構造のシートを用いることもできる。
また４０３５は球状のスペーサであり、画素電極４０３０と対向電極４０３１との間の距
離（セルギャップ）を制御するために設けられている。なお絶縁膜を選択的にエッチング
することで得られるスペーサを用いていても良い。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、引き回し配線４０１４、４０１５を介して、Ｆ
ＰＣ４０１８から供給されている。
本実施の形態では、接続端子４０１６が、液晶素子４０１３が有する画素電極４０３０と
同じ導電膜から形成されている。また、引き回し配線４０１４、４０１５は、配線４０４
１と同じ導電膜で形成されている。
接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電
気的に接続されている。
なお図示していないが、本実施の形態に示した液晶表示装置は配向膜、偏光板を有し、更
にカラーフィルタや遮蔽膜を有していても良い。
また図２６でも、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装して
いる例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途
形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別
途形成して実装しても良い。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態９）
本発明により得られる表示装置等は、表示モジュール（アクティブマトリクス型ＥＬモジ
ュール又は液晶モジュール）に用いることができる。即ち、それらを表示部に組み込んだ
電子機器全てに本発明を実施できる。
その様な電子機器としては、ビデオカメラ、デジタルカメラ等のカメラ、ヘッドマウント
ディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カース
テレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話また
は電子書籍等）などが挙げられる。それらの一例を図７に示す。
図７（Ａ）はテレビジョン装置である。表示モジュールを、図７（Ａ）に示すように、筐
体に組みこんで、テレビジョン装置を完成させることができる。ＦＰＣまで取り付けられ
た表示パネルのことを表示モジュールとも呼ぶ。表示モジュールにより主画面２００３が
形成され、その他付属設備としてスピーカー部２００９、操作スイッチなどが備えられて
いる。このように、テレビジョン装置を完成させることができる。
図７（Ａ）に示すように、筐体２００１に表示素子を利用した表示用パネル２００２が組
みこまれ、受信機２００５により一般のテレビ放送の受信をはじめ、モデム２００４を介
して有線又は無線による通信ネットワークに接続することにより一方向（送信者から受信
者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる
。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作機２
００６により行うことが可能であり、このリモコン操作機２００６にも出力する情報を表
示する表示部２００７が設けられていても良い。
また、テレビジョン装置にも、主画面２００３の他にサブ画面２００８を第２の表示用パ
ネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成に
おいて、主画面２００３を視野角の優れた発光表示パネルで形成し、サブ画面を低消費電
力で表示可能な液晶表示パネルで形成しても良い。また、低消費電力化を優先させるため
には、主画面２００３を液晶表示パネルで形成し、サブ画面を発光表示パネルで形成し、
サブ画面は点滅可能とする構成としても良い。
図８はテレビ装置の主要な構成を示すブロック図を示している。表示パネル９００には、
画素部９０１が形成されている。信号線駆動回路９０２と走査線駆動回路９０３は、画素
部９０１が設けられた基板にＣＯＧ方式により実装されていても良い。
その他の外部回路の構成として、映像信号の入力側では、チューナ９０４で受信した信号
のうち、映像信号を増幅する映像信号増幅回路９０５と、そこから出力される信号を赤、
緑、青の各色に対応した色信号に変換する映像信号処理回路９０６と、その映像信号をド
ライバＩＣの入力仕様に変換するためのコントロール回路９０７などを有している。コン
トロール回路９０７は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動す
る場合には、信号線側に信号分割回路９０８を設け、入力デジタル信号をｍ個に分割して
供給する構成としても良い。
チューナ９０４で受信した信号のうち、音声信号は、音声信号増幅回路９０９に送られ、
その出力は音声信号処理回路９１０を経てスピーカ９１３に供給される。制御回路９１１
は受信局（受信周波数）や音量の制御情報を入力部９１２から受け、チューナ９０４や音
声信号処理回路９１０に信号を送出する。
勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじ
め、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積の表
示媒体としても様々な用途に適用することができる。
図７（Ｂ）は携帯電話機２３０１の一例を示している。この携帯電話機２３０１は、表示
部２３０２、操作部２３０３などを含んで構成されている。表示部２３０２においては、
上記実施の形態で説明した表示装置を適用することで、量産性を高めることができる。
また、図７（Ｃ）に示す携帯型のコンピュータは、本体２４０１、表示部２４０２等を含
んでいる。表示部２４０２に、上記実施の形態に示す表示装置を適用することにより、量
産性を高めることができる。
図７（Ｄ）は卓上照明器具であり、照明部２５０１、傘２５０２、可変アーム２５０３、
支柱２５０４、台２５０５、電源２５０６を含む。本発明の製造装置を用いて形成される
表示装置を照明部２５０１に用いることにより作製される。なお、照明器具には天井固定
型の照明器具または壁掛け型の照明器具なども含まれる。本発明の製造装置により大幅な
製造コストの低減を図ることができ、安価な卓上照明器具を提供することができる。

Claims (2)

  1. 第１の基板と、
    前記第１の基板上方の半導体膜と、
    前記半導体膜とゲート絶縁膜を介して重なる領域を有するゲート電極と、
    前記半導体膜と電気的に接続された画素電極と、
    前記画素電極上方の配向膜と、
    前記配向膜上方の絶縁膜と、
    前記絶縁膜上方の対向電極と、
    前記対向電極上方の第１の着色膜と、
    前記第１の着色膜上方の第２の着色膜と、
    前記第２の着色膜上方の遮光膜と、
    前記遮光膜上方の第２の基板と、を有することを特徴とする半導体装置。
  2. 第１の基板と、
    前記第１の基板上方の半導体膜と、
    前記半導体膜とゲート絶縁膜を介して重なる領域を有するゲート電極と、
    前記半導体膜と電気的に接続された画素電極と、
    前記画素電極上方の配向膜と、
    前記配向膜上方の絶縁膜と、
    前記絶縁膜上方の対向電極と、
    前記対向電極上方の第１の着色膜と、
    前記第１の着色膜上方の第２の着色膜と、
    前記第２の着色膜上方の遮光膜と、
    前記遮光膜上方の第２の基板と、を有し、
    前記対向電極は、前記第１の着色膜の上面及び側面と、前記第２の着色膜の上面及び側面と、に接することを特徴とする半導体装置。
JP2016074906A 2007-07-06 2016-04-04 半導体装置 Withdrawn JP2016170417A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007179095 2007-07-06
JP2007179095 2007-07-06

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014003826A Division JP2014115668A (ja) 2007-07-06 2014-01-13 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019018055A Division JP2019079073A (ja) 2007-07-06 2019-02-04 液晶表示装置

Publications (1)

Publication Number Publication Date
JP2016170417A true JP2016170417A (ja) 2016-09-23

Family

ID=40213932

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2008174222A Withdrawn JP2009038357A (ja) 2007-07-06 2008-07-03 表示装置の作製方法
JP2014003826A Withdrawn JP2014115668A (ja) 2007-07-06 2014-01-13 半導体装置
JP2016074906A Withdrawn JP2016170417A (ja) 2007-07-06 2016-04-04 半導体装置
JP2019018055A Withdrawn JP2019079073A (ja) 2007-07-06 2019-02-04 液晶表示装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2008174222A Withdrawn JP2009038357A (ja) 2007-07-06 2008-07-03 表示装置の作製方法
JP2014003826A Withdrawn JP2014115668A (ja) 2007-07-06 2014-01-13 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019018055A Withdrawn JP2019079073A (ja) 2007-07-06 2019-02-04 液晶表示装置

Country Status (4)

Country Link
US (2) US7998800B2 (ja)
JP (4) JP2009038357A (ja)
CN (1) CN101339905B (ja)
TW (1) TWI479566B (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825488B2 (en) * 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9176353B2 (en) 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8921858B2 (en) * 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP2009049384A (ja) 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
US8330887B2 (en) * 2007-07-27 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
KR101484297B1 (ko) 2007-08-31 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치의 제작방법
JP5395384B2 (ja) * 2007-09-07 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP5182993B2 (ja) * 2008-03-31 2013-04-17 株式会社半導体エネルギー研究所 表示装置及びその作製方法
US8227278B2 (en) * 2008-09-05 2012-07-24 Semiconductor Energy Laboratory Co., Ltd. Methods for manufacturing thin film transistor and display device
JP5504008B2 (ja) 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
US9018109B2 (en) * 2009-03-10 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including silicon nitride layer and manufacturing method thereof
TWI535023B (zh) 2009-04-16 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
US8344378B2 (en) 2009-06-26 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method for manufacturing the same
EP2306234A3 (de) * 2009-10-02 2011-06-22 Fraunhofer-Gesellschaft zur Förderung der Angewandten Forschung e.V. Optischer Aliasfilter, Pixelsensoranordnung und digitale Aufnahmevorrichtung
WO2011052382A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8440548B2 (en) 2010-08-06 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of microcrystalline silicon film and manufacturing method of thin film transistor
CN102655115A (zh) * 2011-03-18 2012-09-05 北京京东方光电科技有限公司 一种tft阵列基板、及其制作方法和制造设备
JP2013051370A (ja) * 2011-08-31 2013-03-14 Tokyo Electron Ltd 成膜方法及び記憶媒体
TWI584383B (zh) * 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN103456738A (zh) * 2012-06-05 2013-12-18 群康科技(深圳)有限公司 薄膜晶体管基板以及显示器
TWI513002B (zh) 2012-06-05 2015-12-11 Innocom Tech Shenzhen Co Ltd 薄膜電晶體基板以及顯示器
CN102881701B (zh) 2012-09-19 2015-01-07 北京京东方光电科技有限公司 一种tft平板x射线传感器及其制造方法
CN103094295B (zh) * 2013-01-23 2016-05-25 北京京东方光电科技有限公司 平板探测器及其制作方法、摄像装置
JP6571585B2 (ja) * 2015-06-08 2019-09-04 信越化学工業株式会社 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法
US10515905B1 (en) * 2018-06-18 2019-12-24 Raytheon Company Semiconductor device with anti-deflection layers

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0973088A (ja) * 1995-09-06 1997-03-18 Toshiba Electron Eng Corp 液晶表示素子
JPH09325342A (ja) * 1996-05-31 1997-12-16 Toshiba Corp 液晶表示素子及びその製造方法
JP2000305086A (ja) * 1999-02-15 2000-11-02 Fujitsu Ltd 液晶表示装置及びその製造方法
JP2001042337A (ja) * 1999-07-28 2001-02-16 Sharp Corp 液晶表示素子ならびにその製造方法
JP2003255323A (ja) * 2002-03-04 2003-09-10 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2005208583A (ja) * 2003-12-26 2005-08-04 Sharp Corp カラーフィルタ基板及びそれを備えた液晶表示装置、並びにカラーフィルタ基板の製造方法
JP2006023733A (ja) * 2004-06-11 2006-01-26 Sharp Corp カラーフィルタ基板およびその製造方法ならびにそれを備えた表示装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPS6098680A (ja) 1983-11-04 1985-06-01 Seiko Instr & Electronics Ltd 電界効果型薄膜トランジスタ
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
US7576360B2 (en) 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
US7098479B1 (en) 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JPH05226656A (ja) 1992-02-13 1993-09-03 Hitachi Ltd 薄膜半導体装置及びその製造方法
JPH0897436A (ja) * 1994-07-27 1996-04-12 Sharp Corp 薄膜半導体素子とその製造方法
TW303526B (ja) 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
JPH08195492A (ja) 1995-01-13 1996-07-30 Matsushita Electric Ind Co Ltd 多結晶薄膜の形成方法および薄膜トランジスタの製造方法
JP2933879B2 (ja) * 1995-08-11 1999-08-16 シャープ株式会社 透過型液晶表示装置およびその製造方法
US6228751B1 (en) 1995-09-08 2001-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2762968B2 (ja) * 1995-09-28 1998-06-11 日本電気株式会社 電界効果型薄膜トランジスタの製造方法
JPH10170959A (ja) * 1996-12-16 1998-06-26 Casio Comput Co Ltd 液晶表示装置
JPH10325965A (ja) * 1997-03-26 1998-12-08 Toshiba Corp 液晶表示素子
KR100560049B1 (ko) 1997-05-10 2006-05-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 성막방법
KR100257158B1 (ko) * 1997-06-30 2000-05-15 김영환 박막 트랜지스터 및 그의 제조 방법
JP2000267141A (ja) * 1999-03-19 2000-09-29 Fujitsu Ltd 液晶表示装置及び液晶表示装置の駆動方法
JP2001007024A (ja) 1999-06-18 2001-01-12 Sanyo Electric Co Ltd 多結晶シリコン膜の形成方法
JP2001330849A (ja) * 2000-05-18 2001-11-30 Nec Corp 液晶表示装置
KR100816333B1 (ko) * 2001-08-30 2008-03-24 삼성전자주식회사 액정 표시 장치용 색 필터 기판 및 박막 트랜지스터 기판및 이들의 제조 방법
JP2003280000A (ja) * 2002-03-20 2003-10-02 Matsushita Electric Ind Co Ltd 液晶表示装置
JP4004835B2 (ja) * 2002-04-02 2007-11-07 株式会社アドバンスト・ディスプレイ 薄膜トランジスタアレイ基板の製造方法
TWI300950B (en) * 2002-11-29 2008-09-11 Adv Lcd Tech Dev Ct Co Ltd Semiconductor structure, semiconductor device, and method and apparatus for manufacturing the same
JP2004354940A (ja) * 2003-05-30 2004-12-16 Sharp Corp 液晶表示装置
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
TWI395996B (zh) 2003-07-14 2013-05-11 Semiconductor Energy Lab 半導體裝置及顯示裝置
JP2005167051A (ja) * 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
US8094256B2 (en) * 2005-11-24 2012-01-10 Sharp Kabushiki Kaisha Active matrix substrate, a liquid crystal panel, a display device, a television receiver, and methods of correcting and producing the substrate and panel
KR101278477B1 (ko) * 2006-11-07 2013-06-24 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0973088A (ja) * 1995-09-06 1997-03-18 Toshiba Electron Eng Corp 液晶表示素子
JPH09325342A (ja) * 1996-05-31 1997-12-16 Toshiba Corp 液晶表示素子及びその製造方法
JP2000305086A (ja) * 1999-02-15 2000-11-02 Fujitsu Ltd 液晶表示装置及びその製造方法
JP2001042337A (ja) * 1999-07-28 2001-02-16 Sharp Corp 液晶表示素子ならびにその製造方法
JP2003255323A (ja) * 2002-03-04 2003-09-10 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2005208583A (ja) * 2003-12-26 2005-08-04 Sharp Corp カラーフィルタ基板及びそれを備えた液晶表示装置、並びにカラーフィルタ基板の製造方法
JP2006023733A (ja) * 2004-06-11 2006-01-26 Sharp Corp カラーフィルタ基板およびその製造方法ならびにそれを備えた表示装置

Also Published As

Publication number Publication date
CN101339905B (zh) 2012-03-28
US20090011551A1 (en) 2009-01-08
JP2009038357A (ja) 2009-02-19
JP2019079073A (ja) 2019-05-23
JP2014115668A (ja) 2014-06-26
CN101339905A (zh) 2009-01-07
US8389343B2 (en) 2013-03-05
TW200910454A (en) 2009-03-01
US20110287592A1 (en) 2011-11-24
US7998800B2 (en) 2011-08-16
TWI479566B (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
JP7440692B2 (ja) 液晶表示装置
JP2016170417A (ja) 半導体装置
JP6117884B2 (ja) 液晶表示装置
US7968885B2 (en) Display device and manufacturing method thereof
JP5500803B2 (ja) 薄膜トランジスタの作製方法
JP5395384B2 (ja) 薄膜トランジスタの作製方法
JP5542269B2 (ja) 発光装置
JP5480480B2 (ja) 半導体装置の作製方法
US8253138B2 (en) Thin film transistor and display device having the thin film transistor
US8951849B2 (en) Method for manufacturing semiconductor device including layer containing yttria-stabilized zirconia
JP2009049384A (ja) 発光装置
JP5288597B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180608

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181106

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20190205