TWI475610B - Electrode construction and substrate processing device - Google Patents

Electrode construction and substrate processing device Download PDF

Info

Publication number
TWI475610B
TWI475610B TW098109962A TW98109962A TWI475610B TW I475610 B TWI475610 B TW I475610B TW 098109962 A TW098109962 A TW 098109962A TW 98109962 A TW98109962 A TW 98109962A TW I475610 B TWI475610 B TW I475610B
Authority
TW
Taiwan
Prior art keywords
substrate
electrode
wafer
peripheral portion
processing
Prior art date
Application number
TW098109962A
Other languages
English (en)
Other versions
TW201001530A (en
Inventor
Hiroyuki Nakayama
Masanobu Honda
Kenji Masuzawa
Manabu Iwata
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201001530A publication Critical patent/TW201001530A/zh
Application granted granted Critical
Publication of TWI475610B publication Critical patent/TWI475610B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Chemical Vapour Deposition (AREA)

Description

電極構造及基板處理裝置
本發明係關於電極構造及基板處理裝置，尤其關於被配置在基板處理裝置之處理室內連接直流電源之電極構造。
對當作基板之晶圓施予電漿處理之基板處理裝置具備收容晶圓之處理室，和配置在該處理室內而載置晶圓之載置台，和對處理室內之處理空間供給處理氣體之噴淋頭。該基板處理裝置係在載置台連接高頻電源，載置台對處理空間施加高頻電力，被供給至處理空間之處理氣體藉由高頻電力被激發而成為電漿(陽離子或電子)。
因處理空間中之電漿分佈對晶圓之電漿處理之結果造成大影響，故以積極性控制電漿分佈為佳，對應此為了控制電漿分佈尤其係電子密度分佈，執行對噴淋頭施加直流電壓。
於對噴淋頭施加直流電壓之時，於噴淋頭之構成構件即係露出於處理空間之圓板狀之天井電極板連接直流電源。在此，當對噴淋頭施加負之直流電壓之時，該噴淋頭只引入電漿中之陽離子。直流電壓因與高頻電壓不同，電位不經時間變化，故陽離子持續地被引入噴淋頭。再者，被引入噴淋頭之陽離子自該噴淋頭之構成原子釋放出二次電子。其結果，在與處理空間之噴淋頭相向之部分，電子密 度提高(例如，參照專利文獻1)。
〔專利文獻1〕日本特開2006-270019號公報
但是，電子密度分佈受到處理室之形狀等之影響，在處理空間中有成為不均勻之情形，但於以一片導電板構成天井電極板之時，即使對天井電極板施加直流電壓，因僅有與噴淋頭相向之處理空間中之所有部份之電子密度提高，故無法解除電子密度分佈不均勻之情形。其結果，在與處理空間中之晶圓周緣部相向之部分，電子密度降低，於蝕刻處理之時，則有晶圓之周緣部中之蝕刻率低於晶圓之中心部的問題。
本發明之目的係提供可在與處理空間中之基板之周緣部相向的部份使電子密度充分提高之電極構造及基板處理裝置。
為了達成上述目的，本發明之電極構造，係屬於被配置在對基板施予電漿處理之基板處理裝置所具備之處理室內，與在該處理室內被配置在載置台之上述基板相向的電極構造，其特徵為：具備與上述基板之中心部相向之內側電極，和與上述基板之周緣部相向之外側電極，上述內側電極連接第1直流電源，並且上述外 側電極連接第2直流電源，上述外側電極具有與上述基板平行之第1面，和對該第1面傾斜之第2面。
上述電極構造中，上述第1面及上述第2面指向上述基板之周緣部。
為了達成上述目的，本發明之基板處理裝置，係屬於對基板施予電漿處理之基板處理裝置，其特徵為：具備收容上述基板之處理室，和被配置在上述處理室內載置上述基板之載置台，和被配置在上述處理室內並且與被載置在上述載置台之上述基板相向之電極構造，上述電極構造具備與上述基板之中心部相向之內側電極，和與上述基板之周緣部相向之外側電極，上述內側電極連接第1直流電源，並且上述外側電極連接第2直流電源，上述外側電極具有與上述基板平行之第1面，和對該第1面傾斜之第2面。
若藉由本發明之電極構造及基板處理裝置時，在與基板之周緣部相向之外側電極連接第2直流電源而被施加直流電壓。當在外側電極施加直流電壓之時，該外側電極引入電漿中之陽離子而釋放出二次電子。其結果，可以在與處理空間中之基板之周緣部相向之部分提高電子密度。再者，連接第2直流電源之外側電極具有與基板平行之第1面，和 對該第1面傾斜之第2面，二次電子自第1面及第2面釋放出。第2面因對第1面傾斜，故在與處理空間中之基板之周緣部相向之部分，自第2面釋放出之二次電子與自第1面釋放出之二次電子重疊。其結果，可以在與處理空間中之基板之周緣部相向之部分充分提高電子密度。
上述電極構造中，因第1面及第2面指向基板之周緣部，故自第1面釋放出之二次電子及自第2面釋放出之二次電子在基板之周緣部之正上方重疊。其結果，可以在基板之周緣部之正上方確實且充分提高電子密度。
以下，針對本發明之實施型態，一面參照圖面一面予以說明。
第1圖為概略性表示本實施型態所涉及之基板處理裝置之構成的剖面圖，第2圖為概略性表示第1圖中之上部電極之外側電極附近之構成之放大剖面圖。該基板處理裝置係構成對當作基板之半導體晶圓使用電漿施予RIE(Reactive Ion Etching)處理。
在第1圖及第2圖中，基板處理裝置10係具備有圓筒形狀之處理室11、被配置在該處理室11內，當作載置例如直徑為300mm之半導體晶圓(以下，單稱為「晶圓」)W之載置台的圓柱狀之承受器12。
在基板處理裝置10中，藉由處理室11之內側壁和承受器12之側面，形成將後述之處理空間S之氣體排出處理室11外之流路而發揮功能之排氣流路13。在該排氣流路13之途中，配置排氣板(排氣環)14。
排氣板14為具有多數貫通孔之板狀構件，當作將處理室11分隔成上部和下部之分隔板而發揮功能。在藉由排氣板14而分隔之處理室11之上部(以下稱為「反應室」)15如後述般產生電漿。再者，在處理室11之下部(以下，稱為「排氣室(歧管)」)16連接排出處理室11內之氣體的排氣管17、18。排氣板14捕捉或反射產生於反應室15之電漿而防止朝歧管16洩漏。
排氣管17連接TMP(Turbo Molecular Pump)(無圖示)，排氣管18連接DP(Dry Pump)(無圖示)，該些泵將處理室11內予以抽真空而減壓。具體而言，DP係將處理室11內從大氣壓減壓至中真空狀態(例如，1.3×10Pa(0.1Torr)以下)，TMP與DP合作將處理室11內減壓至低於中真空狀態之壓力的高真空狀態(例如，1.3×10-3 Pa(1.0×10-5 Torr)以下)。並且，處理室11內之壓力藉由APC閥(無圖示)被控制。
在處理室11內之承受器12，經第1整合器21及第2整合器22各連接第1高頻電源19及第2高頻電源20，第1高頻電源19對承受器12施加比較高之頻率例如60MHz之高頻電力，第2高頻電源20對承受器12施加比較低之頻率例如2MHz之高頻電力。依此，承受器12當作對該承受器12及後述噴淋頭30之間之處理空間S施加高頻電力之下部電極而發揮功能。
再者，在承受器12上設置有在內部具有靜電電極板23之由圓板狀絕緣性構件所構成之靜電夾具24。當在承受器12載置晶圓W之時，該晶圓W則被配置在靜電夾具24上。再者，在該靜電夾具24中，於靜電電極板23電性連接有直流電源25。當對靜電電極板23施加正的直流電壓時，則在晶圓W中之靜電夾具24側之面(以下，稱為「背面」)產生負電位，在靜電電極板23及晶圓W之背面之間產生電位差，因該電位差引起之庫倫力或強生拉別克(Johnsen-Rahbek)力，晶圓W被吸附保持於靜電夾具24。
再者，在承受器12上，以包圍被吸附保持之晶圓W之方式，載置圓環狀之聚焦環26。聚焦環26係由導電性構件，例如由矽所構成，使電漿朝向晶圓W之表面收束，提高RIE處理之效率。
再者，在承受器12之內部設置有例如延伸於圓周方向之環狀冷媒室27。在該冷媒室27自冷卻單元(無圖示)經冷媒用配管28循環供給低溫之冷媒例如冷卻水或油脂液(Galden：註冊商標)。藉由該低溫之冷媒而被冷卻之承受器12，經靜電夾具24冷卻晶圓W及聚焦環26。
在靜電夾具24之上面中吸附保持晶圓W之部分(以下，稱為「吸附面」)，開口多數傳熱氣體供給孔29。該些多數傳熱氣體供給孔29係經傳熱氣體供給孔29而將當作傳熱氣體之氦(He)氣體供給至吸附面及晶圓W之背面之間隙。被供給至吸附面及晶圓W之背面之間隙的氦氣體係有效果地將晶圓W之熱傳達至靜電夾具24。
在處理室11之天井部設置有噴淋頭30。該噴淋頭30具有露出於處理空間S而與被載置在承受器12之晶圓W(以下，稱為「載置晶圓W」)相向之上部電極31(電極構造)，和由絕緣性構件所構成之絕緣板32，和經該絕緣板32垂釣支撐上部電極31之電極垂釣支撐體33，依照上部電極31、絕緣板32及電極垂釣支撐體33之順序被重疊。
電極垂釣支撐體33在內部具有緩衝室39。緩衝室39為圓柱狀之空間，藉由圓環狀之密封材，例如O型環40被區分成內側緩衝室39a和外側緩衝室39b。
在內側緩衝室39a連接有處理氣體導入管41，在外側緩衝室39b連接有處理氣體導入管42，處理氣體導入管41、42各對內側緩衝室39a及外側緩衝室39b導入處理氣體。
處理氣體導入管41、42因各具有流量控制器(MFC)(無圖示)，故被導入至內側緩衝室39a及外側緩衝室39b之處理氣體之流量各獨立性被控制。再者，緩衝室39經電極垂釣支撐體33之氣體孔43、絕緣板32之氣體孔44及上部電極31之氣體孔36而與處理空間S連通，被導入至內側緩衝室39a或外側緩衝室39b之處理氣體被供給至處理空間S。此時，藉由調整被導入至內側緩衝室39a及外側緩衝室39b之處理氣體之流量，控制處理空間S中之處理氣體之分佈。
在該基板處理裝置10中，於對載置晶圓W施予RIE處理之時，噴淋頭30將處理氣體供給至處理空間S，第1高頻電源19經承受器12對處理空間S施加60MHz之高頻電力，並且第2高頻電源20對承受器12施加2MHz之高頻電力。此時，處理氣體藉由60MHz之高頻電力而被激發成為電漿。再者，2MHz之高頻電力在承受器12中產生偏壓電壓，故電漿中之陽離子或電子被引入至載置晶圓W表面，該載置晶圓W被施予RIE處理。
再者，為了在處理空間中部分性控制電子密度分佈，開發有將上部電極分割成與晶圓之中心部相向之內側電極，和與晶圓之周緣部相向之外側電極，對內側電極及外側電極之各個獨立施加負極性之直流電壓的方法已被開發。在該方法中，對外側電極施加與內側電極值不同之直流電壓而獨立控制在處理空間中與外側電極相向之部分之電子密度，和與內側電極相向之部分之電子密度。
關於該方法，本發明人等發現當透過RIE處理之實驗使外側電極中朝向處理空間之相向面的表面積(以下，稱為「外側電極表面積」)增加時，與處理空間中之外側電極之相向面相向之部分(以下稱為「外側電極相向部份」)之電子密度提高，其結果提高晶圓之周緣部中之蝕刻率(參照第3圖)。
再者，本發明人等發現當使施加於外側電極之直流電壓之值增加時，依然提高外側電極相向部分之電子密度，其結果提高晶圓之周緣部中之蝕刻率。具體而言，確認出當施加於內側電極之直流電壓之絕對值維持在300V之狀態，直接將施加於外側電極之直流電壓之絕對值從300V上升至900V之時，晶圓之周緣部中之蝕刻率提高大約7%(參照第4圖)。
但是，在通常之基板處理裝置中，在外側電極之周邊因存在其他處理室構成構件，故難以將外側電極表面積增加至給定值以上之情形為多。再者，也難以從直流電源之性能等之制約提高施加於外側電極之直流電源之值至給定值以上之情形為多。即是，通常難以使處理空間中與晶圓之周緣部相向之部分充分提高電子密度。
在基板處理裝置10中，對應此上部電極31具有與載置晶圓W之中心部相向之內側電極34，和包圍該內側電極34並且與載置晶圓W之周緣部相向之外側電極35，外側電極35具有與載置晶圓W平行之第1二次電子釋放面35a(第1面)，及對該第1二次電子釋放面35a朝向載置晶圓W傾斜之第2二次電子釋放面35b(第2面)。第1二次電子釋放面35a及外側電極35b各指向載置晶圓W之周緣部。
在此，內側電極34具有例如由直徑為300mm之圓板狀構件所構成，貫通於厚度方向之多數氣體孔36。外側電極35係由外徑為380mm且內徑為300mm之圓環狀構件所構成。內側電極34及外側電極35係由導電性或半導電性材料例如單晶矽所構成。
再者，在上部電極31中，於內側電極34連接有第1直流電源37，於外側電極35連接有第2直流電源38，內側電極34及外側電極35各獨立被施加直流電壓。
在基板處理裝置10中，於RIE處理之期間，第1直流電源37及第2直流電源38對上部電極31之內側電極34及外側電極35施加負的直流電壓。此時，於內側電極34或外側電極35被引入處理空間S之電漿中之陽離子。被引入之陽離子對內側電極34或外側電極35中之構成原子中之電子賦予能量，當所賦予之能量超過給定值之時，構成原子中之電子則當作二次電子自內側電極34之表面或外側電極35之第1二次電子釋放面35a及第2二次電子釋放面35b被釋放出。
內側電極34如上述般，為圓板狀構件，因僅與載置晶圓W平行之表面露出於處理空間S，故自該表面所釋放出之二次電子從載置晶圓W之中心部到周緣部幾乎均勻分佈。其結果，RIE處理在整個載置晶圓W全面被促進。
外側電極35之第1二次電子釋放面35a及第2二次電子釋放面35b如上述般，因任一者皆指向載置晶圓W之周緣部，故自第1二次電子釋放面35a及自第2二次電子釋放面35b所釋放出之二次電子在載置晶圓W之周緣部之正上方重疊。其結果，可以在載置晶圓W之周緣部之正上方充分提高電子密度，並在晶圓W之周緣部促進RIE處理。
並且，上述基板處理裝置10之各構成零件之動作係由基板處理裝置10所具備之控制部(無圖示)之CPU控制。
若藉由本實施型態所涉及之當作電極構造的上部電極31時，在與載置晶圓W之周緣部相向之外側電極35連接第2直流電源38而被施加直流電壓。當在外側電極35施加直流電壓之時，該外側電極35引入電漿中之陽離子而釋放出二次電子。其結果，可以在與處理空間S中之載置晶圓W之周緣部之正上方提高電子密度。再者，連接第2直流電源38之外側電極35具有與載置晶圓W平行之第1二次電子釋放面35a，和對該第1二次電子釋放面35a朝向載置晶圓W傾斜之第2二次電子釋放面35b，二次電子自第1二次電子釋放面35a及第2二次電子釋放面35b釋放出。第1二次電子釋放面35a及第2二次電子釋放面35b因指向載置晶圓W之周緣部，故可以在載置晶圓W之周緣部之正上方充分提高電子密度，可以在載置晶圓W之周緣部促進RIE處理。
在上述上部電極31中，因不用增加外側電極35中之朝晶圓W之相向面的面積，可以在載置晶圓W之周緣部之正上方充分提高電子密度，故不需要增大外側電極35。其結果，可以刪減高價之單晶矽之使用量，進而可以降低上部電極31之製造成本。
再者，在上述上部電極31中，不僅第1二次電子釋放面35a，第2二次電子釋放面35b雖然也指向載置晶圓W之周緣部，但是第2二次電子釋放面35b即使不指向載置晶圓W之周緣部亦可，例如第2二次電子釋放面35b即使對第1二次電子釋放面35a垂直亦可。即使於此時，因在處理空間S中與載置晶圓W之周緣部相向之部分，重疊所釋放出之二次電子，故可以在與載置晶圓W之周緣部相向之部分充分提高電子密度。
又，第2二次電子釋放面35b不須要為平面，即使為指向載置晶圓W之周緣部的拋物面亦可。此時，可以將二次電子從第2二次電子釋放面35b朝向載置晶圓W之周緣部集中性釋放出，進而可以更充分提高載置晶圓W之周緣部之正上方之電子密度。
並且，在上述本實施之型態中，施予蝕刻處理之基板雖然為半導體晶圓W，但是並不限定於施予蝕刻處理之基板，即使為例如LCD(Liquid Crystal Display)或FPD(Flat Panel Display)等之玻璃基板亦可。
〔實施例〕
接著，針對本發明之實施例予以說明。
實施例1
首先，本發明人在基板處理裝置10中對載置晶圓W施予RIE處理，測量該RIE處理中之載置晶圓W之周緣部之蝕刻率，將其結果在第5圖之曲線圖中以「●」表示。
比較例1、2
接著，本發明人準備僅具有與載置晶圓W平行之表面，且互相該表面面積不同之兩個外側電極，以代替外側電極35。然後，在基板處理裝置10將外側電極35與所準備之各外側電極替換，對載置晶圓W施予RIE處理，測量該RIE處理中之載置晶圓W之周緣部之蝕刻率，將其結果在第5圖之曲線圖中以「◆」表示。
第5圖之曲線圖之橫軸表示外側電極之表面積。在此，外側電極之表面積相當於實施例1中之第1二次電子釋放面35a及第2二次電子釋放面35b之面積之合計值或比較例1、2中與載置晶圓W平行之表面的面積。再者，在第5圖之曲線圖中，橫軸表示將比較例1之外側電極之表面積設為1之時之實施例1或各比較例之外側電極之表面積，縱軸為將比較例1之蝕刻率設為1之時之實施例1或各比較例之蝕刻率。藉由第5圖之曲線圖，可知比起增加外側面積之表面積，藉由設置對第1二次電子釋放面35a傾斜之第2二次電子釋放面35b則可以有效率充分提高載置晶圓W之周緣部正上方之電子密度，可以在載置晶圓W之周緣部促進RIE處理。
W．．．晶圓
10．．．基板處理裝置
11．．．處理室
12．．．承受器
31．．．上部電極
34．．．內側電極
35．．．外側電極
35a．．．第1二次電子釋放面
35b．．．第2二次電子釋放面
37．．．第1直流電源
38．．．第2直流電源
第1圖為概略性表示本發明之實施型態所涉及之基板處理裝置之構成的剖面圖。
第2圖為概略表示第1圖中之上部電極之外側電極附近之構成的放大剖面圖。
第3圖為表示外側電極中之外側電極表面積和晶圓之周緣部中之蝕刻率之關係曲線圖。
第4圖為表示使施加至外側電極之直流電壓之值增加之時之蝕刻率上升率之曲線圖。
第5圖為表示本發明之實施例1、以及比較例1、2中之外側電極表面積和晶圓之周緣部中之蝕刻率之關係曲線圖。
12．．．承受器
23．．．靜電電極板
24．．．靜電夾具
26．．．聚焦環
31．．．上部電極
32．．．絕緣板
33．．．電極垂釣支撐體
34．．．內側電極
35．．．外側電極
35a．．．第1二次電子釋放面
35b．．．第2二次電子釋放面
36．．．氣體孔
37．．．第1直流電源
38．．．第2直流電源
39．．．緩衝室
39a．．．內側緩衝室
39b．．．外側緩衝室
40．．．O型環
42．．．處理氣體導入管
43．．．氣體孔
44．．．氣體孔

Claims (4)

  1. 一種電極構造，被配置在對基板施予電漿處理之基板處理裝置所具備之處理室內，與在該處理室內被配置在載置台之上述基板相向，該電極構造之特徵為：具備與上述基板之中心部相向之內側電極，和與上述基板之周緣部相向之外側電極，上述內側電極連接第1直流電源，並且上述外側電極連接第2直流電源，上述外側電極具有與上述基板平行之第1面，和對該第1面傾斜之第2面，上述第1面及上述第2面指向上述基板之周緣部，上述內側電極之底面和上述第1面自上述基板位於相同高度，從上述第1面釋放出之二次電子和從上述第2面釋放出之二次電子在上述處理空間中於上述基板之周緣部正上方重疊。
  2. 如申請專利範圍第1項所記載之電極構造，其中，上述第2面為拋物面。
  3. 一種基板處理裝置，用以對基板施予電漿處理，該基板處理裝置之特徵為具備：收容上述基板之處理室；被配置在上述處理室內載置上述基板之載置台；和被配置在上述處理室內，並且與被載置於上述載置台之上述基板相向之電極構造， 上述電極構造具備與上述基板之中心部相向之內側電極，和與上述基板之周緣部相向之外側電極，上述內側電極連接第1直流電源，並且上述外側電極連接第2直流電源，上述外側電極具有與上述基板平行之第1面，和對該第1面傾斜之第2面，上述第1面及上述第2面指向上述基板之周緣部，上述內側電極之底面和上述第1面自上述基板位於相同高度，從上述第1面釋放出之二次電子和從上述第2面釋放出之二次電子在上述處理空間中於上述基板之周緣部正上方重疊。
  4. 如申請專利範圍第3項所記載之基板處理裝置，其中，上述第2面為拋物面。
TW098109962A 2008-03-27 2009-03-26 Electrode construction and substrate processing device TWI475610B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008083046A JP5348919B2 (ja) 2008-03-27 2008-03-27 電極構造及び基板処理装置

Publications (2)

Publication Number Publication Date
TW201001530A TW201001530A (en) 2010-01-01
TWI475610B true TWI475610B (zh) 2015-03-01

Family

ID=41115344

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098109962A TWI475610B (zh) 2008-03-27 2009-03-26 Electrode construction and substrate processing device

Country Status (5)

Country Link
US (1) US20090242133A1 (zh)
JP (1) JP5348919B2 (zh)
KR (1) KR20110131157A (zh)
CN (1) CN101546700B (zh)
TW (1) TWI475610B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5102706B2 (ja) * 2008-06-23 2012-12-19 東京エレクトロン株式会社 バッフル板及び基板処理装置
CN101740298B (zh) * 2008-11-07 2012-07-25 东京毅力科创株式会社 等离子体处理装置及其构成部件
US20110206833A1 (en) * 2010-02-22 2011-08-25 Lam Research Corporation Extension electrode of plasma bevel etching apparatus and method of manufacture thereof
US9543123B2 (en) 2011-03-31 2017-01-10 Tokyo Electronics Limited Plasma processing apparatus and plasma generation antenna
JP2015053384A (ja) * 2013-09-06 2015-03-19 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6339866B2 (ja) * 2014-06-05 2018-06-06 東京エレクトロン株式会社 プラズマ処理装置およびクリーニング方法
US20160289827A1 (en) * 2015-03-31 2016-10-06 Lam Research Corporation Plasma processing systems and structures having sloped confinement rings
KR101938306B1 (ko) 2016-04-18 2019-01-14 최상준 건식 에칭장치의 제어방법
US10242845B2 (en) * 2017-01-17 2019-03-26 Lam Research Corporation Near-substrate supplemental plasma density generation with low bias voltage within inductively coupled plasma processing chamber
KR102568084B1 (ko) * 2020-06-02 2023-08-21 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
JP7489896B2 (ja) 2020-10-22 2024-05-24 東京エレクトロン株式会社 プラズマ処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060037701A1 (en) * 2004-06-21 2006-02-23 Tokyo Electron Limited Plasma processing apparatus and method
US20060219363A1 (en) * 2005-03-31 2006-10-05 Naoki Matsumoto Capacitive coupling plasma processing apparatus and method for using the same
US20070187038A1 (en) * 2006-02-13 2007-08-16 Daxing Ren Sealed elastomer bonded Si electrodes and the like for reduced particle contamination in dielectric etch

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5472565A (en) * 1993-11-17 1995-12-05 Lam Research Corporation Topology induced plasma enhancement for etched uniformity improvement
TW299559B (zh) * 1994-04-20 1997-03-01 Tokyo Electron Co Ltd
JP3814176B2 (ja) * 2001-10-02 2006-08-23 キヤノンアネルバ株式会社 プラズマ処理装置
JP4672456B2 (ja) * 2004-06-21 2011-04-20 東京エレクトロン株式会社 プラズマ処理装置
US7988816B2 (en) * 2004-06-21 2011-08-02 Tokyo Electron Limited Plasma processing apparatus and method
JP4704088B2 (ja) * 2005-03-31 2011-06-15 東京エレクトロン株式会社 プラズマ処理装置
US7829469B2 (en) * 2006-12-11 2010-11-09 Tokyo Electron Limited Method and system for uniformity control in ballistic electron beam enhanced plasma processing system
JP5231038B2 (ja) * 2008-02-18 2013-07-10 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法、ならびに記憶媒体
JP2009239012A (ja) * 2008-03-27 2009-10-15 Tokyo Electron Ltd プラズマ処理装置及びプラズマエッチング方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060037701A1 (en) * 2004-06-21 2006-02-23 Tokyo Electron Limited Plasma processing apparatus and method
US20060219363A1 (en) * 2005-03-31 2006-10-05 Naoki Matsumoto Capacitive coupling plasma processing apparatus and method for using the same
US20070187038A1 (en) * 2006-02-13 2007-08-16 Daxing Ren Sealed elastomer bonded Si electrodes and the like for reduced particle contamination in dielectric etch

Also Published As

Publication number Publication date
KR20110131157A (ko) 2011-12-06
JP5348919B2 (ja) 2013-11-20
TW201001530A (en) 2010-01-01
CN101546700A (zh) 2009-09-30
US20090242133A1 (en) 2009-10-01
JP2009239014A (ja) 2009-10-15
CN101546700B (zh) 2011-04-13

Similar Documents

Publication Publication Date Title
TWI475610B (zh) Electrode construction and substrate processing device
JP5759718B2 (ja) プラズマ処理装置
TWI553729B (zh) Plasma processing method
JP5702968B2 (ja) プラズマ処理装置及びプラズマ制御方法
TW201923948A (zh) 具有電浮電源供應的基板支撐件
US8414705B2 (en) Seal mechanism, seal trench, seal member, and substrate processing apparatus
TWI478203B (zh) A plasma processing device and its constituent parts
JP6552346B2 (ja) 基板処理装置
JP2009212340A (ja) 電極ユニット、基板処理装置及び電極ユニットの温度制御方法
US9011635B2 (en) Plasma processing apparatus
JP2010016021A (ja) プラズマ処理装置
JPH08264515A (ja) プラズマ処理装置、処理装置及びエッチング処理装置
KR101432375B1 (ko) 기판 적재 시스템, 기판 처리 장치, 정전 척 및 기판 냉각 방법
US20080236746A1 (en) Substrate processing apparatus and substrate mounting stage on which focus ring is mounted
US8104428B2 (en) Plasma processing apparatus
KR101898079B1 (ko) 플라즈마 처리 장치
KR20080005116A (ko) 전열 구조체 및 기판 처리 장치
JP7209515B2 (ja) 基板保持機構および成膜装置
KR100889433B1 (ko) 플라즈마 처리 장치
TWI698928B (zh) 電漿處理方法
KR101117922B1 (ko) 전극 구조체 및 기판 처리 장치
US20070221332A1 (en) Plasma processing apparatus
JP6298293B2 (ja) 基板処理装置、シャッタ機構およびプラズマ処理装置
JP2004006813A (ja) 静電吸着ホルダー及び基板処理装置
JP6541355B2 (ja) 冷却構造及び平行平板エッチング装置