JP2009239014A - 電極構造及び基板処理装置 - Google Patents

電極構造及び基板処理装置 Download PDF

Info

Publication number
JP2009239014A
JP2009239014A JP2008083046A JP2008083046A JP2009239014A JP 2009239014 A JP2009239014 A JP 2009239014A JP 2008083046 A JP2008083046 A JP 2008083046A JP 2008083046 A JP2008083046 A JP 2008083046A JP 2009239014 A JP2009239014 A JP 2009239014A
Authority
JP
Japan
Prior art keywords
electrode
substrate
wafer
processing
facing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008083046A
Other languages
English (en)
Other versions
JP5348919B2 (ja
JP2009239014A5 (ja
Inventor
Hiroyuki Nakayama
博之 中山
Masanobu Honda
昌伸 本田
Kenji Masuzawa
健二 増澤
Manabu Iwata
学 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2008083046A priority Critical patent/JP5348919B2/ja
Priority to US12/407,109 priority patent/US20090242133A1/en
Priority to CN2009101294603A priority patent/CN101546700B/zh
Priority to TW098109962A priority patent/TWI475610B/zh
Publication of JP2009239014A publication Critical patent/JP2009239014A/ja
Publication of JP2009239014A5 publication Critical patent/JP2009239014A5/ja
Priority to KR1020110109965A priority patent/KR20110131157A/ko
Application granted granted Critical
Publication of JP5348919B2 publication Critical patent/JP5348919B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/32137Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155Frequency modulation
    • H01J37/32165Plural frequencies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/32091Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32532Electrodes
    • H01J37/32541Shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】処理空間における基板の周縁部に対向する部分において電子密度を充分に上昇させることができる電極構造を提供する。
【解決手段】ウエハWにRIE処理を施す基板処理装置10が備える処理室11内に配置され、該処理室11内においてサセプタ12に載置されたウエハWと対向する上部電極31は、サセプタ12に載置されたウエハWの中心部に対向する内側電極34と、該ウエハWの周縁部に対向する外側電極35とを備え、内側電極34には第1の直流電源37が接続され、且つ外側電極35には第2の直流電源38が接続され、外側電極35は、サセプタ12に載置されたウエハWに平行な第1の二次電子放出面35aと、該第1の二次電子放出面35aに対してウエハWへ向けて傾斜する第2の二次電子放出面35bとを有する。
【選択図】図2

Description

本発明は、電極構造及び基板処理装置に関し、特に、基板処理装置の処理室内に配置されて直流電源が接続される電極構造に関する。
基板としてのウエハにプラズマ処理を施す基板処理装置は、ウエハを収容する処理室と、該処理室内に配置されてウエハを載置する載置台と、処理室内の処理空間に処理ガスを供給するシャワーヘッドとを備える。この基板処理装置では、載置台に高周波電源が接続され、載置台は処理空間に高周波電力を印加し、処理空間に供給された処理ガスは高周波電力によって励起されてプラズマ(陽イオンや電子)となる。
処理空間におけるプラズマ分布はウエハのプラズマ処理の結果に大きな影響を与えるため、プラズマ分布を積極的に制御するのが好ましく、これに対応して、プラズマ分布、特に電子密度分布を制御するためにシャワーヘッドへの直流電圧の印加が行われている。
シャワーヘッドに直流電圧を印加する場合、シャワーヘッドの構成部品であって処理空間に露出する円板状の天井電極板に直流電源が接続される。ここで、シャワーヘッドへ負の直流電圧を印加すると、該シャワーヘッドはプラズマ中の陽イオンのみを引き込む。直流電圧は高周波電圧と異なり電位が時間変化しないので、陽イオンは継続的にシャワーヘッドに引き込まれる。また、シャワーヘッドに引き込まれた陽イオンは該シャワーヘッドの構成原子から二次電子を放出させる。その結果、処理空間のシャワーヘッドに対向する部分において電子密度が上昇する(例えば、特許文献1参照。)。
特開2006−270019号公報
ところで、電子密度分布は処理室の形状等の影響を受けて処理空間において不均一となることがあるが、天井電極板が1枚の導電板から構成される場合、天井電極板に直流電圧を印加してもシャワーヘッドに対向する処理空間における全ての部分の電子密度が上昇するのみであるため、電子密度分布の不均一を解消することができない。その結果、処理空間におけるウエハの周縁部に対向する部分において電子密度が低下し、エッチング処理の場合、ウエハの周縁部におけるエッチレートがウエハの中心部に比べて低下するという問題がある。
本発明の目的は、処理空間における基板の周縁部に対向する部分において電子密度を充分に上昇させることができる電極構造及び基板処理装置を提供することにある。
上記目的を達成するために、請求項1記載の電極構造は、基板にプラズマ処理を施す基板処理装置が備える処理室内に配置され、該処理室内において載置台に載置された前記基板と対向する電極構造であって、前記基板の中心部に対向する内側電極と、前記基板の周縁部に対向する外側電極とを備え、前記内側電極には第1の直流電源が接続され、且つ前記外側電極には第2の直流電源が接続され、前記外側電極は、前記基板に平行な第1の面と、該第1の面に対して傾斜する第2の面を有することを特徴とする。
請求項2記載の電極構造は、請求項1記載の電極構造において、前記第1の面及び前記第2の面は前記基板の周縁部を指向することを特徴とする。
上記目的を達成するために、請求項3記載の基板処理装置は、基板にプラズマ処理を施す基板処理装置において、前記基板を収容する処理室と、該処理室内に配置されて前記基板を載置する載置台と、前記処理室内に配置され、且つ前記載置台に載置された前記基板と対向する電極構造とを備え、前記電極構造は、前記基板の中心部に対向する内側電極と、前記基板の周縁部に対向する外側電極とを備え、前記内側電極には第1の直流電源が接続され、且つ前記外側電極には第2の直流電源が接続され、前記外側電極は、前記基板に平行な第1の面と、該第1の面に対して傾斜する第2の面を有することを特徴とする。
請求項1記載の電極構造及び請求項3記載の基板処理装置によれば、基板の周縁部に対向する外側電極には第2の直流電源が接続されて直流電圧が印加される。外側電極に直流電圧が印加されると該外側電極はプラズマ中の陽イオンを引き込んで二次電子を放出する。その結果、処理空間における基板の周縁部に対向する部分において電子密度を上昇させることができる。また、第2の直流電源が接続される外側電極は、基板に平行な第1の面と、該第1の面に対して傾斜する第2の面とを有し、二次電子は第1の面及び第2の面から放出される。第2の面は第1の面に対して傾斜しているので、処理空間における基板の周縁部に対向する部分において、第2の面から放出された二次電子が第1の面から放出された二次電子と重なる。その結果、処理空間における基板の周縁部に対向する部分において電子密度を充分に上昇させることができる。
請求項2記載の電極構造によれば、第1の面及び第2の面は基板の周縁部を指向するので、第1の面から放出された二次電子及び第2の面から放出された二次電子は基板の周縁部の直上において重なる。その結果、基板の周縁部の直上において電子密度を確実且つ充分に上昇させることができる。
以下、本発明の実施の形態について図面を参照しながら説明する。
図1は、本実施の形態に係る基板処理装置の構成を概略的に示す断面図であり、図2は、図1における上部電極の外側電極近傍の構成を概略的に示す拡大断面図である。この基板処理装置は基板としての半導体ウエハにプラズマを用いてRIE(Reactive Ion Etching)処理を施すように構成されている。
図1及び図2において、基板処理装置10は、円筒形状の処理室11と、該処理室11内に配置されて、例えば、直径が300mmの半導体ウエハ(以下、単に「ウエハ」という。)Wを載置する載置台としての円柱状のサセプタ12とを備えている。
基板処理装置10では、処理室11の内側壁及びサセプタ12の側面により、後述する処理空間Sのガスを処理室11の外へ排出する流路として機能する排気流路13が形成される。この排気流路13の途中には排気プレート(排気リング)14が配置される。
排気プレート14は多数の貫通孔を有する板状部材であり、処理室11を上部と下部に仕切る仕切り板として機能する。排気プレート14によって仕切られた処理室11の上部(以下、「反応室」という。)15には後述するようにプラズマが発生する。また、処理室11の下部(以下、「排気室(マニホールド)」という。)16には処理室11内のガスを排出する排気管17,18が接続される。排気プレート14は反応室15に発生するプラズマを捕捉又は反射してマニホールド16への漏洩を防止する。
排気管17にはTMP(Turbo Molecular Pump)(図示しない)が接続され、排気管18にはDP(Dry Pump)(図示しない)が接続され、これらのポンプは処理室11内を真空引きして減圧する。具体的には、DPは処理室11内を大気圧から中真空状態(例えば、1.3×10Pa(0.1Torr)以下)まで減圧し、TMPはDPと協働して処理室11内を中真空状態より低い圧力である高真空状態(例えば、1.3×10−3Pa(1.0×10−5Torr)以下)まで減圧する。なお、処理室11内の圧力はAPCバルブ(図示しない)によって制御される。
処理室11内のサセプタ12には、第1の高周波電源19及び第2の高周波電源20がそれぞれ第1の整合器21及び第2の整合器22を介して接続され、第1の高周波電源19は比較的高い周波数、例えば、60MHzの高周波電力をサセプタ12に印加し、第2の高周波電源20は比較的低い周波数、例えば、2MHzの高周波電力をサセプタ12に印加する。これにより、サセプタ12は、該サセプタ12及び後述するシャワーヘッド30の間の処理空間Sに高周波電力を印加する下部電極として機能する。
また、サセプタ12上には、静電電極板23を内部に有する円板状の絶縁性部材からなる静電チャック24が配置されている。サセプタ12にウエハWを載置するとき、該ウエハWは静電チャック24上に配される。この静電チャック24では、静電電極板23に直流電源25が電気的に接続されている。静電電極板23に正の直流電圧が印加されると、ウエハWにおける静電チャック24側の面(以下、「裏面」という。)には負電位が発生して静電電極板23及びウエハWの裏面の間に電位差が生じ、該電位差に起因するクーロン力又はジョンソン・ラーベック力により、ウエハWは静電チャック24に吸着保持される。
また、サセプタ12上には、吸着保持されたウエハWを囲うように、円環状のフォーカスリング26が載置される。フォーカスリング26は、導電性部材、例えば、シリコンからなり、プラズマをウエハWの表面に向けて収束し、RIE処理の効率を向上させる。
また、サセプタ12の内部には、例えば、円周方向に延在する環状の冷媒室27が設けられる。この冷媒室27には、チラーユニット(図示しない)から冷媒用配管28を介して低温の冷媒、例えば、冷却水やガルデン(登録商標)液が循環供給される。該低温の冷媒によって冷却されたサセプタ12は静電チャック24を介してウエハW及びフォーカスリング26を冷却する。
静電チャック24の上面におけるウエハWが吸着保持される部分(以下、「吸着面」という。)には、複数の伝熱ガス供給孔29が開口している。これら複数の伝熱ガス供給孔29は伝熱ガスとしてのヘリウム(He)ガスを、伝熱ガス供給孔29を介して吸着面及びウエハWの裏面の間隙に供給する。吸着面及びウエハWの裏面の間隙に供給されたヘリウムガスはウエハWの熱を静電チャック24に効率的に伝達する。
処理室11の天井部にはシャワーヘッド30が配置されている。該シャワーヘッド30は、処理空間Sに露出してサセプタ12に載置されたウエハW(以下、「載置ウエハW」という。)に対向する上部電極31(電極構造)と、絶縁性部材からなる絶縁板32と、該絶縁板32を介して上部電極31を釣支する電極釣支体33とを有し、上部電極31、絶縁板32及び電極釣支体33はこの順で重畳されている。
電極釣支体33は内部にバッファ室39を有する。バッファ室39は円柱状の空間であり、円環状のシール材、例えば、Oリング40によって内側バッファ室39aと外側バッファ室39bに区分けされている。
内側バッファ室39aには処理ガス導入管41が接続され、外側バッファ室39bには処理ガス導入管42が接続されており、処理ガス導入管41,42はそれぞれ内側バッファ室39a及び外側バッファ室39bに処理ガスを導入する。
処理ガス導入管41,42はそれぞれ流量制御器(MFC)(図示しない)を有するので、内側バッファ室39a及び外側バッファ室39bへ導入される処理ガスの流量はそれぞれ独立的に制御される。また、バッファ室39は電極釣支体33のガス穴43、絶縁板32のガス穴44及び上部電極31のガス穴36を介して処理空間Sと連通しており、内側バッファ室39aや外側バッファ室39bへ導入された処理ガスは処理空間Sへ供給される。このとき、内側バッファ室39a及び外側バッファ室39bへ導入される処理ガスの流量を調整することによって処理空間Sにおける処理ガスの分布を制御する。
この基板処理装置10では、載置ウエハWにRIE処理を施す際、シャワーヘッド30が処理ガスを処理空間Sに供給し、第1の高周波電源19がサセプタ12を介して処理空間Sに60MHzの高周波電力を印加すると共に、第2の高周波電源20がサセプタ12に2MHzの高周波電力を印加する。このとき、処理ガスは60MHzの高周波電力によって励起されてプラズマとなる。また、2MHzの高周波電力はサセプタ12においてバイアス電圧を発生させるため、載置ウエハWの表面にプラズマ中の陽イオンや電子が引き込まれ、該載置ウエハWにRIE処理が施される。
ところで、処理空間において電子密度分布を部分的に制御するために、上部電極をウエハの中心部に対向する内側電極とウエハの周縁部に対向する外側電極とに分割し、内側電極及び外側電極のそれぞれに独立的に直流電圧を印加する方法が開発されている。この方法では、外側電極に内側電極とは値が異なる直流電圧を印加して処理空間における外側電極に対向する部分の電子密度と、内側電極に対向する部分の電子密度とを独立的に制御する。
この方法に関し、本発明者等は、RIE処理の実験を通じて外側電極における処理空間への対向面の表面積(以下、「外側電極表面積」という。)を増加させると、処理空間における外側電極の対向面に対向する部分(以下、「外側電極対向部分」という。)の電子密度が上昇し、その結果、ウエハの周縁部におけるエッチレートが上昇する(図3参照。)という知見を得た。
また、本発明者等は、外側電極に印加する直流電圧の値を増加させると、やはり、外側電極対向部分の電子密度が上昇し、その結果、ウエハの周縁部におけるエッチレートが上昇するという知見を得た。具体的には、内側電極に印加する直流電圧の値を300Vに維持したまま、外側電極に印加する直流電圧の値を300Vから900Vに上昇させると、ウエハの周縁部におけるエッチレートが約7%上昇するのを確認した(図4参照)。
しかしながら、通常の基板処理装置では、外側電極の周辺には他の処理室構成部品が存在するため、外側電極表面積を或る値以上に増加させることが困難なことが多い。また、直流電源の性能等の制約から外側電極に印加する直流電源の値を或る値以上に上昇させるのも困難なことが多い。すなわち、処理空間におけるウエハの周縁部に対向する部分において電子密度を充分に上昇させるのは、通常、困難である。
基板処理装置10では、これに対応して、上部電極31が、載置ウエハWの中心部に対向する内側電極34と、該内側電極34を囲み且つ載置ウエハWの周縁部に対向する外側電極35とを有し、外側電極35は、載置ウエハWに平行な第1の二次電子放出面35a(第1の面)及び該第1の二次電子放出面35aに対して載置ウエハWへ向けて傾斜する第2の二次電子放出面35b(第2の面)を有する。第1の二次電子放出面35a及び外側電極35bはそれぞれ載置ウエハWの周縁部を指向する。
ここで、内側電極34は、例えば、直径が300mmの円板状部材からなり、厚み方向に貫通する多数のガス穴36を有する。外側電極35は、外径が380mm且つ内径が300mmの円環状部材からなる。内側電極34及び外側電極35は導電性又は半導電性材料、例えば、単結晶シリコンからなる。
また、上部電極31では、内側電極34に第1の直流電源37が接続され、外側電極35に第2の直流電源38が接続されており、内側電極34及び外側電極35には直流電圧がそれぞれ独立的に印加される。
基板処理装置10では、RIE処理の間、第1の直流電源37及び第2の直流電源38が上部電極31の内側電極34及び外側電極35に負の直流電圧を印加する。このとき、内側電極34や外側電極35には処理空間Sにおけるプラズマ中の陽イオンが引き込まれる。引き込まれた陽イオンは内側電極34や外側電極35における構成原子中の電子にエネルギーを付与し、付与されたエネルギーが或る値を超えたとき、構成原子中の電子が二次電子として内側電極34の表面や外側電極35の第1の二次電子放出面35a及び第2の二次電子放出面35bから放出される。
内側電極34は、上述したように、円板状部材であり、載置ウエハWに平行な表面のみが処理空間Sに露出するので、該表面から放出された二次電子は載置ウエハWの中心部から周縁部にかけてほぼ均一に分布する。その結果、RIE処理が載置ウエハWの全面に亘って促進される。
外側電極35の第1の二次電子放出面35a及び第2の二次電子放出面35bは、上述したように、いずれも載置ウエハWの周縁部を指向するため、第1の二次電子放出面35a及び第2の二次電子放出面35bから放出された二次電子は、載置ウエハWの周縁部の直上において重なる。その結果、載置ウエハWの周縁部の直上において電子密度を充分に上昇させることができ、RIE処理が載置ウエハWの周縁部において促進される。
なお、上述した基板処理装置10の各構成部品の動作は、基板処理装置10が備える制御部(図示しない)のCPUが制御する。
本実施の形態に係る電極構造としての上部電極31によれば、載置ウエハWの周縁部に対向する外側電極35には第2の直流電源38が接続されて直流電圧が印加される。外側電極35に直流電圧が印加されると該外側電極35はプラズマ中の陽イオンを引き込んで二次電子を放出する。その結果、処理空間Sにおける載置ウエハWの周縁部の直上において電子密度を上昇させることができる。また、第2の直流電源38が接続される外側電極35は、載置ウエハWに平行な第1の二次電子放出面35aと、該第1の二次電子放出面35aに対して載置ウエハWへ向けて傾斜する第2の二次電子放出面35bとを有し、二次電子は第1の二次電子放出面35a及び第2の二次電子放出面35bから放出される。第1の二次電子放出面35a及び第2の二次電子放出面35bはともに載置ウエハWの周縁部を指向するので、載置ウエハWの周縁部の直上において電子密度を充分に上昇させることができ、RIE処理を載置ウエハWの周縁部において促進することができる。
上述した上部電極31では、外側電極35におけるウエハWへの対向面の面積を増加させることなく、載置ウエハWの周縁部の直上において電子密度を充分に上昇させることができるため、外側電極35を大きくする必要がない。その結果、高価な単結晶シリコンの使用量を削減することができ、もって、上部電極31の製造コストを低減することができる。
また、上述した上部電極31では、第1の二次電子放出面35aだけでなく、第2の二次電子放出面35bも載置ウエハWの周縁部を指向したが、第2の二次電子放出面35bは載置ウエハWの周縁部を指向していなくてもよく、例えば、第2の二次電子放出面35bが第1の二次電子放出面35aに対して垂直であってもよい。この場合であっても、処理空間Sにおける載置ウエハWの周縁部に対向する部分において放出された二次電子が重なるので、載置ウエハWの周縁部に対向する部分において電子密度を充分に上昇させることができる。
さらに、第2の二次電子放出面35bは平面である必要はなく、載置ウエハWの周縁部を指向するパラボラ面であってもよい。この場合、第2の二次電子放出面35bから二次電子を載置ウエハWの周縁部に向けて集中的に放出することができ、もって、載置ウエハWの周縁部の直上における電子密度をさらに充分に上昇させることができる。
なお、上述した本実施の形態では、エッチング処理が施される基板が半導体ウエハWであったが、エッチング処理が施される基板はこれに限られず、例えば、LCD(Liquid Crystal Display)やFPD(Flat Panel Display)等のガラス基板であってもよい。
次に、本発明の実施例について説明する。
実施例1
まず、本発明者は基板処理装置10において載置ウエハWにRIE処理を施し、該RIE処理における載置ウエハWの周縁部のエッチレートを計測し、その結果を図5のグラフに「●」でプロットした。
比較例1、2
次に、本発明者は、外側電極35の代わりに、載置ウエハWに平行な表面のみを有し、互いに該表面の面積が異なる2つの外側電極を準備した。そして、基板処理装置10において外側電極35を準備された各外側電極と取り替え、載置ウエハWにRIE処理を施し、該RIE処理における載置ウエハWの周縁部のエッチレートを計測し、その結果を図5のグラフに「◆」でプロットした。
図5のグラフの横軸は外側電極の表面積を示す。ここで、外側電極の表面積は、実施例1における第1の二次電子放出面35a及び第2の二次電子放出面35bの面積の合計値や比較例1、2における載置ウエハWに平行な表面の面積に該当する。また、図5のグラフでは、横軸が、比較例1の外側電極の表面積を1とした場合の実施例1や各比較例の外側電極の表面積を示し、縦軸が、比較例1のエッチレートを1とした場合の実施例1や各比較例のエッチレートを示す。図5のグラフより、外側電極の表面積を増加させるよりも、第1の二次電子放出面35aに対して傾斜する第2の二次電子放出面35bを設けることによって効率的に載置ウエハWの周縁部直上の電子密度を充分に上昇させることができ、RIE処理を載置ウエハWの周縁部において促進することができるのが分かった。
本発明の実施の形態に係る基板処理装置の構成を概略的に示す断面図である。 図1における上部電極の外側電極近傍の構成を概略的に示す拡大断面図である。 外側電極における外側電極表面積とウエハの周縁部におけるエッチレートとの関係を示すグラフである。 外側電極へ印加する直流電圧の値を増加させたときのエッチレート上昇率を示すグラフである。 本発明の実施例1、並びに比較例1,2における外側電極表面積とウエハの周縁部におけるエッチレートとの関係を示すグラフである。
符号の説明
W ウエハ
10 基板処理装置
11 処理室
12 サセプタ
31 上部電極
34 内側電極
35 外側電極
35a 第1の二次電子放出面
35b 第2の二次電子放出面
37 第1の直流電源
38 第2の直流電源

Claims (3)

  1. 基板にプラズマ処理を施す基板処理装置が備える処理室内に配置され、該処理室内において載置台に載置された前記基板と対向する電極構造であって、
    前記基板の中心部に対向する内側電極と、前記基板の周縁部に対向する外側電極とを備え、
    前記内側電極には第1の直流電源が接続され、且つ前記外側電極には第2の直流電源が接続され、
    前記外側電極は、前記基板に平行な第1の面と、該第1の面に対して傾斜する第2の面を有することを特徴とする電極構造。
  2. 前記第1の面及び前記第2の面は前記基板の周縁部を指向することを特徴とする請求項1記載の電極構造。
  3. 基板にプラズマ処理を施す基板処理装置において、
    前記基板を収容する処理室と、
    該処理室内に配置されて前記基板を載置する載置台と、
    前記処理室内に配置され、且つ前記載置台に載置された前記基板と対向する電極構造とを備え、
    前記電極構造は、前記基板の中心部に対向する内側電極と、前記基板の周縁部に対向する外側電極とを備え、
    前記内側電極には第1の直流電源が接続され、且つ前記外側電極には第2の直流電源が接続され、
    前記外側電極は、前記基板に平行な第1の面と、該第1の面に対して傾斜する第2の面を有することを特徴とする基板処理装置。
JP2008083046A 2008-03-27 2008-03-27 電極構造及び基板処理装置 Active JP5348919B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008083046A JP5348919B2 (ja) 2008-03-27 2008-03-27 電極構造及び基板処理装置
US12/407,109 US20090242133A1 (en) 2008-03-27 2009-03-19 Electrode structure and substrate processing apparatus
CN2009101294603A CN101546700B (zh) 2008-03-27 2009-03-20 电极构造和基板处理装置
TW098109962A TWI475610B (zh) 2008-03-27 2009-03-26 Electrode construction and substrate processing device
KR1020110109965A KR20110131157A (ko) 2008-03-27 2011-10-26 기판 처리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008083046A JP5348919B2 (ja) 2008-03-27 2008-03-27 電極構造及び基板処理装置

Publications (3)

Publication Number Publication Date
JP2009239014A true JP2009239014A (ja) 2009-10-15
JP2009239014A5 JP2009239014A5 (ja) 2011-05-06
JP5348919B2 JP5348919B2 (ja) 2013-11-20

Family

ID=41115344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008083046A Active JP5348919B2 (ja) 2008-03-27 2008-03-27 電極構造及び基板処理装置

Country Status (5)

Country Link
US (1) US20090242133A1 (ja)
JP (1) JP5348919B2 (ja)
KR (1) KR20110131157A (ja)
CN (1) CN101546700B (ja)
TW (1) TWI475610B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135781A (ja) * 2008-11-07 2010-06-17 Tokyo Electron Ltd プラズマ処理装置及びその構成部品
KR20220053478A (ko) 2020-10-22 2022-04-29 도쿄엘렉트론가부시키가이샤 플라스마 처리 장치

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5102706B2 (ja) * 2008-06-23 2012-12-19 東京エレクトロン株式会社 バッフル板及び基板処理装置
US20110206833A1 (en) * 2010-02-22 2011-08-25 Lam Research Corporation Extension electrode of plasma bevel etching apparatus and method of manufacture thereof
US9543123B2 (en) 2011-03-31 2017-01-10 Tokyo Electronics Limited Plasma processing apparatus and plasma generation antenna
JP2015053384A (ja) * 2013-09-06 2015-03-19 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6339866B2 (ja) * 2014-06-05 2018-06-06 東京エレクトロン株式会社 プラズマ処理装置およびクリーニング方法
US20160289827A1 (en) * 2015-03-31 2016-10-06 Lam Research Corporation Plasma processing systems and structures having sloped confinement rings
KR101938306B1 (ko) 2016-04-18 2019-01-14 최상준 건식 에칭장치의 제어방법
US10242845B2 (en) * 2017-01-17 2019-03-26 Lam Research Corporation Near-substrate supplemental plasma density generation with low bias voltage within inductively coupled plasma processing chamber
KR102568084B1 (ko) * 2020-06-02 2023-08-21 세메스 주식회사 기판 처리 장치 및 기판 처리 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003115400A (ja) * 2001-10-02 2003-04-18 Anelva Corp 大面積ウェハー処理のプラズマ処理装置
JP2006270019A (ja) * 2004-06-21 2006-10-05 Tokyo Electron Ltd プラズマ処理装置およびプラズマ処理方法、ならびにコンピュータ読み取り可能な記憶媒体
JP2006286814A (ja) * 2005-03-31 2006-10-19 Tokyo Electron Ltd プラズマ処理装置
WO2007094984A2 (en) * 2006-02-13 2007-08-23 Lam Research Corporation SEALED ELASTOMER BONDED Si ELECTRODES AND THE LIKE FOR REDUCED PARTICLE CONTAMINATION IN DIELECTRIC ETCH
JP2008147659A (ja) * 2006-12-11 2008-06-26 Tokyo Electron Ltd 弾道電子ビーム促進プラズマ処理システムにおける均一性制御方法及びシステム
JP2009194318A (ja) * 2008-02-18 2009-08-27 Tokyo Electron Ltd プラズマ処理装置およびプラズマ処理方法、ならびに記憶媒体
JP2009239012A (ja) * 2008-03-27 2009-10-15 Tokyo Electron Ltd プラズマ処理装置及びプラズマエッチング方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5472565A (en) * 1993-11-17 1995-12-05 Lam Research Corporation Topology induced plasma enhancement for etched uniformity improvement
TW299559B (ja) * 1994-04-20 1997-03-01 Tokyo Electron Co Ltd
US7740737B2 (en) * 2004-06-21 2010-06-22 Tokyo Electron Limited Plasma processing apparatus and method
US7988816B2 (en) * 2004-06-21 2011-08-02 Tokyo Electron Limited Plasma processing apparatus and method
US7993489B2 (en) * 2005-03-31 2011-08-09 Tokyo Electron Limited Capacitive coupling plasma processing apparatus and method for using the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003115400A (ja) * 2001-10-02 2003-04-18 Anelva Corp 大面積ウェハー処理のプラズマ処理装置
JP2006270019A (ja) * 2004-06-21 2006-10-05 Tokyo Electron Ltd プラズマ処理装置およびプラズマ処理方法、ならびにコンピュータ読み取り可能な記憶媒体
JP2006286814A (ja) * 2005-03-31 2006-10-19 Tokyo Electron Ltd プラズマ処理装置
WO2007094984A2 (en) * 2006-02-13 2007-08-23 Lam Research Corporation SEALED ELASTOMER BONDED Si ELECTRODES AND THE LIKE FOR REDUCED PARTICLE CONTAMINATION IN DIELECTRIC ETCH
JP2008147659A (ja) * 2006-12-11 2008-06-26 Tokyo Electron Ltd 弾道電子ビーム促進プラズマ処理システムにおける均一性制御方法及びシステム
JP2009194318A (ja) * 2008-02-18 2009-08-27 Tokyo Electron Ltd プラズマ処理装置およびプラズマ処理方法、ならびに記憶媒体
JP2009239012A (ja) * 2008-03-27 2009-10-15 Tokyo Electron Ltd プラズマ処理装置及びプラズマエッチング方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135781A (ja) * 2008-11-07 2010-06-17 Tokyo Electron Ltd プラズマ処理装置及びその構成部品
US9337003B2 (en) 2008-11-07 2016-05-10 Tokyo Electron Limited Plasma processing apparatus and constituent part thereof
KR20220053478A (ko) 2020-10-22 2022-04-29 도쿄엘렉트론가부시키가이샤 플라스마 처리 장치

Also Published As

Publication number Publication date
CN101546700A (zh) 2009-09-30
TW201001530A (en) 2010-01-01
KR20110131157A (ko) 2011-12-06
CN101546700B (zh) 2011-04-13
JP5348919B2 (ja) 2013-11-20
TWI475610B (zh) 2015-03-01
US20090242133A1 (en) 2009-10-01

Similar Documents

Publication Publication Date Title
JP5348919B2 (ja) 電極構造及び基板処理装置
JP5150217B2 (ja) シャワープレート及び基板処理装置
JP5759718B2 (ja) プラズマ処理装置
JP5702968B2 (ja) プラズマ処理装置及びプラズマ制御方法
TW201923948A (zh) 具有電浮電源供應的基板支撐件
JP5917946B2 (ja) 基板載置台及びプラズマエッチング装置
JP6552346B2 (ja) 基板処理装置
US20100190350A1 (en) Plasma etching apparatus, plasma etching method and storage medium
US20130014895A1 (en) Substrate processing apparatus
JP5399208B2 (ja) プラズマ処理装置及びその構成部品
JP2011035266A (ja) プラズマ処理装置及びプラズマ処理方法
US9011635B2 (en) Plasma processing apparatus
JP2010016021A (ja) プラズマ処理装置
KR101898079B1 (ko) 플라즈마 처리 장치
JP2004342703A (ja) プラズマ処理装置及びプラズマ処理方法
JP2009176822A (ja) シール機構、シール溝、シール部材及び基板処理装置
US8141514B2 (en) Plasma processing apparatus, plasma processing method, and storage medium
JP2021141277A (ja) 載置台及びプラズマ処理装置
US8858712B2 (en) Electrode for use in plasma processing apparatus and plasma processing apparatus
KR101828082B1 (ko) 표면 평탄화 방법
KR20200051505A (ko) 배치대 및 기판 처리 장치
KR101117922B1 (ko) 전극 구조체 및 기판 처리 장치
US20070221332A1 (en) Plasma processing apparatus
US11705346B2 (en) Substrate processing apparatus
JP2021068782A (ja) 載置台アセンブリ、基板処理装置、及びシール部材

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110317

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130820

R150 Certificate of patent or registration of utility model

Ref document number: 5348919

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250