TWI474179B - 多設備連接系統 - Google Patents
多設備連接系統 Download PDFInfo
- Publication number
- TWI474179B TWI474179B TW99113411A TW99113411A TWI474179B TW I474179 B TWI474179 B TW I474179B TW 99113411 A TW99113411 A TW 99113411A TW 99113411 A TW99113411 A TW 99113411A TW I474179 B TWI474179 B TW I474179B
- Authority
- TW
- Taiwan
- Prior art keywords
- switching element
- signal
- slave
- unit
- signal line
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0016—Inter-integrated circuit (I2C)
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
- Information Transfer Systems (AREA)
Description
本發明係關於一種多設備連接系統。
在多設備連接系統(如環境監控系統)中,通常使用菊鏈方式來連接主設備與多台從設備,且主設備與多台從設備之間通常透過I2C(Inter-Integrated Circuit)匯流排進行通訊。為了避免I2C匯流排傳輸的資訊出現錯誤,該系統須在所有設備安裝好後開機。因此,當系統中要新增從設備時,須先將系統中所有的設備關機,待新的從設備接入後再重新開機。此新增從設備的過程繁瑣且影響系統的正常工作。
鑒於以上內容,有必要提供一種能在系統工作狀態下接入新的從設備的多設備連接系統。
一種多設備連接系統,包括一主設備、複數從設備及一連接該主設備與該等從設備的匯流排,每一從設備包括一防錯電路,每一防錯電路包括一控制單元、一鎖定單元及一開關單元,該控制單元透過該鎖定單元與該開關單元相連,且該控制單元及開關單元均透過該匯流排與該主設備相連,當一從設備接入系統時,新接入從設備的防錯電路的控制單元發送一請求訊號給該主設備,該主設備接收到該請求訊號後偵測該主設備與系統中其他從設備的通訊狀態,當該主設備正與系統中其他從設備通訊時,該主設備輸出一第一訊號給新接入從設備的控制單元,新接入從設備的控制單元接收到該第一訊號後透過新接入從設備的鎖定單元輸出一第二訊號以斷開新接入從設備的開關單元,進而斷開新接入從設備與主設備之間的資料通訊;當該主設備未與系統中其他從設備通訊時,該主設備輸出一第三訊號給新接入從設備的控制單元,新接入從設備的控制單元接收到該第三訊號後透過新接入從設備的鎖定單元輸出一第四訊號以閉合新接入從設備的開關單元,並輸出一鎖定訊號給新接入從設備的鎖定單元,以使新接入從設備的鎖定單元恒輸出該第四訊號,從而維持新接入從設備的開關單元的閉合以使新接入從設備與主設備之間進行資料通訊。
上述多設備連接系統透過在每一從設備中設置防錯電路來實現在系統正常工作的狀態下接入新的從設備,而不會導致系統中傳輸的資訊出現錯誤的功能,提高了該多設備連接系統使用的便利性。
請參閱圖1,請參考圖1,本發明多設備連接系統10的較佳實施方式包括一主設備100、複數從設備200及一連接該主設備100與該等從設備200的匯流排300。每一從設備200包括一防錯電路220。該匯流排300包括一資料訊號線320、一時鐘訊號線340、一使能訊號線360及一狀態訊號線380。在本實施方式中,該資料訊號線320及該時鐘訊號線340分別為I2C(Inter-Integrated Circuit)匯流排的資料訊號線及時鐘訊號線。
請一併參考圖2及圖3,該防錯電路220包括一控制單元222、一開關單元226及一鎖定單元228。該控制單元222透過該使能訊號線360及狀態訊號線380與該主設備100相連,並透過該鎖定單元228與該開關單元226相連,還直接與該開關單元226相連。該開關單元226透過該資料訊號線320及時鐘訊號線340與該主設備100相連。
該控制單元222包括一及閘器件U及一微控制器224。該及閘器件U包括三個輸入端1-3及一輸出端4。該及閘器件U的輸入端1與微控制器224相連以接收一資料訊號Slave_I2C_Data,輸入端2與微控制器224相連以接收一時鐘訊號Slave_I2C_Clock,輸入端3與該使能訊號線360相連以接收一使能訊號Slave_Enable,輸出端4與該鎖定單元228的第一輸入端相連。該微控制器224與該狀態訊號線380相連以輸出一請求訊號Read_Status給該主設備100,並與該鎖定單元228的第二輸入端相連以輸出一鎖定訊號Latch給該鎖定單元228,還與該鎖定單元228的輸出端相連以接收該鎖定單元228輸出的控制訊號I2C_Switch。
該開關單元226包括兩個開關元件Q1、Q2及兩個電阻R1,R2。該開關元件Q1的第一端與該鎖定單元228的輸出端相連以接收該控制訊號I2C_Switch,該開關元件Q1第二端與該及閘器件U的輸入端1相連,還透過該電阻R1與一電源Vcc相連,該開關元件Q1的第三端與該資料訊號線320相連以接收一資料訊號I2C_Data。該開關元件Q2的第一端與該開關元件Q1的第一端相連。該開關元件Q2的第二端與該及閘器件U的輸入端2相連,還透過該電阻R2與該電源Vcc相連,該開關元件Q2的第三端與該時鐘訊號線340相連以接收一時鐘訊號I2C_Clock。
該鎖定單元228包括三個開關元件Q3-Q5及兩個電阻R3、R4。該開關元件Q3的第一端作為該鎖定單元228的第一輸入端與該及閘器件U的輸出端4相連,該開關元件Q3的第二端透過該電阻R3與該電源Vcc相連,該開關元件Q3的第三端接地。該開關元件Q4的第一端與該開關元件Q3的第二端相連,該開關元件Q4的第二端透過該電阻R4與該電源VCC相連,並作為該鎖定單元228的輸出端與該微控制器224、該第一開關元件Q1及該第二開關元件Q2的第一端相連,以輸出該控制訊號I2C_Switch給該微控制器224、該第一開關元件Q1及該第二開關元件Q2。該開關元件Q5的第一端作為該鎖定單元228的第二輸入端與該微控制器224相連以接收該鎖定訊號Latch,該開關元件Q5的第二端與該開關元件Q4的第三端相連,該開關元件Q5的第三端接地。
在本實施方式中,該等開關元件Q1-Q5均為NMOS電晶體,該等開關元件Q1-Q5的第一、第二及第三端分別對應NMOS電晶體的閘極、汲極及源極。該資料訊號I2C_Data、Slave_I2C_Data及該時鐘訊號I2C_Clock、Slave_I2C_Clock均符合I2C匯流排規範,即不傳輸資訊時,該資料訊號I2C_Data、Slave_I2C_Data及該時鐘訊號I2C_Clock、Slave_I2C_Clock均處於高電位。
當一從設備200接入該多設備連接系統10時,新接入從設備200的微控制器224透過該狀態訊號線380輸出一低電位的請求加入系統的請求訊號Read_Status給該主設備100。該主設備100接收到該請求訊號Read_Status後,偵測其與系統中其他從設備200的通訊狀態,並根據偵測結果來輸出相應的使能訊號Slave_Enable給新接入的從設備200。
在新的從設備200接入該多設備連接系統10後,如果該主設備100正與系統中其他從設備200通訊,該主設備100透過該使能訊號線360輸出一低電位的使能訊號Slave_Enable給新接入的從設備200,新接入從設備200的防錯電路220接收到低電位的使能訊號Slave_Enable後,其內部元件的工作過程如下:該及閘器件U的輸入端3接收到低電位的使能訊號Slave_Enable,該及閘器件U的輸出端4輸出一低電位訊號以關閉該開關元件Q3。該開關元件Q5因其第一端接收到該微控制器224輸出的高電位的鎖定訊號Latch而導通。該開關元件Q4因其第一端接收到高電位訊號而導通,其第二端輸出的控制訊號I2C_Switch處於低電位,該兩開關元件Q1、Q2因其第一端接收到低電位的控制訊號I2C_Switch而截止。該微控制器224輸出的資料訊號Slave_I2C_Data及時鐘訊號Slave_I2C_Clock不能透過該兩開關元件Q1、Q2傳輸到該資料訊號線320及時鐘訊號線340,從而不會影響該主設備100與其他從設備200的正常通訊,也不會造成I2C匯流排上傳輸的資料出現錯誤。在本實施方式中,該微控制器224只有在接收到高電位的控制訊號I2C_Switch時,才會將輸出的鎖定訊號Latch切換至低電位,以關閉該開關元件Q5,從而使該開關元件Q4維持在截止狀態;否則,該鎖定訊號Latch處於高電位,該開關元件Q5保持在導通狀態,該開關元件Q4能正常工作。
在新的從設備200接入該多設備連接系統10後,如果該主設備100未與系統中其他從設備200通訊,該主設備100透過該使能訊號線360輸出一高電位的使能訊號Slave_Enable給新接入的從設備200,新接入從設備200的防錯電路220接收到高電位的使能訊號Slave_Enable後,其內部元件的工作過程如下:該及閘器件U的輸入端3接收到高電位的使能訊號Slave_Enable,該及閘器件U的輸出端1、2分別接收該微控制器224輸出的資料訊號Slave_I2C_Data及時鐘訊號Slave_I2C_Clock。且當該資料訊號Slave_I2C_Data及時鐘訊號Slave_I2C_Clock均處於高電位,即不傳輸資訊時,該及閘器件U的輸出端4輸出一高電位訊號以開啟該開關元件Q3,該開關元件Q4截止,該控制訊號I2C_Switch變為高電位,該兩開關元件Q1、Q2導通,該主設備100的資料訊號I2C_Data及時鐘訊號I2C_Clock與新接入從設備200的資料訊號Slave_I2C_Data及時鐘訊號Slave_I2C_Clock可相互通訊。該微控制器224接收到高電位的控制訊號I2C_Switch後,將其輸出的鎖定訊號Latch切換至低電位,該開關元件Q5截止,此時,不管該及閘器件U的輸出端4輸出訊號電位的高低,該開關元件Q4保持截止狀態,該控制訊號I2C_Switch保持在高電位,以確保該主設備100與新接入的從設備200的正常通訊。該微控制器224還將輸出的狀態訊號Read_Status切換至高電位,該主設備100接收到高電位的狀態訊號Read_Status後,認為新接入的從設備200已經正確的接入系統,整個系統進入正常工作狀態。
該多設備連接系統10透過在每一從設備200中設置防錯電路220,並在該匯流排300中設置該使能訊號線360及狀態訊號線380,實現了在該多設備連接系統10正常工作的狀態下接入新的從設備200,而不會導致該資料訊號線320及時鐘訊號線340上傳輸的資料訊號I2C_Data及時鐘訊號I2C_Clock出現錯誤的功能,從而提高了該多設備連接系統10使用的便利性。
綜上所述,本發明符合發明專利要件,爰依法提出專利申請。惟,以上所述者僅為本發明之較佳實施例,舉凡熟悉本案技藝之人士,在爰依本發明精神所作之等效修飾或變化,皆應涵蓋於以下之申請專利範圍內。
10‧‧‧多設備連接系統
100‧‧‧主設備
200‧‧‧從設備
220‧‧‧防錯電路
222‧‧‧控制單元
224‧‧‧微控制器
226‧‧‧開關單元
228‧‧‧鎖定單元
300‧‧‧匯流排
320‧‧‧資料訊號線
340‧‧‧時鐘訊號線
360‧‧‧使能訊號線
380‧‧‧狀態訊號線
Q1-Q5‧‧‧開關元件
R1-R4‧‧‧電阻
U‧‧‧及閘器件
圖1係本發明多設備連接系統較佳實施方式的設備連接示意圖。
圖2係圖1中的主設備與一從設備通訊的原理框圖。
圖3係圖1中各從設備的防錯電路的電路圖。
10‧‧‧多設備連接系統
100‧‧‧主設備
200‧‧‧從設備
220‧‧‧防錯電路
300‧‧‧匯流排
320‧‧‧資料訊號線
340‧‧‧時鐘訊號線
360‧‧‧使能訊號線
380‧‧‧狀態訊號線
Claims (8)
- 一種多設備連接系統,包括一主設備、複數從設備及一連接該主設備與該等從設備的匯流排,每一從設備包括一防錯電路,每一防錯電路包括一控制單元、一鎖定單元及一開關單元,該控制單元透過該鎖定單元與該開關單元相連,且該控制單元及開關單元均透過該匯流排與該主設備相連,當一從設備接入系統時,新接入從設備的防錯電路的控制單元發送一請求訊號給該主設備,該主設備接收到該請求訊號後偵測該主設備與系統中其他從設備的通訊狀態,當該主設備正與系統中其他從設備通訊時,該主設備輸出一第一訊號給新接入從設備的控制單元,新接入從設備的控制單元接收到該第一訊號後透過新接入從設備的鎖定單元輸出一第二訊號以斷開新接入從設備的開關單元,進而斷開新接入從設備與主設備之間的資料通訊;當該主設備未與系統中其他從設備通訊時,該主設備輸出一第三訊號給新接入從設備的控制單元,新接入從設備的控制單元接收到該第三訊號後透過新接入從設備的鎖定單元輸出一第四訊號以閉合新接入從設備的開關單元,並輸出一鎖定訊號給新接入從設備的鎖定單元,以使新接入從設備的鎖定單元恒輸出該第四訊號,從而維持新接入從設備的開關單元的閉合以使新接入從設備與主設備之間進行資料通訊。
- 如申請專利範圍第1項所述之多設備連接系統,其中該匯流排包括一資料訊號線、一時鐘訊號線、一使能訊號線及一狀態訊號線。
- 如申請專利範圍第2項所述之多設備連接系統,其中該控制單元包括一微控制器及一及閘器件,該及閘器件的第一輸入端與該微控制器相連以接收一資料訊號,該及閘器件的第二輸入端與該微控制器相連以接收一時鐘訊號,該及閘器件的第三輸入端與該使能訊號線相連以接收該主設備輸出的第一及第三訊號,該微控制器還與該狀態訊號線相連以輸出該請求訊號給該主設備。
- 如申請專利範圍第3項所述之多設備連接系統,其中該開關單元包括一第一開關元件及一第二開關元件,該第一開關元件的第一端與該鎖定單元的輸出端相連,該第一開關元件的第二端與該及閘器件的第一輸入端相連,該第一開關元件的第三端與該資料訊號線相連,該第二開關元件的第一端與該第一開關元件的第一端相連,該第二開關元件的第二端與該及閘器件的第二輸入端相連,該第二開關元件的第三端與該時鐘訊號線相連,當該第一及第二開關元件閉合時,該主設備與從設備之間能傳輸資料及時鐘訊號。
- 如申請專利範圍第4項所述之多設備連接系統,其中該鎖定單元包括一第三開關元件、一第四開關元件及一第五開關元件,該第三開關元件的第一端作為該鎖定單元的第一輸入端與該及閘器件的輸出端相連,該第三開關元件的第二端透過一電阻與一電源相連,該第四開關元件的第一端與該第三開關元件的第二端相連,該第四開關元件的第二端作為該鎖定單元的輸出端與該微控制器、該第一及第二開關元件的第一端相連,以輸出該第二及第四訊號給該微控制器、該第一及第二開關元件,該第四開關元件的第二端還透過一電阻與該電源相連,該第五開關元件的第一端作為該鎖定單元的第二輸入端與該微控制器相連以接收該鎖定訊號,該第五開關元件的第二端與該第四開關元件的第三端相連,該第三及第五開關元件的第三端接地,當該及閘器件輸出一低電位的訊號時,該第三開關元件截止,該第四開關元件導通,該鎖定單元的輸出端輸出該第二訊號;當該及閘器件輸出一高電位的訊號時,該第三開關元件導通,該第四開關元件截止,該鎖定單元的輸出端輸出該第四訊號,該第一及第二開關元件導通,該微控制器接收到該第四訊號後將輸出的鎖定訊號切換到低電位,該第五開關元件截止,該第四開關元件截止,該鎖定單元的輸出端恒輸出該第四訊號。
- 如申請專利範圍第5項所述之多設備連接系統,其中該第一、第二、第三、第四及第五開關元件均為NMOS電晶體,該第一、第二、第三、第四及第五開關元件的第一、第二及第三端分別對應NMOS電晶體的閘極、汲極及源極。
- 如申請專利範圍第4項所述之多設備連接系統,其中該第一及第二開關元件的第二端還分別透過一電阻與該電源相連。
- 如申請專利範圍第2項所述之多設備連接系統,其中該資料訊號線及時鐘訊號線分別為I2C匯流排的資料訊號線及時鐘訊號線。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW99113411A TWI474179B (zh) | 2010-04-28 | 2010-04-28 | 多設備連接系統 |
US12/827,501 US8433837B2 (en) | 2010-04-28 | 2010-06-30 | System for connecting electronic devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW99113411A TWI474179B (zh) | 2010-04-28 | 2010-04-28 | 多設備連接系統 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201137623A TW201137623A (en) | 2011-11-01 |
TWI474179B true TWI474179B (zh) | 2015-02-21 |
Family
ID=44859212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW99113411A TWI474179B (zh) | 2010-04-28 | 2010-04-28 | 多設備連接系統 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8433837B2 (zh) |
TW (1) | TWI474179B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201201023A (en) * | 2010-06-30 | 2012-01-01 | Hon Hai Prec Ind Co Ltd | Inter-Integrated Circuit device communication circuit |
JP6031757B2 (ja) * | 2011-12-26 | 2016-11-24 | 日本電気株式会社 | トランスポンダ、その制御方法及び制御用プログラム |
US20160335213A1 (en) * | 2015-05-13 | 2016-11-17 | Hong Fu Jin Precision Industry (Shenzhen) Co., Ltd. | Motherboard with multiple interfaces |
CN107025151A (zh) * | 2016-01-30 | 2017-08-08 | 鸿富锦精密工业(深圳)有限公司 | 电子装置连接*** |
TWI834603B (zh) * | 2017-02-14 | 2024-03-11 | 日商索尼半導體解決方案公司 | 通信裝置、通信方法、通信程式及通信系統 |
CN110428533B (zh) * | 2019-08-14 | 2021-07-20 | 珠海理想科技有限公司 | 一种基于物联网实现防误锁控一体化的智能锁具管理*** |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6393504B1 (en) * | 1994-07-05 | 2002-05-21 | Monolithic System Technology, Inc. | Dynamic address mapping and redundancy in a modular memory device |
TW200935227A (en) * | 2008-02-15 | 2009-08-16 | Hon Hai Prec Ind Co Ltd | Serial peripheral interface communication circuit |
TW200941223A (en) * | 2008-03-28 | 2009-10-01 | Hon Hai Prec Ind Co Ltd | ID address automatic setting system |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5327121A (en) * | 1990-11-09 | 1994-07-05 | Hewlett-Packard Company | Three line communications method and apparatus |
US5376928A (en) * | 1992-09-18 | 1994-12-27 | Thomson Consumer Electronics, Inc. | Exchanging data and clock lines on multiple format data buses |
US6728811B2 (en) * | 1998-03-23 | 2004-04-27 | Hitachi, Ltd. | Input/output device for connection and disconnection of active lines |
US6145036A (en) * | 1998-09-30 | 2000-11-07 | International Business Machines Corp. | Polling of failed devices on an I2 C bus |
US6363437B1 (en) * | 1999-01-07 | 2002-03-26 | Telefonaktiebolaget Lm Ericsson (Publ) | Plug and play I2C slave |
US6944695B1 (en) * | 2002-03-25 | 2005-09-13 | Hewlett-Packard Development Company, L.P. | Method and apparatus for connecting devices to a bus |
US7089338B1 (en) * | 2002-07-17 | 2006-08-08 | Cypress Semiconductor Corp. | Method and apparatus for interrupt signaling in a communication network |
US7391788B2 (en) * | 2002-11-01 | 2008-06-24 | Broadcom Corporation | Method and system for a three conductor transceiver bus |
US7308519B2 (en) * | 2003-01-31 | 2007-12-11 | Tektronix, Inc. | Communications bus management circuit |
US7082488B2 (en) * | 2003-06-12 | 2006-07-25 | Hewlett-Packard Development Company, L.P. | System and method for presence detect and reset of a device coupled to an inter-integrated circuit router |
US20050157479A1 (en) * | 2004-01-16 | 2005-07-21 | Hayden Douglas T. | Bus device insertion and removal system |
KR20050076924A (ko) * | 2004-01-26 | 2005-07-29 | 삼성전자주식회사 | 양방향 통신이 가능한 i2c 통신시스템 및 그 방법 |
US20080270654A1 (en) * | 2004-04-29 | 2008-10-30 | Koninklijke Philips Electronics N.V. | Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore |
DE602006012822D1 (de) * | 2005-04-29 | 2010-04-22 | Nxp Bv | Kommunikationssystem und -verfahren mit einer slave-einrichtung mit zwischengespeicherter service-anforderung |
KR100772389B1 (ko) * | 2006-01-12 | 2007-11-01 | 삼성전자주식회사 | 메모리 인식 장치 |
US7840734B2 (en) * | 2006-12-21 | 2010-11-23 | Hendon Semiconductors Pty Ltd. | Simple bus buffer |
CN101453313B (zh) * | 2007-12-06 | 2013-03-20 | 鸿富锦精密工业(深圳)有限公司 | 主从设备通信电路 |
US7752365B2 (en) * | 2008-04-01 | 2010-07-06 | Kyocera Corporation | Bi-directional single conductor interrupt line for communication bus |
JP4957813B2 (ja) * | 2010-01-26 | 2012-06-20 | 株式会社デンソー | 通信用スレーブ及び通信ネットワークシステム |
-
2010
- 2010-04-28 TW TW99113411A patent/TWI474179B/zh not_active IP Right Cessation
- 2010-06-30 US US12/827,501 patent/US8433837B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6393504B1 (en) * | 1994-07-05 | 2002-05-21 | Monolithic System Technology, Inc. | Dynamic address mapping and redundancy in a modular memory device |
TW200935227A (en) * | 2008-02-15 | 2009-08-16 | Hon Hai Prec Ind Co Ltd | Serial peripheral interface communication circuit |
TW200941223A (en) * | 2008-03-28 | 2009-10-01 | Hon Hai Prec Ind Co Ltd | ID address automatic setting system |
Also Published As
Publication number | Publication date |
---|---|
US8433837B2 (en) | 2013-04-30 |
TW201137623A (en) | 2011-11-01 |
US20110271023A1 (en) | 2011-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI474179B (zh) | 多設備連接系統 | |
US11012333B2 (en) | Securing and controlling remote access of a memory-mapped device utilizing an ethernet interface and test port of a network device | |
TWI407316B (zh) | 解決具有相同定址位址之兩i2c從屬裝置間產生衝突的裝置 | |
US8898358B2 (en) | Multi-protocol communication on an I2C bus | |
WO2019024436A1 (zh) | 一种提升双网卡ncsi管理***切换效率的***及方法 | |
AU2017223094B2 (en) | Bus bridge for translating requests between a module bus and an axi bus | |
TWI428756B (zh) | 主從設備通訊電路 | |
TWI533160B (zh) | 電子系統、電子裝置及其存取認證方法 | |
CN208188815U (zh) | Bmc模块化*** | |
US20130163437A1 (en) | Network card detecting circuit | |
US10224721B2 (en) | Switch control circuit and electronic device using the same | |
TW201308570A (zh) | 讀寫控制電路 | |
EP3039506A1 (en) | Power management in a circuit | |
CN208569614U (zh) | 一种双控制器存储*** | |
CN116243148A (zh) | 一种针对芯片i3c协议的调试和验证架构 | |
TW201506643A (zh) | 主機板 | |
CN112578890B (zh) | 可由远程控制节点电源的服务器装置 | |
US20180306861A1 (en) | Microprocessor interfaces | |
US9804986B2 (en) | Device for switching between communication modes | |
CN105468557A (zh) | 一种避免smbus受干扰的隔离方法 | |
CN101430637B (zh) | 可检测独立冗余磁盘阵列设定的装置 | |
TWI544218B (zh) | 過電流偵測系統及偵測電路 | |
US8909821B2 (en) | Slim-line connector for serial ATA interface that is mounted on expansion bay of computer includes detection signals which indicate connection status and type of device | |
US20160335213A1 (en) | Motherboard with multiple interfaces | |
TWI518522B (zh) | 應用於x86系統之訊號讀取之控制與切換模組 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |