TWI473432B - 多相位時脈除頻器 - Google Patents

Description

多相位時脈除頻器

本發明係指一種多相位時脈除頻器，尤指一種可藉由產生參考時脈並根據系統對時間餘裕(timing margin)的需求來設計的多相位時脈除頻器，可確保取樣用的正反器至少都有二分之一乘以輸入時脈週期之建立時間(set up time)。

隨著製程的進步，積體電路系統的複雜度愈來愈高，而系統對於時脈的穩定性及準確度要求也逐漸提升。多相位時脈除頻器可同時產生一或多個具有相同頻率但不同相位的時脈，已被廣泛應用於各種系統，例如有線與無線網路訊號傳輸、微處理器系統等。

請參考1A圖，第1A圖為習知一多相位時脈除頻器100之示意圖。多相位時脈除頻器100可接收N個輸入時脈Sin，並產生N個除k的輸出時脈Sout。如第1A圖所示，若輸入時脈Sin的頻率為f_o ，輸出時脈Sout的頻率則為f_o /k，其N個輸入時脈Sin具有N個不同相位，而N個輸出時脈Sout亦具有N個不同相位，且分別對應於N個輸入時脈Sin的相位。

然而，系統往往只需要少數時脈即可運作，因此習知技術另發展出N個輸入時脈對應至1個輸出時脈的多相位時脈除頻器。請參 考第1B圖，第1B圖為習知一多相位時脈除頻器102之示意圖。多相位時脈除頻器102可接收N個輸入時脈Sin，並產生1個除k的輸出時脈Sout。如第1B圖所示，若輸入時脈Sin的頻率為f_o ，輸出時脈Sout的頻率則為f_o /k，其N個輸入時脈Sin具有N個不同相位，輸出時脈Sout則可能具有N*k種不同的相位。若系統需要大於1個輸出時脈，則可複製第1B圖的架構，以產生多個不同相位的輸出時脈。

一般而言，除頻器可透過除二的除頻電路來實現。請參考第2A圖及第2B圖，第2A圖繪示一以D型正反器實現之除二電路20，而第2B圖則為除二電路20之輸入時脈Sin及輸出時脈Sout的波形示意圖。如第2B圖所示，當輸入時脈Sin由低準位切換至高準位時，輸出時脈Sout可能由低準位切換至高準位，或由高準位切換至低準位。因此，輸入時脈Sin及輸出時脈Sout有兩種不同的相位關係。而當除頻器的除數增加時，輸入時脈Sin及輸出時脈Sout可能有兩種以上的相位關係。舉例來說，將T組除二電路串接起來，可得到一個除2^T 的除頻電路，此除頻電路之輸出時脈與輸入時脈可能有2^T 種不同的相位關係。

習知校準輸出時脈相位的方式是採用偵測並重設(detect and reset)的方式，針對除2^T 的除頻電路來說，T組除二電路具有各自的偵測電路，每一偵測電路利用三組不同相位的輸入時脈來判斷各組除二電路的輸出時脈為何種相位，進而決定是否需要將目前狀態 重設。舉例來說，請參考第3A圖，第3A圖為習知偵測並重設之一多相位時脈除頻器30之示意圖。多相位時脈除頻器30可產生N個輸出時脈PHO(360°*i/N)，其中i為1~N之間任意正整數。如第3A圖所示，針對每一輸入時脈PHI(360°*i/N)及其所對應的輸出時脈PHO(360°*i/N)，多相位時脈除頻器30需要使用輸入時脈PHI(360°*i/N)、PHI(360°*(i+1)/N)及PHI(360°*(i+2)/N)來進行偵測並重設。進一步地，以一除四的時脈除頻器310為例，請參考第3B圖，時脈除頻器310包含有除二電路312、314以及偵測及重設控制電路316、318。如第3B圖所示，輸入時脈PHI(0°)經由除二電路312除頻而產生中間時脈PHM(0°)，中間時脈PHM(0°)再經由除二電路314除頻而產生輸出時脈PHO(0°)。中間時脈PHM(0°)與輸入時脈PHI(0°)具有兩種相位關係，因此偵測及重設控制電路316必須利用三組不同相位的輸入時脈PHI(0°)、PHI(360°*1/N)及PHI(360°*2/N)來判斷中間時脈PHM(0°)為何種相位，進而決定是否需要將目前狀態重設。另一方面，輸出時脈PHO(0°)與中間時脈PHM(0°)亦具有兩種相位關係，因此偵測及重設控制電路318必須利用三組不同相位的中間時脈PHM(0°)、PHM(360°*1/N)及PHM(360°*2/N)來判斷輸出時脈PHO(0°)為何種相位，進而決定是否需要將目前狀態重設。

然而，PHM(360°*1/N)及PHM(360°*2/N)必須另外透過PHI(360°*1/N)及PHI(360°*2/N)分別經由不同除二電路來產生。因此必須使用其它輸入時脈及偵測及重設控制電路來確保 PHM(360°*1/N)及PHM(360°*2/N)的相位是正確的。如此一來，當除頻器的除數增加時，即使只需要一個輸出時脈，所使用的輸入時脈及控制電路仍需大幅增加。除此之外，偵測及重設控制電路316及318必須使用輸入頻率的兩倍頻率來進行偵測，因而降低系統的操作速度。

因此，業界進一步發展出一種延遲式多相位時脈除頻器，請參考第4圖，第4圖為習知一延遲式多相位時脈除頻器40之示意圖。如第4圖所示，每一級輸出時脈都是前一級輸出時脈的延遲，因此彼此的相位具有一固定的關係。此外，由於延遲式多相位時脈除頻器40中最快的控制訊號頻率與輸入頻率相同，相較於多相位時脈除頻器30，具有較高的操作頻率。然而，延遲式多相位時脈除頻器40的建立時間為f_o /N(f_o 為輸入時脈的頻率，N為相位數目)，當N較大時，建立時間會因此下降而限制其操作速度。

本揭露一種可藉由產生參考時脈並根據系統對時間餘裕(timing margin)的需求來設計的多相位時脈除頻器，可確保取樣用的正反器至少都有二分之一乘以輸入時脈週期之建立時間(set up time)。

根據一方面，揭露一種多相位時脈除頻器，包含有一參考時脈產生裝置，用來產生複數個參考時脈，該複數個參考時脈之頻率相 同且彼此之間存在一特定相位差；以及一或多個輸出時脈產生裝置，每一個輸出時脈產生裝置包含有一第一多工器，耦接於該參考時脈產生裝置，用來選擇輸出該複數個參考時脈當中之一者作為一選定參考時脈；一第二多工器，用來選擇輸出複數個輸入時脈之一第一群組中之一輸入時脈作為一第一選定輸入時脈；一第三多工器，用來選擇輸出該複數個輸入時脈之一第二群組中之一輸入時脈，作為一第二選定輸入時脈；一第一正反器，包含有一資料輸入端，耦接於該第一多工器，用來接收該選定參考時脈；一時脈輸入端，耦接於該第二多工器，用來接收該第一選定輸入時脈；以及一資料輸出端，用來輸出一第一取樣時脈；一第二正反器，包含有一資料輸入端，耦接於該第一正反器之該資料輸出端，用來接收該第一取樣時脈；一時脈輸入端，耦接於該第三多工器，用來接收該第二選定輸入時脈；以及一資料輸出端，用來輸出一第二取樣時脈；以及一第四多工器，耦接於該第一正反器之該資料輸出端以及該第二正反器之該資料輸出端，用來選擇輸出該第一取樣時脈或該第二取樣時脈，以產生一輸出時脈。

根據另一方面，揭露一種多相位時脈除頻器，包含有一參考時脈產生裝置，用來產生複數個參考時脈，該複數個參考時脈之頻率相同且彼此之間存在一特定相位差；以及一或多個輸出時脈產生裝置，每一個輸出時脈產生裝置包含有一第一多工器，耦接於該參考時脈產生裝置，用來選擇輸出該複數個參考時脈當中之一者作為一選定參考時脈；一選擇單元，用來選擇輸出複數個輸入時脈當中之 部分輸入時脈作為複數個選定輸入時脈；一參考時脈延遲單元，接受該複數個選定輸入時脈之觸發，以對該選定參考時脈延遲複數個不同時間而產生複數個延遲參考時脈；以及一第三多工器，耦接於延遲單元，用來選擇輸出該複數個延遲參考時脈當中之一者，以產生一輸出時脈。

根據再另一方面，揭露一種產生多相位時脈的方法，包含有產生複數個參考時脈，該複數個參考時脈頻率相同且彼此之間存在一特定相位差；於該複數個參考時脈中選擇一者，作為一選定參考時脈；於複數個輸入時脈之一第一群組中選擇一第一選定輸入時脈；於該複數個輸入時脈一第二群組中選擇一第二選定輸入時脈；以該第一選定輸入時脈對該選定參考時脈進行取樣，以取得一第一取樣時脈；以該第二選定輸入時脈對該第一取樣時脈進行取樣，以取得一第二取樣時脈；以及於該第一取樣時脈及該第二取樣時脈中進行選擇，以產生一輸出時脈。

根據又另一方面，揭露一種多相位時脈除頻器，包含有一參考時脈產生裝置以及以及一或多個輸出時脈產生裝置。該參考時脈產生裝置包括：一除頻單元，包括一輸入端與一輸出端；一反相器，包括一輸入端耦接至該除頻單元之該輸入端，以及一輸出端；複數個第三正反器，串接於一序列，每一第三正反器包含有一資料輸入端、一時脈輸入端以及一資料輸出端。該複數個第三正反器之最前一第三正反器之該資料輸入端耦接於該除頻單元之該輸出端，且其 他每一級第三正反器之該資料輸入端耦接於相鄰前一級第三正反器之該資料輸出端。另外，該複數個正反器當中每一者之該時脈輸入端耦接至該反相器之該輸出端。每一個輸出時脈產生裝置則包含有：一第一多工器，包括複數個輸入端分別耦接於該參考時脈產生裝置中之該複數個第三正反器之該些資料輸出端，以及一輸出端；一第二多工器，包括複數個輸入端與一輸出端；一第三多工器，包括複數個輸入端與一輸出端；一第一正反器，包含有：一資料輸入端，耦接於該第一多工器之該輸出端；一時脈輸入端，耦接於該第二多工器之該輸出端；以及一資料輸出端；一第二正反器，包含有：一資料輸入端，耦接於該第一正反器之該資料輸出端；一時脈輸入端，耦接於該第三多工器之該輸出端；以及一資料輸出端；以及一第四多工器，包括兩個輸入端分別耦接於該第一正反器之該資料輸出端以及該第二正反器之該資料輸出端，以及一輸出端。

請參考第5圖，第5圖為本發明實施例一多相位時脈除頻器50之示意圖。多相位時脈除頻器50為一除k的除頻器，如第5圖所示，第5圖的上半部繪示一參考時脈產生裝置500，用來產生k個參考時脈。參考時脈產生裝置500包含有一除頻單元502、一反相器504及k個D型正反器DFF₁ ~DFF_k 。D型正反器DFF₁ ~DFF_k 僅為範例，其可為任何具有延遲時脈功能的正反器或其他裝置，而不限於此。除頻單元502將輸入時脈PHI(360°*i/N)(其中，i=0,1,...N-1，且N為正整數)當中之一正相輸入時脈PHI(0°)除以k，以輸出一除頻輸 出時脈PHOD(0°)。除頻單元502譬如可透過串接m個除二電路20來實現，可得知k=2^m 。反相器504轉換正相輸入時脈PHI(0°)，以產生輸入時脈PHI(360°*i/N)(i=0,1,...N-1，且N為正整數)當中之一反相輸入時脈PHI(180°)。D型正反器DFF₁ ~DFF_k 串接於一序列，每一D型正反器DFF₁ ~DFF_k 的時脈輸入端接收反相輸入時脈PHI(180°)。D型正反器DFF₁ 的資料輸入端耦接於除頻單元502以接收除頻輸出時脈PHOD(0°)，而D型正反器DFF₂ 的資料輸入端耦接於D型正反器DFF₁ 的資料輸出端，以此類推，D型正反器DFF_k 的資料輸入端耦接於D型正反器DFF_k-1 的資料輸出端。每一級D型正反器DFF₁ ~DFF_k 可分別輸出參考時脈PHOR(-180°/k+360°*i/k)，i=0,1,2,...k-1，因此，總共可輸出k個參考時脈，其中，此k個參考時脈之頻率相同且彼此之間存在一特定相位差(即360°/k)。

請繼續參考第5圖，第5圖的下半部繪示一輸出時脈產生裝置550。多相位時脈除頻器50可能包含一或多個輸出時脈產生裝置，由於每一輸出時脈產生裝置之架構皆相似，於第5圖中僅繪示一個以方便說明。如第5圖所示，輸出時脈產生裝置550包含有多工器MUX₁ ~MUX₄ 及D型正反器DFF_A 、DFF_B 。在輸出時脈產生裝置550中，D型正反器DFF_A 、DFF_B 僅為範例，其可為任何具有取樣功能的正反器或其他裝置，而不限於此。多工器MUX₁ 耦接於參考時脈產生裝置500，用來選擇輸出參考時脈PHOR(-180°/k+360°*i/k)，i=0,1,2,...k-1當中之一者作為一選定參考 時脈CK_R 。輸入時脈PHI(360°*i/N)，i=0,1,...N-1可根據系統對建立時間的需求，分成兩個群組PHI(g1)及PHI(g2)。多工器MUX₂ 用來選擇輸出群組PHI(g1)中之一輸入時脈作為一選定輸入時脈CK₁ 。多工器MUX₃ 用來選擇輸出群組PHI(g2)中之一輸入時脈作為另一選定輸入時脈CK₂ 。D型正反器DFF_A 的資料輸入端耦接於多工器MUX₁ ，用來接收選定參考時脈CK_R ，時脈輸入端耦接於多工器MUX₂ ，用來接收選定輸入時脈CK₁ ，以及資料輸出端用來輸出一取樣時脈CK_S1 。D型正反器DFF_B 的資料輸入端耦接於D型正反器DFF_A 的資料輸出端，用來接收取樣時脈CK_S1 ，時脈輸入端耦接於多工器MUX₃ ，用來接收選定輸入時脈CK₂ ，以及資料輸出端用來輸出一取樣時脈CK_S2 。多工器MUX₄ 耦接於D型正反器DFF_A 的資料輸出端以及D型正反器DFF_B 的資料輸出端，用來選擇輸出取樣時脈CK_S1 或取樣時脈CK_S2 ，以產生一輸出時脈Sout。

值得注意的是，上述將輸入時脈PHI(360°*i/N)，i=0,1,...N-1分成群組PHI(g1)及PHI(g2)的方式，可根據系統對建立時間的需求來進行調整。以一k=4(即m=2)的多相位時脈除頻器50為例，請參考第6圖，第6圖為k=4(即m=2)的多相位時脈除頻器50的波形示意圖。如第6圖所示，由於k=4，參考時脈產生裝置透過四個正反器來產生四個參考時脈PHOR(-45°)、PHOR(45°)、PHOR(135°)及PHOR(225°)。假設第5圖中所有D型正反器DFF₁ ~DFF_k 、DFF_A 及DFF_B 皆於時脈的正緣觸發，由於參考時脈產生裝置中的D型正反器DFF₁ ~DFF_k 均藉由反相輸入時脈PHI(180°)來觸發，因此參考 時脈PHOR(-45°)、PHOR(45°)、PHOR(135°)及PHOR(225°)皆於正相輸入時脈PHI(0°)的負緣改變狀態。

在一範例中，為確保取樣用的正反器都有二分之一乘以輸入時脈週期以上的建立時間，可將輸入時脈PHI(360°*i/N)，i=0,1,...N-1中前T/2相位的時脈分為群組PHI(g1)，其餘分為群組PHI(g2)(即PHI(g1)=0°、360°/N、…、以及(180°-360°/N)，PHI(g2)=180°、180°+360°/N、…、以及(360°*(N-1)/N))。如此一來，落在群組PHI(g1)的輸入時脈對參考時脈PHOR(-180°/k+360°*i/k)，i=0,1,2,...k-1進行取樣，以產生輸出時脈Sout(即訊號經由D型正反器DFF_A 取樣，再透過多工器MUX₄ 選擇輸出取樣時脈CK_S1 ，以產生輸出時脈Sout)；而落在群組PHI(g2)的時脈先透過正相輸入時脈PHI(0°)對參考時脈PHOR(-180°/k+360°*i/k)，i=0,1,2,...k-1進行取樣，以產生取樣時脈CK_S1 之後，再對取樣時脈CK_S1 進行取樣，以產生輸出時脈Sout(即訊號經由D型正反器DFF_A 取樣，再經由D型正反器DFF_B 取樣，最後透過多工器MUX₄ 選擇輸出取樣時脈CK_S2 ，以產生輸出時脈Sout)。舉例來說，如第6圖所示，輸入時脈PHI(90°)落在群組PHI(g1)中，經由D型正反器DFF_A 以輸入時脈PHI(90°)對參考時脈PHOR(-45°)進行取樣，以產生取樣時脈CK_S1 =PHO(90°/4)，此時可控制多工器MUX₄ 選擇取樣時脈CK_S1 =PHO(90°/4)作為輸出時脈Sout。另一方面，輸入時脈PHI(270°)落在群組PHI(g2)中，先經由D型正反器DFF_A 以正相輸入時脈PHI(0°)對參考時脈PHOR(-45°)進行取樣，以產生取樣時脈CK_S1 =PHO(0°)，再經由D型正反器DFF_B 以輸入時脈PHI(270°)對取樣時脈CK_S1 =PHO(0°)進行取樣，以產生取樣時脈CK_S2 =PHO(270°/4)，此時可控制多工器MUX₄ 選擇時脈PHO(270°/4)作為輸出時脈Sout。

請繼續參考第6圖，於輸入時脈PHI(90°)產生輸出時脈Sout=PHO(90°/4)的過程中，經過一次D型正反器DFF_A 對參考時脈PHOR(-45°)所進行的取樣。如第6圖所示，取樣的建立時間為3/8*T(T為輸入時脈的週期)。因此，PHI(90°)所落在的群組PHI(g1)中所有輸入時脈皆可對參考時脈PHOR(-45°)進行取樣，進而產生群組PHO(g1)中所有輸出時脈，且其建立時間皆大於1/2*T。另一方面，於輸入時脈PHI(270°)產生輸出時脈Sout=PHO(270°/4)的過程中，先經過一次D型正反器DFF_A 對參考時脈PHOR(-45°)所進行的取樣，再經過一次D型正反器DFF_B 對取樣時脈CK_S1 =PHO(0°)所進行的取樣。如第6圖所示，第一次取樣的建立時間為1/2*T，第二次取樣的建立時間為3/8*T(T為輸入時脈的週期)。因此，PHI(270°)所落在的群組PHI(g2)中所有輸入時脈皆可對取樣時脈CK_S1 =PHO(0°)進行取樣，進而產生群組PHO(g2)中所有輸出時脈，且其建立時間皆大於1/2*T。如此一來，可確保取樣用的正反器都有二分之一乘以輸入時脈週期以上的建立時間。

更進一步來說，當群組PHI(g1)對參考時脈PHOR(-45°)進行取樣，以產生群組PHO(g1)時，下一個群組PHI(g1)可對參考時脈PHOR(45°)進行取樣，以產生群組PHO(g3)，並以此類推。另一方 面，當群組PHI(g2)對取樣時脈CK_S1 =PHO(0°)進行取樣，以產生群組PHO(g2)時，下一個群組PHI(g1)可對取樣時脈CK_S1 =PHO(90°)進行取樣，以產生群組PHO(g4)，並以此類推。如此一來，對一k=4(即m=2)的多相位時脈除頻器50來說，輸出時脈Sout可分為4*2=8組，分別為PHO(g1)~PHO(g8)。第6圖中僅繪示前四組PHO(g1)~PHO(g4)的波形，本領域具通常知識者當可推知其餘每一組輸出時脈Sout的波形。

根據上述實施例具體說明如下，以一N=8、k=4的多相位時脈除頻器50為例，所有可供選擇的輸出時脈Sout可分為八組，並具有8*4=32個相位PHO(360°*i/32)，i=0~31且i為正整數。此八組可再分為奇數組(第1、3、5及7組)及偶數組(第2、4、6及8)組。奇數組搭配第5圖的電路說明如下：奇數組：i=0~3、8~11、16~19、24~27

CK_R =PHOR(-45°)、PHOR(45°)、PHOR(135°)及PHOR(225°)

CK₁ =PHI(mod(i,4)*360°/8)

CK₂ 忽略

Sout=CK_S1

另一方面，偶數組搭配第5圖的電路說明如下：偶數組：i=4~7、12~15、20~23、28~31

CK_R =PHOR(-45°)、PHOR(45°)、PHOR(135°)及PHOR(225°)

CK₁ =PHI(0°)

CK₂ =PHI(180°+mod(i,4)*360°/8)

Sout=CK_S2

進一步地，可藉由一控制模組來控制輸出時脈產生裝置550中所有多工器及正反器以上述方式運作，可確保取樣用的正反器都有二分之一乘以輸入時脈週期以上的建立時間。

值得注意的是，上述實施例之主要精神在於可根據系統對時間餘裕的需求來設計。本領域具通常知識者當可據以進行修飾或變化，而不限於此。舉例來說，如上所述，上述實施例可確保取樣用的正反器至少都有二分之一乘以輸入時脈週期之建立時間。然而，於部分實施例中，亦可將系統設計為確保取樣用的正反器至少都有二分之一乘以輸入時脈週期之保持時間(hold time)。實際上，本領域具通常知識者可根據系統對時間餘裕的需求而進行調整，並於建立時間及保持時間之間作取捨。因此，所有根據上述原理所進行的多相位時脈除頻方式及其多相位時脈除頻器，皆在本發明所保護的範圍內。

於部分實施例中，可先產生後半週期的輸出時脈，因此可將部分正反器設計於時脈的負緣觸發，如第7圖所示。由於k=4，參考時脈產生裝置透過四個正反器來產生四個參考時脈PHOR(-90°)、PHOR(0°)、PHOR(90°)及PHOR(180°)。假設第5圖中，D型正反器DFF₁ ~DFF_k 皆於時脈的負緣觸發，而DFF_A 及DFF_B 皆於時脈的正 緣觸發，由於參考時脈產生裝置中的D型正反器DFF₁ ~DFF_k 均藉由反相輸入時脈PHI(180°)來觸發，因此參考時脈PHOR(-90°)、PHOR(0°)、PHOR(90°)及PHOR(180°)皆於正相輸入時脈PHI(0°)的正緣改變狀態。

為確保取樣用的正反器都有二分之一乘以輸入時脈週期以上的建立時間，可將輸入時脈PHI(360°*i/N)，i=0,1,...N-1中後T/2相位的時脈分為群組PHI(g2)，其餘分為群組PHI(g1)(即PHI(g1)=0°、360°/N、…、以及(180°-360°/N)，PHI(g2)=180°、180°+360°/N、…、以及(360°*(N-1)/N))。如此一來，落在群組PHI(g2)的輸入時脈對參考時脈PHOR(360°*i/k)，i=0,1,2,...k-1進行取樣，以產生輸出時脈Sout(即訊號經由D型正反器DFF_A 取樣，再透過多工器MUX₄ 選擇輸出取樣時脈CK_S1 ，以產生輸出時脈Sout)；而落在群組PHI(g1)的時脈先透過反相輸入時脈PHI(180°)對參考時脈PHOR(360°*i/k)，i=0,1,2,...k-1進行取樣，以產生取樣時脈CK_S1 之後，再對取樣時脈CK_S1 進行取樣，以產生輸出時脈Sout(即訊號經由D型正反器DFF_A 取樣，再經由D型正反器DFF_B 取樣，最後透過多工器MUX₄ 選擇輸出取樣時脈CK_S2 ，以產生輸出時脈Sout)。舉例來說，如第7圖所示，輸入時脈PHI(90°)落在群組PHI(g1)中，先經由D型正反器DFF_A 以反相輸入時脈PHI(180°)對參考時脈PHOR(-90°)進行取樣，以產生取樣時脈CK_S1 =PHO(-45°)，再經由D型正反器DFF_B 以輸入時脈PHI(90°)對取樣時脈CK_S1 =PHO(-45°)進行取樣，以產生取樣時脈CK_S2 =PHO(90°/4)，此時可控制多工器 MUX₄ 選擇時脈PHO(90°/4)作為輸出時脈Sout。另一方面，輸入時脈PHI(270°)落在群組PHI(g2)中，經由D型正反器DFF_A 以輸入時脈PHI(270°)對參考時脈PHOR(0°)進行取樣，以產生取樣時脈CK_S1 =PHO(270°/4)，此時可控制多工器MUX₄ 選擇取樣時脈CK_S1 =PHO(270°/4)作為輸出時脈Sout。

請繼續參考第7圖，於輸入時脈PHI(90°)產生輸出時脈Sout=PHO(90°/4)的過程中，先經過一次D型正反器DFF_A 對參考時脈PHOR(-90°)所進行的取樣，再經過一次D型正反器DFF_B 對取樣時脈CK_S1 =PHO(-45°)所進行的取樣。如第7圖所示，第一次取樣的建立時間為1/2*T，第二次取樣的建立時間為3/8*T(T為輸入時脈的週期)。因此，PHI(90°)所落在的群組PHI(g1)中所有輸入時脈皆可對取樣時脈CK_S1 =PHO(-45°)進行取樣，進而產生群組PHO(g1)中所有輸出時脈，且其建立時間皆大於1/2*T。另一方面，於輸入時脈PHI(270°)產生輸出時脈Sout=PHO(270°/4)的過程中，經過一次D型正反器DFF_A 對參考時脈PHOR(0°)所進行的取樣。如第7圖所示，取樣的建立時間為3/8*T(T為輸入時脈的週期)。因此，PHI(270°)所落在的群組PHI(g2)中所有輸入時脈皆可對參考時脈PHOR(0°)進行取樣，進而產生群組PHO(g2)中所有輸出時脈，且其建立時間皆大於1/2*T。如此一來，可確保取樣用的正反器都有二分之一乘以輸入時脈週期以上的建立時間。

更進一步來說，當群組PHI(g1)對取樣時脈CK_S1 =PHO(-45°)進 行取樣，以產生群組PHO(g1)時，下一個群組PHI(g1)可對取樣時脈CK_S1 =PHO(45°)進行取樣，以產生群組PHO(g3)，並以此類推。另一方面，當群組PHI(g2)對參考時脈PHOR(0°)進行取樣，以產生群組PHO(g2)時，下一個群組PHI(g2)可對參考時脈PHOR(90°)進行取樣，以產生群組PHO(g4)，並以此類推。如此一來，對一k=4(即m=2)的多相位時脈除頻器50來說，輸出時脈Sout可分為4*2=8組，分別為PHO(g1)~PHO(g8)。第7圖中僅繪示PHO(g8)及PHO(g1)~PHO(g3)的波形，本領域具通常知識者當可推知其餘每一組輸出時脈Sout的波形。

根據上述實施例具體說明如下，以一N=8、k=4的多相位時脈除頻器50為例，所有可供選擇的輸出時脈Sout可分為八組，並具有8*4=32個相位PHO(360°*i/32)，i=0~31且i為正整數。此八組可再分為奇數組(第1、3、5及7組)及偶數組(第2、4、6及8)組。奇數組搭配第5圖的電路說明如下：奇數組：i=0~3、8~11、16~19、24~27

CK_R =PHOR(-90°)、PHOR(0°)、PHOR(90°)及PHOR(180°)

CK₁ =PHI(180°)

CK₂ =PHI(mod(i,4)*360°/8)

Sout=CK_S2

另一方面，偶數組搭配第5圖的電路說明如下：偶數組：i=4~7、12~15、20~23、28~31

CK_R =PHOR(-90°)、PHOR(0°)、PHOR(90°)及PHOR(180°)

CK₁ =PHI(180°+mod(i,4)*360°/8)

CK₂ 忽略

Sout=CK_S1

進一步地，可藉由一控制模組來控制輸出時脈產生裝置550中所有多工器及正反器以上述方式運作，可確保取樣用的正反器都有二分之一乘以輸入時脈週期以上的建立時間。

值得注意的是，上述實施例係一具有N個輸入時脈及一個輸出時脈Sout的系統，而輸出時脈Sout可透過多工器，於N*k個可供選擇的輸出時脈PHO(0°)、PHO(360°/N/k)、...、PHO(360°*(N*k-1)/N/k)中選擇出一者。因此，必須使用N個輸入時脈PHI(0°)、PHI(360°/N)、…、及PHI(360°*(N-1)/N)，且此N個輸入時脈彼此之間具有一特定相位差(即360°/N)，以提供輸出時脈產生裝置550進行分組及選擇。然而，於其他實施例中，可僅需要少數可供選擇的輸出時脈即可，而不需要產生N*k個可供選擇的輸出時脈，也因此不需要使用N個輸入時脈。詳細來說，除了正相輸入時脈PHI(0°)及反相輸入時脈PHI(180°)必須使用於參考時脈產生裝置500中，可根據所需要的可供選擇的輸出時脈PHO(x°)，於N個輸入時脈PHI(0°)、PHI(360°/N)、…、及PHI(360°*(N-1)/N)中，僅需使用相對應的輸入時脈PHI(y°)即可，因此可大幅降低系統複雜度及電路面積。

此外，根據上述說明，多相位時脈除頻器50可先產生前半週期的輸出時脈，再透過延遲而產生後半週期的輸出時脈；或者可先產生後半週期的輸出時脈，再透過延遲而產生前半週期的輸出時脈。實際應用上，可根據系統需求來決定先產生前半週期或後半週期的輸出時脈，因此可節省不需要的參考時脈，進而節省參考時脈產生裝置500中的正反器數目。另一方面，透過複製輸出時脈產生裝置550，上述實施例亦可實現多個(N個或少於N個)輸入時脈及多個輸出時脈的系統，其中每一個輸出時脈可輸出相同或不同相位的輸出時脈。

於部分實施例中，輸入時脈亦可能分為三組以上或不分組。同樣地，輸出時脈產生裝置中使用的正反器亦可能有三個以上或只有一個。請參考第8圖，第8圖為本發明實施例另一多相位時脈除頻器80之示意圖。多相位時脈除頻器80為一除k的除頻器，如第8圖所示，第8圖的上半部繪示一參考時脈產生裝置800，用來產生1~k個參考時脈。參考時脈產生裝置800包含有一除頻單元802及一輸入時脈延遲單元804。除頻單元802將輸入時脈PHI’(360°*i/N)當中之一正相輸入時脈PHI’(0°)除以k，以輸出一除頻輸出時脈PHOD’(0°)，其中，i為0~N-1之間任意正整數，可根據系統需求來決定需要使用哪些輸入時脈PHI’(360°*i/N)(即選擇所需要的i值)。輸入時脈延遲單元804用來接受輸入時脈PHI’(360°*i/N)當中之一反相輸入時脈PHI’(180°)之觸發，以將除頻輸出時脈PHOD’(0°)延遲不同時間，以產生參考時脈PHOR’(-180°/k+360°*i/k)，其中，i 為0~k-1之間任意正整數，可根據系統需求來決定需要產生哪些參考時脈PHOR’(-180°/k+360°*i/k)(即選擇所需要的i值)。於輸入時脈延遲單元804中，可透過複數個正反器串接於一序列來進行延遲，以透過延遲不同時間來產生不同參考時脈PHOR’(-180°/k+360°*i/k)。產生參考時脈亦可透過其它方式，而不限於此。

請繼續參考第8圖，第8圖的下半部繪示一輸出時脈產生裝置850。多相位時脈除頻器80可能包含一或多個輸出時脈產生裝置，由於每一個輸出時脈產生裝置之架構皆相似，於第8圖中僅繪示一個以方便說明。如第8圖所示，輸出時脈產生裝置850包含有多工器MUX₁ ’及MUX₂ ’、一選擇單元852及一參考時脈延遲單元854。多工器MUX₁ ’耦接於參考時脈產生裝置800，用來選擇輸出參考時脈PHOR’(-180°/k+360°*i/k)當中之一者作為一選定參考時脈CK_R ’。選擇單元852用來選擇輸出輸入時脈PHI’(360°*i/N)當中之部分輸入時脈作為選定輸入時脈CK’。參考時脈延遲單元854接受選定輸入時脈CK’之觸發，以對選定參考時脈CK_R ’延遲不同時間而產生不同延遲參考時脈CK_dly 。多工器MUX₂ ’耦接於參考時脈延遲單元854，用來選擇輸出延遲參考時脈CK_dly 當中之一者，以產生一輸出時脈Sout’。於選擇單元852中，可先將輸入時脈PHI’(360°*i/N)分成複數個群組，再透過複數個多工器，於每一群組中各自選擇一個輸入時脈作為選定輸入時脈CK’。於輸入時脈PHI’(360°*i/N)中選擇出選定輸入時脈CK’亦可透過其它方式，而不限於此。於參考時 脈延遲單元854中，可透過複數個正反器串接於一序列來進行延遲，以透過延遲不同時間來產生不同延遲參考時脈CK_dly 。進行延遲亦可透過其它方式，而不限於此。

另外，根據一種產生多相位時脈的方法之一實施例，包含有下述步驟：產生複數個參考時脈，該複數個參考時脈頻率相同且彼此之間存在一特定相位差。於該複數個參考時脈中選擇一者，作為一選定參考時脈，於複數個輸入時脈之一第一群組中選擇一第一選定輸入時脈。類似地，於該複數個輸入時脈一第二群組中選擇一第二選定輸入時脈。接下來，可利用該第一選定輸入時脈對該選定參考時脈進行取樣，以取得一第一取樣時脈，以及利用該第二選定輸入時脈對該第一取樣時脈進行取樣，以取得一第二取樣時脈。最後，於該第一取樣時脈及該第二取樣時脈中進行選擇，就可以產生一輸出時脈。

至於上述產生該複數個參考時脈含之步驟可包含有下述步驟：將該複數個輸入時脈中之一正相輸入時脈除以一預設值，以輸出一除頻輸出時脈。另外，透過該複數個輸入時脈中之一反相輸入時脈對該除頻輸出時脈進行取樣，以產生該複數個參考時脈之第一參考時脈。另外，透過該反相輸入時脈對該複數個參考時脈之第i個參考時脈進行取樣，以產生該複數個參考時脈之第(i+1)個參考時脈，其中i=1~M-1，M為該複數個參考時脈之總數，以產生該複數個參考時脈。其餘更多相關細節可參考其他上述實施例之操作，在此為 了簡明起見不再贅述。

須注意，在上述實施例中所使用的「耦接」一詞，可指任何直接或間接的連接。舉例而言，當第一裝置耦接於第二裝置時，可實現為將第一裝置直接連接至第二裝置，或者實現為將第一裝置透過其他裝置或實體或非實體的連接手段而間接地連接至第二裝置。

於習知技術中，偵測並重設之多相位時脈除頻器必須使用重設控制電路來確保其相位正確，而當除頻器的除數增加時，即使只需要一個輸出時脈，所使用的輸入時脈及控制電路仍需大幅增加。除此之外，偵測及重設控制電路必須使用輸入頻率的兩倍頻來進行偵測，因而降低系統的操作速度。而延遲式多相位時脈除頻器的建立時間為f_o /N(f_o 為輸入時脈的頻率，N為相位數目)，當N較大時，建立時間會因此下降，同樣會限制其操作速度。相較之下，本發明之上述實施例可藉由產生參考時脈並根據系統對時間餘裕的需求來設計，可確保取樣用的正反器至少都有二分之一乘以輸入時脈週期之建立時間及/或保持時間。換言之，可以彈性地權衡(trade off)建立時間與保持時間。此外，本發明之上述實施例，根據需要的可供選擇的輸出時脈PHO(x°)，可僅需使用相對應的輸入時脈PHI(y°)，因此可大幅降低系統複雜度及電路面積。此外，參考時脈產生裝置只需要最少數目的輸入時脈之時脈，即可搭配輸出時脈產生裝置來產生任意相位之輸出時脈。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100‧‧‧多相位時脈除頻器

102‧‧‧多相位時脈除頻器

20‧‧‧除二電路

30‧‧‧多相位時脈除頻器

310‧‧‧時脈除頻器

312、314‧‧‧除二電路

316、318‧‧‧偵測及重設控制電路

40‧‧‧延遲式多相位時脈除頻器

50‧‧‧多相位時脈除頻器

500‧‧‧參考時脈產生裝置

502‧‧‧除頻單元

504‧‧‧反相器

DFF₁ ~DFF_k ‧‧‧D型正反器

550‧‧‧輸出時脈產生裝置

MUX₁ ~MUX₄ ‧‧‧多工器

DFF_A 、DFF_B ‧‧‧D型正反器

80‧‧‧多相位時脈除頻器

800‧‧‧參考時脈產生裝置

802‧‧‧除頻單元

804‧‧‧輸入時脈延遲單元

850‧‧‧輸出時脈產生裝置

852‧‧‧選擇單元

854‧‧‧參考時脈延遲單元

MUX₁ ’、MUX₂ ’‧‧‧多工器

第1A圖為習知一具有N個輸入時脈及N個輸出時脈的除頻器之示意圖。

第1B圖為習知一具有N個輸入時脈及1個輸出時脈的除頻器之示意圖。

第2A圖為習知一除頻電路之示意圖。

第2B圖為第2A圖之除頻電路的輸入時脈及輸出時脈的波形之示意圖。

第3A圖為習知偵測並重設之一多相位時脈除頻器之示意圖。

第3B圖為習知偵測並重設之一多相位時脈除頻器中一除四的除頻電路之示意圖。

第4圖為習知一延遲式多相位除頻器之示意圖。

第5圖為本發明實施例一多相位時脈除頻器之示意圖。

第6圖為本發明實施例一多相位時脈除頻器的波形之示意圖。

第7圖為本發明實施例另一多相位時脈除頻器的波形之示意圖。

第8圖為本發明實施例另一多相位時脈除頻器之示意圖。

50‧‧‧多相位時脈除頻器

500‧‧‧參考時脈產生裝置

502‧‧‧除頻單元

504‧‧‧反相器

DFF₁ ~DFF_k ‧‧‧D型正反器

550‧‧‧輸出時脈產生裝置

MUX₁ ~MUX₄ ‧‧‧多工器

DFF_A 、DFF_B ‧‧‧D型正反器

Claims (20)

1. 一種多相位時脈除頻器，包含有：一參考時脈產生裝置，用來產生複數個參考時脈，該複數個參考時脈之頻率相同且彼此之間存在一特定相位差；以及一或多個輸出時脈產生裝置，每一個輸出時脈產生裝置包含有：一第一多工器，耦接於該參考時脈產生裝置，用來選擇輸出該複數個參考時脈當中之一者作為一選定參考時脈；一第二多工器，用來選擇輸出複數個輸入時脈之一第一群組中之一輸入時脈作為一第一選定輸入時脈；一第三多工器，用來選擇輸出該複數個輸入時脈之一第二群組中之一輸入時脈作為一第二選定輸入時脈；一第一正反器，包含有：一資料輸入端，耦接於該第一多工器，用來接收該選定參考時脈；一時脈輸入端，耦接於該第二多工器，用來接收該第一選定輸入時脈；以及一資料輸出端，用來輸出一第一取樣時脈；一第二正反器，包含有：一資料輸入端，耦接於該第一正反器之該資料輸出端，用來接收該第一取樣時脈；一時脈輸入端，耦接於該第三多工器，用來接收該第 二選定輸入時脈；以及一資料輸出端，用來輸出一第二取樣時脈；以及一第四多工器，耦接於該第一正反器之該資料輸出端以及該第二正反器之該資料輸出端，用來選擇輸出該第一取樣時脈或該第二取樣時脈，以產生一輸出時脈。
2. 如請求項1所述之多相位時脈除頻器，其中該參考時脈產生裝置包含有：一除頻單元，用來將該複數個輸入時脈當中之一正相輸入時脈除以一預設值，以輸出一除頻輸出時脈；複數個第三正反器，串接於一序列，每一第三正反器包含有：一資料輸入端；一時脈輸入端，耦接於該複數個輸入時脈中之一反相輸入時脈；以及一資料輸出端，用來輸出該複數個參考時脈之其中一參考時脈；其中，該複數個第三正反器之最前一第三正反器之該資料輸入端耦接於該除頻單元以接收該除頻輸出時脈，且其他每一級第三正反器之該資料輸入端耦接於相鄰前一級第三正反器之該資料輸出端。
3. 如請求項2所述之多相位時脈除頻器，其中該參考時脈產生裝置更包含有一反相器，用來轉換該複數個輸入時脈中之該正相 輸入時脈，以產生該複數個輸入時脈中之該反相輸入時脈。
4. 如請求項2所述之多相位時脈除頻器，其中該預設值係等於該複數個參考時脈之總數。
5. 如請求項2所述之多相位時脈除頻器，其中該預設值為k，該複數個參考時脈之相位分別為(-180°/k+360°*i/k)，其中i為一正整數且i=0,1,…(k-1)。
6. 如請求項1所述之多相位時脈除頻器，其中該複數個輸入時脈之該第一群組與該第二群組係依據該第一正反器之建立時間(set up time)與該第二正反器之建立時間來由該複數個輸入時脈中選出。
7. 如請求項1所述之多相位時脈除頻器，其中該第一群組之該等輸入時脈之相位係包括：0°、360°/N、…、以及(180°-360°/N)，以及該第二群組之該等輸入時脈之相位係包括：180°、180°+360°/N、…、以及(360°*(N-1)/N)，其中N為一正整數。
8. 如請求項7所述之多相位時脈除頻器，其中該第一正反器之建立時間與該第二正反器之建立時間均為T/2，其中T為該輸入時脈之一週期時間。
9. 如請求項1所述之多相位時脈除頻器，其中該第一群組之該等輸入時脈之相位係包括：-90°、-90°+360°/N、…、以及(180°-360°/N)，以及該第二群組之該等輸入時脈之相位係包括：180°、180°+360°/N、…、以及(270°-360°/N)，其中N為一正整數。
10. 如請求項9所述之多相位時脈除頻器，其中該第一正反器之建立時間與該第二正反器之建立時間分別為3T/4與T/4，其中T為該輸入時脈之一週期時間。
11. 如請求項1所述之多相位時脈除頻器，其另包含一控制模組，用來控制該第一至第四多工器。
12. 如請求項11所述之多相位時脈除頻器，其中該控制模組係依據該輸出時脈之所欲相位是屬於一第一輸出相位群組或一第二輸出相位群組，以控制該第一至第四多工器之操作於一第一模式或一第二模式，其中於該第一模式下，該控制模組控制該第二多工器選擇輸出該第一群組當中之一輸入時脈作為該第一選定輸入時脈，以及控制該第四多工器選擇輸出該第一取樣時脈，以產生該輸出時脈，以及於該第二模式下，該控制模組控制該第二多工器選擇輸出該第一群組中之一正相輸入時脈或一反相輸入時脈作為該第一選定輸入時脈，控制該第三多工器選擇輸出該第二群組當中之一輸入時脈作為該第二選定輸入時脈，以 及控制該第四多工器選擇輸出該第二取樣時脈，以產生該輸出時脈。
13. 如請求項11所述之多相位時脈除頻器，其中該控制模組控制該第二多工器選擇輸出該第一群組當中之一輸入時脈作為該第一選定輸入時脈，以及控制該第四多工器選擇輸出該第一取樣時脈，以產生該輸出時脈。
14. 如請求項11所述之多相位時脈除頻器，其中該控制模組控制該第二多工器選擇輸出該第一群組中之一正相輸入時脈或一反相輸入時脈作為該第一選定輸入時脈，控制該第三多工器選擇輸出該第二群組當中之一輸入時脈作為該第二選定輸入時脈，以及控制該第四多工器選擇輸出該第二取樣時脈，以產生該輸出時脈。
15. 一種多相位時脈除頻器，包含有：一參考時脈產生裝置，用來產生複數個參考時脈，該複數個參考時脈之頻率相同且彼此之間存在一特定相位差；以及一或多個輸出時脈產生裝置，每一個輸出時脈產生裝置包含有：一第一多工器，耦接於該參考時脈產生裝置，用來選擇輸出該複數個參考時脈當中之一者作為一選定參考時脈；一選擇單元，用來選擇輸出複數個輸入時脈當中之部分輸 入時脈作為複數個選定輸入時脈；一參考時脈延遲單元，接受該複數個選定輸入時脈之觸發，以對該選定參考時脈延遲複數個不同時間而產生複數個延遲參考時脈；以及一第三多工器，耦接於參考時脈延遲單元，用來選擇輸出該複數個延遲參考時脈當中之一者，以產生一輸出時脈。
16. 如請求項15所述之多相位時脈除頻器，其中該複數個輸入時脈係分為複數個群組，以及該選擇單元係包括複數個第二多工器，當中每一者耦接至該複數個群組當中之一者，並選擇該群組當中之一輸入時脈作為該複數個選定輸入時脈當中之一者。
17. 如請求項15所述之多相位時脈除頻器，其中該參考時脈產生裝置係包括：一除頻單元，用來將該複數個輸入時脈當中之一正相輸入時脈除以一預設值，以輸出一除頻輸出時脈；一輸入時脈延遲單元，用來接受該複數個輸入時脈當中之一反相輸入時脈之觸發，以將該除頻輸出時脈延遲不同時間，而產生該複數個參考時脈。
18. 如請求項17所述之多相位時脈除頻器，其中該輸入時脈延遲單元係包括複數個正反器，串接於一序列，每一正反器包含有： 一資料輸入端；一時脈輸入端，耦接於該反相輸入時脈；以及一資料輸出端，用來輸出該複數個參考時脈之其中一參考時脈，其中，該複數個正反器之最前一正反器之該資料輸入端耦接於該除頻單元以接收該除頻輸出時脈，且其他每一級正反器之該資料輸入端耦接於相鄰前一級正反器之該資料輸出端。
19. 如請求項17所述之多相位時脈除頻器，其中該參考時脈延遲單元係包括：複數個正反器，每一正反器包含有一資料輸入端、一時脈輸入端，耦接於該複數個選定輸入時脈當中之一者、以及一資料輸出端，用來輸出該複數個延遲參考時脈當中之一者，其中，該複數個正反器之最前一正反器之該資料輸入端耦接於該第一多工器以接收該選定參考時脈，且其他每一級正反器之該資料輸入端耦接於相鄰前一級正反器之該資料輸出端。
20. 一種多相位時脈除頻器，包含有：一參考時脈產生裝置，包括：一除頻單元，包括一輸入端與一輸出端；一反相器，包括一輸入端耦接至該除頻單元之該輸入端，以及一輸出端；以及複數個第三正反器，串接於一序列，每一第三正反器包含有一資料輸入端、一時脈輸入端以及一資料輸出端， 其中，該複數個第三正反器之最前一第三正反器之該資料輸入端耦接於該除頻單元之該輸出端，且其他每一級第三正反器之該資料輸入端耦接於相鄰前一級第三正反器之該資料輸出端，以及該複數個正反器當中每一者之該時脈輸入端耦接至該反相器之該輸出端；以及一或多個輸出時脈產生裝置，每一個輸出時脈產生裝置包含有：一第一多工器，包括複數個輸入端分別耦接於該參考時脈產生裝置中之該複數個第三正反器之該些資料輸出端，以及一輸出端；一第二多工器，包括複數個輸入端與一輸出端；一第三多工器，包括複數個輸入端與一輸出端；一第一正反器，包含有：一資料輸入端，耦接於該第一多工器之該輸出端；一時脈輸入端，耦接於該第二多工器之該輸出端；以及一資料輸出端；一第二正反器，包含有：一資料輸入端，耦接於該第一正反器之該資料輸出端；一時脈輸入端，耦接於該第三多工器之該輸出端；以及一資料輸出端；以及一第四多工器，包括兩個輸入端分別耦接於該第一正反器之該資料輸出端以及該第二正反器之該資料輸出端， 以及一輸出端。