TWI470637B - Test apparatus and test method - Google Patents
Test apparatus and test method Download PDFInfo
- Publication number
- TWI470637B TWI470637B TW101124225A TW101124225A TWI470637B TW I470637 B TWI470637 B TW I470637B TW 101124225 A TW101124225 A TW 101124225A TW 101124225 A TW101124225 A TW 101124225A TW I470637 B TWI470637 B TW I470637B
- Authority
- TW
- Taiwan
- Prior art keywords
- address
- bit
- test
- inversion
- unit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56004—Pattern generation
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
本發明關於試驗裝置及試驗方法。
DRAM及SRAM等半導體記憶體的試驗裝置,是將資料寫入被試驗記憶體中,接著從被試驗記憶體讀出寫入的資料。而且,試驗裝置,藉由將讀出的資料與期望值進行比較,來檢出被試驗記憶體的不良單元(cell)。
此處,伴隨著高速化及大容量化,消耗電力的增大會成為問題。於是,近年出現的半導體記憶體,具有以切換是否進行位元反轉的方式來輸入位址的機能。對於這種半導體記憶體進行存取之控制器,能夠以使位址的位元變化量變小的方式,將位址供給至半導體記憶體。藉此,這種半導體記憶體,能夠減少伴隨位址的處理之消耗電力。
然而,試驗裝置,是藉由實行預先作成的試驗程式,對於被試驗記憶體的預定的位址,寫入資料或讀出資料。因此,在試驗這種半導體記憶體的情況下,必須預先考慮是否要將位址進行位元反轉,來作成試驗程式。因此,用來試驗這種半導體記憶體之試驗程式的作成,非常繁雜。
在本發明的第一態樣中,提供一種試驗裝置及試驗方法,該試驗裝置,具備:位址產生部,其產生被試驗記憶體的位址;選擇部,其選擇是否要將藉由前述位址產生部所產生的前述位址進行位元反轉並供給至前述被試驗記憶體;反轉處理部,其在前述選擇部選擇要將前述位址進行位元反轉的情況下,將藉由前述位址產生部所產生的前述位址進行位元反轉並輸出,在前述選擇部選擇不要將前述位址進行位元反轉的情況下,將藉由前述位址產生部所產生的前述位址不進行位元反轉並輸出;以及供給部,其將前述反轉處理部輸出的已進行反轉控制的前述位址、及反轉週期訊號,往前述被試驗記憶體供給,該反轉週期訊號,表示前述反轉處理部輸出的前述位址是否為已進行位元反轉的位址。
另外,上述的發明概要,並非將本發明的必要特徵全部列舉者,又,這些特徵群的子組合,也能作為發明。
以下,雖然透過發明的實施形態來說明本發明,但是以下實施形態並非用以限定關於發明的申請專利範圍,又並非所有的在實施形態中說明的特徵的組合都是發明所必要的解決手段。
第1圖一同表示關於本實施形態的試驗裝置10的構成
與被試驗記憶體200。
被試驗記憶體200,從外部控制器經過DDR(雙倍資料速率,Double Data Rate)介面來進行存取。DDR介面,平行傳送複數個資料訊號DQ、和表示資料訊號DQ的取樣時序之時脈訊號DQS。在被試驗記憶體200與外部控制器之間,平行傳送複數個資料訊號、和資料訊號的兩倍速率的時脈訊號。被試驗記憶體200,是使用這種DDR介面之記憶體,例如是GDDR5(繪圖雙倍資料速率5,Graphics Double Data Rate 5)記憶體。
被試驗記憶體200,從外部控制器,經過資料傳送用的DDR介面來輸入寫入資料。又,被試驗記憶體200,經過資料傳送用的DDR介面而往外部控制器,輸出讀出資料。
又,被試驗記憶體200,從外部控制器,經過位址傳送用的DDR介面來輸入位址。被試驗記憶體200,對於已輸入的位址所表示的記憶區域,進行資料的寫入及讀出。
被試驗記憶體200,從外部控制器輸入命令。被試驗記憶體200,對應於已輸入的命令所表示的內容,實行資料的寫入、資料的讀出及無作業(no operation,NOP)等各種處理。
進而,被試驗記憶體200,從外部控制器輸入反轉週期訊號。位址,被從外部控制器往被試驗記憶體200傳送,反轉週期訊號,也一同被從外部控制器往被試驗記憶體200傳送。反轉週期訊號,表示要被同步傳送的位址是要被進
行位元反轉,還是不要被進行位元反轉。
例如,反轉週期訊號,如果是H邏輯,就表示要被同步傳送的位址要被進行位元反轉。例如,反轉週期訊號,如果是L邏輯,就表示要被同步傳送的位址不要被進行位元反轉。
被試驗記憶體200,在反轉週期訊號表示進行位元反轉的情況下,將已從外部控制器輸入的位址的值轉換成已進行位元反轉的值,且對於轉換後的位址的記憶區域,進行資料的寫入或讀出。又,被試驗記憶體200,在反轉週期訊號表示不進行位元反轉的情況下,對於已從外部控制器輸入的位址的值所表示的記憶區域,進行資料的寫入或讀出。
對於這種被試驗記憶體200進行資料的寫入或讀出之外部控制器,依序將往被試驗記憶體200傳送的位址的值,以各個位元的邏輯值的變化量變小的方式,使其位元反轉。而且,被試驗記憶體200,將已進行反轉控制的位址與反轉週期訊號,一同往被試驗記憶體200供給。藉此,被試驗記憶體200,能夠伴隨著位址的各個位元的邏輯值的變化來抑制電力消耗。
試驗裝置10,具備圖案產生部20、供給部22、取得部24及比較部26。關於本實施形態的試驗裝置10,用以試驗被試驗記憶體200。
圖案產生部20,實行試驗程式,而依序產生應該供給至被試驗記憶體200之命令、位址、反轉週期訊號及寫入
資料。進而,圖案產生部20,實行試驗程式,而依序產生應該從被試驗記憶體200輸出的讀出資料的期望值。
供給部22,將藉由圖案產生部20產生的命令、位址、反轉週期訊號及寫入資料,往被試驗記憶體200供給。取得部24,取得從被試驗記憶體200輸出的讀出資料。
比較部26,將藉由取得部24所取得的讀出資料,與藉由圖案產生部20所產生的期望值進行比較。然後,比較部26,將讀出資料與期望值的比較結果輸出。
這種試驗裝置10,在被試驗記憶體200的出貨前等的時候,對於被試驗記憶體200,將資料寫入,接著將寫入的資料從被試驗記憶體200讀出。然後,試驗裝置10,藉由將讀出的資料與期望值進行比較,來檢出被試驗記憶體200的不良單元。藉此,試驗裝置10,能夠試驗被試驗記憶體200。
第2圖表示關於本實施形態的圖案產生部20的構成。圖案產生部20,具有圖案記憶體32、定序器34、命令產生部36、位址產生部38、資料產生部40及反轉控制部42。
圖案產生部20,記憶試驗命令列(試驗程式),該試驗命令列,包含藉由定序器34而要被依序實行的複數個試驗命令。又,圖案產生部20,將試驗圖案,以對應附加至複數個試驗命令的各個的方式記憶。試驗圖案是資料圖案,該資料圖案,包含應該往被試驗記憶體200供給之命令、位址及寫入資料,以及要從被試驗記憶體200輸出的讀出資料的期望值。
定序器34,將試驗命令列中所包含的各個試驗命令,以每個試驗週期一個的方式依序實行。定序器34,對應於已實行的試驗命令的內容及實行結果,而在下一個試驗週期中指定應該實行的試驗命令的位置。
定序器34,作為一例,在實行無作業(NOP)的情況下,將試驗命令列中的該試驗命令的下一個位置,指定作為下一個試驗週期中應該實行的試驗命令的位置。定序器34,作為一例,在實行分歧命令的情況下,將下一個試驗週期中應該實行的試驗命令的位置,遵照分歧條件來進行切換。這種定序器34,依序實行試驗命令列所包含的各個試驗命令。
命令產生部36,在各個試驗週期,取得定序器34已實行的試驗命令所對應附加的試驗圖案,來產生已取得的試驗圖案所包含的命令。然後,命令產生部36,將產生的命令往供給部22輸出。
位址產生部38,在各個試驗週期,取得定序器34已實行的試驗命令所對應附加的試驗圖案,來產生已取得的試驗圖案所包含的位址。然後,位址產生部38,將產生的位址往反轉控制部42輸出。
資料產生部40,在各個試驗週期,取得定序器34已實行的試驗命令所對應附加的試驗圖案,來產生已取得的試驗圖案所包含的寫入資料及期望值。然後,資料產生部40,將產生的寫入資料往供給部22輸出。又,資料產生部40,將產生的期望值往比較部26輸出。
反轉控制部42,取得已藉由位址產生部38產生的位址,並判定是否要使該位址進行位元反轉。而且,反轉控制部42,在判斷要進行位元反轉的情況下,將藉由位址產生部38所產生的位址進行位元反轉,並往供給部22輸出。又,反轉控制部42,在判斷沒有進行位元反轉的情況下,將藉由位址產生部38產生的位址不進行位元反轉,並往供給部22輸出。
又,反轉控制部42,輸出反轉週期訊號,該反轉週期訊號,對應於是否要將藉由位址產生部38所產生的位址進行位元反轉之判定來切換邏輯值。這樣,反轉控制部42,能夠將已進行反轉控制之位址、及反轉週期訊號,往供給部22輸出,該反轉週期訊號,表示已輸出的位址是否為位元反轉後之位址。
第3圖表示關於本實施形態的反轉控制部42的構成的第一例。反轉控制部42,具有位元數設定部50、選擇部52及反轉處理部54。
位元數設定部50,在試驗前,將位元數設定在選擇部52中,該位元數的位元寬度,是在要往被試驗記憶體200供給的位址的位元寬度以下。位元數設定部50,作為一例,是在試驗前從外部的控制裝置被寫入值之暫存器。位元數設定部50,從外部的控制裝置被寫入值。
例如,位元數設定部50設定的位元數,是往被試驗記憶體200供給的位址的位元寬度的1/2的位元數或超過的值。例如,如果往被試驗記憶體200供給的位址的位元寬
度是8位元,位元數設定部50設定的位元數就是4位元。如果往被試驗記憶體200供給的位址的位元寬度是9位元,位元數設定部50設定的位元數就是5位元。
選擇部52,輸入藉由位址產生部38所產生的位址、及在暫存器等中預先設定的比較位址。比較位址,例如,是在試驗前已寫入暫存器等中的固定的值。在本實施形態中,比較位址的值,是在沒有往被試驗記憶體200供給有效位址的期間,從位址產生部38輸出的值。比較位址,作為一例,例如是全部的位元變成L邏輯(或0)之值。
選擇部52,基於藉由位址產生部38所產生的位址與比較位址,來選擇是否要將藉由位址產生部38所產生的位址進行位元反轉並供給至被試驗記憶體200。更具體來說,選擇部52,在藉由位址產生部38所產生的位址,從比較位址變化的位元數的份量,至少有藉由位元數設定部50預先設定的位元數的份量的情況下,選擇要將位址進行位元反轉。又,選擇部52,在藉由位址產生部38所產生的位址,從比較位址變化的位元數的份量,還不到預先設定的位元數的份量的情況下,選擇不要將位址進行位元反轉。
選擇部52,作為一例,在藉由位址產生部38所產生的位址從比較位址的變化,是位址的位元寬度的1/2的位元數以上或超過的情況下,選擇要將位址進行位元反轉。例如,選擇部52,在如果位址的位元寬度是8位元,藉由位址產生部38產生的位址從比較位址的變化是4位元以上,而在如果位址的位元寬度是9位元,藉由位址產生部
38產生的位址從比較位址的變化是5位元以上的情況下,選擇要將位址進行位元反轉。
選擇部52,作為一例,包含不一致電路62和判定部64。不一致電路62,以位元單位來比較由位址產生部38所產生的位址與比較位址是否不一致。判定部64,在藉由不一致電路62判定為不一致的位元數,在預先設定的位元數(例如,位址的位元寬度的1/2的位元數或超過的位元數)以上的情況下,選擇要將位址進行位元反轉。判定部64,在藉由不一致電路62判定為不一致的位元數,不在預先設定的位元數以上的情況下,選擇不要將位址進行位元反轉。
而且,判定部64,將對應於選擇結果之邏輯值的反轉週期訊號輸出。例如,判定部64,在選擇要將位址進行位元反轉的情況下,輸出H邏輯的反轉週期訊號;在選擇不要將位址進行位元反轉的情況下,輸出L邏輯的反轉週期訊號。
選擇部52,將這種反轉週期訊號供給至反轉處理部54。與此一同,選擇部52,將反轉週期訊號往供給部22輸出。
反轉處理部54,輸入藉由位址產生部38所產生的位址。然後,反轉處理部54,在選擇部52選擇要將位址進行位元反轉的情況下,將藉由位址產生部38所產生的位址進行位元反轉並輸出。又,反轉處理部54,在選擇部52選擇不要將位址進行位元反轉的情況下,將藉由位址產生部38所產生的位址不進行位元反轉並輸出。
更具體來說,反轉處理部54,對應於反轉週期訊號的邏輯值來切換是否要將藉由位址產生部38所產生的位址進行位元反轉並輸出。反轉處理部54,將這種已進行反轉控制的位址,往供給部22輸出。
以上這種反轉控制部42,能夠在將位址進行位元反轉後的位址圖案、及不將位址進行位元反轉的位址圖案當中,選擇從比較位址的變化量少的那方來輸出。藉此,反轉控制部42,即使不變更位址產生部38要實行的試驗程式,也能夠適當地使位址進行位元反轉。
第4圖表示關於本實施形態的反轉控制部42的構成的第二例。關於第二例的反轉控制部42,採用與第3圖所示的關於第一例的反轉控制部42約略相同的機能及構成,所以針對與第3圖所示的反轉控制部42約略相同的機能及構成的構成要素,在圖中附加相同的符號,並省略除了相異點的說明。
被試驗記憶體200,對應於命令的內容,在位址中的各個位元表示的內容不同。因此,試驗裝置10,對應於供給至被試驗記憶體200之命令的內容,將圖案資料所包含的位址圖案加以選擇及排列,並供給至被試驗記憶體200。
關於第二例的反轉控制部42,是將從位址產生部38輸出的位址圖案的各個位元的選擇及排列的處理、與位址的反轉處理,一同實行。關於第二例的反轉控制部42,更具有第一暫存器72、第一排列部74、第二暫存器76及第二排列部78。
第一暫存器72,在每個試驗週期,取得並保持從位址產生部38輸出的選擇訊號。在選擇訊號中包含資訊,該資訊,用以指定在藉由位址產生部38所產生的位址中所包含的複數個位元當中,要選擇哪個位元及如何排列。
第一排列部74,在藉由位址產生部38所產生的位址所包含的複數個位元當中,選擇藉由選擇訊號指定的位元,將選擇的位元,排列在藉由選擇訊號所指定的位元位置。第一排列部74,作為一例,將藉由位址產生部38所產生的24位元的位址,變換成8位元或9位元的位址。然後,第一排列部74,將選擇及排列後的位址,輸出至選擇部52。
第二暫存器76,在每個試驗週期,取得並保持從位址產生部38所輸出的選擇訊號。第二排列部78,在藉由位址產生部38所產生的位址所包含的複數個位元當中,選擇藉由選擇訊號所指定的位元,將選擇的位元,排列在藉由選擇訊號所指定的位元位置。在此情況下,第二排列部78,對應於被試驗記憶體200的各個位址接腳來進行排列。而且,第二排列部78,將選擇及排列後的位址,輸出至反轉處理部54。
依照這種關於第二例的反轉控制部42,對應於命令的內容,即使在位址中的各個位元表示的內容不同的情況下,也能夠進行適當的反轉處理。
第5圖表示被試驗記憶體200的動作時脈、時脈訊號、命令及位址的一例。如第5圖(A)及第5圖(B)所示,被試
驗記憶體200,相對於時脈訊號的速率,是以同步於兩倍速率的動作時脈的方式動作。因此,試驗裝置10,相對於時脈訊號,是以兩倍的速率來輸出位址。
又,如第5圖(C)所示,被試驗記憶體200實行處理,該處理,對應於與動作時脈同步接收到的命令。被試驗記憶體200,作為一例,接收到記憶庫致能(bank active)命令(ACT)、讀出命令(RD)、寫入命令(WR)、無作業命令(NOP)等,而實行對應的處理。因此,圖案產生部20的命令產生部36,對應於試驗程式而依序輸出這樣的各種命令。
又,如第5圖(D)所示,被試驗記憶體200,在接收到對於特定的記憶區域進行存取的命令的情況下,與命令一同接收到連續兩個週期所包含的兩個位址。然後,被試驗記憶體200,對於藉由連續兩個週期所包含的兩個位址所指定的記憶區域進行存取。因此,在輸出對於特定區域進行存取的命令的情況下,圖案產生部20的位址產生部38,輸出連續兩個位址,來指定應該存取的被試驗記憶體200的記憶區域。
又,如第5圖(D)所示,被試驗記憶體200,在每個命令中,接收到每個位元表示的內容是不同的位址。然後,被試驗記憶體200,對應於接收到的命令的內容,來解釋位址,並在指定的記憶區域中進行存取。因此,圖案產生部20的反轉控制部42,對應於往被試驗記憶體200輸出的命令的內容及位址的輸出時序,將從位址產生部38輸出的位址的各個位元的值,進行選擇及排列。
又,被試驗記憶體200,在接收到對於特定的記憶區域進行存取的命令的情況以外的期間,沒有接收位址。因此,圖案產生部20的位址產生部38,在被試驗記憶體200沒有接收位址的期間,將預定的固定的位址往被試驗記憶體200供給。例如,圖案產生部20的位址產生部38,在被試驗記憶體200沒有接收位址的期間,輸出全部的位元被設定成L邏輯(或0)的位址。
而且,圖案產生部20的反轉控制部42,在被試驗記憶體200沒有接收位址的期間,將產生的固定的位址作為比較位址,並實行位址的位元反轉控制。藉此,試驗裝置10,在命令與連續兩個位址,一同輸出的情況下,能夠使前頭的位址,與該前頭的位址的前一個位址的位元單元的變化量變為最小。進而,試驗裝置10,在命令與連續兩個位址,一同輸出的情況下,能夠使末尾的位址,與該末尾的位址的下一個位址的位元單元的變化量變為最小。
第6圖表示試驗裝置10及被試驗記憶體200內的各個訊號的時序圖的一例。第6圖(A)表示藉由位址產生部38產生的位址(選擇及排列後的位址)。第6圖(B)表示比較位址。第6圖(C)表示不一致電路62的輸出。第6圖(D),與第6圖(A)相同,表示藉由位址產生部38產生的位址(選擇及排列後的位址)。第6圖(E)表示反轉週期訊號。第6圖(F)表示已進行反轉控制的位址。
第6圖(G)表示被試驗記憶體200接收的時脈訊號。第6圖(H)表示被試驗記憶體200的動作時脈。第6圖(I)表示
被試驗記憶體200接收的命令。第6圖(J)表示被試驗記憶體200接收的反轉週期訊號。第6圖(K)表示被試驗記憶體200接收的位址。第6圖(L)表示被試驗記憶體200內部的位址。
試驗裝置10,作為一例,將9位元的位址往被試驗記憶體200輸出。此情況,反轉控制部42,在藉由位址產生部38所產生的位址,從比較位址變化5位元以上的情況下,將反轉週期訊號設定為H邏輯,而使往被試驗記憶體200供給的位址反轉。又,反轉控制部42,在藉由位址產生部38所產生的位址,從比較位址變化比5位元少的情況下,將反轉週期訊號設定為L邏輯,而使往被試驗記憶體200供給的位址非反轉。
被試驗記憶體200,從試驗裝置10輸入位址及反轉週期訊號。被試驗記憶體200的內部的控制器,在反轉週期訊號是L邏輯的情況下,以非反轉的狀態取得已輸入的位址,並對記憶區域進行存取。又,被試驗記憶體200的內部的控制器,在反轉週期訊號是H邏輯的情況下,以反轉的狀態取得輸入的位址,並對記憶區域進行存取。
若依照以上的試驗裝置10,能夠使往被試驗記憶體200輸出的位址的變化量變小。藉此,若依照試驗裝置10,能夠抑制伴隨著位址傳送之電力消耗。
第7圖表示關於本實施形態的反轉控制部42的構成的第三例。關於第三例的反轉控制部42,採用與第3圖所示的關於第一例的反轉控制部42、及第4圖所示的關於第二
例的反轉控制部42約略相同的機能及構成,所以針對與這些約略相同的機能及構成的構成要素,在圖中附加相同的符號,並省略除了相異點的說明。
關於第三例的反轉控制部42,更具有位址保持部90。位址保持部90,輸入前一個週期中的被供給至被試驗記憶體200中的位址來作為比較位址,並保持一個週期。而且,選擇部52,在藉由位址產生部38所產生的位址與藉由位址保持部90所保持的比較位址,變化在預定設定的位元數以上或超過的情況下,選擇將位址進行位元反轉。藉此,反轉控制部42,在橫跨複數個週期期間連續輸出位址的情況下,能夠使位址的每個位元的變化量變小。
又,反轉處理部54,對應於試驗的內容,也能夠對應於從外部設定的模式來切換是要輸出已進行反轉控制的位址,還是輸出沒有進行反轉控制的位址。此情況,反轉處理部54,在從外部被設定為輸出沒有進行反轉控制的位址的模式的情況下,對應於此設定而停止使位址進行位元反轉的機能,並輸出沒有進行位元反轉的位址。藉此,反轉處理部54,能夠利用不進行位址的反轉控制的設定,來試驗被試驗記憶體200。
以上,雖然使用實施形態來說明本發明,但是本發明的技術範圍並不受限於上述實施形態所記載的範圍。業者明白能夠將各種變更或改良施加至上述實施形態中。從申請專利範圍的記載能夠明白,施加有這樣的變更或改良之形態也能夠包含在本發明的技術範圍中。
在申請專利範圍、說明書、及圖式中所示的裝置、系統、程式、以及方法中的動作、程序、步驟、及階段等各個處理的實行順序,只要不特別明示「更前」、「以前」等,或沒有將前面處理的輸出用在後面處理,則應該留意係能夠以任意順序加以實現。關於在申請專利範圍、說明書、及圖式中的動作流程,即使在方便上係使用「首先」、「接著」等來進行說明,但是並不意味必須以這個順序來實施。
10‧‧‧試驗裝置
20‧‧‧圖案產生部
22‧‧‧供給部
24‧‧‧取得部
26‧‧‧比較部
32‧‧‧圖案記憶體
34‧‧‧定序器
36‧‧‧命令產生部
38‧‧‧位址產生部
40‧‧‧資料產生部
42‧‧‧反轉控制部
50‧‧‧位元數設定部
52‧‧‧選擇部
54‧‧‧反轉處理部
62‧‧‧不一致電路
64‧‧‧判定部
72‧‧‧第一暫存器
74‧‧‧第一排列部
76‧‧‧第二暫存器
78‧‧‧第二排列部
90‧‧‧位址保持部
200‧‧‧被試驗記憶體
第1圖一同表示關於本實施形態的試驗裝置10的構成與被試驗記憶體200。
第2圖表示關於本實施形態的圖案產生部20的構成。
第3圖表示關於本實施形態的反轉控制部42的構成的第一例。
第4圖表示關於本實施形態的反轉控制部42的構成的第二例。
第5圖表示被試驗記憶體200的動作時脈、時脈訊號、命令及位址的一例。
第6圖表示關於本實施形態的試驗裝置10中的各個訊號的時序圖的一例。
第7圖表示關於本實施形態的反轉控制部42的構成的第三例。
22‧‧‧供給部
38‧‧‧位址產生部
42‧‧‧反轉控制部
50‧‧‧位元數設定部
52‧‧‧選擇部
54‧‧‧反轉處理部
62‧‧‧不一致電路
64‧‧‧判定部
Claims (10)
- 一種試驗裝置,具備:位址產生部,其產生被試驗記憶體的位址;選擇部,其選擇是否要將藉由前述位址產生部所產生的前述位址進行位元反轉並供給至前述被試驗記憶體;反轉處理部,其在前述選擇部選擇要將前述位址進行位元反轉的情況下,將藉由前述位址產生部所產生的前述位址進行位元反轉並輸出,在前述選擇部選擇不要將前述位址進行位元反轉的情況下,將藉由前述位址產生部所產生的前述位址不進行位元反轉並輸出;以及供給部,其將前述反轉處理部輸出的已進行反轉控制的前述位址、及反轉週期訊號,往前述被試驗記憶體供給,該反轉週期訊號,表示前述反轉處理部輸出的前述位址是否為已進行位元反轉的位址。
- 如請求項第1項所述的試驗裝置,其中,前述選擇部,在藉由前述位址產生部所產生的前述位址,從比較位址變化的位元數份量,至少有預定設定的位元數份量的情況下,選擇要將前述位址進行位元反轉。
- 如請求項第2項所述的試驗裝置,其中,前述選擇部,在前述位址從前述比較位址的變化,是位址的位元寬度的1/2的位元數以上或超過的情況下,選擇要將前述位址進行位元反轉。
- 如請求項第2項所述的試驗裝置,其中,前述選擇部, 在前述位址從預定的固定的前述比較位址的變化,至少有預定設定的位元數的份量的情況下,選擇要將前述位址進行位元反轉。
- 如請求項第4項所述的試驗裝置,其中,前述位址產生部,在前述被試驗記憶體沒有接收位址的週期中,產生預定的位址;前述選擇部,輸入在前述被試驗記憶體沒有接收位址的週期中所產生的位址,來作為前述比較位址,而在前述位址從前述比較位址的變化,至少有預定設定的位元數的份量的情況下,選擇要將前述位址進行位元反轉。
- 如請求項第5項所述的試驗裝置,其中,前述位址產生部,輸出連續兩個位址,並指定應該存取的前述被試驗記憶體的記憶區域。
- 如請求項第2項所述的試驗裝置,其中,前述選擇部,輸入在前一個週期中被供給至前述被試驗記憶體的前述位址,來作為前述比較位址,而在前述位址從前述比較位址的變化,是預定設定的位元數以上或超過的情況下,選擇要將前述位址進行位元反轉。
- 如請求項第2項所述的試驗裝置,其中,更具備位元數設定部,其在試驗前,將位元數設定在前述選擇部中,該位元數,是前述位址的位元寬度以下的位元數;前述選擇部,在藉由前述位址產生部所產生的前述位址,從前述比較位址變化的位元數份量,至少有藉由前述位元數設定部所設定的位元數份量的情況下,選擇要將前 述位址進行位元反轉。
- 如請求項第1項所述的試驗裝置,其中,前述反轉處理部,對應於設定而停止使前述位址進行位元反轉的機能,並輸出沒有進行位元反轉的前述位址。
- 一種試驗方法,是試驗被試驗記憶體的試驗方法,包含:位址產生步驟,其產生被試驗記憶體的位址;選擇步驟,其選擇是否要將藉由前述位址產生步驟所產生的前述位址進行位元反轉並供給至前述被試驗記憶體;反轉處理步驟,其在前述選擇步驟選擇要將前述位址進行位元反轉的情況下,將藉由前述位址產生步驟所產生的前述位址進行位元反轉並輸出,在前述選擇步驟選擇不要將前述位址進行位元反轉的情況下,將藉由前述位址產生步驟所產生的前述位址不進行位元反轉並輸出;以及供給步驟,其將前述反轉處理步驟中輸出的已進行反轉控制的前述位址、及反轉週期訊號,往前述被試驗記憶體供給,該反轉週期訊號,表示在前述反轉處理步驟中輸出的位址是否為已進行位元的位址。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011215536A JP5186587B1 (ja) | 2011-09-29 | 2011-09-29 | 試験装置および試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201316343A TW201316343A (zh) | 2013-04-16 |
TWI470637B true TWI470637B (zh) | 2015-01-21 |
Family
ID=47993827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101124225A TWI470637B (zh) | 2011-09-29 | 2012-07-05 | Test apparatus and test method |
Country Status (5)
Country | Link |
---|---|
US (1) | US8793540B2 (zh) |
JP (1) | JP5186587B1 (zh) |
KR (1) | KR101295655B1 (zh) |
CN (1) | CN103035302B (zh) |
TW (1) | TWI470637B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104425040A (zh) * | 2013-08-23 | 2015-03-18 | 辉达公司 | 用于测试存储器的方法和*** |
JP6700082B2 (ja) * | 2016-03-29 | 2020-05-27 | ラピスセミコンダクタ株式会社 | 半導体装置、電池監視システム、及びデータ読み出し方法 |
KR102692010B1 (ko) | 2016-10-06 | 2024-08-05 | 에스케이하이닉스 주식회사 | 셀어레이 불량 테스트 방법 및 이를 수행하는 반도체장치 |
KR20180089053A (ko) * | 2017-01-31 | 2018-08-08 | 에스케이하이닉스 주식회사 | 페일 영역을 판단할 수 있는 메모리 장치 및 이의 테스트 방법, 이를 이용하는 메모리 모듈 및 시스템 |
JP7245623B2 (ja) * | 2018-09-13 | 2023-03-24 | 株式会社アドバンテスト | 装置、方法、およびプログラム |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI287798B (en) * | 2004-02-13 | 2007-10-01 | Toshiba Corp | Semiconductor device with memory and method for memory test |
US20080016418A1 (en) * | 2004-10-27 | 2008-01-17 | Agere Systems Inc. | Generalized bist for multiport memories |
TW200846687A (en) * | 2007-03-21 | 2008-12-01 | Advantest Corp | Test apparatus, electronic device, and test method |
US7496819B2 (en) * | 2004-02-05 | 2009-02-24 | Broadcom Corporation | Custom logic BIST for memory controller |
US7657803B2 (en) * | 2006-07-11 | 2010-02-02 | Samsung Electronics Co., Ltd. | Memory controller with a self-test function, and method of testing a memory controller |
US20100269001A1 (en) * | 2009-04-21 | 2010-10-21 | Shih-Hsing Wang | Testing system and method thereof |
US20110026343A1 (en) * | 2007-07-02 | 2011-02-03 | Texas Instruments Incorporated | Bist ddr memory interface circuit and method for testing the same |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2915945B2 (ja) * | 1990-01-12 | 1999-07-05 | 株式会社アドバンテスト | メモリ試験装置 |
JP4181694B2 (ja) * | 1999-07-07 | 2008-11-19 | 株式会社アドバンテスト | メモリ試験装置 |
JP2002366419A (ja) | 2001-06-07 | 2002-12-20 | Mitsubishi Electric Corp | データ処理装置およびデータ処理方法 |
US20030088816A1 (en) * | 2001-11-08 | 2003-05-08 | Kun-Ho Wu | Method and system for detecting and isolating faulted part of a memory device |
JP2005004822A (ja) * | 2003-06-10 | 2005-01-06 | Matsushita Electric Ind Co Ltd | 自己テスト機能付きの半導体集積回路 |
WO2004113941A1 (ja) * | 2003-06-19 | 2004-12-29 | Advantest Corporation | 試験装置 |
JP4330396B2 (ja) * | 2003-07-24 | 2009-09-16 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
JP2006012234A (ja) * | 2004-06-23 | 2006-01-12 | Toshiba Corp | メモリテスト回路およびメモリテスト方法 |
JP4984438B2 (ja) | 2005-06-02 | 2012-07-25 | 富士通株式会社 | メモリ試験装置及びメモリ試験方法 |
JP4889357B2 (ja) | 2006-04-14 | 2012-03-07 | 株式会社アドバンテスト | 試験装置、プログラムおよび試験方法 |
-
2011
- 2011-09-29 JP JP2011215536A patent/JP5186587B1/ja active Active
-
2012
- 2012-07-04 US US13/541,670 patent/US8793540B2/en active Active
- 2012-07-05 TW TW101124225A patent/TWI470637B/zh active
- 2012-07-13 KR KR1020120076571A patent/KR101295655B1/ko active IP Right Grant
- 2012-08-27 CN CN201210307998.0A patent/CN103035302B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7496819B2 (en) * | 2004-02-05 | 2009-02-24 | Broadcom Corporation | Custom logic BIST for memory controller |
TWI287798B (en) * | 2004-02-13 | 2007-10-01 | Toshiba Corp | Semiconductor device with memory and method for memory test |
US20080016418A1 (en) * | 2004-10-27 | 2008-01-17 | Agere Systems Inc. | Generalized bist for multiport memories |
US7657803B2 (en) * | 2006-07-11 | 2010-02-02 | Samsung Electronics Co., Ltd. | Memory controller with a self-test function, and method of testing a memory controller |
TW200846687A (en) * | 2007-03-21 | 2008-12-01 | Advantest Corp | Test apparatus, electronic device, and test method |
US20110026343A1 (en) * | 2007-07-02 | 2011-02-03 | Texas Instruments Incorporated | Bist ddr memory interface circuit and method for testing the same |
US20110176374A1 (en) * | 2007-07-02 | 2011-07-21 | Texas Instruments Incorporated | Bist ddr memory interface circuit and method for testing the same |
US20100269001A1 (en) * | 2009-04-21 | 2010-10-21 | Shih-Hsing Wang | Testing system and method thereof |
Also Published As
Publication number | Publication date |
---|---|
US20130086423A1 (en) | 2013-04-04 |
TW201316343A (zh) | 2013-04-16 |
KR20130035170A (ko) | 2013-04-08 |
US8793540B2 (en) | 2014-07-29 |
JP5186587B1 (ja) | 2013-04-17 |
CN103035302B (zh) | 2015-06-03 |
CN103035302A (zh) | 2013-04-10 |
KR101295655B1 (ko) | 2013-08-13 |
JP2013077342A (ja) | 2013-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI462108B (zh) | 用於測試多裝置系統的方法及電路 | |
TWI470637B (zh) | Test apparatus and test method | |
US11675716B2 (en) | Techniques for command bus training to a memory device | |
JP5665263B2 (ja) | 半導体記憶装置、及び該半導体記憶装置のテスト方法 | |
JP3924539B2 (ja) | データストアをテストするテスト方法 | |
JP3860436B2 (ja) | 半導体記憶装置 | |
US20070011596A1 (en) | Parity check circuit to improve quality of memory device | |
EP1998337A1 (en) | Semiconductor integrated circuit | |
CN105938727B (zh) | 半导体***及用于测试半导体器件的方法 | |
JP4569182B2 (ja) | 半導体装置 | |
US9442658B2 (en) | Apparatuses and methods including selectively providing a single or separate chip select signals | |
KR100917616B1 (ko) | 고 집적 반도체 메모리 장치의 테스트를 위한 장치 및테스트 방법 | |
JP4153882B2 (ja) | 半導体集積回路装置 | |
KR20150040536A (ko) | 반도체 메모리 장치 및 그를 포함하는 반도체 시스템 | |
JP5510107B2 (ja) | エラー訂正試験方法 | |
JP2003223798A (ja) | テスト容易化回路 | |
US8488400B2 (en) | Multi-port memory device | |
JP6154228B2 (ja) | 半導体装置 | |
JP2009301612A (ja) | 半導体記憶装置 | |
JP2009217310A (ja) | メモリアクセス方法及びメモリアクセス装置 | |
JPH1011314A (ja) | データトレース装置 | |
JP7199493B2 (ja) | 非順次的ページ連続リード | |
JP2014038680A (ja) | 半導体装置 | |
KR20240106096A (ko) | 인터리브 방식을 이용한 메모리 스크램블 방법 및 장치 | |
JP2004152420A (ja) | 半導体装置 |