JP2006012234A - メモリテスト回路およびメモリテスト方法 - Google Patents
メモリテスト回路およびメモリテスト方法 Download PDFInfo
- Publication number
- JP2006012234A JP2006012234A JP2004184803A JP2004184803A JP2006012234A JP 2006012234 A JP2006012234 A JP 2006012234A JP 2004184803 A JP2004184803 A JP 2004184803A JP 2004184803 A JP2004184803 A JP 2004184803A JP 2006012234 A JP2006012234 A JP 2006012234A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- test
- register
- detected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3187—Built-in tests
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/26—Accessing multiple arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/40—Response verification devices using compression techniques
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/26—Accessing multiple arrays
- G11C2029/2602—Concurrent test
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/36—Data generation devices, e.g. data inverters
- G11C2029/3602—Pattern generator
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【課題】 メモリテストの時間を短縮するメモリテスト回路およびメモリテスト方法を提供する。
【解決手段】 期待値データを生成するデータ生成器10と、複数のメモリ21a〜21cからメモリ読み出しデータが並列転送可能なようにそれぞれ接続されたキャプチャレジスタ22a〜22cと、複数のキャプチャレジスタの出力と期待値データとを複数のキャプチャレジスタ毎に比較する比較回路23a〜23cと、複数の比較回路の中で不一致を検出した比較回路を識別する識別回路25と、不一致を検出されたメモリからのメモリ読み出しデータとメモリを識別するメモリ識別情報を記憶する読出レジスタ26と、不一致を検出されたメモリ読み出しデータとメモリ識別情報をシリアルに読み出し、不一致を検出されたメモリのアクセス情報に対応させてシリアルに出力する出力レジスタ12と、を備える。
【選択図】 図1
【解決手段】 期待値データを生成するデータ生成器10と、複数のメモリ21a〜21cからメモリ読み出しデータが並列転送可能なようにそれぞれ接続されたキャプチャレジスタ22a〜22cと、複数のキャプチャレジスタの出力と期待値データとを複数のキャプチャレジスタ毎に比較する比較回路23a〜23cと、複数の比較回路の中で不一致を検出した比較回路を識別する識別回路25と、不一致を検出されたメモリからのメモリ読み出しデータとメモリを識別するメモリ識別情報を記憶する読出レジスタ26と、不一致を検出されたメモリ読み出しデータとメモリ識別情報をシリアルに読み出し、不一致を検出されたメモリのアクセス情報に対応させてシリアルに出力する出力レジスタ12と、を備える。
【選択図】 図1
Description
本発明は、内蔵自己テスト方式によるメモリテスト回路およびメモリテスト方法に関する。
従来の内蔵自己テスト方式によるメモリテスト回路は、テスト対象のメモリセルの読み出しデータと期待値生成回路の出力データを期待値比較回路で比較し、全ビットが一致していれば信号Hを出力し、1ビットでも不一致の場合は信号Lをパスフェイル判定信号として出力し、テスト項目検出回路に保持されたテスト項目と、アドレスレジスタに保持されたメモリセルのアドレス情報と、不良ビット検出回路に保持されたビット位置情報を不良メモリセル情報蓄積用メモリに格納することでテスト中断を最小限にし、内蔵メモリを実仕様のスピードでテストした後に、不良メモリセル情報蓄積用メモリに蓄積された不良メモリセル情報を低速で読み出していた(特許文献1、参照)。
また、従来の内蔵自己テスト方式によるメモリテスト回路は、テスト対象のメモリを複数のブロックに分割し、各ブロック毎にメモリ読み出しデータとデータ生成器の期待値データを比較回路で比較し、1ビットでも不一致の場合は、すべてのブロックのメモリ読み出しデータを出力レジスタへシフト出力していた。
しかしながら、従来のメモリテスト回路では、テスト対象のメモリセルの全アドレスまで実仕様のスピードでテストしている間は、不良メモリセル情報を外部へ読み出せず不良ビットマップを早期に作成するのが困難であった。
また、データの不一致が発生していないブロックのメモリ読み出しデータまでシリアル出力して不良ビットマップを作成しメモリをテストしていたので、テストパタンサイクルの増大に伴い、メモリテスタのメモリ容量が増加し、メモリテストの時間も長期化していた。
特開2004−86996号公報(第6頁、図1)
本発明は、内蔵自己テスト方式によるメモリテストの時間を短縮し、不良ビットマップ作成に必要なメモリセルのデータを読み出す、メモリテスト回路およびメモリテスト方法を提供することを目的としている。
本発明の一態様は、複数のメモリと同一基板上に集積化され、複数のメモリを検査するメモリテスト回路であって、(イ)期待値データを生成するデータ生成器と、(ロ)複数のメモリからのメモリ読み出しデータが並列転送可能なように複数のメモリにそれぞれ並列接続された複数のキャプチャレジスタと、(ハ)複数のキャプチャレジスタの出力と期待値データとを複数のキャプチャレジスタ毎に比較するように複数のキャプチャレジスタにそれぞれ並列接続された複数の比較回路と、(ニ)複数の比較回路に接続され、複数の比較回路の中で不一致を検出した比較回路を識別する識別回路と、(ホ)複数のキャプチャレジスタ及び識別回路にそれぞれ接続され、不一致を検出されたメモリからのメモリ読み出しデータとメモリを識別するメモリ識別情報とを記憶する読出レジスタと、(ヘ)読出レジスタに接続され、不一致を検出されたメモリ読み出しデータとメモリ識別情報とをシリアルに読み出し、不一致を検出されたメモリのアクセス情報に対応させてシリアルに出力する出力レジスタと、を備える内蔵自己テスト方式のメモリテスト回路であることを要旨とする。
本発明の一態様は、(イ)複数のメモリから複数のキャプチャレジスタへ並列転送されたメモリ読み出しデータとデータ生成器の期待値データを複数のメモリ毎に並列的に比較するステップと、(ロ)並列的に比較するステップでデータの不一致が検出されたメモリを識別するメモリ識別情報を出力するステップと、(ハ)不一致を検出されたメモリ読み出しデータとメモリ識別情報を読出レジスタへ記憶するステップと、(ニ)読出レジスタから不一致を検出されたメモリ読み出しデータとメモリ識別情報を不一致を検出されたメモリのアクセス情報に対応させてシリアルに出力するステップと、を含む内蔵自己テスト方式のメモリテスト方法であることを要旨とする。
本発明によれば、内蔵自己テスト方式によるメモリテストの時間を短縮し、不良ビットマップ作成に必要なメモリセルのデータを読み出す、メモリテスト回路およびメモリテスト方法を提供することができる。
(第1の実施の形態)
本発明の第1の実施の形態に係る内蔵自己テスト(以下、「BIST」と略記する。)方式のメモリテスト回路は、図1に示すように、内蔵自己テスト制御回路16(以下、「BIST制御回路16」と略記する。)と、BIST制御回路16に接続される第1〜第3テストブロック20a〜20cと、テストブロック20a〜20cに接続される識別回路としてのデコーダ25と、読出レジスタ26を備える。
本発明の第1の実施の形態に係る内蔵自己テスト(以下、「BIST」と略記する。)方式のメモリテスト回路は、図1に示すように、内蔵自己テスト制御回路16(以下、「BIST制御回路16」と略記する。)と、BIST制御回路16に接続される第1〜第3テストブロック20a〜20cと、テストブロック20a〜20cに接続される識別回路としてのデコーダ25と、読出レジスタ26を備える。
BIST制御回路16は、データ生成器10、アドレス生成器11、出力レジスタ12、判定器13、不一致制御回路14を内部に設けている。
第1〜第3テストブロック20a〜20cは、それぞれメモリ21a〜21c、各メモリ21a〜21cに接続するキャプチャレジスタ22a〜22c、各キャプチャレジスタ22a〜22cにそれぞれ接続する複数の比較回路23a〜23cを備えている。
各メモリ21a〜21cは、アドレス生成器11に接続され、データの読み出し及び書き込みアドレスの供給を受ける。
複数の比較回路23a〜23cは、出力を分岐させ、一方をデコーダ25へ接続し、他方をAND論理の判定器13へ接続している。
判定器13は、不一致制御回路14に接続し、複数の比較回路23a〜23cの中の1つでも判定信号Lを受信した場合は、不一致制御回路14へ信号Lを出力する。
図示した、BIST方式のメモリテスト回路17は、複数のメモリ21a〜21cと同一基板上に集積化され、複数のメモリ21a〜21cを検査するメモリテスト回路17であって、期待値データを生成するデータ生成器10と、複数のメモリ21a〜21cからのメモリ読み出しデータが並列転送可能なように複数のメモリ21a〜21cにそれぞれ並列接続された複数のキャプチャレジスタ22a〜22cと、複数のキャプチャレジスタ22a〜22cの出力と期待値データとを複数のキャプチャレジスタ22a〜22c毎に比較するように複数のキャプチャレジスタ22a〜22cにそれぞれ接続された複数の比較回路23a〜23cと、複数の比較回路23a〜23cに接続され、複数の比較回路23a〜23cの中で不一致を検出した比較回路を識別する識別回路としてのデコーダ25と、複数のキャプチャレジスタ22a〜22c及びデコーダ25にそれぞれ接続され、不一致を検出されたメモリからのメモリ読み出しデータとメモリを識別するメモリ識別情報とを記憶する読出レジスタ26と、読出レジスタ26に接続され、不一致を検出されたメモリ読み出しデータとメモリ識別情報とをシリアルに読み出し、不一致を検出されたメモリのアクセス情報に対応させてシリアルに出力する出力レジスタ12と、を備える。
BIST制御回路16は、読出レジスタ26を制御し、デコーダ25のメモリ識別情報及び不一致を検出されたメモリ読み出しデータを記憶する。例えば、256ビット幅のメモリ読み出しデータと2ビットのメモリ識別情報を記憶する。但し、本発明は、メモリ読み出しデータ幅及びメモリ識別情報のビット幅を限定するものではなく、回路設計に応じてデータ幅及びビット幅を任意に変更することができる。
読出レジスタ26は、例えば、第1テストブロック20aに配置したキャプチャレジスタ22aのビット幅を256ビット幅とすれば、256ビット幅のデータを一度にキャプチャレジスタ22aから並列的に転送させ記憶することができる。又、第2及び第3テストブロック20b、20cに配置したキャプチャレジスタ22b、22cを256ビット幅以内に設定すれば、読出レジスタ26は、一度にキャプチャレジスタ22b、22cから並列的にデータを転送させ記憶することができる。
読出レジスタ26の容量は、キャプチャレジスタ22a〜22c個々のビット幅とメモリ識別情報のビット幅に基づいて任意に決定することができる。不良ビットが存在するキャプチャレジスタが複数発生する場合を想定して、テストブロック数に応じて増加させることもできる。
BIST制御回路16、第1〜第3テストブロック20a〜20c、読出レジスタ26は、共通のクロック信号CKを受信し、データ書き込みサイクル、データ読み出しサイクル、データ転送サイクルをクロック信号CKに同期して実行する。
図1のメモリテスト回路の動作について説明する。BIST制御回路16は、データ生成器10に期待値データを生成させる。この期待値データは、メモリ21a〜21cが同時に書き込めるデータ幅を有する。
(a)データ書き込みサイクル
BIST制御回路16は、アドレス生成器11に各メモリ21a〜21cの先頭番地〜最終番地の間でアクセス情報としてのアドレスを生成させ、各メモリ21a〜21cを書き込みイネーブル状態に遷移させてから、データ生成器10の期待値データを各メモリ21a〜21cへ並列的に書き込む。
BIST制御回路16は、アドレス生成器11に各メモリ21a〜21cの先頭番地〜最終番地の間でアクセス情報としてのアドレスを生成させ、各メモリ21a〜21cを書き込みイネーブル状態に遷移させてから、データ生成器10の期待値データを各メモリ21a〜21cへ並列的に書き込む。
(b)データ読み出しサイクル
BIST制御回路16は、各メモリ21a〜21cを読み出しイネーブル状態に遷移させてから、アドレス生成器11のアドレスに対応した各メモリ21a〜21cのメモリ読み出しデータを第1〜第3テストブロック20a〜20c毎に配置したキャプチャレジスタ22a〜22cに保持させる。
BIST制御回路16は、各メモリ21a〜21cを読み出しイネーブル状態に遷移させてから、アドレス生成器11のアドレスに対応した各メモリ21a〜21cのメモリ読み出しデータを第1〜第3テストブロック20a〜20c毎に配置したキャプチャレジスタ22a〜22cに保持させる。
(c)メモリデータ比較サイクル
第1テストブロック20aでは、比較回路23aは、キャプチャレジスタ22aの出力に現れるメモリ読み出しデータとデータ生成器10の期待値データを比較し、全ビットが一致していれば信号Hを出力し、1ビットでも不一致を検知した場合は信号Lを出力する。
第1テストブロック20aでは、比較回路23aは、キャプチャレジスタ22aの出力に現れるメモリ読み出しデータとデータ生成器10の期待値データを比較し、全ビットが一致していれば信号Hを出力し、1ビットでも不一致を検知した場合は信号Lを出力する。
第2テストブロック20bでは、比較回路23bは、キャプチャレジスタ22bの出力に現れるメモリ読み出しデータとデータ生成器10の期待値データを比較し、全ビットが一致していれば信号Hを出力し、1ビットでも不一致を検知した場合は信号Lを出力する。
第3テストブロック20cでは、比較回路23cは、キャプチャレジスタ22cの出力に現れるメモリ読み出しデータとデータ生成器10の期待値データを比較し、全ビットが一致していれば信号Hを出力し、1ビットでも不一致を検知した場合は信号Lを出力する。
また、出力レジスタ12は、読み出しアドレスに対応した比較結果が確定するまでアドレス生成器11のアドレスを保持する。
このように、メモリ21a〜21cから読み出されたメモリ読み出しデータは、それぞれキャプチャレジスタ22a〜22cを経由して第1〜第3テストブロック20a〜20c毎に配置した比較回路23a〜23cにて比較され、1ビットでも不一致を検知したテストブロックの比較回路が信号Lをパスファイル判定信号としてデコーダ25及び判定器13へ出力する。
ここで、最終アドレスに至る間に、第1テストブロック20aのメモリ21aで不良ビットが発見された場合を例示して説明する。
判定器13は、不一致を検出した比較回路23aからパスファイル判定信号Lを受信すると、パスフェイル判定信号Lをメモリテスト回路の外部へ出力すると共に、不一致制御回路14へも信号Lを伝達する。
(d)データ転送サイクル
不一致制御回路14は、テスト中断信号をデータ生成器10、アドレス生成器11、出力レジスタ12へ出力し、メモリ21a〜21cから次のアドレスによるデータの書き込み及び読み出しを停止させ、不良ビットを含むメモリ読み出しデータをキャプチャレジスタ22aから読出レジスタ26へ転送する。
不一致制御回路14は、テスト中断信号をデータ生成器10、アドレス生成器11、出力レジスタ12へ出力し、メモリ21a〜21cから次のアドレスによるデータの書き込み及び読み出しを停止させ、不良ビットを含むメモリ読み出しデータをキャプチャレジスタ22aから読出レジスタ26へ転送する。
BIST制御回路16は、キャプチャレジスタ22aに対して、比較回路23aで比較された全ビット分のメモリ読み出しデータを読出レジスタ26へ並列転送させ書きこむ。引き続き、デコーダ25は、不一致を検出されたメモリ21aを識別するメモリ識別情報を読出レジスタ26へ書き込む。
ここで、「メモリ識別情報」は、第1テストブロック20aのパスファイル判定信号「L」、第2テストブロック20bのパスファイル判定信号「H」、第3テストブロック20cのパスファイル判定信号「H」が出力された場合に、デコーダ25から出力される2桁の2進数「01」で表わすことができる。但し、本発明は、メモリ識別情報を2桁の2進数に限定するものではなく、回路設計に応じて4桁の8進数を対象とするなど様々な態様に変更可能である。
(e)シリアル出力サイクル
BIST制御回路16は、出力レジスタ12を制御し、アドレス生成器11で発生したアドレスをメモリテスト回路の外部へ出力させ、連続して読出レジスタ26から不良ビットを含むメモリ読み出しデータと共にメモリ識別情報をシリアルに読み出しメモリテスト回路の外部へシリアルに出力し、1アドレスに対する不良ビットマップ情報を提供することができる。
BIST制御回路16は、出力レジスタ12を制御し、アドレス生成器11で発生したアドレスをメモリテスト回路の外部へ出力させ、連続して読出レジスタ26から不良ビットを含むメモリ読み出しデータと共にメモリ識別情報をシリアルに読み出しメモリテスト回路の外部へシリアルに出力し、1アドレスに対する不良ビットマップ情報を提供することができる。
引き続き、BIST制御回路16は、アドレス生成器11のアドレスを増分又は減分させ、データ書き込みサイクルを実行し、データ読み出しサイクルを実行し、メモリデータ比較サイクルを実行し、最終アドレスまで各サイクルを繰り返し実行させる。
このように、メモリテスト回路では、メモリ読み出しデータと期待値データの不一致を検出する毎に、アドレス生成器11を停止させて、1アドレスに対する全ビットのメモリ読み出しデータと対応するメモリ識別情報をメモリテスト回路の外部へシリアルに出力する。
また、シリアル出力サイクルの変形例として、アドレス生成器11を停止させずに、不一致を検出されたメモリ読み出しデータと対応するメモリ識別情報を読出レジスタ26に蓄積し、テスト終了アドレスまでメモリ読み出しデータと期待値データの比較が完了してから、読出レジスタ26に蓄積したメモリ読み出しデータと対応するメモリ識別情報を不良ビットのアドレスに対応つけてシリアルに読み出し、出力レジスタ12からシリアルに出力することもできる。
(f)マルチブロック不良モード
読出レジスタ26は、1アドレスに対して、第1〜第3テストブロック20a〜20cに設けたメモリ21a〜21cの何れか1つだけが不良ビットを有している場合は、1つのキャプチャレジスタのデータを並列転送し1度書き込むだけで良い。
読出レジスタ26は、1アドレスに対して、第1〜第3テストブロック20a〜20cに設けたメモリ21a〜21cの何れか1つだけが不良ビットを有している場合は、1つのキャプチャレジスタのデータを並列転送し1度書き込むだけで良い。
また、読出レジスタ26は、1アドレスに対して、複数のテストブロックに設けたメモリで不良ビットが存在する場合は、不良ビットが存在するキャプチャレジスタのデータを優先順位を付けて複数回の並列転送を実行し書き込むだけで不良ビットマップの情報を格納することができる。
さらに、BIST制御回路16は、複数の比較回路が同時に不一致を検出した場合、マルチブロック不良モードを検出し出力レジスタ12を制御する。
出力レジスタ12は、1つのキャプチャレジスタのデータとメモリ識別情報を読出レジスタ26からシリアルに読み出すだけでなく、後続のキャプチャレジスタのデータとメモリ識別情報をも読出レジスタ26からシリアルに読み出して、複数のテストブロックで発生した不良ビットのメモリ読み出しデータをメモリテスト回路の外部に設けたメモリテスタへ送信する。
BIST制御回路16は、複数の比較回路23a〜23cを第1〜第3テストブロック20a〜20cの番号順に優先順位を付けて、キャプチャレジスタ22a、22b、22cに記憶する不良ビットを含むメモリ読み出しデータを順番に転送させ読出レジスタ26に優先順位の高いキャプチャレジスタのメモリ読み出しデータから順に書き込む。
第1テストブロック20aのメモリ21aに不良ビットが存在する場合は、第1テストブロック20aのキャプチャレジスタ22aのメモリ読み出しデータを第1優先順位で読出レジスタ26へ書き込み、引き続き、第1テストブロック20aを識別する2桁の2進数「01」をメモリ識別情報として読出レジスタ26へ書き込む。
第2テストブロック20bのメモリ21aに不良ビットが存在する場合は、第2テストブロック20bのキャプチャレジスタ22bのメモリ読み出しデータを第2優先順位で読出レジスタ26へ書き込み、引き続き、第2テストブロック20bを識別する2桁の2進数「10」をメモリ識別情報として読出レジスタ26へ書き込む。
第3テストブロック20cのメモリ21cに不良ビットが存在する場合は、第3テストブロック20cのキャプチャレジスタ22cのメモリ読み出しデータを第3優先順位で読出レジスタ26へ書き込み、引き続き、第3テストブロック20cを識別する2桁の2進数「11」をメモリ識別情報として読出レジスタ26へ書き込む。
読出レジスタ26は、1アドレスに対して、第1と第2テストブロック20a、20bのメモリ21a、21bで不良ビットが存在する場合は、優先順位の通りに、第1テストブロック20aのキャプチャレジスタ22aの次ぎに第2テストブロック20bのキャプチャレジスタ22aのメモリ読み出しデータを読み出す。
読出レジスタ26は、1アドレスに対して、第2と第3テストブロック20b、20cに設けたメモリ21b、21cで不良ビットが存在する場合は、優先順位の通りに、第2テストブロック20bのキャプチャレジスタ22bの次ぎに第3テストブロック20cのキャプチャレジスタ22cのメモリ読み出しデータを読み出す。
出力レジスタ12は、読出レジスタ26へ優先順位を付けたメモリ読み出しデータと対応するメモリ識別情報が書き込まれた段階で、ファストインファストアウト方式で読出レジスタ26からメモリ読み出しデータとメモリ識別情報をシリアルに読み出し外部へ転送する。
このように、出力レジスタ12は、マルチブロック不良モードの場合は、1つ目のメモリ読み出しデータと、対応するメモリ識別情報をシリアルに出力した後、連続して2つ目のメモリ読み出しデータと、対応するメモリ識別情報をシリアルに転送するので、メモリテスト回路の外部に設けたメモリテスタでは、容易にマルチブロック不良モードを判別することができる。
例えば、出力レジスタ12は、読出レジスタ26の中に第1、第2テストブロック20a、20bに対応するメモリ読み出しデータが記録されている場合は、第1テストブロック20aに対応するメモリ読み出しデータ及び第1テストブロック20aを識別するメモリ識別情報をシリアルに読み出した後、連続して、第2テストブロック20bに対応するメモリ読み出しデータ及び第2テストブロック20bを識別するメモリ識別情報をシリアルに読み出し、メモリテスト回路の外部へ転送する。
第1の実施の形態では、出力レジスタ12は、1アドレスだけでなく、複数の不良ビットのメモリのアドレスを記憶し、読出レジスタ26からメモリ読み出しデータと対応するメモリ識別情報を読み出し、各不良ビットのアドレスに対応つけてシリアルに出力することができる。
出力レジスタ12は、不良ビットのメモリ読み出しデータと対応するメモリ識別情報からなる不良ビット情報をテスト終了アドレスの比較が完了してからシリアルに出力することができるので、実仕様の速度でBIST方式のテストをすることができる。
ただし、不良ビットマップの作成を早期に完了させるために、BISTのテスト終了アドレスまでの任意の期間に不良ビット情報を出力レジスタ12からシリアルに出力しても良い。
また、出力レジスタ12は、複数の不良ビット情報が読出レジスタ26に溜まった段階で不良ビット情報をシリアルに出力しても良い。
図3は、本発明の第1の実施の形態のメモリテスト回路の動作を説明するフローチャートである。図1及び図3を参照して、メモリテスト回路の動作シーケンスを説明する。
BIST制御回路16は、データ生成器10、アドレス生成器11、出力レジスタ12の内容を初期化ステップ30(以下、ステップを「S」と略記する。)において初期化し、ビルトインセルフテスト処理を遂行する。
BIST制御回路16は、各メモリ21a〜21cにデータ生成器10の期待値データを書き込んだ後に、各メモリ21a〜21cを読み出しイネーブル状態に遷移させ、期待値データを書きこんだアドレスに対応した各メモリ21a〜21cのメモリ読み出しデータを第1〜第3テストブロック20a〜20c毎に配置したキャプチャレジスタ22a〜22cに保持させる。
第1〜第3テストブロック20a〜20cの比較回路23a〜23cは、データ比較S31において、キャプチャレジスタ22a〜22cの出力に現れるメモリ読み出しデータとデータ生成器10の期待値データをそれぞれ比較する。
一致判定S32では、比較回路23a〜23cは、メモリ読み出しデータの全ビットが期待値データと一致していれば信号Hを出力し、処理をアドレス変更S36へ分岐させ、1ビットでもデータの不一致を検知した場合は信号Lを出力し、デコーダ25でメモリ識別情報を生成させ、処理をデータ記憶S33へ移行させる。
アドレス変更S36は、アドレス生成器11のアドレスを増分又は減分させ、次ぎのアドレスを生成させ、データ比較S31へBIST処理を移行させる。
データ記憶S33では、例えば、第1テストブロック20aの比較回路23aがデータの不一致を検出した場合、データ生成器10の期待値データと比較し不一致を検出されたメモリ読み出しデータの全ビットをキャプチャレジスタ22aから並列転送して読出レジスタ26へ記憶する。並行して、デコーダ25から第1テストブロック20aに設けたメモリ21aを識別するメモリ識別情報を取得し読出レジスタ26へ記憶する。
出力レジスタ12は、シリアル出力S34で、アドレス生成器11から取得したアドレスと読出レジスタ26からシリアルに読み出すメモリ読み出しデータと、メモリ識別情報を結合させて、メモリテスト回路の外部へシリアル出力する。
BIST制御回路16は、終了判定S35においてテスト終了アドレスまでメモリ読み出しデータと期待値データを比較したか否かを判定し、すべて比較していない場合(NO)はアドレス変更S36へ分岐し、BISTの残りのアドレスに対応させて各メモリ21a〜21cをテストする。又、BISTの最終アドレスまでメモリ読み出しデータと期待値データを比較した場合(YES)はBIST処理を終了させる。
図3のシリアル出力S34に用いるデータフォーマットを図4(a)に例示する。データフォーマットは、先頭ビットと最終ビットの間に、出力レジスタ12(図1参照)が保持するアドレス生成器11のアドレス、このアドレスの次ぎに、読出レジスタ26(図1参照)からシリアルに読み出した不良ビットを含むメモリ読み出しデータ、最後に不良ビットを含むメモリを識別するメモリ識別情報を割り当てる。
図4(a)のデータフォーマットを用いたメモリの不良解析では、メモリ識別情報に基づき、BIST中に不良ビットが発生したメモリ読み出しデータが何れのテストブロックの情報か容易に判別でき、アドレスの情報からメモリの記憶場所が判別できるので、不良ビットマップの作成が効率的に且つ短時間に完了させることができる。
例えば、データの不一致が発生している第1テストブロック20aのメモリ21aのメモリ読み出しデータだけ取得し、メモリ識別情報で第1テストブロック20aを判別できるので、他のテストブロック20b、20cに設けたメモリ21b、21cのメモリ読み出しデータのシリアル出力時間を省略することができる点で有利である。
図3のシリアル出力S34に用いる他のデータフォーマットを図4(b)に例示する。データフォーマットは、先頭ビットと最終ビットの間に、出力レジスタ12(図1参照)が保持するアドレス生成器11のアドレス、このアドレスの次ぎに、読出レジスタ26(図1参照)からシリアルに読み出した不良ビットを含む、例えば、第1テストブロック20aのメモリ読み出しデータ、このメモリ読み出しデータの次ぎに第1テストブロック20aに設けたメモリ21aのメモリ識別情報、このメモリ識別情報の次ぎに、例えば、第2テストブロック20bのメモリ読み出しデータ、このメモリ読み出しデータの次ぎに第2テストブロック20bに設けたメモリ21bのメモリ識別情報を割り当てる。
このように、第1テストブロック20aを識別するメモリ識別情報の後に連続して第2テストブロック20bのメモリ読み出しデータがシリアルに出力されるデータフォーマットを採用するので、メモリテスト回路の外部に設けたメモリテスタが、データの連続性を検知し、マルチブロック不良モードを判別することができる。
このように、第1及び第2テストブロック20a、20bにおいて、同一のアドレスでメモリ読み出しデータと期待値データが不一致の場合であっても、テストブロック毎に設けたメモリのメモリ読み出しデータと関連するメモリ識別情報を取得できるので、従来に比して必要なメモリ読み出しデータを早期に取得することができる。
このように、第1の実施の形態では、全テストブロックのメモリ読み出しデータをシリアルにシフト出力させる必要がないので、データのシフト量が大幅に削減される。したがって、テストパタンサイクルを大きく削減することが出来ると供に、メモリテスト回路の外部に設けたメモリテスタのメモリ容量を削減し、テストタイムを大幅に削減することができる。
読出レジスタ26は、不良ビットが発生したアドレスのメモリ読み出しデータと対応するメモリ識別情報を記憶し、同一アドレスにて複数のテストブロックのメモリが不良ビットを発生させたときにも、不良ビットのメモリ読み出しデータと対応するメモリ識別情報を順次記憶することができる。
(第2の実施の形態)
本発明の第2の実施の形態に係るBIST方式のメモリテスト回路は、図2に示すように、複数のメモリ21a〜21cと同一基板上に集積化され、複数のメモリ21a〜21cを検査するメモリテスト回路であって、期待値データを生成するデータ生成器10と、複数のメモリ21a〜21cからメモリ読み出しデータが並列転送可能なようにそれぞれ接続されたキャプチャレジスタ22a〜22cと、複数のキャプチャレジスタ22a〜22cの出力と期待値データとを複数のキャプチャレジスタ22a〜22c毎に比較するように複数のキャプチャレジスタ22a〜22cにそれぞれ接続された比較回路23a〜23cと、複数の比較回路23a〜23cに接続され、複数の比較回路23a〜23cの中で不一致を検出した比較回路を識別する識別回路としてのデコーダ25と、複数のキャプチャレジスタ22a〜22c及びデコーダ25にそれぞれ接続され、不一致を検出されたメモリからのメモリ読み出しデータとメモリを識別するメモリ識別情報を記憶する読出レジスタ26と、データの不一致を検出したテストのサイクル数を生成するサイクル数生成器15と、読出レジスタ26及びサイクル数生成器15に接続され、不一致を検出されたメモリ読み出しデータとメモリ識別情報をシリアルに読み出し、不一致を検出されたテストのサイクル数に対応させてシリアルに出力する出力レジスタ12と、を備える。
本発明の第2の実施の形態に係るBIST方式のメモリテスト回路は、図2に示すように、複数のメモリ21a〜21cと同一基板上に集積化され、複数のメモリ21a〜21cを検査するメモリテスト回路であって、期待値データを生成するデータ生成器10と、複数のメモリ21a〜21cからメモリ読み出しデータが並列転送可能なようにそれぞれ接続されたキャプチャレジスタ22a〜22cと、複数のキャプチャレジスタ22a〜22cの出力と期待値データとを複数のキャプチャレジスタ22a〜22c毎に比較するように複数のキャプチャレジスタ22a〜22cにそれぞれ接続された比較回路23a〜23cと、複数の比較回路23a〜23cに接続され、複数の比較回路23a〜23cの中で不一致を検出した比較回路を識別する識別回路としてのデコーダ25と、複数のキャプチャレジスタ22a〜22c及びデコーダ25にそれぞれ接続され、不一致を検出されたメモリからのメモリ読み出しデータとメモリを識別するメモリ識別情報を記憶する読出レジスタ26と、データの不一致を検出したテストのサイクル数を生成するサイクル数生成器15と、読出レジスタ26及びサイクル数生成器15に接続され、不一致を検出されたメモリ読み出しデータとメモリ識別情報をシリアルに読み出し、不一致を検出されたテストのサイクル数に対応させてシリアルに出力する出力レジスタ12と、を備える。
なお、第1の実施の形態と同一の構成要素については、重複する説明を省略する。
第2の実施の形態では、アドレス生成器11のアドレスに代えて、テストのサイクル数をサイクル数生成器15で生成し、このサイクル数をメモリテスト回路の外部へ出力し、不良ビットマップを作成する点で第1の実施の形態と相違する。
サイクル数生成器15は、BISTの初期化後、クロック信号CKの周期をカウントし、不一致制御回路14のテスト中止信号が出力されるまでカウントされたテストのサイクル数を出力レジスタ12へ出力する。
但し、本発明は、クロック信号CKの周期をカウントする構成に限定されるのもではなく、例えば、アドレス生成器11のアドレス生成回数を数えることにより、メモリ21a〜21cから何番目に読み出されたメモリ読み出しデータであるかを検出し、どのテストサイクルでメモリ21a〜21cがビット不良を発生させたかを判別することもできる。
出力レジスタ12は、サイクル数生成器15が生成したサイクル数、読出レジスタ26から取得したメモリ読み出しデータ、及びメモリ識別情報を順番にシリアル出力することで、メモリテスト回路の外部で不良ビットマップを作成させることができる。
しかも、テストのサイクル数に基づいて不良ビットマップを作成するため、メモリ21a〜21cのアドレス情報から何番目のメモリ読み出しデータであるかを算出する手間が省け効率的な不良解析情報を提供することができる。
図2に示す出力レジスタ12から出力するデータフォーマットを図4(c)に例示する。データフォーマットは、先頭ビットから最終ビットの間に、先頭から最大アドレスのビット幅の中に予備ビット、サイクル数生成器15から取得したサイクル数、予備ビットを割当てる。
次ぎに、最大アドレスの後に、読出レジスタ26から取得したメモリ読み出しデータを割り当て、最後にメモリ識別情報としてのメモリ識別情報を割当てる。
ここで、「最大アドレス」のビット幅は、出力レジスタ12のビット幅と同一に設定できる。複数のメモリ21a〜21cの中で最大容量のメモリを全ビットアドレスするビット幅を最大アドレスとしてデータフォーマットの中で固定する。
又、「予備ビット」は、メモリテスタで識別できる全ビット「1」又は「0」のダミーデータを割当てることができる。
サイクル数生成器15は、最大アドレスのビット幅より狭いビット幅のサイクル数を生成するので、データフォーマットの最大アドレスのビット幅にサイクル数のビット幅を合わせるためにサイクル数の前後に予備ビットを配置させる。
また、固定長の最大アドレスの後に連続してメモリ読み出しデータと対応するメモリ識別情報を割当てているので、メモリテスト回路の外部に設けたメモリテスタによる不良ビットマップが容易に作成することができる。
図4(d)に示すように、最大アドレスのビット幅には、前後に予備ビットを配置する中容量から小容量のメモリのアドレスもデータフォーマットに割り当て出力レジスタ12へ記憶させることができるので、異なるビット幅のアドレス毎に異なる出力レジスタを設ける必要がない点で有利である。
また、固定長の最大アドレスの後に連続してメモリ読み出しデータと対応するメモリ識別情報を割当てているので、メモリテスト回路の外部に設けたメモリテスタによる不良ビットマップが容易に作成することができる。
第1又は第2の実施の形態で説明した図4のデータフォーマットは例示に過ぎず、データの配置順は図4の他に回路設計に応じて当業者が適宜変更することができる事項である。
なお、本発明の実施の形態に記載された、作用及び効果は、本発明から生じる最も好適な作用及び効果を列挙したに過ぎず、本発明による作用及び効果は、本発明の実施の形態に記載されたものに限定されるものではない。
10…データ生成器
11…アドレス生成器
12…出力レジスタ
13…判定器
14…不一致制御回路
15…サイクル数生成器
16…内蔵自己テスト制御回路
20a〜20c…テストブロック
21a〜21c…メモリ
22a〜22c…キャプチャレジスタ
23a〜23c…比較回路
25…デコーダ
26…読出レジスタ
11…アドレス生成器
12…出力レジスタ
13…判定器
14…不一致制御回路
15…サイクル数生成器
16…内蔵自己テスト制御回路
20a〜20c…テストブロック
21a〜21c…メモリ
22a〜22c…キャプチャレジスタ
23a〜23c…比較回路
25…デコーダ
26…読出レジスタ
Claims (5)
- 複数のメモリと同一基板上に集積化され、前記複数のメモリを検査するメモリテスト回路であって、
期待値データを生成するデータ生成器と、
前記複数のメモリからのメモリ読み出しデータが並列転送可能なように前記複数のメモリにそれぞれ並列接続された複数のキャプチャレジスタと、
前記複数のキャプチャレジスタの出力と前記期待値データとを前記複数のキャプチャレジスタ毎に比較するように前記複数のキャプチャレジスタにそれぞれ並列接続された複数の比較回路と、
前記複数の比較回路に接続され、該複数の比較回路の中で不一致を検出した比較回路を識別する識別回路と、
前記複数のキャプチャレジスタ及び前記識別回路にそれぞれ接続され、前記不一致を検出されたメモリからのメモリ読み出しデータと該メモリを識別するメモリ識別情報とを記憶する読出レジスタと、
前記読出レジスタに接続され、前記不一致を検出されたメモリ読み出しデータと前記メモリ識別情報とをシリアルに読み出し、前記不一致を検出されたメモリのアクセス情報に対応させてシリアルに出力する出力レジスタと、
を備えることを特徴とする内蔵自己テスト方式のメモリテスト回路。 - 前記出力レジスタは、アドレス生成器に接続し、前記アドレス生成器が生成した不一致が検出されたアドレスを出力することを特徴とする請求項1に記載の内蔵自己テスト方式のメモリテスト回路。
- 前記出力レジスタは、テストのサイクル数を生成するサイクル数生成器に接続され、データの不一致が検出されたサイクル数を出力することを特徴とする請求項1に記載の内蔵自己テスト方式のメモリテスト回路。
- 複数のメモリから複数のキャプチャレジスタへ並列転送されたメモリ読み出しデータとデータ生成器の期待値データを前記複数のメモリ毎に並列的に比較するステップと、
前記並列的に比較するステップでデータの不一致が検出されたメモリを識別するメモリ識別情報を出力するステップと、
前記不一致を検出されたメモリ読み出しデータと前記メモリ識別情報を読出レジスタへ記憶するステップと、
前記読出レジスタから不一致を検出されたメモリ読み出しデータと前記メモリ識別情報を前記不一致を検出されたメモリのアクセス情報に対応させてシリアルに出力するステップと、
を含むことを特徴とする内蔵自己テスト方式のメモリテスト方法。 - 前記シリアルに出力するステップは、少なくとも不一致が検出されたアドレス又はサイクル数、前記メモリ読み出しデータ、前記メモリ識別情報を出力することを特徴とする請求項4に記載の内蔵自己テスト方式のメモリテスト方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004184803A JP2006012234A (ja) | 2004-06-23 | 2004-06-23 | メモリテスト回路およびメモリテスト方法 |
CNA2005100794613A CN1722307A (zh) | 2004-06-23 | 2005-06-23 | 存储器测试电路和存储器测试方法 |
US11/159,201 US20050289423A1 (en) | 2004-06-23 | 2005-06-23 | Built-in self test systems and methods for multiple memories |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004184803A JP2006012234A (ja) | 2004-06-23 | 2004-06-23 | メモリテスト回路およびメモリテスト方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006012234A true JP2006012234A (ja) | 2006-01-12 |
Family
ID=35507522
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004184803A Pending JP2006012234A (ja) | 2004-06-23 | 2004-06-23 | メモリテスト回路およびメモリテスト方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20050289423A1 (ja) |
JP (1) | JP2006012234A (ja) |
CN (1) | CN1722307A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012046602A1 (ja) * | 2010-10-05 | 2012-04-12 | 国立大学法人 九州工業大学 | 故障検出システム、取出装置、故障検出方法、プログラム及び記録媒体 |
CN103744012A (zh) * | 2014-01-09 | 2014-04-23 | 上海华虹宏力半导体制造有限公司 | 基于Credence KalosI存储器测试平台的并行测试装置及测试方法 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008059690A (ja) * | 2006-08-31 | 2008-03-13 | Toshiba Corp | 半導体装置及びテスト方法 |
JP4869879B2 (ja) * | 2006-11-20 | 2012-02-08 | 富士通セミコンダクター株式会社 | 半導体集積回路 |
US8154901B1 (en) | 2008-04-14 | 2012-04-10 | Netlist, Inc. | Circuit providing load isolation and noise reduction |
US8001434B1 (en) | 2008-04-14 | 2011-08-16 | Netlist, Inc. | Memory board with self-testing capability |
JP5206487B2 (ja) * | 2009-02-25 | 2013-06-12 | 富士通セミコンダクター株式会社 | 半導体集積回路の制御方法および半導体集積回路 |
CN102592680B (zh) * | 2011-01-12 | 2015-04-08 | 北京兆易创新科技股份有限公司 | 一种存储芯片的修复装置和方法 |
JP5186587B1 (ja) * | 2011-09-29 | 2013-04-17 | 株式会社アドバンテスト | 試験装置および試験方法 |
US8769354B2 (en) * | 2012-06-28 | 2014-07-01 | Ememory Technology Inc. | Memory architecture and associated serial direct access circuit |
KR101558687B1 (ko) * | 2013-12-10 | 2015-10-08 | 현대자동차주식회사 | 직렬 통신 테스트 장치, 시스템 및 방법 |
CN104780123B (zh) * | 2015-04-28 | 2018-02-13 | 福州瑞芯微电子股份有限公司 | 一种网络包收发处理装置及其设计方法 |
CN107705818B (zh) * | 2016-08-08 | 2021-02-05 | 中芯国际集成电路制造(上海)有限公司 | 一种访问时间测量电路和访问时间测量方法 |
JP2018133121A (ja) | 2017-02-15 | 2018-08-23 | 東芝メモリ株式会社 | 半導体回路 |
CN112582016B (zh) * | 2020-12-28 | 2022-03-01 | 中国电子科技集团公司第五十八研究所 | 单粒子自检测电路和方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63241791A (ja) * | 1987-03-27 | 1988-10-07 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JPH063424A (ja) * | 1992-06-22 | 1994-01-11 | Mitsubishi Electric Corp | 集積回路装置、および集積回路装置に組込まれるテストデータ発生回路 |
JPH1116392A (ja) * | 1997-06-24 | 1999-01-22 | Nec Ic Microcomput Syst Ltd | 半導体集積回路のテスト回路および方法 |
JP2000030483A (ja) * | 1998-07-15 | 2000-01-28 | Mitsubishi Electric Corp | 大規模メモリ用bist回路 |
JP2000331499A (ja) * | 1999-05-17 | 2000-11-30 | Nec Eng Ltd | メモリテスト回路および半導体集積回路 |
JP2001035192A (ja) * | 1999-07-19 | 2001-02-09 | Nec Corp | メモリ搭載集積回路およびそのテスト方法 |
JP2002163899A (ja) * | 2000-11-27 | 2002-06-07 | Toshiba Microelectronics Corp | 半導体記憶装置 |
JP2004086996A (ja) * | 2002-08-27 | 2004-03-18 | Matsushita Electric Ind Co Ltd | メモリテスト回路 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5557619A (en) * | 1994-04-04 | 1996-09-17 | International Business Machines Corporation | Integrated circuits with a processor-based array built-in self test circuit |
DE10002139A1 (de) * | 2000-01-19 | 2001-08-02 | Infineon Technologies Ag | Datenspeicher |
US20020133769A1 (en) * | 2001-03-15 | 2002-09-19 | Cowles Timothy B. | Circuit and method for test and repair |
JP4129187B2 (ja) * | 2001-05-16 | 2008-08-06 | 株式会社アドバンテスト | 半導体メモリ試験装置及び不良解析用アドレス発生方法 |
US6667917B1 (en) * | 2001-06-15 | 2003-12-23 | Artisan Components, Inc. | System and method for identification of faulty or weak memory cells under simulated extreme operating conditions |
JP4137474B2 (ja) * | 2002-03-18 | 2008-08-20 | 富士通株式会社 | 自己テスト回路及び半導体記憶装置 |
JP2003332443A (ja) * | 2002-05-08 | 2003-11-21 | Toshiba Corp | 半導体集積回路とその設計支援装置およびテスト方法 |
US20040006729A1 (en) * | 2002-07-03 | 2004-01-08 | Pendurkar Rajesh Y. | Hierarchical test methodology for multi-core chips |
JP4481588B2 (ja) * | 2003-04-28 | 2010-06-16 | 株式会社東芝 | 半導体集積回路装置 |
US7251757B2 (en) * | 2003-12-02 | 2007-07-31 | International Business Machines Corporation | Memory testing |
US7325178B2 (en) * | 2003-12-05 | 2008-01-29 | Texas Instruments Incorporated | Programmable built in self test of memory |
JP3859647B2 (ja) * | 2004-01-16 | 2006-12-20 | 松下電器産業株式会社 | 半導体集積回路のテスト方法および半導体集積回路 |
JP4157066B2 (ja) * | 2004-03-29 | 2008-09-24 | 株式会社東芝 | 半導体集積回路 |
US8595557B2 (en) * | 2005-02-23 | 2013-11-26 | International Business Machines Corporation | Method and apparatus for verifying memory testing software |
-
2004
- 2004-06-23 JP JP2004184803A patent/JP2006012234A/ja active Pending
-
2005
- 2005-06-23 CN CNA2005100794613A patent/CN1722307A/zh active Pending
- 2005-06-23 US US11/159,201 patent/US20050289423A1/en not_active Abandoned
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63241791A (ja) * | 1987-03-27 | 1988-10-07 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JPH063424A (ja) * | 1992-06-22 | 1994-01-11 | Mitsubishi Electric Corp | 集積回路装置、および集積回路装置に組込まれるテストデータ発生回路 |
JPH1116392A (ja) * | 1997-06-24 | 1999-01-22 | Nec Ic Microcomput Syst Ltd | 半導体集積回路のテスト回路および方法 |
JP2000030483A (ja) * | 1998-07-15 | 2000-01-28 | Mitsubishi Electric Corp | 大規模メモリ用bist回路 |
JP2000331499A (ja) * | 1999-05-17 | 2000-11-30 | Nec Eng Ltd | メモリテスト回路および半導体集積回路 |
JP2001035192A (ja) * | 1999-07-19 | 2001-02-09 | Nec Corp | メモリ搭載集積回路およびそのテスト方法 |
JP2002163899A (ja) * | 2000-11-27 | 2002-06-07 | Toshiba Microelectronics Corp | 半導体記憶装置 |
JP2004086996A (ja) * | 2002-08-27 | 2004-03-18 | Matsushita Electric Ind Co Ltd | メモリテスト回路 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012046602A1 (ja) * | 2010-10-05 | 2012-04-12 | 国立大学法人 九州工業大学 | 故障検出システム、取出装置、故障検出方法、プログラム及び記録媒体 |
KR20140009974A (ko) * | 2010-10-05 | 2014-01-23 | 고쿠리츠 다이가쿠 호진 큐슈 코교 다이가쿠 | 고장 검출 시스템, 취출 장치, 고장 검출 방법, 프로그램 및 기록 매체 |
US9075110B2 (en) | 2010-10-05 | 2015-07-07 | Kyushu Institute Of Technology | Fault detection system, acquisition apparatus, fault detection method, program, and non-transitory computer-readable medium |
JP5845187B2 (ja) * | 2010-10-05 | 2016-01-20 | 国立研究開発法人科学技術振興機構 | 故障検出システム、取出装置、故障検出方法、プログラム及び記録媒体 |
KR101891362B1 (ko) | 2010-10-05 | 2018-08-23 | 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 | 고장 검출 시스템, 취출 장치, 고장 검출 방법, 프로그램 및 기록 매체 |
CN103744012A (zh) * | 2014-01-09 | 2014-04-23 | 上海华虹宏力半导体制造有限公司 | 基于Credence KalosI存储器测试平台的并行测试装置及测试方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1722307A (zh) | 2006-01-18 |
US20050289423A1 (en) | 2005-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8032803B2 (en) | Semiconductor integrated circuit and test system thereof | |
JP2006012234A (ja) | メモリテスト回路およびメモリテスト方法 | |
US7603595B2 (en) | Memory test circuit and method | |
US8201037B2 (en) | Semiconductor integrated circuit and method for controlling semiconductor integrated circuit | |
US20100008170A1 (en) | Semiconductor tester and testing method of semiconductor memory | |
US7251757B2 (en) | Memory testing | |
JP2002014875A (ja) | 半導体集積回路、半導体集積回路のメモリリペア方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
CN107978337B (zh) | 适用于随机存储器自动测试的高速电路结构及其测试方法 | |
US20130051158A1 (en) | Integrated circuit, testing apparatus for integrated circuit, and method of testing integrated circuit | |
US20120221903A1 (en) | Testing method, non-transitory, computer readable storage medium and testing apparatus | |
TWI473106B (zh) | Semiconductor test device | |
JPH10112199A (ja) | メモリ試験装置 | |
JP4514028B2 (ja) | 故障診断回路及び故障診断方法 | |
JP2010102791A (ja) | 半導体装置およびそのテスト方法 | |
JPH10188597A (ja) | メモリ試験装置 | |
WO2002093583A1 (fr) | Appareil de test de memoire a semi-conducteurs et procede de generation d'adresses pour l'analyse de defauts | |
US20080082874A1 (en) | FBM generation device and FBM generation method | |
US7730371B2 (en) | Testing device, testing method, computer program product, and recording medium | |
JP2005309787A (ja) | 中央演算処理装置及びマイクロコンピュータ | |
JP2004086996A (ja) | メモリテスト回路 | |
JP2002008394A (ja) | 集積メモリのメモリセルの機能をテストする方法および集積メモリ | |
JP2007102940A (ja) | 試験装置、及び試験方法 | |
JP4874391B2 (ja) | 試験装置 | |
JP2014049165A (ja) | 半導体装置及びメモリ試験方法 | |
JP2001222897A (ja) | 半導体試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070515 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100323 |