TWI469843B - 用於使用雷射劃線和電漿蝕刻之元件裁切的原位沉積光罩層 - Google Patents

用於使用雷射劃線和電漿蝕刻之元件裁切的原位沉積光罩層 Download PDF

Info

Publication number
TWI469843B
TWI469843B TW101119166A TW101119166A TWI469843B TW I469843 B TWI469843 B TW I469843B TW 101119166 A TW101119166 A TW 101119166A TW 101119166 A TW101119166 A TW 101119166A TW I469843 B TWI469843 B TW I469843B
Authority
TW
Taiwan
Prior art keywords
mask
plasma
substrate
etching
polymer
Prior art date
Application number
TW101119166A
Other languages
English (en)
Other versions
TW201302362A (zh
Inventor
Madhava Rao Yalamanchili
Wei-Sheng Lei
Brad Eaton
Saravjeet Singh
Ajay Kumar
Banqiu Wu
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW201302362A publication Critical patent/TW201302362A/zh
Application granted granted Critical
Publication of TWI469843B publication Critical patent/TWI469843B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B23K26/0624—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses using ultrashort pulses, i.e. pulses of 1ns or less
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Drying Of Semiconductors (AREA)

Description

用於使用雷射劃線和電漿蝕刻之元件裁切的原位沉積光罩層
本發明的實施例係關於半導體處理的領域，特別地，關於供分割(dicing)基板所用之遮蔽方法，各基板上具有積體電路(IC)。
在半導體基板處理中，在典型由矽或其他半導體材料組成之基板(亦被稱作晶圓)上形成IC。通常，利用半導體、導電或絕緣之不同材料薄膜層來形成IC。可使用各種熟知製程來摻雜、沉積及蝕刻此等材料，以在相同的基板上同步形成複數個平行的IC，如記憶體元件、邏輯元件、光伏元件等。
在元件形成製程之後，將基板安置在支撐構件(如跨越膜框架而展開的黏著膜)上，並「分割(dice)」基板以將每一個別的元件或「晶粒(die)」彼此分離，以進行封裝等製程。目前，最普及的兩種分割技術為劃線和鋸切(sawing)。就劃線而言，沿著預形成之劃割線越過基板表面移動鑽石尖頭劃線器。在諸如以滾軸施加壓力之後，基板沿著該等劃割線分開。就鋸切而言，鑽石尖頭鋸沿著切割道(street)切割基板。就薄基板裁切而言，諸如50至150微米(μm)厚的主體矽裁切，習用的方式僅能產生不良的製程品質。自薄基板裁切晶粒時可能會面對的某 些挑戰可包括：在不同層之間形成微裂或分層、切削無機介電層、保持嚴格之鋸口寬度控制或精確之剝蝕深度控制。
儘管也考慮電漿分割，但用於圖案化光阻的標準微影操作可能使實施成本過高。可能阻礙實施電漿分割之另一局限為，在沿切割道分割中之常見金屬(如，銅)之電漿處理可造成生產問題或產量限制。最後，電漿分割製程的遮蔽也可能有問題，尤其是取決於基板的厚度及頂表面之表面形貌、電漿蝕刻的選擇性及存在於基板的頂表面上之材料等的問題。
本發明的實施例包括遮蔽半導體基板的方法，用於包括雷射劃線及電漿蝕刻二者的混合式分割製程。
在一實施例中，一種分割具有複數個IC之半導體基板的方法包括下列步驟：於半導體基板上形成遮罩，該遮罩包括經電漿沉積材料覆蓋並保護IC。以雷射劃線製程將切割道中之至少一部分遮罩厚度圖案化，以提供具間隙或溝槽的經圖案化遮罩，暴露介於IC之間的基板區域。接著透過經圖案化遮罩中的間隙電漿蝕刻基板，以裁切IC成為晶片。
在另一實施例中，一種用以分割半導體基板的系統包括飛秒雷射(Femtosecond laser)及電漿蝕刻腔室，飛秒雷 射及電漿蝕刻腔室耦接相同的平台。可將電漿蝕刻腔室利用於基板的電漿蝕刻及用於聚合物遮蔽材料的原位沉積二者。
在另一實施例中，一種分割具有複數個IC之基板的方法包括下列步驟：形成水可溶解的遮罩層於矽基板的前側上。水可溶解的遮罩層覆蓋並保護設置於基板前側上的多數IC表面。IC包括銅凸塊化之頂表面，頂表面具有凸塊，凸塊被諸如聚亞醯胺(polyimide；PI)之鈍化層所圍繞。凸塊及鈍化層下的次表面薄膜(subsurface thin film)包括低-層間介電質(interlayer dielectric；ILD)層及銅內連線層。可以飛秒雷射劃線製程將水可溶解的材料、鈍化層及次表面薄膜圖案化，以暴露介於IC之間的矽基板區域。在以進行基板蝕刻的蝕刻腔室進行原位電漿蝕刻之前，可以電漿沉積之聚合物遮罩材料來增加水可溶解的材料之厚度。以深矽電漿蝕刻製程蝕穿矽基板，以裁切IC。接著在水中或在適於移除蝕刻聚合物殘留物的其它溶劑中，洗掉水可溶解層及原位沉積的聚合物遮罩材料。
茲描述分割基板的方法，各基板上具有複數個IC。在以下的描述中，為了描述本發明的示範實施例，提出了諸多特定細節，諸如飛秒雷射劃線及深矽電漿蝕刻條 件。然而，對於熟悉該技術領域之人士而言明顯的是，在沒有該些特定細節時，亦能實施本發明的實施例。在其它實例中，未詳細描述已知的態樣，如IC製造、基板薄化、捲黏(taping)等，以避免對本發明的實施例造成不必要的混淆。在本說明書中提及「一實施例(an embodiment)」時意指參照該實施例所述之特定的特徵、結構、材料或特性被包含在本發明的至少一個實施例中。因此，在本說明書的各處中出現詞語「在一實施例中」時，並不必然參照到本發明的相同實施例。進一步，可在一或多個的實施例中以任何適當的方式結合特定的特徵、結構、材料或特性。並且，應理解到圖式中所顯示的多個示範實施例僅為了說明而呈現，並不一定依照比例繪製。
術語「耦接(coupled)」與「連接(connected)」和該等術語之衍生詞可在本文中用來描述組件間的結構關係。應理解該等術語彼此非同義詞。更確切而言，在特定實施例中，「連接」可用以指示兩個或兩個以上元件彼此為直接物理接觸或電氣接觸。「耦接」可用以指示兩個或兩個以上元件彼此為直接或間接(二者間有其他***元件)物理或電氣接觸，及/或兩個或兩個以上元件為互相合作或相互作用(例如，呈因果關係)。
本文使用的術語「之上(over)」、「之下(under)」、「之間(between)」與「上(on)」係意指一個材料層相對於其它材料層的相對位置。因此，例如，設置在另一層之上或 之下的一個層可以直接地接觸其它層或可以具有一或多個中間層。再者，設置在兩個層之間的一個層可以直接地接觸該兩個層或可以具有一或多個中間層。相對地，位在第二層「上」的第一層意指第一層接觸第二層。此外，一個層相對於其它層的相對位置係在假設操作是相對於基板來執行下所提供，而不需考量基板的絕對方位。
通常，本文所描述的是混合式基板或基板分割製程，基板分割製程涉及初始雷射劃線及用於晶粒裁切的後續電漿蝕刻，基板分割製程以蝕刻遮罩實施，蝕刻遮罩包括經電漿沉積的材料層。就遮罩層的電漿沉積及用於裁切之基板的電漿蝕刻由相同的電漿腔室執行或發生於相同的電漿腔室中之某些實施例而言，遮罩層的電漿沉積在本文中稱為「原位(in-situ)」，而非由電漿蝕刻腔室形成的遮罩材料則稱為「異位(ex-situ)」。雷射劃線製程可被用來乾淨地移除至少部份厚度的未圖案化(即，披覆(blanket))遮罩層、鈍化層及次表面薄膜元件層。接著可隨著基板的暴露或部份剝蝕而終止雷射蝕刻製程。接著可利用混合式分割製程的電漿蝕刻部分來蝕刻穿過基板的主體，例如穿過主體單晶矽，以進行晶片的裁切或分割。
根據本發明之一實施例，飛秒雷射劃線及電漿蝕刻的結合可用來將半導體基板分割為個別的或經裁切的IC。在一個實施例中，若不完全是的話，飛秒雷射劃線為實質上不平衡的製程(non-equilibrium process)。舉例而 言，基於飛秒的(femtosecond-based)雷射劃線之定位處可伴隨著可忽略的熱破壞區。在一實施例中，雷射劃線可用來裁切具有超低膜(即，具有低於3.0的介電常數)的IC。在一個實施例中，以雷射直寫可免除微影圖案化操作，容許非光敏性的遮蔽材料，且實施基於電漿蝕刻的分割處理僅需非常低的成本來劃分基板。在一個實施例中，可於電漿蝕刻腔室中使用直通矽穿孔(through silicon via；TSV)-型蝕刻來完成分割製程；TSV-型蝕刻將與電漿沉積在IC的頂側上之實質上相同的材料沉積於溝槽的側壁上，以作為蝕刻遮罩。
第1A圖為繪示根據本發明之一實施例，以經電漿沉積遮罩材料進行混合式雷射剝蝕-電漿蝕刻裁切方法的流程圖，經電漿沉積遮罩材料在雷射劃線之前形成。第4A至4D圖繪示根據本發明之一實施例，對應方法100中之操作的基板406之剖面圖，基板406包括第一及第二IC425、426。
方法100開始於接收基板，基板具有IC形成於其上。請參見第4A圖，基板406可由適於承受形成於其上之薄膜元件層之製造製程的任何材料所組成。舉例而言，在一個實施例中，基板406為IV族系材料，例如，但不限於，單晶矽、鍺或矽/鍺。在另一實施例中，基板406為III-V族材料，如，在發光二極體(LED)製造中所使用的III-V族材料基板。在元件製造期間，基板406典型為600 μm至800 μm厚，但如第4A圖所示，將基板406薄化 成50 μm至100 μm，並現由載體411支撐薄化後的基板，載體411可以是，例如，支撐帶(backing tape)410，支撐帶410伸展跨越框架(未繪示)並藉由晶粒附著膜(die attach film；DAF)408黏附至基板的背側。
在多個實施例中，第一及第二IC 425、426包括在矽基板406中製造且包裝於介電堆疊中之記憶體元件或互補金氧半導體(complimentary metal-oxide-semiconductor；CMOS)電晶體。在該等元件或電晶體上方及周圍介電層中可形成複數個金屬內連線，且金屬內連線可用來電氣耦接該等元件或電晶體以形成IC 425、426。組成切割道427之材料可與用於形成IC 425、426之彼等材料相似或相同。舉例而言，切割道427可包括介電材料、半導體材料及金屬化的薄膜層。在一個實施例中，切割道427包括與IC 425、426類似的測試元件。切割道427的寬度可為10 μm至100 μm之間的任何寬度。
於操作102，包括經電漿沉積層的遮罩402形成於基板406上，覆蓋IC 425、426及介於IC 425、426之間的切割道427。在一實施例中，形成遮罩402之步驟包括下列步驟：將聚合物電漿沉積於基板上。就某些原位實施例而言，其中電漿蝕刻為具有複數個連續的蝕刻及沉積循環的深溝槽蝕刻製程，在蝕刻操作105期間的各沉積循環沉積額外量的聚合物，所述聚合物與遮蔽操作102期間所形成的聚合物實質上相同。然而，不同於典型的 深溝槽蝕刻製程(伴隨著以微影方式界定的光阻遮罩所進行，且在蝕刻期間不會於非垂直(如，水平)表面上動態地累積聚合物)，操作102之電漿沉積可用來取代光阻遮罩，且因此在基板蝕刻開始之前持續進行足夠的時間，以將聚合物保護層累積於IC 425、426的水平表面(如，頂表面)上。
依據此實施例，遮罩402可僅由操作102中形成之經電漿沉積聚合物層所構成，或者，如第4A圖中之虛線所示，遮罩402包括多個可區別的材料層402A及402B，其中至少一者為操作102中所形成之經電漿沉積聚合物層，而另一者為操作101(第1A圖)中所形成之異位遮罩材料。就此等多層的實施例而言，經電漿沉積聚合物層可與IC 425、426的頂表面接觸(即，經沉積聚合物層為402A)，或設置於下方遮罩材料上(即，經沉積聚合物層為402B)。不像其它習用的遮蔽材料(如光阻劑、諸如二氧化矽或半矽氧烷(silsesquioxane)等無機介電質硬遮罩)，包括經電漿沉積聚合物之遮罩可容易地移除而不會損壞下方鈍化層(通常為聚亞醯胺(PI))及/或凸塊(通常為銅)。因此，遮罩402具有足夠的厚度以在電漿蝕刻製程後倖存(儘管可能非常接近耗盡)，保護平整的銅凸塊免於受損、氧化或受汙染(若暴露於基板蝕刻電漿的話)。
在一個多層的遮罩之實施例中，方法100包括異位遮罩形成操作101，遮罩402包括設置於IC 425、426上之水可溶解的材料。對這樣的實施例而言，可在電漿沉積 聚合物材料之前或之後施加水可溶解的材料，以各自使水可溶解的材料設置在操作102中所形成的經電漿沉積聚合物層之下方或上方。因此，對照第4A圖，在第一實施例中，遮罩層402A為水可溶解的材料，而遮罩層402B為原位經電漿沉積聚合物遮罩材料。對這樣的實施例而言，水可溶解層的存在可於後續雷射劃線期間為IC425、426的頂表面提供保護，及/或與遮罩一起協助移除製程。在第二實施例中，遮罩層402A為原位經電漿沉積聚合物遮罩材料，而遮罩層402B為水可溶解的材料。
在一實施例中，水可溶解的遮罩層在至少60℃下為熱穩定的，較佳是在100℃下為穩定的，且理想是在120℃下為穩定的，以避免在材料溫度將升高之後續電漿蝕刻製程期間過度交聯。通常，過度交聯會不利地影響材料的溶解度，使後-蝕刻移除更難進行。依據此實施例，可以濕式施加水可溶解層，或以乾膜層疊方式施加水可溶解層。就任一施加模式來說，示範性材料包括以下至少一者：聚(乙烯醇)、聚(丙烯酸)、聚(甲基丙烯酸)、聚(丙烯醯胺)或聚(氧化乙烯)，以及同樣易於獲得的許多其它水可溶解的材料。用於層疊的乾膜可僅包括水可溶解的材料，或可進一步包括黏著層，黏著層也可是水可溶解的或是水不可溶解的。在一特定的實施例中，乾膜包括在UV照射後會減少黏著鍵結強度的UV敏感性黏著層。這樣的UV暴露可於後續的電漿切割道蝕刻期間發生。
第2圖為繪示根據本發明之一實施例，於操作101進行，用於將水可溶解的異位遮罩層旋轉塗佈至待切割基板上的方法200之流程圖。方法200起始於將基板載入旋轉塗佈系統上，或移送進入整合平台的旋轉塗佈模組。於操作204，將水可溶解的聚合物之水性溶液旋塗於基板406之上。就本發明而言，水性溶液的設計受限於最大膜厚度，且需考量熱穩定性。在切割道中，遮罩402，且特別是水可溶解層的最大厚度受限於雷射藉由剝蝕來透過遮罩進行圖案化的能力。遮罩402可比IC 425、426厚的多，及/或在未藉由剝蝕形成切割道圖案時，遮罩402可比切割道427的邊緣厚的多。
第5A圖繪示根據本發明的實施例，經電漿沉積聚合物遮罩層402B施加於水可溶解的遮罩層402A上，且水可溶解的遮罩層402A接觸IC 426的頂表面及切割道427之放大剖面圖500。如第5A圖所示，基板406具有頂表面503，薄膜元件層形成在頂表面503上，且頂表面503與底表面502相對，底表面502作為與DAF 408(第4A圖)的介面。通常，薄膜元件層材料可包括，但不限於，有機材料(如，聚合物)、金屬，或諸如二氧化矽及氮化矽之無機介電質。第5圖所繪示的示範性薄膜元件層包括二氧化矽層504、氮化矽層505、銅內連線層508，加上設置於這些層之間的低-(如，低於3.5)或超低-(如，低於3.0)的層間介電質層(ILD)，如，碳摻雜的氧化物(carbon doped oxide；CDO)。IC 426的頂表面包括典 型為銅的凸塊512，典型為聚亞醯胺(PI)或類似聚合物的鈍化層511圍繞凸塊512。因此凸塊512及鈍化層511構成IC的頂表面，而薄膜元件層形成次表面IC層。凸塊512自鈍化層511的頂表面延伸達凸塊高度HB ，於示範性實施例中，凸塊高度HB 介於10 μm與50 μm之間。
切割道中之遮罩402的最大厚度，Tmax ，通常為雷射功率及光學轉換效率的函數，光學轉換效率與雷射波長有關。由於Tmax 與切割道427有關，可設計切割道特徵表面形貌、切割道寬度及施加水可溶解層的方法以達到期望的Tmax 。在特定實施例中，由於較厚的蝕刻遮罩需要多次雷射通過，遮罩402具有小於30 μm的切割道厚度Tmax ，且有利地小於20 μm。
遮罩402的最小厚度為後續電漿蝕刻(如，第1圖中的操作105)可達成之選擇性的函數。用於旋轉塗佈操作204的旋轉及分配參數可僅具有小的製程窗，其中切割道處的Tmax 維持在20 μm以下，同時以最小遮罩厚度Tmin 覆蓋凸塊(於一實施例中，凸塊具有至少50 μm的高度HB )的頂表面，厚度Tmin 為對水可溶解的遮罩材料層之蝕刻選擇性的函數。舉例而言，已發現就本文他處所述之示範性矽電漿蝕刻製程而言，聚(乙烯醇)(PVA)可對將近1：20(PVA：矽)的蝕刻速率選擇性提供介於1 μm/min與1.5 μm/min之間的蝕刻速率。因此，可藉由電漿蝕刻深度DE 來決定IC的頂部凸塊表面上之最小厚度(如，第5圖中的Tmin )，電漿蝕刻深度DE 同時為基板厚度TSub 和雷射劃線深度DL 二者的函數。舉例而言，在DE 為至少50 μm的示範性實例中，Tmin 為至少3 μm，且可有利地為至少6 μm，以為DE 提供至少100 μm之足夠安全邊際。這樣的TMIN 值可能不會與TMAX 限制一致。
就水可溶解層的旋轉塗佈(第2圖，操作204)至低於TMAX 的厚度而在銅凸塊512的頂表面留下Tmin 遮罩厚度的實施例而言，Tmin 遮罩厚度不足以保護凸塊512度過整個後續電漿蝕刻期間(或甚至如第5A圖所示無法覆蓋整個凸塊512)，而原位經電漿沉積聚合物遮罩層402B可經沉積至足以達到保護凸塊512所必需之Tmin 的厚度。
接續旋轉塗佈方法200，於操作208，可例如於熱盤上乾燥水性溶液。應選擇乾燥溫度及時間，以避免過度交聯，過度交聯可能使後續遮罩移除變得困難。示範的乾燥溫度範圍取決於材料而介於60℃至150℃之間。舉例而言，已發現PVA在60℃仍可保持可溶性，而當溫度接近範圍上限的150℃時，變得更不可溶解。完成旋轉塗佈方法200，卸載基板或於真空中(in-vaccuo)移送基板至電漿蝕刻腔室進行第二遮罩材料的原位電漿沉積，或至雷射劃線模組(分別回到第1A圖所繪示之方法100，或第1B圖所繪示之方法150)。在特定實施例中，在水可溶解層具吸濕性時，真空中移送特別有利於避免遮罩於基板蝕刻期間分層。
回到第1A圖，就遮罩402僅包括經電漿沉積材料(略過操作101)或包括第二遮罩材料(如，於操作101形成之 水可溶解的材料層)的實施例而言，可以本案所屬技術領域中已知的方式進行聚合物材料的電漿沉積。就一個原位沉積之實施例而言，進行操作102的電漿沉積製程所使用的來源氣體及電漿條件，可實質上相同於後續基板蝕刻製程期間所利用之沉積循環期間所使用的來源氣體及電漿條件。示範性來源氣體包括氟碳化物，例如，但不限於，C4 F8 及C4 F6 ，以於基板表面上沉積Cx Fy 聚合物。或者，來源氣體可為氟化碳氫化合物(CHx Fy )，其中x及y可變化，且示範性實施例為CH2 F2 ，以於基板表面上沉積Cx Hy Fz 聚合物。取決於設計選擇，製程壓力及電漿功率二者皆可變化而作為來源氣體的函數，而較高的壓力可增加沉積率。示範性製程壓力範圍介於20 mTorr與200 mTorr之間。電漿功率可介於2 kW與6 kW之間的源(頂部)功率，且典型地不施加偏壓(底部)功率。
由於聚合物沉積是在蝕刻腔室內進行，所以基板溫度，且更特別地設置於基板上的任何水可溶解層，可維持在夠低的溫度以保持水可溶解的材料的水溶解度。在示範性實施例中，在操作102的聚合物電漿沉積期間，可透過冷卻至負10℃至負15℃的靜電夾具(electrostatic chuck；ESC)施加冷卻功率，以在整個電漿沉積製程期間將水可溶解的遮罩材料層維持在100℃以下的溫度，較佳地介於70℃與80℃之間。
通常，經電漿沉積聚合物將可提供介於1：20與1：30(聚合物：基板)之間的蝕刻選擇性。相較之下，為了 以光阻劑達到相似的蝕刻抗性，可能需要，例如，在超過150℃的溫度下進行硬烤(hard bake)，且這樣高的烘烤溫度對利用水可溶解層接觸IC 425、426的實施例而言可能是不利的(如，造成過度交聯)。因此，可藉由電漿蝕刻深度DE 來決定IC的頂部凸塊表面上之最小厚度(如，第5圖中的Tmin )，電漿蝕刻深度DE 同時為基板厚度TSub 和雷射劃線深度DL 二者的函數。在DE 為至少50 μm的示範性實例中，Tmin 為至少2 μm，且可有利地為至少4 μm，以為DE 提供至少100 μm之足夠安全邊際。取決於待進行之電漿蝕刻的持續時間(即，蝕刻深度DE )，遮蔽聚合物可經電漿沉積至10 μm或更高之厚度(Tmin )。理想而言，經電漿沉積聚合物的厚度可使該經電漿沉積聚合物在後續基板蝕刻製程期間幾乎完全耗盡，以簡化後-蝕刻遮罩移除。
就方法100而言，在以雷射劃線進行雷射劃線操作103之前，遮罩402(包括經電漿沉積層)未經圖案化，以雷射劃線進行雷射劃線操作103可藉由剝蝕設置於切割道427上之遮罩402(如，水可溶解層402A及經電漿沉積層402B)的部分來直接寫入劃割線。於方法100的操作103，並對應第4B圖，以雷射劃線製程進行剝蝕來圖案化遮罩402，雷射劃線製程可形成溝槽412、延伸次表面薄膜元件層，並暴露介於IC 425、426間之基板406的區域。因此，雷射劃線製程用來剝蝕最初形成於IC 425、426之間的切割道427的薄膜材料。根據本發明之一實 施例，如第4B圖所描繪，以基於雷射的劃線製程來圖案化遮罩402之步驟包括下列步驟：形成溝槽414，溝槽414部分進入IC 425、426間之基板406的區域。
在第5圖所繪示的示範性實施例中，依據鈍化層511與次表面薄膜元件層的厚度TF 及經電漿沉積聚合物遮罩材料與作為部分遮罩402(如，水可溶解層)之任何額外材料層的厚度Tmax ，雷射劃線深度DL 將近處於5 μm至50 μm深的範圍內，且有利地處於10 μm至20 μm深的範圍內。
在一實施例中，以具有飛秒範圍(即，10-15 秒)內之脈衝寬度(持續期間)的雷射(本文稱作飛秒雷射)來圖案化遮罩402。雷射參數選擇，如脈衝寬度，可為研發成功的雷射劃線及分割製程之關鍵，成功的雷射劃線及分割製程可最小化碎屑、微裂及分層，以達到乾淨的雷射劃線切割。飛秒範圍內的雷射脈衝寬度有利地減緩與較長脈衝寬度(如，皮秒或奈秒)有關的熱損壞問題。儘管不受限於理論，但就目前了解，飛秒能量源可避免因皮秒源而存在的低能量再耦合機制(low energy recoupling mechanism)，且相較於奈秒源可提供更大的熱不平衡性。在使用奈秒或皮秒雷射源的情況下，存在於切割道427中之多種薄膜元件層材料在光吸收性及剝蝕機制方面表現相當不同。舉例而言，諸如二氧化矽之介電層在正常情況下對所有市售之雷射波長均為基本透明。相反地，金屬、有機物(如，低-材料)及矽能夠非常容易地 耦合光子，尤其是基於奈秒或基於皮秒之雷射照射。若選擇非最佳雷射參數，則在涉及無機介電質、有機介電質、半導體或金屬中之兩者或兩者以上之堆疊結構中，切割道427的雷射照射可能不利地造成分層。舉例而言，穿透高帶隙能量介電質(諸如具有約9 eV帶隙之二氧化矽)而無可量測的吸收之雷射可能在下方的金屬層或矽層中被吸收，從而引起該金屬層或矽層之顯著汽化。汽化可產生高壓，而高壓有潛力造成嚴重的層間分層及微裂化。已證明基於飛秒之雷射照射製程可避免或減緩此等材料堆疊之此種微裂化或分層。
用於以基於飛秒雷射的製程之參數可經選擇，使得對無機及有機介電質、金屬及半導體而言，具有實質上相同的剝蝕特性。舉例而言，二氧化矽的吸收性/吸收率為非線性的，且可使二氧化矽的吸收性/吸收率與有機介電質、半導體及金屬的吸收性/吸收率更為一致。在一個實施例中，可使用高強度且具短脈衝寬度之基於飛秒的雷射製程來剝蝕薄膜層堆疊(包括二氧化矽層，及有機介電質、半導體或金屬中之一或多者)。根據本發明之一實施例，合適之基於飛秒的雷射製程之特性為：高峰值強度(照射度)，高峰值強度通常在不同材料中導致非線***互作用。在一個這樣的實施例中，飛秒雷射源具有將近在50飛秒至500飛秒之範圍內的脈衝寬度，而較佳地是在100飛秒至400飛秒的範圍內。
在某些實施例中，為了獲得寬帶或窄帶光發射光譜， 雷射發射可跨越可見光譜、紫外光(UV)，及/或紅外線(IR)光譜的任何組合。儘管是就飛秒雷射剝蝕而言，但某些波長可提供較其它波長更佳之效能。舉例而言，在一個實施例中，相較於具有較靠近或在IR範圍內之波長的基於飛秒的雷射製程而言，具有較靠近或在UV範圍內之波長的基於飛秒的雷射製程可提供更乾淨的剝蝕製程。在一個特定實施例中，適用於半導體基板或基板劃線之飛秒雷射是基於具有將近1570至200奈米之波長的雷射，儘管較佳是在540奈米至250奈米的範圍內。在一特定的實施例中，就具有小於或等於540奈米之波長的雷射而言，脈衝寬度小於或等於500飛秒。然而，在替代的實施例中，可使用雙雷射波長(如，IR雷射與UV雷射之組合)。
在一個實施例中，儘管焦點較有利地是在5 μm至10 μm之範圍內，但雷射及相關聯光學路徑在工作表面處提供將近3 μm至15 μm之範圍內的焦點。在工作表面處之空間光束輪廓可為單一模式(高斯)或具有光束形狀之頂帽輪廓(top-hat profile)。在一實施例中，儘管脈衝重複率較佳接近500 kHz至5 MHz之範圍內，但雷射源具有接近200 kHz至10 MHz範圍內之脈衝重複率。在一實施例中，儘管脈衝能量較佳在接近1 μJ至5 μJ之範圍內，但雷射源在工作表面處傳遞接近0.5 μJ至100 μJ之範圍內的脈衝能量。在一實施例中，儘管速度較佳接近600 mm/sec至2 m/sec之範圍內，但雷射劃線製程以接近300 mm/sec至5 m/sec之範圍內的速度沿工件表面執行。
劃線製程可僅單程執行或多程執行，但較有利地不超過2程。雷射可以給定之脈衝重複率施加於一系列單一脈衝中，或一系列脈衝爆發中。在實施例中，儘管在矽基板劃線/分割中在元件/矽介面處所量測之切口寬度較佳接近6 μm至10 μm之範圍內，但所產生雷射光束之切口寬度接近2 μm至15 μm之範圍內。
繼續進行第1及4C圖，將基板406暴露至電漿416，以於操作105蝕刻穿過遮罩402中的溝槽412來裁切IC 426。在示範性原位遮罩沉積實施例中，在與進行電漿遮罩沉積操作102的相同腔室中蝕刻基板。根據本發明之一實施例，如第4C圖所描繪，於操作105蝕刻基板406之步驟包括下列步驟：蝕刻以基於飛秒的雷射劃線製程所形成之溝槽412，以最終蝕刻穿過整個基板406。
在一個實施例中，蝕刻操作105需要直通穿孔蝕刻製程。舉例而言，在一個特定實施例中，基板406的材料之蝕刻速率大於每分鐘25 μm。可於電漿蝕刻操作105使用在高功率下操作的高密度電漿源。示範性功率範圍介於3 kW與6 kW之間，或更高。
在一示範實施例中，使用深度矽蝕刻(即，諸如直通矽穿孔(TSV)蝕刻)，在大於約40%之習用矽蝕刻速率之蝕刻速率下，蝕刻單晶矽基板或基板406，同時維持基本精確之剖面控制及實質上無扇形之側壁。可透過施加冷卻功率來控制存在於遮罩402中的任何水可溶解的材料 層上之高功率的效應，冷卻功率可透過冷卻至負10℃至負15℃的靜電夾具(ESC)來施加，以在整個電漿蝕刻製程期間將水可溶解的遮罩材料層維持在100℃以下的溫度，較佳地介於70℃與80℃之間。在這樣的溫度下可有利地維持水溶性。
在一個特定實施例中，電漿蝕刻操作105進一步需要複數個保護性聚合物沉積循環隨著時間***複數個蝕刻循環之間。沉積時間對蝕刻時間的比例典型為1：1至1：1.4。舉例而言，蝕刻製程可具有持續時間達250 ms至750 ms之間的沉積循環及持續時間達250 ms至750 ms之間的蝕刻循環。如第4C圖所繪示，隨著這樣的沉積時間對蝕刻時間比例，聚合物將僅累積在諸如溝槽側壁等垂直表面上，而在操作102沉積於水平表面上的聚合物遮罩材料會在基板蝕刻操作105期間消耗或侵蝕。在沉積與蝕刻循環之間，可以沉積製程化學物質替換用於示範性矽蝕刻實施例的蝕刻製程化學物質(例如，利用SF6 者)，沉積製程化學物質利用聚合物化之氟碳化物(Cx Fy )氣體，例如，但不限於，C4 F6 或C4 F8 或氟化碳氫化合物(CHx Fy ，其中x>1)。在一個這樣的實施例中，聚合物化之氣體化學物質與用於遮蔽操作102的聚合物化之氣體化學物質相同。舉例而言，如第4C圖所繪示，當於操作102將聚合物遮罩層402B形成在IC的頂部水平表面上時，蝕刻操作105將相同的聚合物遮罩層402B形成在經蝕刻溝槽的側壁上，並且也蝕刻掉聚合物遮罩層402B (如圖所示較第4A圖中的聚合物遮罩層402B更薄)。如本案所屬技術領域中所知，可進一步改變蝕刻及沉積循環之間的製程壓力，以有助於各特定的循環。
於操作107，藉由移除遮罩402(包括經原位沉積的層)來完成方法300。在一實施例中，以水洗掉水可溶解的遮罩層，例如以加壓噴射的去離子水或透過浸入周圍溫度或加熱過的水浴中。在替代的實施例中，可以本案所屬技術領域中已知對移除蝕刻聚合物有效的水性溶劑溶液洗掉遮罩402。如進一步繪示於第4D圖，電漿裁切操作105或操作107的遮罩移除製程可進一步圖案化晶粒附著膜408，暴露出支撐帶410的頂部。
第1B圖為根據本發明之一實施例，以操作102形成之經電漿沉積的遮罩材料進行之混合式雷射剝蝕-電漿蝕刻裁切方法150的流程圖，操作102接續雷射劃線操作103之後。第5B圖繪示根據本發明的實施例，接續雷射劃線之後施加於水可溶解的遮罩上之經電漿沉積聚合物遮罩的剖面圖550。就實行方法150的實施例而言，異位遮罩材料層(如，第5B圖的層402A)可作為污染保護層，也可作為具有足夠高的縱橫比(AR)之經剝蝕溝槽的基礎，足夠高的縱橫比(AR)使IC的頂表面與暴露出基板的經雷射劃線溝槽的底表面之間的經電漿沉積聚合物厚度有顯著差異。經電漿沉積聚合物的此差異接著使突破性蝕刻能自溝槽底部清除沉積聚合物，同時留下足夠的沉積聚合物來遮蔽IC。
在第1B圖所繪示的示範實施例中，於操作101，可藉由先前描述的任何技術形成異位遮罩(如，水可溶解的材料或本文他處所描述的任何材料)。在一特定的實施例中，將PVA旋轉塗佈於基板之上達到介於2μm與12 μm之間的厚度。於操作103，如先前於第1A圖的文字敘述所描述般，藉由雷射隨著切割道427中的薄膜元件層504、505、506、507、508及511一起剝蝕異位遮罩層。
經劃線溝槽的縱橫比(aspect ratio；AR)為經雷射劃線的深度DL 除以溝槽412寬度。就溝槽寬度介於6 μm至10 μm的示範性實施例而言，AR可為1.5：1與5：1之間的任意比例。繼續進行第1B圖，於操作102，將基板載入蝕刻腔室，且實質上如本文他處所述般進行聚合物的原位電漿沉積。參見第5B圖，劃線後溝槽的AR使凸塊512的頂表面處之經電漿沉積聚合物的厚度(Tmin )與經雷射劃線溝槽412的底表面處之經電漿沉積聚合物的厚度(Tbarrier )之間有顯著的差異。經電漿沉積聚合物的此差異(Tmin -Tbarrier )接著使突破性蝕刻能自溝槽底部清除沉積聚合物，同時在溝槽外保留足夠的沉積聚合物來遮蔽IC。在電漿沉積操作102沉積3 μm的Tmin 之示範性實施例中，Tbarrier 小於0.5 μm。
繼續進行方法150，於操作105，電漿蝕刻基板(如，在與進行遮罩沉積操作102的相同腔室中)，首先以聚合物突破來清除沉積於劃線後溝槽中的聚合物(不清除沉積於溝槽外的較厚聚合物層)，接著進行基板蝕刻，基板 蝕刻可利用本文他處就方法100所描述之任何技術及條件。在一實施例中，聚合物突破步驟所需要的偏壓功率高於主要蝕刻/沉積次序非等向性蝕刻製程期間所應用的偏壓功率。
第1C圖為繪示根據本發明之一實施例，具有經電漿沉積之遮罩材料的混合式雷射剝蝕-電漿蝕刻裁切方法190的流程圖，經電漿沉積之遮罩材料隨著基板的蝕刻而動態地形成。於操作101，可藉由先前所述之任何技術形成異位遮罩(如，水可溶解的材料或本文他處所述之任何材料)。在一特定的實施例中，將PVA旋轉塗佈於基板之上達到介於2μm與12 μm之間的厚度。於操作103，如先前於第1A圖的文字敘述所描述般，藉由雷射隨著切割道427中的薄膜元件層504、505、506、507、508及511一起剝蝕異位遮罩。
繼續進行第1C圖，於操作105，將基板載入蝕刻腔室並電漿蝕刻基板。作為第1A至1B圖所繪示之蝕刻前聚合物沉積技術(如，前雷射劃線遮罩沉積及後雷射劃線遮罩沉積二者)的替代方案，可隨著操作105期間的基板蝕刻進行而動態地沉積聚合物遮罩(如，第4C圖中的層402B)。此即刻原位沉積的遮罩可以些微降低基板蝕刻速率的代價，達成高縱橫溝槽蝕刻，且對下方遮罩層402A(如，水可溶解的遮罩材料)具有非常高的選擇性。然而，因為不需要使基板多次進出蝕刻腔室，所以相較於方法100及150仍可增進產量。
基板蝕刻操作105通常利用類似於方法100及150的文字敘述所描述之反覆的或循環的沉積/蝕刻製程(如，相同的來源氣體)。然而，在方法190的一個實施例中，以沉積循環(而不是蝕刻循環)開始操作105。在進一步的實施例中，沉積時間對蝕刻時間的比例相對較高(如，沉積時間：蝕刻時間的比例大於1：1且特別介於1.2：1與2：1之間)。舉例而言，在沉積時間為400至500 ms且蝕刻時間為300 ms的一個示範性實施例中，在銅凸塊512上僅有2 μm的Tmin 之水可溶解的遮罩可在100 μm深度DE (如，50：1之選擇性)之蝕刻後倖存。並且，在循環的沉積/蝕刻製程中，各蝕刻步驟典型分為兩個次步驟，其中第一次蝕刻步驟為指向性蝕刻(directional etch)，以藉由施加100至200 W的偏壓功率來蝕刻溝槽底部上的沉積聚合物及矽，且第二次蝕刻步驟為等向性蝕刻(isotropic etch)，以在不施加偏壓功率的情況下等向地蝕刻聚合物及矽。在固定的沉積對蝕刻時間比例下，也可調整第一次蝕刻步驟時間對第二次蝕刻步驟時間的比例，以更好控制晶圓的頂部表面之遮罩層的消耗。
也應注意的是，就包括水可溶解層的遮罩實施例而言，旋轉塗佈方法200可在背側研磨(backside grind；BSG)之前或之後進行。由於一般對具有750 μm之習用厚度的基板而言，旋轉塗佈為成熟的技術，所以旋轉塗佈方法200可有利地在背側研磨之前進行。然而，在替代的方式中，旋轉塗佈方法200在背側研磨之後進行，例如， 藉由將薄基板及帶狀框架二者支撐於可旋轉夾具上。
第3圖為繪示方法300的流程圖，方法300用以在晶圓薄化之前將水可溶解層施加至待分割基板。方法300起始於接收經凸塊化並鈍化之基板。於操作304，形成水可溶解的遮罩層(如，遮罩層402A)。操作304可能因此需要進行如本文他處所述之旋轉塗佈方法200。於操作360，將前側帶形成於水可溶解的遮罩層之上。可將任何習用的前側帶，例如但不限於，UV-帶，施加於水可溶解的遮罩層之上。於操作370，可例如，藉由研磨第5圖所繪示之基板406的底表面501，以自背側薄化基板。於操作375，將背側支撐件411加到經薄化之基板。舉例而言，可施加背側帶410並接著移除前側帶，以暴露水可溶解的遮罩層。根據本發明之一實施例，方法300接著回到操作103(第1圖)，以完成方法100。
可配置單一製程工具600來執行混合式雷射剝蝕-電漿蝕刻裁切製程100中的多個或全部操作。舉例而言，第6圖繪示根據本發明之一實施例之叢集工具606的方塊圖，叢集工具606耦接雷射劃線裝置610，雷射劃線裝置610用於基板的雷射及電漿分割。請參見第6圖，叢集工具606耦接工廠介面602(factory interface；FI)，工廠介面602具有複數個負載鎖定室604。工廠介面602可為合適的大氣埠(atmospheric port)，以作為外部製造設施與雷射劃線裝置610及叢集工具606之間的介面。工廠介面602可包括機器人，機器人具有手臂或刃以自 儲存單元(如，前開式傳送盒(front opening unified pod))移送基板(或基板載體)進入叢集工具606或雷射劃線裝置610或二者。
雷射劃線裝置610亦耦接FI 602。在一實施例中，雷射劃線裝置610包括飛秒雷射。飛秒雷射可用以進行混合式雷射及蝕刻裁切製程100的雷射剝蝕部分。在一個實施例中，雷射劃線裝置610也包括可移動的臺座，可移動的臺座經配置以相對於基於飛秒的雷射移動基板或基板(或基板載體)。在一個特定實施例中，飛秒雷射也可移動。
叢集工具606包括一或多個電漿蝕刻腔室608，電漿蝕刻腔室608藉由機器手臂移送腔室650耦接至FI，機器手臂移送腔室650罩住用於真空中移送基板的機器手臂。電漿蝕刻腔室608適於進行混合式雷射及蝕刻裁切製程100的電漿蝕刻部分也適於沉積聚合物遮罩於基板上。在一個示範性實施例中，電漿蝕刻腔室608進一步耦接至SF6 氣體源及C4 F8 、C4 F6 或CH2 F2 源中之至少一者。儘管可購得其它合適的蝕刻系統，但在一個特定實施例中，一或多個電漿蝕刻腔室608為可自美國加州桑尼維爾市的應用材料股份有限公司獲得的Applied Centura® SilviaTM 蝕刻系統。在一實施例中，一個以上的電漿蝕刻腔室608可包括在整合平台600的叢集工具606部分中，以達到裁切或分割製程的高製造產量。
叢集工具606可包括適於執行混合式雷射剝蝕-電漿蝕 刻裁切製程100中的功能之其它腔室。在第6圖所繪示的示範性實施例中，濕式製程模組614耦接至機器手臂移送模組650，以在電漿蝕刻基板之後洗掉水可溶解的遮罩及/或經電漿沉積聚合物的殘留物。舉例而言，濕式製程模組614可包括加壓水霧噴射器或其它溶劑分配器。
在其他實施例中，沉積模組612可為旋轉塗佈模組，用以施加本文所述之水可溶解的遮罩層。作為旋轉塗佈模組，沉積模組612可包括可旋轉夾具，適於藉由真空夾持，或者，經薄化的基板固定在載體(例如，安裝在框架上的支撐帶)上。
第7圖繪示電腦系統700，於電腦系統700中可執行一組指令，指令可使機器執行本文所述之一或多種劃線方法，例如分析來自一標籤的反射光，以辨識至少一個微機器假影(micromachine artifact)。示例性電腦系統700包括處理器702、主記憶體704(如，唯讀記憶體(ROM)、快閃記憶體、動態隨機存取記憶體(DRAM)如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等等)、靜態記憶體706(如，快閃記憶體、靜態隨機存取記憶體(SRAM)等等)，及輔助記憶體718(如，資料儲存元件)，前述元件經由匯流排730彼此通訊。
處理器702表示一或多個通用處理元件，諸如微處理器、中央處理單元等等。更特定言之，處理器702可為複雜指令集計算(complex instruction set computing； CISC)微處理器、精簡指令集計算(reduced instruction set computing；RISC)微處理器、超長指令字集(very long instruction word；VLIW)微處理器等等。處理器702亦可為一或多個專用處理元件，諸如特殊應用積體電路(application specific integrated circuit；ASIC)、現場可程式化閘陣列(field programmable gate array；FPGA)、數位訊號處理器(digital signal processor；DSP)、網路處理器等等。處理器702經配置以執行處理邏輯726，處理邏輯726用於進行本文所述之操作及步驟。
電腦系統700可進一步包括網路介面元件708。電腦系統700亦可包括視訊顯示單元710(如，液晶顯示器(LCD)或陰極射線管(CRT))、文數輸入元件712(如，鍵盤)、游標控制元件714(如，滑鼠)，及訊號產生元件716(如，揚聲器)。
輔助記憶體718可包括機器可存取儲存媒體(或更具體而言，電腦可讀取儲存媒體)731，機器可存取儲存媒體731上可儲存一或多組指令(如，軟體722)，指令可實施本文所述方法或功能中之任何一或多者。在電腦系統700、主記憶體704及亦構成機器可讀取儲存媒體之處理器702執行軟體722期間，軟體722也可完全或至少部分地常駐於主記憶體704及/或處理器702內部。可進一步經由網路介面元件708透過網路720發送或接收軟體722。
機器可存取儲存媒體731也可用來儲存圖案識別演算 法、假影形狀數據、假影定位數據或粒子閃光(particle sparkle)數據。儘管在示範性實施例中將機器可存取儲存媒體731圖示為單個媒體，但術語「機器可讀取儲存媒體(machine-readable storage medium)」應被視為包括儲存一或多組指令之單個媒體或多個媒體(例如集中式或分散式資料庫，及/或相關聯之快取記憶體及伺服器)。術語「機器可讀取儲存媒體」亦應被視為包括能夠儲存或編碼由機器執行且使機器執行本發明之方法中任何一或多者之一組指令的任何媒體。因此，術語「機器可讀取儲存媒體」應被視為包括(但不限於)固態記憶體，及光學及磁性媒體。
因此，本文已揭露分割半導體基板的方法，各基板具有複數個IC。以上對本發明之解說性實施例的描述，包括在摘要中所描述者，並不意圖使此說明是詳盡的或會限制本發明於精確形式。儘管出於說明之目的本文描述了本發明的特定實施方式及實例，但如相關領域的習知技藝者所認知的，在本發明的範疇內可能有各種等效修飾。因此本發明之範疇完全由以下的申請專利範圍所決定，可根據已建立的申請專利範圍解讀理論來理解以下的申請專利範圍。
100、150、190、200、300‧‧‧方法
101、102、103、105、106、107、204、208、220‧‧‧操作
304、360、370、375‧‧‧操作
402‧‧‧遮罩
402A、402B‧‧‧材料層/遮罩層/聚合物層
406‧‧‧基板
408‧‧‧晶粒附著膜
410‧‧‧支撐帶
411‧‧‧載體
412、414‧‧‧溝槽
416‧‧‧電漿
425、426‧‧‧IC
427‧‧‧切割道
500‧‧‧剖面圖
502‧‧‧底表面
503‧‧‧頂表面
504‧‧‧二氧化矽層/薄膜元件層
505‧‧‧氮化矽層/薄膜元件層
506、507‧‧‧薄膜元件層
508‧‧‧銅內連線層/薄膜元件層
511‧‧‧鈍化層/薄膜元件層
512‧‧‧凸塊
550‧‧‧剖面圖
600‧‧‧製程工具
602‧‧‧工廠介面
604‧‧‧負載鎖定室
606‧‧‧叢集工具
608‧‧‧電漿蝕刻腔室
610‧‧‧雷射劃線裝置
612‧‧‧沉積模組
614‧‧‧濕式製程模組
650‧‧‧機器手臂移送腔室
700‧‧‧電腦系統
702‧‧‧處理器
704‧‧‧主記憶體
706‧‧‧靜態記憶體
708‧‧‧網路介面元件
710‧‧‧視訊顯示單元
712‧‧‧文數輸入元件
714‧‧‧游標控制元件
716‧‧‧訊號產生元件
718‧‧‧輔助記憶體
720‧‧‧網路
722‧‧‧軟體
726‧‧‧處理邏輯
730‧‧‧匯流排
731‧‧‧機器可存取儲存媒體
本發明的實施例以示例而非限制的方式繪示於隨附圖式的圖中，其中：第1A圖為根據本發明之一實施例，以經電漿沉積之遮罩材料進行之混合式雷射剝蝕-電漿蝕刻裁切方法的流程圖，其中經電漿沉積之遮罩材料是在雷射劃線之前形成；第1B圖為根據本發明之一實施例，以經電漿沉積之遮罩材料進行之混合式雷射剝蝕-電漿蝕刻裁切方法的流程圖，其中經電漿沉積之遮罩材料是接續雷射劃線之後形成；第1C圖為根據本發明之一實施例，以經電漿沉積之遮罩材料進行之混合式雷射剝蝕-電漿蝕刻裁切方法的流程圖，其中經電漿沉積之遮罩材料是動態地伴隨著基板的蝕刻而形成；第2圖為根據本發明之一實施例，施加水可溶解的遮罩層作為異位遮罩之方法的流程圖；第3圖為根據本發明之一實施例，施加水可溶解的遮罩層至基板之方法的流程圖，基板在晶圓薄化之前被切割；第4A圖繪示根據本發明之一實施例，對應第1A圖所繪示之分割方法的操作102之半導體基板的剖面圖，半導體基板包括複數個IC； 第4B圖繪示根據本發明之一實施例，對應第1A圖所繪示之分割方法的操作103之半導體基板的剖面圖，半導體基板包括複數個IC；第4C圖繪示根據本發明之一實施例，對應第1A圖所繪示之分割方法的操作105之半導體基板的剖面圖，半導體基板包括複數個IC；第4D圖繪示根據本發明之一實施例，對應第1A圖所繪示之分割方法的操作107之半導體基板的剖面圖，半導體基板包括複數個IC；第5A圖繪示根據本發明的實施例，在雷射劃線之前施加於水可溶解的遮罩上之經電漿沉積聚合物遮罩的剖面圖；第5B圖繪示根據本發明的實施例，接續雷射劃線之後施加於水可溶解的遮罩上之經電漿沉積聚合物遮罩的剖面圖；第6圖繪示根據本發明之一實施例，用於雷射及電漿分割基板之整合平台佈局的方塊圖，該整合平台佈局具有整合的濕潤站用於遮罩移除；以及第7圖繪示根據本發明之一實施例，示範性電腦系統的方塊圖，示範性電腦系統控制本文所述之遮蔽、雷射劃線、電漿分割方法中的一或多個的操作之自動的效能。
100‧‧‧方法
101、102、103、105、107‧‧‧操作

Claims (29)

  1. 一種分割一基板的方法，該基板包含複數個IC，該方法包含下列步驟：將一遮罩形成於該基板上，該遮罩覆蓋並保護該等IC；以一雷射劃線製程圖案化該遮罩厚度的至少一部分，以提供帶有多個溝槽之一經圖案化遮罩，暴露出介於該等IC之間的該基板之區域；以及透過該經圖案化遮罩中之該等溝槽，電漿蝕刻該基板，以裁切該等IC，其中形成該遮罩之步驟進一步包含下列步驟：將一聚合物電漿沉積於該基板上，其中形成該遮罩之步驟進一步包含下列步驟：藉由在電漿沉積該聚合物層之前旋轉塗佈該第二遮罩材料以施加一第二遮罩材料層，該第二遮罩材料層之該旋轉塗佈步驟在該IC上之一銅凸塊的一頂表面留下一遮罩厚度，該遮罩厚度不足以在整個該電漿蝕刻步驟期間保護該凸塊，其中該第二遮罩材料層係一水溶性的聚合物，其中以一雷射劃線製程圖案化該遮罩的至少一部分之步驟進一步包含下列步驟：剝蝕該第二遮罩材料以形成該等溝槽，且其中蝕刻該半導體基板之步驟包含下列步驟：以一蝕刻製程蝕刻該等溝槽，於該蝕刻製程期間該水溶性的聚合物遮罩材料層維持在100℃以下。
  2. 如請求項1所述之方法，其中該電漿蝕刻之步驟進一步包含一深溝槽蝕刻製程，該深溝槽蝕刻製程包括複數個連續的蝕刻及沉積循環，各沉積循環沉積一額外量之該聚合物。
  3. 如請求項2所述之方法，其中電漿沉積該聚合物及電漿蝕刻該基板之步驟係由一相同的電漿腔室進行。
  4. 如請求項1所述之方法，其中電漿沉積該聚合物之步驟進一步包含下列步驟：於該IC上之一銅凸塊的一頂表面上建立一聚合物層。
  5. 如請求項4所述之方法，其中電漿沉積該聚合物層之步驟進一步包含下列步驟：將該基板暴露於一來源氣體之一電漿，該來源氣體包含C4 F8 、C4 F6 及CH2 F2 中之至少一者。
  6. 如請求項5所述之方法，其中電漿沉積該聚合物層之步驟進一步包含下列步驟：沉積該層達至少1微米之一厚度。
  7. 如請求項1所述之方法，其中形成一第二遮罩材料之步驟進一步包含下列步驟：形成聚(乙烯醇)、聚(丙烯 酸)、聚(甲基丙烯酸)、聚(丙烯醯胺)或聚(氧化乙烯)中之至少一者接觸該等IC之一鈍化層的該頂表面。
  8. 如請求項1所述之方法，其中以一雷射劃線製程圖案化該遮罩的至少一部分之步驟包含下列步驟：將一溝槽剝蝕進入該第二遮罩材料內，且其中在將該溝槽剝蝕進入該第二遮罩材料內之步驟後接續進行該聚合物層之該電漿沉積步驟。
  9. 如請求項8所述之方法，其中該電漿蝕刻步驟進一步包含一突破性蝕刻，該突破性蝕刻足以清除在剝蝕進入該第二遮罩材料內之該溝槽內所形成的經電漿沉積之一聚合物層，該突破性蝕刻不足以清除在該溝槽外所形成的經電漿沉積之一聚合物層。
  10. 如請求項1所述之方法，其中以該雷射劃線製程圖案化該遮罩之步驟包含下列步驟：使用一雷射，該雷射具有小於或等於540奈米之一波長，以及小於或等於400飛秒之一雷射脈衝寬度。
  11. 如請求項1所述之方法，進一步包含下列步驟：在電漿蝕刻該基板之後，以一水性溶液移除該遮罩。
  12. 一種分割一半導體基板的方法，該半導體基板包含 複數個IC，該方法包含下列步驟：於一矽基板上形成一水溶性的材料層，該水溶性的材料層覆蓋該基板之一區域，該區域將藉由該分割方法移除；於該矽基板上電漿沉積不同於該水溶性的材料層之一聚合物，該經電漿沉積聚合物覆蓋一銅凸塊於一IC上；以一飛秒雷射圖案化該水溶性的材料層，以暴露出介於該等IC之間的該矽基板之區域；以及蝕刻該矽基板之該等經暴露區域，以裁切該等IC。
  13. 如請求項12所述之方法，其中電漿沉積該聚合物層之步驟包含下列步驟：將該基板暴露於一來源氣體之一電漿，該來源氣體包含C4 F8 、C4 F6 或CH2 F2 中之至少一者，且其中蝕刻該矽基板之步驟包含下列步驟：將該基板暴露於複數個連續的蝕刻及沉積循環，各沉積循環將該基板暴露於一來源氣體之一電漿，該來源氣體包含C4 F8 、C4 F6 或CH2 F2 中之至少一者。
  14. 一種分割一基板的方法，該基板包含複數個IC，該方法包含下列步驟：將一遮罩形成於該基板上，該遮罩覆蓋並保護該等IC；以一雷射劃線製程圖案化該遮罩厚度的至少一部 分，以提供帶有多個溝槽之一經圖案化遮罩，暴露出介於該等IC之間的該基板之區域；以及透過該經圖案化遮罩中之該等溝槽，電漿蝕刻該基板，以裁切該等IC，其中形成該遮罩之步驟進一步包含下列步驟：將一聚合物電漿沉積於該基板上，其中形成該遮罩之步驟進一步包含下列步驟：藉由在電漿沉積該聚合物層之後旋轉塗佈該第二遮罩材料以施加一第二遮罩材料層，該第二遮罩材料層之該旋轉塗佈步驟提供置於一IC上之一銅凸塊的一頂表面上之一第二遮罩材料層厚度，在缺乏經電漿沉積之該聚合物層的情況下，該第二遮罩材料層厚度不足以在整個該電漿蝕刻步驟期間保護下方的經沉積聚合物層，其中該第二遮罩材料層係一水溶性的聚合物，其中以一雷射劃線製程圖案化該遮罩的至少一部分之步驟進一步包含下列步驟：剝蝕該第二遮罩材料以形成該等溝槽，且其中蝕刻該半導體基板之步驟包含下列步驟：以一蝕刻製程蝕刻該等溝槽，於該蝕刻製程期間該水溶性的聚合物遮罩材料層維持在100℃以下。
  15. 如請求項14所述之方法，其中該電漿蝕刻之步驟進一步包含一深溝槽蝕刻製程，該深溝槽蝕刻製程包括複數個連續的蝕刻及沉積循環，各沉積循環沉積一額外量之該聚合物。
  16. 如請求項15所述之方法，其中電漿沉積該聚合物及電漿蝕刻該基板之步驟係由一相同的電漿腔室進行。
  17. 如請求項14所述之方法，其中電漿沉積該聚合物之步驟進一步包含下列步驟：於該IC上之一銅凸塊的一頂表面上建立一層該聚合物。
  18. 如請求項17所述之方法，其中電漿沉積該聚合物層之步驟進一步包含下列步驟：將該基板暴露於一來源氣體之一電漿，該來源氣體包含C4 F8 、C4 F6 及CH2 F2 中之至少一者。
  19. 如請求項18所述之方法，其中電漿沉積該聚合物層之步驟進一步包含下列步驟：沉積該層達至少1微米之一厚度。
  20. 如請求項14所述之方法，其中形成一第二遮罩材料之步驟進一步包含下列步驟：形成聚(乙烯醇)、聚(丙烯酸)、聚(甲基丙烯酸)、聚(丙烯醯胺)或聚(氧化乙烯)中之至少一者。
  21. 如請求項14所述之方法，其中該旋轉塗佈與電漿沉積二者皆早於以一雷射劃線製程所進行之該遮罩的至少 一部分之該圖案化。
  22. 如請求項14所述之方法，其中以該雷射劃線製程圖案化該遮罩之步驟包含下列步驟：使用一雷射，該雷射具有小於或等於540奈米之一波長，以及小於或等於400飛秒之一雷射脈衝寬度。
  23. 如請求項14所述之方法，進一步包含下列步驟：在電漿蝕刻該基板之後，以一水性溶液移除該遮罩。
  24. 一種分割一基板的方法，該基板包含複數個IC，該方法包含下列步驟：將一遮罩形成於該基板上，該遮罩覆蓋並保護該等IC；以一雷射劃線製程圖案化該遮罩厚度的至少一部分，以提供帶有多個溝槽之一經圖案化遮罩，暴露出介於該等IC之間的該基板之區域；以及透過該經圖案化遮罩中之該等溝槽，電漿蝕刻該基板，以裁切該等IC，其中形成該遮罩之步驟包含下列步驟：旋轉塗佈一第一遮罩材料，接著電漿沉積一聚合物層作為一第二遮罩材料，該第一遮罩材料層之該旋轉塗佈步驟在該IC上之一銅凸塊的一頂表面留下一遮罩厚度，該遮罩厚度不足以在整個該電漿蝕刻步驟期間保護該凸塊。
  25. 如請求項24所述之方法，其中該電漿蝕刻之步驟進一步包含一深溝槽蝕刻製程，該深溝槽蝕刻製程包括複數個連續的蝕刻及沉積循環，各沉積循環沉積一額外量之該聚合物。
  26. 如請求項24所述之方法，其中電漿沉積該聚合物層之步驟包含下列步驟：將該基板暴露於一來源氣體之一電漿，該來源氣體包含C4 F8 、C4 F6 及CH2 F2 中之至少一者。
  27. 如請求項24所述之方法，其中電漿沉積該聚合物層之步驟包含下列步驟：沉積該層達至少1微米之一厚度。
  28. 如請求項24所述之方法，其中形成一第一遮罩材料之步驟包含下列步驟：形成聚(乙烯醇)、聚(丙烯酸)、聚(甲基丙烯酸)、聚(丙烯醯胺)或聚(氧化乙烯)中之至少一者接觸該等IC之一鈍化層的該頂表面。
  29. 如請求項24所述之方法，進一步包含下列步驟：在電漿蝕刻該基板之後，以一水性溶液移除該遮罩。
TW101119166A 2011-06-15 2012-05-29 用於使用雷射劃線和電漿蝕刻之元件裁切的原位沉積光罩層 TWI469843B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/160,973 US8598016B2 (en) 2011-06-15 2011-06-15 In-situ deposited mask layer for device singulation by laser scribing and plasma etch

Publications (2)

Publication Number Publication Date
TW201302362A TW201302362A (zh) 2013-01-16
TWI469843B true TWI469843B (zh) 2015-01-21

Family

ID=47353991

Family Applications (2)

Application Number Title Priority Date Filing Date
TW103117163A TWI520205B (zh) 2011-06-15 2012-05-29 用於使用雷射劃線和電漿蝕刻之元件裁切的原位沉積光罩層
TW101119166A TWI469843B (zh) 2011-06-15 2012-05-29 用於使用雷射劃線和電漿蝕刻之元件裁切的原位沉積光罩層

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW103117163A TWI520205B (zh) 2011-06-15 2012-05-29 用於使用雷射劃線和電漿蝕刻之元件裁切的原位沉積光罩層

Country Status (6)

Country Link
US (2) US8598016B2 (zh)
JP (2) JP2014523110A (zh)
KR (2) KR101463152B1 (zh)
CN (1) CN103608900A (zh)
TW (2) TWI520205B (zh)
WO (1) WO2012173759A2 (zh)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343365B2 (en) * 2011-03-14 2016-05-17 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9029242B2 (en) 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
US8598016B2 (en) 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US8557683B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8557682B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US8703581B2 (en) 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US8859397B2 (en) 2012-07-13 2014-10-14 Applied Materials, Inc. Method of coating water soluble mask for laser scribing and plasma etch
US8845854B2 (en) * 2012-07-13 2014-09-30 Applied Materials, Inc. Laser, plasma etch, and backside grind process for wafer dicing
US8993414B2 (en) * 2012-07-13 2015-03-31 Applied Materials, Inc. Laser scribing and plasma etch for high die break strength and clean sidewall
US9553021B2 (en) * 2012-09-03 2017-01-24 Infineon Technologies Ag Method for processing a wafer and method for dicing a wafer
US8980726B2 (en) * 2013-01-25 2015-03-17 Applied Materials, Inc. Substrate dicing by laser ablation and plasma etch damage removal for ultra-thin wafers
WO2014159464A1 (en) * 2013-03-14 2014-10-02 Applied Materials, Inc. Multi-layer mask including non-photodefinable laser energy absorbing layer for substrate dicing by laser and plasma etch
US20150011073A1 (en) * 2013-07-02 2015-01-08 Wei-Sheng Lei Laser scribing and plasma etch for high die break strength and smooth sidewall
US20150037915A1 (en) * 2013-07-31 2015-02-05 Wei-Sheng Lei Method and system for laser focus plane determination in a laser scribing process
WO2015023287A1 (en) * 2013-08-15 2015-02-19 Applied Materials, Inc. Method of coating water soluble mask for laser scribing and plasma etch
US9646951B2 (en) * 2013-12-10 2017-05-09 Semiconductor Components Industries, Llc Method of forming a semiconductor device and structure therefor
US8927393B1 (en) * 2014-01-29 2015-01-06 Applied Materials, Inc. Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
US9130030B1 (en) * 2014-03-07 2015-09-08 Applied Materials, Inc. Baking tool for improved wafer coating process
JP6101227B2 (ja) * 2014-03-17 2017-03-22 株式会社東芝 プラズマダイシング方法およびプラズマダイシング装置
US9076860B1 (en) * 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
US20150287638A1 (en) * 2014-04-04 2015-10-08 Jungrae Park Hybrid wafer dicing approach using collimated laser scribing process and plasma etch
US8932939B1 (en) * 2014-04-14 2015-01-13 Applied Materials, Inc. Water soluble mask formation by dry film lamination
US9472458B2 (en) 2014-06-04 2016-10-18 Semiconductor Components Industries, Llc Method of reducing residual contamination in singulated semiconductor die
KR101650076B1 (ko) * 2014-06-10 2016-08-22 한국미쯔보시다이아몬드공업(주) 취성 재료 기판의 가공방법
US9142459B1 (en) * 2014-06-30 2015-09-22 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with mask application by vacuum lamination
CN104384722A (zh) * 2014-10-28 2015-03-04 北京理工大学 一种基于n型掺杂的飞秒激光加工半导体的方法
DE102015100686A1 (de) * 2015-01-19 2016-07-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips und Halbleiterchip
JP6738591B2 (ja) 2015-03-13 2020-08-12 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび表面保護テープ
US9793129B2 (en) 2015-05-20 2017-10-17 Infineon Technologies Ag Segmented edge protection shield
EP3376526B1 (en) * 2015-11-09 2022-06-22 Furukawa Electric Co., Ltd. Method for manufacturing semiconductor chip, and mask-integrated surface protection tape used therein
JP6587911B2 (ja) * 2015-11-16 2019-10-09 株式会社ディスコ ウエーハの分割方法
JP6604476B2 (ja) * 2016-03-11 2019-11-13 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US9793132B1 (en) * 2016-05-13 2017-10-17 Applied Materials, Inc. Etch mask for hybrid laser scribing and plasma etch wafer singulation process
US9725302B1 (en) * 2016-08-25 2017-08-08 Applied Materials, Inc. Wafer processing equipment having exposable sensing layers
JP6899252B2 (ja) * 2017-05-10 2021-07-07 株式会社ディスコ 加工方法
JP7042437B2 (ja) 2017-09-07 2022-03-28 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
CN109904110B (zh) * 2017-12-08 2021-06-04 中芯长电半导体（江阴）有限公司 形成垂直孔的刻蚀方法及其结构
US11127599B2 (en) * 2018-01-12 2021-09-21 Applied Materials, Inc. Methods for etching a hardmask layer
JP6994646B2 (ja) * 2018-01-17 2022-01-14 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
TWI825080B (zh) * 2018-03-30 2023-12-11 日商琳得科股份有限公司 半導體晶片的製造方法
TWI741262B (zh) * 2018-06-04 2021-10-01 美商帕斯馬舍門有限責任公司 切割晶粒附接膜的方法
US10916474B2 (en) 2018-06-25 2021-02-09 Semiconductor Components Industries, Llc Method of reducing residual contamination in singulated semiconductor die
JP7109862B2 (ja) * 2018-07-10 2022-08-01 株式会社ディスコ 半導体ウェーハの加工方法
KR20200054389A (ko) 2018-11-09 2020-05-20 삼성전자주식회사 자기 기억 소자
US10886136B2 (en) * 2019-01-31 2021-01-05 Tokyo Electron Limited Method for processing substrates
CN109848565A (zh) * 2019-04-02 2019-06-07 西安交通大学 基于等离子体纳米结构辅助的飞秒激光纳米加工方法及***
US11476123B2 (en) * 2019-09-13 2022-10-18 Tokyo Electron Limited Etching method, plasma processing apparatus, and substrate processing system
JP7493400B2 (ja) 2019-09-13 2024-05-31 東京エレクトロン株式会社 エッチング方法、プラズマ処理装置、及び基板処理システム
US11239171B2 (en) 2019-11-07 2022-02-01 Samsung Electronics Co., Ltd. Semiconductor device and semiconductor package including the same
CN113178382A (zh) * 2020-12-30 2021-07-27 集美大学 一种晶圆级金刚石衬底的抛光方法和晶圆级金刚石衬底
US11705365B2 (en) * 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging
CN113649709A (zh) * 2021-08-16 2021-11-16 湖北三维半导体集成创新中心有限责任公司 晶圆切割方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2691794A (en) * 1954-01-28 1954-10-19 Alexander H Gonyea Clam opener
TW200949929A (en) * 2008-01-04 2009-12-01 Micron Technology Inc Method of etching a high aspect ratio contact
US7629228B2 (en) * 2004-08-02 2009-12-08 Panasonic Corporation Manufacturing method for semiconductor devices, and formation apparatus for semiconductor wafer dicing masks
US20100120230A1 (en) * 2007-08-07 2010-05-13 Grivna Gordon M Semiconductor die singulation method

Family Cites Families (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
JPS5868930A (ja) * 1981-10-20 1983-04-25 Fujitsu Ltd 半導体装置の製造方法
US4684437A (en) * 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
JPH0364758A (ja) * 1989-08-02 1991-03-20 Hitachi Ltd フォトレジスト剥離方法
JP3165304B2 (ja) * 1992-12-04 2001-05-14 株式会社半導体エネルギー研究所 半導体装置の作製方法及び半導体処理装置
EP0609809B8 (en) * 1993-02-01 2001-11-21 Canon Kabushiki Kaisha Liquid crystal display device
US6897100B2 (en) * 1993-11-05 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for processing semiconductor device apparatus for processing a semiconductor and apparatus for processing semiconductor device
US5656186A (en) * 1994-04-08 1997-08-12 The Regents Of The University Of Michigan Method for controlling configuration of laser induced breakdown and ablation
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
JPH1027971A (ja) 1996-07-10 1998-01-27 Nec Corp 有機薄膜多層配線基板の切断方法
ATE251341T1 (de) * 1996-08-01 2003-10-15 Surface Technology Systems Plc Verfahren zur ätzung von substraten
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2000294523A (ja) * 1999-04-01 2000-10-20 Sony Corp 半導体製造装置および半導体装置の製造方法
US6562698B2 (en) 1999-06-08 2003-05-13 Kulicke & Soffa Investments, Inc. Dual laser cutting of wafers
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
US6574250B2 (en) 2000-01-10 2003-06-03 Electro Scientific Industries, Inc. Laser system and method for processing a memory link with a burst of laser pulses having ultrashort pulse widths
US6383931B1 (en) 2000-02-11 2002-05-07 Lam Research Corporation Convertible hot edge ring to improve low-K dielectric etch
TW504425B (en) 2000-03-30 2002-10-01 Electro Scient Ind Inc Laser system and method for single pass micromachining of multilayer workpieces
US7050430B2 (en) 2000-06-09 2006-05-23 Broadcom Corporation Gigabit switch with fast filtering processor
JP2002016123A (ja) * 2000-06-29 2002-01-18 Hitachi Ltd 試料処理装置および処理方法
GB2386184B (en) 2000-07-12 2004-05-26 Electro Scient Ind Inc UV laser system and method for single pulse severing of IC fuses
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
JP4109823B2 (ja) 2000-10-10 2008-07-02 株式会社東芝 半導体装置の製造方法
JP2002141259A (ja) * 2000-10-30 2002-05-17 Sharp Corp 半導体装置の製法
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
WO2003028949A2 (en) 2001-10-01 2003-04-10 Xsil Technology Limited Method of machining substrates
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
JP4006994B2 (ja) 2001-12-18 2007-11-14 株式会社リコー 立体構造体の加工方法、立体形状品の製造方法及び立体構造体
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
WO2003071591A1 (fr) 2002-02-25 2003-08-28 Disco Corporation Procede de subdivision de plaquettes semi-conductrices
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
CN1663038A (zh) 2002-04-19 2005-08-31 Xsil技术有限公司 激光加工
JP4544811B2 (ja) * 2002-05-09 2010-09-15 大日本印刷株式会社 エレクトロルミネッセント素子の製造方法
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP2004090534A (ja) * 2002-09-02 2004-03-25 Tokyo Electron Ltd 基板の加工装置および加工方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20050023260A1 (en) 2003-01-10 2005-02-03 Shinya Takyu Semiconductor wafer dividing apparatus and semiconductor device manufacturing method
US20040157457A1 (en) * 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) * 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) * 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
JP2006248191A (ja) * 2005-03-14 2006-09-21 Asahi Kasei Chemicals Corp シート状あるいは円筒状の樹脂製印刷基材の製造方法
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
TWI295816B (en) * 2005-07-19 2008-04-11 Applied Materials Inc Hybrid pvd-cvd system
WO2007019487A2 (en) * 2005-08-05 2007-02-15 Reveo, Inc. Method and system for fabricating thin devices
US9138913B2 (en) 2005-09-08 2015-09-22 Imra America, Inc. Transparent material processing with an ultrashort pulse laser
US20070079866A1 (en) 2005-10-07 2007-04-12 Applied Materials, Inc. System and method for making an improved thin film solar cell interconnect
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
US8198566B2 (en) 2006-05-24 2012-06-12 Electro Scientific Industries, Inc. Laser processing of workpieces containing low-k dielectric material
US20070272666A1 (en) 2006-05-25 2007-11-29 O'brien James N Infrared laser wafer scribing using short pulses
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
KR101262386B1 (ko) 2006-09-25 2013-05-08 엘지이노텍 주식회사 질화물 반도체 발광소자의 제조 방법
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
KR101634970B1 (ko) 2007-05-18 2016-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
JP4488037B2 (ja) 2007-07-24 2010-06-23 パナソニック株式会社 半導体ウェハの処理方法
JP2009034694A (ja) 2007-07-31 2009-02-19 Disco Abrasive Syst Ltd レーザ加工方法
US8012857B2 (en) 2007-08-07 2011-09-06 Semiconductor Components Industries, Llc Semiconductor die singulation method
TW200935506A (en) 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
JP2009141276A (ja) * 2007-12-10 2009-06-25 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP2009260272A (ja) * 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
CN101990480A (zh) 2008-04-10 2011-03-23 应用材料股份有限公司 激光刻划平台与杂合书写策略
TWI368271B (en) * 2008-07-02 2012-07-11 Powertech Technology Inc Equipment and method for cutting big size wafer
KR101026010B1 (ko) 2008-08-13 2011-03-30 삼성전기주식회사 레이저 가공장치 및 레이저 가공방법
US8426250B2 (en) 2008-10-22 2013-04-23 Intel Corporation Laser-assisted chemical singulation of a wafer
JP2010165963A (ja) 2009-01-19 2010-07-29 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
US10307862B2 (en) 2009-03-27 2019-06-04 Electro Scientific Industries, Inc Laser micromachining with tailored bursts of short laser pulses
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8598016B2 (en) 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US8557683B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8703581B2 (en) 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US8557682B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US8845854B2 (en) * 2012-07-13 2014-09-30 Applied Materials, Inc. Laser, plasma etch, and backside grind process for wafer dicing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2691794A (en) * 1954-01-28 1954-10-19 Alexander H Gonyea Clam opener
US7629228B2 (en) * 2004-08-02 2009-12-08 Panasonic Corporation Manufacturing method for semiconductor devices, and formation apparatus for semiconductor wafer dicing masks
US20100120230A1 (en) * 2007-08-07 2010-05-13 Grivna Gordon M Semiconductor die singulation method
TW200949929A (en) * 2008-01-04 2009-12-01 Micron Technology Inc Method of etching a high aspect ratio contact

Also Published As

Publication number Publication date
KR101463152B1 (ko) 2014-11-20
WO2012173759A2 (en) 2012-12-20
JP2015092605A (ja) 2015-05-14
KR20140067175A (ko) 2014-06-03
JP2014523110A (ja) 2014-09-08
US20140065797A1 (en) 2014-03-06
KR102060024B1 (ko) 2019-12-27
TW201432805A (zh) 2014-08-16
KR20140041751A (ko) 2014-04-04
JP6223325B2 (ja) 2017-11-01
TWI520205B (zh) 2016-02-01
TW201302362A (zh) 2013-01-16
US20120322234A1 (en) 2012-12-20
WO2012173759A3 (en) 2013-02-28
US8598016B2 (en) 2013-12-03
CN103608900A (zh) 2014-02-26

Similar Documents

Publication Publication Date Title
TWI469843B (zh) 用於使用雷射劃線和電漿蝕刻之元件裁切的原位沉積光罩層
TWI478229B (zh) 藉由雷射與電漿蝕刻之基板切割所用的水溶性遮罩
KR102036708B1 (ko) 레이저 및 플라즈마 에칭에 의한 기판 다이싱을 위한 다층 마스크
KR102303143B1 (ko) 레이저 및 플라즈마 에칭에 의한 기판 다이싱을 위한 마스크 잔류물 제거
TWI536438B (zh) 多步驟且非對稱塑形的雷射束劃線
US9620379B2 (en) Multi-layer mask including non-photodefinable laser energy absorbing layer for substrate dicing by laser and plasma etch