JPH1027971A - 有機薄膜多層配線基板の切断方法 - Google Patents

有機薄膜多層配線基板の切断方法

Info

Publication number
JPH1027971A
JPH1027971A JP8179723A JP17972396A JPH1027971A JP H1027971 A JPH1027971 A JP H1027971A JP 8179723 A JP8179723 A JP 8179723A JP 17972396 A JP17972396 A JP 17972396A JP H1027971 A JPH1027971 A JP H1027971A
Authority
JP
Japan
Prior art keywords
organic thin
multilayer wiring
wiring board
thin film
cutting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8179723A
Other languages
English (en)
Inventor
Hisashi Ishida
尚志 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8179723A priority Critical patent/JPH1027971A/ja
Priority to EP97111654A priority patent/EP0818818B1/en
Priority to CA002209884A priority patent/CA2209884C/en
Priority to DE69736646T priority patent/DE69736646T2/de
Priority to US08/890,944 priority patent/US6117347A/en
Publication of JPH1027971A publication Critical patent/JPH1027971A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 本発明の有機薄膜多層配線基板の切断方法を
用いることにより、切断後の有機薄膜の基板からの剥が
れ、あるいは、基板の劈開の発生を防止する。 【解決手段】 ダイシングソー３０のブレードで基板１
０を切断する前処理として、エキシマレーザ２０を用い
て、ブレードより広い幅で切断ライン３１上の有機薄膜
層１１をエッチングし、その後ダイシングソーのブレー
ドで基板を切断する工程を有する。また、有機薄膜層を
エッチングする手段として、エキシマレーザの代わり
に、プラズマアッシング，イオンビーム，サンドブラス
ターを用いることもできる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は有機薄膜多層配線基
板の切断方法に関し、特に有機薄膜多層配線基板をダイ
シングソーにより切断する切断方法の改良に関する。
【０００２】
【従来の技術】基板上に有機薄膜層を有する有機薄膜多
層配線基板の切断は、ダイシングソーを用いて行われて
いる。この時有機薄膜多層配線基板の切断ライン上をブ
レードを用いて有機薄膜層と基板とを同時に切断するよ
うになっている。
【０００３】特開平５−９５０４６号公報では、薄膜セ
ンサー部分をダイヤフラム状に残したようなセンサー形
成済み基板を個別に切断する場合の問題点、すなわち、
薄膜センサー部分がダイシングソーによる切断中に破れ
る問題点を解決することを目的としている。
【０００４】この問題点を解決するための構成として
は、基板除去部分に保護用樹脂を均一に塗布し、その上
面を平坦にする。次に、センサー形成面にダイシング用
テープを貼付ける。これをダイシングソーにテープの面
が下になるようにセットし、真空吸引により固定する。
その後、ＩＣやＬＳＩのダイシングと同様に必要なスク
ライブレーンを切断し、個別のセンサーチップになる。
その後ダイシング用テープからセンサーチップを剥が
し、保護用樹脂を溶解除去して完成となる。
【０００５】
【発明が解決しようとする課題】第１の問題点は、従来
技術の有機樹脂多層配線基板の切断において、有機樹脂
層と基板を同時にダイシングソーのブレードで切断する
ことである。
【０００６】その理由は、有機樹脂層と基板を同時にダ
イシングソーのブレードで切断すると、有機樹脂層と基
板間の熱膨脹率等の材料特性の違いから生じる応力が、
切断面の弱い部分に集中し、有機薄膜層と基板の密着強
度が弱い場合、切断面で有機薄膜層の基板からの剥が
れ、あるいは基板強度が弱い場合、有機薄膜の応力で基
板が劈開するという問題点があった。
【０００７】特開平５−９５０４６号公報の場合も、薄
膜センサー部分と基板を同時にダイシングソーのブレー
ドで切断するため、前記と同様な問題点がある。
【０００８】切断工程において、前記のような不良が発
生すると、それまで多くの工程を経ている付加価値の非
常に高い有機薄膜多層配線基板を失ってしまうことにな
り、価格に与えるインパクトが大きい。
【０００９】本発明の目的は、従来方法で有機樹脂層と
基板を同時にダイシングソーのブレードで切断すること
で発生していた基板切断後の有機薄膜層の基板から剥が
れ、あるいは基板の劈開という問題点を解決し、信頼性
が高くかつ歩留まりを向上させることが可能な有機樹脂
多層配線基板の切断方法を提供することである。
【００１０】
【課題を解決するための手段】本発明によれば、有機薄
膜多層配線基板の切断方法であって、切断ライン上の有
機薄膜層をエキシマレーザで除去する工程と、しかる後
に前記切断ライン上の除去ラインの幅よりも狭い幅のブ
レードを使用して基板切断をなす工程とを含むことを特
徴とする有機薄膜多層配線基板の切断方法が得られる。
【００１１】また、前記エキシマレーザの代わりにプラ
ズマアッシングを用いることを特徴とし、更に、前記エ
キシマレーザの代わりにイオンビームを用いることを特
徴としている。更にはまた前記エキシマレーザの代わり
にサンドブラスターを用いることを特徴としている。
【００１２】
【発明の実施の形態】本発明の作用を述べる。エキシマ
レーザ，イオンビーム，プラズマアッシング，サンドブ
ラスター等で、有機薄膜をエッチングした場合、切断面
の面粗度が、ダイシングソーで切断した時よりも粗い。
この粗さが、切断面に生じる応力の分散に寄与し、有機
薄膜層の多層基板からの剥がれ、あるいは多層基板の劈
開を防止する作用がある。更にエキシマレーザ，イオン
ビーム，プラズマアッシング，サンドブラスターのエッ
チング幅がダイシングソーの切断幅よりも大きいこと
が、応力分散に寄与することになる。
【００１３】次に本発明の実施例について図面を参照し
て説明する。
【００１４】先ず本発明の第１の実施例について図１
（ａ）〜（ｄ）を参照して詳細に説明する。図１（ａ）
はセラミック多層基板１０上に有機薄膜多層１１が形成
された有機薄膜多層配線基板である。左図が断面図、右
図が表面図を示している。基板上には、複数の配線パタ
ーン１２〜１５（本例では４つのパターン）が形成され
ており、配線パターン１２〜１４は互いに同一であり、
配線パターン１５は特別な目的を持った所定の配線パタ
ーンであるものとし、これ等は互いに独立して複数形成
されている。
【００１５】有機薄膜多層配線基板の製造方法として以
下の方法がある。一つはセラミック多層配線基板上に有
機薄膜の絶縁材料のポリイミド前駆体ワニスを塗布，乾
燥し、この塗布膜にバイホールを形成するポリイミド樹
脂絶縁層形成工程と、フォトリソグラフィ−，真空蒸着
及びメッキ法を使用した配線層形成工程とからなり、か
つ、この一連の工程を繰り返すことにより、ポリイミド
有機薄膜多層配線層の形成を行う方法である。この方法
は一般に逐次積層方法と呼ばれる。
【００１６】また、上述したポリイミド・セラミック多
層配線基板の形成方法とは別に、同時に多数の補助基板
上にポリイミド有機薄膜多層配線パターンを形成し、そ
れをセラミック多層配線基板上に位置合わせを行って仮
積層した後に加熱加圧を行い多層配線基板の形成を行う
方法もある。
【００１７】この方法は補助基板毎に電気検査を行い、
欠陥のない補助基板を選別して積層することが可能とな
り、上述した逐次積層方法よりも歩留まりを上げること
ができ、また補助基板上において平行してポリイミド層
の積層をすることができるためポリイミド多層配線層の
製造日数の短縮が可能である。
【００１８】これ等の製造方法で有機薄膜多層配線基板
を製造後、所定の配線パターン１２〜１５毎に有機薄膜
多層配線基板を切断することによって、目的の有機薄膜
多層配線基板を複数枚得ることができる。切断前の有機
薄膜多層配線基板上で各配線パターンは、夫々切断単位
で独立して形成されている。本実施例は、１枚の有機薄
膜多層配線基板から４枚の有機薄膜多層配線基板を得る
場合を示している。
【００１９】図１（ｂ）に示すように、有機薄膜多層配
線基板の切断ライン３１上にある有機薄膜層をエキシマ
レーザ２０で除去してエッチングライン２１を形成す
る。エキシマレーザはＫｒＦエキシマレーザを用い、発
振数２００Ｈｚ，０．８Ｊ／ｃｍ2 のエネルギー密度の
ものを用いる。照射するショット数は除去する薄膜層の
膜厚で決定する。エキシマレーザは照射の位置精度が高
いため、切断ライン上以外の有機薄膜を保護するマスク
は特に必要ない。切断ライン２１上の有機樹脂はエキシ
マレーザが照射されるとアブレーションにより分解さ
れ、基板上から除去される。
【００２０】エキシマレーザで除去する有機薄膜層の幅
は、後に使用するダイシングソーのブレードの幅より、
大きく形成される。例えばブレードの幅が２００μｍの
場合、除去幅は５００μｍ〜１ｍｍである。エキシマレ
ーザ照射後に発生する煤はアルコール等で洗浄するか、
あるいは、プラズマアッシングを行い除去する。エキシ
マレーザでエッチングされた有機樹脂層の断面４０の面
粗度は、ダイシングソーのブレード等によって切断され
た断面と比較して、非常に粗い。
【００２１】図１（ｃ）は切断ライン３１上をダイシン
グソーのブレード３０で切断する工程を示している。使
用するブレードはエキシマレーザで除去した幅よりも小
さい幅のものを使用する。前の工程でセラミック多層配
線基板の切断ライン３１上の有機樹脂は除去されている
ため、ここではセラミック多層配線基板のみの切断とな
る。セラミック多層配線基板は非常に硬く、ブレードに
よる切断は同じラインを数回繰り返して行われる。例え
ば基板厚２ｍｍのセラミック多層配線基板は、同じライ
ンを３度切りする。
【００２２】図１（ｄ）に切断後の有機薄膜多層配線基
板を示す。１枚の有機薄膜多層配線基板から、目的の４
枚の有機薄膜多層配線基板１２〜１５を得た。
【００２３】次に、本発明の第２の実施例について図２
（ａ）〜（ｄ）を参照して詳細に説明する。
【００２４】図２（ａ）はセラミック多層基板１０上に
有機薄膜多層１１が形成された有機薄膜多層配線基板で
ある。左図が断面図、右図が表面図を示しており、図１
と同等部分は同一符号により示されており、その説明は
省略する。
【００２５】有機薄膜多層配線基板の製造方法として以
下の方法がある。一つはセラミック多層配線基板上に有
機薄膜の絶縁材料のポリイミド前駆体ワニスを塗布，乾
燥し、この塗布膜にバイホールを形成するポリイミド樹
脂絶縁層形成工程と、フォトリソグラフィ−，真空蒸着
及びメッキ法を使用した配線層形成工程とからなり、か
つ、この一連の工程を繰り返すことにより、ポリイミド
有機薄膜多層配線層の形成を行う方法である。この方法
は一般に逐次積層方法と呼ばれる。
【００２６】また、上述したポリイミド・セラミック多
層配線基板の形成方法とは別に、同時に多数の補助基板
上にポリイミド有機薄膜多層配線パターンを形成し、そ
れをセラミック多層配線基板上に位置合わせを行って仮
積層した後に加熱加圧を行い多層配線基板の形成を行う
方法もある。
【００２７】この方法は補助基板毎に電気検査を行い、
欠陥のない補助基板を選別して積層することが可能とな
り、上述した逐次積層方法よりも歩留まりを上げること
ができ、また補助基板上において平行してポリイミド層
の積層をすることができるためポリイミド多層配線層の
製造日数の短縮が可能である。
【００２８】これ等の製造方法で有機薄膜多層配線基板
を製造後、所定の配線パターン１２〜１５毎に有機薄膜
多層配線基板を切断することによって、目的の有機薄膜
多層配線基板を複数枚得ることができる。切断前の有機
薄膜多層配線基板上で各配線パターンは、夫々切断単位
で独立して形成されている。本実施例は、１枚の有機薄
膜多層配線基板から４枚の有機薄膜多層配線基板を得る
場合を示している。
【００２９】次に図２（ｂ）に示すように、有機薄膜多
層配線基板の切断ライン３１上にある有機薄膜層をプラ
ズマアッシング６０で除去してエッチングライン２１を
形成する。プラズマアッシングのガスは酸素とフレオン
の混合ガスを用いる。アッシング時に切断ライン以外の
有機薄膜層をプラズマアッシングによるエッチングから
保護するために、切断ライン以外の有機薄膜層表面はメ
タルマスク６１で覆う。メタルマスクの他にレジストマ
スク等を形成する方法もある。
【００３０】アッシングパワーは２００Ｗ〜１ＫＷ程度
を用いる。プラズマアッシングによる有機樹脂のエッチ
ング速度はエキシマレーザ等と比較すると遅い。従っ
て、この方法は膜厚の比較的薄い時に用いられる。
【００３１】プラズマアッシングで除去する有機薄膜層
の幅は、後に使用するダイシングソーのブレードの幅よ
り、大きく形成される。例えばブレードの幅が２００μ
ｍの場合、除去幅は、５００μｍ〜１ｍｍである。プラ
ズマアッシングでエッチングされた有機樹脂層の断面４
０の面粗度は、ダイシングソーのブレード等によって切
断された断面と比較して、非常に粗い。
【００３２】次に図２（ｃ）は切断ライン３１上をダイ
シングソーのブレード３０で切断する工程を示してい
る。使用するブレードはプラズマアッシングで除去した
幅よりも小さい幅のものを使用する。前の工程でセラミ
ック多層配線基板の切断ライン３１上の有機樹脂は除去
されているため、ここではセラミック多層配線基板のみ
の切断となる。セラミック多層配線基板は非常に硬く、
ブレードによる切断は同じラインを数回繰り返して行わ
れる。例えば基板厚２ｍｍのセラミック多層配線基板
は、同じラインを３度切りする。
【００３３】図２（ｄ）に切断後の有機薄膜多層配線基
板を示す。１枚の有機薄膜多層配線基板から、目的の４
枚の有機薄膜多層配線基板１２〜１５を得た。
【００３４】次に、本発明の第３の実施例について図３
（ａ）〜（ｄ）を参照して詳細に説明する。
【００３５】図３（ａ）はセラミック多層基板１０上に
有機薄膜多層１１が形成された有機薄膜多層配線基板で
ある。左図が断面図、右図が表面図を示している。図
１，２と同等部分は同一符号にて示されており、その説
明は省略する。
【００３６】有機薄膜多層配線基板の製造方法として以
下の方法がある。一つはセラミック多層配線基板上に有
機薄膜の絶縁材料のポリイミド前駆体ワニスを塗布，乾
燥し、この塗布膜にバイホールを形成するポリイミド樹
脂絶縁層形成工程と、フォトリソグラフィ−，真空蒸着
及びメッキ法を使用した配線層形成工程とからなり、か
つ、この一連の工程を繰り返すことにより、ポリイミド
有機薄膜多層配線層の形成を行う方法である。この方法
は一般に逐次積層方法と呼ばれる。
【００３７】また、上述したポリイミド・セラミック多
層配線基板の形成方法とは別に、同時に多数の補助基板
上にポリイミド有機薄膜多層配線パターンを形成し、そ
れをセラミック多層配線基板上に位置合わせを行って仮
積層した後に加熱加圧を行い多層配線基板の形成を行う
方法もある。
【００３８】この方法は補助基板毎に電気検査を行い、
欠陥のない補助基板を選別して積層することが可能とな
り、上述した逐次積層方法よりも歩留まりを上げること
ができ、また補助基板上において平行してポリイミド層
の積層をすることができるためポリイミド多層配線層の
製造日数の短縮が可能である。
【００３９】これ等の製造方法で有機薄膜多層配線基板
を製造後、所定の配線パターン１２〜１５毎に有機薄膜
多層配線基板を切断することによって、目的の有機薄膜
多層配線基板を複数枚得ることができる。切断前の有機
薄膜多層配線基板上で各配線パターンは、夫々切断単位
で独立して形成されている。本実施例は、１枚の有機薄
膜多層配線基板から４枚の有機薄膜多層配線基板を得る
場合を示している。
【００４０】有機薄膜多層配線基板上にエッチングライ
ン１０１以外の薄膜部分を保護するために、レジストマ
スク９２が形成されている。このレジストマスクは感光
性のレジストを用いて、フォトリソグラフィー技術によ
り形成される。膜厚は、例えば１０〜５０μｍで形成さ
れる。
【００４１】次に図３（ｂ）に示すように、有機薄膜多
層配線基板の切断ライン３１上にある有機薄膜層をイオ
ンビームエッチング１００で除去してエッチングライン
２１を形成する。イオンビームエッチングのガスはアル
ゴンガスを用いる。イオンビームエッチングは真空中で
行われる。イオンビームエッチングによる有機樹脂のエ
ッチング速度はエキシマレーザ等と比較すると遅い。従
って、この方法はプラズマアッシング方法同様に膜厚の
比較的薄い時に用いられる。
【００４２】イオンビームエッチングで除去する有機薄
膜層の幅は、後に使用するダイシングソーのブレードの
幅より、大きく形成される。例えばブレードの幅が２０
０μｍの場合、除去幅は、５００μｍ〜１ｍｍである。
イオンビームエッチングでエッチングされた有機樹脂層
の断面４０の面粗度は、ダイシングソーのブレード等に
よって切断された断面と比較して、非常に粗い。イオン
ビームエッチング後、残ったレジストマスクはメチルエ
チルケトン等の溶剤で溶かされ、除去される。
【００４３】次に図３（ｃ）は、切断ライン上をダイシ
ングソーのブレード３０で切断する工程を示している。
使用するブレードはイオンビームエッチングで除去した
幅よりも小さい幅のものを使用する。前の工程でセラミ
ック多層配線基板の切断ライン３１上の有機樹脂は除去
されているため、ここではセラミック多層配線基板のみ
の切断となる。セラミック多層配線基板は非常に硬く、
ブレードによる切断は同じラインを数回繰り返して行わ
れる。例えば基板厚２ｍｍのセラミック多層配線基板は
同じラインを３度切りする。
【００４４】図３（ｄ）に切断後の有機薄膜多層配線基
板を示す。１枚の有機薄膜多層配線基板から、目的の４
枚の有機薄膜多層配線基板を得た。
【００４５】次に、本発明の第４の実施例について図４
（ａ）〜（ｄ）を参照して詳細に説明する。
【００４６】図４（ａ）はセラミック多層基板１０上に
有機薄膜多層１１が形成された有機薄膜多層配線基板で
ある。左図が断面図、右図が表面図を示している。図１
〜図３と同等部分は、同一符号にて示されており、その
説明は省略する。
【００４７】有機薄膜多層配線基板の製造方法として以
下の方法がある。一つはセラミック多層配線基板上に有
機薄膜の絶縁材料のポリイミド前駆体ワニスを塗布，乾
燥し、この塗布膜にバイホールを形成するポリイミド樹
脂絶縁層形成工程と、フォトリソグラフィ−，真空蒸着
及びメッキ法を使用した配線層形成工程とからなり、か
つ、この一連の工程を繰り返すことにより、ポリイミド
有機薄膜多層配線層の形成を行う方法である。この方法
は一般に逐次積層方法と呼ばれる。
【００４８】また、上述したポリイミド・セラミック多
層配線基板の形成方法とは別に、同時に多数の補助基板
上にポリイミド有機薄膜多層配線パターンを形成し、そ
れをセラミック多層配線基板上に位置合わせを行って仮
積層した後に加熱加圧を行い多層配線基板の形成を行う
方法もある。
【００４９】この方法は補助基板毎に電気検査を行い、
欠陥のない補助基板を選別して積層することが可能とな
り、上述した逐次積層方法よりも歩留まりを上げること
ができ、また補助基板上において平行してポリイミド層
の積層をすることができるためポリイミド多層配線層の
製造日数の短縮が可能である。
【００５０】これ等の製造方法で有機薄膜多層配線基板
を製造後、所定の配線パターン１２〜１５毎に有機薄膜
多層配線基板を切断することによって、目的の有機薄膜
多層配線基板を複数枚得ることができる。切断前の有機
薄膜多層配線基板上で各配線パターンは、夫々切断単位
で独立して形成されている。本実施例は、１枚の有機薄
膜多層配線基板から４枚の有機薄膜多層配線基板を得る
場合を示している。
【００５１】次に図４（ｂ）に示すように、有機薄膜多
層配線基板の切断ライン３１上にある有機薄膜層をサン
ドブラスター１４０で除去してエッチングライン２１を
形成する。サンドブラスター照射時に切断ライン以外の
有機薄膜層をエッチングから保護するために、切断ライ
ン以外の有機薄膜層表面はメタルマスク６１で覆う。メ
タルマスクの他にレジストマスク等を形成する方法もあ
る。
【００５２】サンドブラスターによる有機樹脂のエッチ
ング速度は、イオンビーム等と比較すると速い。従っ
て、この方法は膜厚の比較的厚い時に用いられる。サン
ドブラスターで除去する有機薄膜層の幅は、後に使用す
るダイシングソーのブレードの幅より、大きく形成され
る。例えばブレードの幅が２００μｍの場合、除去幅
は、５００μｍ〜１ｍｍである。サンドブラスターでエ
ッチングされた有機樹脂層の断面４０の面粗度は、ダイ
シングソーのブレード等によって切断された断面と比較
して、非常に粗い。
【００５３】次に図４（ｃ）は切断ライン２１上をダイ
シングソーのブレード３０で切断する工程を示してい
る。使用するブレードはサンドブラスターで除去した幅
よりも小さい幅のものを使用する。前の工程でセラミッ
ク多層配線基板の切断ライン３１上の有機樹脂は除去さ
れているため、ここではセラミック多層配線基板のみの
切断となる。セラミック多層配線基板は非常に硬く、ブ
レードによる切断は同じラインを数回繰り返して行われ
る。例えば基板厚２ｍｍのセラミック多層配線基板は、
同じラインを３度切りする。
【００５４】図４（ｄ）に切断後の有機薄膜多層配線基
板を示す。１枚の有機薄膜多層配線基板から、目的の４
枚の有機薄膜多層配線基板を得た。
【００５５】これ等各実施例の基板には、セラミック多
層配線基板を用いて説明しているが、他にガラスセラミ
ック基板，サファイヤ基板，シリコン基板等上に有機樹
脂多層配線層が形成される場合にも、本発明は適用され
る。
【００５６】図５（ａ）〜（ｃ）は従来例を示してい
る。図５（ａ）はセラミック多層基板１０上に有機薄膜
多層１１が形成された有機薄膜多層配線基板である。左
図が断面図、右図が表面図を示している。図１〜４と同
等部分は同一符号により示されており、その説明は省略
する。
【００５７】図５（ｂ）は切断ライン２１上をダイシン
グソーのブレード３０で切断する工程を示している。ブ
レードを用いて有機薄膜層とセラミック多層配線基板を
同時に切断する工程である。有機薄膜多層配線基板は非
常に硬く、ブレードによる切断は同じラインを数回繰り
返して行われる。例えばセラミック基板厚２ｍｍ、有機
薄膜層厚２００μｍの有機薄膜多層配線基板は、同じラ
インを４度切りする。
【００５８】図５（ｃ）に切断後の有機薄膜多層配線基
板を示す。１枚の有機薄膜多層配線基板から、目的の４
枚の有機薄膜多層配線基板を得る。この時、ブレードに
よって切断された有機薄膜層の切断面１９０は、非常に
フラットである。そのため、セラミック基板と有機樹脂
間の熱膨張率の違いから生じる応力が、有機薄膜多層配
線基板切断後に切断面に生じる。
【００５９】図６（ａ）は有機樹脂層１１がセラミック
多層基板１０から剥がれる不良モードを示している。ま
た、図６（ｂ）はセラミック多層基板１０の層間に発生
した劈開である。この不良モードは、基板１０が機械的
に比較的もろい、ガラスセラミック多層基板等を用いた
時に見られる現象である。
【００６０】
【発明の効果】第一の効果は、有機樹脂多層配線基板の
切断において、従来から問題点として存在していた、切
断後の有機樹脂層の多層基板からの剥がれ、あるいは多
層基板の劈開といった不良を防止できることである。
【００６１】その理由は、エキシマレーザ，プラズマア
ッシング，イオンビーム，サンドブラスターでエッチン
グされた有機樹脂層のエッチング断面の面粗度は、ダイ
シングソーのブレード等によって切断された断面と比較
して、非常に粗い。この粗さがエッチング段面の応力を
分散することに寄与している。
【図面の簡単な説明】
【図１】本発明の有機樹脂多層配線基板の切断方法の第
１の実施例を示す断面図及び上面図である。
【図２】本発明の有機樹脂多層配線基板の切断方法の第
２の実施例を示す断面図及び上面図である。
【図３】本発明の有機樹脂多層配線基板の切断方法の第
３の実施例を示す断面図及び上面図である。
【図４】本発明の有機樹脂多層配線基板の切断方法の第
４の実施例を示す断面図及び上面図である。
【図５】従来の有機樹脂多層配線基板の切断方法を示す
断面図及び上面図である。
【図６】従来の有機樹脂多層配線基板の切断方法使用時
に発生する不良モードを表した断面図である。
【符号の説明】
１０ セラミック多層配線基板 １１ 有機薄膜多層配線層 １２〜１５ 配線パターン ２０ エキシマレーザ ２１ エッチングライン ３０ ブレード ３１ 切断ライン ４０ エッチング面 ６０ プラズマアッシング ６１ メタルマスク ９２ レジストマスク １００ イオンビームエッチング １４０ サンドブラスター

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 有機薄膜多層配線基板の切断方法であっ
    て、切断ライン上の有機薄膜層をエキシマレーザで除去
    する工程と、しかる後に前記切断ライン上の除去ライン
    の幅よりも狭い幅のブレードを使用して基板切断をなす
    工程とを含むことを特徴とする有機薄膜多層配線基板の
    切断方法。
  2. 【請求項２】 前記エキシマレーザの代わりにプラズマ
    アッシングを用いることを特徴とする請求項１記載の有
    機薄膜多層配線基板の切断方法。
  3. 【請求項３】 前記エキシマレーザの代わりにイオンビ
    ームを用いることを特徴とする請求項１記載の有機薄膜
    多層配線基板の切断方法。
  4. 【請求項４】 前記エキシマレーザの代わりにサンドブ
    ラスターを用いることを特徴とする請求項１記載の有機
    薄膜多層配線基板の切断方法。
JP8179723A 1996-07-10 1996-07-10 有機薄膜多層配線基板の切断方法 Pending JPH1027971A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP8179723A JPH1027971A (ja) 1996-07-10 1996-07-10 有機薄膜多層配線基板の切断方法
EP97111654A EP0818818B1 (en) 1996-07-10 1997-07-09 Method of separating wafers into individual die
CA002209884A CA2209884C (en) 1996-07-10 1997-07-09 Method of separating wafers into individual die
DE69736646T DE69736646T2 (de) 1996-07-10 1997-07-09 Verfahren zum Zertrennen von Wafern in Einzelchips
US08/890,944 US6117347A (en) 1996-07-10 1997-07-10 Method of separating wafers into individual die

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8179723A JPH1027971A (ja) 1996-07-10 1996-07-10 有機薄膜多層配線基板の切断方法

Publications (1)

Publication Number Publication Date
JPH1027971A true JPH1027971A (ja) 1998-01-27

Family

ID=16070753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8179723A Pending JPH1027971A (ja) 1996-07-10 1996-07-10 有機薄膜多層配線基板の切断方法

Country Status (5)

Country Link
US (1) US6117347A (ja)
EP (1) EP0818818B1 (ja)
JP (1) JPH1027971A (ja)
CA (1) CA2209884C (ja)
DE (1) DE69736646T2 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6458712B2 (en) 2000-02-29 2002-10-01 Infineon Technologies Ag Method for regenerating semiconductor wafers
KR20020076774A (ko) * 2001-03-30 2002-10-11 삼성전자 주식회사 엑시머 레이져를 이용한 웨이퍼 절단 방법
US6805808B2 (en) 2000-09-14 2004-10-19 Sumitomo Electric Industries, Ltd. Method for separating chips from diamond wafer
JP2005142398A (ja) * 2003-11-07 2005-06-02 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP2005252196A (ja) * 2004-03-08 2005-09-15 Toshiba Corp 半導体装置及びその製造方法
JP2006190779A (ja) * 2005-01-05 2006-07-20 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2006196641A (ja) * 2005-01-13 2006-07-27 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7144760B2 (en) 2002-10-15 2006-12-05 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, circuit board, and electronic equipment
KR100686810B1 (ko) * 2001-04-27 2007-02-23 앰코 테크놀로지 코리아 주식회사 웨이퍼 소잉 방법
US7355124B2 (en) 2005-03-31 2008-04-08 Fujitsu Limited Multilayer wiring board and its manufacturing method
JP2010147453A (ja) * 2008-12-19 2010-07-01 Samsung Electro-Mechanics Co Ltd ウエハレベルパッケージの製造方法
JP2011124277A (ja) * 2009-12-08 2011-06-23 Shinko Electric Ind Co Ltd 電子装置の切断方法
JP2012079800A (ja) * 2010-09-30 2012-04-19 Disco Abrasive Syst Ltd 分割方法
JP2012089730A (ja) * 2010-10-21 2012-05-10 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2019021720A (ja) * 2017-07-14 2019-02-07 株式会社ディスコ ガラスインターポーザの製造方法

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6127245A (en) * 1997-02-04 2000-10-03 Micron Technology, Inc. Grinding technique for integrated circuits
JPH1128900A (ja) * 1997-05-12 1999-02-02 Sumitomo Heavy Ind Ltd レーザ光を用いた塗装除去方法及びレーザ処理装置
DE19730028C2 (de) * 1997-07-14 2002-12-12 Deutsche Telekom Ag Verfahren zum Trennen und Bearbeiten von auf einem Halbleitersubstrat im Verband hergestellten Halbleiterchips aus A III - B V- Verbindungshalbleitern unter Verwendung eines Excimer-Lasers
JP3497722B2 (ja) * 1998-02-27 2004-02-16 富士通株式会社 半導体装置及びその製造方法及びその搬送トレイ
DE19818824B4 (de) * 1998-04-27 2008-07-31 Epcos Ag Elektronisches Bauelement und Verfahren zu dessen Herstellung
US6413839B1 (en) * 1998-10-23 2002-07-02 Emcore Corporation Semiconductor device separation using a patterned laser projection
JP2000298818A (ja) * 1999-04-12 2000-10-24 Tdk Corp 多面付素子の加工方法およびスライダの加工方法
US6555447B2 (en) 1999-06-08 2003-04-29 Kulicke & Soffa Investments, Inc. Method for laser scribing of wafers
US6562698B2 (en) 1999-06-08 2003-05-13 Kulicke & Soffa Investments, Inc. Dual laser cutting of wafers
WO2000075983A1 (en) * 1999-06-08 2000-12-14 Kulicke & Soffa Investments, Inc. A method for dicing wafers with laser scribing
US6420245B1 (en) * 1999-06-08 2002-07-16 Kulicke & Soffa Investments, Inc. Method for singulating semiconductor wafers
JP2001085361A (ja) * 1999-09-10 2001-03-30 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
US6723620B1 (en) * 1999-11-24 2004-04-20 International Rectifier Corporation Power semiconductor die attach process using conductive adhesive film
JP2001284497A (ja) * 2000-04-03 2001-10-12 Fujitsu Ltd 半導体装置及びその製造方法及び半導体チップ及びその製造方法
JP4120133B2 (ja) * 2000-04-28 2008-07-16 沖電気工業株式会社 半導体装置及びその製造方法
US6334971B1 (en) * 2000-07-20 2002-01-01 Wen-Ping Huang Manufacturing method for diode group processed by injection molding on the surface
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
KR100531421B1 (ko) * 2000-10-11 2005-11-28 앰코 테크놀로지 코리아 주식회사 반도체패키지 제조 공정용 웨이퍼 소잉 방법 및 이를 위한장치
US6281047B1 (en) * 2000-11-10 2001-08-28 Siliconware Precision Industries, Co., Ltd. Method of singulating a batch of integrated circuit package units constructed on a single matrix base
EP1341638B1 (en) 2000-12-15 2006-02-01 Xsil Technology Limited Laser machining of semiconductor materials
US6527965B1 (en) * 2001-02-09 2003-03-04 Nayna Networks, Inc. Method for fabricating improved mirror arrays for physical separation
JP4856328B2 (ja) * 2001-07-13 2012-01-18 ローム株式会社 半導体装置の製造方法
US20030036249A1 (en) * 2001-08-06 2003-02-20 Bauer Donald G. Chip alignment and placement apparatus for integrated circuit, MEMS, photonic or other devices
SG139508A1 (en) 2001-09-10 2008-02-29 Micron Technology Inc Wafer dicing device and method
WO2003025982A1 (en) * 2001-09-17 2003-03-27 Advion Biosciences, Inc. Uniform patterning for deep reactive ion etching
JP2003100666A (ja) * 2001-09-26 2003-04-04 Toshiba Corp 半導体装置の製造方法
WO2003028949A2 (en) * 2001-10-01 2003-04-10 Xsil Technology Limited Method of machining substrates
SG102639A1 (en) 2001-10-08 2004-03-26 Micron Technology Inc Apparatus and method for packing circuits
US6642127B2 (en) * 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
US6838299B2 (en) * 2001-11-28 2005-01-04 Intel Corporation Forming defect prevention trenches in dicing streets
US6955989B2 (en) * 2001-11-30 2005-10-18 Xerox Corporation Use of a U-groove as an alternative to using a V-groove for protection against dicing induced damage in silicon
US6573156B1 (en) * 2001-12-13 2003-06-03 Omm, Inc. Low defect method for die singulation and for structural support for handling thin film devices
US20030140496A1 (en) * 2002-01-31 2003-07-31 Shen Buswell Methods and systems for forming slots in a semiconductor substrate
US6911155B2 (en) * 2002-01-31 2005-06-28 Hewlett-Packard Development Company, L.P. Methods and systems for forming slots in a substrate
US7051426B2 (en) * 2002-01-31 2006-05-30 Hewlett-Packard Development Company, L.P. Method making a cutting disk into of a substrate
BRPI0308319B1 (pt) 2002-03-11 2015-06-09 Beaver Visitec Int Us Inc Método para fabricar um dispositivo de corte de material cristalino e método para fabricar uma lâmina cirúrgica de material cristalino
SG142115A1 (en) 2002-06-14 2008-05-28 Micron Technology Inc Wafer level packaging
JP2004226079A (ja) * 2003-01-20 2004-08-12 Seiko Instruments Inc 表面あるいは断面加工観察方法及びその装置
US6743699B1 (en) * 2003-01-21 2004-06-01 Micron Technology, Inc. Method of fabricating semiconductor components
TWI248244B (en) * 2003-02-19 2006-01-21 J P Sercel Associates Inc System and method for cutting using a variable astigmatic focal beam spot
SG119185A1 (en) 2003-05-06 2006-02-28 Micron Technology Inc Method for packaging circuits and packaged circuits
US20040245216A1 (en) * 2003-06-06 2004-12-09 Chien-Shing Pai Devices and method of their manufacture
US6949449B2 (en) * 2003-07-11 2005-09-27 Electro Scientific Industries, Inc. Method of forming a scribe line on a ceramic substrate
US20050036004A1 (en) * 2003-08-13 2005-02-17 Barbara Horn Methods and systems for conditioning slotted substrates
EP1662970A2 (en) 2003-09-17 2006-06-07 Becton, Dickinson and Company System and method for creating linear and non-linear trenches in silicon and other crystalline materials with a router
US7265032B2 (en) * 2003-09-30 2007-09-04 Intel Corporation Protective layer during scribing
US6974726B2 (en) 2003-12-30 2005-12-13 Intel Corporation Silicon wafer with soluble protective coating
US7129114B2 (en) * 2004-03-10 2006-10-31 Micron Technology, Inc. Methods relating to singulating semiconductor wafers and wafer scale assemblies
US7550367B2 (en) * 2004-08-17 2009-06-23 Denso Corporation Method for separating semiconductor substrate
JP4179312B2 (ja) * 2004-09-15 2008-11-12 セイコーエプソン株式会社 半導体装置の実装方法、半導体装置
US7265034B2 (en) * 2005-02-18 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting integrated circuit chips from wafer by ablating with laser and cutting with saw blade
US20060289966A1 (en) * 2005-06-22 2006-12-28 Dani Ashay A Silicon wafer with non-soluble protective coating
US7682937B2 (en) * 2005-11-25 2010-03-23 Advanced Laser Separation International B.V. Method of treating a substrate, method of processing a substrate using a laser beam, and arrangement
US20070173032A1 (en) * 2006-01-25 2007-07-26 Lexmark International, Inc. Wafer dicing by channels and saw
US20070272666A1 (en) * 2006-05-25 2007-11-29 O'brien James N Infrared laser wafer scribing using short pulses
US8211781B2 (en) * 2008-11-10 2012-07-03 Stanley Electric Co., Ltd. Semiconductor manufacturing method
US8609512B2 (en) * 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
US20130256286A1 (en) * 2009-12-07 2013-10-03 Ipg Microsystems Llc Laser processing using an astigmatic elongated beam spot and using ultrashort pulses and/or longer wavelengths
US8557682B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US8759197B2 (en) 2011-06-15 2014-06-24 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8703581B2 (en) 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US8557683B2 (en) * 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US9029242B2 (en) 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
US8598016B2 (en) 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US8575026B2 (en) * 2011-11-03 2013-11-05 Infineon Technologies Ag Method of protecting sidewall surfaces of a semiconductor substrate
JP6423135B2 (ja) * 2012-11-29 2018-11-14 三星ダイヤモンド工業株式会社 パターン付き基板の分割方法
WO2014159464A1 (en) * 2013-03-14 2014-10-02 Applied Materials, Inc. Multi-layer mask including non-photodefinable laser energy absorbing layer for substrate dicing by laser and plasma etch
US9130030B1 (en) * 2014-03-07 2015-09-08 Applied Materials, Inc. Baking tool for improved wafer coating process
DE102014112207A1 (de) * 2014-08-26 2016-03-03 Epcos Ag Verfahren zur Herstellung von keramischen Vielschichtbauelementen und keramisches Vielschichtbauelement
JP6738591B2 (ja) * 2015-03-13 2020-08-12 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび表面保護テープ
DE102015006514B4 (de) * 2015-05-26 2016-12-15 Condias Gmbh Verfahren zum Herstellen einer Diamant-Elektrode und Diamant-Elektrode
JP6587911B2 (ja) * 2015-11-16 2019-10-09 株式会社ディスコ ウエーハの分割方法
JP2018120913A (ja) * 2017-01-24 2018-08-02 株式会社ディスコ レーザー加工装置
CN109407362B (zh) * 2018-11-26 2020-06-30 深圳市华星光电半导体显示技术有限公司 基板切割装置及基板切割方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0435051A (ja) * 1990-05-31 1992-02-05 Hitachi Ltd 配線基板
JPH05338237A (ja) * 1992-06-12 1993-12-21 Rohm Co Ltd 基板のサンドブラスト加工方法及びサンドブラスト加工基板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617085A (en) * 1985-09-03 1986-10-14 General Electric Company Process for removing organic material in a patterned manner from an organic film
US5171716A (en) * 1986-12-19 1992-12-15 North American Philips Corp. Method of manufacturing semiconductor device with reduced packaging stress
JPH0198248A (ja) * 1987-10-09 1989-04-17 Matsushita Electric Works Ltd 回路基板の製法
JPH02215504A (ja) * 1989-02-16 1990-08-28 Fujitsu Ltd スライシング加工方法
US5157001A (en) * 1989-09-18 1992-10-20 Matsushita Electric Industrial Co., Ltd. Method of dicing semiconductor wafer along protective film formed on scribe lines
JPH03263853A (ja) * 1990-03-14 1991-11-25 Mitsubishi Electric Corp 半導体集積回路装置の製造方法
JP2551224B2 (ja) * 1990-10-17 1996-11-06 日本電気株式会社 多層配線基板および多層配線基板の製造方法
JPH0595046A (ja) * 1991-10-02 1993-04-16 Matsushita Electric Works Ltd センサー形成済基板のダイシング方法
US5393706A (en) * 1993-01-07 1995-02-28 Texas Instruments Incorporated Integrated partial sawing process
US5435876A (en) * 1993-03-29 1995-07-25 Texas Instruments Incorporated Grid array masking tape process
US5389182A (en) * 1993-08-02 1995-02-14 Texas Instruments Incorporated Use of a saw frame with tape as a substrate carrier for wafer level backend processing
US5593927A (en) * 1993-10-14 1997-01-14 Micron Technology, Inc. Method for packaging semiconductor dice
EP0678904A1 (en) * 1994-04-12 1995-10-25 Lsi Logic Corporation Multicut wafer saw process
US5521125A (en) * 1994-10-28 1996-05-28 Xerox Corporation Precision dicing of silicon chips from a wafer
JP2718901B2 (ja) * 1994-10-31 1998-02-25 ローム株式会社 半導体装置の製造方法
US5597767A (en) * 1995-01-06 1997-01-28 Texas Instruments Incorporated Separation of wafer into die with wafer-level processing
US5811019A (en) * 1995-03-31 1998-09-22 Sony Corporation Method for forming a hole and method for forming nozzle in orifice plate of printing head

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0435051A (ja) * 1990-05-31 1992-02-05 Hitachi Ltd 配線基板
JPH05338237A (ja) * 1992-06-12 1993-12-21 Rohm Co Ltd 基板のサンドブラスト加工方法及びサンドブラスト加工基板

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6458712B2 (en) 2000-02-29 2002-10-01 Infineon Technologies Ag Method for regenerating semiconductor wafers
US6805808B2 (en) 2000-09-14 2004-10-19 Sumitomo Electric Industries, Ltd. Method for separating chips from diamond wafer
KR20020076774A (ko) * 2001-03-30 2002-10-11 삼성전자 주식회사 엑시머 레이져를 이용한 웨이퍼 절단 방법
KR100686810B1 (ko) * 2001-04-27 2007-02-23 앰코 테크놀로지 코리아 주식회사 웨이퍼 소잉 방법
US7144760B2 (en) 2002-10-15 2006-12-05 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, circuit board, and electronic equipment
JP2005142398A (ja) * 2003-11-07 2005-06-02 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP2005252196A (ja) * 2004-03-08 2005-09-15 Toshiba Corp 半導体装置及びその製造方法
JP2006190779A (ja) * 2005-01-05 2006-07-20 Disco Abrasive Syst Ltd ウエーハの分割方法
JP4694845B2 (ja) * 2005-01-05 2011-06-08 株式会社ディスコ ウエーハの分割方法
JP2006196641A (ja) * 2005-01-13 2006-07-27 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7355124B2 (en) 2005-03-31 2008-04-08 Fujitsu Limited Multilayer wiring board and its manufacturing method
US7915538B2 (en) 2005-03-31 2011-03-29 Fujitsu Semiconductor Limited Multilayer wiring board and its manufacturing method
JP2010147453A (ja) * 2008-12-19 2010-07-01 Samsung Electro-Mechanics Co Ltd ウエハレベルパッケージの製造方法
JP2011124277A (ja) * 2009-12-08 2011-06-23 Shinko Electric Ind Co Ltd 電子装置の切断方法
JP2012079800A (ja) * 2010-09-30 2012-04-19 Disco Abrasive Syst Ltd 分割方法
JP2012089730A (ja) * 2010-10-21 2012-05-10 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2019021720A (ja) * 2017-07-14 2019-02-07 株式会社ディスコ ガラスインターポーザの製造方法

Also Published As

Publication number Publication date
EP0818818A1 (en) 1998-01-14
CA2209884C (en) 2001-07-03
EP0818818B1 (en) 2006-09-13
CA2209884A1 (en) 1998-01-10
US6117347A (en) 2000-09-12
DE69736646T2 (de) 2007-01-04
DE69736646D1 (de) 2006-10-26

Similar Documents

Publication Publication Date Title
JPH1027971A (ja) 有機薄膜多層配線基板の切断方法
JP4285455B2 (ja) 半導体チップの製造方法
US7678670B2 (en) TEG removing method in manufacturing method for semiconductor chips
US6214703B1 (en) Method to increase wafer utility by implementing deep trench in scribe line
EP0480703B1 (en) Producing metal patterns on a substrate
KR20070120013A (ko) 배선 기판의 제조 방법
JP2007514328A (ja) レーザーダイシングの方法及び装置
EP0403851A2 (en) Excimer induced topography of flexible interconnect structures
US20020043889A1 (en) Surface acoustic wave device and production method thereof
JP2581431B2 (ja) 多層配線基板の製造方法
JPH04361559A (ja) 集積回路用パッケージ
JP3370393B2 (ja) プリント回路基板
JP2001284376A (ja) 半導体チップの製造方法
US5871868A (en) Apparatus and method for machining conductive structures on substrates
US6203652B1 (en) Method of forming a via in a substrate
JP6491784B1 (ja) 単結晶炭化ケイ素基板、単結晶炭化ケイ素基板の製造方法、および半導体レーザ
JP3622594B2 (ja) セラミックス基板の製造方法
JPH06140742A (ja) プリント基板及びその製造方法
JP2019525481A (ja) 回路板およびその形成方法
JPH0521597A (ja) 半導体素子の製造方法
WO2024079849A1 (ja) 薄型配線部材の製造方法、薄型配線部材、及び、配線基板の製造方法
JP2621634B2 (ja) ポリイミド樹脂多層配線基板の製造方法
JP2002016356A (ja) 極薄導体箔を用いたパターン形成方法
JPH11307935A (ja) 多層配線基板の製造方法
KR100686810B1 (ko) 웨이퍼 소잉 방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980818