TWI468562B - 製造於矽或類似基材上之氮化鎵厚磊晶層的方法及使用該方法所獲得之層 - Google Patents

製造於矽或類似基材上之氮化鎵厚磊晶層的方法及使用該方法所獲得之層 Download PDF

Info

Publication number
TWI468562B
TWI468562B TW101123540A TW101123540A TWI468562B TW I468562 B TWI468562 B TW I468562B TW 101123540 A TW101123540 A TW 101123540A TW 101123540 A TW101123540 A TW 101123540A TW I468562 B TWI468562 B TW I468562B
Authority
TW
Taiwan
Prior art keywords
layer
gan
substrate
composition
doped
Prior art date
Application number
TW101123540A
Other languages
English (en)
Other versions
TW201305397A (zh
Inventor
David Schenk
Alexis Bavard
Yvon Cordier
Eric Frayssinet
Mark Kennard
Daniel Rondi
Original Assignee
Soitec Silicon On Insulator
Ommic
Centre Nat Rech Scient
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec Silicon On Insulator, Ommic, Centre Nat Rech Scient filed Critical Soitec Silicon On Insulator
Publication of TW201305397A publication Critical patent/TW201305397A/zh
Application granted granted Critical
Publication of TWI468562B publication Critical patent/TWI468562B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H01S5/2009—Confining in the direction perpendicular to the layer structure by using electron barrier layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3054—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping
    • H01S5/3063—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping using Mg
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H01S5/3216—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities quantum well or superlattice cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

製造於矽或類似基材上之氮化鎵厚磊晶層的方法及使用該方法所獲得之層 發明領域
本發明有關藉由磊晶生長在一基材上製造一無裂痕單晶GaN層，其熱膨脹係數少於GaN的熱膨脹係數且其因此適於在該GaN層中產生拉伸應變。
 發明背景
位於一矽基材上以第III族元素氮化物(稱之為"Ill-N材料")為基礎的電子、光電及微機構元件表現有利的潛能。
尤其，具大能帶間隙的半導體之電力電子元件具有廣大的市場。
大能帶間隙半導體的使用確實有助於減少實質上積體化電路的大小與複雜性。
此些材料的特別看好的應用為有關肖特基型式(Schottky type)的整流二極體，其適於明顯減少二極體-有關的損失。
確實，估計一使用矽系整流二極體的馬達控制單元遭受之二極體-相關損失為2%的量，而使用大能帶間隙半導體-系二極體(如SiC、GaN等)的相同單元僅具有二極體-相關損失為0.2%的量。
在支援大能帶間隙半導體之基材的例子中，為了使元件的成本最佳化，其應以大尺寸取得(基本上大於或等於6英吋(150mm))且具有一合理的成本。
在此方面，矽因為其低本、取得性與已標準化之半導體製程方法的合適性而為有利的材料之一。
另一方面，在理論上，氮化鎵為一用於III-N材料之磊晶生長的理想基材，但其目前在工業可行的條件下無法以大量形式取得(此基材太小(亦即不大於2英吋(50mm))且具有一特別高的成本)。
藍寶石及碳化矽為其他有潛在優勢的選擇，但分別為太昂貴且庫存短缺。
再者，在藍寶石上的磊晶GaN呈現的缺陷稱為"微管"。此些缺陷因在材料生長時螺旋錯位的形成而發生，其典型上具有一為250至500nm等級的直徑。因此可界定此些缺陷的密度為3至6.105 cm2 等級。
然而，矽基材不論前述提及的優點，其具有二主要缺點。
第一為與III-N材料的明顯晶格不匹配。
確實，對於Si(111)面，在GaN(其中晶格參數為3.189Å)與Si(晶格參數為3.840Å)間的晶格不匹配為16.9%。
第二，矽與III-N材料之熱膨脹係數間具顯著的不匹配。
在此方式，GaN的熱膨脹係數為5.59.10-6 K-1 ，而矽的熱膨脹係數為2.59.10-6 K-1 ，表示53.7%的熱不匹配。
再者，在磊晶生長後，於回至周圍温度時，矽基材的擴散收縮(緩慢)與III-N磊晶層的擴散收縮(快速)造成該層於周圍温度置於1.4GPa之拉伸應變下。
晶格參數不匹配為III-N材料中結晶缺陷的來源，其可 能潛在傷害元件的性能(漏電流、老化等)。
就其本身而言，熱不匹配為為在III-N材料中形成裂痕的原因以鬆弛應變。
裂痕為III-N材料層的巨觀缺陷，因為此些裂痕在GaN層表面上造成的不連續性，其不適於元件操作。
為試著補救在矽基材與III-N材料之磊晶層間的此些不匹配，已知如在第1圖中說明於矽基材1上形成稱為緩衝層2的AlN並在緩衝層2上藉由磊晶生長以生長GaN層3。
確實，因為GaN(其如前述為3.189Å)與AlN(其為3.112Å等級)的晶格參數，GaN層當磊晶生長於AlN層上時遭受壓縮應變。
理論上，意即若GaN在AlN上假晶性生長，GaN的壓縮可能高達-10.9GPa，且因此以在GaN與矽基材間的熱膨脹係數差異補償在回至周圍温度時產生的拉伸應變。
事實上，因為在GaN與AlN間的高度晶格不匹配(2.47%)，GaN並未假晶性生長但藉由形成錯位及/或彎曲存在的錯位以部份鬆弛。
因此，因僅有部份於AlN界面上於GaN產生的壓縮應變可維持於GaN層中，且因此不足以補償在冷卻期間產生的拉伸應變。
在此方式，在此一結構中無裂痕GaN的有限厚度為約1μm，其太低以致不利於大多數的目標應用。
為了改良在GaN層的壓縮應變持留性，多個團隊已建議在緩衝層與GaN層間形成一或複數"中間"層。
一第一方法為一或複數Alx Ga1-x N層(其中0<x<1)的磊晶生長藉在AlN層與最終GaN層間減緩以鋁含量適於較佳壓縮的保留性。
可參考H.Ishikawa、G.Y.Zhao、N.Nakada、T.Egawa、T.Soga、T.Jimbo與M.Umeno等人的研究”High-quality GaN on Si substrate using AlGaN/AlN intermediate layer，Phys.Stat.Sol.A 176，599(1999)，與文件US6,617,060建議於AlN緩衝層與GaN有效層間***一過渡層，其中該Al組成物在接近GaN層的界面逐漸減少。
或者，該過渡層可由一堆疊層組成，其中該Al含量離散的逐步減少。
M.Haberlen、D.Zhu、C.McAleese、M.J.Kappers與C.J.Humphreys等人的研究"Dislocation reduction in MOCVD grown GaN layer on Si(111) using two different buffer layer approaches"，13th European Workshop on Metalorganic Vapor Phase Epitaxy(EWMOVPE-XIII)，Ulm，Germany，June 7-10，2009(B-11)，顯示當與鋁含量為連續變化者相比，一不連續變化可使顯著降低GaN終層內的密度為可能的(為108 cm-2 的等級相對於109 cm-2 )。
在文件US6,649,287、US7,247,889、US7,339,205、US7,352,015及US7,352,016中描述如前述的相似過渡層。
然而，有關於此型式結構的文獻說明獲得一連續無裂痕GaN層為可能的，其厚度不大於2.5μm，此可由發明人進行的實驗支持。
此厚度對於大多數的標的應用太小。
一第二型式的解決方案為AlN層及GaN層的交替磊晶生長。
因此，文件WO 01/95380建議如第2圖中說明之結構，其依續包含一矽基材1、一AlN緩衝層2、一第一GaN層3a、一AlN中間層4及GaN有效層3。
中間層4為單晶且具有一晶格參數少於GaN層者，其在磊晶生長期間能夠進行GaN覆層3的壓縮，以至少部份補償在冷卻期間產生的拉伸應變。
此一結構使得獲得約3至4μm的無裂痕層3為可能的，其對於部份的標的應用為顯著但仍太小。
第3圖顯示此結構的選擇性的實施例，其依續包含一矽基材1、一AlN緩衝層2、一第一GaN層3a、一第一AlN中間層4a、一第二GaN層3b、一第二AlN中間層4b及一GaN有效層。
在結構中***第二AlN中間層使得增加GaN有效層3的厚度為可能，但對於有些的標的應用在一定程度上仍為不足。
因此，本發明的目的為提出一種藉由磊晶生長製造一無裂痕GaN層，其厚度大於目前為止可得到的層。
詳言之，本發明的目的為在一合宜直徑大於或等於6英吋(150mm)的基材上製造一GaN連續有效層(亦即為一片，不包含任何非GaN材料的層)，其具有大於5μm的厚度且具有少於或等於5.108 cm-2 錯位密度。
 發明概要
本發明建議一種藉由磊晶生長，在一基材上製造的GaN單晶有效層的方法，該基材的熱膨脹係數少於GaN的熱膨脹係數，該基材因此適於在該有效層中產生拉伸應變。
該方法的特徵在於其包含下列依次步驟：(a)在該基材形成一AlN緩衝層，(b)直接在該緩衝層上三維磊晶生長一於磊晶温度鬆弛的GaN層，(c1)該GaN層上一具有組成物Bw Alx Gay Inz N的第一中間層之磊晶生長，其中w+x+y+z=1且0.5<x1、0y<1、0w<1及0z<1，(c2)一具有組成物Bw Alx Gay Inz N的層之磊晶生長，其中w+x+y+z=1且0x<0.5、0y<1、0w<1及0z<1，(c3)一具有組成物Bw Alx Gay Inz N之第二中間層的磊晶生長，其中w+x+y+z=1且0.5<x1、0y<1、0w<1且0z<1，在步驟(c1)至(c3)形成的至少一層為一含有鋁及鎵的至少三元III-N合金，(d)該GaN有效層的磊晶生長。
在本文中，有關第一層相對於第二層的位置之詞"之上(on)"不必需暗示該第一層直接接觸該第二層；除非特別指明，此詞不排除一或複數層***該第一層與該第二層間。
依本發明之一較佳實施例，基材的直徑為大於或等於6英吋(150mm)。
特別有利地，步驟(d)包含該GaN有效層的磊晶生長超過至少5μm的厚度。
依本發明之一較佳實施例，該第一及該第二中間層具有介於10至50nm間的厚度；在該中間層間形成之具有組成物Bw Alx Gay Inz N的層具有介於0.5至2μm間的厚度，其中w+x+y+z=1且0x<0.5、0y<1、0w<1及0z<1。
較佳地，該第一及該第二中間層之鋁含量x為介於0.8至1間且於該中間層間形成的層之鋁含量為介於0至0.2間。
依本發明的一特定實施例，該方法包含在步驟(c3)與(d)間具有下列依次步驟：(c4)一第一過渡層的形成，其具有組成物Bw Alx Gay Inz N，其中w+x+y+z=1且0x<0.5、0y<1、0w<1及0z<1，具有一濃度少於1018 cm-3 的摻雜物；(c5)一第二過渡層的形成，其具有組成物Bw Alx Gay Inz N，其中w+x+y+z=1且0x<0.5、0y<1、0w<1及0z<1，較佳具一逐漸增加至不大於1019 cm-3 的濃度；(c6)一第三過渡層的形成，其具有組成物Bw Alx Gay Inz N，其中w+x+y+z=1且0x<0.5、0y<1、0w<1及0z<1，具有一濃度少於1019 cm-3 的摻雜物；(c7)一第四過渡層的形成，其具有組成物Bw Alx Gay Inz N，其中w+x+y+z=1且0x<0.5、0y<1、0w<1及0z<1，該x逐漸減少至0及一濃度少於1019 cm-3 的摻雜物。
較佳地，其藉由金屬有機氣相磊晶生長(MOVPE)實施。
該基材可選自下列基材：Si(111)、Si(110)、Si(100)、 多孔Si、在多晶SiC上的矽(SopSiC)、4H-SiC、6H-SiC、3C-SiC/Si(111)、在絕緣體上的矽(SOI)。
依一有利實施例，此基材為一摻雜硼的矽基材，故該基材的電阻少於5mΩ.cm，較佳地為少於2mΩ.cm。
合宜地，該基材可額外以氮摻雜。
在GaN有效層磊晶生長後，其可能移轉該有效層至一基材上，例如使用Smart CutTM 製程。
或者，在GaN有效層磊晶生長超過至少5μm厚度後，其可能由已進行磊晶生長的該結構移除該有效層，故形成一GaN自體支撐層。
本發明的另一態樣為有關一種在基材上含有GaN單晶有效層的結構，其基材的熱膨脹係數小於GaN的熱膨脹係數，該結構的特徵在於其依次包含：- 一在周圍温度於拉伸應變下的GaN單晶層，- 一具有組成物Bw Alx Gay Inz N的第一單晶中間，其中w+x+y+z=1且0.5<x1、0y<1、0w<1及0z<1，- 一具有組成物Bw Alx Gay Inz N的單晶層，其中w+x+y+z=1且0x<0.5、0y<1、0w<1及0z<1，- 一具有組成物Bw Alx Gay Inz N的第二單晶中間層，其中w+x+y+z=1且0.5<x1、0y<1、0w<1及0z<1，- 該GaN有效層，且其中介於該在周圍温度於拉伸應變下的GaN單晶層與該GaN有效層間的至少一層由至少一含有鋁與鎵的三元III-N合金製成。
特別有利地，GaN有效層的直徑為大於或等於6英吋(150mm)。
再者，該GaN有效層具有大於或等於5μm的厚度且同時無裂痕。
GaN有效層亦可具有少於或等於5x108 cm-2 的錯位密度。
依本發明之一較佳實施例，該在周圍温度於拉伸應變下的GaN單晶層為介於1至5μm間，較佳為介於1至2μm間。
再者，該第一與第二中間層可具有10至50nm間的厚度，且在該中間層間形成的具有組成物Bw Alx Gay Inz N的層，其中w+x+y+z=1且0x<0.5、0y<1、0w<1及0z<1，其具有介於0.5至2μm間的厚度。
有利地，第一與第二中間層的鋁含量x介於0.8至1間且在該中間層間形成的層之鋁含量x介於0至0.2間。
該基材較佳可選自下列基材：Si(111)、Si(110)、Si(100)、多孔Si、在多晶SiC上的矽(SopSiC)、4H-SiC、6H-SiC、3C-SiC/Si(111)、在絕緣體上的矽(SOI)。
依本發明之一較佳實施例，該結構在該基材與該在周圍温度於拉伸應變下的GaN單晶層間包含一緩衝層，該於拉伸應變下的GaN單晶層有利地在該緩衝層上。
此緩衝層有利為一AlN層。
依本發明之一特定實施例，該結構在該第二中間層與該有效層間依次包含：- 一具有組成物Bw Alx Gay Inz N的第一過渡層，其中 w+x+y+z=1且0x<0.5、0y<1、0w<1及0z<1，其具一摻雜物濃度少於1018 cm-3 ，- 一具有組成物Bw Alx Gay Inz N的第二過渡層，其中w+x+y+z=1且0x<0.5、0y<1、0w<1及0z<1，較佳具一逐漸增加至不超過1019 cm-3 的濃度，- 一具有組成物Bw Alx Gay Inz N的第三過渡層，其中w+x+y+z=1且0x<0.5、0y<1、0w<1及0z<1，其具有一少於1019 cm-3 的摻雜物濃度；- 一具有組成物Bw Alx Gay Inz N的第四過渡層，其中w+x+y+z=1且0x<0.5、0y<1、0w<1及0z<1，其x逐漸減至0且一少於1019 cm-3 的摻雜物濃度。
該有效層在n+摻雜GaN層上可包含一n-摻雜GaN層。
在本發明之一特定實施例中，該結構僅由III-N合金組成，其中該III材料為鋁及/或鎵(換言之，在該結構的不同層之硼與銦含量為0)。
本發明亦有關一種具有厚度大於或等於5μm、直徑大於或等於6英吋(150mm)且錯位密度少於或等於5x108 cm-2 的GaN自支撐單晶層，該層無裂痕。
此一層可藉由自前述的結構中分離該有效層而獲得。
本發明的另一目的為一種在一基材上含有GaN單晶層的結構，該GaN層具有厚度大於或等於5μm、直徑大於或等於6英吋(150mm)且錯位密度少於或等於5x108 cm-2 。
該結構可藉由移轉前述結構的有效層至該基材上而獲得。
本發明的進一目的為有關一在如前述的GaN有效層上或內形成之電子、光電或微機械元件，不論其是否為自支撐，其整合入該結構中形成磊晶生長的基礎或於磊晶生長後置於一基材上。
例如，該元件包含一肖特基二極體。
圖式簡單說明
本發明的進一步特徵及優點可由後文的詳細描述及參考附圖呈現，其中：第1圖為一已知依次含有矽基材、一AlN緩衝層及一GaN有效層的結構之橫切面圖；第2圖為一已知依次含有矽基材、一AlN緩衝層、一第一GaN層、一AlN中間層及一GaN有效層的結構之橫切面圖；第3圖為一已知依次含有矽基材、一AlN緩衝層、GaN層與AlN中間層之二交替層及一GaN有效層的結構之橫切面圖；第4圖為本發明第一實施例之結構的橫切面圖；第5圖為本發明另一實施例之結構的橫切面圖；第6圖為本發明結構的部份TEM影像；第7圖為二結構之比較XRD圖，其中之一為本發明；第8圖為一說明依介於緩衝層與有效層間的中間層性質在不同結構中於GaN有效層內應變的進展之圖；第9圖顯示本發明之過渡層系統中鋁與摻雜物的濃度剖面圖； 第10至12圖為不同結構的諾瑪斯基對比光學顯微鏡影像(Nomarski contrast optical microscopic views)；第13圖顯示第12圖結構中的孔隙之TEM影像；第14圖顯示在相似於第2圖的結構中V-形缺陷之TEM影像；第15圖為由本發明之結構製備的肖特基二極體之側面圖；第16圖說明在可見光範圍中發光之發光二極體的實施例；第17圖說明具二單晶布拉格鏡(monolithic Bragg mirrors)之共振腔發光二極體的實施例；第18圖說明具一單晶布拉格鏡之共振腔發光二極體的實施例；第19圖說明具一(Al、ln)N系單晶布拉格鏡之RC-LED的實施例；第20圖說明一雷射二極體的第一實施例；第21圖說明一雷射二極體的第二實施例，為(Al、In)N系；第22圖說明一高速電子遷移電晶體(HEMT)或一場效電晶體(FET)的實施例；第23圖說明另一高速電子遷移電晶體(HEMT)或一場效電晶體(FET)的實施例，其包含一"間隔"層，第24圖為顯示錯位密度與GaN有效層厚度的函數關係。
為了使不同層更容易呈現，其等的厚度比例不必需被觀察到。
 發明之詳細說明
在本文中，"磊晶生長"一詞為指可使單晶材料在另一單晶材料上定位生長的方法。
因此，"磊晶生長"特別涵蓋已知的技術如"金屬有機氣相磊晶生長"(MOVPE)、或有機金屬化學氣相沉積(MOCVD)、或分子束磊晶生長(MBE)、及複合氣相磊晶生長(HYPE)。
雖然MOVPE磊晶生長因為工業應用而較佳，所有在後文中提到的磊晶生長步驟可使用此些技術的每一者實施。
可選擇地，有些磊晶生長步驟使用一技術進行，而其他步驟使用另一技術。
第4及5圖說明本發明的二結構。
除非特別指明，此些圖的共同標示符號代表相同或類似的元件。
此些結構的特異性之一為在AlN緩衝層與GaN有效層間之至少一層不是二元III-N合金如AlN或GaN但為一至少三元III-N合金(如AlGaN)或四元(例如AlGaInN)或五元(BAlGaInN)合金。
如在文可見，當結構含有至少一層是由至少三元合金製成時，經由中間層施加至有效層的壓縮應變大於當僅包含二元合金的結構，其使得較厚的GaN有效層生長而未形 成裂痕。
基材
基材1有利地為一單晶基材，其可以大尺寸取得(典型大於6英吋(150mm)，例如8英吋(200mm))、不昂貴且適於III-N材料的磊晶生長。
在此態樣中，矽為一特別較佳的材料。
因此，在後文的描述中為基於矽基材。
在後文的詳細描述中，基材為使用切克勞斯基(Czochralski(Cz))方法獲得的矽基材，以硼高度摻雜(B+)(傳遞少於5mΩ.cm電阻)、具有650至1300μm厚度、提供有或不具有一平坦區域。
或者，此基材可為一具非常高硼摻雜(B++)的矽基材，故其電阻少於2mΩ.cm。
除了B+或B++摻雜，此矽基材亦可以氮摻雜，N濃度在5x1014 cm-3 的等級。
以此一非常高的硼摻雜及/或氮共-摻雜，此矽基材呈現一較佳的降伏強度，因而提供生長之GaN層一較大的壓縮應變，其接著在冷卻期間補償拉伸應變較佳。
一具有厚度大於7μm的有用GaN層因此可藉由無任何裂痕獲得。
然而，本發明可基於標的之應用而施用至任何具有如矽之相同特性之基材。
例如，此基材可為一使用浮選(Floating Zone(FZ))法獲得及/或摻雜砷或磷及/或具有厚度介於650至2000μm之矽 基材。
再者，此基材可為一大塊基材或由層的組合形成；其可進行一結構化方法(光罩、切片等)、或任何化學及/或特理處理(植入、摻雜等)。
在此方式，此基材可為Si(111)、Si(110)、Si(100)、植入式Si、多孔Si、4H-SiC、6H-SiC、SopSiC("矽-於多晶SiC上")型基材、3C-SiC/Si(111)型基材、薄片Si(111)基材、SOI("矽-於絕緣體上")基材等。
尤其，一SopSiC型基材特別利於形成此結構，其尋求一非常低的錯位密度及一高散熱性。
在緩衝層生長前，基材1可進行一矽烷流接著在氫或氮中退火(例如在1000℃於H2 中20分鐘)。
此先前或可選擇的處理使得在基材獲得一去氧化、去污染及相對平滑表面成為可能，以最佳化後續在其上生長的層之結晶品質。
當然，可實施任何製備基材表面的其他方法，例如由J.Bläsing、A.Reiher、A.Dadgar、A.Diez與A.Krost等人著之The origin of stress reduction by low-temperature AlN interlayer，Appl.Phys.Lett.81，2722(2002)及M.Grundmann、A.Krost與D.Bimberg等人著之Low-temperature metalorganic chemical vapour deposition of InP on Si(001)，Appl.Phys.Lett.58，284(1991)之文獻中描述的化學方法。
緩衝層
緩衝層2為一具有厚度介於50至500nm間的AlN層，較佳地為200nm等級。
緩衝層生長的合適條件為描述於E.Frayssinet、Y.Cordier、H.P.D.Schenk與A.Bavard等人著之Growth of thick GaN layer on4-in.and 6-in.silicon(111)by metal-organic vapor phase epitaxy，Phys.Stat.Sol.C8，1479(2011)的文件中，其可做為參考。
此緩衝層2為充分的厚以相對於支撐基材1形成一先驅物(TMGa或三甲基鎵)的擴散阻障層以防止經由TMGa對矽的腐蝕。
再者，此層2在磊晶温度鬆弛，故形成一用於不同層之後續磊晶生長的模版。
若緩衝層2由MOVPE製備，因為AlN的低生長速率，其厚度限制為不大於500nm。
或者，緩衝層2由HVPE製備，而在此例中達到1μm等級之厚度。
3DGaN層
在緩衝層2上，生長一三維GaN層3a，故其在磊晶温度完全鬆弛。
三維(3D)生長為GaN層的一生長模式，藉此在下層的AlN緩衝層上先發生GaN島的成核，其在一與緩衝層表面垂直的方向且亦側向地在與該表面平行的方向生長直至島合併。
在3D生長相，垂直生長速率(亦即與緩衝層的表面垂直) 顯著大於側向生長速率，因此，在合併相時，側向生長速率顯著大於垂直生長速率。
此一生長模式的優點為於合併期間，在GaN內的大部份內在錯位傾向彎曲且在迴路中彼此抵銷，從而產生與生長為二維(2D)的層(亦即在下層緩衝層的表面上GaN均勻成核且接著經由在與緩衝層表面垂直的方向上均勻生長所組成)相比為降低數個等級的錯位密度。
此用於減少錯位的機制及獲得三維生長的方法可已為科學文獻中公開之廣泛研究的主題。
為達本發明的實施，可使用任何已知的三維生長模式，尤其是後文描述的實施例。
生長的GaN層3a超過一足夠厚度以獲得完全的合併，可選擇一較大厚度以改良層的結晶品質。
一般原則上，GaN層3a的厚度介於1至5μm間，較佳介於1至2μm間，且更較佳為1.5μm等級。
然而，其可能藉由調整生長條件以延緩合併而形成一較厚層3a。
GaN層3a直接形成在AlN緩衝層2上，亦即在緩衝層2與GaN層3a間無層***，例如AlGaN(除了基於促進3D生長而沉積的可選用光罩)。
因此，藉由三維生長獲得的GaN層3a特性在於非常低的內在錯位密度及於磊晶温度的鬆弛態(或至少比2D層鬆弛)。
在此方式中，經由比較，對於一依次由Si(111)基材、 一AlN緩衝層2及微米2DGaN層3組成的結構(參閱第圖1)可觀察到一新的錯位密度為5.109 cm-2 或更大，對於一在一SiN光罩上已三維生長的GaN層之相似結構，其新的錯位密度為3.109 cm-2 或更少。
此在磊晶生長後回到周圍温度時，GaN層內達到一非常高的拉伸應變(亦即高於若該層為進行2D磊晶生長)，此係因為GaN與矽基材的熱膨脹係數為顯著的不同。
此層3a的三維生長可藉由多種結構檢測裝置偵測。
例如，穿透式電子顯微鏡(TEM)使得觀察到結構之不同層中的錯位方向成為可能，如第6圖。
確實，第6圖為第4圖說明的結構之TEM影像。
左邊的影像顯示完整的結構，其上可觀察到在3DGaN層3a中為垂直錯位(亦即與基材1的表面垂直)，同時在GaN3b與3的底層中錯位為斜的。有些錯位以箭頭表示。
右邊的影像為前述影像在具AlN緩衝層2的3DGaN層3a相鄰處之放大圖。
在層3a中於緩衝層的相鄰處可觀察到彼此接合的曲線錯位且在島合併期間相互抵銷，因此在層3a最遠離緩衝層2的部份，其錯位在合併後成為一垂直方向。
再者，此3D層應變的特定態可經由高解析度(HR)模式X-射線繞射測定儀(XRD)偵測。
第7圖因此說明依次由Si(111)基材1、一AlN緩衝層2、一第一GaN層3a、一AlN中間層4及第二GaN層3b組成之的繞射曲線。
曲線(a)由第一GaN層3a藉由在AlN緩衝層2上二-維生長形成超過1μm的參考結構組成；曲線(b)由如本發明之GaN層3a藉由經如虛線說明之SiN光罩在緩衝層2b上三-維生長形成超過1.5μm的結構組成。
在此曲線上，下x-軸表示繞射2θ-ω的角度，以度表示(其中ω為介於入射束與樣品表面間的角度，且2θ為介於入射束與繞射束間的角度)，而上軸表示在一平面的應變，其以GPa表示。
在此軸上，原點(0)由在討論的層之鬆弛組成，同時位於曲線左方的點為負(壓縮)應變組成而位於曲線右方者為正應變組成，亦即拉伸應變。
y-軸表示繞射X-射線束的強度(I)。
在曲線(a)上可觀察到一單峰，其對應於+0.6GPa等級的拉伸應變，由此可推論出經由2D生長獲得之二GaN層3a、3b在周圍温度具有相同狀態的拉伸應變。
在曲線(b)上觀察到一更強烈的第一峰，其對應於零應變，及一第二峰對應於+0.8GPa等級的拉伸應變。
第一峰歸因於上GaN層3b，同時第二者歸因於3DGaN層3a。
在此結構中，觀察到二GaN層之應變狀態的分離：該於一鬆弛方式生長的第一者因此在周圍温度進行高拉伸應變，但第二GaN層在周圍温度為實質鬆弛，此說明其已保留在與AlN中間層4的界面上產生之壓縮應變。
原位光罩
依第一實施例，原位氮化矽(具有通式SiN但適於具有多種化學計量)光罩在AlN緩衝層上的進行。
此非連續的SiN光罩具有開孔，藉此曝露出AlN緩衝層的表面及/或做為一抗界面活性劑，其經由減少自由表面能量而引起3D成核作用。
此光罩參考為"原位"，因為其在磊晶架構內實施，例如藉由在導入GaN生長用的先驅物前，施用一矽烷與氨流數秒至數分鐘。
光罩密度與因此可形成的GaN島可藉由矽烷/氨處理時間的控制。
在此方面，可由下列文件參考：E.Frayssinet、B.Beaumont、P.Gibart與J.P.Faurie等人著之Process for producing an epitaxial layer of gallium nitride；US 7,118,929；E.Frayssinet、B.Beaumont、J.P.Faurie、P.Gibart、Zs.Makkai、B.Pecz、P.Lefebvre與P.Valvin等人著之Micro epitaxial lateral overgrowth of GaN/sapphire by metal organic vapour phase epitaxy，MRS Internet J.Nitride Semicond.Res.7，8(2002)；H.P.D.Schenk、P.Vennegues、O.Tottereau、T.Riemann與J.Christen等人著之Three-dimentionally nucleated growth of gallium nitride by low-pressure metalorganic vapour phase epitaxy，J.Cryst.Growth 258，232(2003)；M.J.Kappers、R.Datta、R.A.Oliver、F.D.G.Rayment、M.E.Vickers與C.J.Humphreys等人著之Threading dislocation reduction in(0001)GaN thin films using SiNx interlayer，J.Cryst.Growth 300，70(2006)；及M.J.Kappers、M.A.Moram、D.V.S.Rao、C.McAleese與C.J.Humphreys等人著之Low dislocation density GaN growth on high-temperature AlN buffer layers on(0001)sapphire，J.Cryst.Growth 312，363(2010)。
在GaN磊晶生長期間，GaN島在曝出之AlN表面上成核而非在光罩上。
選擇的磊晶條件首先為在一垂直緩衝層的方向上促進島生長，接著側向生長直至島接合並合併。
再者，如前文述明，在GaN島中存在的錯位在合併期間傾向彎曲並結合，導致其互相抵銷。
最後，原位光罩可以由與SiN不同的材料進行。
例如，可能使用氮化硼(具有通式BN，但可選用具有不同化學計量)，如在由L.R.Khoshroo、I.D.Booker、J.F.Woitok、C.Mauder、H.Behmenburg、A.Vescan、H.Kalisch、R.H.Jansen、M.Heuken等人著之Application of boron nitride as in-situ masking layersw for MOCVD grown GaN，6th International Workshop on nitride semiconductors(IWN 2010)，Tampa，Florida，Sep.19-24，2010(A3.4)，134頁中所描述者。
異位光罩
或者，可進行異位光罩以使得在光罩開孔中GaN以島形式選擇性的生長。
異位光罩一詞意指在磊晶架構之外形成的光罩。
例如，此光罩可藉由在緩衝層上沉積一光罩材料之連續層而形成，且藉由光微影成像技術在光罩上產生開孔以曝露出緩衝層表面。
光罩典型上由一介電材料組成，如SiO2 或SiN、或鎢。
如在前述例子中，GaN磊晶生長為選擇性的，亦即GaN島在AlN緩衝層中形成，該AlN緩衝層其經由光罩的開孔曝露而非在光罩上。
此光罩對在下層之AlN的錯位形成一阻障層，其因此不能在GaN層中傳遞。
因此，位於光罩上的GaN層區域為無錯位。
此技術已知為ELO(磊晶側過度生長(Epitaxial Lateral Overgrowth))。
一可替者參考"懸空磊晶(pendeo-epitaxy)"，其典型組成為於緩衝層上形成之GaN種晶層中形成GaN島，以相同的介電光罩覆蓋，並再開始磊晶生長以首先在緩衝層表面之側向並接著以垂直方向生長直至GaN層合併。
此些多種方法及其等之可選擇性的實施例描述下列文獻中：K.Hiramatsu、K.Nishiyama、A.Motogaito、H.Miyake、Y.lyechika、T.Maeda等人著之Recent progress in selective area growth and epitaxial lateral overgrowth of Ill-nitrides：Effects of reactor pressure in MOVPE growth，Phys.Stat.Sol.A176，535(1999)；B.Beaumont、P.Vennegues、P.Gibart等人著之Epitaxial lateral overgrowth of GaN，Phys.Stat.Sol.B 227，1(2001)；et K.Hiramatsu等人 著之Epitaxial lateral overgrowth techniques used in group III nitride expitaxy，J.Phys.：Condens.Matter 13，6961(2001)。
無光罩之三-維生長
最後，亦可能獲得GaN層的三-維生長而未使用光罩，其藉由對生長條件最佳化以引發3D生長或2D/3D過渡狀態。
確實，熟於是項技術人士能夠調節磊晶壓力(壓力的增加利於3D生長)及/或在III-N先驅物間的比例(在NH3 /TMGa比例的降低利於3D生長)以便獲得預期的生長條件。Bw Alx Gay Inz N的第一中間層，其中w+x+y+z=1且0.5<x1、0y<1、0w及z<1
在3DGaN層3a上，生長一第一含有至少鋁及鎵(且可選擇的銦及/或硼)的氮化物中間層4a，其中鋁含量x至少0.5，且較佳介於0.8至1間。
確實，此層的AlN與厚度應充分而致使此層4a在下層GaN層3a上不會假晶性生長。
確實，層4a的厚度及其與下層之GaN層3a之晶格不匹配應充分致使該第一中間層4a在一鬆弛方式生長或在其生長後鬆弛。
在此方式，此第一中間層4a厚度典型為介於10至50nm間。
對於一由二元合金(AlN)組成的中間層，其厚度較佳為15至17nm。
對於具有Al0.8 Ga0.2 N組成物的中間層，其厚度較佳為 25nm。
大體而言，中間層4a當由一至少三元合金形成時，其厚度的決定取決於該層的總鋁含量5與由前述二元合金之中間層中的量為相同等級。
再者，該中間層可為n-摻雜，例如(但非詳盡例示)使用矽烷(SiH4 )、二矽烷(Si2 H6 )、異丁基矽烷(SiCH)、四乙基矽烷(TeESi)、鍺烷(GeH4 )。
此第一中間層4a的角色為壓縮在其上磊晶生長的層。Bw Alx Gay Inz N層，其中w+x+y+z=1且0x<0.5、0<y1、0w及z<1
在第一中間層4a上，生長一具組成物BwAlxGayInzN的層3b，其中w+x+y+z=1且0x<0.5、0<y1及0w及z<1。
在此例子中，生長模式為二維。
不同於在其上形成的中間層4a，此層3b具有一低鋁含量，x為介於0至0.2之間，較佳地為介於0至0.14間。
其較佳具有一介於0.5至2μm間的厚度。
選擇生長條件以使得此層3b在2D形式生長而非3D形式，亦即具一低磊晶壓力及/或高III/N先驅物比例。
因為其在具有較高鋁含量的中間層4a上形成，因此具有一較低晶格參數，此低鋁含量層3b在磊晶生長期間壓縮。
然而，在磊晶温度，3DGaN層3a做為一用於中間層4a與具低鋁含量的Bw Alx Gay Inz N層3b之磊晶生長的鬆弛模板。
具低鋁含量的Bw Alx Gay Inz N層3b然後可保留在與中間 層4a之界面產生之壓縮應變。
可調整鋁含量：增加此含量可降低與下層之中間層4a的晶格不匹配成為可能，且因此緩降具低鋁含量之Bw Alx Gay Inz N層3b的鬆弛。
因此，在周圍温度，當3DGaN層3a進行高拉伸應變，具低鋁含量之Bw Alx Gay Inz N層3b實際上為平衡的，維持在該層3b中的壓縮應變補償於冷卻期間產生的拉伸應變。
第7圖提及前述顯示此應變的方案。
依曲線(a)(包含二2DGaN層的結構)，二GaN層3a與3b於周圍温度為在相同的拉伸應變狀態(在+0.6GPa的峰)。
另一方面，曲線(b)(含第一3DGaN層與第二2DGaN層的結構)具有二峰：- 在+0.8GPa的峰對應於在周圍温度施用至3DGaN層3a的高拉伸應變；- 在約0GPa的峰對應於3DGaN層3b在周圍温度之實質鬆弛態。
此說明GaN層3a在AlN緩衝層2上的3D生長使得分離3DGaN層3a與2DGaN層3b之應變的狀態成為可能。
由具低鋁含量之Bw Alx Gay Inz N層3b恢復的壓縮應變的值為0.8GPa等級，相等於在與中間層4a界面產生之理論壓縮值的約7%(其如前述可見為10.9GPa)。
有利地，於層3b生長前可在中間層4a上導入原位或異位光罩(如前述)。
此生長因此可為3D，故使得在層3b中降低錯位密度成 為可能且因此可獲得較厚的有效層。 Bw Alx Gay Inz N的第二中間層，其中w+x+y+z=1且0.5<x1、0y<1且0w及z<1
如第4圖說明，在具有組成物Bw Alx Gay Inz N的層3b上，其中w+x+y+z=1且0x<0.5、0<y1、0w及z<1，形成一具有組成物Bw Alx Gay Inz N的第二中間層，其中w+x+y+z=1且0.5<x1、0<y<1、0w及z<1(係數w、x、y與z可合宜的與第一中間層4a者不同或相同)。
對於第一中間層4a，此第二中間層4b以一鬆弛方式生長。
此中間層4b的厚度介於10至50nm間。
對於具有二元組成物(AlN)的中間層，厚度較佳為15至17nm。
對於一具有組成物Al0.8 Ga0.2 N的中間層厚度較佳為25nm。
具有高鋁含量的第一中間層4a之至少之一，具有低鋁含量的層3b與具有高鋁含量的第二中間層4b為一含有至少鋁與鎵、或若可應用的銦及/或硼的III-N合金。
GaN有效層
無裂痕GaN有效層3接著在第二中間層上形成。
此有效層可為n-摻雜，例如以矽。
若可應用，摻雜物濃度在的整個有效層的厚度為均勻或可逐漸或突然的變化。
有效層3可因此由具有不同摻雜量的二GaN層3'、3"組成。
在此方式，為形成一肖特基二極體，有效層3在稱之為n+或n++GaN"埋"層3'上應包含一n-GaN層3"。
在二摻雜量間的過渡性於二層間的界面可能突然或逐漸超過數十至數百奈米的厚度。
當GaN層中摻雜物及/或自由載體的濃度維持少於1018 cm-3 ，1μm有效層的厚化在拉伸應變中產生上升至0.1GPa或更多。
第8圖說明含有二中間層的結構之應變的進展與有效層厚度的函數，其包含在緩衝層與有效層間形成之層性質的函數。
此圖的x-軸含有不同厚度的有效層，其可由1.5微米之單一n+ 摻雜GaN層3(DIL1.5-0之結構)或一1.5微米之n+ 摻雜GaN層3'與一n-摻雜GaN層3"(DIL1.5-x之結構，其中x為n-摻雜GaN的厚度)組成。
下表顯示在第8圖呈現之不同結構C、VO、V1與V2的特性。
y-軸呈現在有效層中的應變；由拉伸應變組成的正應變，壓縮應變的負應變。
高於+0.3GPa的拉伸應變，試樣具裂痕(陰影區)。
在此僅傳達一特定緩衝結構之實驗結果的圖中，觀察到GaN厚度增加1μm產生+0.1GPa張力的增加。
再者，具矽的摻雜GaN產生額外的拉伸應變。
在此方面，可參考文獻A.Krost、A.Dadgar、G.Straβurger、R.Clos等人著之GaN-based epitaxy on silicon：Stress measurements，Phys.Stat.Sol.A 200，26(2003)及A.Dadgar、P.Veit、F.Schulze、J.Bläsing、A.Krtschil、H.Witte、A.Diez、T.Hempel、J.Christen、R.Clos與A.Krost等人著之MOVPE growth of GaN on silicon：Substrates and strain，Thin Solid Films 515，4356(2007)。
因此，在n+或n++GaN層內0.5μm的增加產生與在一n-GaN層之1μm增加所產生之拉伸應變中相同的增加。
依GaN的層或層組合之摻雜量，可得到不同無裂痕厚度，無-摻雜GaN層可得到較大的厚度(高達9μm)。
下表顯示某些有效層適於使用本發明獲得，此些層或層的組合在產生的拉伸應變上相等。
為了獲得更大的GaN無裂痕厚度，其可能在第二中間層4b上生長一第三Bw Alx Gay Inz N層，其中w+x+y+z=1且0x<0.5、0<y1、0w及z<1，接著一第三Bw Alx Gay Inz N中間層，其中w+x+y+z=1且0.5<x1、0y<1、0w及z<1，且可選擇地重複此操作。
在一使用前述方法獲得之厚GaN層上進行粗糙度量測。
此些量測說明GaN有效層的表面非常平滑(在10x10μm2 上少於1nm的均方根粗糙度(RMS roughness))與原子大小的特性。
再者，此表面具有一3至4x108 cm-2 的上升錯位密度，對於磊晶GaN-於-矽上的系統為特別的低。
此GaN有效層因此適於製造具有優良性能之電子、光 電或微機械元件。
元件的例示將於後文中詳述。
再者，一含有至少二具高鋁含量之層與二具之低鋁含量層***基材與有效層間的結構，例如在第4圖中，二AlN層4a、4b(除了緩衝層2)與二GaN層3a、3b***矽基材1與GaN有效層3間-其適於減低在有效層的拉伸應變且具有一低撓曲。 Bw Alx Gay Inz N過渡層，其中w+x+y+z=1且0x<0.5、0<y1、0w及z<1
在本發明的一特定實施例中，在第5圖說明，在第二中間層4b(或若施用，一第n層中間層)與GaN有效層3間生長一過渡層系統3c。
此些過渡層特別利於用在生長非常厚GaN層(亦即大於6pm)及/或具非常低錯位密度及/或具高n型摻雜。
此些過渡層數目典型上為至少三且具有化學式Bw Alx Gay Inz N的組成物，其中w+x+y+z=1且0x<0.5、0<y1、0w及z<1。
每一層的鋁含量在層的整個厚度為均勻的或緩慢變化。
每一過渡層之組成物可不同於相鄰的過渡層，或相同但具有不同的摻雜。
在此方式中，僅為了說明的目的，生長四層3c1、3c2、3c3、3c4的系統，自第二中間層4b至GaN有效層3的層分別具有下列特性：
- 一第一過渡層3c1具有介於0至1μm的厚度，較佳厚度介於50至500nm間且更較佳厚度約250nm，其中x少於0.5，較佳介於0.05至0.3間；此層可以矽摻雜，其中n<1018 cm-3
- 一第二過渡層3c2具有介於0至1μm的厚度，較佳厚度介於200至1000nm間且更較佳厚度約750nm，其中x較佳介於0.05至0.3；此層可以矽逐漸摻雜，在層的頂點具有最大量為高至n<1019 cm-3 ；
- 一第三過渡層3c3具有介於0至1μm的厚度，較佳厚度介於10至100nm間且更較佳厚度約50nm，其中x較佳介於0.05至0.3；此層可選擇的以矽摻雜，其中n<1019 cm-3 ；
- 一第四過渡層3c4具有介於0至1μm的厚度，較佳厚度介於20至500nm間且更較佳厚度約300nm，其中x由第二中間層至GaN有效層為逐漸減少，在與第三過渡層的界面中x為介於0.05至0.3間且在與GaN有效層的界面中傾向於0；再者，此層可以矽摻雜，其中n<1019 cm-3 。
尤其，若標的元件需要的n+GaN埋層3'的磊晶生長，此些過渡層可選擇地以任何摻雜物(典型地：Si、Ge及/或O)n-摻雜。
摻雜在整個每一層的厚度可為均勻或逐步性的。
確實，觀察到緩慢摻雜在有效層品質上產生優良的結果。
確實，緩慢的摻雜使得防止在摻雜層內側之形成界面變為可能。
界面為潛在錯位形成之位置。
因為過渡層3c傾向在有效層中引發壓縮應變且具有非故意或或低摻雜的GaN在具有n+ 摻雜的GaN上於拉伸應變下生長，防止在過渡層3c中錯位的產生使得防止具有高n+ 摻雜的GaN層之鬆弛且因此保留此層中及在具有非故意或低摻雜之GaN的壓縮應變成為可能。
此摻雜的輪廓有利如下：- 第一過渡層3c1為一具摻雜量少於1018 cm-3 的n-摻雜；- 第二過渡層3c2為一自第一層至第三過渡層具逐漸增加摻雜量的n-摻雜，在與第三過渡層的界面具高至少於1019 cm-3 的摻雜量；- 第三過渡層3c3為一具摻雜量少於1019 cm-3 的n-摻雜；- 第四過渡層3c4為一具摻雜量少於1019 cm-3 的n-摻雜。
第圖9說明在四過渡層3c1至3c4中鋁(曲線(a))與矽濃度(曲線(b))輪廓，最低的x-值對應於與第二中間層4b的界面。
至少三元III-N合金層的效用
在本發明中，形成含有至少一下層、一具高鋁含量的中間層及一上層(可選擇為有效層或又一具低鋁含量的層)的結構可適於在該層的生長温度鬆弛在中間層的應變，若此些三層之至少一由一含有鋁與鎵的至少三元III-N合金組成，在下層中及在有效層中施用比僅包含由二合金如AlN與GaN形成之結構更大的壓縮應變。
已界定在中間層的二應變鬆弛機制並於後文描述。
在中間層與下層的介面下形成孔隙以於生長温度鬆弛在中間層的應變
最終結構的分析說明存在有相對於僅含有二元III-N合金如AlN與GaN之結構為特定形狀的孔隙與密度。
孔隙為半導體材料製程中已知的缺陷，其由在材料中形成的微腔組成。
第10圖為一結構的諾瑪斯基對比光學顯微表面影像，其不同於本發明為僅由AlN與GaN的二元層組成。
確實，該基材包含一Si(111)基材1、一AlN層2、一GaN層3a、一AlN層4a、一GaN層3b、一AlN層4b及GaN有效層3(參閱第圖3)。
其中可觀察到內容物的密實網絡，其當以掃瞄式電子顯微鏡(SEM)或一穿透式電子顯微鏡(TEM)在一橫切面觀察，為顯示孔隙位於AlN-GaN界面之GaN層中。
此些孔隙的二網絡相對於形成之腔的大小與密度呈現相同。
在第10圖中的結構，當一或複數個二元層以一或複數個三元層(AlGaN)(或四元或五元層)、及/或藉由***一或複數個三元(或四元或五元)層取代，可觀察到在中間層與下層間之界面下孔隙的稀疏化。
第11圖因此說明一結構的諾瑪斯基對比光學顯微表面影像，其不同於第10圖，其包含一AlGaN層4b替代第二AlN中間層。
在第一中間層4a(由AlN製成)與GaN下層3a間的界面仍可偵測到密實且短的孔隙，但存在於第二三元中間層4b與GaN下層3b間的界面之孔隙較隔開且長。
第12圖為一結構的諾瑪斯基對比光學顯微表面影像，其不同於第10圖，其具有低鋁含量的AlGaN過渡層3c(x為0.1等級)已***第二中間層4b與有效層3間(參閱第5圖)。
在第一中間層4a(由AlN製成)與GaN下層3a間的界面仍可偵測到密實且短的孔隙，但存在於第二中間層4b與GaN下層3b間的界面之孔隙較隔開且長。
此推論說明於如J.M.Bethoux、P.Vennegues、F.Natali、E.Feltin、O.Tottereau、G.Nataf、P.de Mierry與F.Semond等人著之Growth of high quality crack-free AIGaN films on GaN templates using plastic relaxation through buried cracks，J.Appl.Phys.94，6499(2003)與J.M.Bethoux的博士論文，Relaxation des contraintes dans les heterostructures epaisses(Al,Ga)N：une piste originale pour la realisation de diodes electroluminescentes a cavite resonante，University of Nice-Sophia Antipolis，Sept.24(2004)文獻中，該中間層與下層在磊晶生長期間於原位裂痕，同時在中間層鬆弛該拉伸應變，且接著再次於磊晶生長期間緩解在下層中該裂痕殘留物的孔隙。
再者，在前述段落中提及的研究說明孔隙可做為下層中水平錯位(a-型)的固定點。
因此的孔隙產生具有雙重優點：當在中間層中鬆弛應變時，其可助於減少在材料中錯位的延伸。
第13圖顯示第12圖結構中的孔隙之TEM影像，在左邊的圖相對於第一中間層4a與GaN下層3a間的界面；在左邊的 圖相對於第一中間層4b與GaN下層3b間的界面。
在腔本身間並沒有不同，但在GaN中看到的水平錯位必來自腔。
利於此應變鬆弛的實驗條件顯示在H2 與NH3 流中二磊晶生長順序(涉及反應器組件的退火、沖洗及刮除)及/或開始緩衝層的磊晶生長間反應器的更深入清潔。
於生長温度經由在中間層與下層間的界面中形成V-形缺陷而在中間層的應變鬆弛
依又一機制，在下層上生長中間層導致在中間層中形成V-形缺陷(稱為"V-形"或"V-孔")。
此缺陷描述於P.Vennegues、Z.Bougrioua、J.M.Bethoux、M.Azize與O.Tottereau等人著之文獻Relaxation mechanisms in MOVPE grown Al rich(Al,Ga)N/GaN hetero-structures，J.Appl.Phys.97，4912(2005)中。
此些V-形缺陷的存在於中間層與下層之層間界面產生一水平(亦即a-型)錯位成核。
此造成中間層因該a-型錯位的應變鬆弛。
中間層生長期間，此些V-形缺陷逐漸經由填充及/或側向生長而復原。
第14圖顯示取自介於AlN中間層4與一GaN下層3a(在第2圖中說明的結構)之界面的穿透式電子顯微鏡的照片，其中在界面中的V-形缺陷以箭頭表示。
利於此第二應變鬆弛的實驗條件顯示以N2 與Al流中二磊晶生長順序(涉及反應器組件的退火、沖洗及刮除)及/或 開始緩衝層的磊晶生長間反應器的較少深入清潔的組成。
因為依循前述二機制的中間層之應變鬆弛，可在下層中施加一壓縮應變。
因為BAlb GaInN在BAla GaInN上之系統(其中b>a)的塑性鬆弛不是差異△x=b-a的線性函數(但在△x趨近於1時加速)，若中間層與下層的至少一者為一含有鋁與鎵的至少三元III-N合金施加時在下層上的壓縮應變增加。
在一含有中間層與下層的結構中以一三元層取代雙元層可在下層中得到高至-0.2GPa的壓縮應變。
當有效層具有低或無n摻雜時，於磊晶温度在有效層中獲得之每一-0.1GPa壓縮應變可造成無裂痕有效層厚度增加約1μm。
當有效層具有高n+摻雜，無裂痕層的厚度增加為0.5μm的量，此歸因於在有效層中藉摻雜產生的額外拉伸應變。
結構的實施例 選擇性的實施例0
一具有雙中間層之結構的第一實施例(參閱第4圖)依次包含一矽基材1、一200nm厚的AlN緩衝層2、一1.3μm 3DGaN層3a、一17nm第一AlN中間層4a、一1μmAl0.1 Ga0.9 N層3b、一17nm第二AlN中間層4b、一1.5μmn+摻雜GaN層3'及一2μmn- 摻雜GaN層3"(亦即一3.5μm厚的有效層3)。
選擇性的實施例1
一具有雙中間層之結構的第二實施例(參閱第4圖)依次包含一矽基材1、一200nm厚的AlN緩衝層2、一1.3μm 3DGaN層3a、一17nm第一AlN中間層4a、一1μm GaN層3b、一25nm第二Al0.8 Ga0.2 N中間層4b、一1.5μmn+ 摻雜GaN層3'及一3μmn- 摻雜GaN層3"(亦即一4.5μm厚的有效層3)。
選擇性的實施例2
一具有雙中間層之結構的第三實施例(參閱第5圖)依次包含一矽基材1、一200nm厚AlN緩衝層2、一1.3μm3DGaN層3a、17nm第一AlN中間層4a、一1μmGaN層3b、25nm第二Al0.8 Ga0.2 N中間層4b、四過渡層系統3c及一2μmn+ 摻雜GaN層3'及一4μmn- 摻雜GaN層3"(亦即一6μm厚的有效層3)。
為此目的，Alx Ga1-x N的過渡層有利地具有一介於0.08至0.12的鋁含量。
例如，過渡層系統依次包含250nm無意摻雜之Al0.1 Ga0.9 N層3c1、一750nm之逐漸n- →n+ 摻雜的Al0.1 Ga0.9 N層3c2、一50nm之n+ 摻雜Al0.1 Ga0.9 N層3c3及一300nm之n+ 摻雜且具有鋁含量由0.1減少至0的AlGaN層3c4。
為了藉由磊晶生長形成一2μmn+ 摻雜GaN厚層與一5μmn-GaN厚層(亦即a6μm厚有效層)，Alx Ga1-x N過渡層較佳具有一介於0.2至0.3的鋁含量x。
選擇性的實施例3
具一雙中間層的結構之第四實施例相同於前述的實施例，但排除位於二中間層4a、4b間的1μmGaN層3b，在此例子中其以一Al0.1 Ga0.9 N三元層取代。
選擇性的實施例4
最後，第五選擇性的實施例相同於前述的實施例，但排除第一中間層4am，在此例子中其以一25nmAl0.8 Ga0.2 N層取代。
元件
適於使用本發明的結構製造之部份但非限制之電子、光電或微機械元件描述於下。
肖特基二極體(Schottky diode)
第15圖在左側圖說明藉由本發明方法形成的GaN有效層中產生肖特基二極體。
第15圖的右圖說明判定n-摻雜GaN層需要抗拒反向場條件(崩潰電壓Vb介於102至104V間)之厚度與其摻雜量Nd的函數。
有效層3包含一用於歐姆接點的埋層3'及用於肖特基接點的下層3"。
層3'由n++ 摻雜GaN製成且厚度為2μm，摻雜物濃度為1020 cm-3 的量。此一層具有50Ohm/cm2 等級的低電阻。
層3"由具有低n摻雜的GaN製成且為7μm厚，摻雜物濃度為2.1016 cm-3 等級。該層可承受600V等級的崩潰電壓。
有效層3的總厚度因此為9μm。
在磊晶結構上支持III-N特基二極體所施用的嚴格要求需要適於在一矽基材上特別厚的GaN連續層之磊晶生長的III-N緩衝層系統的磊晶生長。
此無裂痕層可藉由減少GaN錯位密度至與在一矽基材上III-N材料磊晶生長之其他組獲得的結果相比為非常低的 量而達成。
獲得的材料品質優於在藍寶石上的磊晶GaN(藍寶石基材為目前參考的工業基材)。
確實，在矽上的GaN厚磊晶層無"微管"缺陷，不同於在藍寶石上的GaN磊晶層。
當然，藉由本發明獲得之低錯位密度可用於任何電子、光電或微機械元件，即使其需要一薄的有效層。
在此方式，本發明的實施亦利於發光二極體、雷射二極體、電晶體(HFETs、HEMTs)等的製造。
對於後文說明的多種元件，僅呈現主動層3及在主動層上形成討論之元件的特定層；主動層3的下層結構，包括一矽基材，其已於前文描述。
發光二極體
對於發光二極體，與基材如藍寶石、SiC或大塊GaN相比，矽基材的低成本及大尺寸使得降低終端元件的成本成為可能，其藉由本發明達到之前使用藍寶石基材不可能達到的錯位密度之結晶品質，亦即比在習知技術中於矽上的GaN生長獲得之密度低10倍的錯位密度。此能夠減低非輻射重合並因此獲得一優良內部及外部的量子產率。
第16圖說明在可見光範圍中發光之發光二極體的實施例。
為製備此一二極體，在一以矽n+摻雜的2μm厚之GaN主動層3上依次形成一具有組成物GaN/Ga1-x Inx N的多重量子井MQW、一由在10nm之Alx Ga1-x N層5a(其中x介於0.1至 0.3)上之以鎂p-摻雜的10nm之Alx Ga1-x N層5b(其中x介於0.1至0.3)所組成的層5、一以鎂p-摻雜的200nm之GaN或GaInN層6及一在以鎂p+摻雜的5nm之GaN或GaInN層7a上之以鎂p++摻雜的5nm之GaN或GaInN層7b組成之層7。
多重量子井MQW由1至5雙-層結構的堆疊組成，其由一在3nm之Ga1-x Inx N層MQW1(其中x介於0.05及一大於0.3的值，但維持小於1)上具8nm的GaN層MQW2組成。
第17圖說明具二單晶布拉格鏡之共振腔發光二極體的實施例。
此二極體在一以矽n+摻雜的GaN主動層3上依次包含一具有以矽n-摻雜的組成物GaN/Alx Ga1-x N之第一布拉格鏡MB1、一以矽n-摻雜的第一GaN腔、一具有組成物GaN/Ga1-x lnx N的多重量子井MQW、一由在10nm之Alx Ga1-x N層5a(其中x介於0.1至0.3)上之以鎂p-摻雜的10nm之Alx Ga1-x N層5b(其中x介於0.1至0.3)所組成的層5、一以鎂p-摻雜第二GaN腔C2、一具有以鎂p-摻雜之組成物GaN/Ga1-x lnx N的第二布拉格鏡MB2與一在以鎂p+摻雜的5nm之GaN或GaInN層7a上之以鎂p++摻雜的5nm之GaN或GaInN層7b組成之層7。
多重量子井MQW由1至5雙-層結構的堆疊組成，其由在2.5nm的Ga1-x lnN層MQW1(其中x介於0.05及一大於0.3的值，但維持小於1)上的11.5 nmGaN層MQW2組成。
第一布拉格鏡MB1由20至30雙-層結構之堆疊組成，其由一60nm以矽摻雜之Al0.2 Ga0.8 N層MB12及一55nm以矽摻 雜之GaN層MB11組成。
最後，第二布拉格鏡MB2由20至30雙-層結構之堆疊組成，其由一60nm以鎂摻雜之Al0.2 Ga0.8 N層MB22與一55nm以鎂摻雜之GaN層MB21組成。
第18圖說明具一單晶布拉格鏡之共振腔發光二極體的實施例。
此一二極體在以矽n+摻雜的GaN主動層3(亦形成一接觸層)上依次包含一具有以矽n-摻雜之組成物GaN/Alx Ga1-x N的布拉格鏡MB、一以矽n-摻雜之第一GaN腔C1、一具有組成物GaN/Ga1-x lnx N的重量子井MQW(形成元件的主動區)、一由在10nm之Alx Ga1-x N層5a(其中x介於0.1至0.3)上之以鎂p-摻雜的10nm之Alx Ga1-x N層5b(其中x介於0.1至0.3)所組成的電子阻礙層5、一以鎂p-摻雜第二GaN腔C2與一在以鎂p+摻雜的5nm之GaN或GaInN層7a上之以鎂p++摻雜的5nm之GaN或GaInN層7b組成之p接觸層7。
多重量子井MQW與布拉格鏡MB的組成物分別相同於在第17圖中說明之元件的多重量子井MQW與第一布拉格鏡MB1者。
第19圖說明具一AlInN系單晶布拉格鏡之RC-LED的實施例。
此元件在一以矽n+摻雜的GaN主動層3上依次包含一具有以矽n-摻雜的組成物GaN/Alx Ga1-x N之布拉格鏡MB、一以矽n-摻雜的第一GaN腔、一具有組成物GaN/Ga1-x lnx N的多重量子井MQW(形成元件的主動區)、一由在10nm之 Alx Ga1-x N層5a(其中x介於0.1至0.3)上之以鎂p-摻雜的10nm之Alx Ga1-x N層5b(其中x介於0.1至0.3)所組成的電子阻礙層5、一以鎂p-摻雜第二GaN腔C2與一在以鎂p+摻雜的5nm之GaN或GaInN層7a上之以鎂p++摻雜的5nm之GaN或GaInN層7b組成之p接觸層7。
多重量子井MQW由1至5雙-層結構的堆疊組成，其由在2.5nm的Ga1-x lnN層MQW1(其中x介於0.05及一大於0.3的值，但維持小於1)上的11.5nmGaN層MQW2組成。
布拉格鏡MB由20雙-層結構之堆疊組成，其由在一55nm以矽摻雜之MB11層上具62nm以矽摻雜之Al0.83 ln0.17 N層MB12組成。
雷射二極體
對於雷射二極體，矽基材的低成本與大尺寸使其與如藍寶石、SiC或大塊GaN的基材相比可降低終端元件的成本，其可經由本發明獲得一在錯位密度方面以前不可能使用藍寶石基材的結晶品質，亦即錯位密度比在習知技術中在矽上GaN的生長獲得之低10倍。此因此可能減少非-輻射重合而因此獲得較低的臨限電流強度。
第20圖說明一"邊緣發射"之雷射二極體的第一實施例。
此元件在一以矽n+摻雜的4μm厚之GaN主動層3(形成n接觸層)上依次包含一具有以矽n-摻雜的組成物GaN/Alx Ga1-x N之第一超晶格SL1(形成n塗層)、一110nm以矽n-摻雜的GaN層8(形成n波導)、一具有組成物 GaN/Alx Ga1-x N之多重量子井MQW(元件的主動區)、一由在10nm之Alx Ga1-x N層5a(其中x介於0.1至0.3)上之以鎂p-摻雜的10nm之Alx Ga1-x N層5b(其中x介於0.1至0.3)所組成的電子阻礙層5、一100nm以鎂p-摻雜的GaN層9(形成p波導)、一具有以鎂p-摻雜之組成物GaN/Alx Ga1-x N的第二超晶格SL2(形成p塗層)與一在以鎂p+摻雜的5nm之GaN或GaInN層7a上之以鎂p++摻雜的5nm之GaN或GaInN層7b組成之p接觸層7。
多重量子井MQW由1至5雙-層結構的堆疊組成，其由在3nm的Ga0.15 ln0.85 N層MQW1上之10nm的GaN層MQW2組成。
第一超晶格SL1由一120雙-層結構的堆疊組成，其由在10nm之Al0.1 Ga0.9 N層SL11上之2.5nm以矽摻雜之Al0.83 ln0.17 N層SL12組成。
第二超晶格SL2由105雙-層結構的堆疊組成，其由在2.5nm之Al0.14 Ga0.86 N層SL21上之2.5nm以鎂摻雜之GaN層SL22組成。
第21圖說明一如先前實施例型式但為AlInN系的雷射二極體的第二實施例，如描述於由H.P.D.Schenk、M.Nemoz、M.Korytov、P.Vennegues、A.D.Drager、A,Hangleiter等人著之Indium incorporation dynamics into AlInN tenary alloys for laser structures lattice matched to GaN，Appl.Phys.Lett.93，081116_(2008)and H.P.D.Schenk、M.Nemoz、M.Korytov、P.Vennegues、P.Demolon、A.D.Drager、A.Hangleiter、R.Charash、P.P.Maaskant、 B.Corbett、J.Y.Duboz AIInN optical confinement layer for edge emitting group III-nitride laser structures，Phys.Stat.Sol.C 6，S897(2009)文獻中者。
此元件在一以矽n+摻雜的4μm厚之GaN主動層3(形成n接觸層)上依次包含一具有以矽n-摻雜的組成物Al0.83 ln0.17 N層10(形成n塗層)、一110nm以矽n-摻雜的GaN層8(形成n波導)、一具有組成物GaN/Alx Ga1-x N之多重量子井MQW(元件的主動區)一由在10nm之Alx Ga1-x N層5a(其中x介於0.1至0.3)上之以鎂p-摻雜的10nm之Alx Ga1-x N層5b(其中x介於0.1至0.3)所組成的電子阻礙層5、一100nm以鎂p-摻雜的GaN層9(形成p波導)、一具有以鎂p-摻雜之組成物GaN/Alx Ga1-x N的第二超晶格SL2(形成p塗層)與一在以鎂p+摻雜的5nm之GaN或GaInN層7a上之以鎂p++摻雜的5nm之GaN或GaInN層7b組成之p接觸層7。
多重量子井MQW由1至5雙-層結構的堆疊組成，其由在3nm的Ga0.15 ln0.85 N層MQW1上之10nm的GaN層MQW2組成。
超晶格SL由105雙-層結構的堆疊組成，其由在2.5nm之Al0.14 Ga0.86 N層SL21上之2.5nm以鎂摻雜之GaN層SL22組成。
電晶體
對於發光二極體，與基材如藍寶石、SiC或大塊GaN相比，矽基材的低成本及大尺寸使得降低終端元件的成本成為可能，其藉由本發明達到之前使用藍寶石基材不可能達 到的錯位密度之結晶品質，亦即比在習知技術中於矽上的GaN生長獲得之密度低10倍的錯位密度。此使得電晶體增加使用壽命並減少錯位引發之電子散射，提供較高的移動性成為可能。再者，因為矽基材較佳的熱導性，其能達到與在藍寶石基材上的電晶體設計相比為較小之元件尺寸，因此有較佳的基材產率。
第22圖說明一高速電子遷移電晶體(HEMT)或一場效電晶體(FET)的實施例。
在此電晶體中，此緩衝層由GaN主動層3形成。在緩衝層上，形成一覆蓋3nm之GaN層12之30nm的Al0.25 Ga0.75 N通道層11。
第23圖說明一高速電子遷移電晶體(HEMT)或場效電晶體(FET)的又一實施例，其相似於第22圖，但在緩衝層3與通道層11間包含一1nm的AlN間隔層13。
因為在GaN與AlGaN間的AlN薄層，在界面間的能帶間隙大於在GaN/AlGaN界面者。因此，在AlGaN中電子波函數的之穿透性較低，且在GaN/AlN/AIGa界面(壓電效果)自發形成的二-維電子氣體較佳的受限。再者，AlN層為薄至不足以進一步形成串聯電阻。
可替代地(未顯示)，一相似於第23圖的高速電子遷移電晶體(HEMT)或場效電晶體(FET)在緩衝層3上可包含一1至2nm之AlN間隔層13、一10至30nm的Al0.82 ln0.18 N通道層11及一3nm的GaN層12。
本發明的方法亦可適於在無裂痕GaN有效層內或上形 成電晶體，如在A.Dadgar、M.Neuburger、F.Schulze、J.Bläsing、A.Krtschil、I.Daumiller、M.Kunze、K.-M.Günther、H.Witte、A.Diez、E.Kohn與A.Krost等人著之High-current AlInN/GaN field effect transistors，Phys.Stat.Sol.A202，832(2005)，或M.Gonschorek、J.-F.Carlin、E.Feltin、M.A.Py與N.Grandjean等人著之High electron mobility lattice-matched AlInN/GaN field-effect transistor heterostructures，Appl.Phys.Lett.89，062106(2006)的文獻中描述者。
明顯地，前述的實施例僅為特定說明，其非以任何方式限制本發明的應用範疇與在有效層中或上製造的元件所使用的材料。
以此方式，本發明適合用於獲得GaN自支撐層，亦即適合自其用於磊晶生長的基材上移除，而不需要接合至一加強件。
此一高結晶品質之GaN厚層適於做為大GaN基材、或適於藉由層轉移製造半導體結構，特別是包括SmartCutTM 製程。
或者，依本發明獲得的GaN有效層可轉移至一基材上，其性質依終應用選定。
第24圖顯示依本發明形成之結構的錯位密度TDD(為cm-2 )與GaN有效層(為μm)之厚度e的函數。
此圖顯示藉由本發明方法獲得的結構大多具有一錯位密度少於或等於5x108 cm-2 ，尤其是當GaN層厚度超過1微米 厚度時。
1‧‧‧基材
2‧‧‧緩衝層
3、3'、3"、3a、3b、9、12‧‧‧GaN層
4、4a、4b‧‧‧中間層
5‧‧‧電子阻礙層
5a、5b、6、7a、7b、8、10、MB11、MB12、SL11、SL12、SL21、SL22‧‧‧層
7‧‧‧p接觸層
11‧‧‧通道層
13‧‧‧間隔層
C1、C2‧‧‧腔
MB‧‧‧布拉格鏡
MB1‧‧‧第一布拉格鏡
MQW、MQW1、MQW2‧‧‧多重量子井
SL1‧‧‧第一超晶格
SL2‧‧‧第二超晶格
第1圖為一已知依次含有矽基材、一AlN緩衝層及一GaN有效層的結構之橫切面圖；第2圖為一已知依次含有矽基材、一AlN緩衝層、一第一GaN層、一AlN中間層及一GaN有效層的結構之橫切面圖；第3圖為一已知依次含有矽基材、一AlN緩衝層、GaN層與AlN中間層之二交替層及一GaN有效層的結構之橫切面圖；第4圖為本發明第一實施例之結構的橫切面圖；第5圖為本發明另一實施例之結構的橫切面圖；第6圖為本發明結構的部份TEM影像；第7圖為二結構之比較XRD圖，其中之一為本發明；第8圖為一說明依介於緩衝層與有效層間的中間層性質在不同結構中於GaN有效層內應變的進展之圖；第9圖顯示本發明之過渡層系統中鋁與摻雜物的濃度剖面圖；第10至12圖為不同結構的諾瑪斯基對比光學顯微鏡影像(Nomarski contrast optical microscopic views)；第13圖顯示第12圖結構中的孔隙之TEM影像；第14圖顯示在相似於第2圖的結構中V-形缺陷之TEM影像；第15圖為由本發明之結構製備的肖特基二極體之側面 圖；第16圖說明在可見光範圍中發光之發光二極體的實施例；第17圖說明具二單晶布拉格鏡(monolithic Bragg mirrors)之共振腔發光二極體的實施例；第18圖說明具一單晶布拉格鏡之共振腔發光二極體的實施例；第19圖說明具一(Al，ln)N系單晶布拉格鏡之RC-LED的實施例；第20圖說明一雷射二極體的第一實施例；第21圖說明一雷射二極體的第二實施例，其為(Al、In)N系；第22圖說明一高速電子遷移電晶體(HEMT)或一場效電晶體(FET)的實施例；第23圖說明另一高速電子遷移電晶體(HEMT)或一場效電晶體(FET)的實施例，其包含一"間隔"層，第24圖為顯示錯位密度與GaN有效層厚度的函數關係。
1‧‧‧基材
2‧‧‧緩衝層
3、3'、3"、3a、3b‧‧‧GaN層
4a、4b‧‧‧中間層

Claims (30)

  1. 一種藉由磊晶生長在一基材上製造GaN單晶有效層的方法，其中該基材的熱膨脹係數少於GaN的熱膨脹係數，該基材因此適於在該有效層中產生拉伸應變，該方法的特徵在於其包含下列依次步驟：(a)在該基材一AlN緩衝層之形成，(b)直接在該緩衝層上一於磊晶溫度鬆弛的GaN層之三維磊晶生長，(c1)該GaN層上一具有組成物Bw Alx Gay Inz N的第一中間層之磊晶生長，其中w+x+y+z=1且0.5<x1、0y<1、0w<1及0z<1，(c2)一具有組成物Bw Alx Gay Inz N的層之磊晶生長，其中w+x+y+z=1且0x<0.5、0y<1、0w<1及0z<1，(c3)一具有組成物Bw Alx Gay Inz N之第二中間層的磊晶生長，其中w+x+y+z=1且0.5<x1、0y<1、0w<1且0z<1，在步驟(c1)至(c3)形成的至少一層為一含有鋁及鎵的至少三元III-N合金，(d)該GaN有效層的磊晶生長。
  2. 如申請專利範圍第1項之方法，其特徵在於該基材的直徑為大於或等於150mm。
  3. 如申請專利範圍第1或2項之方法，其特徵在於該步驟(d)包含該GaN有效層的磊晶生長超過至少5μm。
  4. 如申請專利範圍第1項之方法，其特徵在於該該第一及 該第二中間層具有介於10至50nm間的厚度；且在於在該中間層間形成之具有組成物Bw Alx Gay Inz N的層具有介於0.5至2μm間的厚度，其中w+x+y+z=1且0x0.5、0y<1、0w<1，以及0z<1。
  5. 如申請專利範圍第1項之方法，其特徵在於該第一及該第二中間層之鋁含量x為介於0.8至1間，且在該中間層間形成的層之鋁含量為介於0至0.2間。
  6. 如申請專利範圍第1項之方法，其特徵在於在該步驟(c3)與(d)間包含下列依次步驟：(c4)一第一過渡層的形成，其具有組成物Bw Alx Gay Inz N，其中w+x+y+z=1且0x<0.5、0y<1、0w<1及0z<1，具有一濃度少於1018 cm-3 的摻雜物；(c5)一第二過渡層的形成，其具有組成物Bw Alx Gay Inz N，其中w+x+y+z=1且0x<0.5、0y<1、0w<1及0z<1，較佳具一逐漸增加至不大於1019 cm-3 的摻雜物濃度；(c6)一第三過渡層的形成，其具有組成物Bw Alx Gay Inz N，其中w+x+y+z=1且0x<0.5、0y<1、0w<1及0z<1，具有一濃度少於1019 cm-3 的摻雜物；(c7)一第四過渡層的形成，其具有組成物Bw Alx Gay Inz N，其中w+x+y+z=1且0x<0.5、0y<1、0w<1及0z<1，該x逐漸減少至0及一濃度少於1019 cm-3 的摻雜物。
  7. 如申請專利範圍第1項之方法，其特徵在於藉由金屬有 機氣相磊晶生長(MOVPE)實施。
  8. 如申請專利範圍第1項之方法，其特徵在於該基材可選自下列基材：Si(111)、Si(110)、Si(100)、多孔Si、在多晶SiC上的矽(SopSiC)、4H-SiC、6H-SiC、3C-SiC/Si(111)、在絕緣體上的矽(SOI)。
  9. 如申請專利範圍第8項之方法，其特徵在於該基材為一以硼摻雜的矽基材，故該基材的電阻少於5mΩ.cm，較佳為少於2mΩ.cm。
  10. 如申請專利範圍第9項之方法，其特徵在於該基材額外地以氮摻雜。
  11. 如申請專利範圍第1項之方法，其特徵在於當該有效層磊晶生長後，該層移轉至一基材上。
  12. 如申請專利範圍第1項之方法，其特徵在於當該有效層磊晶生長超過的5μm厚度後，自已進行磊晶生長的該結構移除該有效層，以形成一GaN自體支撐層。
  13. 一種在基材上含有GaN單晶有效層的結構，其基材的熱膨脹係數小於GaN的熱膨脹係數，該結構的特徵在於其依次包含：-一在周圍溫度於拉伸應變下的GaN單晶層，-一具有組成物Bw Alx Gay Inz N的第一單晶中間層，其中w+x+y+z=1且0.5<x1、0y<1、0w<1及0z<1，-一具有組成物Bw Alx Gay Inz N的單晶層，其中w+x+y+z=1且0x<0.5、0y<1、0w<1及0z<1，-一具有組成物Bw Alx Gay Inz N的第二單晶中間層， 其中w+x+y+z=1且0.5<x1、0y<1、0w<1及0z<1，-該GaN有效層，且其中介於該在周圍溫度於拉伸應變下的GaN單晶層與該GaN有效層間的至少一層由至少一含有鋁與鎵的三元III-N合金製成。
  14. 如申請專利範圍第13項之結構，其特徵在於GaN有效層的直徑為大於或等於150mm。
  15. 如申請專利範圍第13或14項之結構，其特徵在於該GaN有效層具有大於或等於5μm的厚度。
  16. 如申請專利範圍第13項之結構，其特徵在於GaN有效層具有少於或等於5x108 cm-2 的錯位密度。
  17. 如申請專利範圍第13項之結構，其特徵在於該在周圍溫度於拉伸應變下的GaN單晶層為介於1至5μm間。
  18. 如申請專利範圍第13項之結構，其特徵在於該第一與第二中間層具有10至50nm間的厚度，且在該中間層間形成的具有組成物Bw Alx Gay Inz N的層，其中w+x+y+z=1且0x<0.5、0y<1、0w<1及0z<1，其具有介於0.5至2μm間的厚度。
  19. 如申請專利範圍第13項之結構，其特徵在於該第一與第二中間層的鋁含量x介於0.8至1間且在該中間層間形成的層之鋁含量x介於0至0.2間。
  20. 如申請專利範圍第13項之結構，其特徵在於該基材選自下列基材：Si(111)、Si(110)、Si(100)、多孔Si、在多晶SiC上的矽(SopSiC)、4H-SiC、6H-SiC、3C-SiC/Si(111)、 在絕緣體上的矽(SOI)。
  21. 如申請專利範圍第20項之結構，其特徵在於基材為一摻雜硼的矽基材，故該基材的電阻少於5mΩ.cm，較佳地為少於2mΩ.cm。
  22. 如申請專利範圍第21項之結構，其特徵在於該基材額外以氮摻雜。
  23. 如申請專利範圍第13項之結構，其特徵在於該結構在該基材與該在周圍溫度於拉伸應變下的GaN單晶層間包含一緩衝層，該於拉伸應變下的GaN單晶層直接在該緩衝層上。
  24. 如申請專利範圍第23項之結構，其特徵在於該緩衝層(2)為一AlN層。
  25. 如申請專利範圍第13項之結構，其特徵在於該結構在該第二中間層與該有效層間依次包含：-一具有組成物Bw Alx Gay Inz N的第一過渡層，其中w+x+y+z=1且0x<0.5、0y<1、0w<1及0z<1，其具一摻雜物濃度少於1018 cm-3 ，-一具有組成物Bw Alx Gay Inz N的第二過渡層，其中w+x+y+z=1且0x<0.5、0y<1、0w<1及0z<1，較佳地具一逐漸增加至不超過1019 cm-3 的摻雜物濃度，-一具有組成物Bw Alx Gay Inz N的第三過渡層，其中w+x+y+z=1且0x<0.5、0y<1、0w<1及0z<1，其具有一少於1019 cm-3 的摻雜物濃度；-一具有組成物Bw Alx Gay Inz N的第四過渡層，其中 w+x+y+z=1且0x<0.5、0y<1、0w<1及0z<1，其x逐漸減至0且一少於1019 cm-3 的摻雜物濃度。
  26. 如申請專利範圍第13項之結構，其特徵在於該有效層在n+摻雜GaN層上可包含一n-摻雜GaN層。
  27. 一種具有厚度大於或等於5μm、直徑大於或等於150mm且錯位密度少於或等於5x108 cm-2 的GaN自支撐單晶層，該層無裂痕。
  28. 一種在一基材上含有GaN單晶層的結構，該GaN層具有厚度大於或等於5μm、直徑大於或等於150mm且錯位密度少於或等於5x108 cm-2 。
  29. 一種在如前述申專利範圍第23至28項之GaN有效層上或內形成之電子、光電或微機械元件。
  30. 如申請專利範圍第29項之元件，其特徵在於該元件包含一肖特基二極體(Schottky diode)。
TW101123540A 2011-06-30 2012-06-29 製造於矽或類似基材上之氮化鎵厚磊晶層的方法及使用該方法所獲得之層 TWI468562B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1155899A FR2977260B1 (fr) 2011-06-30 2011-06-30 Procede de fabrication d'une couche epitaxiale epaisse de nitrure de gallium sur un substrat de silicium ou analogue et couche obtenue par ledit procede

Publications (2)

Publication Number Publication Date
TW201305397A TW201305397A (zh) 2013-02-01
TWI468562B true TWI468562B (zh) 2015-01-11

Family

ID=46420189

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101123540A TWI468562B (zh) 2011-06-30 2012-06-29 製造於矽或類似基材上之氮化鎵厚磊晶層的方法及使用該方法所獲得之層

Country Status (8)

Country Link
US (1) US9093271B2 (zh)
EP (1) EP2727133B1 (zh)
JP (1) JP2014527707A (zh)
KR (1) KR102016046B1 (zh)
CN (1) CN103828019B (zh)
FR (1) FR2977260B1 (zh)
TW (1) TWI468562B (zh)
WO (1) WO2013001014A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991417B2 (en) 2015-07-31 2018-06-05 International Business Machines Corporation Resonant cavity strained III-V photodetector and LED on silicon substrate
TWI774596B (zh) * 2021-10-29 2022-08-11 環球晶圓股份有限公司 半導體磊晶結構

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8748297B2 (en) 2012-04-20 2014-06-10 Infineon Technologies Ag Methods of forming semiconductor devices by singulating a substrate by removing a dummy fill material
KR102066616B1 (ko) * 2013-05-09 2020-01-16 엘지이노텍 주식회사 반도체 소자
US9406564B2 (en) 2013-11-21 2016-08-02 Infineon Technologies Ag Singulation through a masking structure surrounding expitaxial regions
US20150243494A1 (en) * 2014-02-25 2015-08-27 Texas Instruments Incorporated Mechanically robust silicon substrate having group iiia-n epitaxial layer thereon
US9355920B2 (en) 2014-03-10 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming semiconductor devices and FinFET devices, and FinFET devices
DE102014105303A1 (de) 2014-04-14 2015-10-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Schichtstruktur als Pufferschicht eines Halbleiterbauelements sowie Schichtstruktur als Pufferschicht eines Halbleiterbauelements
WO2015190351A1 (ja) * 2014-06-13 2015-12-17 住友電気工業株式会社 半導体積層体、半導体積層体の製造方法および半導体装置の製造方法
JP2016164108A (ja) * 2015-03-06 2016-09-08 住友化学株式会社 窒化物半導体積層体の製造方法及び窒化物半導体積層体
US10032870B2 (en) * 2015-03-12 2018-07-24 Globalfoundries Inc. Low defect III-V semiconductor template on porous silicon
CN105161578B (zh) * 2015-08-17 2018-03-23 中国科学院半导体研究所 Si衬底上GaN薄膜的生长方法及复合GaN薄膜
FR3041470B1 (fr) 2015-09-17 2017-11-17 Commissariat Energie Atomique Structure semi-conductrice a tenue en tension amelioree
CN106548972B (zh) * 2015-09-18 2019-02-26 胡兵 一种将半导体衬底主体与其上功能层进行分离的方法
US10763188B2 (en) * 2015-12-23 2020-09-01 Intel Corporation Integrated heat spreader having electromagnetically-formed features
US11411169B2 (en) 2017-10-16 2022-08-09 Akoustis, Inc. Methods of forming group III piezoelectric thin films via removal of portions of first sputtered material
US10523180B2 (en) * 2016-03-11 2019-12-31 Akoustis, Inc. Method and structure for single crystal acoustic resonator devices using thermal recrystallization
US11411168B2 (en) 2017-10-16 2022-08-09 Akoustis, Inc. Methods of forming group III piezoelectric thin films via sputtering
US10581398B2 (en) * 2016-03-11 2020-03-03 Akoustis, Inc. Method of manufacture for single crystal acoustic resonator devices using micro-vias
FR3049762B1 (fr) * 2016-04-05 2022-07-29 Exagan Structure semi-conductrice a base de materiau iii-n
FR3051979B1 (fr) * 2016-05-25 2018-05-18 Soitec Procede de guerison de defauts dans une couche obtenue par implantation puis detachement d'un substrat
US10679852B2 (en) * 2016-06-13 2020-06-09 QROMIS, Inc. Multi-deposition process for high quality gallium nitride device manufacturing
DE102016117030B4 (de) 2016-07-17 2018-07-05 X-Fab Semiconductor Foundries Ag Herstellung von Halbleiterstrukturen auf einem Trägersubstrat, die durch Überführungsdruck (Transfer Print) übertragbar sind.
US11895920B2 (en) 2016-08-15 2024-02-06 Akoustis, Inc. Methods of forming group III piezoelectric thin films via removal of portions of first sputtered material
DE102017101333B4 (de) 2017-01-24 2023-07-27 X-Fab Semiconductor Foundries Gmbh Halbleiter und verfahren zur herstellung eines halbleiters
US10411108B2 (en) * 2017-03-29 2019-09-10 QROMIS, Inc. Vertical gallium nitride Schottky diode
EP3451364B1 (en) * 2017-08-28 2020-02-26 Siltronic AG Heteroepitaxial wafer and method for producing a heteroepitaxial wafer
KR102591874B1 (ko) * 2017-09-27 2023-10-20 캠브리지 엔터프라이즈 리미티드 재료를 다공화하기 위한 방법 및 반도체 구조체
US11856858B2 (en) * 2017-10-16 2023-12-26 Akoustis, Inc. Methods of forming doped crystalline piezoelectric thin films via MOCVD and related doped crystalline piezoelectric thin films
GB201801337D0 (en) 2018-01-26 2018-03-14 Cambridge Entpr Ltd Method for etching a semiconductor structure
US11414782B2 (en) 2019-01-13 2022-08-16 Bing Hu Method of separating a film from a main body of a crystalline object
CN110085682B (zh) * 2019-05-05 2021-05-07 西安电子科技大学 一种共振隧穿二极管及其制作方法
CN111430457A (zh) 2020-04-27 2020-07-17 华南理工大学 一种硅衬底上GaN/二维AlN异质结整流器及其制备方法
TWI727773B (zh) * 2020-04-29 2021-05-11 合晶科技股份有限公司 複合基板及其製造方法
CN114256742B (zh) * 2020-09-21 2024-03-15 山东华光光电子股份有限公司 一种具有超晶格窄波导大功率980nmLD外延片结构及其制备方法
CN112909134B (zh) * 2021-02-05 2022-02-08 西安瑞芯光通信息科技有限公司 一种大功率紫外led的外延生长方法
TWI797722B (zh) * 2021-08-19 2023-04-01 合晶科技股份有限公司 複合基板及其製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1909190A (zh) * 2005-08-01 2007-02-07 安华高科技Ecbuip(新加坡)私人有限公司 含晶格参数改变元素的氮化镓器件衬底

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7118929B2 (en) 2000-07-07 2006-10-10 Lumilog Process for producing an epitaxial layer of gallium nitride
US7560296B2 (en) 2000-07-07 2009-07-14 Lumilog Process for producing an epitalixal layer of galium nitride
JP4298023B2 (ja) * 1998-10-28 2009-07-15 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 窒化物半導体多層堆積基板および窒化物半導体多層堆積基板の形成方法
FR2810159B1 (fr) 2000-06-09 2005-04-08 Centre Nat Rech Scient Couche epaisse de nitrure de gallium ou de nitrure mixte de gallium et d'un autre metal, procede de preparation, et dispositif electronique ou optoelectronique comprenant une telle couche
US6391748B1 (en) * 2000-10-03 2002-05-21 Texas Tech University Method of epitaxial growth of high quality nitride layers on silicon substrates
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP4749583B2 (ja) * 2001-03-30 2011-08-17 豊田合成株式会社 半導体基板の製造方法
US20030015708A1 (en) * 2001-07-23 2003-01-23 Primit Parikh Gallium nitride based diodes with low forward voltage and low reverse current operation
US6818061B2 (en) * 2003-04-10 2004-11-16 Honeywell International, Inc. Method for growing single crystal GaN on silicon
US8889530B2 (en) * 2003-06-03 2014-11-18 The Research Foundation Of State University Of New York Formation of highly dislocation free compound semiconductor on a lattice mismatched substrate
WO2005060007A1 (en) 2003-08-05 2005-06-30 Nitronex Corporation Gallium nitride material transistors and methods associated with the same
US7323256B2 (en) * 2003-11-13 2008-01-29 Cree, Inc. Large area, uniformly low dislocation density GaN substrate and process for making the same
EP1571241A1 (en) 2004-03-01 2005-09-07 S.O.I.T.E.C. Silicon on Insulator Technologies Method of manufacturing a wafer
US7339205B2 (en) 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
US7247889B2 (en) 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates
EP1763069B1 (en) 2005-09-07 2016-04-13 Soitec Method for forming a semiconductor heterostructure
US7608526B2 (en) 2006-07-24 2009-10-27 Asm America, Inc. Strained layers within semiconductor buffer structures
FR2908925B1 (fr) 2006-11-17 2009-02-20 St Microelectronics Sa PROCEDE D'INTEGRATION D'UN COMPOSANT DE TYPE III-N, TEL QUE DU GaN, SUR UN SUBSTRAT DE SILICIUM (001) NOMINAL
FR2929445B1 (fr) * 2008-03-25 2010-05-21 Picogiga Internat Procede de fabrication d'une couche de nitrure de gallium ou de nitrure de gallium et d'aluminium
FR2938702B1 (fr) 2008-11-19 2011-03-04 Soitec Silicon On Insulator Preparation de surface d'un substrat saphir pour la realisation d'heterostructures
FR2942910B1 (fr) 2009-03-06 2011-09-30 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure visant a reduire l'etat de contrainte en tension du substrat donneur
JP2011054622A (ja) * 2009-08-31 2011-03-17 Sumco Corp シリコン基板とその製造方法
CN102652354B (zh) * 2009-12-15 2015-02-18 索泰克公司 用于重复利用衬底的处理
CN201741713U (zh) * 2010-03-30 2011-02-09 杭州海鲸光电科技有限公司 一种硅基复合衬底

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1909190A (zh) * 2005-08-01 2007-02-07 安华高科技Ecbuip(新加坡)私人有限公司 含晶格参数改变元素的氮化镓器件衬底

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991417B2 (en) 2015-07-31 2018-06-05 International Business Machines Corporation Resonant cavity strained III-V photodetector and LED on silicon substrate
US10529891B2 (en) 2015-07-31 2020-01-07 International Business Machines Corporation Resonant cavity strained III-V photodetector and LED on silicon substrate
US10559714B2 (en) 2015-07-31 2020-02-11 International Business Machines Corporation Resonant cavity strained III-V photodetector and LED on silicon substrate
US11069833B2 (en) 2015-07-31 2021-07-20 International Business Machines Corporation Resonant cavity strained III-V photodetector and LED on silicon substrate
US11069832B2 (en) 2015-07-31 2021-07-20 International Business Machines Corporation Resonant cavity strained III-V photodetector and LED on silicon substrate
TWI774596B (zh) * 2021-10-29 2022-08-11 環球晶圓股份有限公司 半導體磊晶結構

Also Published As

Publication number Publication date
WO2013001014A1 (en) 2013-01-03
JP2014527707A (ja) 2014-10-16
EP2727133B1 (en) 2020-05-20
CN103828019B (zh) 2016-12-28
CN103828019A (zh) 2014-05-28
TW201305397A (zh) 2013-02-01
FR2977260B1 (fr) 2013-07-19
FR2977260A1 (fr) 2013-01-04
KR102016046B1 (ko) 2019-08-30
EP2727133A1 (en) 2014-05-07
US9093271B2 (en) 2015-07-28
KR20140096018A (ko) 2014-08-04
US20140327013A1 (en) 2014-11-06

Similar Documents

Publication Publication Date Title
TWI468562B (zh) 製造於矽或類似基材上之氮化鎵厚磊晶層的方法及使用該方法所獲得之層
JP5702312B2 (ja) 厚い窒化物半導体構造を製造する方法
TWI344674B (en) Gallium nitride device substrate containing a lattice parameter altering element
JP5520056B2 (ja) 中間層構造を有する窒化物半導体構造、及び中間層構造を有する窒化物半導体構造を製造する方法
US8785943B2 (en) Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
JP2019505459A (ja) 増加した圧縮応力によってシリコン基板上で成長させたｉｉｉ族窒化物構造物
Dadgar et al. Metalorganic chemical vapor phase epitaxy of gallium‐nitride on silicon
US8405128B2 (en) Method for enhancing growth of semipolar (Al,In,Ga,B)N via metalorganic chemical vapor deposition
TWI404122B (zh) 增進半-極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ藉由金屬有機化學氣相沈積生長之方法
GB2485418A (en) GaN on Si device substrate with GaN layer including sub-10nm SiNx interlayers that promote crystal growth with reduced threading dislocations
WO2007133603A2 (en) In-situ defect reduction techniques for nonpolar and semipolar (ai, ga, in)n
CN104518062B (zh) 制造半导体发光器件的方法
Kaiser et al. Structural properties of AlGaN/GaN heterostructures on Si (111) substrates suitable for high-electron mobility transistors
EP2553716A1 (en) Iii-v semiconductor structures and methods for forming the same
JP2010056555A (ja) 半導体構造物及びそれを製造する方法
Gkanatsiou et al. Electron microscopy characterization of AlGaN/GaN heterostructures grown on Si (111) substrates
JP2014229900A (ja) Ｉｉｉ−ｖ族デバイスおよびその製造方法
WO2013003688A1 (en) Defect mitigation structures for semiconductor devices
KR101517808B1 (ko) 크랙 감소를 위한 실리콘 기판 위 GaN 성장방법
Li et al. Metalorganic chemical vapour deposition (MOCVD) growth of GaN on foundry compatible 200 mm Si
US20120187374A1 (en) Semiconductor Device
Zhang MOCVD growth of GaN on 200mm Si and addressing foundry compatibility issues
LI MOCVD GROWTH OF GAN ON 200MM SI AND ADDRESSING FOUNDRY COMPATIBILITY ISSUES
Han Growth of gallium nitride layers with very low threading dislocation densities
Scholz et al. Large Area Semipolar GaN Grown on Foreign Substrates