CN103828019B - 在硅或类似的基材上制造氮化镓的厚的外延层的方法以及使用所述方法获得的层 - Google Patents

在硅或类似的基材上制造氮化镓的厚的外延层的方法以及使用所述方法获得的层 Download PDF

Info

Publication number
CN103828019B
CN103828019B CN201280032025.9A CN201280032025A CN103828019B CN 103828019 B CN103828019 B CN 103828019B CN 201280032025 A CN201280032025 A CN 201280032025A CN 103828019 B CN103828019 B CN 103828019B
Authority
CN
China
Prior art keywords
layer
gan
base material
composition
available layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280032025.9A
Other languages
English (en)
Other versions
CN103828019A (zh
Inventor
D·申克
A·巴瓦尔
Y·科尔迪耶
E·弗雷西内
M·肯纳德
D·龙迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Soitec SA
Original Assignee
Centre National de la Recherche Scientifique CNRS
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS, Soitec SA filed Critical Centre National de la Recherche Scientifique CNRS
Publication of CN103828019A publication Critical patent/CN103828019A/zh
Application granted granted Critical
Publication of CN103828019B publication Critical patent/CN103828019B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H01S5/2009—Confining in the direction perpendicular to the layer structure by using electron barrier layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3054—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping
    • H01S5/3063—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping using Mg
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H01S5/3216—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities quantum well or superlattice cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种用于通过外延法在基材（1）上制造GaN的单晶层（3；3’，3”）的方法，其中所述基材（1）的热膨胀系数小于GaN的热膨胀系数，所述方法包括如下步骤：（b）三维外延生长在外延温度下弛豫的GaN层（3a），（c1）生长BwAlxGayInzN的中间层（4a），（c2）生长BwAlxGayInzN的层（3b），（c3）生长BwAlxGayInzN的中间层（4b），在步骤（c1）至（c3）中形成的层（3b，4a，4b）中的至少一者为包含铝和镓的至少三元III‑N合金，（d）生长所述GaN层（3；3’，3”）。

Description

在硅或类似的基材上制造氮化镓的厚的外延层的方法以及使 用所述方法获得的层
技术领域
本发明涉及一种用于通过外延法而在基材上制造无裂纹微晶GaN层的方法，所述基材的热膨胀系数小于GaN的热膨胀系数，并因此适用于在所述GaN层中产生拉伸应变。
背景技术
在硅基材上的基于III族元素氮化物（称为“III-N材料”）的电子、光电子和微机械部件显示了相当大的潜力。
特别地，基于具有大的带隙的半导体的电功率部件具有大的市场。
实际上，大带隙半导体的使用可有助于降低其中大量集成大带隙半导体的电子电路的尺寸和复杂性。
这些材料的具体特定的有前景的应用涉及适用于显著降低二极管相关的损失的肖特基型整流二极管。
实际上，据估计，使用硅基整流二极管的马达控制单元遭受大约2%的二极管相关的损失，而使用大带隙半导体基二极管（如SiC、GaN等）的相同单元仅具有大约0.2%的二极管相关的损失。
在支撑大带隙半导体的基材的情况中，为了优化部件的成本，应该可获得大尺寸（通常大于或等于6英寸（150mm））并具有合理成本。
就此而言，硅由于其低成本、其可得性及其对于标准化的半导体加工方法的适应性而是优选材料之一。
在另一方面，目前在工业可行的条件下无法获得块体形式（基材过小（即不超过2英寸（50mm）），并具有过高的成本）的氮化镓（其理论上是用于III-N材料的外延生长的理想基材）。
蓝宝石和碳化硅为其他潜在有利的候选，但过于昂贵，且分别经受库存短缺。
此外，在蓝宝石上的外延GaN显示出称为“微管”的缺陷。由在材料生长过程中螺旋位错的形成所导致的这些缺陷通常具有大约250至500nm的直径。因此已确定大约3至6.105cm-2的这些缺陷的密度。
然而，尽管具有上述优点，硅基材具有两个主要缺点。
首先是相对于III-N材料的显著晶格失配。
实际上，对于Si(111)面，GaN（其中晶格参数为）与Si（晶格参数为）之间的晶格失配为16.9%。
其次，硅与III-N材料的热膨胀系数之间存在显著失配。
这样，GaN的热膨胀系数为5.59.10-6K-1，而硅的热膨胀系数为2.59.10-6K-1，从而具有53.7%的热失配。
此外，在外延之后返回至环境温度时，硅基材（其为缓慢的）和III-N外延层（其为快速的）的不同收缩导致所述层在环境温度下处于+1.4GPa的拉伸应变下。
晶格参数失配为III-N材料中的结晶缺陷的来源，其对部件性能（漏电流、老化等）潜在有害。
热失配就其本身而言是用以使应变弛豫的在III-N材料中形成的裂纹的来源。
裂纹为III-N材料层的宏观缺陷，III-N材料层由于由GaN层表面上的这些裂纹所导致的不连续性而不适于部件操作。
为了试图补救硅基材与III-N材料的一个或多个外延层之间的这些失配，已知（如图1所示）在硅基材1上形成所谓的AlN的缓冲层2，并通过外延法而在缓冲层2上生长GaN层3。
实际上，由于GaN（其如上所述为）和AlN（其为大约）的晶格参数，当在AlN层上外延生长时，GaN层经受压缩应变。
理论上，即如果GaN在AlN上假同晶生长，则GaN的压缩可为多达-10.9GPa，因此弥补了在返回至环境温度时由GaN与硅基材的热膨胀系数之间的差异所产生的拉伸应变。
实际上，由于GaN与AlN之间的高晶格失配（2.47%），GaN不假同晶生长，而是通过形成位错和/或弯曲已有位错而部分弛豫。
作为结果，在AlN界面上在GaN处产生的压缩应变中的仅一部分可保持于GaN层中，并因此不足以弥补在冷却过程中所产生的拉伸应变。
以此方式，在这种结构中无裂纹GaN的有限厚度为大约1μm，这对于大多数目标应用而言过低。
为了改进GaN层中的压缩应变的保留，各个团队已提出在缓冲层与GaN层之间形成一个或多个“中间”层。
第一方法为一个或多个AlxGa1-xN层（其中0<x<1）的外延生长，所述一个或多个AlxGa1-xN层适用于通过在AlN层与最终GaN层之间使铝含量渐变而更好地保留压缩。
可参考H.Ishikawa，G.Y.Zhao，N.Nakada，T.Egawa，T.Soga，T.Jimbo，M.Umeno的著作，High-quality GaN on Si substrate using AlGaN/AlN intermediate layer，Phys.Stat.Sol.A176，599(1999)，以及提出在AlN的缓冲层与可用的GaN层之间***过渡层的文献US6,617,060，其中在接近与GaN层的界面时Al组成逐渐减小。
或者，过渡层可由层的叠堆组成，其中Al含量逐步地不连续地减小。
M.D.Zhu，C.McAleese，M.J.Kappers，C.J.Humphreys的研究Dislocationreduction in MOCVD grown GaN layers on Si(111)using two different bufferlayer approaches，13th European Workshop on Metalorganic Vapor Phase Epitaxy(EWMOVPE-XIII)，德国乌尔姆，2009年6月7-10日，（B-11）显示，相比于铝含量的连续变化，不连续变化有可能显著降低最终GaN层内的位错密度（相对于109cm-2，为大约108cm-2）。
文献US6,649,287、US7,247,889、US7,339,205、US7,352,015和US7,352,016描述了与上述类似的过渡层。
然而，由发明人进行的实验所支持的与此类结构相关的文献显示，有可能获得GaN的连续的无裂纹层，其中厚度不超过2.5μm。
对于大多数目标应用而言，该厚度仍然过小。
第二类型的解决方法为AlN层和GaN层的交替外延。
因此，文献WO01/95380提出了（如图2所示）一种结构，其连续包括硅基材1、AlN的缓冲层2、GaN的第一层3a、AlN的中间层4和GaN的可用层3。
中间层4为单晶，并具有小于GaN层的晶格参数的晶格参数，从而使GaN的上覆层3能够在外延过程中压缩，以为了至少部分弥补在冷却过程中产生的拉伸应变。
这种结构有可能获得大约3至4μm的无裂纹层3，这是显著的，但对于一些目标应用过小。
图3显示了该结构的一个可供选择的实施方案，其连续包括硅基材1、AlN的缓冲层2、GaN的第一层3a、AlN的第一中间层4a、GaN的第二层3b、AlN的第二中间层4b和GaN的可用层3。
将AlN的第二中间层***结构中有可能增加GaN的可用层3的厚度，但只是达到对于一些目标应用仍然不足的程度。
因此，本发明的目的为限定一种用于通过外延法而制造GaN的无裂纹层的方法，所述GaN的无裂纹层比迄今为止获得的层更厚。
更具体地，本发明的目的为在基材上制备GaN的连续可用层（即完整的，而不含有除了GaN之外的材料的任何层），所述GaN的连续可用层具有大于5μm的厚度，并具有小于或等于5.108cm-2的位错密度，所述基材任选地直径大于或等于6英寸（150mm）。
发明内容
本发明提出了一种用于通过外延法而在基材上制造GaN的单晶可用层的方法，其中所述基材的热膨胀系数小于GaN的热膨胀系数，并因此适用于在所述可用层中产生拉伸应变。
所述方法的特征在于其包括如下连续步骤：
（a）在基材上形成AlN的缓冲层，
（b）直接在所述缓冲层上三维外延生长在外延温度下弛豫的GaN层，
（c1）在所述GaN层上外延生长具有组成BwAlxGayInzN的第一中间层，其中w+x+y+z=1且0.5<x≤1，0≤y<1，0≤w<1且0≤z<1，
（c2）外延生长具有组成BwAlxGayInzN的层，其中w+x+y+z=1且0≤x<0.5，0≤y<1，0≤w<1且0≤z<1，
（c3）外延生长具有组成BwAlxGayInzN的第二中间层，其中w+x+y+z=1且0.5<x≤1，0≤y<1，0≤w<1且0≤z<1，
在步骤（c1）至（c3）中形成的层中的至少一者为包含铝和镓的至少三元III-N合金，
（d）外延生长所述GaN的可用层。
在本文，关于第一层相对于第二层的位置的术语“在……上”不必暗示第一层与第二层直接接触；除非另外指出，否则该术语不排除一个或多个层***第一层与第二层之间。
根据本发明的一个优选实施方案，所述基材的直径大于或等于6英寸（150mm）。
特别有利地，步骤（d）包括以至少5μm的厚度外延生长所述GaN的可用层。
根据本发明的一个优选实施方案，所述第一和第二中间层具有10至50nm之间的厚度；在所述中间层之间形成的具有组成BwAlxGayInzN的层（其中w+x+y+z=1且0≤x<0.5，0≤y<1，0≤w<1且0≤z<1）具有0.5至2μm之间的厚度。
优选地，所述第一和第二中间层的铝含量x为0.8至1之间，且在所述中间层之间形成的层的铝含量x为0至0.2之间。
根据本发明的一个特定实施方案，所述方法在步骤（c3）与（d）之间包括如下连续步骤：
（c4）形成具有组成BwAlxGayInzN的第一过渡层，其中w+x+y+z=1且0≤x<0.5，0≤y<1，0≤w<1且0≤z<1，且掺杂剂浓度小于1018cm-3；
（c5）形成具有组成BwAlxGayInzN的第二过渡层，其中w+x+y+z=1且0≤x<0.5，0≤y<1，0≤w<1且0≤z<1，其优选具有逐渐增加至不超过1019cm-3的浓度；
（c6）形成具有组成BwAlxGayInzN的第三过渡层，其中w+x+y+z=1且0≤x<0.5，0≤y<1，0≤w<1且0≤z<1，且掺杂剂浓度小于1019cm-3；
（c7）形成具有组成BwAlxGayInzN的第四过渡层，其中w+x+y+z=1且0≤x<0.5，0≤y<1，0≤w<1且0≤z<1，且x逐渐减小至0，且掺杂剂浓度小于1019cm-3。
优选地，所述方法通过金属有机气相外延法（MOVPE）实施。
基材可选自如下基材：Si(111)、Si(110)、Si(100)、多孔Si、多晶SiC上硅（SopSiC）、4H-SiC、6H-SiC、3C-SiC/Si(111)、绝缘体上硅（SOI）。
根据一个有利的实施方案，所述基材为掺杂硼的硅基材，使得所述基材的电阻率小于5mΩ.cm，优选小于2mΩ.cm。
任选地，所述基材可另外掺杂氮。
在外延生长GaN的可用层之后，有可能例如使用Smart CutTM过程将所述可用层转移至基材。
或者，以至少5μm的厚度外延生长GaN的可用层之后，有可能从所述可用层在其上发生外延的结构移除所述可用层，以形成GaN的自支撑层。
本发明的另一方面涉及一种在基材上包括GaN的单晶可用层的结构，其中所述基材的热膨胀系数小于GaN的热膨胀系数，所述结构的特征在于其连续包括：
-在环境温度下在拉伸应变下的GaN的单晶层，
-具有组成BwAlxGayInzN的第一单晶中间层，其中w+x+y+z=1且0.5<x≤1，0≤y<1，0≤w<1且0≤z<1，
-具有组成BwAlxGayInzN的单晶层，其中w+x+y+z=1且0≤x<0.5，0≤y<1，0≤w<1且0≤z<1，
-具有组成BwAlxGayInzN的第二单晶中间层，其中w+x+y+z=1且0.5<x≤1，0≤y<1，0≤w<1且0≤z<1，
-所述GaN的可用层，
且特征在于所述在环境温度下在拉伸应变下的GaN的单晶层与所述GaN的可用层之间的层中的至少一者由包含铝和镓的至少三元III-N合金制得。
特别有利地，所述GaN的可用层的直径大于或等于6英寸（150mm）。
此外，所述GaN的可用层可具有大于或等于5μm的厚度，并同时不含裂纹。
所述GaN的可用层也可具有小于或等于5x108cm-2的位错密度。
根据本发明的一个优选实施方案，所述在环境温度下在拉伸应变下的GaN的单晶层为1至5μm之间，优选为1至2μm之间。
此外，所述第一和第二中间层可具有10至50nm之间的厚度，且在所述中间层之间形成的具有组成BwAlxGayInzN的层（其中w+x+y+z=1且0≤x<0.5，0≤y<1，0≤w<1且0≤z<1）可具有0.5至2μm之间的厚度。
有利地，所述第一和第二中间层的铝含量x为0.8至1之间，且在所述中间层之间形成的层的铝含量x为0至0.2之间。
基材优选选自如下基材：Si(111)、Si(110)、Si(100)、多孔Si、多晶SiC上硅（SopSiC）、4H-SiC、6H-SiC、3C-SiC/Si(111)、绝缘体上硅（SOI）。
根据本发明的一个优选实施方案，所述结构在所述基材与所述在环境温度下在拉伸应变下的GaN的单晶层之间包括缓冲层，所述在拉伸应变下的GaN的单晶层有利地在所述缓冲层上。
所述缓冲层有利地为AlN层。
根据本发明的一个特定实施方案，所述结构在所述第二中间层与所述可用层之间连续包括：
-具有组成BwAlxGayInzN的第一过渡层，其中w+x+y+z=1且0≤x<0.5，0≤y<1，0≤w<1且0≤z<1，且掺杂剂浓度小于1018cm-3；
-具有组成BwAlxGayInzN的第二过渡层，其中w+x+y+z=1且0≤x<0.5，0≤y<1，0≤w<1且0≤z<1，其优选具有逐渐增加至不超过1019cm-3的浓度；
-具有组成BwAlxGayInzN的第三过渡层，其中w+x+y+z=1且0≤x<0.5，0≤y<1，0≤w<1且0≤z<1，且掺杂剂浓度小于1019cm-3；
-具有组成BwAlxGayInzN的第四过渡层，其中w+x+y+z=1且0≤x<0.5，0≤y<1，0≤w<1且0≤z<1，且x逐渐减小至0，且掺杂剂浓度小于1019cm-3。
所述可用层可包括在n+掺杂的GaN层上的n-掺杂的GaN层。
在本发明的一个特定实施方案中，所述结构仅由III-N合金组成，其中III材料为铝和/或镓（换言之，结构的各个层的硼和铟含量为零）。
本发明也涉及一种GaN的自支撑单晶层，其具有大于或等于5μm的厚度、大于或等于6英寸（150mm）的直径和小于或等于5x108cm-2的位错密度，所述层不含裂纹。
这种层可通过从上述结构分离所述可用层而获得。
本发明的另一目的为一种在基材上包括GaN的单晶层的结构，所述GaN层具有大于或等于5μm的厚度、大于或等于6英寸（150mm）的直径和小于或等于5x108cm-2的位错密度。
所述结构可通过将上述结构的可用层转移至所述基材上而获得。
本发明的另一目的涉及一种在如上所述的GaN的可用层中或在如上所述的GaN的可用层上形成的电子、光电子或微机械器件而无论所述GaN的可用层是否为自支撑的，所述GaN的可用层集成至形成用于其外延生长的基底的结构中，或者在外延法之后安装于基材上。
例如，所述器件包括肖特基二极管。
附图说明
参照附图，根据下文具体实施方式，本发明的进一步的特征和优点将显现，在附图中：
-图1为连续包括硅基材、AlN的缓冲层和GaN的可用层的已知结构的截面图；
-图2为连续包括硅基材、AlN的缓冲层、GaN的第一层、AlN的中间层和GaN的可用层的已知结构的截面图；
-图3为连续包括硅基材、AlN的缓冲层、GaN层和AlN的中间层的两个交替和GaN的可用层的已知结构的截面图；
-图4为根据本发明的第一实施方案的结构的截面图；
-图5为根据本发明的另一实施方案的结构的截面图；
-图6为根据本发明的结构的部分TEM图像；
-图7为两种结构的对比XRD图，所述两种结构包括根据本发明的结构；
-图8为示出了取决于缓冲层与可用层之间的中间层的性质，在各种结构中的GaN的可用层中的应变发展的图；
-图9显示了在根据本发明的过渡层的体系中的铝和掺杂剂的分布；
-图10至12为各种结构的Nomarski对比光学显微镜图；
-图13显示了图11的结构中的空隙的TEM图像；
-图14显示了在与图2类似的结构中的V形缺陷的TEM图像；
-图15为由根据本发明的结构制得的肖特基二极管的截面图；
-图16示出了在可见光范围内发射的发光二极管的一个实施例；
-图17示出了具有两个单片布拉格反射镜的共振腔发光二极管的一个实施例；
-图18示出了具有一个单片布拉格反射镜的共振腔发光二极管的一个实施例；
-图19示出了基于(Al,In)N的具有单片布拉格反射镜的RC-LED的一个实施例；
-图20示出了激光二极管的第一实施例；
-图21示出了基于(Al,In)N的激光二极管的第二实施例；
-图22示出了高电子迁移率晶体管（HEMT）和场效应晶体管（FET）的一个实施例；
-图23示出了包括“间隔”层的高电子迁移率晶体管（HEMT）和场效应晶体管（FET）的另一实施例；
-图24为显示了随GaN的可用层的厚度而变化的位错密度的图。
为了更易于表示各种层，不必观察各种层的厚度比。
具体实施方式
在下文，术语“外延法”指能够实现在另一单晶材料上的单晶材料的取向生长的任何方法。
因此，术语“外延法”特别地涵盖称为“金属有机气相外延法”（MOVPE）或金属有机化学气相沉积（MOCVD）或分子束外延法（MBE）和氢化物气相外延法（HVPE）的技术。
尽管MOVPE外延法由于其工业应用而是优选的，但下文提及的所有外延法步骤可使用这些技术中的每一种来实施。
任选地，使用一种技术进行一些外延法步骤，并使用另一技术进行其他步骤。
图4和5示出了根据本发明的两种结构。
除非另外指出，否则这些附图的相同附图标记指代相同或类似的元件。
这些结构的特性之一为，AlN的缓冲层与GaN的可用层之间的层中的至少一者不是二元III-N合金（如AlN或GaN），而是至少三元III-N合金（如AlGaN），或四元（例如AlGaInN）或五元（BAlGaInN）合金。
如下文可以看出，相比于当结构仅包含二元合金时，当结构含有由至少三元合金制得的至少一层时，由中间层施加至可用层的压缩应变更大，从而能够生长更厚的GaN的可用层而不形成裂纹。
基材
基材1有利地为单晶基材，所述单晶基材可以以大尺寸（通常大于6英寸（150mm），例如8英寸（200mm））获得、便宜并适用于III-N材料的外延生长。
就此而言，硅为特别优选的材料。
因此，描述的剩余部分将基于硅基材。
在下文给出的详细实施例中，基材为使用Czochralski（Cz）法获得的硅基材，其高度掺杂（B+）硼（表示为小于5mΩ.cm的电阻率），具有650至1300μm的厚度，具有或不含平面区域。
或者，基材可为具有极高（B++）硼掺杂的硅基材，使得其电阻率小于2mΩ.cm。
除了B+或B++掺杂之外，硅基材也可掺杂氮，N浓度为大约5x1014cm-3。
在这种极高硼掺杂和/或氮共掺杂的情况下，硅基材显示更高的屈服强度，由此提供给生长的GaN层更高的压缩应变，这转而更好地弥补冷却过程中的拉伸应变。
因此可获得具有超过7μm的厚度的可用GaN层而无任何裂纹。
然而，本发明可应用于关于目标应用与硅具有相同特征的任何基材。
例如，基材可为硅基材，所述硅基材使用浮动区（FZ）法获得，和/或掺杂砷或磷，和/或具有650至2000μm之间的厚度。
此外，基材可为块状基材或由层的组件形成；其可经历结构化方法（掩蔽、切片等）或任何化学和/或物理处理（注入、掺杂等）。
以此方式，基材可为Si(111)、Si(110)、Si(100)、注入Si、多孔Si、4H-SiC、6H-SiC、SopSiC（“多晶SiC上硅”）型基材、3C-SiC/Si(111)型基材、切片Si(111)基材、SOI（“绝缘体上硅”）基材等。
特别地，SopSiC型基材对于形成其中寻求极低位错密度和高热耗散的结构是特别有利的。
在生长缓冲层之前，基材1可经受硅烷流，之后在氢气或氮气中退火（例如在H2中在1000℃下20分钟）。
所述在先和任选的处理有可能在基材上获得去氧、去污和相对平滑的表面，从而优化随后在其中生长的层的结晶质量。
自然，可实施用于制备基材表面的任何其他方法，例如化学方法，如在J.A.Reiher，A.Dadgar，A.Diez，A.Krost，The origin of stress reduction by low-temperature AIN interlayers，Appl.Phys.Lett.81，2722(2002)和M.Grundmann，A.Krost，D.Bimberg，Low-temperature metalorganic chemical vapour deposition ofInP on Si(001)，Appl.Phys.Lett.58，284(1991)的文章中所述。
缓冲层
缓冲层2为具有50至500nm之间的厚度，优选大约200nm的厚度的AlN层。
生长缓冲层的最佳条件描述于E.Frayssinet，Y.Cordier，H.P.D.Schenk，A.Bavard，Growth of thick GaN layers on4-in.and6-in.silicon(111)by metal-organic vapor phase epitaxy，Phys.Stat.Sol.C8，1479(2011)的文章中，可引用所述文章。
该缓冲层2足够厚，以相对于支撑基材1形成前体（TMGa或三甲基镓）的扩散阻挡层，从而防止硅被TMGa腐蚀。
此外，所述层2在外延温度下弛豫，以形成用于随后外延生长各种层的模板。
如果缓冲层2通过MOVPE制得，则由于AlN的低的生长速率，缓冲层2的厚度局限于不超过500nm。
或者，缓冲层2通过HVPE制得，并且在此情况中可达到大约1μm的厚度。
3D GaN层
在缓冲层2上，GaN层3a三维生长，使得其在外延温度下完全弛豫。
三维（3D）生长为GaN层的生长模式，通过该生长模式，在下方的AlN的缓冲层上GaN的岛的成核首先发生，所述GaN的岛在垂直于缓冲层的表面的方向上生长，而且在平行于所述表面的方向上横向生长，直至所述岛聚结。
在3D生长相中，竖直生长速率（即垂直于缓冲层的表面）显著大于横向生长速率，而在聚结相中，横向生长速率显著大于竖直生长速率。
这种生长模式的优点在于，在聚结过程中，GaN中的大多数固有位错趋于弯曲并以环的形式相互抵消，从而相对于其中生长为二维（2D）（即由如下组成：GaN在下方缓冲层的表面上均匀成核，之后在垂直于缓冲层的表面的方向上均匀生长）的层而产生数个数量级的位错密度的降低。
所述用于降低位错的机理以及用于获得三维生长的方法已是科学文献中公开的广泛研究的主题。
对于实施本发明，可使用任何已知的三维生长模式，特别是如下描述的实施方案中的一者。
GaN层3a以足够的厚度生长以获得完全聚结，任选地具有更大的厚度以改进层的结晶质量。
一般而言，GaN层3a的厚度为1至5μm之间，优选1至2μm之间，更优选为大约1.5μm。
然而，有可能通过改变生长条件而延迟聚结，以形成更厚的层3a。
GaN层3a直接在AlN的缓冲层2上形成，即不将层（例如AlGaN）***缓冲层2与GaN层3a之间（除了为了促进3D生长而沉积的任选的掩模之外）。
因此，通过三维生长获得的GaN层3a的特征在于极低的固有位错密度和在外延温度下的弛豫状态（或至少比2D层更弛豫）。
以此方式，通过比较，对于连续由Si(111)的基材1、AlN的缓冲层2和2D GaN的1微米的层3组成的结构（参见图1），观察到大约或大于5.109cm-2的显露位错密度（emergingdislocation density），其中，对于其中GaN层在SiN掩模上三维生长的类似结构，显露位错密度为大约或小于3.109cm-2。
当在外延之后返回至环境温度时，由于GaN的热膨胀系数与硅基材的热膨胀系数之间的显著差异，这在GaN层中产生极高拉伸应变（即相比于层经受2D外延生长更高）。
所述层3a的三维生长可通过各种结构检测装置进行检测。
例如，透射电子显微镜（TEM）有可能观察（如图6）在结构的各种层中的位错的方向。
实际上，图6为如图4所示的结构的TEM图像。
左边的图像显示了完整结构，在其中有可能观察到GaN的3D层3a中的竖直位错（即垂直于基材1的表面），而在GaN的上覆层3b和3中，位错为倾斜的。一些位错由箭头显示。
右边的图像为具有AlN的缓冲层2的在GaN的3D层3a附近的之前的图像的放大。
有可能在缓冲层的附近在层3a中观察到弯曲位错，所述弯曲位错在岛聚结过程中彼此接合并彼此抵消，而在最远离缓冲层2的层3a的部分中，位错在聚结之后采用竖直方向。
此外，该3D层的极特定的应变状态可通过高分辨率（HR）模式X射线衍射（XRD）进行检测。
因此，图7示出了连续由Si(111)的基材1、AlN的缓冲层2、GaN的第一层3a、AlN的中间层4和GaN的第二层3b组成的两种结构的衍射曲线。
曲线（a）由参照结构组成，在所述参照结构中，在AlN的缓冲层2上通过二维生长而以1μm形成GaN的第一层3a；曲线（b）由如本发明的结构组成，在所述本发明的结构中，借助由点划线示出的SiN掩模通过在缓冲层2上三维生长而以1.5μm形成GaN层3a。
在该曲线上，下方x轴代表以度表示的衍射角2θ-ω（其中ω为入射波束与样品表面之间的角度，且2θ为入射波束与衍射波束之间的角度），而上方的轴代表以GPa表示的在一个平面中的应变σ。
在该轴上，原点（0）由所讨论的层的弛豫组成，而位于曲线的左部中的点由负（压缩）应变组成，位于曲线的右部中的那些点由正（即拉伸）应变组成。
y轴代表衍射X射线波束的强度（I）。
在曲线（a）上，观察到对应于大约+0.6GPa的拉伸应变的单个峰，由所述峰推断，GaN的两个层3a、3b（两者均通过2D生长获得）在环境温度下具有相同的拉伸应变状态。
在曲线（b）上，观察到对应于零应变的第一更强的峰，以及对应于大约+0.8GPa的拉伸应变的第二峰。
所述第一峰归因于GaN的上层3b，而所述第二峰归因于GaN的3D层3a。
在该结构中，观察到两个GaN层的应变状态的分离：以弛豫方式（3D）生长的GaN的第一层因此在环境温度下经受高拉伸应变，但GaN的第二层在环境温度下基本上弛豫，从而表明其保留了在与AlN的中间层4的界面处所产生的压缩应变。
原位掩蔽
根据第一实施方案，在AlN的缓冲层上进行原位氮化硅（具有通式SiN，但适于具有各种化学计量学）掩蔽。
所述SiN掩模（其不是连续的）具有开口，AlN的缓冲层的表面通过所述开口暴露，和/或充当抗表面活性剂，所述抗表面活性剂通过降低自由表面能而引发3D成核。
该掩蔽称为“原位”，因为其在引入用于GaN生长的前体之前，例如通过施用数秒至数分钟的硅烷和氨流而在外延框架内进行。
掩模的密度以及因此易于形成的GaN的岛的密度可通过硅烷/氨处理时间而进行控制。
就此而言，可参考如下文献：E.Frayssinet，B.Beaumont，P.Gibart，J.P.Faurie，Process for producing an epitaxial layer of gallium nitride；US7,118,929；E.Frayssinet，B.Beaumont，J.P.Faurie，P.Gibart，Zs.Makkai，B.Pécz，P.Lefebvre，P.Valvin，Micro epitaxial lateral overgrowth of GaN/sapphire by metal organicvapour phase epitaxy，MRS Internet J.Nitride Semicond.Res.7，8(2002)；H.P.D.Schenk，P.Vennéguès，O.Tottereau，T.Riemann，J.Christen，Three dimensionallynucleated growth of gallium nitride by low-pressure metalorganic vapour phaseepitaxy，J.Cryst.Growth258，232(2003)；M.J.Kappers，R.Datta，R.A.Oliver，F.D.G.Rayment，M.E.Vickers，C.J.Humphreys，Threading dislocation reduction in(0001)GaN thin films using SiNx interlayers，J.Cryst.Growth300，70(2006)；以及M.J.Kappers，M.A.Moram，D.V.S.Rao，C.McAleese，C.J.Humphreys，Low dislocationdensity GaN growth on high-temperature AIN buffer layers on(0001)sapphire，J.Cryst.Growth312，363(2010)。
在GaN的外延过程中，GaN的岛在暴露的AlN表面上而不在掩模上成核。
选择外延条件，以首先促进岛在垂直于缓冲层的方向上生长，之后横向生长直至岛接合并聚结。
此外，如上所述，存在于GaN的岛中的位错在聚结过程中弯曲并接合，从而使得它们彼此抵消。
最后，可使用与SiN不同的材料进行原位掩蔽。
例如，有可能使用氮化硼（具有通式BN，但任选地具有各种化学计量学），如在L.R.Khoshroo，I.D.Booker，J.F.Woitok，C.Mauder，H.Behmenburg，A.Vescan，H.Kalisch，R.H.Jansen，M.Heuken，Application of boron nitride as in-situ masking layer forMOCVD grown GaN，6th International Workshop on nitride semiconductors(IWN2010)，佛罗里达州坦帕，2010年9月19-24日（A3.4），第134页的文章中所述。
非原位掩蔽
或者，可进行非原位掩蔽，从而能够在掩模开口中选择性生长岛形式的GaN。
术语非原位掩蔽意指掩模在外延框架外部形成。
例如，可通过将掩模材料的连续层沉积于缓冲层上，并通过借助光刻技术在暴露缓冲层的表面的掩模中产生开口而形成掩模。
掩模通常由介电材料（如SiO2或SiN）或钨组成。
如之前的情况，GaN的外延为选择性的，即GaN的岛在经由掩模的开口暴露的AlN的缓冲层中形成，而不在掩模上形成。
掩模形成对下方的AlN层的位错的阻挡层，因此所述位错无法在GaN层中传播。
因此，位于掩模上的GaN层的区域不含位错。
该技术称为ELO（外延横向过生长）。
称为“悬空外延法”的一种替代方式通常由如下组成：在缓冲层上所形成的GaN的晶种层中形成GaN的岛，用介电掩模覆盖所述GaN的岛，并继续外延以首先横向生长，然后在垂直于缓冲层的表面的方向上生长，直至GaN层聚结。
这些各种方法及其可供选择的实施方案特别地描述于K.Hiramatsu，K.Nishiyama，A.Motogaito，H.Miyake，Y.Iyechika，T.Maeda，Recent progress inselective area growth and epitaxial lateral overgrowth of III-nitrides:Effects of reactor pressure in MOVPE growth,Phys.Stat.Sol.A176，535(1999)；B.Beaumont，P.Vennéguès，P.Gibart，Epitaxial lateral overgrowth of GaN，Phys.Stat.Sol.B227，1(2001)；以及K.Hiramatsu，Epitaxial lateral overgrowthtechniques used in group III nitride epitaxy，J.Phys.:Condens.Matter13，6961(2001)的出版物中。
无掩蔽下的三维生长
最后，也有可能通过改变生长条件以引发3D生长或2D/3D转变，从而获得GaN层的三维生长而不使用掩模。
实际上，本领域技术人员能够调节外延压力（压力增加有利于3D生长）和/或III-N前体之间的比例（NH3/TMGa比例减小有利于3D生长），以为了获得所需的生长条件。
B w Al x Ga y In z N的第一中间层，其中w+x+y+z=1且0.5<x≤1，0≤y<1且0≤w且z<1
在GaN的3D层3a上生长含有至少铝和镓（和任选的铟和/或硼）的氮化物的第一中间层4a，其中铝含量x为至少0.5，优选为0.8至1之间。
实际上，所述层的AlN含量和厚度应该足够，使得该层4a不在下方的GaN层3a上假同晶生长。
实际上，层4a的厚度及其与下方的GaN层3a之间的晶格失配应该足够，使得所述第一中间层4a以弛豫的方式生长，或者在其生长之后弛豫。
以此方式，该第一中间层4a的厚度通常为10至50nm之间。
对于由二元合金（AlN）组成的中间层，厚度优选为15至17nm。
对于具有组成Al0.8Ga0.2N的中间层，厚度优选为25nm。
一般而言，当由至少三元合金形成时，确定中间层4a的厚度，使得所述层的总铝含量与上述二元合金的中间层的总铝含量在相同数量级上。
此外，所述中间层可为n-掺杂的，例如（非穷举的列表）使用硅烷（SiH4）、乙硅烷（Si2H6）、异丁基硅烷（SiCH）、四乙基硅烷（TeESi）、锗烷（GeH4）。
所述第一中间层4a的作用是压缩其上外延生长的层。
B w Al x Ga y In z N层，其中w+x+y+z=1且0≤x<0.5，0<y≤1且0≤w且z<1
在第一中间层4a上生长具有组成BwAlxGayInzN的层3b，其中w+x+y+z=1且0≤x<0.5，0<y≤1且0≤w且z<1。
在此情况中，生长模式为二维。
不同于中间层4a（层3b在其上形成），所述层3b具有低铝含量，x为0至0.2之间，优选为0至0.14之间。
所述层3b优选具有0.5至2μm之间的厚度。
选择生长条件，使得所述层3b以2D而非3D方式生长，即使用低外延压力和/或高III/N前体比。
由于低铝含量层3b形成在具有更高铝含量、因此具有更低晶格参数的中间层4a上，因此低铝含量层3b在外延过程中被压缩。
然而，在外延温度下，GaN的3D层3a充当用于中间层4a和具有低铝含量的BwAlxGayInzN层3b的外延的弛豫模板。
具有低铝含量的BwAlxGayInzN层3b随后可保留在与中间层4a的界面处产生的压缩应变。
有可能调节铝含量：增加该含量有可能降低与下方的中间层4a的晶格失配，并因此减慢具有低铝含量的BwAlxGayInzN层3b的弛豫。
作为结果，在环境温度下，当GaN的3D层3a经受高拉伸应变时，具有低铝含量的BwAlxGayInzN层3b几乎处于平衡，在所述层3b中保持的压缩应变弥补在冷却过程中产生的拉伸应变。
上述图7显示该应变情况。
根据曲线（a）（包含两个GaN的2D层的结构），GaN的两个层3a和3b在环境温度下处于相同的拉伸应变状态（在+0.6GPa处的峰）。
在另一方面，曲线（b）（包括GaN的第一3D层和GaN的第二2D层）具有两个峰：
-在+0.8GPa处的峰对应于在环境温度下施加至GaN的3D层3a的高拉伸应变；
-在大约0GPa的峰对应于GaN的3D层3b的在环境温度下的基本上弛豫的状态。
这表明GaN层3a在AlN的缓冲层2上的3D生长有可能分离GaN的3D层3a的应变状态和GaN的2D层3b的应变状态。
由具有低铝含量的BwAlxGayInzN层3b“恢复”的压缩应变的值为大约-0.8GPa，等于在与中间层4a的界面处产生的理论压缩（如上可以看出，其为-10.9GPa）的大约7%。
有利地，有可能在层3b的生长之前在中间层4a上引入原位或非原位掩蔽（如上所述）。该生长因此可为3D，因此有可能降低层3b中的位错密度，并有可能获得甚至更厚的可用层。
B w Al x Ga y In z N的第二中间层，其中w+x+y+z=1且0.5<x≤1，0≤y<1且0≤w且z<1
如图4所示，在具有组成BwAlxGayInzN的层3b上（其中w+x+y+z=1且0≤x<0.5，0<y≤1且0≤w且z<1）形成具有组成BwAlxGayInzN的第二中间层4b，其中w+x+y+z=1且0.5<x≤1，0<y<1且0≤w且z<1（系数w、x、y和z任选地与第一中间层4a的那些系数不同或相同）。
对于第一中间层4a，该第二中间层4b以弛豫的方式生长。
该中间层4b的厚度为10至50nm之间。
对于具有二元组成（AlN）的中间层，厚度优选为15至17nm。
对于具有组成Al0.8Ga0.2N的中间层，厚度优选为25nm。
具有高铝含量的第一中间层4a、具有低铝含量的层3b和具有高铝含量的第二中间层4b中的至少一者为包含至少铝和镓或（如果适当的话）铟和/或硼的III-N合金。
GaN的可用层
然后在所述第二中间层上形成GaN的无裂纹可用层3。
所述可用层可为例如使用硅n-掺杂的。
如果适当的话，掺杂剂浓度可在可用层的整个厚度中为均匀的，或者可逐渐或突然变化。
因此，可用层3可由具有不同掺杂水平的GaN的两个层3’，3”组成。
以此方式，为了形成肖特基二极管，可用层3应在所谓的n+或n++GaN的“埋入”层3’上包括n-GaN层3”。
两个掺杂水平之间的过渡可在两个层之间的界面处为突然的，或者在数十至数百纳米的厚度上为逐渐的。
尽管GaN层中的掺杂剂和/或自由载体浓度保持小于1018cm-3，1μm的可用层的增厚产生0.1GPa或更大的拉伸应变增加。
图8示出了应变进展随着在包括两个中间层的结构中的可用层的厚度，随着缓冲层与可用层之间形成的层的性质的变化。
该图的x轴含有可用层的各种厚度，其可由如下组成：n+掺杂的GaN的1.5微米的单层3（结构引用为DIL1.5-0），或n+掺杂的GaN的1.5微米的层3’和n-掺杂的GaN的层3”（结构引用为DIL1.5–x，其中x为n-掺杂的GaN的厚度）。
下表显示了在图8中出现的各种结构C、V0、V1和V2的主要特征。
y轴代表可用层中的应变，即由拉伸应变组成的正应变、压缩应变的负应变。
在+0.3GPa的拉伸应变以上，样品裂化（阴影线区域）。
在仅表示给定缓冲结构的实验结果的所述图中，观察到1μm的GaN厚度的增加产生+0.1GPa的张力增加。
此外，用硅掺杂GaN产生另外的拉伸应变。
就此而言，可参考A.Krost，A.Dadgar，G.Straβburger，R.Clos，GaN-basedepitaxy on silicon:Stress measurements，Phys.Stat.Sol.A200，26(2003)和A.Dadgar，P.Veit，F.Schulze，J.A.Krtschil，H.Witte，A.Diez，T.Hempel，J.Christen，R.Clos，A.Krost，MOVPE growth of GaN on silicon:Substrates and strain，ThinSolid Films515，4356(2007)的出版物。
作为结果，n+或n++GaN层的0.5μm的增加产生与n-GaN层的1μm的增加所产生的拉伸应变增加相同的拉伸应变增加。
取决于GaN的层或层的组合的掺杂水平，可获得不同的无裂纹厚度，未掺杂的GaN层获得更大的厚度（多达9μm）。
下表显示了适于使用本发明获得的一些类型的可用层，这些层或层的组合就所产生的拉伸应变而言是相同的。
为了获得甚至更大的GaN的无裂纹厚度，有可能在第二中间层4b上生长BwAlxGayInzN的第三层（其中w+x+y+z=1且0≤x<0.5，0<y≤1且0≤w且z<1），之后生长BwAlxGayInzN的第三中间层（其中w+x+y+z=1且0.5<x≤1，0≤y<1且0≤w且z<1），并任选地重复该操作。
在使用上述方法所获得的厚的GaN层上进行粗糙度测量。
这些测量表明GaN的可用层的表面非常平滑（在10x10μm2上rms粗糙度小于1nm），且特征在于原子台阶。
此外，该表面具有3至4×108cm-2的显露位错密度，这对于外延硅上GaN体系而言是极低的。
因此，GaN的可用层适用于制备具有优良性能的电子、光电子或微机械器件。
器件的实施例在下文详细描述。
此外，其中具有高铝含量的至少两个层和具有低铝含量的两个层***基材与可用层之间（例如，如图4中，AlN的两个层4a，4b（除了缓冲层2之外）和GaN的两个层3a，3b***硅基材1与GaN的可用层3之间）的结构适用于降低可用层中的拉伸应变，并具有低挠曲。
B w Al x Ga y In z N的过渡层，其中w+x+y+z=1且0≤x<0.5，0<y≤1且0≤w且z<1
在本发明的一个特定实施方案中，如图5所示，在第二中间层4b（或者如果适当的话，第n中间层）与GaN的可用层3之间生长过渡层的体系3c。
这些过渡层特别可用于生长极厚的GaN层（即大于6μm）和/或具有极低位错密度和/或具有高n型掺杂。
这些过渡层通常数量为至少三个，并具有式BwAlxGayInzN的组成，其中w+x+y+z=1且0≤x<0.5，0<y≤1且0≤w且z<1。
每个层的铝含量可在层的整个厚度中为均匀的，或逐渐变化。
每个过渡层的组成可与相邻的过渡层的组成不同，或者相同但具有不同掺杂。
以此方式，仅为了说明的目的，生长四层3c1、3c2、3c3、3c4的体系，所述层从第二中间层4b至GaN的可用层3分别具有如下特征：
-第一过渡层3c1，其具有0至1μm之间的厚度，优选50至500nm之间的厚度，更优选大约250nm的厚度，其中x小于0.5，优选为0.05至0.3之间；所述层可掺杂硅，其中n<1018cm-3；
-第二过渡层3c2，其具有0至1μm之间的厚度，优选200至1000nm之间的厚度，更优选大约750nm的厚度，其中x优选为0.05至0.3之间；所述层可逐渐掺杂硅，在层的顶点处具有多达n<1019cm-3的最大值；
-第三过渡层3c3，其具有0至1μm之间的厚度，优选10至100nm之间的厚度，更优选大约50nm的厚度，其中x优选为0.05至0.3之间；所述层可任选地掺杂硅，其中n<1019cm-3；
-第四过渡层3c4，其具有0至1μm之间的厚度，优选20至500nm之间的厚度，更优选大约300nm的厚度，其中x从第二中间层至GaN的可用层逐渐减小，其中x在与第三过渡层的界面处为0.05至0.3之间，并在与GaN的可用层的界面处趋于0；此外，所述层可掺杂硅，其中n<1019cm-3。
特别地，如果目标器件需要n+GaN的埋入层3’的外延，这些过渡层任选通过任何掺杂剂（通常：Si、Ge和/或O）n-掺杂。
掺杂可在每个层的整个厚度中为均匀的或逐渐的。
实际上，就可用层的质量而言，观察到逐渐掺杂产生优异的结果。
实际上，逐渐掺杂有可能防止掺杂层内部界面的形成。
界面为潜在的位错形成位点。
由于过渡层3c旨在在可用层中引发压缩应变，且具有非故意或低掺杂的GaN在具有高n+掺杂的GaN上在拉伸应变下生长，因此防止过渡层3c中位错的产生有可能防止具有高n+掺杂的GaN层的弛豫，并因此在该层中以及在具有非故意或低掺杂的GaN中保留压缩应变。
掺杂分布有利地为如下：
-第一过渡层3c1为n-掺杂的，且掺杂水平小于1018cm-3；
-第二过渡层3c2为n-掺杂的，并且从第一层至第三过渡层具有增加的逐步掺杂水平，直至在与第三过渡层的界面处的小于1019cm-3的掺杂水平；
-第三过渡层3c3为n-掺杂的，且掺杂水平小于1019cm-3；
-第四过渡层3c4为n-掺杂的，且掺杂水平小于1019cm-3。
图9示出了在四个过渡层3c1至3c4中的铝（曲线（a））和硅浓度（曲线（b））分布，最低的x值对应于与第二中间层4b的界面。
至少三元III-N合金的层的作用
在本发明中，包括至少一个下方层、具有高铝含量的中间层和上覆层（任选地为可用层或具有低铝含量的另外的层）的结构的形成适用于在所述层的生长温度下弛豫中间层的应变，且如果这三个层中的至少一者由包含铝和镓的至少三元III-N合金组成，则相比于当结构仅包括由二元合金（如AlN和GaN）形成的层，在下方层和可用层中施加更大的压缩应变。
已确定在中间层中的两个应变弛豫机制，并在下文描述。
通过在中间层与下方层之间的界面下形成空隙而在生长温度下在中间层中弛豫 应变
最终结构的分析显示了，对于仅含有二元III-V合金（AlN和GaN）的结构，具有特定形状和密度的空隙的存在。
空隙为半导体材料加工中的已知缺陷，其由在材料中形成的微腔组成。
图10为结构的Nomarski对比光学显微表面图，所述结构不同于本发明，仅由AlN和GaN的二元层组成。实际上，所述基材包括Si(111)的基材1、AlN层2、GaN层3a、AlN层4a、GaN层3b、AlN层4b和GaN的可用层3（参见图3）。
其中观察到包含物（inclusion）的致密网络，当使用扫描电子显微镜（SEM）或透射电子显微镜（TEM）以横截面观察时，其显示为在GaN层中位于GaN上AlN界面下的空隙。
就所形成的空腔的尺寸和密度而言，这两个空隙网络显示为相同的。
当在图10的结构中用一个或多个三元层（AlGaN）（或四元或五元层）替换一个或多个二元层和/或***一个或多个三元（或四元或五元）层，观察到在中间层与下方层之间的界面下空隙变稀疏。
因此图11显示了结构的Nomarski对比光学显微表面图，所述结构不同于图10的结构，包括AlGaN层4b而非AlN的第二中间层。
在第一中间层4a（由AlN制得）与GaN的下方层3a之间的界面下仍然检测到致密的短的空隙，但在第二三元中间层4b与GaN的下方层3b之间的界面下存在的空隙更加分开且更长。
图12为结构的Nomarski对比光学显微表面图，其中所述结构不同于图10的结构，具有低铝含量（x为大约0.1）的AlGaN的过渡层3c***第二中间层4b与可用层3之间（参见图5）。
在第一中间层4a（由AlN制得）与GaN的下方层3a之间的界面下仍然观察到致密的短的空隙，但在第二中间层4b与GaN的下方层3b之间的界面下存在的空隙更加分开且更长。
假设中间层和下方层在外延过程中原位裂化，并同时弛豫中间层中的拉伸应变，并随后再次在外延过程中修复（healing）空隙，所述空隙为下方层中的所述裂纹的残余物，如J.M.Bethoux，P.F.Natali，E.Feltin，O.Tottereau，G.Nataf，P.de Mierry，F.Semond，Growth of high quality crack-free AlGaN films on GaN templates usingplastic relaxation through buried cracks，J.Appl.Phys.94，6499(2003)的文章和J.M.Bethoux，Relaxation des contraintes dans les hétérostructures épaisses(AI,Ga)N:une piste originale pour la réalisation de diodes électroluminescentes àcavité résonante，University of Nice-Sophia Antipolis，9月24日(2004)的博士论文中那样。
此外，在之前段落中引用的研究显示，空隙可充当下方层中的水平位错（a型）的锚固点。
因此，空隙产生具有双重益处：在弛豫中间层中的应变的同时，它们将有助于降低在材料中传播的位错。
图13显示了图12中的结构中的空隙的TEM图像，左边的照片对应于第一中间层4a与GaN的下方层3a之间的界面；左边的照片对应于第二中间层4b与GaN的下方层3b之间的界面。
空腔本身之间未观察到差异，但在GaN中发现水平位错，其应当源自空腔。
有利于该应变弛豫机制的实验条件似乎是在两个外延顺序之间更彻底地清洁外延反应器（包括反应器部件的退火、洗涤和刮擦），和/或在H2和NH3流中开始缓冲层的外延。
通过在中间层与下方层之间的界面中形成V形缺陷而在生长温度下在中间层中弛 豫应变
根据另一机制，在下方层上生长中间层导致中间层中V形缺陷（称为“V形状”或“V凹点”）的形成。
这种缺陷描述于P.Z.Bougrioua，J.M.Bethoux，M.Azize，O.Tottereau，Relaxation mechanisms in MOVPE grown Al rich(Al,Ga)N/GaN hetero-structures,J.Appl.Phys.97,4912(2005)的文章中。
这些V形缺陷的存在在中间层与下方层之间的界面中产生水平（即a型）位错成核。
这导致通过所述a型位错弛豫中间层中的应变。
在中间层的生长过程中，这些V形缺陷通过填充和/或横向生长而逐渐修复。
图14显示了使用透射电子显微镜拍摄的在AlN的中间层4与GaN的下方层3a之间的界面的照片（在诸如图2所示的结构中），其中界面中的V形缺陷由箭头表示。
有利于该第二应变弛豫机制的实验条件似乎在于，在两个外延顺序之间较不彻底地清洁外延反应器（仅涉及反应器部件的退火，而不涉及反应器部件的洗涤和刮擦），和/或使用N2和Al流开始缓冲层的外延。
由于遵循上述两种机制中的任一者的中间层的应变弛豫，压缩应变施加至上覆层中。
由于BAlaGaInN上BAlbGaInN体系（其中b>a）的塑性弛豫不是差Δx=b-a的线性函数（而是当Δx接近1时加速），因此如果中间层和上覆层中的至少一者为包含铝和镓的至少三元III-N合金时，则施加于上覆层上的压缩应变增加。
在包括中间层和上覆层的结构中用三元层代替二元层能够在上覆层中获得压缩应变的多达-0.2GPa的增益。
当可用层具有低n掺杂或无n掺杂时，在外延温度下在可用层中压缩应变的每-0.1GPa的增益产生无裂纹可用层的厚度的大约1μm的增加。
由于通过掺杂而在可用层中产生的另外的拉伸应变，因此当可用层具有高n+掺杂时，无裂纹层的厚度增加为大约0.5μm。
结构的实施例
可供选择的实施方案0
具有双重中间层的结构的第一实施例（参见图4）连续包括硅基材1、200nm厚的AlN的缓冲层2、1.3μm的GaN的3D层3a、17nm的AlN的第一中间层4a、1μm的Al0.1Ga0.9N层3b、17nm的AlN的第二中间层4b、1.5μm的n+掺杂的GaN层3’，和2μm的n-掺杂的GaN层3”（即3.5μm厚的可用层3）。
可供选择的实施方案1
具有双重中间层的结构的第二实施例（参见图4）连续包括硅基材1、200nm厚的AlN的缓冲层2、1.3μm的GaN的3D层3a、17nm的AlN的第一中间层4a、1μm的GaN层3b、25nm的Al0.8Ga0.2N的第二中间层4b、1.5μm的n+掺杂的GaN层3’，和3μm的n-掺杂的GaN层3”（即4.5μm厚的可用层3）。
可供选择的实施方案2
具有双重中间层的结构的第三实施例（参见图5）连续包括硅基材1、200nm厚的AlN的缓冲层2、1.3μm的GaN的3D层3a、17nm的AlN的第一中间层4a、1μm的GaN层3b、25nm的Al0.8Ga0.2N的第二中间层4b、四个过渡层的体系3c和2μm的n+掺杂的GaN层3’，和4μm的n-掺杂的GaN层3”（即6μm厚的可用层3）。
为此目的，AlxGa1-xN的过渡层有利地具有0.08至0.12之间的铝含量x。
例如，过渡层的体系由如下连续组成：250nm的非故意掺杂的Al0.1Ga0.9N的层3c1、750nm的具有逐渐n→n+掺杂的Al0.1Ga0.9N的层3c2、50nm的n+掺杂的Al0.1Ga0.9N+的层3c3，和300nm的n+掺杂的AlGaN的层3c4（其具有由0.1至0减小的铝含量）。
为了通过外延法形成2μm厚的n+掺杂的GaN层和5μm厚的n-GaN层（即6μm厚的可用层），AlxGa1-xN的过渡层优选具有0.2至0.3之间的铝含量x。
可供选择的实施方案3
具有双重中间层的结构的第四实施例与之前的实施例相同，不同的是位于两个中间层4a、4b之间的1μm的GaN层3b在此情况中由Al0.1Ga0.9N的三元层代替。
可供选择的实施方案4
最后，第五可选择的实施方案与之前的实施例相同，不同的是第一中间层4am在此情况中由25nm的Al0.8Ga0.2N层代替。
器件
现在将描述适于使用根据本发明的结构制造的电子、光电子或微机械器件的一些非限制性的例子。
肖特基二极管
图15在其左部显示了以通过本发明形成的GaN的可用层制得的肖特基二极管。
图15的右部显示了确定随着其掺杂水平Nd而变化的经受反向场条件（102至104V之间的击穿电压Vb）所需的n-掺杂的GaN层的厚度e。
可用层3包括用于欧姆接触的埋入层3’和用于肖特基接触的上覆层3”。
层3’由n++掺杂的GaN制得，其掺杂剂浓度为大约1020cm-3，并且为2μm厚。这种层具有大约50Ohm/cm2的低电阻。
层3”由具有低n掺杂的GaN制得，其掺杂剂浓度为大约2.1016cm-3，并且为7μm厚。所述层承受大约600V的击穿电压。
因此，可用层3的总厚度为9μm。
III-N肖特基二极管对支撑其的外延结构的严苛要求需要适用于在硅基材上GaN的极厚连续层的外延的III-N缓冲层体系的外延。
借助在硅基材上III-N材料的外延，通过将GaN位错密度降低至极低水平（相比于使用其他基团所获得的结果）而获得这种无裂纹层。
所获得的材料的质量优于在蓝宝石上的外延GaN的质量（目前蓝宝石基材为参照工业基材）。
实际上，不同于在蓝宝石上的GaN的外延层，在硅上的GaN的厚的外延层没有“微管”缺陷。
自然地，通过本发明获得的低位错密度可用于任何电子、光电子或微机械器件，即使其需要更薄的可用层。
以此方式，本发明的实施对于制造发光二极管、激光二极管、晶体管（HFET、HEMT）等也是有利的。
对于如下显示和描述的各种器件，仅表示了活性层3和在活性层上形成的所讨论的器件的特定层；活性层3的下方结构（包括硅基材）如上所述。
发光二极管
对于发光二极管，相比于诸如蓝宝石、SiC或块体GaN的基材，硅基材的低成本和大尺寸有可能降低最终部件的成本，这通过在硅上生长GaN，借助本发明而获得了之前使用蓝宝石基材不可能的就位错密度而言的结晶质量，即，比在现有技术中获得的密度低10倍的位错密度。这有可能降低非辐射复合，因此获得优异的内部和外部量子产率。
图16示出了在可见光范围内发射的发光二极管的一个实施例。
为了制备这种二极管，在2μm厚的用硅n+掺杂的GaN的活性层3上连续形成具有组成GaN/Ga1-xInxN的多量子阱MQW、层5（其由在10nm的AlxGa1-xN（其中x为0.1至0.3）的层5a上的10nm的用镁p-掺杂的AlxGa1-xN（其中x为0.1至0.3）的层5b组成）、200nm的用镁p-掺杂的GaN或GaInN的层6，和层7（其由在5nm的用镁p+掺杂的GaN或GaInN的层7a上的5nm的用镁p++掺杂的GaN或GaInN的层7b组成）。
多量子阱MQW由1至5个双层结构的叠堆组成，所述双层结构由在3nm的Ga1-xInxN（其中x为0.05至大于0.3的值之间，同时保持小于1）的层MQW1上的8nm的GaN的层MQW2组成。
图17示出了具有两个单片布拉格反射镜的共振腔发光二极管的一个实施例。
这种二极管在用硅n+掺杂的GaN的活性层3上连续包括用硅n-掺杂的具有组成GaN/AlxGa1-xN的第一布拉格反射镜MB1、用硅n-掺杂的GaN的第一腔C1、具有组成GaN/Ga1- xInxN的多量子阱MQW、层5（其由在10nm的AlxGa1-xN（其中x为0.1至0.3）的层5a上的10nm的用镁p-掺杂的AlxGa1-xN（其中x为0.1至0.3）的层5b组成）、用镁p-掺杂的GaN的第二腔C2、用镁p-掺杂的具有组成GaN/AlxGa1-xN的第二布拉格反射镜MB2，和层7（其由在5nm的用镁p+掺杂的GaN或GaInN的层7a上的5nm的用镁p++掺杂的GaN或GaInN的层7b组成）。
多量子阱MQW由1至5个双层结构的叠堆组成，所述双层结构由在2.5nm的Ga1-xInxN（其中x为0.05至大于0.3的值之间，同时保持小于1）的层MQW1上的11.5nm的GaN的层MQW2组成。
第一布拉格反射镜MB1由20至30个双层结构的叠堆组成，所述双层结构由在55nm的用硅掺杂的GaN的层MB11上的60nm的用硅掺杂的Al0.2Ga0.8N的层MB12组成。
最后，第二布拉格反射镜MB2由20至30个双层结构的叠堆组成，所述双层结构由在55的用镁掺杂的GaN的层MB21上的60nm的用镁掺杂的Al0.2Ga0.8N的层MB22组成。
图18示出了具有一个单片布拉格反射镜的共振腔发光二极管的一个实施例。
这种二极管在用硅n+掺杂的GaN的活性层3（也形成n接触层）上连续包括用硅n-掺杂的具有组成GaN/AlxGa1-xN的布拉格反射镜MB、用硅n-掺杂的GaN的第一腔C1、具有组成GaN/Ga1-xInxN的多量子阱MQW（形成器件的活性区）、电子阻挡层5（其由在10nm的AlxGa1-xN（其中x为0.1至0.3）的层5a上的10nm的用镁p-掺杂的AlxGa1-xN（其中x为0.1至0.3）的层5b组成）、用镁p-掺杂的GaN的第二腔C2，和p接触层7（其由在5nm的用镁p+掺杂的GaN或GaInN的层7a上的5nm的用镁p++掺杂的GaN或GaInN的层7b组成）。
多量子阱MQW和布拉格反射镜MB的组成分别与图17所示的器件的多量子阱MQW和第一布拉格反射镜MB1的组成相同。
图19示出了具有基于AlInN的单片布拉格反射镜的RC-LED的一个实施例。
该器件在用硅n+掺杂的GaN的活性层3上连续包括用硅n-掺杂的具有组成GaN/AlxGa1-xN的布拉格反射镜MB、用硅n-掺杂的GaN的第一腔C1、具有组成GaN/Ga1-xInxN的多量子阱MQW（形成器件的活性区）、电子阻挡层5（其由在10nm的AlxGa1-xN（其中x为0.1至0.3）的层5a上的10nm的用镁p-掺杂的AlxGa1-xN（其中x为0.1至0.3）的层5b组成）、用镁p-掺杂的GaN的第二腔C2，和p接触层7（其由在5nm的用镁p+掺杂的GaN或GaInN的层7a上的5nm的用镁p++掺杂的GaN或GaInN的层7b组成）。
多量子阱MQW由1至5个双层结构的叠堆组成，所述双层结构由在2.5nm的Ga1-xInxN（其中x为0.05至大于0.3的值之间，同时保持小于1）的层MQW1上的11.5nm的GaN的层MQW2组成。
布拉格反射镜MB由20个双层结构的叠堆组成，所述双层结构由在55nm的用硅掺杂的GaN的层MB11上的62nm的用硅掺杂的Al0.83In0.17N的层MB12组成。
激光二极管
对于激光二极管，相比于诸如蓝宝石、SiC或块体GaN的基材，硅基材的低成本和大尺寸有可能降低最终部件的成本，这通过在硅上生长GaN，借助本发明而获得了之前使用蓝宝石基材不可能的就位错密度而言的结晶质量，即，比在现有技术中获得的密度低10倍的位错密度。这有可能降低非辐射复合，因此获得更低的阈值电流强度。
图20示出了“边射型”激光二极管的第一实施例。
该器件在4μm的用硅n+掺杂的GaN的活性层3（形成n接触层）上连续包括用硅n-掺杂的具有组成GaN/AlxGa1-xN的第一超晶格SL1（形成n涂层）、110nm的用硅n-掺杂的GaN的层8（形成n波导）、具有组成GaN/GaxIn1-xN的多量子阱MQW（器件的活性区）、电子阻挡层5（其由在10nm的AlxGa1-xN（其中x为0.1至0.3）的层5a上的10nm的用镁p-掺杂的AlxGa1-xN（其中x为0.1至0.3）的层5b组成）、100nm的用镁p-掺杂的GaN的层9（形成p波导）、用镁p-掺杂的具有组成GaN/AlxGa1-xN的第二超晶格SL2（形成p涂层），和p接触层7（其由在5nm的用镁p+掺杂的GaN或GaInN的层7a上的5nm的用镁p++掺杂的GaN或GaInN的层7b组成）。
多量子阱MQW由1至5个双层结构的叠堆组成，所述双层结构由在3nm的Ga0.15In0.85N的层MQW1上的10nm的GaN的层MQW2组成。
第一超晶格SL1由120个双层结构的叠堆组成，所述双层结构由在10nm的Al0.1Ga0.9N的层SL11上的2.5nm的用硅掺杂的Al0.83In0.17N的层SL12组成。
第二超晶格SL2由105个双层结构的叠堆组成，所述双层结构由在2.5nm的Al0.14Ga0.86N的层SL21上的2.5nm的用镁掺杂的GaN的层SL22组成。
图21示出了与之前实施例相同类型的但基于AlInN的激光二极管的第二实施例，如描述于如下文章中的那些：H.P.D.Schenk，M.Nemoz，M.Korytov，P.Vennéguès，A.D.A.Hangleiter，Indium incorporation dynamics into AlInN ternary alloysfor laser structures lattice matched to GaN,Appl.Phys.Lett.93,081116_(2008)和H.P.D.Schenk，M.Nemoz，M.Korytov，P.Vennéguès，P.Demolon，A.D.A.Hangleiter，R.Charash，P.P.Maaskant，B.Corbett，J.Y.Duboz AlInN optical confinement layersfor edge emitting group III-nitride laser structures，Phys.Stat.Sol.C6,S897(2009)。
该器件在4μm的用硅n+掺杂的GaN的活性层3（形成n接触层）上连续包括用硅n-掺杂的具有组成Al0.83In0.17N的层10（形成n涂层）、110nm的用硅n-掺杂的GaN的层8（形成n波导）、具有组成GaN/GaxIn1-xN的多量子阱MQW（器件的活性区）、电子阻挡层5（其由在10nm的AlxGa1-xN（其中x为0.1至0.3）的层5a上的10nm的用镁p-掺杂的AlxGa1-xN（其中x为0.1至0.3）的层5b组成）、100nm的用镁p-掺杂的GaN的层9（形成p波导）、用镁p-掺杂的具有组成GaN/AlxGa1-xN的超晶格SL（形成p涂层），和p接触层7（其由在5nm的用镁p+掺杂的GaN或GaInN的层7a上的5nm的用镁p++掺杂的GaN或GaInN的层7b组成）。
多量子阱MQW由1至5个双层结构的叠堆组成，所述双层结构由在3nm的Ga0.15In0.85N的层MQW1上的10nm的GaN的层MQW2组成。
超晶格SL由105个双层结构的叠堆组成，所述双层结构由在2.5nm的Al0.14Ga0.86N的层SL21上的2.5nm的用镁掺杂的GaN的层SL22组成。
晶体管
对于晶体管，相比于诸如蓝宝石、SiC或块体GaN的基材，硅基材的低成本和大尺寸有可能降低最终部件的成本，这通过在硅上生长GaN，借助本发明而获得了之前使用蓝宝石基材不可能的就位错密度而言的结晶质量，即，比在现有技术中获得的密度低10倍的位错密度。这有可能增加晶体管的使用寿命，并降低位错引发的电子散射，从而提供更高的迁移率。此外，由于硅基材的优异的热传导，相比于在蓝宝石基材上的晶体管的设计，硅基材能够获得更小的部件尺寸，因此获得优异的基材产率。
图22示出了高电子迁移率晶体管（HEMT）或场效应晶体管（FET）的一个实施例。
在该晶体管中，缓冲层由GaN的活性层3形成。在缓冲层上，形成由3nm的GaN层12覆盖的30nm的Al0.25Ga0.75N的通道层11。
图23示出了高电子迁移率晶体管（HEMT）或场效应晶体管（FET）的另一实施例，其类似于图22中的高电子迁移率晶体管（HEMT）或场效应晶体管（FET），但在缓冲层3与通道层11之间包括1nm的AlN的间隔层13。
由于在GaN与AlGaN之间的该AlN薄层，在界面处的带隙大于在GaN/AlGaN界面处。因此，电子波函数在AlGaN中的穿透较低，并且更好地限制了在GaN/AlN/AlGaN界面处自发形成的二维电子气（压电效应）。此外，AlN层足够薄而不形成另外的串联电阻。
或者（未显示），类似于图23的高电子迁移率晶体管（HEMT）或场效应晶体管（FET）可在缓冲层3上包括1至2nm的AlN的间隔层13、10至30nm的Al0.82In0.18N的通道层11和3nm的GaN层12。
根据本发明的方法也适用于在GaN的无裂纹可用层中或GaN的无裂纹可用层上形成诸如在如下文章中描述的那些晶体管：A.Dadgar，M.Neuburger，F.Schulze，J.A.Krtschil，I.Daumiller，M.Kunze，K.-M.Günther，H.Witte，A.Diez，E.Kohn，A.Krost，High-current AlInN/GaN field effect transistors，Phys.Stat.Sol.A202，832(2005)或M.Gonschorek，J.-F.Carlin，E.Feltin，M.A.Py，N.Grandjean，High electron mobilitylattice-matched AlInN/GaN field-effect transistor heterostructures，Appl.Phys.Lett.89，062106(2006)。
明显地，如上给出的实施例仅为特定的说明，所述特定的说明绝不限制本发明的应用领域或者在可用层中或在可用层上制得的器件中所用的材料。
以此方式，本发明适用于获得GaN的自支撑层（即适用于从它们在其上外延生长的基材上移除）而无需附接至加强件。
这种具有高结晶质量的GaN的厚层适于用作大的GaN基材，或适用于通过层转移法（特别是包括使用Smart CutTM过程）制造半导体结构。
或者，根据本发明获得的GaN的可用层可转移至基材，其中根据目标应用选择性质。
图24显示了随着用于根据本发明而形成的结构的GaN的可用层的厚度e（以μm计）而变化的位错密度TDD（以cm-2计）。
该图显示了通过根据本发明的方法而获得的结构大多具有小于或等于5x108cm-2的位错密度，特别是当GaN层的厚度超过1微米厚度时。

Claims (42)

1.用于通过外延法而在基材(1)上制造GaN的单晶可用层(3；3’，3”)的方法，其中所述基材(1)的热膨胀系数小于GaN的热膨胀系数，所述基材(1)因此适用于在所述可用层中产生拉伸应变，所述方法的特征在于其包括如下连续步骤：
(a)在基材(1)上形成AlN的缓冲层(2)，
(b)直接在缓冲层(2)上三维外延生长在外延温度下弛豫的GaN层(3a)，
(c1)在GaN层(3a)上外延生长具有组成BwAlxGayInzN的第一中间层(4a)，其中w+x+y+z＝1且0.5<x≤1，0≤y<1，0≤w<1且0≤z<1，
(c2)外延生长具有组成BwAlxGayInzN的层(3b)，其中w+x+y+z＝1且0≤x<0.5，0≤y<1，0≤w<1且0≤z<1，
(c3)外延生长具有组成BwAlxGayInzN的第二中间层(4b)，其中w+x+y+z＝1且0.5<x≤1，0≤y<1，0≤w<1且0≤z<1，
在步骤(c1)至(c3)中形成的层(3b，4a，4b)中的至少一者为包含铝和镓的至少三元III-N合金，
(d)外延生长所述GaN的可用层(3；3’，3”)。
2.根据权利要求1所述的方法，其特征在于，基材(1)的直径大于或等于150mm。
3.根据权利要求1或2中任一项所述的方法，其特征在于，步骤(d)包括以至少5μm的厚度外延生长所述GaN的可用层(3；3’，3”)。
4.根据权利要求1至2中任一项所述的方法，其特征在于，第一和第二中间层(4a，4b)具有10至50nm之间的厚度，且特征在于，在所述中间层(4a，4b)之间形成的具有组成BwAlxGayInzN的层(3b)具有0.5至2μm之间的厚度，其中w+x+y+z＝1且0≤x<0.5，0≤y<1，0≤w<1且0≤z<1。
5.根据权利要求1至2中任一项所述的方法，其特征在于，第一和第二中间层(4a，4b)的铝含量(x)为0.8至1之间，且特征在于，在所述中间层之间形成的层(3b)的铝含量(x)为0至0.2之间。
6.根据权利要求1至2中任一项所述的方法，其特征在于，其在步骤(c3)与(d)之间包括如下连续步骤：
(c4)形成具有组成BwAlxGayInzN的第一过渡层(3c1)，其中w+x+y+z＝1且0≤x<0.5，0≤y<1，0≤w<1且0≤z<1，且掺杂剂浓度小于1018cm-3，
(c5)形成具有组成BwAlxGayInzN的第二过渡层(3c2)，其中w+x+y+z＝1且0≤x<0.5，0≤y<1，0≤w<1且0≤z<1；
(c6)形成具有组成BwAlxGayInzN的第三过渡层(3c3)，其中w+x+y+z＝1且0≤x<0.5，0≤y<1，0≤w<1且0≤z<1，且掺杂剂浓度小于1019cm-3；
(c7)形成具有组成BwAlxGayInzN的第四过渡层(3c4)，其中w+x+y+z＝1且0≤x<0.5，0≤y<1，0≤w<1且0≤z<1，且x逐渐减小至0，且掺杂剂浓度小于1019cm-3。
7.根据权利要求6所述的方法，其中所述第二过渡层(3c2)的浓度逐渐增加至不超过1019cm-3。
8.根据权利要求1至2中任一项所述的方法，其特征在于，其通过金属有机气相外延法(MOVPE)而实施。
9.根据权利要求1至2中任一项所述的方法，其特征在于，基材(1)选自如下基材：Si(111)、Si(110)、Si(100)、多孔Si、多晶SiC上硅(SopSiC)、4H-SiC、6H-SiC、3C-SiC/Si(111)、绝缘体上硅(SOI)。
10.根据权利要求8所述的方法，其特征在于，所述基材为掺杂硼的硅基材，使得所述基材的电阻率小于5mΩ.cm。
11.根据权利要求10所述的方法，其中所述基材的电阻率小于2mΩ.cm。
12.根据权利要求10所述的方法，其特征在于，所述基材另外掺杂氮。
13.根据权利要求1至2中任一项所述的方法，其特征在于，在可用层(3；3’，3”)的外延生长之后，将所述可用层转移至基材上。
14.根据权利要求1至2中任一项所述的方法，其特征在于，在外延生长超过至少5μm的厚度的可用层(3；3’，3”)之后，从所述可用层在其上发生外延的结构移除所述可用层，以形成GaN的自支撑层。
15.在基材(1)上包括GaN的单晶可用层(3；3’，3”)的结构，所述基材(1)的热膨胀系数小于GaN的热膨胀系数，所述结构的特征在于其连续包括：
-在环境温度下在拉伸应变下的GaN的单晶层(3a)，
-具有组成BwAlxGayInzN的第一单晶中间层(4a)，其中w+x+y+z＝1且0.5<x≤1，0≤y<1，0≤w<1且0≤z<1，
-具有组成BwAlxGayInzN的单晶层(3b)，其中w+x+y+z＝1且0≤x<0.5，0≤y<1，0≤w<1且0≤z<1，
-具有组成BwAlxGayInzN的第二单晶中间层(4b)，其中w+x+y+z＝1且0.5<x≤1，0≤y<1，0≤w<1且0≤z<1，
-所述GaN的可用层(3；3’，3”)，
且特征在于，在环境温度下在拉伸应变下的GaN的单晶层(3a)与GaN的可用层(3；3’，3”)之间的层(3b，4a，4b)中的至少一者由包含铝和镓的至少三元III-N合金制得。
16.根据权利要求15所述的结构，其特征在于，GaN的可用层(3；3’，3”)的直径大于或等于150mm。
17.根据权利要求15或16中任一项所述的结构，其特征在于，GaN的可用层(3；3’，3”)具有大于或等于5μm的厚度。
18.根据权利要求15至16中任一项所述的结构，其特征在于，GaN的可用层(3；3’，3”)具有小于或等于5x108cm-2的位错密度。
19.根据权利要求15至16中任一项所述的结构，其特征在于，在环境温度下在拉伸应变下的GaN的单晶层(3a)的厚度为1至5μm之间。
20.根据权利要求19所述的结构，其中在环境温度下在拉伸应变下的GaN的单晶层(3a)的厚度为1至2μm之间。
21.根据权利要求15至16中任一项所述的结构，其特征在于，第一和第二中间层(4a，4b)具有10至50nm之间的厚度，且特征在于，在所述中间层(4a，4b)之间形成的具有组成BwAlxGayInzN的层(3b)具有0.5至2μm之间的厚度，其中w+x+y+z＝1且0≤x<0.5，0≤y<1，0≤w<1且0≤z<1。
22.根据权利要求15至16中任一项所述的结构，其特征在于，第一和第二中间层(4a，4b)的铝含量(x)为0.8至1之间，且在所述中间层之间形成的层(3b)的铝含量(x)为0至0.2之间。
23.根据权利要求15至16中任一项所述的结构，其特征在于，基材(1)选自如下基材：Si(111)、Si(110)、Si(100)、多孔Si、多晶SiC上硅(SopSiC)、4H-SiC、6H-SiC、3C-SiC/Si(111)、绝缘体上硅(SOI)。
24.根据权利要求23所述的结构，其特征在于，所述基材为掺杂硼的硅基材，使得所述基材的电阻率小于5mΩ.cm。
25.根据权利要求24所述的结构，其中所述基材的电阻率小于2mΩ.cm。
26.根据权利要求24所述的结构，其特征在于，所述基材另外掺杂氮。
27.根据权利要求15至16中任一项所述的结构，其特征在于，所述结构在基材(1)与在环境温度下在拉伸应变下的GaN的单晶层(3a)之间包括缓冲层(2)，在拉伸应变下的GaN的单晶层(3a)直接在缓冲层(2)上。
28.根据权利要求27所述的结构，其特征在于，缓冲层(2)为AlN层。
29.根据权利要求15至16中任一项所述的结构，其特征在于，所述结构在第二中间层(4b)与可用层(3；3’，3”)之间连续包括：
-具有组成BwAlxGayInzN的第一过渡层(3c1)，其中w+x+y+z＝1且0≤x<0.5，0≤y<1，0≤w<1且0≤z<1，且掺杂剂浓度小于1018cm-3；
-具有组成BwAlxGayInzN的第二过渡层(3c2)，其中w+x+y+z＝1且0≤x<0.5，0≤y<1，0≤w<1且0≤z<1；
-具有组成BwAlxGayInzN的第三过渡层(3c3)，其中w+x+y+z＝1且0≤x<0.5，0≤y<1，0≤w<1且0≤z<1，且掺杂剂浓度小于1019cm-3；
-具有组成BwAlxGayInzN的第四过渡层(3c4)，其中w+x+y+z＝1且0≤x<0.5，0≤y<1，0≤w<1且0≤z<1，且x逐渐减小至0，且掺杂剂浓度小于1019cm-3。
30.根据权利要求29所述的结构，其中所述第二过渡层(3c2)的浓度逐渐增加至不超过1019cm-3。
31.根据权利要求15至16中任一项所述的结构，其特征在于，所述可用层包括在n+掺杂的GaN层(3’)上的n-掺杂的GaN层(3”)。
32.在根据权利要求15所述的结构的GaN的可用层(3；3’，3”)中或在根据权利要求15所述的结构的GaN的可用层(3；3’，3”)上形成的电子或微机械器件。
33.在根据权利要求15所述的结构的GaN的可用层(3；3’，3”)中或在根据权利要求15所述的结构的GaN的可用层(3；3’，3”)上形成的光电子器件。
34.根据权利要求32或33所述的器件，其特征在于，所述器件包括肖特基二极管。
35.GaN的自支撑单晶层(3；3’，3”)，其具有大于或等于5μm的厚度、大于或等于150mm的直径和小于或等于5x108cm-2的位错密度，所述层不含裂纹。
36.在根据权利要求35所述的GaN的自支撑单晶层(3；3’，3”)中或在根据权利要求35所述的GaN的自支撑单晶层(3；3’，3”)上形成的电子或微机械器件。
37.在根据权利要求35所述的GaN的自支撑单晶层(3；3’，3”)中或在根据权利要求35所述的GaN的自支撑单晶层(3；3’，3”)上形成的光电子器件。
38.根据权利要求36或37所述的器件，其特征在于，所述器件包括肖特基二极管。
39.在基材上包括GaN的单晶层(3；3’，3”)的结构，所述GaN的层(3；3’，3”)具有大于或等于5μm的厚度、大于或等于150mm的直径和小于或等于5x108cm-2的位错密度。
40.在根据权利要求39所述的结构的GaN的可用层(3；3’，3”)中或在根据权利要求39所述的结构的GaN的可用层(3；3’，3”)上形成的电子或微机械器件。
41.在根据权利要求39所述的结构的GaN的可用层(3；3’，3”)中或在根据权利要求39所述的结构的GaN的可用层(3；3’，3”)上形成的光电子器件。
42.根据权利要求40或41所述的器件，其特征在于，所述器件包括肖特基二极管。
CN201280032025.9A 2011-06-30 2012-06-28 在硅或类似的基材上制造氮化镓的厚的外延层的方法以及使用所述方法获得的层 Active CN103828019B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1155899A FR2977260B1 (fr) 2011-06-30 2011-06-30 Procede de fabrication d'une couche epitaxiale epaisse de nitrure de gallium sur un substrat de silicium ou analogue et couche obtenue par ledit procede
FR1155899 2011-06-30
PCT/EP2012/062587 WO2013001014A1 (en) 2011-06-30 2012-06-28 Method for manufacturing a thick epitaxial layer of gallium nitride on a silicon or similar substrate and layer obtained using said method

Publications (2)

Publication Number Publication Date
CN103828019A CN103828019A (zh) 2014-05-28
CN103828019B true CN103828019B (zh) 2016-12-28

Family

ID=46420189

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280032025.9A Active CN103828019B (zh) 2011-06-30 2012-06-28 在硅或类似的基材上制造氮化镓的厚的外延层的方法以及使用所述方法获得的层

Country Status (8)

Country Link
US (1) US9093271B2 (zh)
EP (1) EP2727133B1 (zh)
JP (1) JP2014527707A (zh)
KR (1) KR102016046B1 (zh)
CN (1) CN103828019B (zh)
FR (1) FR2977260B1 (zh)
TW (1) TWI468562B (zh)
WO (1) WO2013001014A1 (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8748297B2 (en) 2012-04-20 2014-06-10 Infineon Technologies Ag Methods of forming semiconductor devices by singulating a substrate by removing a dummy fill material
KR102066616B1 (ko) * 2013-05-09 2020-01-16 엘지이노텍 주식회사 반도체 소자
US9406564B2 (en) 2013-11-21 2016-08-02 Infineon Technologies Ag Singulation through a masking structure surrounding expitaxial regions
US20150243494A1 (en) * 2014-02-25 2015-08-27 Texas Instruments Incorporated Mechanically robust silicon substrate having group iiia-n epitaxial layer thereon
US9355920B2 (en) 2014-03-10 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming semiconductor devices and FinFET devices, and FinFET devices
DE102014105303A1 (de) 2014-04-14 2015-10-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Schichtstruktur als Pufferschicht eines Halbleiterbauelements sowie Schichtstruktur als Pufferschicht eines Halbleiterbauelements
WO2015190351A1 (ja) * 2014-06-13 2015-12-17 住友電気工業株式会社 半導体積層体、半導体積層体の製造方法および半導体装置の製造方法
JP2016164108A (ja) * 2015-03-06 2016-09-08 住友化学株式会社 窒化物半導体積層体の製造方法及び窒化物半導体積層体
US10032870B2 (en) * 2015-03-12 2018-07-24 Globalfoundries Inc. Low defect III-V semiconductor template on porous silicon
US9991417B2 (en) 2015-07-31 2018-06-05 International Business Machines Corporation Resonant cavity strained III-V photodetector and LED on silicon substrate
CN105161578B (zh) * 2015-08-17 2018-03-23 中国科学院半导体研究所 Si衬底上GaN薄膜的生长方法及复合GaN薄膜
FR3041470B1 (fr) 2015-09-17 2017-11-17 Commissariat Energie Atomique Structure semi-conductrice a tenue en tension amelioree
CN106548972B (zh) * 2015-09-18 2019-02-26 胡兵 一种将半导体衬底主体与其上功能层进行分离的方法
US10763188B2 (en) * 2015-12-23 2020-09-01 Intel Corporation Integrated heat spreader having electromagnetically-formed features
US11411169B2 (en) 2017-10-16 2022-08-09 Akoustis, Inc. Methods of forming group III piezoelectric thin films via removal of portions of first sputtered material
US10523180B2 (en) * 2016-03-11 2019-12-31 Akoustis, Inc. Method and structure for single crystal acoustic resonator devices using thermal recrystallization
US11411168B2 (en) 2017-10-16 2022-08-09 Akoustis, Inc. Methods of forming group III piezoelectric thin films via sputtering
US10581398B2 (en) * 2016-03-11 2020-03-03 Akoustis, Inc. Method of manufacture for single crystal acoustic resonator devices using micro-vias
FR3049762B1 (fr) * 2016-04-05 2022-07-29 Exagan Structure semi-conductrice a base de materiau iii-n
FR3051979B1 (fr) * 2016-05-25 2018-05-18 Soitec Procede de guerison de defauts dans une couche obtenue par implantation puis detachement d'un substrat
US10679852B2 (en) * 2016-06-13 2020-06-09 QROMIS, Inc. Multi-deposition process for high quality gallium nitride device manufacturing
DE102016117030B4 (de) 2016-07-17 2018-07-05 X-Fab Semiconductor Foundries Ag Herstellung von Halbleiterstrukturen auf einem Trägersubstrat, die durch Überführungsdruck (Transfer Print) übertragbar sind.
US11895920B2 (en) 2016-08-15 2024-02-06 Akoustis, Inc. Methods of forming group III piezoelectric thin films via removal of portions of first sputtered material
DE102017101333B4 (de) 2017-01-24 2023-07-27 X-Fab Semiconductor Foundries Gmbh Halbleiter und verfahren zur herstellung eines halbleiters
US10411108B2 (en) * 2017-03-29 2019-09-10 QROMIS, Inc. Vertical gallium nitride Schottky diode
EP3451364B1 (en) * 2017-08-28 2020-02-26 Siltronic AG Heteroepitaxial wafer and method for producing a heteroepitaxial wafer
KR102591874B1 (ko) * 2017-09-27 2023-10-20 캠브리지 엔터프라이즈 리미티드 재료를 다공화하기 위한 방법 및 반도체 구조체
US11856858B2 (en) * 2017-10-16 2023-12-26 Akoustis, Inc. Methods of forming doped crystalline piezoelectric thin films via MOCVD and related doped crystalline piezoelectric thin films
GB201801337D0 (en) 2018-01-26 2018-03-14 Cambridge Entpr Ltd Method for etching a semiconductor structure
US11414782B2 (en) 2019-01-13 2022-08-16 Bing Hu Method of separating a film from a main body of a crystalline object
CN110085682B (zh) * 2019-05-05 2021-05-07 西安电子科技大学 一种共振隧穿二极管及其制作方法
CN111430457A (zh) 2020-04-27 2020-07-17 华南理工大学 一种硅衬底上GaN/二维AlN异质结整流器及其制备方法
TWI727773B (zh) * 2020-04-29 2021-05-11 合晶科技股份有限公司 複合基板及其製造方法
CN114256742B (zh) * 2020-09-21 2024-03-15 山东华光光电子股份有限公司 一种具有超晶格窄波导大功率980nmLD外延片结构及其制备方法
CN112909134B (zh) * 2021-02-05 2022-02-08 西安瑞芯光通信息科技有限公司 一种大功率紫外led的外延生长方法
TWI797722B (zh) * 2021-08-19 2023-04-01 合晶科技股份有限公司 複合基板及其製造方法
TWI774596B (zh) * 2021-10-29 2022-08-11 環球晶圓股份有限公司 半導體磊晶結構

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7118929B2 (en) 2000-07-07 2006-10-10 Lumilog Process for producing an epitaxial layer of gallium nitride
US7560296B2 (en) 2000-07-07 2009-07-14 Lumilog Process for producing an epitalixal layer of galium nitride
JP4298023B2 (ja) * 1998-10-28 2009-07-15 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 窒化物半導体多層堆積基板および窒化物半導体多層堆積基板の形成方法
FR2810159B1 (fr) 2000-06-09 2005-04-08 Centre Nat Rech Scient Couche epaisse de nitrure de gallium ou de nitrure mixte de gallium et d'un autre metal, procede de preparation, et dispositif electronique ou optoelectronique comprenant une telle couche
US6391748B1 (en) * 2000-10-03 2002-05-21 Texas Tech University Method of epitaxial growth of high quality nitride layers on silicon substrates
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP4749583B2 (ja) * 2001-03-30 2011-08-17 豊田合成株式会社 半導体基板の製造方法
US20030015708A1 (en) * 2001-07-23 2003-01-23 Primit Parikh Gallium nitride based diodes with low forward voltage and low reverse current operation
US6818061B2 (en) * 2003-04-10 2004-11-16 Honeywell International, Inc. Method for growing single crystal GaN on silicon
US8889530B2 (en) * 2003-06-03 2014-11-18 The Research Foundation Of State University Of New York Formation of highly dislocation free compound semiconductor on a lattice mismatched substrate
WO2005060007A1 (en) 2003-08-05 2005-06-30 Nitronex Corporation Gallium nitride material transistors and methods associated with the same
US7323256B2 (en) * 2003-11-13 2008-01-29 Cree, Inc. Large area, uniformly low dislocation density GaN substrate and process for making the same
EP1571241A1 (en) 2004-03-01 2005-09-07 S.O.I.T.E.C. Silicon on Insulator Technologies Method of manufacturing a wafer
US7339205B2 (en) 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
US7247889B2 (en) 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates
US7273798B2 (en) 2005-08-01 2007-09-25 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Gallium nitride device substrate containing a lattice parameter altering element
EP1763069B1 (en) 2005-09-07 2016-04-13 Soitec Method for forming a semiconductor heterostructure
US7608526B2 (en) 2006-07-24 2009-10-27 Asm America, Inc. Strained layers within semiconductor buffer structures
FR2908925B1 (fr) 2006-11-17 2009-02-20 St Microelectronics Sa PROCEDE D'INTEGRATION D'UN COMPOSANT DE TYPE III-N, TEL QUE DU GaN, SUR UN SUBSTRAT DE SILICIUM (001) NOMINAL
FR2929445B1 (fr) * 2008-03-25 2010-05-21 Picogiga Internat Procede de fabrication d'une couche de nitrure de gallium ou de nitrure de gallium et d'aluminium
FR2938702B1 (fr) 2008-11-19 2011-03-04 Soitec Silicon On Insulator Preparation de surface d'un substrat saphir pour la realisation d'heterostructures
FR2942910B1 (fr) 2009-03-06 2011-09-30 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure visant a reduire l'etat de contrainte en tension du substrat donneur
JP2011054622A (ja) * 2009-08-31 2011-03-17 Sumco Corp シリコン基板とその製造方法
CN102652354B (zh) * 2009-12-15 2015-02-18 索泰克公司 用于重复利用衬底的处理
CN201741713U (zh) * 2010-03-30 2011-02-09 杭州海鲸光电科技有限公司 一种硅基复合衬底

Also Published As

Publication number Publication date
WO2013001014A1 (en) 2013-01-03
JP2014527707A (ja) 2014-10-16
EP2727133B1 (en) 2020-05-20
CN103828019A (zh) 2014-05-28
TW201305397A (zh) 2013-02-01
FR2977260B1 (fr) 2013-07-19
FR2977260A1 (fr) 2013-01-04
KR102016046B1 (ko) 2019-08-30
EP2727133A1 (en) 2014-05-07
TWI468562B (zh) 2015-01-11
US9093271B2 (en) 2015-07-28
KR20140096018A (ko) 2014-08-04
US20140327013A1 (en) 2014-11-06

Similar Documents

Publication Publication Date Title
CN103828019B (zh) 在硅或类似的基材上制造氮化镓的厚的外延层的方法以及使用所述方法获得的层
Johansson et al. Recent advances in semiconductor nanowire heterostructures
KR101374090B1 (ko) 에피택시 방법들과 그 방법들에 의하여 성장된 템플릿들
US8405128B2 (en) Method for enhancing growth of semipolar (Al,In,Ga,B)N via metalorganic chemical vapor deposition
US20240063340A1 (en) METHOD FOR RELAXING SEMICONDUCTOR FILMS INCLUDING THE FABRICATION OF PSEUDO-SUBSTRATES AND FORMATION OF COMPOSITES ALLOWING THE ADDITION OF PREVIOUSLY UN-ACCESSIBLE FUNCTIONALITY OF GROUP lll-NITRIDES
EP2894662A1 (en) Semiconductor structure including a gallium nitride layer on a substrate with an intermediate layer of amorphous silicon nitride
WO2007133603A2 (en) In-situ defect reduction techniques for nonpolar and semipolar (ai, ga, in)n
WO2012050888A2 (en) Gallium nitride based structures with embedded voids and methods for their fabrication
JP2007534159A (ja) 高品質ホモエピタキシ用微傾斜窒化ガリウム基板
Kaiser et al. Structural properties of AlGaN/GaN heterostructures on Si (111) substrates suitable for high-electron mobility transistors
Ji et al. Dislocation reduction and stress relaxation of GaN and InGaN multiple quantum wells with improved performance via serpentine channel patterned mask
KR102520379B1 (ko) 평면의 iii-n 반도체 층을 갖는 반도체 디바이스 및 제작 방법
KR102606231B1 (ko) 섬아연광 구조 iii족 질화물
Abdelhamid et al. Growth and characterization of InxGa1− xN (0< x< 0.16) templates for controlled emissions from MQW
EP2362412B1 (en) Method of growing nitride semiconductor
Wang et al. III-nitride nanowires: novel materials for solid-state lighting
Ho et al. Growth of InGaN nanopyramid arrays on Si for potential photovoltaic applications
JP5961633B2 (ja) ピット欠陥が軽減されたｉｉｉ−ｖ族半導体構造体およびその形成方法
Megalini et al. 1550-nm InGaAsP multi-quantum-well structures in InP nano-ridges by selective MOCVD growth on SOI substrates
Kakanakova-Georgieva et al. Implementation of Hot-Wall MOCVD to the Growth of High-Quality GaN on SiC
Li et al. Metalorganic chemical vapour deposition (MOCVD) growth of GaN on foundry compatible 200 mm Si
Williams et al. Materials issues for vertical gallium nitride power devices
LI MOCVD GROWTH OF GAN ON 200MM SI AND ADDRESSING FOUNDRY COMPATIBILITY ISSUES
Zhang MOCVD growth of GaN on 200mm Si and addressing foundry compatibility issues
WEI Integration of Indium Gallium Nitride with Nanostructures on Silicon Substrates for Potential Photovoltaic Applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant