TWI462660B - 電路板及其製作方法 - Google Patents

電路板及其製作方法 Download PDF

Info

Publication number
TWI462660B
TWI462660B TW101131602A TW101131602A TWI462660B TW I462660 B TWI462660 B TW I462660B TW 101131602 A TW101131602 A TW 101131602A TW 101131602 A TW101131602 A TW 101131602A TW I462660 B TWI462660 B TW I462660B
Authority
TW
Taiwan
Prior art keywords
layer
opening
copper foil
orthographic projection
conductive
Prior art date
Application number
TW101131602A
Other languages
English (en)
Other versions
TW201410086A (zh
Inventor
Fu-Yun Shen
Zhi-Tian Wang
Bo Ming
Original Assignee
Zhen Ding Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhen Ding Technology Co Ltd filed Critical Zhen Ding Technology Co Ltd
Publication of TW201410086A publication Critical patent/TW201410086A/zh
Application granted granted Critical
Publication of TWI462660B publication Critical patent/TWI462660B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/005—Punching of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

電路板及其製作方法
本發明涉及電路板製作技術領域，尤其涉及雙面電路板及其製作方法。
印刷電路板因具有裝配密度高等優點而得到了廣泛的應用。關於電路板的應用請參見文獻Takahashi,A.Ooki,N.Nagai,A.Akahoshi,H.Mukoh,A.Wajima,M.Res.Lab,High density multilayer printed circuit board for HITAC M-880，IEEE Trans.on Components,Packaging,and Manufacturing Technology,1992,15(4)：1418-1425。
在雙層電路板中，通常有部分區域為單層電路區域，即在此區域內，雙層電路板只具有一層導電線路層。所述雙層電路板在製作過程時，通常採用單面的覆銅基板、黏結膠片及銅箔進行壓合得到基板。在進行壓合之前，通常將單層電路區域對應部分的銅箔及黏結膠片形成與單層區域對應的開口。這樣，在後續進行電鍍的過程中，單層電路區域露出的覆銅基板的基底表面會吸附電鍍前黑影處理中用於金屬化的導電材料，如石墨等。在電鍍時，所述的基底表面也會電鍍形成電鍍銅層。所述電鍍銅層與基底的結合力較差，在電路板製作過程中容易破損。破損的所述電鍍銅層 會殘留有電路板製作過程中用到的藥水，不易烘乾，從而造成與單層電路區域相鄰的導電線路氧化，使得電路板的良率降低。
有鑑於此，提供一種電路板及其製作方法，以提升具有單層導電線路區的電路板的製作良率實屬必要。
一種電路板，其包括依次設置的第一導電線路層、基底層、連接膠片及第二導電線路層，所述電路板具有單層導電線路區，所述連接膠片內形成有與所述單層導電線路區對應的第一開口，所述連接膠片具有環繞第一開口的第一內側壁，所述第二導電線路層內形成有與所述單層導電線路區對應的第二開口，所述第二導電線路層具有環繞第二開口的第二內側壁，所述第一內側壁與第二內側壁不完全共面。
一種電路板的製作方法，包括步驟：提供單面的銅箔基板、連接膠片及銅箔，所述銅箔基板包括銅箔層及基底層，所述銅箔包括去除區域及環繞連接去除區域的線路區域；在連接膠片內形成第一開口，所述連接膠片具有環繞第一開口的第一內側壁；將連接膠片貼合於銅箔基板的基底層與銅箔之間，得到多層基板，第一開口與銅箔的去除區域相對應；選擇性蝕刻去除部分銅箔層形成第一導電線路層，蝕刻去除銅箔的去除區域形成第二開口，並選擇性蝕刻銅箔的線路區域形成第二導電線路層，所述第二導電線路層具有環繞第二開口的第二內側壁，所述第一開口在基底層的正投影與第二開口在基底層的正投影相交，且所述第一內側壁在基底層的正投影與第二內側壁在基底層的正投影不完全相互重合。
本技術方案提供的電路板及其製作方法，其中的單層導電線路區在製作過程中，在進行壓合之前，僅在連接膠片內形成第一開口，而銅箔中並未形成開口。這樣，在電路板製作過程中，銅箔可以遮蔽基底層，可以防止基底層因吸附導電材料而在電鍍過程中形成電鍍銅層，進而防止所述電鍍銅層破損會殘留有電路板製作過程中用到的藥水，不易烘乾，從而造成與單層電路區域相鄰的導電線路氧化，導致的電路板的良率降低。
100‧‧‧電路板
100a‧‧‧多層基板
101‧‧‧通孔
102‧‧‧導電層
103‧‧‧電鍍銅層
104‧‧‧導電孔
1041‧‧‧第一孔環
1042‧‧‧第二孔環
110‧‧‧銅箔基板
111‧‧‧銅箔層
112‧‧‧基底層
113‧‧‧第一導電線路層
114‧‧‧鎳金層
120‧‧‧連接膠片
121‧‧‧第一開口
122‧‧‧第一側面
123‧‧‧第三側面
125‧‧‧第一內側壁
130‧‧‧銅箔片
131‧‧‧去除區域
132‧‧‧線路區域
133‧‧‧第二開口
134‧‧‧第二導電線路層
135‧‧‧第五側面
136‧‧‧第七側面
137‧‧‧第二內側壁
141‧‧‧第一光致抗蝕劑圖形
142‧‧‧第二光致抗蝕劑圖形
151‧‧‧第一覆蓋層
1511‧‧‧黏膠層
1512‧‧‧覆蓋膜
152‧‧‧第二覆蓋層
圖1係本技術方案實施例提供的銅箔基板、連接膠片及銅箔片的剖面示意圖。
圖2係本技術方案實施例提供的壓合在連接膠片內形成第一開口後的剖面示意圖。
圖3係圖2的連接膠片的俯視圖。
圖4係圖3中連接膠片貼合於銅箔基板及銅箔片之間後得到多層基板的剖面示意圖。
圖5係在圖4的多層基板中形成通孔後的剖面示意圖。
圖6係在圖5的通孔內壁形成導電層厚的剖面示意圖。
圖7係在圖6的多層基板的表面形成光致抗蝕劑圖形後的剖面示意圖。
圖8係圖7的多層基板形成導電孔後的剖面示意圖。
圖9係圖8中的銅箔層及銅箔片製作形成導電線路層之後的剖面示意圖。
圖10係本技術方案提供的第一種電路板結構的剖面示意圖。
圖11係圖10中第一內側壁與第二內側壁在基底層正投影的位置關係示意圖。
圖12係本技術方案提供的第二種電路板結構的剖面示意圖。
圖13係圖12中第一內側壁與第二內側壁在基底層正投影的位置關係示意圖。
圖14係本技術方案提供的第三種電路板結構的剖面示意圖。
圖15係圖14中第一內側壁與第二內側壁在基底層正投影的位置關係示意圖。
本技術方案提供的電路板的製作方法包括如下步驟：
第一步，請參閱圖1，提供單面的銅箔基板110、連接膠片120及銅箔片130。
其中，銅箔基板110包括壓合於一起的銅箔層111及基底層112。基底層112的材料可以為聚醯亞胺。連接膠片120可以為半固化片。銅箔片130包括去除區域131及線路區域132。其中，去除區域131在後續製作過程中將被完全去除，其形狀與大小與預製作的電路板的單層導電線路區域的形狀和大小相對應。線路區域132環繞連接去除區域131，用於製作導電線路層。
第二步，請參閱圖2及圖3，在連接膠片120內形成第一開口121。
第一開口121可以採用沖型的方式形成。第一開口121的大小與預製作的電路板的單層導電線路區域的形狀相對應。本實施例中， 第一開口121的形狀為長方形。可以根據實際需要設定第一開口121的形狀，第一開口121也可以為多邊形、圓形或者其他形狀。連接膠片120具有環繞第一開口121的第一內側壁125，第一內側壁125包括相互連接的第一側面122、第二側面、第三側面123及第四側面。
第三步，請參閱圖4，將連接膠片120貼合於銅箔基板110的基底層112與銅箔片130之間，形成多層基板100a。
經過貼合，第一開口121與銅箔片130的去除區域131相對應，第一開口121處的基底層112被銅箔片130的去除區域131遮蓋。
第四步，請一併參閱圖5至圖8，在多層基板100a中形成導電孔104。
首先，在多層基板100a中形成通孔101，如圖5所示。
本步驟中，形成通孔101的個數可以為一個，也可以為多個。通孔101貫穿多層基板100a，其形成於銅箔片130的線路區域132內，並不與第一開口121相互連通。即通孔101並不形成於欲形成電路板的單層導電線路區。通孔101貫穿銅箔基板110、連接膠片120及銅箔片130。
其次，在從通孔101內部露出的基底層112及連接膠片120的表面形成導電層102，如圖6所示。
本步驟中，採用黑化或者黑孔的方式，在在從通孔101內部露出的基底層112及連接膠片120的表面形成導電層102。所述導電層102可以為碳粉。
再次，請參閱圖7，在銅箔層111的表面形成第一光致抗蝕劑圖形141，在銅箔片130的表面形成第二光致抗蝕劑圖形142。
第一光致抗蝕劑圖形141和第二光致抗蝕劑圖形142可以採用貼合幹膜然後曝光顯影的方式形成。所述通孔101及位於通孔101周圍的部分銅箔層111從第一光致抗蝕劑圖形141露出，其餘的銅箔層111被第一光致抗蝕劑圖形141覆蓋。所述通孔101及位於通孔101周圍的部分銅箔片130從第二光致抗蝕劑圖形142露出，其餘的銅箔片130被第二光致抗蝕劑圖形142覆蓋。
接著，請參閱圖8，在通孔101的內壁、從第一光致抗蝕劑圖形141露出銅箔層111的表面及從第二光致抗蝕劑圖形142露出的銅箔片130的表面形成電鍍銅層103，從而得到導電孔104。
本步驟中，採用電鍍銅的方式形成電鍍銅層103。其中，形成在從第一光致抗蝕劑圖形141露出銅箔層111的表面的電鍍銅層103形成第一孔環1041，形成在從第二光致抗蝕劑圖形142露出的銅箔片130的表面電鍍銅層103形成第二孔環1042。
最後，將第一光致抗蝕劑圖形141及第二光致抗蝕劑圖形142去除。
本步驟中，可以採用剝膜的方式將第一光致抗蝕劑圖形141及第二光致抗蝕劑圖形142去除。
第五步，請參閱圖7至圖9，選擇性蝕刻去除部分銅箔層111形成第一導電線路層113，蝕刻去除銅箔片130的去除區域131形成第二開口133，並選擇性蝕刻銅箔片130的線路區域132形成第二導電線路層134。與第一開口121相對應的基底層112及第一導電線 路層113形成電路板的單層導電線路區。
本步驟中，採用影像轉移工藝及蝕刻工藝形成第一導電線路層113、第二導電線路層134及第二開口133。其中，第二開口133的大小及形狀與第一開口121的大小及形狀基本對應。由於第一開口121採用沖型方法形成，第二開口133採用影像轉移工藝及蝕刻工藝形成，因此，第一開口121與第二開口133並不平齊。也就是說，第一開口121在基底層112的正投影與第二開口133在基底層112的正投影不能完全重疊。第一開口121在基底層112的正投影可以在第二開口133在基底層112的正投影之內，或者第二開口133在基底層112的正投影可以在第一開口121在基底層112的正投影之內，或者第一開口121在基底層112的正投影與第二開口133在基底層112的正投影相交。即，第一開口121與第二開口133的形狀可以一致，但第二開口133的大小可以略大於第一開口121的大小，或者第二開口133的大小也可以略小於第一開口121的大小，或者第二開口133的大小可以與第一開口121的大小相等，但是第一開口121與第二開口133相互偏移。
本實施例中，在第二開口133處，第二導電線路層134具有環繞第二開口133的第二內側壁137，第二內側壁137包括相互連接的第五側面135、第六側面(圖未示)、第七側面136及第八側面(圖未示)。其中，第五側面135與第一側面122相對應，第六側面與第二側面相對應，第三側面123與第七側面136相互對應，第八側面與第四側面相互對應。其中，相互對應的各組側面中的至少一組中的兩個側面不位於同一平面內。即第一內側壁125在基底層112的正投影與第二內側壁137在基底層112的正投影並不完全重 合。
第六步，請參閱圖10，在部分第一導電線路層113的表面形成第一覆蓋層151，在第二導電線路層134及從第二導電線路層134露出的連接膠片120的表面形成第二覆蓋層152。
本實施例中，將具有黏膠層1511的覆蓋膜1512直接貼合於需要覆蓋的第一導電線路層113表面及從第一導電線路層113露出的基底層112的表面，形成所述第一覆蓋層151；同時還將具有黏膠層1511的覆蓋膜1512直接貼合於需要覆蓋的第二導電線路層134及從第二導電線路層134露出的連接膠片120的表面，形成所述第二覆蓋層152。
第七步，在從第一覆蓋層151露出的部分第一導電線路層113進行表面處理，從而得到雙面電路板100。
本實施例中，採用鍍鎳金的方式在從第一覆蓋層151露出的第一導電線路層113表面形成鎳金層114，所述鎳金層114包括與第一導電線路層113表面接觸的鎳層及形成於鎳層上的金層。鎳金層114用於保護從第一覆蓋層151露出的部分第一導電線路層113。
請參閱圖10至圖15，本技術方案還提供一種電路板100，其包括依次設置的第一導電線路層113、基底層112、連接膠片120及第二導電線路層134。所述電路板100包括單層導電線路區。所述連接膠片120內形成有與單層導電線路區相對應的第一開口121，第二導電線路層134具有與單層導電線路區相對應的第二開口133。第一開口121在基底層112的正投影與第二開口133在基底層112的正投影相交。即第二開口133的大小可以略大於第一開口121的大 小，第二開口133的大小也可以略小於第一開口121的大小，第二開口133的大小可以與第一開口121的大小相等，但是第一開口121與第二開口133相互偏移。
本實施例中，連接膠片120具有環繞第一開口121的第一內側壁125，第一內側壁125包括相互連接的第一側面122、第二側面(圖未示)、第三側面123及第四側面(圖未示)。在第二開口133處，第二導電線路層134具有第二內側壁137，第二內側壁137包括相互連接的第五側面135、第六側面(圖未示)、第七側面136及第八側面(圖未示)。其中，第五側面135與第一側面122相對應，第六側面與第二側面相對應，第三側面123與第七側面136相互對應，第八側面與四側面相互對應。其中，相互對應的各組側面中的至少一組中的兩個側面不位於同一平面內。即第一內側壁125在基底層112的正投影與第二內側壁137在基底層112的正投影並不完全重合。
請參閱圖10及圖11，具體地，當第一開口121的橫截面積小於第二開口133的橫截面積時，第一開口121在基底層112的正投影可以位於第二開口133在基底層112的正投影內部。第二內側壁137在基底層112的正投影環繞第一內側壁125在基底層112的正投影。請參閱圖12及圖13，當第一開口121的橫截面積大於第二開口133的橫街面積時，第二開口133在基底層112的正投影可以位於第一開口121在基底層112的正投影內部。第一內側壁125在基底層112的正投影環繞第二內側壁137在基底層112的正投影。請參閱圖14及圖15，當第一開口121的橫截面積等於第二開口133的橫截面積時，第二開口133相對於第一開口121向一側偏移，第一開 口121在基底層112的正投影可以與第二開口133在基底層112的正投影部分相互重合。第二內側壁137在基底層112的正投影與第一內側壁125在基底層112的正投影相交。
在電路板100內，還具有電導通第一導電線路層113和第二導電線路層134的導電孔104。
電路板100還包括有第一覆蓋層151和第二覆蓋層152。第一覆蓋層151形成在部分第一導電線路層113的表面。第二覆蓋層152形成在第二導電線路層134及從第二導電線路層134露出的連接膠片120的表面。
電路板100還包括有鎳金層114，其形成在從第一覆蓋層151露出的第一導電線路層113表面，所述鎳金層114包括與第一導電線路層113表面接觸的鎳層及形成於鎳層上的金層。用於保護其覆蓋的第一導電線路層113。
本技術方案提供的電路板及其製作方法，其中的單層導電線路區在製作過程中，在進行壓合之前，僅在連接膠片內形成第一開口，而銅箔中並未形成開口，這樣，在電路板製作過程中，銅箔可以遮蔽基底層，可以防止基底層因吸附導電材料而在電鍍過程中形成電鍍銅層，進而防止所述電鍍銅層破損會殘留有電路板製作過程中用到的藥水，不易烘乾，從而造成與單層電路區域相鄰的導電線路氧化，導致的電路板的良率降低。
綜上所述，本發明符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，舉凡熟悉本案技藝之人士，於爰依本發明精神所作之等效修飾或變化，皆應涵蓋於以下 之申請專利範圍內。
100‧‧‧電路板
104‧‧‧導電孔
113‧‧‧第一導電線路層
114‧‧‧鎳金層

Claims (18)

  1. 一種電路板，其包括依次設置的第一導電線路層、基底層、連接膠片及第二導電線路層，所述電路板具有單層導電線路區，所述連接膠片內形成有與所述單層導電線路區對應的第一開口，所述連接膠片具有環繞第一開口的第一內側壁，所述第二導電線路層內形成有與所述單層導電線路區對應的第二開口，所述第二導電線路層具有環繞第二開口的第二內側壁，所述第一內側壁與第二內側壁不完全共面。
  2. 一種電路板，其包括依次設置的第一導電線路層、基底層、連接膠片及第二導電線路層，所述電路板具有單層導電線路區，所述連接膠片內形成有與所述單層導電線路區對應的第一開口，所述連接膠片具有環繞第一開口的第一內側壁，所述第二導電線路層內形成有與所述單層導電線路區對應的第二開口，所述第二導電線路層具有環繞第二開口的第二內側壁，所述第一開口在基底層的正投影位於第二開口在基底層的正投影之內，或者所述第一開口在基底層的正投影與第二開口在基底層的正投影相交且不重疊。
  3. 一種電路板，其包括依次設置的第一導電線路層、基底層、連接膠片及第二導電線路層，所述電路板具有單層導電線路區，所述連接膠片內形成有與所述單層導電線路區對應的第一開口，所述連接膠片具有環繞第一開口的第一內側壁，所述第二導電線路層內形成有與所述單層導電線路區對應的第二開口，所述第二導電線路層具有環繞第二開口的第二內側壁，且所述第一內側壁在基底層的正投影與第二內側壁在基底層的正投影至少部分重合且不完全相互合。
  4. 如請求項1至3任一項所述的電路板，其特徵在於，所述第一開口的形狀 與第二開口的形狀一致，所述第一開口的橫截面積小於第二開口的橫截面積，所述第一開口在基底層的正投影位於第二開口在基底層的正投影內部，所述第二內側壁在基底層的正投影環繞第一內側壁在基底層的正投影。
  5. 如請求項1至3任一項所述的電路板，其中，所述第一開口的形狀與第二開口的形狀一致，所述第一開口的橫截面積大於第二開口的橫截面積，所述第二開口在基底層的正投影位於第一開口在基底層的正投影內部，第一內側壁在基底層的正投影環繞第二內側壁在基底層的正投影。
  6. 如請求項1至3任一項所述的電路板，其中，所述第一開口的形狀與第二開口的形狀一致，所述第一開口的橫截面積等於第二開口的橫截面積，所述第二開口相對於第一開口向一側偏移，第一開口在基底層的正投影部分與第二開口在基底層的正投影相互重合，第二內側壁在基底層的正投影與第一內側壁在基底層的正投影部分相交。
  7. 如請求項1至3任一項所述的電路板，其中，所述電路板內部還具有貫穿第一導電線路層、基底層、連接膠片及第二導電線路層的至少一個導電孔。
  8. 如請求項1至3任一項所述的電路板，其中，所述第一導電線路層表面形成有第一覆蓋層，部分第一導電線路層從所述第一覆蓋層露出，所述第二導電線路層表面形成有第二覆蓋層。
  9. 如請求項8所述的電路板，其中，所述從第一覆蓋層露出的部分第一導電線路層上沉積有鎳層及金層。
  10. 一種電路板的製作方法，包括步驟：提供單面的銅箔基板、連接膠片及銅箔片，所述銅箔基板包括銅箔層及基底層，所述銅箔片包括去除區域及環繞連接去除區域的線路區域；在所述連接膠片內形成第一開口； 將連接膠片貼合於銅箔基板的基底層與銅箔片之間，得到多層基板，所述第一開口與銅箔的去除區域相對應；選擇性蝕刻去除部分銅箔層形成第一導電線路層，並蝕刻去除銅箔片的去除區域形成第二開口，同時選擇性蝕刻銅箔片的線路區域以形成第二導電線路層，所述第一開口在基底層的正投影位於第二開口在基底層的正投影之內，或者所述第一開口在基底層的正投影與第二開口在基底層的正投影相交且不重疊。
  11. 一種電路板的製作方法，包括步驟：提供單面的銅箔基板、連接膠片及銅箔片，所述銅箔基板包括銅箔層及基底層，所述銅箔片包括去除區域及環繞連接去除區域的線路區域；在所述連接膠片內形成第一開口，所述連接膠片具有環繞第一開口的第一內側壁；將連接膠片貼合於銅箔基板的基底層與銅箔片之間，得到多層基板，所述第一開口與銅箔的去除區域相對應；選擇性蝕刻去除部分銅箔層形成第一導電線路層，並蝕刻去除銅箔片的去除區域形成第二開口，同時選擇性蝕刻銅箔片的線路區域以形成第二導電線路層，所述第二導電線路層具有環繞第二開口的第二內側壁，所述第一內側壁與第二內側壁不完全共面。
  12. 一種電路板的製作方法，包括步驟：提供單面的銅箔基板、連接膠片及銅箔片，所述銅箔基板包括銅箔層及基底層，所述銅箔片包括去除區域及環繞連接去除區域的線路區域；在所述連接膠片內形成第一開口，所述連接膠片具有環繞第一開口的第一內側壁；將連接膠片貼合於銅箔基板的基底層與銅箔片之間，得到多層基板，所述第一開口與銅箔的去除區域相對應； 選擇性蝕刻去除部分銅箔層形成第一導電線路層，並蝕刻去除銅箔片的去除區域形成第二開口，同時選擇性蝕刻銅箔片的線路區域以形成第二導電線路層，所述第二導電線路層具有環繞第二開口的第二內側壁，且所述第一內側壁在基底層的正投影與第二內側壁在基底層的正投影至少部分重合且不完全相互重合。
  13. 如請求項10至12任一項所述的電路板的製作方法，其中，在將連接膠片貼合於銅箔基板的基底層與銅箔之間之後，還包括在多層基板內形成電導通銅箔層及銅箔的至少一個導電孔。
  14. 如請求項10至12任一項所述的電路板的製作方法，其中，在形成第一導電線路層、第二開口及第二導電線路層之後，還包括在第一導電線路層表面形成第一覆蓋層，部分第一導電線路層從第一覆蓋層露出，在第二導電線路層表面形成第二覆蓋層。
  15. 如請求項14所述的電路板的製作方法，其中，還包括在從第一覆蓋層露出的部分第一導電線路層上形成鎳層及金層。
  16. 如請求項10至12任一項所述的電路板的製作方法，其中，所述第一開口的形狀與第二開口的形狀一致，所述第一開口的橫截面積小於第二開口的橫截面積，所述第一開口在基底層的正投影位於第二開口在基底層的正投影內部，所述第二內側壁在基底層的正投影環繞第一內側壁在基底層的正投影。
  17. 如請求項10至12任一項所述的電路板的製作方法，其中，所述第一開口的形狀與第二開口的形狀一致，所述第一開口的橫截面積大於第二開口的橫截面積，所述第二開口在基底層的正投影位於第一開口在基底層的正投影內部，第一內側壁在基底層的正投影環繞第二內側壁在基底層的正投影。
  18. 如請求項10至12任一項所述的電路板的製作方法，其中，所述第一開口 的形狀與第二開口的形狀一致，所述第一開的橫截面積等於第二開口的橫截面積，所述第二開口相對於第一開口向一側偏移，第一開口在基底層的正投影部分與第二開口在基底層的正投影相互重合，第二內側壁在基底層的正投影與第一內側壁在基底層的正投影部分相交。
TW101131602A 2012-08-23 2012-08-30 電路板及其製作方法 TWI462660B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210302108.7A CN103635006B (zh) 2012-08-23 2012-08-23 电路板及其制作方法

Publications (2)

Publication Number Publication Date
TW201410086A TW201410086A (zh) 2014-03-01
TWI462660B true TWI462660B (zh) 2014-11-21

Family

ID=50147008

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101131602A TWI462660B (zh) 2012-08-23 2012-08-30 電路板及其製作方法

Country Status (3)

Country Link
US (1) US9107311B2 (zh)
CN (1) CN103635006B (zh)
TW (1) TWI462660B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160099381A (ko) * 2015-02-12 2016-08-22 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
TWI626872B (zh) * 2017-01-13 2018-06-11 元鼎音訊股份有限公司 印刷電路板製程之方法及其印刷電路板
CN113966096A (zh) * 2021-09-26 2022-01-21 东莞康源电子有限公司 一种微型倒装焊接类腔体载板的加工方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW456162B (en) * 1998-06-05 2001-09-21 Parlex Corp Rigid/flex printed circuit board and manufacturing method therefor
JP2006202891A (ja) * 2005-01-19 2006-08-03 Fujikura Ltd リジッドフレックスプリント配線板の製造方法
TW200826248A (en) * 2006-12-14 2008-06-16 Ase Electronics Inc Carrier and manufacturing process thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4003345C1 (zh) * 1990-02-05 1991-08-08 Fa. Carl Freudenberg, 6940 Weinheim, De
JP3292723B2 (ja) * 2000-05-26 2002-06-17 アルス電子株式会社 半導体パッケージ及びその製造方法
US6724083B2 (en) * 2001-07-16 2004-04-20 Ars Electronics Co., Ltd. Method of producing semiconductor packages by cutting via holes into half when separating substrate
KR100975258B1 (ko) * 2002-02-22 2010-08-11 가부시키가이샤후지쿠라 다층 배선 기판, 다층 배선 기판용 기재, 프린트 배선기판 및 그 제조 방법
JP2006294862A (ja) * 2005-04-11 2006-10-26 Fujikura Ltd 配線基板の製造方法及び配線基板
EP1850648A4 (en) * 2005-11-02 2011-03-30 Ibiden Co Ltd Multilayer printed circuit board for a semiconductor device and manufacturing method therefor
CN201541388U (zh) * 2009-12-07 2010-08-04 昆山市线路板厂 一种双面镂空挠性电路板
CN102548253B (zh) * 2010-12-28 2013-11-06 富葵精密组件(深圳)有限公司 多层电路板的制作方法
CN102559092A (zh) * 2012-01-09 2012-07-11 吴祖 线路板导电胶和单双面多层印刷电路板及制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW456162B (en) * 1998-06-05 2001-09-21 Parlex Corp Rigid/flex printed circuit board and manufacturing method therefor
JP2006202891A (ja) * 2005-01-19 2006-08-03 Fujikura Ltd リジッドフレックスプリント配線板の製造方法
TW200826248A (en) * 2006-12-14 2008-06-16 Ase Electronics Inc Carrier and manufacturing process thereof

Also Published As

Publication number Publication date
CN103635006B (zh) 2016-09-28
CN103635006A (zh) 2014-03-12
US9107311B2 (en) 2015-08-11
US20140054074A1 (en) 2014-02-27
TW201410086A (zh) 2014-03-01

Similar Documents

Publication Publication Date Title
TWI466607B (zh) 具有內埋元件的電路板及其製作方法
TWI507096B (zh) 多層電路板及其製作方法
TWI484875B (zh) 電路板及電路板製作方法
TWI478642B (zh) 具有內埋元件的電路板及其製作方法
TWI463928B (zh) 晶片封裝基板和結構及其製作方法
TWI466606B (zh) 具有內埋元件的電路板及其製作方法
TWI617225B (zh) 印刷電路板及其製造方法
TWI538584B (zh) 埋入式高密度互連印刷電路板及其製作方法
US20170047230A1 (en) Fabrication method of packaging substrate
US20130161079A1 (en) Multi-layer wiring substrate and manufacturing method thereof
TWI414224B (zh) 雙面線路板之製作方法
TW201422087A (zh) 多層電路板及其製作方法
TWI403244B (zh) 多層電路板之製作方法
TW201446103A (zh) 電路板及其製作方法
TW201720259A (zh) 柔性電路板及其製作方法
TWI462660B (zh) 電路板及其製作方法
TW201637522A (zh) 具有輪廓化導電層的印刷電路板及其製造方法
TWI606763B (zh) 電路板及其製作方法
TWI677267B (zh) 電路板及其製作方法
TWI581686B (zh) 電路板及其制法
TWI676404B (zh) 鏤空柔性電路板及製作方法
TWI488553B (zh) 電路板及其製造方法
TWI531291B (zh) 承載板及其製作方法
TWI622151B (zh) 用於半導體封裝的承載基板與其封裝結構，及半導體封裝元件的製作方法
TWI580331B (zh) 具有凹槽的多層線路板與其製作方法