TWI458122B - 半導體發光元件 - Google Patents

半導體發光元件 Download PDF

Info

Publication number
TWI458122B
TWI458122B TW101107489A TW101107489A TWI458122B TW I458122 B TWI458122 B TW I458122B TW 101107489 A TW101107489 A TW 101107489A TW 101107489 A TW101107489 A TW 101107489A TW I458122 B TWI458122 B TW I458122B
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
emitting device
semiconductor
dielectric film
semiconductor light
Prior art date
Application number
TW101107489A
Other languages
English (en)
Other versions
TW201322482A (zh
Inventor
Hironori Yamasaki
Yukie Nishikawa
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201322482A publication Critical patent/TW201322482A/zh
Application granted granted Critical
Publication of TWI458122B publication Critical patent/TWI458122B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

半導體發光元件 〔關連申請專利〕
本申請案以美國發明專利申請案61/563，081號(申請日：2011年11月23日)為基礎申請案，並享受其優先權。本申請案參照該基礎申請案，藉此，包含基礎申請案之所有內容。
本發明之實施形態係有關半導體發光元件。
照明裝置、顯示裝置、交通號誌等所用之發光元件，其需求為光輸出高與壽命長。而半導體發光元件與習知燈泡型光源相比壽命較長，故適用於該些用途。
若在半導體發光元件中發光面側的半導體層表面上設置微細凹凸，則可提高半導體的外部光取出效率，提升光輸出。然而，半導體表面所設之凹凸，有時會使半導體發光元件與將其封裝之樹脂之間，發生黏著力降低的問題。以樹脂密封之半導體發光元件，因發光元件發熱，導致半導體與樹脂之間的線膨張係數不同，而產生應力。該應力之作用方向，會將樹脂從半導體剝離。因此，半導體元件與樹脂之間的黏著力降低後會產生空隙，使光輸出降低。故，需要一種半導體發光元件，可提高半導體表面與樹脂之間的黏著力並抑制剝離，提升可靠度。
本發明之實施形態，在於提供一種可靠度高的半導體發光元件。
按實施形態，半導體發光元件具有：第1半導體層，係可放射光；及第2半導體層，係具有與前述第1半導體層彼此相向之第1主面，和與前述第1主面相反側之第2主面，該第2半導體層於前述第2主面，具有設置複數突起的第1區域，和未設置前述突起的第2區域；及介電體膜，係設於前述突起之至少先端部分；及電極，係設於前述第2區域的上方。
按本發明之實施形態，可提供可靠度高之半導體發光元件。
以下一面參照圖面，說明本發明之實施形態。遇圖面中有同一部分者，標記同一編號並適當省略詳細之說明，僅就相異部分進行說明。
[第1實施形態]
圖1為第1實施形態之半導體發光裝置100的示意模型剖面圖。半導體發光元件100，例如為放射可視光之發光二極體(Light Emitting Diode：LED)。
半導體發光元件100具備第1半導體層10、第2半導 體層20、第3半導體層30。第1半導體層10、第2半導體層20及第3半導體層30，例如分別包含Inx (Aly Ga1-y )1-x P(0≦x≦1、0≦y≦1)之分子式所代表之化合物。
第1半導體層10包含由Inx (Aly Ga1-y )1-x P(0≦x≦1、0≦y≦1)所成之多重量子井(Multi-Quantum Well)。第1半導體層10，係藉由令第2半導體層所注入之電子與第3半導體層所注入之電洞彼此複合，而放射出光。
第2半導體層20包含n型包覆層21與n型電流擴散層22。n型包覆層21設於第1半導體層10與n型電流擴散層22之間。舉例來說，n型包覆層21由厚度0.6μm之In0.5 Al0.5 P所構成，n型電流擴散層22則由厚度3.5μm、載子濃度1.6×1018 cm-3 之In0.5 (Al0.7 Ga0.3 )0.5 P所構成。
第2半導體層20具有第1主面，以及與第1主面相反側之第2主面。第1主面為與第1半導體層10相向之n型包覆層21的主面21a。第2主面為n型電流擴散層22之主面22a。第2半導體層20在主面22a上，具有設置複數突起之第1區域22b，以及無突起之第2區域22c。又，第2半導體層20在第1區域22b上，至少包含設於突起先端之介電體膜。
又，電極60設於第2區域22c上方。電極60與n型電流擴散層22之間，設置n型接觸層29。n型接觸層29之載子濃度較n型電流擴散層22之載子濃度高，減低電極60的接觸電阻。
第3半導體層30與第2半導體層20之導電型不同，介著第1半導體層10而與第2半導體層20相對。第3半導體層30從第1半導體層10側起算，包含p型包覆層31、p型中間層33、p型成分漸變層(compositional graded layer)34、p型GaP層35、p型接觸層36。
舉例來說，p型包覆層31由厚度0.6μm之In0.5 Al0.5 P所構成，p型中間層33則由厚度0.05μm之In0.5 (Al0.7 Ga0.3 )0.5 P所構成。p型成分漸變層34包含厚度0.03μm之Inx (Aly Ga1-y )1-x P，其成分會從In0.5 (Al0.7 Ga0.3 )0.5 P逐漸變化為GaP。也就是說，成分X會從0.5變為0(零)，成分Y會從0.7變為0(零)的方式所形成。p型GaP層35之厚度為0.3μm；p型接觸層36較p型GaP層35之載子濃度為高，由厚度0.1μm之GaP所構成。
以下將包含第1半導體層10、第2半導體層20及第3半導體層30之層積體，稱為發光體70。
半導體發光元件100更具備支撐發光體70之支撐體40，以及反射層50。支撐體40設於發光體70的電極60之相反側。反射層50設於發光體70與支撐體40之間，將第1半導體層10所放射之光，往第2半導體層20之方向反射。反射層50例如為ITO(Indium Tin Oxide，氧化銦錫)53與金(Au)55之層積構造(stacked layer)。此外，亦可以Ag來取代Au。ITO53對於第1半導體層10所放射之光而言係為透明，在ITO53中傳播的光，會被 Au55或Ag的表面反射。
又，第3半導體層30與反射層50之間設置電流阻障層51。電流阻障層51從主面22a垂直俯視時，與電極60重疊之部分係設成絕緣。ITO53在未設置電流阻障層51之部分與p型接觸層36鄰接，與反射層50、第3半導體層30電性連接。
電流阻障層51例如為二氧化矽(SiO2 )所構成，將反射層50流向電極60的一部分電流變得狹窄。藉此，可抑制電極60正下方的第1半導體層10部分所流過的電流，減少發光被電極60所遮蔽而無法取出至外部的情形。
支撐體40例如具有p型矽基板45，及設於該其中一方主面45a側的金屬接合層41，及設於另一方主面45b側之背面電極46。金屬接合層41從p型矽基板45側起算，具有鈦(Ti)44、鉑(Pt)43、Au42之層積構造。此外，金屬接合層41亦可為Ti/Pt/Ti/Au之組合。另一方面，背面電極46從p型矽基板45側起算，同樣具有鈦(Ti)47、鉑(Pt)48、Au49之層積構造。
在半導體發光元件100的製造過程中，令反射層50表面與金屬接合層41表面接觸，並與發光體70、p型矽基板45接合。舉例來說，將反射層50之Au55與金屬接合層41之Au42熱壓接合，形成支撐體40支撐發光體70之構造。此外，金屬接合層41亦可為AuIn彼此之液相擴散接合。
如圖1所示，在電流阻障層51的端部，反射層50係 具有高低差，接合後之反射層50與金屬接合層41之間會形成空隙58。藉由將反射層50設置得比金屬接合層41還厚，可消除空隙58帶來的影響，確保支撐體40與發光體70之間的電性接合。舉例來說，若電流阻障層51厚度為0.05μm，則令ITO53厚度為0.06μm，且層積Au55。
本實施形態之半導體發光元件100，藉由支撐體40側所設之反射層50，將第1半導體層所放射的光往發光面(第1區域22b)方向傳播，並放射至外部。又，藉由將複數突起設置在發光面22b上，提高光取出效率，提升光輸出。
圖2(a)~圖2(e)為n型電流擴散層22表面所設之突起，其部分示意模型剖面圖。
第1區域22b上，例如可如圖2(a)所示設置形狀左右對稱之突起13，亦可如圖2(b)及圖2(c)所示，設置形狀非對稱之傾斜突起14。又可如圖2(d)及圖2(e)所示，為形狀更傾斜之突起15。
如圖2(a)、圖2(b)及圖2(d)所示，介電體膜17a、17b及17d，可形成於突起13、14及15的先端。
亦可如圖2(c)及圖2(e)所示，介電體膜17c及17e形成為至少覆蓋突起14及15的一側側面。
上述例子中，介電體膜17a~17e係設於突起13~15表面的一部分，但亦可設於突起13~15的表面全體。
介電體膜17a~17e例如可包含二氧化矽(SiO2 )、氮化矽(SiN)及氮氧化矽(SiON)的任一者。介電體膜 17a~17e亦可為包含SiO2 膜、SiN膜及SiON膜當中所選擇的至少2種所成之層積膜。這些介電體例如可用CVD(Chemical Vapor Deposition，化學氣相沉積)法、濺鍍法來形成。
接著參照圖3~圖5，說明突起15。圖3(a)~圖3(c)為半導體發光元件100，其製造過程之部分示意模型剖面圖。圖4(a)為突起15之部分形狀示意模型剖面圖，圖4(b)為形成突起15之n型電流擴散層22的部分剖面圖。圖5(a)~圖5(d)為突起15之SEM影像。
如圖3(a)所示，例如在GaAs基板25上，依第2半導體層20、第1半導體層10、第3半導體層及n型接觸層29的順序磊晶成長。各層例如以MOCVD(Metal-Organic Chemical Vapor Deposition，有機金屬化學氣相沉積)法來成長。
GaAs基板25的成長面25a，相對於(100)面，以10度以上、20度以下的範圍內令其傾斜。也就是說，成長面25a相對於(100)面具有10度以上、20度以下的偏離角。另，本說明書所提及之面方位包含其等價面。舉例來說，(100)面包含以(100)、(010)、(001)、(-100)、(0-10)、(00-1)所表示的面。
又，令成長面25a朝向(111)面方向傾斜為理想。半導體材料為III-V族化合物時，亦可令其朝向III族面之(111)A面，及V族面之(111)B面的任一方向傾斜。
接著如圖3(b)所示，令反射層50與金屬接合層41接觸，並與GaAs基板25、p型矽基板45接合。接下來如圖3(c)所示，在p型矽基板45之上留下發光體70及n型接觸層29，而除去GaAs基板25。
接著選擇性除去n型接觸層29，藉由蝕刻第2半導體層20之表面(第2主面)，形成第1區域22b。如前所述，第2半導體層20之第2主面為n型電流擴散層22的主面22a。主面22a的結晶成長面相對於(100)面，在10度以上、20度以下的範圍內傾斜。此處所謂結晶成長面，例如可指n型電流擴散層22之巨觀表面，係將因結晶成長而產生之微細構造(階層等)予以平整、平坦化之表面。
利用蝕刻速度受面方位影響之異向性蝕刻法來蝕刻主面22a，藉此，便可形成傾斜之突起15。若為In0.5 (Al0.7 Ga0.3 )0.5 P所構成之n型電流擴散層22，例如可用含鹽酸、醋酸及氟酸之水溶液進行濕式蝕刻，以形成突起15。
圖4(a)為n型電流擴散層22上形成之突起15的示意立體圖。圖4(b)為沿圖4(a)所示K-K線之模型剖面圖。
n型電流擴散層22上所設之突起15沿K-K線突出，且具有側面15a與側面15b。如圖4(b)所示，側面15a相對於成長面25a的平行面，以角度α傾斜。另一方面側面15b相對於成長面25a的平行面，以角度β傾斜。在此 將角度α與角度β定義為「底角」。
突起15的形狀可利用底角α及β而得出唯一解。圖2(a)~圖2(c)所示之突起13及14，其底角α及底角β在90度以下。另一方面，圖2(d)及圖2(e)所示之突起15，其底角β在90度以上。
圖5(a)為沿圖4(a)所示K-K線之剖面(方向DC)SEM影像。圖5(b)為從正上方(方向DU)拍攝之SEM影像。圖5(c)為從正面側(方向DC)的斜40度上方(方向DF40 )所拍攝的SEM影像。圖5(d)為從側面側的斜40度上方(方向DS40 )所拍攝的SEM影像。在圖5(a)~圖5(d)中，結晶成長面25a從(-100)面朝向[011]方向傾斜15度。
圖5(a)為從圖4(a)所示方向DC觀看時之突起15剖面，對應到圖4(b)所示之剖面。從方向DC觀看之剖面為(011)面。
圖5(b)所示者為從發光面22b正上方(方向DU)觀看時之突起15形狀。
圖5(c)所示者為從正面側的斜40度上方(方向DF40 )觀看時之突起15形狀。
圖5(d)所示者為從側面側的斜40度上方方向(DS40 )觀看時之突起形狀。
如上所述，突起15在垂直於主面22a的剖面中，包含底角為90度以上的部分。像這樣，設有底角為90度以上之突起15的發光面22b，其光取出效率會高於設有底角 為90度以下之突起13及14(參照圖2)的發光面22b的光取出效率。
設有突起15之發光面22b，其光取出效率為無突起發光面之光取出效率的1.45倍以上。又，設有底角β為90度以上且底角α為35度以上45度以下之突起15的發光面22b，相較於無突起發光面，其光取出效率提升1.5倍。
圖6(a)~圖6(c)為形成有厚度相異介電體膜之突起15，其剖面示意模型圖及SEM影像。各剖面圖所示者，為厚度相異之介電體膜覆蓋突起15之狀態模型。
圖6(a)為厚度50nm之介電體膜17d所覆蓋之突起15剖面。此情形下，介電體膜17d僅覆蓋突起15之先端。隨著介電體膜加厚，覆蓋突起15的側面15a、15b之面積便會擴大。
圖6(b)為厚度100nm之介電體膜17e所覆蓋之突起15剖面。介電體膜係形成為覆蓋底角小於90度之側面15a全體。另一方面，底角大於90度的側面15b上，僅表面一部分有覆蓋介電體膜17e。
圖6(c)為厚度400nm之介電體膜17f所覆蓋之突起15剖面。介電體膜17f覆蓋側面15a及15b全體。
為了提高半導體發光元件100與將其密封之樹脂之間的黏著力，並抑制剝落，例如可如圖6(a)所示，至少將突起15先端以介電體膜覆蓋。更理想為如圖6(b)之示，將底角為90度以下之側面全體以介電體膜17e覆蓋。
又可圖6(c)所示，形成覆蓋突起15側面全體的介電體膜。另一方面，若介電體膜過厚，則因介電體膜的應力，使得n型電流擴散層22與介電體膜之間容易發生剝離。是故介電體膜的厚度在500nm以下為理想。也就是說覆蓋突起15的介電體膜，其理想厚度為50~500nm。此處所謂「介電體膜的厚度」，係指垂直於突起15側面方向的介電體膜最大厚度。
接著參照圖7~圖10，說明使用半導體發光元件100之發光裝置的高溫高濕測試結果。發光裝置(未圖示)包含被引線框61打線接合之半導體發光元件100。半導體發光元件100藉由樹脂63而與外界隔絕。
圖7(a)所示者為半導體發光元件100被樹脂密封的剖面SEM影像。樹脂63為環氧樹脂。環氧樹脂的折射率為1.55~1.61，介於突起15(n型電流擴散層22)的折射率N1 (>3.0)與介電體膜的折射率N2 (SiO2 ：1.42)之間，且滿足下式。
N1 >N2 ，且N2 <N3 ………(1)
此處N3 係為樹脂的折射率。藉此，可抑制因樹脂密封而導致光取出效率降低。舉例來說，樹脂密封後之光輸出降低可獲2~3%的抑制。
又，樹脂63例如可使用矽氧樹脂。矽氧樹脂的折射率為1.43。若使用折射率1.80的SiN膜作為介電體膜，則滿足下式。
N1 >N2 >N3 ………(2)
藉此，可進一步抑制因樹脂密封後而導致光輸出降低。
圖7(b)~(d)所示者為經高溫高濕測試後的部分剖面SEM影像。圖7(b)為圖7(a)中所示A部分的SEM影像。圖7(c)為B部分的SEM影像，及圖7(d)為C部分的SEM影像。
高溫高濕測試中，係以溫度85℃、濕度85%之環境條件，及驅動電流85mA之條件，令半導體發光元件100連續動作。圖7(b)~圖7(d)所示者為經過1500小時後之剖面。每一SEM影像中，n型電流擴散層22與樹脂63皆密合。
圖8為高溫高濕測試下之半導體發光元件100的光輸出變動示意圖表。縱軸為半導體發光元件100所放射光束之變動率，橫軸為歷時時間。
圖8(a)所示者為驅動電流2.5mA下之光束變動率，圖8(b)所示者為驅動電流50mA下之光束變動率。兩者的光束變動皆在±10%以下，表示半導體發光元件100動作穩定。
相較於此，圖9及圖10所示者為使用比較例之半導體發光元件時的高溫高濕測試結果。比較例之半導體發光元件並未設置覆蓋突起的介電體膜。
圖9(a)~圖9(c)分別為對應圖7(a)所示A~C部分之SEM影像。在各個SEM影像中，可知樹脂63從n型電流擴散層22剝離，並形成了空隙65。
圖10為高溫高濕測試結果之示意圖表。圖10(a)所示者為驅動電流2.5mA下之光束變動率，圖10(b)所示者為驅動電流50mA下之光束變動率。兩者在500小時至1500小時的區間內，光輸出皆大幅降低。又，驅動電流2.5mA下的光束變動，與驅動電流50mA下的光束變動相同。這表示光束減弱並非半導體發光元件的劣化，而是樹脂剝離所導致的劣化。
像這樣，本實施形態中，半導體發光元件的發光面上所形成的突起表面上，係設置介電體膜。藉此，可提高半導體發光元件與將其封裝之樹脂之間的黏著力，提升半導體發光元件的可靠度。
[第2實施形態]
圖11為第2實施形態之半導體發光元件200，其晶片面之示意模型圖。半導體發光元件200上設有電極60與細線電極(narrow wire electrode)71。電極60係直接設在n型電流擴散層22上，細線電極71沿著n型電流擴散層22的主面22a(第2主面)而延伸存在。
電極60例如為銲墊電極，藉由將半導體發光元件200連接至外部電路的金屬線(未圖示)而打線接合。細線電極71之配置，係將介由電極60而流通之驅動電流，擴散至n型電流擴散層22的發光面(第1區域22b)。圖11所示的晶片面中，第1區域22b為除了電極60及細線電極71以外之區域，設有前述之複數突起。
圖12及圖13為半導體發光元件200及其變形例之半導體發光元件210~240的構造示例部分模型剖面圖。除各圖所示之部分外，其餘構造與圖1所示之半導體發光元件100共通。
圖12(a)為半導體發光元件200之部分剖面示意模型圖。本實施形態中，電極60與n型電流擴散層22之間並未設置n型接觸層29。另一方面，細線電極71與n型電流擴散層22之間設置n型接觸層29。藉此，可減低細線電極71的接觸電阻，使電流擴散至發光面全體。電極60的接觸電阻較細線電極71的接觸電阻來得高。藉此，可抑制電極60正下方所流過的電流，減少無效電流。其結果，可提升半導體發光元件200的發光效率。
圖12(a)所示的半導體發光元件200中，介電體膜17係覆蓋n型電流擴散層22的第1區域22b與細線電極71。
圖12(b)所示的半導體發光元件210中，介電體膜17覆蓋的部分除第1區域22b與細線電極71外，還包含晶片側面(至少有第2半導體層20的側面)部分17h。晶片側面為第2主面及與第2主面鄰接的面。
圖12(c)所示的半導體發光元件220中，其覆蓋第1區域22b，而未設置於細線電極71上。舉例來說，若採用之製程為先形成介電體膜17後，再形成細線電極71，便會得到這種構造。
圖12(a)~圖12(c)所示構造的共通點，在於沿電 極60外周之部分22d並未形成介電體膜17。設於此部分22d之突起，雖未形成介電體膜，但因此部分22d佔晶片面的面積比例極小，不會影響樹脂的黏著力。
如上所述，介電體膜17之設置，係至少覆蓋第1區域22b。又，介電體膜17理想是具有覆蓋細線電極71及晶片側面的部分。藉此，可進一步提高半導體發光元件200及210與樹脂之間的黏著力。
圖13(a)所示的半導體發光元件230中，介電體膜17覆蓋的部分除第1區域22b與細線電極71外，還包含電極60的外周部分17k。介電體膜17覆蓋電極60外周的高低差，提高電極60與樹脂之間的黏著力。藉此，可抑制樹脂剝離，防止電極60的劣化及金屬線的剝離。
圖13(b)所示的半導體發光元件240中，介電體膜17覆蓋的部分除第1區域22b、細線電極71及電極60的外周外，還包含晶片側面(至少有第2半導體層20的側面)部分17h。
圖13(a)及圖13(b)所示的構造中，介電體膜17係覆蓋電極的側面。因此，例如對於包含金屬層積構造之電極，可抑制水份入侵而導致金屬腐蝕(例如，Mo溶解)。
圖13(a)及圖13(b)所示之構造，例如當電極60面積較大，即使形成覆蓋外周的介電體膜17，亦可確保金屬線的打線區域在中央時，效果較佳。相較於此，圖12(a)~圖12(c)所示之構造，係當電極60之外周形成介電 體膜17後，便無法確保足夠之打線區域面積時，較為適用。
[第3實施形態]
圖14為第3實施形態之半導體發光裝置300之示意模型剖面圖。第1半導體層10及第2半導體層20之構成，與圖1所示之半導體發光元件100相同。第3半導體層30不包含p型GaP層35，p型成分漸變層34直接與p型接觸層36鄰接。第2半導體層20的第2主面22a上，設置第1區域22b與第2區域22c。第1區域22b上設有複數突起，第2區域22c上介著n型接觸層29設有電極60。
另一方面，反射層50包含ITO53與銀銦合金(AgIn)。AgIn在可視光區域的反射率比Au還高，可較半導體發光元件100更提升光輸出。反射層50與發光體70之間，設置電流阻障層51。
反射層50更包含Ti83/Pt84/Ti85之層積構造(multi-layer)，與Au55。Ti/Pt/Ti之層積構造，其作用為AgIn81與Au55之間的阻障層，抑制相互擴散。也就是說，Pt84係抑制Ag、In及Au的相互擴散。Ti83係提高AgIn81與Pt84之間的黏著力，Ti85係提高Pt84與Au55之間的黏著力。Au55之作用為接合層，連接支撐體40與發光體70。
支撐體40包含p型矽基板45、金屬接合層41、及背 面電極46。金屬接合層41設置於p型矽基板45的發光體70側之主面45a上，包含In88/Au89/Ti42/Pt43/Ti44之層積構造(multi-layer)。
In88連接Au55與Au89之間。In88所含的銦，會擴散至Au55及Au89雙方，形成液相擴散接合。In的熔點為200℃以下的低溫，例如比未介入In88時之Au-Au熱壓接合更為低溫，可將支撐體40與發光體70接合。又，AuIn會成為液相而吸收反射層50的高低差，故可形成無縫隙的接合界面。
Ti42係提高Au89與Pt43之間的黏著力。Pt43係抑制Au往p型矽基板45方向擴散。
本實施形態中，同樣於第1區域22b形成介電體膜，可提高半導體發光元件300與樹脂之間的黏著力。介電體膜只要至少設於第1區域22b的突起先端即可，理想是設置成覆蓋突起的側面全體。
第1實施形態~第3實施形態中，係以第1半導體層10、第2半導體層20及第3半導體層30各自包含Inx (Aly Ga1-y )1-x P(0≦x≦1、0≦y≦1)為例進行說明，但並不在此限。舉例來說，亦可包含Alx Ga1-x As(0≦x≦1)及Inx Ga1-x Asy P1-y (0≦x≦1、0≦y≦1)的任一者。又，在包含Inx Aly Ga1-x-y N(0≦x≦1、0≦y≦1、x+y≦1)所代表之化合物成分時，同樣可予適用。
本發明已說明數個實施形態，但這些實施形態係用於舉例而揭示者，並非意圖限定發明之範圍。該些新穎之實 施形態，可以其他各式各樣的形態加以實施，只要不脫離發明宗旨之範圍，皆可進行種種省略、置換、變更。該些實施形態或其變形例，係包含於發明之範圍及宗旨中，同時亦包含於申請專利範圍所記載之發明及其均等之範圍內。
10‧‧‧第1半導體層
13、14、15‧‧‧突起
15a、15b‧‧‧突起之側面
17、17a~17k‧‧‧介電體膜
20‧‧‧第2半導體層
21‧‧‧n型包覆層
21a‧‧‧第1主面
22‧‧‧n型電流擴散層
22a‧‧‧第2主面
22b‧‧‧第1區域
22c‧‧‧第2區域
22d‧‧‧電極周邊部分
25‧‧‧GaAs基板
25a‧‧‧成長面
29‧‧‧n型接觸層
30‧‧‧第3半導體層
31‧‧‧p型包覆層
33‧‧‧p型中間層
34‧‧‧p型成分漸變層
35‧‧‧p型GaP層
36‧‧‧p型接觸層
40‧‧‧支撐體
41‧‧‧金屬接合層
45‧‧‧p型矽基板
45a‧‧‧主面
45b‧‧‧主面
46‧‧‧背面電極
50‧‧‧反射層
51‧‧‧電流阻障層
58、65‧‧‧空隙
60‧‧‧電極
61‧‧‧引線框
63‧‧‧樹脂
71‧‧‧細線電極
α、β‧‧‧底角
100、200、210~240、300‧‧‧半導體發光元件
圖1為第1實施形態之半導體發光元件的示意模型剖面圖。
圖2(a)~圖2(e)為半導體層表面所設之突起的部分示意模型剖面圖。
圖3(a)~圖3(c)為第1實施形態之半導體發光元件，其製造過程之示意模型剖面圖。
圖4(a)為半導體層表面之突起(convex)，其形狀之示意模型立體圖；圖4(b)為形成有突起的半導體層之部分剖面圖。
圖5(a)~圖5(d)為設於半導體層表面之突起的SEM影像(Scanning Electron Microscope image，掃描式電子顯微鏡影像)。
圖6(a)~圖6(c)為形成有厚度相異介電體膜之突起，其剖面示意SEM影像。
圖7(a)為第1實施形態之半導體發光元件，其樹脂密封之剖面示意SEM影像；圖7(b)~圖7(d)為經高溫高濕測試(Temperature & Humid Operation)後，部分 剖面之示意SEM影像。
圖8(a)及圖8(b)為第1實施形態之半導體發光元件，其高溫高濕測試結果之示意圖表；圖8(a)為驅動電流2.5mA條件下之光束變動率，圖8(b)為驅動電流50mA條件下之光束變動率。
圖9(a)~圖9(c)為比較例之半導體發光元件經高溫高濕測試後，部分剖面之示意SEM影像。
圖10(a)及圖10(b)為比較例之半導體發光元件，其高溫高濕測試結果之示意圖表；圖10(a)為驅動電流2.5mA條件下之光束變動率，圖10(b)為驅動電流50mA條件下之光束變動率。
圖11為第2實施形態之半導體元件，其晶片面之示意模型圖。
圖12(a)~圖12(c)為第2實施形態之半導體發光元件的構造示例部分模型剖面圖。
圖13(a)及圖13(b)為第2實施形態之另一半導體發光元件構造示例部分模型剖面圖。
圖14為第3實施形態之半導體發光裝置之示意模型剖面圖。
13、14、15‧‧‧突起
17a~17e‧‧‧介電體膜
22‧‧‧n型電流擴散層

Claims (19)

  1. 一種半導體發光元件，其特徵為具備：第1半導體層，可放射光；及第2半導體層，係具有與前述第1半導體層彼此相向之第1主面，和與前述第1主面相反側之第2主面，該第2半導體層於前述第2主面，具有設置複數突起的第1區域，和未設置前述突起的第2區域；及介電體膜，設於前述突起之至少先端部分；及電極，設於前述第2區域的上方；在垂直於前述第2主面的剖面中，前述突起的其中一方之底角係在90度以上，另一方之底角為銳角。
  2. 如申請專利範圍第1項所述的半導體發光元件，其中，在垂直於前述第2主面的剖面中，前述突起的另一方之底角係在35度以上、45度以下。
  3. 如申請專利範圍第1項所述的半導體發光元件，其中，前述介電體膜，至少設於前述突起中90度以下的另一方底角側之側面。
  4. 如申請專利範圍第1項所述的半導體發光元件，其中，前述介電體膜設於前述突起之全體。
  5. 如申請專利範圍第1項所述的半導體發光元件，其中，前述介電體膜包含二氧化矽、氮化矽及氮氧化矽的任一者。
  6. 如申請專利範圍第1項所述的半導體發光元件，其中，前述介電體膜包含二氧化矽膜、氮化矽膜及氮氧化 矽膜當中所選擇的至少2種膜。
  7. 如申請專利範圍第1項所述的半導體發光元件，其中，更具備覆蓋前述突起與前述介電體膜的樹脂，前述第2半導體層的折射率N1 、前述介電體膜的折射率N2 、及前述樹脂的折射率N3 ，係滿足N1 >N2 >N3 。
  8. 如申請專利範圍第1項所述的半導體發光元件，其中，更具備覆蓋前述突起與前述介電體膜的樹脂，前述第2半導體層的折射率N1 、前述介電體膜的折射率N2 、及前述樹脂的折射率N3 ，係滿足N1 >N2 ，且N2 <N3 。
  9. 如申請專利範圍第1項所述的半導體發光元件，其中，前述介電體膜膜厚之最大值，係為50~500nm。
  10. 如申請專利範圍第1項所述的半導體發光元件，其中，更具備第3半導體層，其係介著前述第1半導體層與前述第2半導體層相對，與前述第2半導體層之導電型相異，前述第1半導體層、前述第2半導體層及前述第3半導體層，分別包含具有Inx (Aly Ga1-y )1-x P(0≦x≦1、0≦y≦1)，Alx Ga1-x As(0≦x≦1)，以及Inx Ga1-x Asy P1-y (0≦x≦1、0≦y≦1)所表示之化合物成分。
  11. 如申請專利範圍第10項所述的半導體發光元 件，其中，前述第2主面的結晶成長面，自(100)面起算，晶格方向之傾斜係在10度以上、20度以下的範圍內。
  12. 如申請專利範圍第11項所述的半導體發光元件，其中，前述第2主面的結晶成長面，自(100)面朝向(111)III族面或(111)V族面之方向傾斜。
  13. 如申請專利範圍第1項所述的半導體發光元件，其中，前述介電體膜覆蓋前述電極之外周。
  14. 如申請專利範圍第1項所述的半導體發光元件，其中，前述第2半導體層具有與前述第1主面及前述第2主面鄰接之側面，前述介電體膜覆蓋前述側面的至少一部分。
  15. 如申請專利範圍第13項所述的半導體發光元件，其中，更具備細線電極，其係從前述電極沿前述第2主面而延伸存在，前述介電體膜覆蓋前述細線電極。
  16. 如申請專利範圍第1項所述的半導體發光元件，其中，更具備細線電極，其係從前述電極沿前述第2主面而延伸存在，前述介電體膜覆蓋前述細線電極。
  17. 如申請專利範圍第1項所述的半導體發光元件，其中，更具備第3半導體層，其係介著前述第1半導體層與前述第2半導體層相對，與前述第2半導體層之導電型相異， 前述第1半導體層、前述第2半導體層及前述第3半導體層，分別包含具有Inx Aly Ga1-x-y N(0≦x≦1、0≦y≦1、x+y≦1)所表示之化合物成分。
  18. 如申請專利範圍第1項所述的半導體發光元件，其中，更具備：第3半導體層，其係介著前述第1半導體層與前述第2半導體層相對，與前述第2半導體層之導電型相異；及支撐體，其係設於前述第3半導體層上與前述第1半導體層相反之側，且支撐前述第1半導體層、前述第2半導體層、前述第3半導體層；及反射層，其係設於前述第3半導體層與前述支撐體之間，將前述第1半導體層所放射之光，往前述第2半導體層之方向反射。
  19. 如申請專利範圍第18項所述的半導體發光元件，其中，在前述電極的下方，於前述第3半導體層與前述反射層之間選擇性地設有電流阻障層。
TW101107489A 2011-11-23 2012-03-06 半導體發光元件 TWI458122B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201161563081P 2011-11-23 2011-11-23

Publications (2)

Publication Number Publication Date
TW201322482A TW201322482A (zh) 2013-06-01
TWI458122B true TWI458122B (zh) 2014-10-21

Family

ID=48425958

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101107489A TWI458122B (zh) 2011-11-23 2012-03-06 半導體發光元件

Country Status (4)

Country Link
US (2) US9224916B2 (zh)
JP (1) JP5501419B2 (zh)
CN (1) CN103137813B (zh)
TW (1) TWI458122B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10050178B2 (en) 2013-11-28 2018-08-14 Epistar Corporation Light-emitting device and manufacturing method thereof
US10790412B2 (en) 2015-04-20 2020-09-29 Epistar Corporation Light-emitting device and manufacturing method thereof

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9293656B2 (en) * 2012-11-02 2016-03-22 Epistar Corporation Light emitting device
US8716723B2 (en) * 2008-08-18 2014-05-06 Tsmc Solid State Lighting Ltd. Reflective layer between light-emitting diodes
CN102903817B (zh) * 2012-10-31 2015-04-22 安徽三安光电有限公司 具有反射电极的发光装置
US20160049897A1 (en) * 2013-03-08 2016-02-18 Japan Science And Technology Agency Thermal emission source
JP6136717B2 (ja) * 2013-07-31 2017-05-31 日亜化学工業株式会社 発光素子、発光装置及び発光素子の製造方法
TWI633680B (zh) * 2013-11-28 2018-08-21 晶元光電股份有限公司 發光元件及其製造方法
JP6563703B2 (ja) * 2015-06-18 2019-08-21 アルパッド株式会社 半導体発光装置
DE102016006295A1 (de) * 2016-05-27 2017-11-30 Azur Space Solar Power Gmbh Leuchtdiode
JP2021196583A (ja) * 2020-06-18 2021-12-27 株式会社ジャパンディスプレイ 表示装置
JP7197646B1 (ja) 2021-07-28 2022-12-27 聯嘉光電股▲ふん▼有限公司 電気的検出位置を有する垂直型発光ダイオードチップパッケージ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5701025A (en) * 1994-04-21 1997-12-23 Nec Corporation Semiconductor integrated circuit device and fabrication method therefor
US20110024781A1 (en) * 2009-07-30 2011-02-03 Hitachi Cable, Ltd. Light emitting device

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0059304B1 (en) * 1978-07-18 1985-10-23 Nippon Telegraph And Telephone Corporation A method of manufacturing a curved diffraction grating structure
JP3146874B2 (ja) * 1994-09-13 2001-03-19 三菱化学株式会社 発光ダイオード
US6900467B2 (en) 2001-05-21 2005-05-31 Stanley Electric Co., Ltd. Semiconductor light emitting device having quantum well layer sandwiched between carrier confinement layers
JP2004146498A (ja) * 2002-10-23 2004-05-20 Stanley Electric Co Ltd 半導体発光装置
TW564584B (en) * 2001-06-25 2003-12-01 Toshiba Corp Semiconductor light emitting device
JP4092658B2 (ja) * 2004-04-27 2008-05-28 信越半導体株式会社 発光素子の製造方法
US7476910B2 (en) * 2004-09-10 2009-01-13 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing the same
CN101218687B (zh) * 2005-07-05 2012-07-04 昭和电工株式会社 发光二极管及其制造方法
JP2008021845A (ja) 2006-07-13 2008-01-31 Sony Corp 半導体発光装置及びその製造方法
CN100568555C (zh) * 2006-09-05 2009-12-09 武汉迪源光电科技有限公司 粗化电极用于高亮度正装led芯片和垂直led芯片
JP4835377B2 (ja) 2006-10-20 2011-12-14 日立電線株式会社 半導体発光素子
TWI364855B (en) * 2007-12-04 2012-05-21 Young Lighting Technology Corp Light-emitting device
DE102007059732B4 (de) * 2007-12-12 2020-11-12 Pictiva Displays International Limited Lichtemittierende Vorrichtung
JP2009206265A (ja) 2008-02-27 2009-09-10 Hitachi Cable Ltd 半導体発光素子及び半導体発光素子の製造方法
JP5245529B2 (ja) * 2008-05-15 2013-07-24 日立電線株式会社 半導体発光素子及び半導体発光素子の製造方法
JP2010067903A (ja) 2008-09-12 2010-03-25 Toshiba Corp 発光素子
JP2010114337A (ja) * 2008-11-10 2010-05-20 Hitachi Cable Ltd 発光素子
JP5056799B2 (ja) * 2009-06-24 2012-10-24 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
TW201118946A (en) * 2009-11-24 2011-06-01 Chun-Yen Chang Method for manufacturing free-standing substrate and free-standing light-emitting device
KR100999779B1 (ko) * 2010-02-01 2010-12-08 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법 및 발광소자 패키지
TWI513040B (zh) * 2010-02-09 2015-12-11 Epistar Corp 光電元件及其製造方法
JP2011198992A (ja) * 2010-03-19 2011-10-06 Hitachi Cable Ltd 半導体発光素子
JP5421164B2 (ja) * 2010-03-23 2014-02-19 スタンレー電気株式会社 光半導体装置及びその製造方法
KR101028277B1 (ko) * 2010-05-25 2011-04-11 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 라이트 유닛
JP2011249510A (ja) 2010-05-26 2011-12-08 Toshiba Corp 発光素子
JP2012028547A (ja) 2010-07-23 2012-02-09 Toshiba Corp 半導体素子およびその製造方法
JP5087672B2 (ja) 2010-12-13 2012-12-05 株式会社東芝 半導体発光素子
JP5727271B2 (ja) * 2011-03-24 2015-06-03 スタンレー電気株式会社 半導体発光素子
US20130168826A1 (en) * 2011-09-30 2013-07-04 Sionyx, Inc. Laser system with polarized oblique incidence angle and associated methods
JP5661660B2 (ja) * 2012-02-07 2015-01-28 株式会社東芝 半導体発光素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5701025A (en) * 1994-04-21 1997-12-23 Nec Corporation Semiconductor integrated circuit device and fabrication method therefor
US20110024781A1 (en) * 2009-07-30 2011-02-03 Hitachi Cable, Ltd. Light emitting device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10050178B2 (en) 2013-11-28 2018-08-14 Epistar Corporation Light-emitting device and manufacturing method thereof
US10230019B2 (en) 2013-11-28 2019-03-12 Epistar Corporation Light-emitting device and manufacturing method thereof
US10553761B2 (en) 2013-11-28 2020-02-04 Epistar Corporation Light-emitting device and manufacturing method thereof
US10790412B2 (en) 2015-04-20 2020-09-29 Epistar Corporation Light-emitting device and manufacturing method thereof

Also Published As

Publication number Publication date
CN103137813B (zh) 2016-11-23
TW201322482A (zh) 2013-06-01
US20130126919A1 (en) 2013-05-23
JP5501419B2 (ja) 2014-05-21
CN103137813A (zh) 2013-06-05
US20160056335A1 (en) 2016-02-25
US9224916B2 (en) 2015-12-29
JP2013110384A (ja) 2013-06-06

Similar Documents

Publication Publication Date Title
TWI458122B (zh) 半導體發光元件
US10553761B2 (en) Light-emitting device and manufacturing method thereof
JP4602079B2 (ja) バリア層を含む発光ダイオードおよびその製造方法
JP2007335793A (ja) 半導体発光素子及びその製造方法
US10910536B2 (en) Light emitting element
US8878214B2 (en) Semiconductor light emitting device
JP5661660B2 (ja) 半導体発光素子
US20100219437A1 (en) Nitride semiconductor light emitting diode
JP2007103689A (ja) 半導体発光装置
TWI602323B (zh) 發光元件
JP2006120913A (ja) 半導体発光素子
JP2006108161A (ja) 半導体発光素子
TW201637240A (zh) 半導體發光元件及其製造方法
JP5075786B2 (ja) 発光装置及びその製造方法
JP2018107283A (ja) 発光素子
JP2005302803A (ja) 窒化物半導体発光素子およびその製造方法
JP6136717B2 (ja) 発光素子、発光装置及び発光素子の製造方法
WO2005027232A1 (ja) ＧａＮ系発光ダイオード
JP2006269807A (ja) 半導体発光ダイオード
JPH10341038A (ja) 半導体発光素子
JP5592248B2 (ja) 窒化物半導体発光素子
JP2010199335A (ja) 半導体発光素子及び半導体発光装置
KR100621871B1 (ko) 플립칩 구조 ⅲ-질화물계 반도체 발광소자
JPH11121810A (ja) 半導体発光装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent