JPH11121810A - 半導体発光装置 - Google Patents

半導体発光装置

Info

Publication number
JPH11121810A
JPH11121810A JP9283318A JP28331897A JPH11121810A JP H11121810 A JPH11121810 A JP H11121810A JP 9283318 A JP9283318 A JP 9283318A JP 28331897 A JP28331897 A JP 28331897A JP H11121810 A JPH11121810 A JP H11121810A
Authority
JP
Japan
Prior art keywords
light emitting
paste
light
emitting element
mounting surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9283318A
Other languages
English (en)
Inventor
Kenichi Koya
賢一 小屋
Tomio Inoue
登美男 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP9283318A priority Critical patent/JPH11121810A/ja
Publication of JPH11121810A publication Critical patent/JPH11121810A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

(57)【要約】 【課題】 たとえばＡｇを混入した導電性のペーストに
よって発光素子を固定するアセンブリーであっても、光
取り出し面以外からの発光を効率良く回収して外部量子
効率を向上させる。 【解決手段】 ｐ−ｎ接合の半導体層を透明の結晶基板
の上に積層した発光素子を接着用のペーストによりリー
ドフレームまたはプリント基板の素子搭載面に接着する
に際し、結晶基板とリードフレームまたはプリント基板
の素子搭載面との間を、少なくとも２以上のスポット的
なペーストの塗布領域によって接着し、ペーストを導電
性とする場合にＡｇを混入したものを使用しても、ペー
ストの塗布範囲を小さくしたことによりＡｇペーストに
よる光の吸収度を抑え、素子搭載面側からの反射光を光
取り出し面側へ効率よく回収する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体膜層を積層
成長させる結晶基板を透明としたＬＥＤチップを発光素
子として備える発光装置に係り、特に発光装置をリード
フレームやプリント基板に接着するペーストの塗布範囲
を最適化することによって外部量子効率を向上させるよ
うにした発光装置に関する。
【０００２】
【従来の技術】半導体薄膜層を結晶基板の上に成長させ
て可視光発光デバイスとした発光素子には、たとえばＩ
ｎＧａＮ等の窒化ガリウム系化合物半導体や、ＧａＰや
ＧａＡｌＡｓ等を利用した半導体が一般に利用されてい
る。とくに、窒化ガリウム系化合物半導体は、近来では
青色，緑色発光ダイオードの分野での展開が急速に進ん
でいる。
【０００３】たとえば、窒化ガリウム系化合物の半導体
では、その表面において半導体膜を成長させるための結
晶基板として、一般的には絶縁性のサファイアが利用さ
れる。
【０００４】窒化ガリウム系化合物の半導体では結晶基
板の上にｎ型及びｐ型層を順に積層した後に、ｐ型層の
一部をエッチングによって除去してこの部分にｎ側電極
を形成するので、ｐ側及びｎ側の電極が何れも同一面方
向に位置することになる。これに対して、窒化ガリウム
系以外のたとえばＧａＰやＧａＡｓ等の半導体基板を利
用する発光素子では、たとえば下層をｎ型層及び上層を
ｐ型層としてｐ−ｎ接合してこれらのｎ型層及びｐ型層
のそれぞれにｎ側電極及びｐ側電極を設けることができ
るので、結晶基板は導電性のものが利用できる。
【０００５】サファイア基板上にｐ−ｎ接合を持つ窒化
ガリウム系化合物の半導体を積層した発光チップをリー
ドフレームに搭載した発光装置として、たとえば特開平
７−８６６４０号公報に記載されたものがある。
【０００６】これは、ｎ側及びｐ側のそれぞれの電極を
サファイア基板と対向する一面に接合した発光チップを
リードフレームに搭載するに際して、絶縁性であって透
明の接着剤によってリードフレームに接着する構成とし
たものである。このような構成であれば、接着剤が絶縁
性であることから、これが発光チップの側面に回り込ん
でｐ−ｎ接合界面に達しても電極間またはｐ−ｎ接合間
の短絡が防止できる。
【０００７】そして、サファイア基板は透明なので、ｐ
−ｎ接合域の発光層からの光はサファイア基板から透明
の接着剤の層を抜けてリードフレームにも到達する。し
たがって、リードフレームを鏡面状としておけば、接着
剤層からの発光を受けてこれを本来の発光面側に反射さ
せることができ、これによって発光輝度を上げることが
できるとされている。
【０００８】これに対し、たとえば一般のＬＥＤのよう
に下層をｎ型層及び上層をｐ型層とするものでは、ｐ型
層にはワイヤボンディングを施してｎ型層はリードフレ
ームと導通させるので、ｎ型層を積層する結晶基板及び
これをリードフレームに接着する接着剤としては導電性
のものに限られる。そして、導電性を持つ接着剤として
は、たとえば透明のエポキシ樹脂を主剤としこれにフィ
ラーとしてＡｇを混入したものが好適に利用できること
が既に知られていて、混入したＡｇによって十分な導電
性が得られる。
【０００９】
【発明が解決しようとする課題】発光素子をたとえばリ
ードフレームに搭載してペーストで接着するアセンブリ
ーでは、発光素子の少なくとも底面の全体をペーストの
塗布面としたり、底面だけでなく発光素子の周面にかけ
てもペーストが塗布される。後者のようなペーストの塗
布分布は、従来例で挙げた特開平７−８６６４０号公報
の図面に記載されているところである。
【００１０】ところが、接着剤にＡｇを含ませたＡｇペ
ーストでは、Ａｇ自身は外部からの入射光に対して光を
反射させるのに対し、Ａｇを混入したペースト状の接着
剤では光が封じ込められやすく、むしろ入射光を吸収し
てしまうように作用する。したがって、先の公報に記載
のように絶縁性であって光を吸収する因子がない透明の
接着剤を使用する場合に比べると、導電性の接着剤とし
てＡｇペーストを用いると、発光チップからの全体の発
光輝度が劣ることになる。
【００１１】このように、発光素子をリードフレームや
プリント基板に固定するための接着剤を導電性としなけ
ればならない場合に、この導電性を持たせるための手段
としてＡｇを含むペーストを接着剤とするものでは、光
取り出し面以外への発光を反射させて効率良く回収する
ことができない。
【００１２】本発明において解決すべき課題は、たとえ
ばＡｇを混入した導電性のペーストによって発光素子を
固定するアセンブリーであっても光取り出し面以外から
の発光を効率良く回収して外部量子効率を向上させるこ
とにある。
【００１３】
【課題を解決するための手段】本発明は、ｐ−ｎ接合の
半導体層を透明の結晶基板の上に積層した発光素子と、
この発光素子を搭載して接着用のペーストにより固定す
るリードフレームもしくはプリント基板とを備える半導
体発光装置であって、結晶基板とリードフレームもしく
はプリント基板の素子搭載面との間を、少なくとも２以
上のスポット的なペーストの塗布領域によって接着して
なることを特徴とする。
【００１４】このような構成であれば、ペーストを導電
性とする場合にＡｇを混入したものを使用しても、発光
素子の底面全体がペーストで被覆されていないので、Ａ
ｇペーストによる光の吸収度が小さくなり、リードフレ
ームもしくはプリント基板の素子搭載面側への発光を光
取り出し面側へ反射して回収することができる。
【００１５】
【発明の実施の形態】請求項１に記載の発明は、ｐ−ｎ
接合の半導体層を透明の結晶基板の上に積層した発光素
子と、この発光素子を搭載して接着用のペーストにより
固定するリードフレームもしくはプリント基板とを備え
る半導体発光装置であって、結晶基板とリードフレーム
またはプリント基板の素子搭載面との間を、少なくとも
２以上のスポット的なペーストの塗布領域によって接着
してなるものであり、ペーストを導電性とする場合にＡ
ｇを混入したものを使用しても、発光素子の底面全体が
ペーストで被覆されていないので、Ａｇペーストによる
光の吸収度を小さく抑えるという作用を有する。
【００１６】請求項２に記載の発明は、結晶基板に対す
るペーストの塗布面積の合計を、結晶基板の底面積に対
して１０％以上〜９０％未満としてなるものであり、ペ
ーストの塗布面積を特定することによって、結晶基板の
素子搭載面への安定固定及びＡｇペースト等を用いたと
きの光の吸収度の抑制の両面を最適化するという作用を
有する。
【００１７】請求項３に記載の発明は、発光素子の平面
形状を矩形状とし、ペーストのスポット塗布領域を発光
素子の平面形状の対角線方向のコーナ部分に対応させて
なるものであり、発光素子の安定固定を図るとともに、
窒化ガリウム系化合物の半導体薄膜による発光素子とし
た場合には光取り出し面側に形成されるｐ側及びｎ側の
電極を対角線上のコーナ部分に配置してこれにペースト
の塗布領域を対応させることで、結晶基板から素子搭載
面に抜ける発光の反射光の回収効率を上げることができ
るという作用を有する。
【００１８】請求項４に記載の発明は、結晶基板の底面
と素子搭載面との間に、ペーストのスポット塗布層の厚
さに対応した空隙を持たせ、この空隙の全体または一部
を、発光素子の周囲を被覆する樹脂によって一体に封止
してなるものであり、透明接着剤で接着して光取出し効
率を向上させるという効果を封止樹脂が流入することで
同様に得られるという作用を有する。
【００１９】請求項５に記載の発明は、リードフレーム
もしくはプリント基板の素子搭載面に、ペーストの塗布
層に係合してその位置ずれの規制及び流出を防止するた
めの拘束用の凹部または凸部を形成してなるものであ
り、ペーストの剥離防止及び発光素子の安定保持を可能
とするという作用を有する。
【００２０】請求項６に記載の発明は、請求項５の半導
体発光装置において、凹部または凸部は、素子搭載面に
点在させた複数の点状に配列されてなるものであり、ペ
ーストの塗布領域に誤差を生じても点状に配列された凹
部または凸部に必ず係合させることができるという作用
を有する。
【００２１】請求項７に記載の発明は、請求項５の半導
体発光装置において、凹部または凸部は、素子搭載面に
直線または環状の条として形成されてなるものであり、
ペーストの塗布領域に誤差を生じても直線または環状の
条として形成された凹部または凸部に必ず係合させるこ
とができるという作用を有する。
【００２２】以下に、本発明の実施の形態の具体例を図
面を参照しながら説明する。図１は本発明の一実施の形
態におけるＧａＰやＧａＡｌＡｓ等によって形成される
ＬＥＤチップを発光素子として備えたＬＥＤランプの例
であって、同図の（ａ）は要部の縦断面図、同図の
（ｂ）はＬＥＤチップ部分の拡大図である。
【００２３】図において、リードフレーム１の上に発光
素子２が搭載され、この発光素子２のｐ型層２ａにはワ
イヤ１ａがワイヤボンディングによって接続され、この
ワイヤ１ａを含めて透明のエポキシ樹脂３によりコーテ
ィングされている。
【００２４】発光素子２はｐ型層２ａの下側にｎ型層２
ｂをｐ−ｎ接合し、ｐ型層２ａの上面のｐ電極２ａ−１
にワイヤ１ａがボンディングされている。そして、ｎ型
層２ｂとリードフレーム１との間の導通は、発光素子２
をこのリードフレーム１に固定するための導電性のペー
スト４を介して行なわせる。
【００２５】ペースト４はエポキシ樹脂をその主剤とし
たものであり、この主剤に従来例と同様にＡｇを導電剤
フィラーとして混入したものが利用できる。また、この
Ａｇの導電剤に代えて、透明導電剤をフィラーとするこ
ともでき、たとえば液晶素子基板上に電極用の膜として
形成される透明導電膜に利用されるＩＴＯ（インジウム
・ティン・オキサイド）を用いることができる。このＩ
ＴＯは、電気抵抗が小さくて光透過率が高いという物性
を持つことが知られている。
【００２６】このようなエポキシ樹脂の主剤にフィラー
としてＡｇまたはＩＴＯの導電剤フィラーを混入するペ
ースト４の組成においては、発光素子２のリードフレー
ム１への固定という機能と、ｎ型層２ｂとリードフレー
ム１との間の電気的接続という機能がそれぞれ十分に保
たれた上で、しかも高い透光性の透明度を持つようにす
ることが必要である。したがって、これらの機能が保て
るように、ペースト４の組成を最適化することが好まし
い。
【００２７】ここで、従来構造では、発光素子２がリー
ドフレーム１の搭載面に載せられる部分の全体もしくは
周壁も含めてＡｇを混入したペーストを塗布するという
ものであった。そして、このようなペーストの塗布であ
れば、Ａｇペーストによる光の吸収が避けられないので
発光素子２の光取り出し面（図１においては発光素子２
の上面であってＰ電極２ａ−１を除く全範囲）以外から
の発光については、これを反射させて光取り出し面側か
ら回収する効率は低いというのが大きな問題であった。
【００２８】これに対し、本発明では、発光素子２の底
面や周面の全体ではなくてその一部分を少なくとも２点
でペースト４によって接着する構成とする。すなわち、
図示の例では、図２の概略平面図に示すように、平面形
状がほぼ正方形状の発光素子２に対して、対角線上にあ
る２か所のコーナ部分の２点がペースト４によってスポ
ット的に接着されている。このようなスポット的なペー
スト４による接着では、ペースト４が介在しない部分で
は発光素子２の底面とリードフレーム１の素子搭載面１
ｂとの間に微小な隙間ができることになる。
【００２９】ここで、これらの２点のペースト４は、リ
ードフレーム１の素子搭載面１ｂと発光素子２との間の
それぞれの接着面積を発光素子２に対する機械的な接着
強度が保たれること、及び発光素子２の発光層からの光
が下側及び側方に抜ける光に対する光路面積を必要以上
に狭めないことの両方の条件に照らして設定されたもの
とする。たとえば、発光素子２の平面形状の１辺の長さ
を３００μｍ程度とするときには、ペースト４がこの発
光素子２の底面に被さって接合面となる部分の面積は４
５００μｍ2 程度とすればよく、ペースト４が発光素子
２の底面積に対して占める割合は５０％程度とすること
が好適である。
【００３０】以上の構成において、ペースト４は導電性
を持たせるためにＡｇまたはＩＴＯを利用した透明導電
剤を混入しているので、ｎ型層２ｂとリードフレーム１
側と導通接続が維持される。そして、ペースト４は発光
素子２の底面の全体を覆わないでペースト４の塗布部分
以外は素子搭載面１ｂ側に向けて曝されているので、ｎ
型層２ｂから素子搭載面１ｂ側に漏れる光に対するペー
スト４の干渉域が従来構造に比べて格段に小さくなる。
【００３１】一方、ｐ型層２ａとｎ型層２ｂとの接合域
の発光層からの光は、図１の（ｂ）に示すように、ｐ型
層２ａの上端の光取り出し面から放出される発光だけで
なく、ｎ型層２ｂからリードフレーム１の素子搭載面１
ｂ側に向かう発光も含まれる。
【００３２】そして、この素子搭載面１ｂ側に向かう発
光の光に対してペースト４が干渉する面積は先に述べた
ように従来例に比べて狭い。
【００３３】したがって、導電剤としてＡｇを含むペー
スト４であっても、このＡｇによる光の吸収度は小さく
抑えられることになり、素子搭載面１ｂをメッキによっ
て鏡面処理しておけば図１の（ｂ）に示すように素子搭
載面１ｂに達して反射した反射光は減衰することなく発
光素子２を抜けてその上端の光取り出し面から放出され
る。なお、素子搭載面１ｂからの反射光だけでなく、発
光素子２の側面から漏れた光についても、素子搭載面１
ｂ周りの周壁から上向きに反射して光取り出し面からの
発光方向とほぼ同じ向きに反射されて回収される。
【００３４】以上のように、導電剤として良好なＡｇを
ペースト４に含んでいても、このＡｇによる光の吸収を
抑えた発光が可能となり、発光輝度が格段に向上する。
そして、導電剤としてＩＴＯを含むペースト４を用いた
場合は、その光透過率が高いという物性によって、光の
吸収がなく減衰率も小さいので、同様に発光輝度の向上
が可能である。
【００３５】また、ペースト４は素子搭載面１ｂの底面
全体を被覆しないので、ペースト４の塗布部分以外を除
いて素子搭載面１ｂの間に空隙を持たせることができ
る。
【００３６】この空隙に対してエポキシ樹脂３が流れ込
まないように封止操作すると、発光素子２の底面と素子
搭載面１ｂとの間は微小な厚さの空気層ができる。した
がって、発光素子２と空隙の空気層との間の屈折率の関
係から、発光素子２の屈折率が空気より大きい場合、発
光素子２の底面部での光の全反射が起こりやすくなる。
【００３７】このため、従来構造ではペースト４やリー
ドフレーム１の素子搭載面１ｂで失われていた光が効率
良く発光素子２の上面側の光取り出し面側から取り出す
ことが可能となり、発光輝度の向上に貢献できる作用効
果をもたらすことができる。
【００３８】また、これ以外にも、空気層が介在するこ
とによって、発光素子２の底面から下方に抜けた光に対
しても、拡散タイプのペーストや樹脂等の場合では光が
減衰していく割合が高いのに対して、空気層の場合では
その減衰が小さいため、リードフレーム１の素子搭載面
１ｂ等で反射した光を有効に取り出せる。
【００３９】一方、発光素子２の底面と素子搭載面１ｂ
との間の空隙にまでエポキシ樹脂３が充填されるように
操作すると、発光素子２自体はペースト４によって２点
で支持されているのに加えて封止樹脂によっても素子搭
載面１ｂ側に対する接合力が得られる。したがって、ペ
ースト４の接着面積が小さくてもエポキシ樹脂３の封止
による接合力がペースト４の接着力を補償することがで
き、発光素子２を安定させてリードフレーム１に固定す
ることができる。
【００４０】また、エポキシ樹脂３が発光素子２の底面
部の全体を被覆するので、発光素子２の底面から素子搭
載面１ｂ側へ向けての発光に対して、従来の透明ペース
トと同じ効果を得ることができるので、光の外部取出し
効率を向上させるという作用効果も得られる。
【００４１】ここで、ペースト４は素子搭載面１ｂにス
ポット的に点在するので、この素子搭載面１ｂ自身に対
する接合力も、発光素子２の底面の全体に塗布する場合
に比べると弱くなる傾向にある。これに対し、素子搭載
面１ｂに微小な凹みや突起を設けたり条溝または突条を
形成し、これらの凹み，突起，条溝及び突条によりペー
スト４に対する係合力を作用させることによってペース
ト４の剥離を防止する。
【００４２】図３はこのようなペースト４の剥離を防止
する例を示す概略図である。図３の（ａ）は素子搭載面
１ｂに微小な凹部１ｃを散在させた例を示す断面図、同
図の（ｂ）はその平面図である。凹部１ｃは素子搭載面
１ｂに一様に分布させるようにしてもよいが、発光素子
２の底部からの光を効率良く回収するために発光素子２
の平面視に含まれない領域に設けることが好ましい。そ
して、凹部１ｃを環状に分布させることによって、ペー
スト４の位置がどのように変わっても必ず凹部１ｃに被
さるようなアセンブリーができるようにすることで、ペ
ースト４の剥離を確実に防止することができる。
【００４３】また、図３の（ｃ）は素子搭載面１ｂに環
状の条溝１ｄを形成した例の概略断面図、同図の（ｄ）
はその平面図である。この条溝１ｄは同図の（ａ）及び
（ｂ）に示した凹部１ｃの分布を一様に連続させたもの
に相当するもので、ペースト４を条溝１ｄの中に根付か
せるようにすることでその剥離を防止することができ
る。
【００４４】なお、図示の例のような凹部１ｃや条溝１
ｄに代えて、これらの凹みの深さとほぼ同じ高さを持つ
突起や突条としてもよい。これらの突起や突条は図示の
凹部１ｃ及び条溝１ｄの配列パターンと同様の分布とす
ることができるほか、凸と凹の組合せの分布としてもよ
い。
【００４５】図４は窒化ガリウム系化合物の半導体積層
膜によって青色ＬＥＤとして利用できるＬＥＤランプの
例を示す概略図、図５はペーストの塗布位置を示すため
の要部の平面図である。
【００４６】リードフレーム６の上に搭載された発光素
子５は、透明のサファイア基板５ａ上にｎ型窒化物半導
体層及びｐ型窒化物半導体層をそれぞれ積層し、ｐ型窒
化物半導体層の一部をエッチングにより除去してｎ側電
極５ｂを設けるとともに、ｐ型窒化物半導体層の上面に
はｐ側電極５ｃ（ボンディング用）を接合したものであ
る。そして、ｎ側電極５ｂにはワイヤ７ａによってリー
ドフレーム６との間でワイヤボンディングし、ｐ側電極
５ｃもワイヤ７ｂによって他方のリードフレーム８と接
続し、これらの全てを内包してエポキシ樹脂９によって
コーティングしている。
【００４７】ここで、発光素子５内では、ｐ側電極５ｃ
からｎ側電極５ｂに向けて流れる電流がｐ型層からｎ型
層を抜けるだけであって、サファイア基板５ａは絶縁性
である。このため、発光素子５をリードフレーム６の素
子搭載面６ａに接着するためのペースト１０は、導電性
または絶縁性のいずれでもよく、先の例で示したよう
に、Ａｇを含む導電性のものまたはＩＴＯを含む導電性
のものの両方が適用できる。
【００４８】ペースト１０は、発光素子５の底面の全体
ではなく、図５に示すように発光素子５の平面形状にお
いて対角線上に位置するコーナ部に対応させた２か所に
塗布されている。そして、窒化ガリウム系化合物を用い
た半導体積層膜の発光素子５では、エッチングされた部
分を除くｐ型層の上面が光取り出し面となり、ｎ側及び
ｐ側のそれぞれの電極５ｂ，５ｃ部分からの発光はな
い。したがって、ペースト１０を電極５ｂ，５ｃに対応
するような関係とすれば、素子搭載面６ａ方向への発光
に対するペースト１０の干渉度が小さくなる。
【００４９】以上のことから、２点の接着スポットとし
て塗布されるペースト１０は、図５に示すように、ｎ側
及びｐ側のそれぞれの電極５ｂ，５ｃの配列方向の対角
線上のコーナ部に対応させて塗布されている。これによ
り、Ａｇを含む導電性のペースト１０を使用した場合で
あっても、ペースト１０側への発光の光量は素子搭載面
６ａ側へ向かう全体の発光光量に比べて僅かなので、ペ
ースト１０に含まれたＡｇによる光の吸収量も小さくな
り、全体の発光輝度を向上させることができる。
【００５０】図４及び図５に示した発光装置において
も、発光素子５の底面と素子搭載面６ａとの間にできる
空隙を空気層のままとするかエポキシ樹脂９を充填する
かのいずれにおいても、先の例と同様に発光効率の向上
に貢献させることができる。
【００５１】また、ペースト１０が素子搭載面６ａから
剥離しにくいように凹みや突起などをこの素子搭載面６
ａに設けることも先の例と同様であり、その例を図６の
概略図に示す。
【００５２】図６に示す例はいずれも素子搭載面６ａに
凹みを形成したものであって、同図の（ａ）は弧状の条
溝６ｂを形成したもの、同図の（ｂ）は発光素子５のｎ
側及びｐ側の電極５ｂ，５ｃを結ぶ線分とほぼ直交する
方向に直線状に条溝６ｃを形成した例である。また、同
図の（ｃ）に示すようにペースト１０の塗布部分に合わ
せて円形の凹み６ｄを設けたり、同図の（ｄ）に示すよ
うに幅広の凹溝６ｅとしたり、さらに同図の（ｅ）に示
すように環状溝６ｆとすることもできる。
【００５３】
【発明の効果】請求項１の発明では、ペーストを導電性
とする場合にＡｇを混入したものを使用しても、発光素
子の底面全体がペーストで被覆されていないので、Ａｇ
ペーストによる光の吸収度を小さく抑えることができ、
発光素子の光取り出し面からの発光輝度を向上させるこ
とができる。
【００５４】請求項２の発明では、結晶基板の素子搭載
面への安定固定及びＡｇペースト等を用いたときの光の
吸収度の抑制の両面を最適化するので、発光装置のアセ
ンブリーの安定性及び発光輝度の向上が可能となる。
【００５５】請求項３の発明では、たとえば窒化ガリウ
ム系化合物の半導体薄膜による発光素子とした場合に
は、光取り出し面側に形成されるｐ側及びｎ側の極を対
角線上のコーナ部分に配置してこれにペーストの塗布領
域を対応させれば、結晶基板から素子搭載面に抜ける発
光の反射光の回収効率を上げることができ、発光輝度の
向上が可能となる。
【００５６】請求項４の発明では、従来ではペースト剤
によって光が吸収されていたのに比べて、封止樹脂の流
れ込みや空気層の介在により、素子搭載面側に抜ける発
光を外部に有効に取り出すことができるので、発光効率
が更に向上する。
【００５７】請求項５の発明では、ペーストの剥離防止
及び発光素子の安定保持が可能なので、発光装置の耐久
性の向上が可能となる。
【００５８】請求項６及び請求項７の発明では、ペース
トの塗布領域に誤差を生じても凹部または凸部に必ず係
合させることができるので、ペーストの剥離をより一層
確実に防止できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態による発光装置であっ
て、（ａ）は要部の縦断面図 （ｂ）は発光素子とペーストとの位置関係を示す拡大図
【図２】発光素子とペーストとの位置関係を示す要部の
平面図
【図３】ペーストの剥離を防止する例を示す概略図であ
って、（ａ）は微小な凹部を散在させた例を示す断面図 （ｂ）は（ａ）の平面図 （ｃ）は環状の条溝を形成した例の概略断面図 （ｄ）は（ｃ）の平面図
【図４】窒化ガリウム系化合物の半導体薄膜層による発
光素子を備えた発光素子の要部の縦断面図
【図５】図４の例における発光素子とペーストの位置関
係を示す要部の平面図
【図６】素子搭載面にペースト剥離防止用の凹みを形成
した例であって、（ａ）は弧状の条溝を形成した例を示
す図 （ｂ）は直線状の条溝を形成した例を示す図 （ｃ）は円形の凹みを設けた例を示す図 （ｄ）は幅広の凹溝を設けた例を示す図 （ｅ）は環状溝を設けた例の平面図
【符号の説明】
１ リードフレーム １ａ ワイヤ １ｂ 素子搭載面 １ｃ 凹部 １ｄ 条溝 ２ 発光素子 ２ａ ｐ型層 ２ａ−１ ｐ電極 ２ｂ ｎ型層 ３ エポキシ樹脂 ４ ペースト ５ 発光素子 ５ａ サファイア基板 ５ｂ ｎ側電極 ５ｃ ｐ側電極 ６ リードフレーム ６ａ 素子搭載面 ６ｂ 条溝 ６ｃ 条溝 ６ｄ 凹み ６ｅ 凹溝 ６ｆ 環状溝 ７ａ，７ｂ ワイヤ ８ リードフレーム ９ エポキシ樹脂 １０ ペースト

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 ｐ−ｎ接合の半導体層を透明の結晶基板
    の上に積層した発光素子と、この発光素子を搭載して接
    着用のペーストにより固定するリードフレームもしくは
    プリント基板とを備える半導体発光装置であって、結晶
    基板とリードフレームまたはプリント基板の素子搭載面
    との間を、少なくとも２以上のスポット的なペーストの
    塗布領域によって接着してなる半導体発光装置。
  2. 【請求項２】 結晶基板に対するペーストの塗布面積の
    合計を、結晶基板の底面積に対して１０％以上〜９０％
    未満としてなる請求項１記載の半導体発光装置。
  3. 【請求項３】 発光素子の平面形状を矩形状とし、ペー
    ストのスポット塗布領域を発光素子の平面形状の対角線
    方向のコーナ部分に対応させてなる請求項１または２記
    載の半導体発光装置。
  4. 【請求項４】 結晶基板の底面と素子搭載面との間に、
    ペーストのスポット塗布層の厚さに対応した空隙を持た
    せ、この空隙の全体または一部を、発光素子の周囲を被
    覆する樹脂によって一体に封止してなる請求項１から３
    のいずれかに記載の半導体発光装置。
  5. 【請求項５】 リードフレームもしくはプリント基板の
    素子搭載面に、ペーストの塗布層に係合してその位置ず
    れの規制及び流出を防止するための拘束用の凹部または
    凸部を形成してなる請求項１から４のいずれかに記載の
    半導体発光装置。
  6. 【請求項６】 凹部または凸部は、素子搭載面に点在さ
    せた複数の点状に配列されてなる請求項５記載の半導体
    発光装置。
  7. 【請求項７】 凹部または凸部は、素子搭載面に直線ま
    たは環状の条として形成されてなる請求項５記載の半導
    体発光装置。
JP9283318A 1997-10-16 1997-10-16 半導体発光装置 Pending JPH11121810A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9283318A JPH11121810A (ja) 1997-10-16 1997-10-16 半導体発光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9283318A JPH11121810A (ja) 1997-10-16 1997-10-16 半導体発光装置

Publications (1)

Publication Number Publication Date
JPH11121810A true JPH11121810A (ja) 1999-04-30

Family

ID=17663919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9283318A Pending JPH11121810A (ja) 1997-10-16 1997-10-16 半導体発光装置

Country Status (1)

Country Link
JP (1) JPH11121810A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245481A (ja) * 2009-04-10 2010-10-28 Sharp Corp 発光装置
EP2237327A4 (en) * 2008-06-23 2011-10-26 Lg Innotek Co Ltd SEMICONDUCTOR DEVICE HOUSING

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2237327A4 (en) * 2008-06-23 2011-10-26 Lg Innotek Co Ltd SEMICONDUCTOR DEVICE HOUSING
JP2010245481A (ja) * 2009-04-10 2010-10-28 Sharp Corp 発光装置

Similar Documents

Publication Publication Date Title
USRE49298E1 (en) Semiconductor light emitting element
US8823031B2 (en) Semiconductor light emitting device including metal reflecting layer
US7829911B2 (en) Light emitting diode
JP4899825B2 (ja) 半導体発光素子、発光装置
US20160099384A1 (en) Light Emitting Device
US7511306B2 (en) Semiconductor light emitting device and apparatus having a translucent conductive film
US10680143B2 (en) Optical plate, lighting device, and light source module
US9153622B2 (en) Series of light emitting regions with an intermediate pad
US8067783B2 (en) Radiation-emitting chip comprising at least one semiconductor body
US20090309120A1 (en) LED Semiconductor Element, and Use Thereof
JP3985332B2 (ja) 半導体発光装置
KR20120134338A (ko) 발광 소자
JP4277508B2 (ja) 半導体発光装置
JPH11251644A (ja) 半導体発光装置
JP2001217461A (ja) 複合発光素子
JP2000091638A (ja) 窒化ガリウム系化合物半導体発光素子
JP2006073618A (ja) 光学素子およびその製造方法
JPH11121810A (ja) 半導体発光装置
KR101063907B1 (ko) 발광 소자
KR20020026619A (ko) 발광 화합물 반도체 장치 및 그 제조 방법
JPH11112021A (ja) 半導体発光装置
KR20170109440A (ko) 발광 소자 패키지 및 이를 포함하는 광원 어레이
JPH11186613A (ja) 半導体発光装置
CN114864781A (zh) 半导体器件
JP2005347492A (ja) 半導体発光素子