TWI455211B - 薄膜電晶體的製造方法和顯示裝置的製造方法 - Google Patents

薄膜電晶體的製造方法和顯示裝置的製造方法 Download PDF

Info

Publication number
TWI455211B
TWI455211B TW098107345A TW98107345A TWI455211B TW I455211 B TWI455211 B TW I455211B TW 098107345 A TW098107345 A TW 098107345A TW 98107345 A TW98107345 A TW 98107345A TW I455211 B TWI455211 B TW I455211B
Authority
TW
Taiwan
Prior art keywords
film
etching
conductive film
resist mask
forming
Prior art date
Application number
TW098107345A
Other languages
English (en)
Other versions
TW200949957A (en
Inventor
Hidekazu Miyairi
Takafumi Mizoguchi
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200949957A publication Critical patent/TW200949957A/zh
Application granted granted Critical
Publication of TWI455211B publication Critical patent/TWI455211B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

薄膜電晶體的製造方法和顯示裝置的製造方法
本發明係關於一種薄膜電晶體的製造方法及包括該薄膜電晶體的顯示裝置的製造方法。
近年來，由形成在玻璃基板等的具有絕緣表面的基板上的厚度為幾nm至幾百nm左右的半導體薄膜構成的薄膜電晶體引人注目。薄膜電晶體廣泛地應用於電子裝置諸如IC(積體電路)及電光裝置。尤其，正在加快開發作為以液晶顯示裝置或EL(電致發光)顯示裝置等為代表的圖像顯示裝置的開關元件的薄膜電晶體。例如，在主動矩陣型液晶顯示裝置中，藉由在連接到被選擇的開關元件的像素電極和對應於該像素電極的相對電極之間施加電壓，配置在像素電極和相對電極之間的液晶層進行光學調制，然後該光學調制被觀察者認為顯示圖案。在此，主動矩陣型液晶顯示裝置是指一種液晶顯示裝置，它採用如下方式，即藉由由開關元件使配置為矩陣狀的像素電極驅動，進行對液晶層的光學調制，且顯示圖案形成在螢幕上。主動矩陣型EL顯示裝置是指一種EL顯示裝置，它採用如下方式，即藉由由開關元件使配置為矩陣狀的像素驅動，在螢幕上形成顯示圖案。
目前，上述那樣的主動矩陣型顯示裝置的用途正在擴大，並且對於螢幕尺寸的大面積化、高清晰化及高開口率化的要求提高。此外，主動矩陣型顯示裝置需要高可靠性，並且其製造方法需要高生產率及成本的降低。作為提高生產率並降低成本的方法之一，可以舉出步驟的簡化。
在主動矩陣型顯示裝置中，主要將薄膜電晶體用作開關元件。在製造薄膜電晶體時，為了步驟的簡化，重要的是減少用於光微影的光掩模的數目。例如，若是增加一個光掩模，則需要如下步驟：抗蝕劑塗敷、預烘乾、曝光、顯影、後烘乾等的步驟、在其前後的步驟中的膜的形成及蝕刻步驟、以及抗蝕劑的剝離、清洗及乾燥步驟等。因此，若是增加一個用於製造步驟的光掩模，則大幅度地增加步驟數目。由此，為了減少製造步驟中的光掩模數目，進行許多技術開發。
薄膜電晶體大致劃分為通道形成區設置於閘極電極的下層的底閘型和通道形成區設置於閘極電極的上層的頂閘型。已知的是，在底閘型薄膜電晶體的製造步驟中使用的光掩模數目少於在頂閘型薄膜電晶體的製造步驟中使用的光掩模數目。一般地，利用三個光掩模製造底閘型薄膜電晶體。
用來減少光掩模數目的現有技術主要採用複雜的技術如背面曝光、抗蝕劑軟熔或剝離法(lift-off method)並需要特殊的裝置。因利用這種複雜的技術導致各種問題，而成為成品率的降低的一個原因。另外，也在很多情況下不得不犧牲薄膜電晶體的電特性。
作為薄膜電晶體的製造步驟中的用來減少光掩模數目的典型方法，使用多級灰度掩模(被稱為半色調掩模或灰色調掩模的掩模)的技術被廣泛地周知。作為使用多級灰度掩模減少製造步驟數目的技術，例如可以舉出專利文獻1。
[專利文獻1]日本專利申請公開第2003-179069號公報
但是，即使藉由上述技術使用多級灰度掩模製造底閘型薄膜電晶體，至少需要兩個光掩模和一個通常的光掩模，並且難以進一步減少光掩模的數目。其中之一個光掩模用於閘極電極層的構圖。
於是，本發明的一個方式的目的之一在於提供一種新的技術，其中可以不使用用於閘極電極層的構圖的新的光掩模而製造薄膜電晶體。也就是，不需要使用複雜的技術，且只使用一個光掩模就可以製造的薄膜電晶體的製造方法。
由此，在薄膜電晶體的製造中，可以使得所使用的光掩模的數目比現有技術少。
此外，本發明的一個方式尤其可以應用於用於顯示裝置的像素的薄膜電晶體(也稱為像素TFT)的製造方法。因此本發明的一個方式的目的在於不使用複雜的技術而使得用於光微影法的光掩模的數目比現有技術少的顯示裝置的製造方法。
本發明的一個方式的薄膜電晶體的製造方法包括如下步驟：形成第一導電膜和在該第一導電膜上按順序層疊有絕緣膜、半導體膜、雜質半導體膜及第二導電膜的薄膜疊層體；藉由第一蝕刻便所述第一導電膜露出並至少形成所述薄膜疊層體的圖案；以及藉由第二蝕刻形成第一導電膜的圖案。在此，以第一導電膜選擇性地受到側面蝕刻的條件進行第二蝕刻。
在此，作為第一蝕刻採用乾蝕刻或濕蝕刻，即可。但是，較佳的藉由各向異性高的蝕刻法(物理蝕刻)進行。藉由作為第一蝕刻採用各向異性高的蝕刻法，可以提高圖案的處理精度。注意，在採用乾蝕刻進行第一蝕刻的情況下，可以以一個步驟進行。但是，在採用濕蝕刻進行第一蝕刻的情況下，以多個步驟進行第一蝕刻。因此，較佳的採用乾蝕刻進行第一蝕刻。
此外，作為第二蝕刻採用乾蝕刻或濕蝕刻，即可。但是，較佳的採用各向同性蝕刻具有支配性的蝕刻法(化學蝕刻)。藉由採用各向同性蝕刻具有支配性的蝕刻法(化學蝕刻)進行第二蝕刻，可以對第一導電膜進行側面蝕刻。因此，較佳的採用濕蝕刻進行第二蝕刻。
對於第二蝕刻，參照圖1A-1至1B-2的模式圖進行說明。圖1A-1示出第二蝕刻之前的俯視圖，圖1A-2示出沿著第二蝕刻之前的X-X'的截面圖。此外，圖1B-1示出第二蝕刻之後的俯視圖，圖1B-2示出沿著第二蝕刻之後的X-X'的截面圖。藉由第二蝕刻，只有第一層51被蝕刻。
在圖1A-1至1B-2中，在基板50上層疊形成第一層51及第二層52，對由第一層51和第二層52的疊層膜構成的結構體53受到圖案形成(參照圖1A-1和1A-2)。當對結構體53進行第二蝕刻時，只有第一層51被蝕刻，並且形成被蝕刻的第一層54(參照圖5B-2)。當進行第二蝕刻時，蝕刻從第一層51露出的部分各向同性地進行，所以被蝕刻的第一層54成為具有角55的形狀。
如參照圖1A-1至1B-2進行說明，當對第一導電膜進行第二蝕刻形成閘極電極時，閘極電極的形狀成為具有角的不規則形狀，並且因該角而產生寄生電容。再者，因角形成得長而相鄰的佈線之間的絕緣不完全，由此在相鄰的像素的薄膜電晶體之間產生短路。特別是，在圖1A-1至1B-2中的D4 超過D1 的兩倍時，容易產生短路。因此，為了防止短路，D4 被D1 限制，而佈局的自由度降低。
於是，在本發明的一個方式的薄膜電晶體的製造方法中，利用側面蝕刻進行對於閘極電極的構圖，並在產生角的部分設置開口部。藉由在產生角的部分設置開口部，可以防止角的生成或縮小角。
注意，第一導電膜的圖案例如是指形成閘極電極及閘極佈線和電容電極及電容佈線、電源線等的金屬佈線的俯視佈局。
也就是，本發明的一個方式是一種薄膜電晶體的製造方法，包括如下步驟：形成導電膜；在該導電膜上形成具有圖案的薄膜疊層體；在薄膜疊層體中以到達該導電膜的方式設置開口部；以及利用側面蝕刻形成閘極電極層。閘極電極層構成閘極佈線。在此，在源極佈線上由閘極電極層形成的相鄰的佈線之間設置至少一個開口部。較佳的是，以在閘極佈線和源極佈線的交叉部夾著閘極佈線的方式設置開口部。此時，較佳的根據側面蝕刻的蝕刻速度決定開口部和閘極佈線之間的距離。較佳的因側面蝕刻不產生角而形成閘極電極層。
本發明的一個方式是一種薄膜電晶體的製造方法，包括如下步驟：按順序層疊形成第一導電膜、絕緣膜、半導體膜、雜質半導體膜及第二導電膜；在所述第二導電膜上形成第一抗蝕劑掩模，該第一抗蝕劑掩模具有凹部，且在處理所述第二導電膜形成的佈線的區域中處理所述第一導電膜形成的相鄰的佈線之間具有至少一個開口部；藉由使用所述第一抗蝕劑掩模對所述絕緣膜、所述半導體膜、所述雜質半導體膜及所述第二導電膜進行第一蝕刻，以至少使所述第一導電膜的表面露出；對所述第一導電膜的一部分進行帶著側面蝕刻的第二蝕刻來形成閘極電極層；藉由縮小所述第一抗蝕劑掩模，使與所述第一抗蝕劑掩模的凹部重疊的所述第二導電膜露出並形成第二抗蝕劑掩模；以及使用所述第二抗蝕劑掩模對所述第二導電膜、所述雜質半導體膜及所述半導體膜的一部分進行第三蝕刻來形成源極電極及汲極電極層、源區及汲區層和半導體層。
本發明的一個方式是一種薄膜電晶體的製造方法，包括如下步驟：按順序層疊形成第一導電膜、絕緣膜、半導體膜、雜質半導體膜及第二導電膜；在所述第二導電膜上形成第一抗蝕劑掩模，該第一抗蝕劑掩模具有凹部，且具有在處理所述第二導電膜形成的佈線的區域中處理所述第一導電膜形成的相鄰的佈線之間具有至少一個開口部；藉由使用所述第一抗蝕劑掩模對所述絕緣膜、所述半導體膜、所述雜質半導體膜及所述第二導電膜進行第一蝕刻，以至少使所述第一導電膜的表面露出；藉由縮小所述第一抗蝕劑掩模，使與所述第一抗蝕劑掩模的凹部重疊的所述第二導電膜露出並形成第二抗蝕劑掩模；對所述第一導電膜的一部分進行帶著側面蝕刻的第二蝕刻來形成閘極電極層；以及使用所述第二抗蝕劑掩模對所述第二導電膜、所述雜質半導體膜及所述半導體膜的一部分進行第三蝕刻來形成源極電極及汲極電極層、源區及汲區層和半導體層。
本發明的一個方式是一種薄膜電晶體的製造方法，包括如下步驟：按順序層疊形成第一導電膜、絕緣膜、半導體膜、雜質半導體膜及第二導電膜；在所述第二導電膜上形成第一抗蝕劑掩模，該第一抗蝕劑掩模具有凹部，且在處理所述第二導電膜形成的佈線的區域中處理所述第一導電膜形成的相鄰的佈線之間具有至少一個開口部；藉由使用所述第一抗蝕劑掩模對所述第一導電膜、所述絕緣膜、所述半導體膜、所述雜質半導體膜及所述第二導電膜進行第一蝕刻；對所述第一導電膜的一部分進行帶著側面蝕刻的第二蝕刻來形成閘極電極層；藉由縮小所述第一抗蝕劑掩模，使與所述第一抗蝕劑掩模的凹部重疊的所述第二導電膜露出並形成第二抗蝕劑掩模；以及使用所述第二抗蝕劑掩模對所述第二導電膜、所述雜質半導體膜及所述半導體膜的一部分進行第三蝕刻來形成源極電極及汲極電極層、源區及汲區層和半導體層。
本發明的一個方式是一種薄膜電晶體的製造方法，包括如下步驟：按順序層疊形成第一導電膜、絕緣膜、半導體膜、雜質半導體膜及第二導電膜；在所述第二導電膜上形成第一抗蝕劑掩模，該第一抗蝕劑掩模具有凹部，且在處理所述第二導電膜形成的佈線的區域中處理所述第一導電膜形成的相鄰的佈線之間具有至少一個開口部；藉由使用所述第一抗蝕劑掩模對所述第一導電膜、所述絕緣膜、所述半導體膜、所述雜質半導體膜及所述第二導電膜進行第一蝕刻；藉由縮小所述第一抗蝕劑掩模，使與所述第一抗蝕劑掩模的凹部重疊的所述第二導電膜露出並形成第二抗蝕劑掩模；對所述第一導電膜的一部分進行帶著側面蝕刻的第二蝕刻來形成閘極電極層；以及使用所述第二抗蝕劑掩模對所述第二導電膜、所述雜質半導體膜及所述半導體膜的一部分進行第三蝕刻來形成源極電極及汲極電極層、源區及汲區層和半導體層。
在具有上述結構的製造方法中，在第一抗蝕劑掩模具有凹部的情況下，較佳的使用多級灰度掩模形成所述第一抗蝕劑掩模。藉由使用多級灰度掩模，可以以簡單的步驟形成具有凹部的抗蝕劑掩模。
藉由應用具有上述結構的製造方法，可以採用所述第一蝕刻形成元件區，並且採用所述第二蝕刻在離所述元件區的側面有大致相等的距離的內側形成閘極電極層的側面。
在具有上述結構的採用第一蝕刻及第二蝕刻的製造方法中，較佳的是，採用乾蝕刻進行所述第一蝕刻，並採用濕蝕刻進行所述第二蝕刻。採用第一蝕刻的處理較佳的高精度地進行，而採用第二蝕刻的處理需要進行側面蝕刻。這是因為如下緣故：為了進行高精度處理而較佳的進行乾蝕刻，並且由於濕蝕刻利用化學反應，因此與採用乾蝕刻的情況相比容易產生側面蝕刻。
在具有上述結構的製造方法中，所述開口部較佳的是在處理所述第二導電膜形成的佈線的區域上的處理所述第一導電膜形成的所述佈線和處理所述第二導電膜形成的所述佈線的交叉部，夾著處理所述第一導電膜形成的所述佈線來提供的。
本發明的一個方式是一種顯示裝置的製造方法，包括如下步驟：按順序層疊形成第一導電膜、第一絕緣膜、半導體膜、雜質半導體膜及第二導電膜；在所述第二導電膜上形成第一抗蝕劑掩模，該第一抗蝕劑掩模具有凹部，且在處理所述第二導電膜形成的佈線的區域中處理所述第一導電膜形成的相鄰的佈線之間具有至少一個開口部；藉由使用所述第一抗蝕劑掩模對所述第一絕緣膜、所述半導體膜、所述雜質半導體膜及所述第二導電膜進行第一蝕刻，至少使所述第一導電膜的表面露出；對所述第一導電膜的一部分進行帶著側面蝕刻的第二蝕刻來形成閘極電極層；藉由縮小所述第一抗蝕劑掩模，使與所述第一抗蝕劑掩模的凹部重疊的所述第二導電膜露出並形成第二抗蝕劑掩模；藉由使用所述第二抗蝕劑掩模對所述第二導電膜、所述雜質半導體膜及所述半導體膜的一部分進行第三蝕刻來形成源極電極及汲極電極層、源區及汲區層和半導體層，形成薄膜電晶體；去除所述第二抗蝕劑掩模，並覆蓋所述薄膜電晶體地形成第二絕緣膜；以使所述源極電極及汲極電極層的一部分露出的方式在所述第二絕緣膜中形成開口部；以及在形成在所述第二絕緣膜中的所述開口部中及所述第二絕緣膜上選擇性地形成像素電極。
本發明的一個方式是一種顯示裝置的製造方法，包括如下步驟：按順序層疊形成第一導電膜、第一絕緣膜、半導體膜、雜質半導體膜及第二導電膜；在所述第二導電膜上形成第一抗蝕劑掩模，該第一抗蝕劑掩模具有凹部，且在處理所述第二導電膜形成的佈線的區域中處理所述第一導電膜形成的相鄰的佈線之間具有至少一個開口部；藉由使用所述第一抗蝕劑掩模對所述第一絕緣膜、所述半導體膜、所述雜質半導體膜及所述第二導電膜進行第一蝕刻，至少使所述第一導電膜的表面露出；藉由縮小所述第一抗蝕劑掩模，使與所述第一抗蝕劑掩模的凹部重疊的所述第二導電膜露出並形成第二抗蝕劑掩模；對所述第一導電膜的一部分進行帶著側面蝕刻的第二蝕刻來形成閘極電極層；藉由使用所述第二抗蝕劑掩模對所述第二導電膜、所述雜質半導體膜及所述半導體膜的一部分進行第三蝕刻來形成源極電極及汲極電極層、源區及汲區層和半導體層，形成薄膜電晶體；去除所述第二抗蝕劑掩模，並覆蓋所述薄膜電晶體地形成第二絕緣膜；以使所述源極電極及汲極電極層的一部分露出的方式在所述第二絕緣膜中形成開口部；以及在形成在所述第二絕緣膜中的所述開口部中及所述第二絕緣膜上選擇性地形成像素電極。
在具有上述結構的顯示裝置的製造方法中，在第一抗蝕劑掩模具有凹部的情況下，較佳的使用多級灰度掩模形成所述第一抗蝕劑掩模。藉由使用多級灰度掩模，可以以簡單的步驟形成具有凹部的抗蝕劑掩模。
藉由應用具有上述結構的顯示裝置的製造方法，可以採用所述第一蝕刻形成元件區，並且採用所述第二蝕刻在離所述元件區的側面具有大致相等的距離的內側形成閘極電極層的側面。
在具有上述結構的採用第一蝕刻及第二蝕刻的顯示裝置的製造方法中，較佳的採用乾蝕刻進行所述第一蝕刻，並採用濕蝕刻進行所述第二蝕刻。採用第一蝕刻的處理較佳的高精度地進行，並且採用第二蝕刻的處理需要進行側面蝕刻。這是因為如下緣故：為了進行高精度處理而較佳的進行乾蝕刻，並且由於濕蝕刻利用化學反應，因此與採用乾蝕刻的情況相比容易產生側面蝕刻。
在具有上述結構的顯示裝置的製造方法中，較佳的層疊藉由CVD法或濺射法形成的絕緣膜和藉由旋塗法形成的絕緣膜形成所述第二絕緣膜。特別較佳的藉由CVD法或濺射法形成氮化矽膜並藉由旋塗法形成有機樹脂膜。藉由這樣形成第二絕緣膜，可以防止薄膜電晶體的電特性會受到雜質元素等的影響，且提高像素電極的被形成面的平坦性來防止成品率的降低。
在具有上述結構的顯示裝置的製造方法中，所述第一抗蝕劑掩模所具有的開口部較佳的是在處理所述第二導電膜形成的佈線的區域上的處理所述第一導電膜形成的佈線和處理所述第二導電膜形成的所述佈線的交叉部，夾著處理所述第一導電膜形成的所述佈線來形成的。
此外，應用具有上述結構的本發明的製造方法製造的薄膜電晶體包括：閘極電極層上的閘極絕緣膜；所述閘極絕緣膜上的半導體層；在所述半導體層上具有源區及汲區的雜質半導體層；以及所述源區及汲區上的源極電極及汲極電極層，其中設置有與所述閘極電極層的側面接觸的空洞，且在形成源極佈線的區域中的由閘極電極層形成的相鄰的佈線之間具有至少一個開口部。藉由設置空洞，可以使閘極電極端部附近低介電常數化(low-k化)。此外，所公開的顯示裝置包括該薄膜電晶體。
注意，“膜”是指形成在整個表面的不受到圖案形成的。“層”是指利用抗蝕劑掩模等受到圖案形成而得到所希望的形狀的。但是，至於疊層膜的各層，有時並不區別膜和層地使用。
注意，較佳的在儘量不發生“非示意性的蝕刻”的條件下進行蝕刻。
注意，在本發明說明中，任意的膜“具有耐熱性”是指如下現象：由於後面步驟的溫度，該膜可以保持作為膜的形狀，且保持該膜被要求的功能及特性。
注意，“閘極佈線”是指連接到薄膜電晶體的閘極電極的佈線。閘極佈線由閘極電極層形成。此外，閘極佈線有時被稱為掃描線。
注意，“由閘極電極層形成的相鄰的佈線”是指相鄰之一個閘極佈線和一個電容佈線或相鄰之兩個閘極佈線。對於佈線的功能沒有特別的限制而採用由閘極電極層形成的佈線，即可。
此外，在本發明說明中，“源極佈線”是指連接到薄膜電晶體的源極電極及汲極電極的一方的佈線。源極佈線由源極電極及汲極電極層形成。另外，源極佈線有時被稱為信號線。
另外，“電源線”是指連接到電源並被保持為恒定電位的佈線。
由於可以大幅度地縮減薄膜電晶體的製造步驟數目而不需要用於閘極電極的圖案形成的新的光掩模，並且該薄膜電晶體可以應用於顯示裝置，因此也可以大幅度地縮減顯示裝置的製造步驟。
更具體地說，可以減少光掩模的數目。也可以使用一個光掩模(多級灰度掩模)製造薄膜電晶體。因此，可以大幅度地縮減薄膜電晶體或顯示裝置的製造步驟數目。此外，因為可以使用一個光掩模製造薄膜電晶體，所以防止當光掩模的對準之際產生的偏離。
此外，與以光掩模數目的減少為目的的現有技術不同，不需要經過背面曝光、抗蝕劑軟熔及剝離法等的複雜步驟。由此，可以大幅度地縮減顯示裝置的製造步驟數目而不降低成品率。
另外，在以光掩模的數目的減少為目的的現有技術中，不得不犧牲電特性的情況也不少。但是，本發明的其他方式可以維持薄膜電晶體的電特性並大幅度地縮減薄膜電晶體的製造步驟。因此，可以大幅度地縮減顯示裝置的製造步驟數目而不犧牲顯示裝置的顯示品質等。
再者，藉由上述效果，可以大幅度地縮減薄膜電晶體及顯示裝置的製造成本。
此外，藉由上述所說明那樣地設置開口部，可以擴大在第二蝕刻中用於蝕刻的藥液或氣體接觸於被蝕刻的膜的面積。因此，可以提高第二蝕刻的控制性，並製造寄生電容與不設置開口部的情況相比小的薄膜電晶體。此外，可以防止在由閘極電極層形成的相鄰的佈線之間發生的絕緣不良，並且以高成品率製造薄膜電晶體及顯示裝置。
另外，藉由擴大在第二蝕刻中用於蝕刻的藥液或氣體接觸於被蝕刻的膜的面積，在有因為製造步驟中產生的殘渣等殘留在被蝕刻面而阻礙蝕刻的憂慮的情況下也可以進行優良的蝕刻。
注意，藉由具有開口部，佈局不受到第二蝕刻中的側面蝕刻量的限制。因此，可以大幅度地縮減薄膜電晶體及顯示裝置的製造步驟數目而不降低佈局的自由度。
再者，由於可以製造產生在閘極電極層端部的洩漏電流小的薄膜電晶體，可以獲得對比度高且顯示品質優良的顯示裝置。
下面，關於本發明的實施例模式參照附圖給予說明。但是，本發明不侷限於以下說明。這是因為所屬技術領域的普通技術人員可以很容易地理解一個事實，就是其方式及詳細內容可以被變換為各種各樣的形式而不脫離本發明的宗旨及其範圍。因此，本發明不應該被解釋為僅限定在本實施例模式所記載的內容中。注意，當參照附圖說明發明結構之際，在不同的附圖中也共同使用相同的附圖標記來表示相同的部分。此外，當表示相同的部分之際，有時使用相同的陰影線而並不附加附圖標記。另外，在俯視圖中不表示第一絕緣膜及第二絕緣膜。
[實施例模式1]
在本實施例模式中，參照圖2A至圖28B-2說明薄膜電晶體的製造方法及將該薄膜電晶體配置為矩陣狀的顯示裝置的製造方法的一例。
注意，圖17至圖21示出根據本實施例模式的薄膜電晶體的俯視圖，圖21是直到形成像素電極的完成圖。圖2A至圖4C是沿著圖17至圖21所示的A-A'的截面圖。圖5A至圖7C是沿著圖17至圖21所示的B-B'的截面圖。圖8A至圖10C是沿著圖17至圖21所示的C-C'的截面圖。圖11A至圖13C是沿著圖17至圖21所示的D-D'的截面圖。圖14A至圖16C是沿著圖17至圖21所示的E-E'的截面圖。
首先，在基板100上形成第一導電膜102、第一絕緣膜104、半導體膜106、雜質半導體膜108及第二導電膜110。這些膜可以是單層或層疊多個膜而成的疊層膜。注意，也可以在基板100和第一導電膜102之間設置作為底膜的絕緣膜。
基板100是絕緣基板。在應用於顯示裝置的情況下，作為基板100可以使用玻璃基板或石英基板。在本實施例模式中，使用玻璃基板。
使用導電材料形成第一導電膜102。例如，可以使用鈦、鉬、鉻、鉭、鎢、鋁、銅、釹、鈮或鈧等的金屬或以上述材料為主要成分的合金等的導電材料形成第一導電膜102。但是，需要具有可耐受後面步驟(第一絕緣膜104的形成等)的程度的耐熱性，並且還需要選擇在後面步驟(第二導電膜110的蝕刻等)中不受到非示意性的蝕刻或腐蝕的材料。在這種條件下，第一導電膜102不侷限於特定的材料。
注意，例如可以藉由濺射法或CVD法(包括熱CVD法或電漿CVD法等)等形成第一導電膜102。但是，不侷限於特定的方法。
使用絕緣材料形成第一絕緣膜104。例如，可以使用氧化矽膜、氮化矽膜、氧氮化矽膜或氮氧化矽膜等形成第一絕緣膜104。但是，與第一導電膜102同樣地需要具有可耐受後面步驟(半導體膜106的形成等)的程度的耐熱性，並且還需要選擇在後面步驟中不受到非示意性的蝕刻或腐蝕的材料。在這種條件下，第一絕緣膜104不侷限於特定的材料。
注意，例如可以藉由CVD法(包括熱CVD法或電漿CVD法等)或濺射法等形成第一絕緣膜104，但是不侷限於特定的方法。
此外，第一絕緣膜104用作閘極絕緣膜。
使用半導體材料形成半導體膜106。例如，可以使用由矽烷氣體形成的非晶矽等形成半導體膜106。但是，與第一導電膜102等同樣地需要具有可耐受後面步驟(第二導電膜110等的形成等)的程度的耐熱性，並且還需要選擇在後面的步驟中不受到非示意性的蝕刻或腐蝕的材料。在這種條件下，半導體膜106不侷限於特定的材料。因此，還可以使用鍺等。注意，對於半導體膜106的結晶性也沒有特別的限制。
注意，例如可以藉由CVD法(包括熱CVD法或電漿CVD法等)或濺射法等形成半導體膜106。但是，不侷限於特定的方法。
雜質半導體膜108是包含賦予一種導電性的雜質元素的半導體膜，並且它由用來形成添加有賦予一種導電性的雜質元素的半導體材料的氣體等形成。例如，雜質半導體膜108是由包含磷化氫(化學式：PH3 )或乙硼烷(化學式：B2 H6 )的矽烷氣體形成的包含磷或硼的矽膜。但是，與第一導電膜102等同樣地需要具有可耐受後面步驟(第二導電膜110等的形成等)的程度的耐熱性，並且還需要選擇在後面步驟中不受到非示意性的蝕刻或腐蝕的材料。在這種條件下，雜質半導體膜108不侷限於特定的材料。注意，對於雜質半導體膜108的結晶性也沒有特別的限制。
注意，在製造n型薄膜電晶體的情況下，作為要添加的賦予一種導電性的雜質元素，使用磷或砷等，即可。也就是，用於形成的矽烷氣體包含具有所希望的濃度的磷化氫或砷化氫(化學式：AsH3 )等，即可。或者，在製造p型薄膜電晶體的情況下，添加硼等作為賦予一種導電性的雜質元素，即可。也就是，用於形成的矽烷氣體包含具有所希望的濃度的乙硼烷等，即可。此外，當在由半導體膜106形成的半導體層的一部分藉由摻雜等設置可以實現與源極電極及汲極電極層的歐姆接觸的區域等時，不需要設置雜質半導體膜108。
注意，例如可以藉由CVD法(包括熱CVD法或電漿CVD法等)等形成雜質半導體膜108。但是，不侷限於特定的方法。
第二導電膜110由導電材料(作為第一導電膜102列舉的材料等)形成，該導電材料是與第一導電膜102不同的材料。在此，“不同的材料”是指主要成分不同的材料。具體而言，選擇不容易藉由後面說明的第二蝕刻受到蝕刻的材料，即可。此外，與第一導電膜102等同樣地需要具有可耐受後面步驟(第一保護膜126等的形成等)的程度的耐熱性，並且還需要選擇在後面步驟中不受到非示意性的蝕刻或腐蝕的材料。因此，在這種條件下，第二導電膜110不侷限於特定的材料。
注意，例如可以藉由濺射法或CVD法(包括熱CVD法或電漿CVD法等)等形成第二導電膜110。但是，不侷限於特定的方法。
注意，至於如上所說明的第一導電膜102、第一絕緣膜104、半導體膜106、雜質半導體膜108及第二導電膜110所需要的耐熱性，第一導電膜102最高，耐熱性按順序地降低，而第二導電膜110的耐熱性最低。例如，在半導體膜106是包含氫的非晶半導體膜的情況下，藉由採用大約300℃以上的溫度，半導體膜中的氫脫離而電特性改變。因此，例如在形成半導體膜106之後的步驟中，較佳的採用不超過大約300℃的溫度。
接著，在第二導電膜110上形成第一抗蝕劑掩模112(參照圖2A、圖5A、圖8A、圖11A、圖14A)。第一抗蝕劑掩模112是具有凹部或凸部的抗蝕劑掩模，可以換言之，由厚度不同的多個區域(在此為兩個區域)構成的抗蝕劑掩模。在第一抗蝕劑掩模112中，將厚的區域稱為第一抗蝕劑掩模112的凸部，而將薄的區域稱為第一抗蝕劑掩模112的凹部。
在第一抗蝕劑掩模112中，在形成源極電極及汲極電極層120的區域中形成凸部，並且在沒主動電極及汲極電極層120而半導體層露出的區域中形成凹部。
可以使用多級灰度掩模形成第一抗蝕劑掩模112。在此，參照圖28A-1至28B-2以下說明多級灰度掩模。
多級灰度掩模是能夠以多階段的光量進行曝光的掩模，典型的是指以曝光區域、半曝光區域及未曝光區域的三個階段的光量進行曝光的掩模。藉由使用多級灰度掩模，可以以一次曝光及顯影步驟形成具有多種(典型的是兩種)厚度的抗蝕劑掩模。因此，藉由使用多級灰度掩模，可以縮減光掩模的數目。
圖28A-1及圖28B-1是多級灰度掩模的典型的截面圖。圖28A-1示出灰色調掩模140，並且圖28B-1示出半色調掩模145。
圖28A-1所示的灰色調掩模140由使用遮光膜形成在具有透光性的基板141上的遮光部142以及使用遮光膜的圖案設置的衍射光柵部143構成。
衍射光柵部143藉由具有以用於曝光的光的解析度限制以下的間隔設置的槽縫、點或網眼等，控制光透過量。注意，設置在衍射光柵部143的槽縫、點或網眼可以是週期性的或非週期性的。
作為具有透光性的基板141，可以使用石英等。構成遮光部142及衍射光柵部143的遮光膜使用金屬膜形成即可，較佳的使用鉻或氧化鉻等設置。
在對灰色調掩模140照射用於曝光的光的情況下，如圖28A-2所示，重疊於遮光部142的區域中的透光率為0%，而不設置有遮光部142或衍射光柵部143的區域中的透光率為100%。此外，衍射光柵部143中的透光率大致為10%至70%的範圍內，並且根據衍射光柵的槽縫、點或網眼的間隔等可以調整該透光率。
圖28B-1所示的半色調掩模145由使用半透光膜形成在具有透光性的基板146上的半透光部147以及使用遮光膜形成的遮光部148構成。
半透光部147可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等的膜形成。遮光部148使用與灰色調掩模的遮光膜同樣的金屬膜形成即可，較佳的使用鉻或氧化鉻等設置。
在對半色調掩模145照射用於曝光的光的情況下，如圖28B-2所示，重疊於遮光部148的區域中的透光率為0%，而不設置有遮光部148或半透光部147的區域中的透光率為100%。此外，半透光部147中的透光率大致為10%至70%的範圍內，並且根據要形成的材料的種類或形成的膜厚度等可以調整該透光率。
藉由使用多級灰度掩模進行曝光和顯影，可以形成具有膜厚度不同的區域的第一抗蝕劑掩模112。
但是，本實施例模式不侷限於此，也可以不使用多級灰度掩模地形成第一抗蝕劑掩模。此外，如上所述，第一抗蝕劑掩模也可以是沒有凹部或凸部的抗蝕劑掩模。
此外，如圖17所示，第一抗蝕劑掩模112包括抗蝕劑開口部113A至113J。
在此，在使用處理第一導電膜102形成的導電層(閘極電極層116)設置的相鄰的佈線之間設置至少一個抗蝕劑開口部，即可。藉由第一抗蝕劑掩模112在與源極佈線重疊的區域中具有抗蝕劑開口部，可以利用第一蝕刻在薄膜疊層體114中形成開口部。注意，較佳的將設置在薄膜疊層體114中的開口部形成為至少到達第一導電膜102的表面。藉由薄膜疊層體114具有開口部，可以提高後面說明的第二蝕刻的控制性。此外，第一抗蝕劑掩模112在與源極佈線重疊的區域的相鄰的閘極佈線和電容佈線之間具有至少一個開口部，從而可以利用後面說明的第二蝕刻提高相鄰的閘極佈線和電容佈線的絕緣的確實性。
但是，較佳的在使用處理第一導電膜102形成的導電層(閘極電極層116)設置的佈線和源極佈線的交叉部的夾住閘極佈線的位置中設置抗蝕劑開口部(參照圖17至圖21)。此時，較佳的根據側面蝕刻的蝕刻速度決定開口部和閘極佈線之間的距離。藉由帶著側面蝕刻的第二蝕刻，在處理第一導電膜102形成的導電層(閘極電極層116)不生成角，或者在生成角的情況下也可以將導電層形成為使角縮小。
接著，使用第一抗蝕劑掩模112進行第一蝕刻。也就是，藉由蝕刻對第一絕緣膜104、半導體膜106、雜質半導體膜108及第二導電膜110進行構圖，以形成薄膜疊層體114(參照圖2B、圖5B、圖8B、圖11B、圖14B、圖17)。此時，較佳的至少使第一導電膜102的表面露出。將該蝕刻步驟稱為第一蝕刻。作為第一蝕刻採用乾蝕刻或濕蝕刻即可，但是，較佳的採用各向異性高的蝕刻法(物理蝕刻)進行第一蝕刻。藉由採用各向異性高的蝕刻法進行第一蝕刻，可以提高圖案的處理精度。注意，在採用乾蝕刻進行第一蝕刻的情況下，可以以一個步驟進行，但是在採用濕蝕刻進行第一蝕刻的情況下，較佳的以多個步驟進行第一蝕刻。這是因為如下緣故：每一種被蝕刻膜具有不同的蝕刻速度，因此不容易以一個步驟蝕刻所有的膜。
注意，例如採用三個階段的乾蝕刻進行第一蝕刻，即可。首先，在Cl2 氣體、CF4 氣體和O2 氣體的混合氣體中進行蝕刻。接著，只使用Cl2 氣體進行蝕刻。最後，只使用CHF3 氣體進行蝕刻，即可。
接著，使用第一抗蝕劑掩模112進行第二蝕刻。也就是，藉由蝕刻對第一導電膜102進行構圖來形成閘極電極層116(參照圖2C、圖5C、圖8C、圖11C、圖14C、圖18)。將該蝕刻步驟稱為第二蝕刻。
注意，閘極電極層116構成薄膜電晶體的閘極電極、閘極佈線、電容元件的一方電極、電容佈線及支撐部。在表示為閘極電極層116A的情況下，是指構成閘極佈線、薄膜電晶體的閘極電極的閘極電極層。在表示為閘極電極層116B或閘極電極層116D的情況下，是指構成支撐部的閘極電極層。在表示為閘極電極層116C的情況下，是指構成電容佈線和電容元件的一方電極的閘極電極層。而且，將它們總稱為閘極電極層116。
注意，如上所說明的抗蝕劑開口部113A至113J的位置不侷限於所圖示的位置。當藉由下面所說明的第二蝕刻形成閘極電極層116之際，可以在需要的位置或較佳的的位置上設置抗蝕劑開口部113A至113J。
以如下蝕刻條件進行第二蝕刻，即由第一導電膜102形成的閘極電極層116的側面形成在薄膜疊層體114的側面的內側。換言之，以閘極電極層116的側面與薄膜疊層體114的底面接觸地形成的方式進行蝕刻(以在圖17至圖21中的A-A'截面中閘極電極層116的寬度小於薄膜疊層體114的寬度的方式進行蝕刻)。再者，以對第二導電膜110的蝕刻速度小且對第一導電膜102的蝕刻速度大的條件進行蝕刻。換言之，以對第二導電膜110的第一導電膜102的蝕刻選擇比大的條件進行蝕刻。藉由以這種條件進行第二蝕刻，可以形成閘極電極層116。
注意，對於閘極電極層116的側面形狀沒有特別的限制。例如，也可以是錐形狀。閘極電極層116的側面形狀取決於用於第二蝕刻的藥液等的條件。
在此，“對第二導電膜110的蝕刻速度小且對第一導電膜102的蝕刻速度大的條件”或者“對第二導電膜110的第一導電膜102的蝕刻選擇比大的條件”是指滿足以下第一必要條件及第二必要條件的條件。
第一必要條件是指閘極電極層116殘留在所需要的部分的情況。需要閘極電極層116的部分是指圖18至圖21中的以虛線表示的區域。換言之，需要的是，在第二蝕刻之後，閘極電極層116以構成閘極佈線、電容佈線及支撐部的方式殘留。為了使閘極電極層116構成閘極佈線及電容佈線，需要不使這些佈線斷開地進行第二蝕刻。較佳的是，如圖2A至2C以及圖18所示，在離薄膜疊層體114的側面具有間隔d1 的內側形成閘極電極層116的側面。實施者可以根據佈局適當地設定間隔d1 ，即可。
第二必要條件是指由閘極電極層116構成的閘極佈線及電容佈線的寬度d3 和由源極電極及汲極電極層120A構成的源極佈線的最小寬度d2 適當的情況(參照圖21)。這是因為如下緣故：當藉由第二蝕刻，源極電極及汲極電極層120A被蝕刻時，源極佈線的最小寬度d2 縮小，並且源極佈線的電流密度成為過大，因此電特性降低。由此，以第一導電膜102的蝕刻速度不成為過大且第二導電膜110的蝕刻速度儘量小的條件進行第二蝕刻。
在此，考察不設置抗蝕劑開口部113A至113J的情況。在不設置抗蝕劑開口部113A至113J的情況下，不容易增大源極佈線的最小寬度d2 。這是因為如下緣故：在不設置抗蝕劑開口部113A至113J的情況下，源極佈線的最小寬度d2 取決於與源極佈線重疊的半導體層的最小寬度d4 ，並且為增大源極佈線的最小寬度d2 而需要增大半導體層的最小寬度d4 ，因此不容易使相鄰的閘極佈線和電容佈線絕緣。在此情況下，需要使半導體層的最小寬度d4 小於所述間隔d1 的大致兩倍。換言之，需要使間隔d1 大於半導體層的最小寬度d4 的大致一半。由此，對於可設計的佈局有限制。再者，用於第二蝕刻的藥液的蝕刻速度需要充分高，並且為了使相鄰的閘極佈線和電容佈線分離並確實地絕緣，對於可用於第二蝕刻的蝕刻氣體或藥液的種類等有限制。
於是，如上所說明，藉由在第一抗蝕劑掩模112中設置抗蝕劑開口部113A至113J，用於第二蝕刻的蝕刻氣體或藥液等的侵入路徑的數目增加，從而閘極電極層116可以獲得優良的形狀。再者，可以從更多的藥液中選擇用於蝕刻的藥液，並且也可以從更多的材料中選擇材料。
此外，在不設置抗蝕劑開口部113A至113J的情況下，如上所述，有時角形成在俯視圖中的閘極電極層116。這是因為第二蝕刻大致是各向同性的緣故。再者，有時因為角在相鄰的閘極佈線和電容佈線之間接觸，而相鄰的閘極佈線和電容佈線導通，這引起成品率的降低。但是，藉由如上所說明那樣地設置抗蝕劑開口部113A至113J，可以使相鄰的閘極佈線和電容佈線確實地絕緣，從而可以提高成品率。
另外，在可以不設置開口部而使相鄰的閘極佈線和電容佈線之間確實地絕緣的情況下，也有時因上述角存在而產生寄生電容，這引起信號的延遲等。如上所說明，藉由在第一抗蝕劑掩模112中設置抗蝕劑開口部113A至113J，可以消除角或縮小角。因此，可以抑制寄生電容的產生，並且可以製造特性優良的顯示裝置等。
注意，在閘極佈線和與該閘極佈線相鄰的電容佈線之間有至少一個將與源極佈線重疊的半導體層的寬度設定為最小寬度d4 的部分，即可。較佳的是，如圖21所示，將與閘極佈線相鄰的區域及與電容佈線相鄰的區域的半導體層的寬度設定為最小寬度d4 ，即可。
注意，與將重疊於源極佈線的半導體層的寬度設定為最小寬度d4 的部分同樣地，在抗蝕劑掩模112中的相鄰的閘極佈線和電容佈線之間設置一個抗蝕劑開口部，即可。不一定設置所有抗蝕劑開口部。例如，既可以只設置配置於與支撐部相鄰的位置上的抗蝕劑開口部，即抗蝕劑開口部113B、抗蝕劑開口部113C、抗蝕劑開口部113G及抗蝕劑開口部113H，又可以只設置配置於電容佈線和支撐部之間的抗蝕劑開口部113B和抗蝕劑開口部113G。
但是，發生如下問題：藉由設置抗蝕劑開口部113A至113J，所形成的源極佈線的寬度變窄。當佈線的截面積變窄時電流的通路也變窄，因此發熱量增大。當佈線的發熱量增大時，產生使用時的斷開等，而引起電子設備的故障。也就是，可靠性降低。
於是，較佳的不縮小源極佈線的截面積地設置抗蝕劑開口部。為了不縮小源極佈線的截面積地設置抗蝕劑開口部，在開口部的周圍將源極佈線擴大開口部的寬度，即可(參照圖22及圖23)。如圖22及圖23所示，藉由在開口部的周圍擴大源極佈線，可以不使源極佈線的寬度變窄地設置開口部。也就是，以設置在上層的佈線(在此為源極佈線)的截面積為一定的方式在該佈線的中間設置開口部來提高可靠性，從而是較佳的。
或者，也可以將形成源極佈線的第二導電膜110形成得厚來抑制發熱量。
注意，較佳的將由源極電極及汲極電極層形成的連接於像素電極層的部分的電極寬度設定為源極佈線的最小寬度d2 。
如上所說明，非常重要的是根據帶著側面蝕刻的條件進行第二蝕刻。這是因為如下緣故：藉由第二蝕刻帶著對於第一導電膜102的側面蝕刻，可以使相鄰的閘極佈線和電容佈線確實地絕緣(參照圖18)。
在此，側面蝕刻是指如下蝕刻，即不僅在被蝕刻膜的厚度方向(垂直於基板面的方向或垂直於底膜的面的方向)上之外，還在對厚度方向垂直的方向(平行於基板面的方向或平行於基底膜的面的方向)上削去被蝕刻膜。受到側面蝕刻的被蝕刻膜的端部被形成為根據對於被蝕刻膜的蝕刻氣體或用於蝕刻的藥液的蝕刻速度而成為各種形狀，但是在很多情況下被形成為使端部具有曲面。
注意，如圖18所示，較佳的將藉由第一蝕刻形成的薄膜疊層體114設計為在接觸於由閘極電極層116B及閘極電極層116D構成的支撐部的部分變細(參照圖18中的雙箭頭所示的部分)。
注意，如圖18所示的閘極電極層116B及閘極電極層116D用作支撐薄膜疊層體114的支撐部。藉由具有支撐部，可以防止形成在閘極電極層上方的閘極絕緣膜等的剝離。再者，藉由設置支撐部，可以防止利用第二蝕刻接觸於閘極電極層116地形成的空洞的區域多餘地擴大。注意，藉由設置支撐部，還可以防止薄膜疊層體114因自重破壞或破損，從而提高成品率，因此是較佳的。但是，本實施例模式不侷限於具有支撐部的方式，也可以不設置支撐部。圖24示出不具有支撐部的方式的俯視圖(對應於圖21)的一例。
注意，在圖24所示的情況下也可以與圖22及圖23所示的情況同樣在開口部中使佈線向外側擴大，並不使佈線的寬度變窄地形成抗蝕劑開口部。
如上所說明，較佳的採用濕蝕刻進行第二蝕刻。
在採用濕蝕刻進行第二蝕刻的情況下，使用鋁或鉬形成第一導電膜102，使用鈦或鎢形成第二導電膜110，並且將包含硝酸、醋酸及磷酸的藥液用於蝕刻液(蝕刻劑)，即可。或者，使用鉬形成第一導電膜102，使用鈦、鋁或鎢形成第二導電膜110，並且將包含過氧化氫溶液的藥液用於蝕刻液(蝕刻劑)，即可。
在採用濕蝕刻進行第二蝕刻的情況下，最較佳的是，形成在添加有釹的鋁上形成鉬的疊層膜作為第一導電膜102，形成鎢作為第二導電膜110，並且將包含2%的硝酸、10%的醋酸、72%的磷酸的藥液用於蝕刻。藉由使用具有這樣的組成的藥液，第一導電膜102被蝕刻而不蝕刻第二導電膜110。注意，添加到第一導電膜102的釹是為了實現鋁的低電阻化及防止小丘的產生而添加的。
接著，縮小第一抗蝕劑掩模1120例如，使第一抗蝕劑掩模112減薄。然後使第二導電膜110露出，並形成第二抗蝕劑掩模118。作為縮小第一抗蝕劑掩模112來形成第二抗蝕劑掩模118的方法，例如可以舉出使用氧電漿的灰化。但是，縮小第一抗蝕劑掩模112來形成第二抗蝕劑掩模118的方法不侷限於此。注意，在此說明了在第二蝕刻之後形成第二抗蝕劑掩模118的情況，但是本實施例模式不侷限於此，還可以在形成第二抗蝕劑掩模118之後進行第二蝕刻。
接著，使用第二抗蝕劑掩模118對薄膜疊層體114中的第二導電膜110進行蝕刻來形成源極電極及汲極電極層120(參照圖3A、圖6A、圖9A、圖12A、圖15A、圖19)。在此，選擇如下蝕刻條件，即不產生或不容易產生對於第二導電膜110以外的膜的非示意性的蝕刻及腐蝕。特別重要的是，以不產生或不容易產生對於閘極電極層116的非示意性的蝕刻及腐蝕的條件進行蝕刻。
注意，源極電極及汲極電極層120構成薄膜電晶體的源極電極或汲極電極、源極佈線、連接薄膜電晶體和像素電極的電極及電容元件的另一方電極。在表示為“源極電極及汲極電極層120A”或“源極電極及汲極電極層120C”的情況下，是指構成薄膜電晶體的源極電極及汲極電極的一方以及源極佈線的電極層。在表示為“源極電極及汲極電極層120B”的情況下，是指薄膜電晶體的源極電極及汲極電極的另一方以及連接薄膜電晶體和像素電極的電極的電極層。在表示為“源極電極及汲極電極層120D”的情況下，是指構成電容元件的另一方電極的電極層。而且，將它們總稱為“源極電極及汲極電極層120”。
注意，作為對於薄膜疊層體114中的第二導電膜110的蝕刻，可以採用濕蝕刻或乾蝕刻。
接著，對薄膜疊層體114中的雜質半導體膜108及半導體膜106的上部(背通道部)進行蝕刻來形成半導體層124、源區122A及汲區122B(參照圖3B、圖6B、圖9B、圖12B、圖15B、圖20)。在此，選擇如下蝕刻條件，即不產生或不容易產生對於雜質半導體膜108及半導體膜106以外的膜的非示意性的蝕刻及腐蝕。特別重要的是，以不產生或不容易產生對於閘極電極層116的非示意性的蝕刻及腐蝕的條件進行蝕刻。
注意，作為對於薄膜疊層體114中的雜質半導體膜108及半導體膜106的上部(背通道部)的蝕刻，可以採用乾蝕刻或濕蝕刻。
然後，去除第二抗蝕劑掩模118(參照3C、圖6C、圖9C、圖12C、圖15C)，以完成薄膜電晶體(參照圖3C)。如上所說明，可以使用一個光掩模(多級灰度掩模)製造薄膜電晶體。
注意，將參照圖3A及圖3B說明的步驟總稱為第三蝕刻。如上所說明，第三蝕刻既可以以多個階段進行，又可以以一個階段進行。
覆蓋如上所述那樣形成的薄膜電晶體地形成第二絕緣膜。此時，也可以只使用第一保護膜126形成第二絕緣膜，但是較佳的使用第一保護膜126和第二保護膜128形成(參照圖4A、圖7A、圖10A、圖13A、圖16A)。與第一絕緣膜104同樣地形成第一保護膜126，即可。
藉由其表面大致成為平坦的方法形成第二保護膜128。這是因為藉由使第二保護膜128的表面大致平坦，可以防止形成在第二保護膜128上的像素電極層132的破裂等的緣故。因此，在此的“大致平坦”是指能夠實現上述目的的程度即可，而並不被要求高平坦性。
注意，例如可以使用感光聚醯亞胺、丙烯或環氧樹脂等並藉由旋塗法等來形成第二保護膜128。但是，不侷限於這些材料或形成方法。
接著，在第二絕緣膜中形成第一開口部130及第二開口部131(參照圖4B、圖7B、圖10B、圖13B、圖16B)。將第一開口部130及第二開口部131形成為至少到達源極電極及汲極電極層的表面。第一開口部130及第二開口部131的形成方法不侷限於特定的方法，而實施者根據第一開口部130的直徑等適當地選擇，即可。例如，藉由採用光微影法進行乾蝕刻，可以形成第一開口部130及第二開口部131。
注意，當藉由光微影法形成開口部時，使用一個光掩模。
接著，在第二絕緣膜上形成像素電極層132(參照圖4C、圖7C、圖10C、圖13C、圖16C、圖21)。將像素電極層132形成為藉由開口部連接到源極電極及汲極電極層120。具體而言，將像素電極層132形成為藉由第一開口部130連接到源極電極及汲極電極層120B，藉由第二開口部131連接到源極電極及汲極電極層120D。像素電極層132較佳的使用具有透光性的導電材料形成。在此，作為具有透光性的導電材料，可以舉出氧化銦錫(下面，稱為ITO)、包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦鋅或添加有氧化矽的氧化銦錫等。藉由濺射法或CVD法等形成具有透光性的導電材料的膜，即可，但是不侷限於特定的方法。此外，像素電極層132也可以採用單層或層疊多個膜而成的疊層膜。
注意，在本實施例模式中，只對於像素電極層132使用具有透光性的導電材料，但是本實施例模式不侷限於此。作為第一導電膜102及第二導電膜110的材料，也可以使用具有透光性的導電材料。
注意，當藉由光微影法形成像素電極層132時，使用一個光掩模。
如上所說明，根據本實施例模式的主動矩陣基板的製造(所謂的陣列步驟)結束。如本實施例模式所說明，藉由利用側面蝕刻形成閘極電極層，而且使用多級灰度掩模形成源極電極及汲極電極層，可以形成使用一個掩模製造薄膜電晶體。
如上所述那樣製造的薄膜電晶體包括：閘極電極層上的閘極絕緣膜；所述閘極絕緣膜上的半導體層；具有所述半導體層上的源區及汲區的雜質半導體層；所述源區及汲區上的源極電極及汲極電極；以及接觸於所述閘極電極層的側面的空洞(參照圖4C)。這種薄膜電晶體包括接觸於閘極電極層的側面的空洞，所以閘極電極層端部的洩漏電流小。
在此，參照圖25至27C說明藉由上述步驟製造的主動矩陣基板的端子連接部。
圖25至27C示出藉由上述步驟製造的主動矩陣基板中的閘極佈線一側的端子連接部及源極佈線一側的端子連接部的俯視圖及截面圖。
圖25示出在閘極佈線一側的端子連接部及源極佈線一側的端子連接部中的從像素部延伸的閘極佈線及源極佈線的俯視圖。
圖26示出沿著圖25的X-X'的截面圖。也就是，圖26示出閘極佈線一側的端子連接部中的截面圖。在圖26中，只有閘極電極層116露出。端子部連接到該閘極電極層116露出的區域。
圖27A至27C示出源極佈線一側的端子連接部中的截面圖。在圖27A至27C的Y-Y'中，閘極電極層116和源極電極及汲極電極層120隔著像素電極層132連接。圖27A至27C示出閘極電極層116和源極電極及汲極電極層120的各種連接方式。至於所公開的顯示裝置的發明中的端子連接部，可以採用這些連接方式中的任何一種或圖27A至27C所示的方式之外的連接方式。藉由使源極電極及汲極電極層120連接到閘極電極層116，可以使端子的連接部的高度成為大致相等。
注意，對於圖27A至27C所示的開口部的數目沒有特別的限制，既可以對於一個端子設置一個開口部，又可以對於一個端子設置多個開口部。藉由對於一個端子設置多個開口部，即使因為形成開口部的蝕刻步驟不充分等的理由而不獲得優質的開口部，也可以利用其他開口部實現電連接。再者，當順利地形成所有開口部時，也可以擴大接觸面積，因此可以降低接觸電阻，所以是較佳的。
在圖27A中，藉由蝕刻等去除第一保護膜126及第二保護膜128的端部，使閘極電極層116和源極電極及汲極電極層120露出，並且藉由在該露出的區域中形成像素電極層132，實現電連接。圖27A相當於沿著圖25的Y-Y'的截面圖。
注意，可以在形成第一開口部130及第二開口部131的同時，形成閘極電極層116和源極電極及汲極電極層120露出的區域。
在圖27B中，在第一保護膜126及第二保護膜128中設置第三開口部160A，並且藉由蝕刻等去除第一保護膜126及第二保護膜128的端部，使閘極電極層116和源極電極及汲極電極層120露出。藉由在該露出的區域中形成像素電極層132，實現電連接。
注意，可以在形成第一開口部130及第二開口部131的同時，形成第三開口部160A及閘極電極層116露出的區域。
在圖27C中，藉由在第一保護膜126及第二保護膜128中設置第三開口部160B及第四開口部161，使閘極電極層116和源極電極及汲極電極層120露出，並且藉由在該露出的區域中形成像素電極層132，實現電連接。在此，與圖27A及27B同樣地藉由蝕刻等去除第一保護膜126及第二保護膜128的端部，並且將該區域用作端子的連接部。
注意，可以在形成第一開口部130及第二開口部131的同時，形成第三開口部160B及第四開口部161和閘極電極層116露出的區域。
注意，開口部的數目並不侷限於圖27A至27C所示的開口部的數目，不僅可以對於一個端子設置一個開口部，而且也可以對於一個端子設置多個開口部。藉由對於一個端子設置多個開口部，即使因形成開口部的蝕刻步驟不充分等的理由而不形成優良的開口部，也可以利用其他開口部實現電連接。再者，由於即使所有的開口部順利地形成，也可以獲得大的接觸面積，因此可以降低接觸電阻，從而是較佳的。
接著，說明使用藉由上述步驟製造的顯示裝置的主動矩陣基板製造液晶顯示裝置的方法，即單元步驟及模組步驟。但是，根據本實施例模式的顯示裝置的製造方法中的單元步驟及模組步驟不侷限於下面的說明。
在單元步驟中，貼合藉由上述步驟製造的主動矩陣基板和與此相對的基板(以下，稱為相對基板)並注入液晶。首先，下面對於相對基板的製造方法進行簡單的說明。注意，在沒有特別的說明時，形成在相對基板上的膜可以是單層或疊層。
首先，在基板上形成遮光層，在遮光層上形成紅色、綠色、藍色中任一種的彩色濾光片層，在其上選擇性地形成像素電極層，並且在像素電極層上形成肋材(rib)。
作為遮光層，選擇性地形成具有遮光性的材料的膜。作為具有遮光性的材料，例如可以使用包含黑色樹脂(碳黑)的有機樹脂。或者，也可以使用以鉻為主要成分的材料膜的疊層膜。以鉻為主要成分的材料膜是指鉻、氧化鉻或氮化鉻。用於遮光層的材料只要是具有遮光性的材料，就沒有特別的限制。藉由採用光微影法等選擇性地形成具有遮光性的材料的膜。
使用一種有機樹脂膜選擇性地形成彩色濾光片層，即可。在該有機樹脂膜中當從背光燈照射白色光時，只能夠使紅色、綠色，藍色中任一種光透過。藉由當形成時分別塗敷，可以選擇性地形成彩色濾光片層。作為彩色濾光片的排列，採用條形排列、三角排列或正方排列，即可。
相對基板的像素電極層可以與主動矩陣基板所具有的像素電極層132同樣地形成。但是，因為不需要選擇性地形成，所以形成在相對基板的整個表面上，即可。
形成在像素電極上的肋材是為擴大視角而形成的受到圖案形成的有機樹脂膜。注意，在並沒有需要時，也可以不形成肋材。
注意，作為相對基板的製造方法，還可以考慮到其他各種方式。例如，也可以在形成彩色濾光片層之後，在形成像素電極層之前形成外敷層。藉由形成外敷層，可以提高像素電極的被形成面的平坦性，從而提高成品率。此外，可以防止包括在彩色濾光片層中的材料的一部分侵入到液晶材料中。作為外敷層，使用以丙烯樹脂或環氧樹脂為基礎的熱固性材料。
此外，也可以在形成肋材之前或後形成支柱間隔物(柱狀間隔物)作為間隔物。支柱間隔物是指為了將主動矩陣基板和相對基板之間的間隙保持為一定而以一定間隔形成在相對基板上的結構物。在使用珠狀間隔物(球狀間隔物)的情況下，也可以不形成支柱間隔物。
接著，將取向膜形成在主動矩陣基板及相對基板上。例如，藉由如下步驟形成取向膜，即將聚醯亞胺樹脂等溶化在有機溶劑中，藉由印刷法或旋塗法等塗敷它，並在去除有機溶劑之後對基板進行焙燒。所形成的取向膜的厚度一般為50nm以上且100nm以下左右。對取向膜進行研磨處理以使液晶分子具有某一定的預傾角而取向。例如，藉由使用毛長的布如天鵝絨等擦取向膜，來進行研磨處理。
接著，使用密封材料貼合主動矩陣基板和相對基板。當在相對基板不設置有支柱間隔物時，較佳的將珠狀間隔物分散在所希望的區域中並貼合。
接著，將液晶材料注入到貼合了的主動矩陣基板和相對基板之間。在注入液晶材料之後，使用紫外線固性樹脂等密封注入口。或者，也可以在將液晶材料滴落於主動基板或相對基板上之後，貼合這些基板。
接著，將偏振片貼附到貼合主動矩陣基板和相對基板的液晶單元的雙面而結束單元步驟。
接著，作為模組步驟，將FPC(撓性印刷電路)連接到端子部的輸入端子(圖27A至27C中的閘極電極層116露出的區域)。在FPC中在如聚醯亞胺等的有機樹脂薄膜上形成有由導電膜構成的佈線，並且FPC隔著各向異性導電膠(下面，稱為ACP)連接到輸入端子。ACP由用作粘合劑的膠和鍍金等的直徑為幾十μm至幾百μm的具有導電表面的粒子構成。藉由混入在膠中的粒子接觸於輸入端子上的導電層和連接到形成在FPC中的佈線的端子上的導電層，實現電連接。注意，也可以在FPC的連接之後將偏振片貼附到主動矩陣基板和相對基板上。如上所述，可以製造用於顯示裝置的液晶面板。
如上所述，可以使用三個光掩模製造用於顯示裝置的具有像素電晶體的主動矩陣基板。
因此，可以大幅度地縮減薄膜電晶體及顯示裝置的製造步驟數目。具體地，可以如上所說明那樣地使用一個光掩模(多級灰度掩模)製造薄膜電晶體。此外，可以使用三個光掩模製造具有像素電晶體的主動矩陣基板。由此，所使用的光掩模的數目減少，從而可以大幅度地縮減薄膜電晶體及顯示裝置的製造步驟數目。
可以不經過複雜步驟如背面曝光、抗蝕劑軟熔及剝離法等而大幅度地縮減薄膜電晶體的製造步驟數目。因此，可以不經過複雜步驟而大幅度地縮減顯示裝置的製造步驟數目。由此，可以大幅度地縮減顯示裝置的製造步驟數目而不降低成品率。
此外，可以維持薄膜電晶體的電特性並大幅度地縮減薄膜電晶體的製造步驟。
再者，藉由上述效果，可以大幅度地縮減製造成本。
此外，藉由如上所說明那樣設置開口部，可以擴大第二蝕刻中用於蝕刻的藥液或氣體接觸於被蝕刻的膜的面積。由此，可以提高第二蝕刻的控制性，並製造其寄生電容與不設置開口部的情況相比小的薄膜電晶體。另外，可以防止由閘極電極層形成的相鄰的佈線之間的絕緣不良，並高成品率地製造薄膜電晶體。
此外，藉由擴大第二蝕刻中用於蝕刻的藥液或氣體接觸於被蝕刻的膜的面積，在有製造步驟中產生的殘渣等存在於被蝕刻面而阻礙蝕刻的憂慮時也可以進行優良的蝕刻。
再者，藉由具有開口部，佈局不受到第二蝕刻中的側面蝕刻量的限制。因此，可以大幅度地縮減薄膜電晶體及顯示裝置的製造步驟數目而不降低佈局的自由度。
再者，藉由在開口部擴大佈線，可以防止發熱量的增大，從而可以提高可靠性。
再者，藉由上述效果，可以大幅度地縮減製造成本。
注意，所公開的發明不侷限於上述像素結構而可以應用於各種液晶顯示裝置。
[實施例模式2]
在本實施例模式中，對於所公開的發明之一的薄膜電晶體的製造方法及顯示裝置的製造方法進行說明，其是與實施例模式1不同的製造方法。具體而言，參照圖29A至圖33說明以不使用多級灰度掩模的方式與實施例模式1同樣地製造薄膜電晶體的方法。
注意，圖29A至29C對應於實施例模式1中的圖2A至2C及圖3A至3C。圖30A至30C對應於實施例模式1中的圖11A至11C及圖12A至12C。圖31、圖32及圖33對應於實施例模式1中的圖17、圖18及圖19。此外，沿著圖31至圖33所示的A-A'的截面圖相當於圖29A至29C，而沿著圖31至圖33所示的D-D'的截面圖相當於圖30A至30C。
首先，與實施例模式1同樣，在基板100上形成第一導電膜102、第一絕緣膜104、半導體膜106、雜質半導體膜108及第二導電膜110(圖29A及圖30A)。可用於它們的材料及可應用於它們的形成的方法與實施例模式1同樣。注意，當在由半導體膜106形成的半導體層的一部分中藉由摻雜等設置可實現與源極電極及汲極電極層的歐姆接觸的區域等時，不需要設置雜質半導體膜108。
接著，在第二導電膜110上形成第一抗蝕劑掩模170(參照圖29A及圖30A)。第一抗蝕劑掩模170與實施例模式1中的第一抗蝕劑掩模112不同，並且它被形成為使整個面具有大致相同的厚度。也就是，可以不使用多級灰度掩模地形成第一抗蝕劑掩模170。
第一抗蝕劑掩模170與實施例模式1中的第一抗蝕劑掩模112同樣地具有抗蝕劑開口部172。至於設置第一抗蝕劑掩模170所具有的抗蝕劑開口部172A至172J的位置等，因與實施例模式1所說明的抗蝕劑開口部113A至113J同樣而省略。
接著，使用第一抗蝕劑掩模170進行第一蝕刻。也就是，藉由蝕刻對第一導電膜102、第一絕緣膜104、半導體膜106、雜質半導體膜108及第二導電膜110進行構圖，從而在第一導電膜102上形成薄膜疊層體114(參照圖29B)。注意，在本實施例模式中，也可以在基板100和第一導電膜102之間設置作為底膜的絕緣膜。
接著，藉由與實施例模式1同樣地進行第二蝕刻，形成閘極電極層116(參照圖29C、圖30C及圖32)。
在此，第二蝕刻的條件與實施例模式1中的第二蝕刻同樣。
接著，在薄膜疊層體114上形成第二抗蝕劑掩模171，並使用第二抗蝕劑掩模171形成源極電極及汲極電極層120(參照圖29D、圖30D、圖33)。蝕刻條件等與實施例模式1同樣。後面的步驟與實施例模式1同樣。
注意，在此說明了在第二蝕刻之後形成第二抗蝕劑掩模171的情況，但是本發明不侷限於此，也可以在形成第二抗蝕劑掩模171之後進行第二蝕刻。
如本實施例模式所說明，可以不使用多級灰度掩模地製造薄膜電晶體。但是，所使用的掩模數目比實施例模式1多一個。
注意，根據本實施例模式的薄膜電晶體及顯示裝置的製造方法，除了上述點之外與實施例模式1同樣。因此，勿須置言，發揮與根據實施例模式1的薄膜電晶體及顯示裝置的製造方法同樣的效果，但是所使用的掩模數目增加一個。換言之，根據本實施例模式，可以使用兩個光掩模製造薄膜電晶體。此外，可以使用四個光掩模製造具有像素電晶體的主動矩陣基板。由此，與不使用多級灰度掩模的現有技術相比，所使用的光掩模的數目減少，從而可以大幅度地減少薄膜電晶體及顯示裝置的製造步驟數目。再者，可以高成品率地製造並將成本抑制為低。
[實施例模式3]
在本實施例模式中，參照圖34至圖42C以及圖46A至46C說明製造薄膜電晶體及將該薄膜電晶體配置為矩陣狀的EL顯示裝置的方法的一例。
作為將薄膜晶體管用作開關元件的EL顯示裝置(主動型EL顯示裝置)的像素電路，考慮到各種各樣的電路。在本實施例模式中，圖34示出簡單的像素電路的一例，並且對於應用該像素電路的像素結構的製造方法進行說明。但是，所公開的EL顯示裝置的像素電路不侷限於圖34所示的結構。
在圖34所示的EL顯示裝置的像素結構中，像素191包括第一電晶體181、第二電晶體182、第三電晶體183、電容元件184及發光元件185。第一至第三電晶體是n型電晶體。第一電晶體181的閘極電極連接到閘極佈線186，源極電極及汲極電極的一方(為第一電極)連接到源極佈線188，源極電極及汲極電極的另一方(為第二電極)連接到第二電晶體182的閘極電極及電容元件184的一方電極(為第一電極)。電容元件184的另一方電極(為第二電極)連接到第二電晶體182的源極電極及汲極電極的一方(為第一電極)、第三電晶體183的源極電極及汲極電極的一方(為第一電極)及發光元件185的一方電極(為第一電極)。第二電晶體182的源極電極及汲極電極的另一方(為第二電極)連接到第二電源線189。第三電晶體183的源極電極及汲極電極的另一方(為第二電極)連接到第一電源線187，閘極電極連接到閘極佈線186。發光元件185的另一方電極(為第二電極)連接到共同電極190。注意，第一電源線187的電位和第二電源線189的電位互不相同。
對於像素191的工作進行說明。當第三電晶體183根據閘極佈線186的信號導通時，第二電晶體182的第一電極、發光元件185的第一電極及電容元件184的第二電極的電位相等於第一電源線187的電位(V187 )。在此，由於第一電源線187的電位(V187 )為恒定的，所以第二電晶體182的第一電極等的電位為恒定的(V187 )。
當第一電晶體181被閘極佈線186的信號選擇而導通時，來自源極佈線188的信號的電位(V188 )藉由第一電晶體181輸入到第二電晶體182的閘極電極。此時，若是第二電源線189的電位(V189 )高於第一電源線187的電位(V187 )，則Vgs =V188 -V187 。而且，若是Vgs 大於第二電晶體182的臨界值電壓，則第二電晶體182導通。
因此，當使第二電晶體182工作在線性區中之際，藉由改變源極佈線188的電位(V188 )(例如為二進位值)，可以控制第二電晶體182的導通和截止。也就是，可以控制是否對發光元件185所包括的EL層施加電壓。
此外，當使第二電晶體182工作在飽和區中之際，藉由改變源極佈線188的電位(V188 )，可以控制流過在發光元件185中的電流量。
當如上所述那樣地使第二電晶體182工作在線性區中之際，可以控制是否對發光元件185施加電壓，並還可以控制發光元件185的發光狀態和不發光狀態。這種驅動方法例如可以用於數位時間灰度級驅動。數字時間灰度級驅動是一種驅動方法，其中將一個框分割為多個子框，並且在各子框中控制發光元件185的發光狀態和不發光狀態。此外，當使第二電晶體182工作在飽和區中之際，可以控制流過在發光元件185中的電流量，並還可以調整發光元件185的亮度。圖46是沿著圖39所示的B-B'的截面圖。
接著，下面對於應用圖34所示的像素電路的像素結構和其製造方法進行說明。
注意，圖35至圖39示出根據本實施例模式的薄膜電晶體的俯視圖，圖39是直到形成像素電極的完成圖。圖40A至圖42C是沿著圖35至圖39所示的A-A'的截面圖。
首先，在基板200上形成第一導電膜202、第一絕緣膜204、半導體膜206、雜質半導體膜208及第二導電膜210(參照圖40A)。注意，在本實施例模式中，也可以在基板200和第一導電膜202之間設置作為底膜的絕緣膜。
注意，作為基板200，可以使用與實施例模式1中的基板100同樣的基板。可以使用與實施例模式1中的第一導電膜102同樣的材料及方法形成第一導電膜202。可以使用與實施例模式1中的第一絕緣膜104同樣的材料及方法形成第一絕緣膜204。
半導體膜206較佳的使用結晶半導體膜和非晶半導體膜的疊層膜。作為結晶半導體膜，可以舉出多晶半導體膜或微晶半導體膜等。
多晶半導體膜是指由晶粒構成且在該晶粒之間包括多個晶界的半導體膜。多晶半導體膜例如藉由熱晶化法或雷射晶化法形成。在此，熱晶化法是指一種晶化法，其中在基板上形成非晶半導體膜，並加熱該基板來使該非晶半導體晶化。此外，雷射晶化法是指一種晶化法，其中在基板上形成非晶半導體膜，並對該非晶半導體膜照射雷射來使非晶半導體晶化。或者，也可以採用添加鎳等的晶化促進元素進行晶化的晶化法。在添加晶化促進元素進行晶化的情況下，較佳的對該半導體膜照射雷射。
多晶半導體被分類為如下兩種：以玻璃基板不產生應變的程度的溫度和時間進行晶化的LTPS(低溫多晶矽)；以及以更高溫進行晶化的HTPS(高溫多晶矽)。
微晶半導體膜是指包括其粒徑大致為2nm以上且100nm以下的晶粒的半導體膜，包括其整個面只由晶粒構成的半導體膜或在晶粒之間夾著非晶半導體的半導體膜。作為微晶半導體膜的形成方法，採用如下方法等，即可：形成晶核並使它成長的方法；形成非晶半導體膜並接觸於該非晶半導體膜地形成絕緣膜和金屬膜，並且利用藉由對該金屬膜照射雷射產生在其中的熱來使非晶半導體晶化的方法。但是，不包括對非晶半導體膜利用熱晶化法或雷射晶化法形成的結晶半導體膜。
當例如將在結晶半導體膜上層疊非晶半導體膜形成的疊層膜用作半導體膜206時，可以使EL顯示裝置的像素電路所具有的電晶體高速工作。在此，作為結晶半導體膜，可以應用多晶半導體(包括LTPS及HTPS)膜或微晶半導體膜。
注意，藉由在結晶半導體膜上具有非晶半導體膜，可以防止微晶半導體膜表面的氧化。此外，可以提高耐壓性並降低截止電流。
但是，在EL顯示裝置的像素電路正常地工作的情況下，對於半導體膜206的結晶性沒有特別的限制。
雜質半導體膜208是包含賦予一種導電性的雜質元素的半導體膜，並且它由添加有賦予一種導電性的雜質元素的半導體材料形成用氣體等形成。由於在本實施例模式中設置n型薄膜電晶體，因此例如使用由包含磷化氫(化學式：PH3 )的矽烷氣體形成的包含磷的矽膜設置雜質半導體膜208，即可。但是，與第一導電膜202等同樣地需要耐熱性，並還需要選擇在後面步驟中不受到非示意性的蝕刻或腐蝕的材料。在這種條件下，雜質半導體膜208不侷限於特定的材料。注意，對於雜質半導體膜208的結晶性也沒有特別的限制。此外，當在使用半導體膜206形成的半導體層的一部分中藉由摻雜等設置能夠實現歐姆接觸的區域等時，不需要設置雜質半導體膜208。
在本實施例模式中製造n型薄膜電晶體，所以也可以使用作為要添加的賦予一種導電性的雜質元素的砷等，並且用於雜質半導體膜208的形成的矽烷氣體包含所希望的濃度的砷化氫(化學式：AsH3 )，即可。
注意，例如可以藉由CVD法(包括熱CVD法或電漿CVD法等)等形成雜質半導體膜208。但是，不侷限於特定的方法。
可以使用與實施例模式1中的第二導電膜110同樣的材料及方法形成第二導電膜210，並且使用與第一導電膜202不同的材料形成第二導電膜210。
接著，在第二導電膜210上形成第一抗蝕劑掩模212(參照圖40A)。在此，第一抗蝕劑掩模212較佳的是具有凹部或凸部的抗蝕劑掩模。可以換言之，由厚度不同的多個區域(在此為兩個區域)構成的抗蝕劑掩模。在第一抗蝕劑掩模212中，將厚的區域稱為第一抗蝕劑掩模212的凸部，而將薄的區域稱為第一抗蝕劑掩模212的凹部。但是，本實施例模式不侷限於此而還可以使用沒有凹部或凸部的抗蝕劑掩模。
在第一抗蝕劑掩模212中，在形成源極電極及汲極電極層的區域中形成有凸部，並且在沒主動電極及汲極電極層且半導體層露出而被形成的區域中形成有凹部。
可以使用實施例模式1所說明的多級灰度掩模形成第一抗蝕劑掩模212。但是，也可以不一定使用多級灰度掩模。
此外，第一抗蝕劑掩模212與實施例模式1中的第一抗蝕劑掩模112同樣地包括抗蝕劑開口部213A至213L(參照圖35)。
在此，在使用處理第一導電膜202形成的導電層(閘極電極層216)設置的相鄰的佈線之間設置至少一個抗蝕劑開口部，即可。藉由第一抗蝕劑掩模212在與源極佈線重疊的區域中具有抗蝕劑開口部，可以採用第一蝕刻在薄膜疊層體214中形成開口部。注意，將設置在薄膜疊層體214中的開口部形成為到達第一導電膜202。藉由薄膜疊層體214具有開口部，可以提高後面要說明的第二蝕刻的控制性。此外，第一抗蝕劑掩模212在與源極佈線重疊的區域的相鄰的閘極佈線和電容佈線之間具有至少一個開口部，從而可以採用後面要說明的第二蝕刻提高相鄰的閘極佈線和電容佈線的絕緣的確實性。
但是，較佳的在使用處理第一導電膜202形成的導電層(閘極電極層216)設置的佈線和源極佈線的交叉部的夾住閘極佈線的位置中設置抗蝕劑開口部(參照圖36至圖39)。此時，較佳的根據側面蝕刻的蝕刻速度決定開口部和閘極佈線之間的距離。注意，藉由帶著側面蝕刻的第二蝕刻，在處理第一導電膜202形成的導電層(閘極電極層216)中不生成角，或者在生成角的情況下也可以將導電層形成為使角縮小。
接著，使用第一抗蝕劑掩模212進行第一蝕刻。也就是，藉由蝕刻對第一絕緣膜204、半導體膜206、雜質半導體膜208及第二導電膜210進行構圖，形成薄膜疊層體214(參照圖35及圖40B)。此時，較佳的至少使第一導電膜202的表面露出。將該蝕刻步驟稱為第一蝕刻。作為第一蝕刻，採用乾蝕刻及濕蝕刻的任何一種即可。注意，在採用乾蝕刻進行第一蝕刻的情況下，可以以一個步驟進行，但是在採用濕蝕刻進行第一蝕刻的情況下，較佳的以多個步驟進行第一蝕刻。這是因為如下緣故：每一種被蝕刻膜具有不同的蝕刻速度，因此不容易以一個步驟進行蝕刻。
接著，使用第一抗蝕劑掩模212進行第二蝕刻。也就是，藉由蝕刻對第一導電膜202進行構圖來形成閘極電極層216(參照圖36及圖40C)。
注意，閘極電極層216構成薄膜電晶體的閘極電極、閘極佈線、電容元件的一方電極、第一電源線及支撐部。在表示為閘極電極層216A的情況下，是指構成閘極佈線、第一電晶體181的閘極電極及第三電晶體183的閘極電極的電極層。在表示為閘極電極層216B的情況下，是指構成第二電晶體182的閘極電極及電容元件184的一方電極的電極層。在表示為閘極電極層216C的情況下，是指構成支撐部的電極層。在表示為閘極電極層216D的情況下，是指構成電源線的電極層。在表示為閘極電極層216D的情況下，是指構成第一電源線187的電極層。而且，將它們總稱為閘極電極層216。
以如下蝕刻條件進行第二蝕刻，即由第一導電膜202形成的閘極電極層216的側面形成在薄膜疊層體214的側面的內側。換言之，以閘極電極層216的側面與薄膜疊層體214的底面接觸地形成的方式進行蝕刻(以在A-A'截面中閘極電極層216的寬度小於薄膜疊層體214的寬度的方式進行蝕刻)。再者，以對於第二導電膜210的蝕刻速度小且對於第一導電膜202的蝕刻速度大的條件進行蝕刻。換言之，以對於第二導電膜210的第一導電膜202的蝕刻選擇比大的條件進行蝕刻。藉由以這種條件進行第二蝕刻，可以形成閘極電極層216。
注意，對於閘極電極層216的側面形狀沒有特別的限制。例如，也可以是錐形狀。閘極電極層216的側面形狀取決於用於第二蝕刻的藥液等的條件。
在此，“對於第二導電膜210的蝕刻速度小且對於第一導電膜202的蝕刻速度大的條件”或者“對於第二導電膜210的第一導電膜202的蝕刻選擇比大的條件”是指滿足以下第一必要條件及第二必要條件的條件。
第一必要條件是指閘極電極層216殘留在所需要的部分的情況。需要閘極電極層216的部分是指圖36至圖39中的以虛線表示的區域。換言之，需要的是，在第二蝕刻之後，閘極電極層216以構成閘極佈線、電晶體所具有的閘極電極及電容元件所具有的一個電極的方式殘留。為了使閘極電極層構成閘極佈線及第一電源線，需要這些佈線不斷開地進行第二蝕刻。較佳的是，如圖36及圖40C所示，在離薄膜疊層體214的側面具有間隔d1 的內側形成閘極電極層216的側面。實施者可以根據佈局適當地設定間隔d1 ，即可。
第二必要條件是指由閘極電極層216構成的閘極佈線及第一電源線的最小寬度d3 和由源極電極及汲極電極層220構成的源極佈線的最小寬度d2 適當的情況(參照圖39)。這是因為如下緣故：當藉由第二蝕刻，源極電極及汲極電極層220被蝕刻時，源極佈線的最小寬度d2 縮小，並且源極佈線的電流密度成為過大，因此電特性降低。由此，以第一導電膜202的蝕刻速度不成為過大且第二導電膜210的蝕刻速度儘量小的條件進行第二蝕刻。
在此，考察不設置抗蝕劑開口部213A至213L的情況。在不設置抗蝕劑開口部213A至213L的情況下，不容易增大源極佈線的最小寬度d2 。這是因為如下緣故：在不設置抗蝕劑開口部213A至213L的情況下，源極佈線的最小寬度d2 取決於與源極佈線重疊的半導體層的最小寬度d4 ，並且為了增大源極佈線的最小寬度d2 而需要增大半導體層的最小寬度d4 ，由此不容易使相鄰的閘極佈線和電源線絕緣。在此情況下，需要使半導體層的最小寬度d4 小於所述間隔d1 的大致兩倍。換言之，必須使間隔d1 大於半導體層的最小寬度d4 的大致一半。由此，對於可設計的佈局有限制。再者，用於第二蝕刻的藥液的蝕刻速度需要充分高，並且為了使相鄰的閘極佈線和第一電源線分離並確實地絕緣，可用於第二蝕刻的蝕刻氣體或藥液的種類等受到限制。
於是，如上所說明，藉由在第一抗蝕劑掩模212中設置抗蝕劑開口部213A至213L，用於第二蝕刻的蝕刻氣體或藥液等的侵入路徑的數目增加，從而閘極電極層216可以獲得優良的形狀。再者，可以從更多的藥液中選擇用於蝕刻的藥液，並且也可以從更多的材料中選擇材料。
此外，在不設置抗蝕劑開口部213A至213L的情況下，如上所述，有時角形成在俯視圖中的閘極電極層216。這是因為第二蝕刻大是致各向同性的緣故。再者，有時因為角在相鄰的閘極佈線和第一電源線之間接觸，而相鄰的閘極佈線和第一電源線導通，這引起成品率的降低。但是，藉由如上所說明那樣地設置抗蝕劑開口部213A至213L，可以使相鄰的閘極佈線和第一電源線確實地絕緣，從而可以提高成品率。
另外，在可以不設置開口部而使相鄰的閘極佈線和第一電源線之間確實地絕緣的情況下，也有時因上述角存在而產生寄生電容並引起信號的延遲等。如上所說明，藉由在第一抗蝕劑掩模212中設置開口部213A至213L，可以消除角或縮小角。因此，可以抑制寄生電容的產生，並且可以製造特性優良的顯示裝置等。
注意，在閘極佈線和與該閘極佈線相鄰的第一電源線之間有至少一個將與源極佈線重疊的半導體層的寬度設定為最小寬度d4 的部分，即可。較佳的是，如圖39所示，將與閘極佈線相鄰的區域及與第一電源線相鄰的區域的半導體層的寬度設定為最小寬度d4 ，即可。
注意，與將重疊於源極佈線的半導體層的寬度設定為最小寬度d4 的部分同樣地，在第一抗蝕劑掩模212中的相鄰的閘極佈線和電容佈線之間設置一個抗蝕劑開口部，即可。不一定設置所有抗蝕劑開口部。
但是，發生如下問題：藉由設置抗蝕劑開口部213A至213L，所形成的源極佈線的寬度變窄。當佈線的截面積變窄時電流的通路也變窄，因此發熱量增大。當佈線的發熱量增大時，產生使用時的斷開等並引起電子設備的故障。也就是，可靠性降低。
於是，與實施例模式1同樣地，較佳的不縮小源極佈線的截面積地設置抗蝕劑開口部。為了不縮小源極佈線的截面積地設置抗蝕劑開口部，在開口部的周圍將源極佈線擴大開口部的寬度，即可(未圖示)。藉由在開口部的周圍擴大源極佈線，可以不使源極佈線的寬度變窄地設置開口部。
或者，也可以將形成源極佈線的第二導電膜210形成得厚來抑制發熱量。
注意，較佳的將由源極電極及汲極電極層形成的連接於像素電極層的部分的電極的寬度設定為源極佈線的最小寬度d2 。
如上所說明，非常重要的是根據帶著側面蝕刻的條件進行第二蝕刻。這是因為如下緣故：藉由第二蝕刻帶著對於第一導電膜202的側面蝕刻，可以形成圖案，以不僅實現所希望的由閘極電極層216構成的相鄰的閘極佈線之間的連接，而且實現所希望的像素電路中的元件的連接。
在此，因為第二蝕刻是帶著側面蝕刻的蝕刻，所以大致各向同性地進行蝕刻。如上所說明，藉由採用第一蝕刻至少使第一導電膜202的表面露出，並採用第二蝕刻形成閘極電極層216，可以使所述間隔d1 小於第一導電膜202的厚度。也就是，可以與第一導電膜202的厚度無關地設計所述間隔d1 ，從而像素結構的佈局設計的自由度提高。
在此，側面蝕刻是指如下蝕刻，即不僅在被蝕刻膜的厚度方向(垂直於基板面的方向或垂直於底膜的面的方向)上之外，還在對厚度方向垂直的方向(平行於基板面的方向或平行於底膜的面的方向)上削去被蝕刻膜。受到側面蝕刻的被蝕刻膜的端部被形成為根據對於被蝕刻膜的蝕刻氣體或用於蝕刻的藥液的蝕刻速度而成為各種形狀，但是在很多情況下被形成為使端部具有曲面。
注意，圖36所示的閘極電極層216C用作支撐薄膜疊層體214的支撐部。藉由具有支撐部，可以防止形成在閘極電極層上方的閘極絕緣膜等的剝離。再者，藉由設置支撐部，可以防止利用第二蝕刻接觸於閘極電極層216地形成的空洞的區域多餘地擴大。注意，藉由設置支撐部，還可以防止薄膜疊層體214因自重破壞或破損並提高成品率，因此是較佳的。但是，本發明不侷限於具有支撐部的方式而還可以不設置支撐部。
如上所說明，較佳的採用濕蝕刻進行第二蝕刻。
在採用濕蝕刻進行第二蝕刻的情況下，形成鋁或鉬作為第一導電膜202，形成鈦或鎢作為第二導電膜210，並且將包含硝酸、醋酸及磷酸的藥液用於蝕刻，即可。或者，形成鉬作為第一導電膜202，形成鈦、鋁或鎢作為第二導電膜210，並且將包含過氧化氫溶液的藥液用於蝕刻，即可。
在採用濕蝕刻進行第二蝕刻的情況下，最較佳的的是，形成在添加有釹的鋁上形成鉬的疊層膜作為第一導電膜202，形成鎢作為第二導電膜210，並且將包含2%的硝酸、10%的醋酸、72%的磷酸的藥液用於蝕刻。藉由使用具有這樣的組成的藥液，第一導電膜202被蝕刻而不蝕刻第二導電膜210。注意，添加到第一導電膜202的釹是為了實現鋁的低電阻化和防止小丘的產生而添加的。
接著，縮小第一抗蝕劑掩模212而使第二導電膜210露出並形成第二抗蝕劑掩模218。作為縮小第一抗蝕劑掩模212來形成第二抗蝕劑掩模218的方法，例如可以舉出使用氧電漿的灰化。但是，縮小第一抗蝕劑掩模212來形成第二抗蝕劑掩模218的方法不侷限於此。形成第二抗蝕劑掩模218的區域與第一抗蝕劑掩模212的凸部區域大致一致。注意，在此說明了在第二蝕刻之後形成第二抗蝕劑掩模218的情況，但是本實施例模式不侷限於此，還可以在形成第二抗蝕劑掩模218之後進行第二蝕刻。
注意，在不將多級灰度掩模用來形成第一抗蝕劑掩模212的情況下，使用不同的光掩模另外形成第二抗蝕劑掩模218，即可。
接著，使用第二抗蝕劑掩模218對薄膜疊層體214中的第二導電膜210進行蝕刻來形成源極電極及汲極電極層220(參照圖37及圖41A)。在此，選擇如下蝕刻條件，即不產生或不容易產生對第二導電膜210以外的膜的非示意性的蝕刻及腐蝕。特別重要的是，以不產生或不容易產生對於閘極電極層216的非示意性的蝕刻及腐蝕的條件進行蝕刻。
注意，源極電極及汲極電極層220構成薄膜電晶體的源極電極或汲極電極、源極佈線、電源線、電容元件的另一方電極及連接薄膜電晶體和發光元件的一個電極的電極。在表示為源極電極及汲極電極層220A的情況下，是指構成源極佈線188和第一電晶體181的源極電極及汲極電極的一方的電極層。在表示為源極電極及汲極電極層220B的情況下，是指構成電容元件184的另一方電極、第二電晶體182的源極電極及汲極電極的一方、第三電晶體183的源極電極及汲極電極的一方以及從它們連接到發光元件的一個電極的電極的電極層。在表示為源極電極及汲極電極層220C的情況下，是指構成第一電晶體181的源極電極及汲極電極的另一方及連接第一電晶體181和像素電極的電極的電極層。在表示為源極電極及汲極電極層220D的情況下，是指構成第二電源線189及第二電晶體182的源極電極及汲極電極的另一方的電極層。在表示為源極電極及汲極電極層220E的情況下，是指構成第三電晶體183的源極電極及汲極電極的一方的電極層。
注意，第二抗蝕劑掩模218A是指重疊於源極電極及汲極電極層220A的抗蝕劑掩模。第二抗蝕劑掩模218B是指重疊於源極電極及汲極電極層220B的抗蝕劑掩模。第二抗蝕劑掩模218C是指重疊於源極電極及汲極電極層220C的抗蝕劑掩模。第二抗蝕劑掩模218D是指重疊於源極電極及汲極電極層220D的抗蝕劑掩模。第二抗蝕劑掩模218E是指重疊於源極電極及汲極電極層220E的抗蝕劑掩模。
注意，作為對於薄膜疊層體214中的第二導電膜210的蝕刻，可以採用濕蝕刻或乾蝕刻。
接著，對薄膜疊層體214中的雜質半導體膜208及半導體膜206的上部(背通道部)進行蝕刻來形成源區及汲區222、半導體層224(參照圖38及圖41B)。在此，選擇如下蝕刻條件，即不產生或不容易產生對於雜質半導體膜208及半導體膜206以外的膜的非示意性的蝕刻及腐蝕。特別重要的是，以不產生或不容易產生對於閘極電極層216的非示意性的蝕刻及腐蝕的條件進行蝕刻。
注意，作為對於薄膜疊層體214中的雜質半導體膜208及半導體膜206的上部(背通道部)的蝕刻，可以採用乾蝕刻或濕蝕刻。
然後，去除第二抗蝕劑掩模218，以完成薄膜電晶體(參照圖41C)。如上所說明，可以使用一個光掩模(多級灰度掩模)製造可應用於EL顯示裝置的薄膜電晶體。
注意，將參照圖41A及圖41B說明的步驟總稱為第三蝕刻。如上所說明，第三蝕刻既可以以多個階段進行，又可以以一個階段進行。
覆蓋如上所述那樣形成的薄膜電晶體地形成第二絕緣膜。此時，也可以只使用第一保護膜226形成第二絕緣膜，但是在此使用第一保護膜226和第二保護膜228形成(參照圖42A及圖46A)。與第一絕緣膜204同樣地形成第一保護膜226，即可。但是，較佳的由包含氫的氮化矽或包含氫的氧氮化矽形成，並且防止金屬等的雜質侵入到半導體層中且擴散而半導體層被污染。
藉由其表面大致成為平坦的方法形成第二保護膜228。這是因為藉由使第二保護膜228的表面大致平坦，可以防止形成在第二保護膜228上的第一像素電極層232的破裂等的緣故。因此，在此的“大致平坦”是指能夠實現上述目的的程度即可，而並不被要求高平坦性。
注意，例如可以使用感光聚醯亞胺、丙烯或環氧樹脂等並藉由旋塗法等來形成第二保護膜228。但是，不侷限於這些材料或形成方法。
注意，第二保護膜228較佳的層疊藉由其表面大致成為平坦的方法形成的上述保護膜和覆蓋它來防止水分的侵入和釋放的保護膜而形成。具體地，防止水分的侵入和釋放的保護膜較佳的使用氮化矽、氧氮化矽、氧氮化鋁或氮化鋁等形成。作為形成方法，較佳的使用濺射法。
接著，在第二絕緣膜中形成第一開口部230及第二開口部231(參照圖42B及圖46B)。將第一開口部230形成為至少到達源極電極及汲極電極層的表面。將第二開口部231形成為至少到達閘極電極層的表面。第一開口部230及第二開口部231的形成方法不侷限於特定的方法，而實施者根據第一開口部230的直徑等適當地選擇，即可。例如，藉由採用光微影法進行乾蝕刻，可以形成第一開口部230及第二開口部231。
將第一開口部230設置為到達源極電極及汲極電極層220。如圖39所示那樣地將多個第一開口部230設置在所需要的部分。將第一開口部230A設置在源極電極及汲極電極層220C上，將第一開口部230B設置在源極電極及汲極電極層220B上，並將第一開口部230C設置在源極電極及汲極電極層220E上。
將第二開口部231設置為到達閘極電極層216。如圖39所示那樣地將多個第二開口部231設置在所需要的部分。也就是，不僅去除第二絕緣膜，而且還去除第一絕緣膜204、半導體層224的所希望的部分而設置第二開口部231。將第二開口部231A設置在閘極電極層216B上，並且將第二開口部231B設置在閘極電極層216D上。
注意，當藉由光微影法形成開口部時，使用一個光掩模。
接著，在第二絕緣膜上形成第一像素電極層232(參照圖39及圖42C)。將第一像素電極層232形成為藉由第一開口部230或第二開口部231連接到源極電極及汲極電極層220或閘極電極層216。具體而言，將第一像素電極層232形成為藉由第一開口部230A連接到源極電極及汲極電極層220C，藉由第一開口部230B連接到源極電極及汲極電極層220B，藉由第一開口部230C連接到源極電極及汲極電極層220E，藉由第二開口部231A連接到閘極電極層216B，並藉由第二開口部231B連接到閘極電極層216D。
注意，當藉由光微影法形成第一像素電極層232時，使用一個光掩模。
如上所說明，可以形成可應用於EL顯示裝置的像素的電晶體和與此連接的像素電極的一方。藉由在該像素電極上還形成EL層，並在EL層上形成像素電極的另一方，可以製造EL顯示裝置。下面，對於其後面的步驟進行簡單的說明。
由於像素所具有的薄膜電晶體是n型電晶體，因此較佳的使用成為陰極的材料形成第一像素電極層232。作為成為陰極的材料，可以舉出功函數小的材料如Ca、Al、MgAg、AlLi等。但是，不侷限於這些材料。此外，作為第一像素電極層232，既可以採用單層形成，又可以採用層疊多個膜而成的疊層膜。
接著，在第一像素電極層232的側面(端部)及第二絕緣膜上形成分隔壁233(參照圖46C)。將分隔壁233形成為具有開口部，並使第一像素電極層232在該開口部中露出。使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷形成分隔壁233。具體而言，較佳的使用聚醯亞胺、聚醯胺、聚醯亞胺-醯胺、丙烯、苯並環丁烯類樹脂形成。特別是，較佳的使用感光材料，並且在第一像素電極層232上形成開口部並使該開口部的側壁成為具有連續的曲率而形成的傾斜面地形成分隔壁233。
接著，將EL層234形成為在分隔壁233的開口部中接觸於第一像素電極層232。EL層234可以使用單層或由多個層的疊層而形成的疊層膜構成。EL層234至少包括發光層。EL層234較佳的藉由電子注入層連接到第二像素電極層235。
而且，覆蓋EL層234地使用成為陽極的材料形成第二像素電極層235。第二像素電極層235相當於圖34中的共同電極190。可以使用具有透光性的導電材料形成第二像素電極層235。在此，作為具有透光性的導電材料，可以舉出氧化銦錫(下面稱為ITO)、包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦鋅或添加有氧化矽的氧化銦錫等。藉由濺射法或CVD法等形成具有由透光性的導電材料構成的膜，即可，但是不侷限於特定的方法。此外，至於第二像素電極層235，既可以由單層形成，又可以採用層疊多個膜而成的疊層膜。
在此，使用ITO作為第二像素電極層235。在分隔壁233的開口部中，第一像素電極層232、EL層234和第二像素電極層235重疊，因此形成發光元件236。發光元件236相當於圖34中的發光元件185。然後，較佳的在第二像素電極層235及分隔壁233上形成第三保護膜(未圖示)，以便防止氧、氫、水分及二氧化碳等侵入到發光元件236中。作為第三保護膜，選擇具有由與第一保護膜226同樣的材料防止水分的侵入和釋放的功能的膜。第三保護膜較佳的由氮化矽、氧氮化矽、氧氮化鋁或氮化鋁等形成。再者，較佳的包括覆蓋第三保護膜的氮化矽膜或DLC膜等。
而且，較佳的使用保護薄膜(貼合薄膜、紫外線固性樹脂薄膜等)或覆蓋材料進一步進行封裝(封入)，以防止暴露在外部空氣。較佳的使用氣體透過性高且漏氣少的材料設置保護薄膜及覆蓋材料。
如上所說明，可以形成到頂部發射結構型EL顯示裝置的發光元件(參照圖46C)。但是，本實施例模式之一的EL顯示裝置不侷限於上述說明而還可以應用於底面發射結構型EL顯示裝置或雙面發射結構型EL顯示裝置。在底面發射結構及雙面發射結構中，將具有透光性的導電材料用於第一像素電極層232，即可。注意，在使用成為陽極的材料形成第一像素電極層232的情況下，例如可以使用ITO形成第一像素電極層232。藉由第一像素電極層232採用這種結構，可以製造底閘型E1顯示裝置。在此情況下，較佳的使用成為陰極的材料，並覆蓋EL層234地形成第二像素電極層235。作為成為陰極的材料，可以舉出功函數小的材料例如Ca、Al、MgAg、AlLi等。注意，較佳的藉由使用掩模的蒸鍍形成EL層234及第二像素電極層235。因此，較佳的使用可藉由蒸鍍形成的材料形成第二像素電極層235。
注意，如上所說明的保護膜等不侷限於上述材料或形成方法而採用不阻礙EL層的發光且可防止退化等的膜，即可。
或者，在頂部發射結構中，也可以包括形成有像素電路的區域地形成第一像素電極層232A。在此情況下，首先只形成相當於第一像素電極層232B及第一像素電極層232C的導電層，在該導電層上形成具有第一開口部230D的絕緣膜，並且藉由第一開口部230D連接到源極電極及汲極電極層220F地形成第一像素電極層232A，即可。藉由包括形成有像素電路的區域地形成第一像素電極層232A，可以擴大發光區域，從而可以進行更高清晰的顯示。
注意，在此描述了作為發光元件的有機EL元件，但是也可以將無機EL元件用作發光元件。
注意，端子連接部與實施例模式1所說明的同樣。
可以如上所述那樣製造EL顯示裝置。
如上所說明，可以大幅度地縮減薄膜電晶體及顯示裝置的製造步驟數目。具體而言，如上所說明，可以使用一個光掩模(多級灰度掩模)製造薄膜電晶體。此外，可以使用三個光掩模製造具有像素電晶體的主動矩陣基板。因此，所使用的光掩模數目減少，從而可以大幅度地減少薄膜電晶體及EL顯示裝置的製造步驟數目。
此外，可以不經過複雜步驟如背面曝光、抗蝕劑軟熔及剝離法等而大幅度地縮減薄膜電晶體的製造步驟數目。因此，可以不經過複雜步驟而大幅度地縮減顯示裝置的製造步驟數目。由此，可以大幅度地縮減EL顯示裝置的製造步驟數目而不降低成品率。從而，可以大幅度地縮減顯示裝置的製造步驟數目而不降低成品率。
此外，可以維持薄膜電晶體的電特性並大幅度地縮減薄膜電晶體的製造步驟。
此外，藉由如上所說明那樣設置開口部，可以擴大在第二蝕刻中用於蝕刻的藥液或氣體接觸於被蝕刻的膜的面積。因此，可以提高第二蝕刻的控制性，並且可以製造其寄生電容與不設置開口部的情況相比小的薄膜電晶體。此外，可以防止由閘極電極層形成的相鄰的佈線之間的絕緣不良，並且可以高成品率地製造薄膜電晶體。
此外，藉由擴大在第二蝕刻中用於蝕刻的藥液或氣體接觸於被蝕刻的膜的面積，即使有在製造步驟中產生的殘渣等存在於被蝕刻面而障礙蝕刻的憂慮也可以進行優良的蝕刻。
再者，藉由具有開口部，佈局不受到第二蝕刻中的側面蝕刻量的限制。因此，可以大幅度地縮減薄膜電晶體及顯示裝置的製造步驟數目而不降低佈局的自由度。
再者，藉由在開口部擴大佈線來可以防止發熱量的增大，從而可以提高可靠性。
注意，由於可以製造在閘極電極層端部產生的洩漏電流小的薄膜電晶體，因此可以獲得對比度高且顯示品質優良的顯示裝置。
注意，所公開的發明不侷限於如上所說明的像素結構而可以應用於各種EL顯示裝置。
[實施例模式4]
在本實施例模式中，對於組裝藉由實施例模式1至實施例模式3所說明的方法製造的顯示面板或顯示裝置作為顯示部的電子設備，參照圖43A至圖45C進行說明。作為這種電子設備，例如可以舉出影像拍攝裝置如攝像機或數位相機等、頭戴式顯示器(護目鏡型顯示器)、汽車導航、投影機、汽車音響、個人電腦、可攜式資訊終端(移動電腦、手機或電子書等)。圖43A和43B示出這些電子設備的一例。
圖43A示出電視裝置。藉由將顯示面板組裝到框體中，可以完成圖43A所示的電視裝置。由應用實施例模式1至實施例模式3所說明的方法製造的顯示面板形成主螢幕323，並且作為其他輔助設備具備有揚聲器部329、操作開關等。
如圖43A所示，將應用實施例模式1至實施例模式3所說明的製造方法的顯示用面板322組裝到框體321中，可以由接收器325接收普通的電視廣播。而且，藉由經由數據機324連接到採用有線或無線方式的通信網路，也可以進行單方向(從發送者到接收者)或雙方向(在發送者和接收者之間或在接收者之間)的資訊通信。藉由用組裝到框體中的開關或另外提供的遙控裝置326，可以進行電視裝置的操作。也可以在該遙控裝置326設置有用於顯示輸出資訊的顯示部327。
另外，也可以在電視裝置中，除了主螢幕323之外，還附加有由第二顯示面板形成子螢幕328，以顯示頻道或音量等的結構。
圖44表示示出電視裝置的主要結構的方塊圖。在顯示面板中形成有像素部351。信號線驅動電路352和掃描線驅動電路353也可以以COG方式安裝到顯示面板上。
作為其他外部電路的結構，視頻信號的輸入一側具有視頻信號放大電路355、視頻信號處理電路356、以及控制電路357等，該視頻信號放大電路355放大由調諧器354接收的信號中的視頻信號，該視頻信號處理電路356將從視頻信號放大電路355輸出的信號轉換為對應於紅色、綠色、藍色各種顏色的顏色信號，該控制電路357將所述視頻信號轉換為驅動器IC的輸入規格。控制電路357將信號分別輸出到掃描線一側和信號線一側。在進行數位驅動的情況下，也可以採用如下結構，即在信號線一側設置信號分割電路358，並將輸入數位信號分割為整數個來供給。
由調諧器354接收的信號中的音頻信號被傳送到音頻信號放大電路359，並且其輸出經過音頻信號處理電路360被供給到揚聲器363。控制電路361從輸入部362接收接收站(接收頻率)、音量的控制資訊，並且將信號傳送到調諧器354及音頻信號處理電路360。
當然，所公開的發明之一的顯示裝置不侷限於電視裝置而還可以應用於個人電腦的監視器、大面積的顯示媒體如火車站或機場等的資訊顯示板或者街頭上的廣告顯示板等。因此，藉由應用本實施例模式之一的顯示裝置的製造方法，可以提高這些顯示媒體的生產率。
藉由將應用實施例模式1至實施例模式3所說明的顯示裝置的製造方法的顯示面板或顯示裝置用於主螢幕323、子螢幕328，可以提高電視裝置的生產率。
此外，圖43B所示的可攜式電腦包括主體331及顯示部332等。藉由將應用實施例模式1至實施例模式3所說明的顯示裝置的製造方法的顯示面板或顯示裝置用於顯示部332，可以提高電腦的生產率。
圖45A至45C是手機的一例，圖45A是正視圖，圖45B是後視圖，圖45C是當滑動兩個框體時的正視圖。手機由兩個框體，即框體301以及302構成。手機具有手機和可攜式資訊終端雙方的功能，裝有電腦，並且除了進行聲音通話之外還可以處理各種各樣的資料，即是所謂的智慧手機(Smartphone)。
在框體301中具備顯示部303、揚聲器304、麥克風305、操作鍵306、定位裝置307、表面影像拍攝裝置用透鏡308、外部連接端子插口309、以及耳機端子310等，並且框體302由鍵盤311、外部記憶體插槽312、背面影像拍攝裝置313、燈314等構成。此外，天線安裝在框體301中。
此外，手機還可以在上述結構的基礎上裝有非接觸IC晶片、小型記憶體件等。
相重合的框體301和框體302(示出於圖45A)可以滑動，而如圖45C那樣展開。可以將應用實施例模式1至實施例模式3所說明的顯示裝置的製造方法的顯示面板或顯示裝置安裝到顯示部303中。由於在與顯示部303相同的面上具備表面影像拍攝裝置用透鏡308，所以可以進行視頻通話。此外，藉由將顯示部303用作取景器，可以利用背面影像拍攝裝置313以及燈314進行靜態圖像以及動態圖像的攝影。
藉由利用揚聲器304和麥克風305，可以將手機用作聲音儲存裝置(錄音裝置)或聲音再現裝置。此外，可以利用操作鍵306進行電話的打出和接收、電子郵件等的簡單的資訊輸入操作、表示於顯示部的畫面的捲動操作、選擇顯示於顯示部的資訊等的游標移動操作等。
此外，當要處理的資訊較多時如製作檔、用作可攜式資訊終端等，使用鍵盤311是較方便的。再者，藉由使相重合的框體301和框體302(圖45A)滑動，可以如圖45C那樣展開。當用作可攜式資訊終端時，可以使用鍵盤311及定位裝置307順利地進行游標的操作。外部連接端子插口309可以與AC適配器以及USB電纜等的各種電纜連接，並可以進行充電以及與個人電腦等的資料通信。此外，藉由對外部記憶體插槽312***記錄媒體，可以進行更大量的資料儲存以及移動。
框體302的背面(圖45B)具備背面影像拍攝裝置313及燈314，並且可以將顯示部303用作取景器而進行靜態圖像以及動態圖像的攝影。
此外，除了上述功能結構之外，還可以具備紅外線通信功能、USB埠、數位電視(one-seg)接收功能、非接觸IC晶片或耳機插口等。
由於可以應用實施例模式1至實施例模式3所說明的薄膜電晶體及顯示裝置的製造方法製造本實施例模式所說明的各種電子設備，因此可以提高這些電子設備的生產率。
由此，可以大幅度地縮減這些電子設備的製造成本。
再者，如實施例模式1至實施例模式3所說明，可以製造顯示品質高的顯示裝置。
50．．．基板
51．．．第一層
52．．．第二層
53．．．結構體
54．．．被蝕刻的第一層
55．．．角
100．．．基板
102．．．第一導電膜
104．．．第一絕緣膜
106．．．半導體膜
108．．．雜質半導體膜
110．．．第二導電膜
112．．．第一抗蝕劑掩模
113A．．．抗蝕劑開口部
113B．．．抗蝕劑開口部
113C．．．抗蝕劑開口部
113D．．．抗蝕劑開口部
113E．．．抗蝕劑開口部
113F．．．抗蝕劑開口部
113G．．．抗蝕劑開口部
113H．．．抗蝕劑開口部
113I．．．抗蝕劑開口部
113J．．．抗蝕劑開口部
114．．．薄膜疊層體
116．．．閘極電極層
116A．．．閘極電極層
116B．．．閘極電極層
116C．．．閘極電極層
116D．．．閘極電極層
118．．．第二抗蝕劑掩模
120．．．源極電極及汲極電極層
120A．．．源極電極及汲極電極層
120B．．．源極電極及汲極電極層
120C．．．源極電極及汲極電極層
120D．．．源極電極及汲極電極層
122．．．源區及汲區
122A．．．源區及汲區
122B．．．源區及汲區
122C．．．源區及汲區
122D．．．源區及汲區
124．．．半導體層
126．．．第一保護膜
128．．．第二保護膜
130．．．第一開口部
131．．．第二開口部
132．．．像素電極層
140．．．灰色調掩模
141．．．基板
142．．．遮光部
143．．．衍射光柵部
145．．．半色調掩模
146．．．基板
147．．．半透光部
148．．．遮光部
160A．．．第三開口部
160B．．．第三開口部
161．．．第四開口部
170．．．第一抗蝕劑掩模
171．．．第二抗蝕劑掩模
172．．．抗蝕劑開口部
172A至172J．．．抗蝕劑開口部
181．．．第一電晶體
182．．．第二電晶體
183．．．第三電晶體
184．．．電容元件
185．．．發光元件
186．．．閘極佈線
187．．．第一電源線
188．．．源極佈線
189．．．第二電源線
190．．．共同電極
191．．．像素
200．．．基板
202．．．第一導電膜
204．．．第一絕緣膜
206．．．半導體膜
208．．．雜質半導體膜
210．．．第二導電膜
212．．．第一抗蝕劑掩模
213A至213L．．．抗蝕劑開口部
214．．．薄膜疊層體
216．．．閘極電極層
216A．．．閘極電極層
216B．．．閘極電極層
216C．．．閘極電極層
216D．．．閘極電極層
218．．．第二抗蝕劑掩模
218A．．．第二抗蝕劑掩模
218B．．．第二抗蝕劑掩模
218C．．．第二抗蝕劑掩模
218D．．．第二抗蝕劑掩模
218E．．．第二抗蝕劑掩模
218F．．．第二抗蝕劑掩模
220．．．源極電極及汲極電極層
220A．．．源極電極及汲極電極層
220B．．．源極電極及汲極電極層
220C．．．源極電極及汲極電極層
220D．．．源極電極及汲極電極層
220E．．．源極電極及汲極電極層
220F．．．源極電極及汲極電極層
222．．．源區及汲區
222A．．．源區及汲區
222B．．．源區及汲區
222C．．．源區及汲區
222D．．．源區及汲區
224．．．半導體層
226．．．第一保護膜
228．．．第二保護膜
230．．．第一開口部
230A．．．第一開口部
230B．．．第一開口部
230C．．．第一開口部
230D．．．第一開口部
231．．．第二開口部
231A．．．第二開口部
231B．．．第二開口部
232．．．第一像素電極層
232A．．．第一像素電極層
232B．．．第一像素電極層
232C．．．第一像素電極層
233．．．分隔壁
234．．．EL層
235．．．第二像素電極層
236．．．發光元件
237．．．第三保護膜
300．．．手機
301．．．框體
302．．．框體
303．．．顯示部
304．．．揚聲器
305．．．麥克風
306．．．操作鍵
307．．．定位裝置
308．．．表面影像拍攝裝置用透鏡
309．．．外部連接端子插口
310．．．耳機端子
311．．．鍵盤
312．．．外部記憶體插槽
313．．．背面影像拍攝裝置
314．．．燈
321．．．框體
322．．．顯示用面板
323．．．主螢幕
324．．．數據機
325．．．接收器
326．．．遙控裝置
327．．．顯示部
328．．．子螢幕
329．．．揚聲器部
331．．．主體
332．．．顯示部
351．．．像素部
352．．．信號線驅動電路
353．．．掃描線驅動電路
354．．．調諧器
355．．．視頻信號放大電路
356．．．視頻信號處理電路
357．．．控制電路
358．．．信號分割電路
359．．．音頻信號放大電路
360．．．音頻信號處理電路
361．．．控制電路
362．．．輸入部
363．．．揚聲器
在附圖中：
圖1A-1至1B-2是用來說明薄膜電晶體的製造方法的圖；
圖2A至2C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖3A至3C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖4A至4C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖5A至5C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖6A至6C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖7A至7C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖8A至8C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖9A至9C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖10A至10C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖11A至11C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖12A至12C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖13A至13C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖14A至14C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖15A至15C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖16A至16C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖17是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖18是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖19是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖20是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖21是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖22是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖23是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖24是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖25是說明主動矩陣基板的連接部的圖；
圖26是說明主動矩陣基板的連接部的圖；
圖27A至27C是說明主動矩陣基板的連接部的圖；
圖28A-1至28B-2是說明多級灰度掩模的圖；
圖29A至29C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖30A至30C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖31是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖32是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖33是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖34是說明顯示裝置的像素電路的一例的圖；
圖35是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖36是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖37是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖38是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖39是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖40A至40C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖41A至41C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖42A至42C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖；
圖43A和43B是說明電子設備的圖；
圖44是說明電子設備的圖；
圖45A至45C是說明電子設備的圖；以及
圖46A至46C是說明薄膜電晶體及顯示裝置的製造方法的一例的圖。

Claims (17)

  1. 一種薄膜電晶體的製造方法，包含：在基板上形成第一導電膜；在該第一導電膜上形成絕緣膜；在該絕緣膜上形成半導體膜；在該半導體膜上形成雜質半導體膜；在該雜質半導體膜上形成第二導電膜；形成第一抗蝕劑掩模，該第一抗蝕劑掩模包括該第二導電膜上的凹部，並還包括至少一個開口部；藉由使用該第一抗蝕劑掩模對該絕緣膜、該半導體膜、該雜質半導體膜及該第二導電膜進行第一蝕刻，至少使該第一導電膜的表面露出；藉由進行該第一導電膜的一部分受到側面蝕刻的第二蝕刻，形成閘極電極層；在形成該閘極電極層後，藉由縮小該第一抗蝕劑掩模來使與該第一抗蝕劑掩模的該凹部重疊的該第二導電膜的一部分露出，形成第二抗蝕劑掩模；以及藉由使用該第二抗蝕劑掩模對該第二導電膜、該雜質半導體膜及該半導體膜的一部分進行第三蝕刻，形成源極電極及汲極電極層、源區及汲區和半導體層。
  2. 一種薄膜電晶體的製造方法，包含：在基板上形成第一導電膜；在該第一導電膜上形成絕緣膜；在該絕緣膜上形成半導體膜； 在該半導體膜上形成雜質半導體膜；在該雜質半導體膜上形成第二導電膜；形成第一抗蝕劑掩模，該第一抗蝕劑掩模包括該第二導電膜上的凹部，並還包括至少一個開口部；藉由使用該第一抗蝕劑掩模對該絕緣膜、該半導體膜、該雜質半導體膜及該第二導電膜進行第一蝕刻，至少使該第一導電膜的表面露出；藉由縮小該第一抗蝕劑掩模來使與該第一抗蝕劑掩模的凹部重疊的該第二導電膜的一部分露出，形成第二抗蝕劑掩模；在形成該第二抗蝕劑掩模後，藉由進行該第一導電膜的一部分受到側面蝕刻的第二蝕刻，形成閘極電極層；以及藉由使用該第二抗蝕劑掩模對該第二導電膜、該雜質半導體膜及該半導體膜的一部分進行第三蝕刻，形成源極電極及汲極電極層、源區及汲區和半導體層。
  3. 一種薄膜電晶體的製造方法，包含：在基板上形成第一導電膜；在該第一導電膜上形成絕緣膜；在該絕緣膜上形成半導體膜；在該半導體膜上形成雜質半導體膜；在該雜質半導體膜上形成第二導電膜；形成第一抗蝕劑掩模，該第一抗蝕劑掩模包括該第二導電膜上的凹部，並還包括至少一個開口部； 使用該第一抗蝕劑掩模對該第一導電膜、該絕緣膜、該半導體膜、該雜質半導體膜及該第二導電膜進行第一蝕刻；藉由進行該第一導電膜的一部分受到側面蝕刻的第二蝕刻，形成閘極電極層；在形成該閘極電極層後，藉由縮小該第一抗蝕劑掩模來使與該第一抗蝕劑掩模的凹部重疊的該第二導電膜的一部分露出，形成第二抗蝕劑掩模；以及藉由使用該第二抗蝕劑掩模對該第二導電膜、該雜質半導體膜及該半導體膜的一部分進行第三蝕刻，形成源極電極及汲極電極層、源區及汲區和半導體層。
  4. 一種薄膜電晶體的製造方法，包含：在基板上形成第一導電膜；在該第一導電膜上形成絕緣膜；在該絕緣膜上形成半導體膜；在該半導體膜上形成雜質半導體膜；在該雜質半導體膜上形成第二導電膜；形成第一抗蝕劑掩模，該第一抗蝕劑掩模包括該第二導電膜上的凹部，並還包括至少一個開口部；使用該第一抗蝕劑掩模對該第一導電膜、該絕緣膜、該半導體膜、該雜質半導體膜及該第二導電膜進行第一蝕刻；藉由縮小該第一抗蝕劑掩模來使與該第一抗蝕劑掩模的該凹部重疊的該第二導電膜的一部分露出，形成第二抗 蝕劑掩模；在形成該第二抗蝕劑掩模後，藉由進行該第一導電膜的一部分受到側面蝕刻的第二蝕刻，形成閘極電極層；以及藉由使用該第二抗蝕劑掩模對該第二導電膜、該雜質半導體膜及該半導體膜的一部分進行第三蝕刻，形成源極電極及汲極電極層、源區及汲區和半導體層。
  5. 如申請專利範圍第1至4項中任一項的薄膜電晶體的製造方法，其中使用多級灰度(multi-tone)掩模形成該第一抗蝕劑掩模。
  6. 如申請專利範圍第1至4項中任一項的薄膜電晶體的製造方法，其中藉由該第一蝕刻形成元件區，以及其中藉由該第二蝕刻在離該元件區的側面大致相等的距離的內側設置該閘極電極層的側面。
  7. 如申請專利範圍第1至4項中任一項的薄膜電晶體的製造方法，其中該第一蝕刻是乾蝕刻，以及其中該第二蝕刻是濕蝕刻。
  8. 如申請專利範圍第1至4項中任一項的薄膜電晶體的製造方法，其中該至少一個開口部設置在處理該第二導電膜形成的佈線的區域上，且在處理該第一導電膜形成的佈線和處理該第二導電膜形成的該佈線的交叉部夾住處理該第一導 電膜形成的該佈線。
  9. 如申請專利範圍第1至4項中任一項的薄膜電晶體的製造方法，其中該薄膜電晶體安裝在選自由電視、電腦及電話所組成之群之一中。
  10. 一種顯示裝置的製造方法，包含：在基板上形成第一導電膜；在該第一導電膜上形成第一絕緣膜；在該第一絕緣膜上形成半導體膜；在該半導體膜上形成雜質半導體膜；在該雜質半導體膜上形成第二導電膜；形成第一抗蝕劑掩模，該第一抗蝕劑掩模包括該第二導電膜上的凹部，並還包括至少一個開口部；藉由使用該第一抗蝕劑掩模對該第一絕緣膜、該半導體膜、該雜質半導體膜及該第二導電膜進行第一蝕刻，至少使該第一導電膜的表面露出；藉由進行該第一導電膜的一部分受到側面蝕刻的第二蝕刻，形成閘極電極層；在形成該閘極電極層後，藉由縮小該第一抗蝕劑掩模使與該第一抗蝕劑掩模的凹部重疊的該第二導電膜的一部分露出，形成第二抗蝕劑掩模；藉由使用該第二抗蝕劑掩模對該第二導電膜、該雜質半導體膜及該半導體膜的一部分進行第三蝕刻來形成源極電極及汲極電極層、源區及汲區和半導體層，以形成薄膜電晶體； 去除該第二抗蝕劑掩模，並形成覆蓋該薄膜電晶體的第二絕緣膜；以使該源極電極及汲極電極層的一部分露出的方式在該第二絕緣膜中形成開口部；以及在形成在該第二絕緣膜中的該開口部中及該第二絕緣膜上選擇性地形成像素電極。
  11. 一種顯示裝置的製造方法，包含：在基板上形成第一導電膜；在該第一導電膜上形成第一絕緣膜；在該第一絕緣膜上形成半導體膜；在該半導體膜上形成雜質半導體膜；在該雜質半導體膜上形成第二導電膜；形成第一抗蝕劑掩模，該第一抗蝕劑掩模包括該第二導電膜上的凹部，並還包括至少一個開口部；藉由使用該第一抗蝕劑掩模對該第一絕緣膜、該半導體膜、該雜質半導體膜及該第二導電膜進行第一蝕刻，至少使該第一導電膜的表面露出；藉由縮小該第一抗蝕劑掩模來使與該第一抗蝕劑掩模的該凹部重疊的該第二導電膜的一部分露出，形成第二抗蝕劑掩模；在形成該第二抗蝕劑掩模後，藉由進行該第一導電膜的一部分受到側面蝕刻的第二蝕刻，形成閘極電極層；藉由使用該第二抗蝕劑掩模對該第二導電膜、該雜質半導體膜及該半導體膜的一部分進行第三蝕刻來形成源極 電極及汲極電極層、源區及汲區和半導體層，以形成薄膜電晶體；去除該第二抗蝕劑掩模，並形成覆蓋該薄膜電晶體的第二絕緣膜；以使該源極電極及汲極電極層的一部分露出的方式在該第二絕緣膜中形成開口部；以及在形成在該第二絕緣膜中的該開口部中及該第二絕緣膜上選擇性地形成像素電極。
  12. 如申請專利範圍第10或11項的顯示裝置的製造方法，其中使用多級灰度掩模形成該第一抗蝕劑掩模。
  13. 如申請專利範圍第10或11項的顯示裝置的製造方法，其中藉由該第一蝕刻形成元件區，以及其中藉由該第二蝕刻在離該元件區的側面大致相等的距離的內側設置該閘極電極層的側面。
  14. 如申請專利範圍第10或11項的顯示裝置的製造方法，其中該第一蝕刻是乾蝕刻，以及其中該第二蝕刻是濕蝕刻。
  15. 如申請專利範圍第10或11項的顯示裝置的製造方法，其中堆疊藉由CVD法或濺射法形成的絕緣膜和藉由旋塗法形成的絕緣膜以形成該第二絕緣膜。
  16. 如申請專利範圍第10或11項的顯示裝置的製造方法，其中形成在該第一抗蝕劑掩模中的該至少一個開口部設置在處理該第二導電膜形成的佈線的區域上，且在處理該第一導電膜形成的佈線和處理該第二導電膜形成的該佈線的交叉部夾住處理該第一導電膜形成的該佈線。
  17. 如申請專利範圍第10或11項的顯示裝置的製造方法，其中該顯示裝置安裝在電視、電腦及電話中的一種中。
TW098107345A 2008-03-11 2009-03-06 薄膜電晶體的製造方法和顯示裝置的製造方法 TWI455211B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008061680 2008-03-11

Publications (2)

Publication Number Publication Date
TW200949957A TW200949957A (en) 2009-12-01
TWI455211B true TWI455211B (zh) 2014-10-01

Family

ID=41063482

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098107345A TWI455211B (zh) 2008-03-11 2009-03-06 薄膜電晶體的製造方法和顯示裝置的製造方法

Country Status (4)

Country Link
US (1) US7883943B2 (zh)
JP (1) JP5530111B2 (zh)
CN (1) CN101533780B (zh)
TW (1) TWI455211B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5184042B2 (ja) * 2007-10-17 2013-04-17 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 画素回路
US8035107B2 (en) * 2008-02-26 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US8101442B2 (en) * 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device
US8207026B2 (en) * 2009-01-28 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and manufacturing method of display device
US7989234B2 (en) * 2009-02-16 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and method for manufacturing display device
US8202769B2 (en) 2009-03-11 2012-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5539765B2 (ja) * 2009-03-26 2014-07-02 株式会社半導体エネルギー研究所 トランジスタの作製方法
US9096426B2 (en) * 2013-04-05 2015-08-04 The United States Of America As Represented By The Secretary Of The Army Electronic device structure and method of making electronic devices and integrated circuits using grayscale technology and multilayer thin-film composites
TW202416542A (zh) 2015-03-30 2024-04-16 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
CN110390886A (zh) * 2018-04-18 2019-10-29 群创光电股份有限公司 面板及其拼接装置
CN113013096B (zh) * 2021-03-01 2023-06-02 重庆先进光电显示技术研究院 阵列基板的制备方法及阵列基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW505973B (en) * 2000-05-31 2002-10-11 Hyundai Display Technology Inc Photo mask for fabricating a thin film transistor liquid crystal display
US20060290867A1 (en) * 2005-06-27 2006-12-28 Ahn Byung C Liquid crystal display and fabricating method thereof
US20070126969A1 (en) * 2005-12-05 2007-06-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US20070146591A1 (en) * 2005-12-05 2007-06-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US20070222936A1 (en) * 2006-03-07 2007-09-27 Ming-Hung Shih Method for fabricating pixel array substrate

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPS61225869A (ja) * 1985-03-29 1986-10-07 Seiko Instr & Electronics Ltd 薄膜トランジスタ装置とその製造方法
JPS6484669A (en) 1987-09-26 1989-03-29 Casio Computer Co Ltd Thin film transistor
JPH0311744A (ja) 1989-06-09 1991-01-21 Citizen Watch Co Ltd 薄膜トランジスタの製造方法
JPH03161938A (ja) 1989-11-20 1991-07-11 Seiko Instr Inc 薄膜トランジスタの製造方法
JPH07307477A (ja) 1994-03-15 1995-11-21 Sanyo Electric Co Ltd 半導体装置の製造方法
EP0775931B1 (en) 1995-11-21 2005-10-05 Samsung Electronics Co., Ltd. Method of manufacturing a liquid crystal display
US6493048B1 (en) 1998-10-21 2002-12-10 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
JP2000307118A (ja) 1999-04-21 2000-11-02 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその製造方法
KR100325079B1 (ko) 1999-12-22 2002-03-02 주식회사 현대 디스플레이 테크놀로지 고개구율 및 고투과율 액정표시장치의 제조방법
US7223643B2 (en) 2000-08-11 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TW488080B (en) * 2001-06-08 2002-05-21 Au Optronics Corp Method for producing thin film transistor
JP2003179069A (ja) 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
TWI239651B (en) * 2004-04-30 2005-09-11 Quanta Display Inc Manufacturing method of a thin film transistor-liquid crystal display
JP2006351844A (ja) * 2005-06-16 2006-12-28 Mitsubishi Electric Corp 電気光学表示装置およびその製造方法
KR101225440B1 (ko) 2005-06-30 2013-01-25 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US8149346B2 (en) 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR20080001181A (ko) * 2006-06-29 2008-01-03 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판과 그 제조방법
WO2008099528A1 (ja) 2007-02-13 2008-08-21 Sharp Kabushiki Kaisha 表示装置、表示装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW505973B (en) * 2000-05-31 2002-10-11 Hyundai Display Technology Inc Photo mask for fabricating a thin film transistor liquid crystal display
US20060290867A1 (en) * 2005-06-27 2006-12-28 Ahn Byung C Liquid crystal display and fabricating method thereof
US20070126969A1 (en) * 2005-12-05 2007-06-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US20070146591A1 (en) * 2005-12-05 2007-06-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US20070222936A1 (en) * 2006-03-07 2007-09-27 Ming-Hung Shih Method for fabricating pixel array substrate

Also Published As

Publication number Publication date
TW200949957A (en) 2009-12-01
JP2009246352A (ja) 2009-10-22
JP5530111B2 (ja) 2014-06-25
US20090233389A1 (en) 2009-09-17
US7883943B2 (en) 2011-02-08
CN101533780B (zh) 2012-11-14
CN101533780A (zh) 2009-09-16

Similar Documents

Publication Publication Date Title
TWI455211B (zh) 薄膜電晶體的製造方法和顯示裝置的製造方法
TWI496217B (zh) 薄膜電晶體和其製法、以及顯示裝置和其製法
JP5383256B2 (ja) 薄膜トランジスタ及びその作製方法、並びに表示装置及びその作製方法
TWI483049B (zh) 液晶顯示裝置和其製造方法，以及電子裝置
TWI509700B (zh) 薄膜電晶體，其製造方法，顯示裝置，和顯示裝置的製造方法
TWI486096B (zh) 電致發光顯示裝置的製造方法
US7993991B2 (en) Manufacturing method of thin film transistor and manufacturing method of display device
TWI470738B (zh) 顯示裝置的製造方法
JP5523853B2 (ja) 薄膜トランジスタの作製方法及び表示装置の作製方法
JP5997725B2 (ja) 表示装置
JP2010251733A (ja) 薄膜トランジスタ及び表示装置の作製方法
JP2010230950A (ja) 表示装置の作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees