CN101533780B - 薄膜晶体管的制造方法及显示装置的制造方法 - Google Patents
薄膜晶体管的制造方法及显示装置的制造方法 Download PDFInfo
- Publication number
- CN101533780B CN101533780B CN2009101287120A CN200910128712A CN101533780B CN 101533780 B CN101533780 B CN 101533780B CN 2009101287120 A CN2009101287120 A CN 2009101287120A CN 200910128712 A CN200910128712 A CN 200910128712A CN 101533780 B CN101533780 B CN 101533780B
- Authority
- CN
- China
- Prior art keywords
- film
- etching
- etching mask
- electrode layer
- conducting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 193
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 153
- 238000000034 method Methods 0.000 title claims abstract description 82
- 239000010408 film Substances 0.000 claims abstract description 605
- 238000005530 etching Methods 0.000 claims abstract description 486
- 239000004065 semiconductor Substances 0.000 claims abstract description 224
- 238000012545 processing Methods 0.000 claims abstract description 42
- 238000013459 approach Methods 0.000 claims description 81
- 239000000758 substrate Substances 0.000 claims description 74
- 238000001039 wet etching Methods 0.000 claims description 24
- 238000005229 chemical vapour deposition Methods 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 12
- 238000004544 sputter deposition Methods 0.000 claims description 10
- 238000004528 spin coating Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 description 59
- 239000012467 final product Substances 0.000 description 48
- 230000015572 biosynthetic process Effects 0.000 description 45
- 235000014347 soups Nutrition 0.000 description 28
- 239000007789 gas Substances 0.000 description 27
- 239000011159 matrix material Substances 0.000 description 23
- 239000000047 product Substances 0.000 description 17
- 239000012528 membrane Substances 0.000 description 16
- 238000002425 crystallisation Methods 0.000 description 15
- 230000005540 biological transmission Effects 0.000 description 14
- 238000005260 corrosion Methods 0.000 description 14
- 230000007797 corrosion Effects 0.000 description 14
- 239000004973 liquid crystal related substance Substances 0.000 description 14
- 229910052782 aluminium Inorganic materials 0.000 description 13
- 210000004027 cell Anatomy 0.000 description 13
- 239000004020 conductor Substances 0.000 description 13
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 12
- 229920005989 resin Polymers 0.000 description 12
- 239000011347 resin Substances 0.000 description 12
- 239000004411 aluminium Substances 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- 239000012535 impurity Substances 0.000 description 11
- 239000013078 crystal Substances 0.000 description 10
- 239000000203 mixture Substances 0.000 description 10
- 230000008025 crystallization Effects 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 9
- 238000009413 insulation Methods 0.000 description 9
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 8
- 238000001259 photo etching Methods 0.000 description 8
- 238000002834 transmittance Methods 0.000 description 8
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052750 molybdenum Inorganic materials 0.000 description 7
- 239000011733 molybdenum Substances 0.000 description 7
- 238000005192 partition Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- 229910000077 silane Inorganic materials 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 4
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 4
- 229910000070 arsenic hydride Inorganic materials 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910003437 indium oxide Inorganic materials 0.000 description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 4
- 229910017604 nitric acid Inorganic materials 0.000 description 4
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 4
- 238000010992 reflux Methods 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- 229910001930 tungsten oxide Inorganic materials 0.000 description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 4
- 229910052779 Neodymium Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 229910000423 chromium oxide Inorganic materials 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 238000005499 laser crystallization Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- QQONPFPTGQHPMA-UHFFFAOYSA-N propylene Natural products CC=C QQONPFPTGQHPMA-UHFFFAOYSA-N 0.000 description 3
- 125000004805 propylene group Chemical group [H]C([H])([H])C([H])([*:1])C([H])([H])[*:2] 0.000 description 3
- 230000005236 sound signal Effects 0.000 description 3
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- 229910017073 AlLi Inorganic materials 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- -1 MgAg Inorganic materials 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 229960002163 hydrogen peroxide Drugs 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- AHLBNYSZXLDEJQ-FWEHEUNISA-N orlistat Chemical compound CCCCCCCCCCC[C@H](OC(=O)[C@H](CC(C)C)NC=O)C[C@@H]1OC(=O)[C@H]1CCCCCC AHLBNYSZXLDEJQ-FWEHEUNISA-N 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000013138 pruning Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 125000003903 2-propenyl group Chemical group [H]C([*])([H])C([H])=C([H])[H] 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910019974 CrSi Inorganic materials 0.000 description 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical compound [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 description 1
- 125000002015 acyclic group Chemical group 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- CXOWYMLTGOFURZ-UHFFFAOYSA-N azanylidynechromium Chemical compound [Cr]#N CXOWYMLTGOFURZ-UHFFFAOYSA-N 0.000 description 1
- 239000006229 carbon black Substances 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229920002554 vinyl polymer Polymers 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明的名称为薄膜晶体管的制造方法及显示装置的制造方法,提供掩模数目少的薄膜晶体管及显示装置的制造方法。通过如下步骤形成薄膜晶体管:形成导电膜;在所述导电膜上具有图案的薄膜叠层体;在所述薄膜叠层体中以到达所述导电膜的方式形成开口部;使用侧面蚀刻加工所述导电膜来形成栅电极层;以及在所述栅电极层上形成绝缘层、半导体层、源电极及漏电极层。通过设置开口部,蚀刻的控制性提高。
Description
技术领域
本发明涉及一种薄膜晶体管的制造方法及包括该薄膜晶体管的显示装置的制造方法。
背景技术
近年来,由形成在玻璃衬底等的具有绝缘表面的衬底上的厚度为几nm至几百nm左右的半导体薄膜构成的薄膜晶体管引人注目。薄膜晶体管广泛地应用于电子器件诸如IC(集成电路)及电光装置。尤其,正在加快开发作为以液晶显示装置或EL(电致发光)显示装置等为代表的图像显示装置的开关元件的薄膜晶体管。例如,在有源矩阵型液晶显示装置中,通过在连接到被选择的开关元件的像素电极和对应于该像素电极的相对电极之间施加电压,配置在像素电极和相对电极之间的液晶层进行光学调制,然后该光学调制被观察者认为显示图案。在此,有源矩阵型液晶显示装置是指一种液晶显示装置,它采用如下方式,即通过由开关元件使配置为矩阵状的像素电极驱动,进行对液晶层的光学调制,且显示图案形成在屏幕上。有源矩阵型EL显示装置是指一种EL显示装置,它采用如下方式,即通过由开关元件使配置为矩阵状的像素驱动,在屏幕上形成显示图案。
目前,上述那样的有源矩阵型显示装置的用途正在扩大,并且对于屏幕尺寸的大面积化、高清晰化及高开口率化的要求提高。此外,有源矩阵型显示装置需要高可靠性,并且其制造方法需要高生产率及成本的降低。作为提高生产率并降低成本的方法之一,可以举出步骤的简化。
在有源矩阵型显示装置中,主要将薄膜晶体管用作开关元件。在制造薄膜晶体管时,为了步骤的简化,重要的是减少用于光刻的光掩模的数目。例如,若是增加一个光掩模,则需要如下步骤:抗蚀剂涂敷、预烘干、曝光、显影、后烘干等的步骤、在其前后的步骤中的膜的形成及蚀刻步骤、以及抗蚀剂的剥离、清洗及干燥步骤等。因此,若是增加一个用于制造步骤的光掩模,则大幅度地增加步骤数目。由此,为了减少制造步骤中的光掩模数目,进行许多技术开发。
薄膜晶体管大致划分为沟道形成区设置于栅电极的下层的底栅型和沟道形成区设置于栅电极的上层的顶栅型。已知的是,在底栅型薄膜晶体管的制造步骤中使用的光掩模数目少于在顶栅型薄膜晶体管的制造步骤中使用的光掩模数目。一般地,利用三个光掩模制造底栅型薄膜晶体管。
用来减少光掩模数目的现有技术主要采用复杂的技术如背面曝光、抗蚀剂回流或剥离法(lift-off method)并需要特殊的装置。因利用这种复杂的技术导致各种问题,而成为成品率的降低的一个原因。另外,也在很多情况下不得不牺牲薄膜晶体管的电特性。
作为薄膜晶体管的制造步骤中的用来减少光掩模数目的典型方法,使用多级灰度掩模(被称为半色调掩模或灰色调掩模的掩模)的技术被广泛地周知。作为使用多级灰度掩模减少制造步骤数目的技术,例如可以举出专利文献1。
[专利文献1]日本专利申请公开2003-179069号公报
但是,即使通过上述技术使用多级灰度掩模制造底栅型薄膜晶体管,至少需要两个光掩模和一个通常的光掩模,并且难以进一步减少光掩模的数目。其中之一个光掩模用于栅电极层的构图。
发明内容
于是,本发明的一个方式的目的之一在于提供一种新的技术,其中可以不使用用于栅电极层的构图的新的光掩模而制造薄膜晶体管。也就是,不需要使用复杂的技术,且只使用一个光掩模就可以制造的薄膜晶体管的制造方法。
由此,在薄膜晶体管的制造中,可以使得所使用的光掩模的数目比现有技术少。
此外,本发明的一个方式尤其可以应用于用于显示装置的像素的薄膜晶体管(也称为像素TFT)的制造方法。因此本发明的一个方式的目的在于不使用复杂的技术而使得用于光刻法的光掩模的数目比现有技术少的显示装置的制造方法。
本发明的一个方式的薄膜晶体管的制造方法包括如下步骤:形成第一导电膜和在该第一导电膜上按顺序层叠有绝缘膜、半导体膜、杂质半导体膜及第二导电膜的薄膜叠层体;通过第一蚀刻使所述第一导电膜露出并至少形成所述薄膜叠层体的图案;以及通过第二蚀刻形成第一导电膜的图案。在此,以第一导电膜选择性地受到侧面蚀刻的条件进行第二蚀刻。
在此,作为第一蚀刻采用干蚀刻或湿蚀刻,即可。但是,优选通过各向异性高的蚀刻法(物理蚀刻)进行。通过作为第一蚀刻采用各向异性高的蚀刻法,可以提高图案的加工精度。注意,在采用干蚀刻进行第一蚀刻的情况下,可以以一个步骤进行。但是,在采用湿蚀刻进行第一蚀刻的情况下,以多个步骤进行第一蚀刻。因此,优选采用干蚀刻进行第一蚀刻。
此外,作为第二蚀刻采用干蚀刻或湿蚀刻,即可。但是,优选采用各向同性蚀刻具有支配性的蚀刻法(化学蚀刻)。通过采用各向同性蚀刻具有支配性的蚀刻法(化学蚀刻)进行第二蚀刻,可以对第一导电膜进行侧面蚀刻。因此,优选采用湿蚀刻进行第二蚀刻。
对于第二蚀刻,参照图1A-1至1B-2的模式图进行说明。图1A-1示出第二蚀刻之前的俯视图,图1A-2示出沿着第二蚀刻之前的X-X′的截面图。此外,图1B-1示出第二蚀刻之后的俯视图,图1B-2示出沿着第二蚀刻之后的X-X′的截面图。通过第二蚀刻,只有第一层51被蚀刻。
在图1A-1至1B-2中,在衬底50上层叠形成第一层51及第二层52,对由第一层51和第二层52的叠层膜构成的结构体53受到图案形成(参照图1A-1和1A-2)。当对结构体53进行第二蚀刻时,只有第一层51被蚀刻,并且形成被蚀刻的第一层54(参照图5B-2)。当进行第二蚀刻时,蚀刻从第一层51露出的部分各向同性地进行,所以被蚀刻的第一层54成为具有角55的形状。
如参照图1A-1至1B-2进行说明,当对第一导电膜进行第二蚀刻形成栅电极时,栅电极的形状成为具有角的不规则形状,并且因该角而产生寄生电容。再者,因角形成得长而相邻的布线之间的绝缘不完全,由此在相邻的像素的薄膜晶体管之间产生短路。特别是,在图1A-1至1B-2中的D4超过D1的两倍时,容易产生短路。因此,为了防止短路,D4被D1限制,而布局的自由度降低。
于是,在本发明的一个方式的薄膜晶体管的制造方法中,利用侧面蚀刻进行对于栅电极的构图,并在产生角的部分设置开口部。通过在产生角的部分设置开口部,可以防止角的生成或缩小角。
注意,第一导电膜的图案例如是指形成栅电极及栅极布线和电容电极及电容布线、电源线等的金属布线的俯视布局。
也就是,本发明的一个方式是一种薄膜晶体管的制造方法,包括如下步骤:形成导电膜;在该导电膜上形成具有图案的薄膜叠层体;在薄膜叠层体中以到达该导电膜的方式设置开口部;以及利用侧面蚀刻形成栅电极层。栅电极层构成栅极布线。在此,在源极布线上由栅电极层形成的相邻的布线之间设置至少一个开口部。优选的是,以在栅极布线和源极布线的交叉部夹着栅极布线的方式设置开口部。此时,优选根据侧面蚀刻的蚀刻速度决定开口部和栅极布线之间的距离。优选因侧面蚀刻不产生角而形成栅电极层。
本发明的一个方式是一种薄膜晶体管的制造方法,包括如下步骤:按顺序层叠形成第一导电膜、绝缘膜、半导体膜、杂质半导体膜及第二导电膜;在所述第二导电膜上形成第一抗蚀剂掩模,该第一抗蚀剂掩模具有凹部,且在加工所述第二导电膜形成的布线的区域中加工所述第一导电膜形成的相邻的布线之间具有至少一个开口部;通过使用所述第一抗蚀剂掩模对所述绝缘膜、所述半导体膜、所述杂质半导体膜及所述第二导电膜进行第一蚀刻,以至少使所述第一导电膜的表面露出;对所述第一导电膜的一部分进行带着侧面蚀刻的第二蚀刻来形成栅电极层;通过缩小所述第一抗蚀剂掩模,使与所述第一抗蚀剂掩模的凹部重叠的所述第二导电膜露出并形成第二抗蚀剂掩模;以及使用所述第二抗蚀剂掩模对所述第二导电膜、所述杂质半导体膜及所述半导体膜的一部分进行第三蚀刻来形成源电极及漏电极层、源区及漏区层和半导体层。
本发明的一个方式是一种薄膜晶体管的制造方法,包括如下步骤:按顺序层叠形成第一导电膜、绝缘膜、半导体膜、杂质半导体膜及第二导电膜;在所述第二导电膜上形成第一抗蚀剂掩模,该第一抗蚀剂掩模具有凹部,且具有在加工所述第二导电膜形成的布线的区域中加工所述第一导电膜形成的相邻的布线之间具有至少一个开口部;通过使用所述第一抗蚀剂掩模对所述绝缘膜、所述半导体膜、所述杂质半导体膜及所述第二导电膜进行第一蚀刻,以至少使所述第一导电膜的表面露出;通过缩小所述第一抗蚀剂掩模,使与所述第一抗蚀剂掩模的凹部重叠的所述第二导电膜露出并形成第二抗蚀剂掩模;对所述第一导电膜的一部分进行带着侧面蚀刻的第二蚀刻来形成栅电极层;以及使用所述第二抗蚀剂掩模对所述第二导电膜、所述杂质半导体膜及所述半导体膜的一部分进行第三蚀刻来形成源电极及漏电极层、源区及漏区层和半导体层。
本发明的一个方式是一种薄膜晶体管的制造方法,包括如下步骤:按顺序层叠形成第一导电膜、绝缘膜、半导体膜、杂质半导体膜及第二导电膜;在所述第二导电膜上形成第一抗蚀剂掩模,该第一抗蚀剂掩模具有凹部,且在加工所述第二导电膜形成的布线的区域中加工所述第一导电膜形成的相邻的布线之间具有至少一个开口部;通过使用所述第一抗蚀剂掩模对所述第一导电膜、所述绝缘膜、所述半导体膜、所述杂质半导体膜及所述第二导电膜进行第一蚀刻;对所述第一导电膜的一部分进行带着侧面蚀刻的第二蚀刻来形成栅电极层;通过缩小所述第一抗蚀剂掩模,使与所述第一抗蚀剂掩模的凹部重叠的所述第二导电膜露出并形成第二抗蚀剂掩模;以及使用所述第二抗蚀剂掩模对所述第二导电膜、所述杂质半导体膜及所述半导体膜的一部分进行第三蚀刻来形成源电极及漏电极层、源区及漏区层和半导体层。
本发明的一个方式是一种薄膜晶体管的制造方法,包括如下步骤:按顺序层叠形成第一导电膜、绝缘膜、半导体膜、杂质半导体膜及第二导电膜;在所述第二导电膜上形成第一抗蚀剂掩模,该第一抗蚀剂掩模具有凹部,且在加工所述第二导电膜形成的布线的区域中加工所述第一导电膜形成的相邻的布线之间具有至少一个开口部;通过使用所述第一抗蚀剂掩模对所述第一导电膜、所述绝缘膜、所述半导体膜、所述杂质半导体膜及所述第二导电膜进行第一蚀刻;通过缩小所述第一抗蚀剂掩模,使与所述第一抗蚀剂掩模的凹部重叠的所述第二导电膜露出并形成第二抗蚀剂掩模;对所述第一导电膜的一部分进行带着侧面蚀刻的第二蚀刻来形成栅电极层;以及使用所述第二抗蚀剂掩模对所述第二导电膜、所述杂质半导体膜及所述半导体膜的一部分进行第三蚀刻来形成源电极及漏电极层、源区及漏区层和半导体层。
在具有上述结构的制造方法中,在第一抗蚀剂掩模具有凹部的情况下,优选使用多级灰度掩模形成所述第一抗蚀剂掩模。通过使用多级灰度掩模,可以以简单的步骤形成具有凹部的抗蚀剂掩模。
通过应用具有上述结构的制造方法,可以采用所述第一蚀刻形成元件区,并且采用所述第二蚀刻在离所述元件区的侧面有大致相等的距离的内侧形成栅电极层的侧面。
在具有上述结构的采用第一蚀刻及第二蚀刻的制造方法中,优选的是,采用干蚀刻进行所述第一蚀刻,并采用湿蚀刻进行所述第二蚀刻。采用第一蚀刻的加工优选高精度地进行,而采用第二蚀刻的加工需要进行侧面蚀刻。这是因为如下缘故:为了进行高精度加工而优选进行干蚀刻,并且由于湿蚀刻利用化学反应,因此与采用干蚀刻的情况相比容易产生侧面蚀刻。
在具有上述结构的制造方法中,所述开口部优选是在加工所述第二导电膜形成的布线的区域上的加工所述第一导电膜形成的所述布线和加工所述第二导电膜形成的所述布线的交叉部,夹着加工所述第一导电膜形成的所述布线来提供的。
本发明的一个方式是一种显示装置的制造方法,包括如下步骤:按顺序层叠形成第一导电膜、第一绝缘膜、半导体膜、杂质半导体膜及第二导电膜;在所述第二导电膜上形成第一抗蚀剂掩模,该第一抗蚀剂掩模具有凹部,且在加工所述第二导电膜形成的布线的区域中加工所述第一导电膜形成的相邻的布线之间具有至少一个开口部;通过使用所述第一抗蚀剂掩模对所述第一绝缘膜、所述半导体膜、所述杂质半导体膜及所述第二导电膜进行第一蚀刻,至少使所述第一导电膜的表面露出;对所述第一导电膜的一部分进行带着侧面蚀刻的第二蚀刻来形成栅电极层;通过缩小所述第一抗蚀剂掩模,使与所述第一抗蚀剂掩模的凹部重叠的所述第二导电膜露出并形成第二抗蚀剂掩模;通过使用所述第二抗蚀剂掩模对所述第二导电膜、所述杂质半导体膜及所述半导体膜的一部分进行第三蚀刻来形成源电极及漏电极层、源区及漏区层和半导体层,形成薄膜晶体管;去除所述第二抗蚀剂掩模,并覆盖所述薄膜晶体管地形成第二绝缘膜;以使所述源电极及漏电极层的一部分露出的方式在所述第二绝缘膜中形成开口部;以及在形成在所述第二绝缘膜中的所述开口部中及所述第二绝缘膜上选择性地形成像素电极。
本发明的一个方式是一种显示装置的制造方法,包括如下步骤:按顺序层叠形成第一导电膜、第一绝缘膜、半导体膜、杂质半导体膜及第二导电膜;在所述第二导电膜上形成第一抗蚀剂掩模,该第一抗蚀剂掩模具有凹部,且在加工所述第二导电膜形成的布线的区域中加工所述第一导电膜形成的相邻的布线之间具有至少一个开口部;通过使用所述第一抗蚀剂掩模对所述第一绝缘膜、所述半导体膜、所述杂质半导体膜及所述第二导电膜进行第一蚀刻,至少使所述第一导电膜的表面露出;通过缩小所述第一抗蚀剂掩模,使与所述第一抗蚀剂掩模的凹部重叠的所述第二导电膜露出并形成第二抗蚀剂掩模;对所述第一导电膜的一部分进行带着侧面蚀刻的第二蚀刻来形成栅电极层;通过使用所述第二抗蚀剂掩模对所述第二导电膜、所述杂质半导体膜及所述半导体膜的一部分进行第三蚀刻来形成源电极及漏电极层、源区及漏区层和半导体层,形成薄膜晶体管;去除所述第二抗蚀剂掩模,并覆盖所述薄膜晶体管地形成第二绝缘膜;以使所述源电极及漏电极层的一部分露出的方式在所述第二绝缘膜中形成开口部;以及在形成在所述第二绝缘膜中的所述开口部中及所述第二绝缘膜上选择性地形成像素电极。
在具有上述结构的显示装置的制造方法中,在第一抗蚀剂掩模具有凹部的情况下,优选使用多级灰度掩模形成所述第一抗蚀剂掩模。通过使用多级灰度掩模,可以以简单的步骤形成具有凹部的抗蚀剂掩模。
通过应用具有上述结构的显示装置的制造方法,可以采用所述第一蚀刻形成元件区,并且采用所述第二蚀刻在离所述元件区的侧面具有大致相等的距离的内侧形成栅电极层的侧面。
在具有上述结构的采用第一蚀刻及第二蚀刻的显示装置的制造方法中,优选采用干蚀刻进行所述第一蚀刻,并采用湿蚀刻进行所述第二蚀刻。采用第一蚀刻的加工优选高精度地进行,并且采用第二蚀刻的加工需要进行侧面蚀刻。这是因为如下缘故:为了进行高精度加工而优选进行干蚀刻,并且由于湿蚀刻利用化学反应,因此与采用干蚀刻的情况相比容易产生侧面蚀刻。
在具有上述结构的显示装置的制造方法中,优选层叠通过CVD法或溅射法形成的绝缘膜和通过旋涂法形成的绝缘膜形成所述第二绝缘膜。特别优选通过CVD法或溅射法形成氮化硅膜并通过旋涂法形成有机树脂膜。通过这样形成第二绝缘膜,可以防止薄膜晶体管的电特性会受到杂质元素等的影响,且提高像素电极的被形成面的平坦性来防止成品率的降低。
在具有上述结构的显示装置的制造方法中,所述第一抗蚀剂掩模所具有的开口部优选是在加工所述第二导电膜形成的布线的区域上的加工所述第一导电膜形成的布线和加工所述第二导电膜形成的所述布线的交叉部,夹着加工所述第一导电膜形成的所述布线来形成的。
此外,应用具有上述结构的本发明的制造方法制造的薄膜晶体管包括:栅电极层上的栅极绝缘膜;所述栅极绝缘膜上的半导体层;在所述半导体层上具有源区及漏区的杂质半导体层;以及所述源区及漏区上的源电极及漏电极层,其中设置有与所述栅电极层的侧面接触的空洞,且在形成源极布线的区域中的由栅电极层形成的相邻的布线之间具有至少一个开口部。通过设置空洞,可以使栅电极端部附近低介电常数化(low-k化)。此外,所公开的显示装置包括该薄膜晶体管。
注意,“膜”是指形成在整个表面的不受到图案形成的。“层”是指利用抗蚀剂掩模等受到图案形成而得到所希望的形状的。但是,至于叠层膜的各层,有时并不区别膜和层地使用。
注意,优选在尽量不发生“非示意性的蚀刻”的条件下进行蚀刻。
注意,在本说明书中,任意的膜“具有耐热性”是指如下现象:由于后面步骤的温度,该膜可以保持作为膜的形状,且保持该膜被要求的功能及特性。
注意,“栅极布线”是指连接到薄膜晶体管的栅电极的布线。栅极布线由栅电极层形成。此外,栅极布线有时被称为扫描线。
注意,“由栅电极层形成的相邻的布线”是指相邻之一个栅极布线和一个电容布线或相邻之两个栅极布线。对于布线的功能没有特别的限制而采用由栅电极层形成的布线,即可。
此外,在本说明书中,“源极布线”是指连接到薄膜晶体管的源电极及漏电极的一方的布线。源极布线由源电极及漏电极层形成。另外,源极布线有时被称为信号线。
另外,“电源线”是指连接到电源并被保持为恒定电位的布线。
由于可以大幅度地缩减薄膜晶体管的制造步骤数目而不需要用于栅电极的图案形成的新的光掩模,并且该薄膜晶体管可以应用于显示装置,因此也可以大幅度地缩减显示装置的制造步骤。
更具体地说,可以减少光掩模的数目。也可以使用一个光掩模(多级灰度掩模)制造薄膜晶体管。因此,可以大幅度地缩减薄膜晶体管或显示装置的制造步骤数目。此外,因为可以使用一个光掩模制造薄膜晶体管,所以防止当光掩模的对准之际产生的偏离。
此外,与以光掩模数目的减少为目的的现有技术不同,不需要经过背面曝光、抗蚀剂回流及剥离法等的复杂步骤。由此,可以大幅度地缩减显示装置的制造步骤数目而不降低成品率。
另外,在以光掩模的数目的减少为目的的现有技术中,不得不牺牲电特性的情况也不少。但是,本发明的其他方式可以维持薄膜晶体管的电特性并大幅度地缩减薄膜晶体管的制造步骤。因此,可以大幅度地缩减显示装置的制造步骤数目而不牺牲显示装置的显示质量等。
再者,借助于上述效果,可以大幅度地缩减薄膜晶体管及显示装置的制造成本。
此外,通过上述所说明那样地设置开口部,可以扩大在第二蚀刻中用于蚀刻的药液或气体接触于被蚀刻的膜的面积。因此,可以提高第二蚀刻的控制性,并制造寄生电容与不设置开口部的情况相比小的薄膜晶体管。此外,可以防止在由栅电极层形成的相邻的布线之间发生的绝缘不良,并且以高成品率制造薄膜晶体管及显示装置。
另外,通过扩大在第二蚀刻中用于蚀刻的药液或气体接触于被蚀刻的膜的面积,在有因为制造步骤中产生的残渣等残留在被蚀刻面而阻碍蚀刻的忧虑的情况下也可以进行优良的蚀刻。
注意,通过具有开口部,布局不受到第二蚀刻中的侧面蚀刻量的限制。因此,可以大幅度地缩减薄膜晶体管及显示装置的制造步骤数目而不降低布局的自由度。
再者,由于可以制造产生在栅电极层端部的泄漏电流小的薄膜晶体管,可以获得对比度高且显示质量优良的显示装置。
附图说明
图1A-1至B-2是用来说明薄膜晶体管的制造方法的图;
图2A至2C是说明薄膜晶体管及显示装置的制造方法的一例的图;
图3A至3C是说明薄膜晶体管及显示装置的制造方法的一例的图;
图4A至4C是说明薄膜晶体管及显示装置的制造方法的一例的图;
图5A至5C是说明薄膜晶体管及显示装置的制造方法的一例的图;
图6A至6C是说明薄膜晶体管及显示装置的制造方法的一例的图;
图7A至7C是说明薄膜晶体管及显示装置的制造方法的一例的图;
图8A至8C是说明薄膜晶体管及显示装置的制造方法的一例的图;
图9A至9C是说明薄膜晶体管及显示装置的制造方法的一例的图;
图10A至10C是说明薄膜晶体管及显示装置的制造方法的一例的图;
图11A至11C是说明薄膜晶体管及显示装置的制造方法的一例的图;
图12A至12C是说明薄膜晶体管及显示装置的制造方法的一例的图;
图13A至13C是说明薄膜晶体管及显示装置的制造方法的一例的图;
图14A至14C是说明薄膜晶体管及显示装置的制造方法的一例的图;
图15A至15C是说明薄膜晶体管及显示装置的制造方法的一例的图;
图16A至16C是说明薄膜晶体管及显示装置的制造方法的一例的图;
图17是说明薄膜晶体管及显示装置的制造方法的一例的图;
图18是说明薄膜晶体管及显示装置的制造方法的一例的图;
图19是说明薄膜晶体管及显示装置的制造方法的一例的图;
图20是说明薄膜晶体管及显示装置的制造方法的一例的图;
图21是说明薄膜晶体管及显示装置的制造方法的一例的图;
图22是说明薄膜晶体管及显示装置的制造方法的一例的图;
图23是说明薄膜晶体管及显示装置的制造方法的一例的图;
图24是说明薄膜晶体管及显示装置的制造方法的一例的图;
图25是说明有源矩阵衬底的连接部的图;
图26是说明有源矩阵衬底的连接部的图;
图27A至27C是说明有源矩阵衬底的连接部的图;
图28A-1至28B-2是说明多级灰度掩模的图;
图29A至29C是说明薄膜晶体管及显示装置的制造方法的一例的图;
图30A至30C是说明薄膜晶体管及显示装置的制造方法的一例的图;
图31是说明薄膜晶体管及显示装置的制造方法的一例的图;
图32是说明薄膜晶体管及显示装置的制造方法的一例的图;
图31是说明薄膜晶体管及显示装置的制造方法的一例的图;
图32是说明薄膜晶体管及显示装置的制造方法的一例的图;
图33是说明薄膜晶体管及显示装置的制造方法的一例的图;
图34是说明显示装置的像素电路的一例的图;
图35是说明薄膜晶体管及显示装置的制造方法的一例的图;
图36是说明薄膜晶体管及显示装置的制造方法的一例的图;
图37是说明薄膜晶体管及显示装置的制造方法的一例的图;
图38是说明薄膜晶体管及显示装置的制造方法的一例的图;
图39是说明薄膜晶体管及显示装置的制造方法的一例的图;
图40A至40C是说明薄膜晶体管及显示装置的制造方法的一例的图;
图41A至41C是说明薄膜晶体管及显示装置的制造方法的一例的图;
图42A至42C是说明薄膜晶体管及显示装置的制造方法的一例的图;
图43A和43B是说明电子设备的图;
图44是说明电子设备的图;
图45A至45C是说明电子设备的图;
图46A至46C是说明薄膜晶体管及显示装置的制造方法的一例的图。
所公开的发明的选择图是图21。
具体实施方式
下面,关于本发明的实施方式参照附图给予说明。但是,本发明不局限于以下说明。这是因为所属技术领域的普通技术人员可以很容易地理解一个事实,就是其方式及详细内容可以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此,本发明不应该被解释为仅限定在本实施方式所记载的内容中。注意,当参照附图说明发明结构之际,在不同的附图中也共同使用相同的附图标记来表示相同的部分。此外,当表示相同的部分之际,有时使用相同的阴影线而并不附加附图标记。另外,在俯视图中不表示第一绝缘膜及第二绝缘膜。
实施方式1
在本实施方式中,参照图2A至图28B-2说明薄膜晶体管的制造方法及将该薄膜晶体管配置为矩阵状的显示装置的制造方法的一例。
注意,图17至图21示出根据本实施方式的薄膜晶体管的俯视图,图21是直到形成像素电极的完成图。图2A至图4C是沿着图17至图21所示的A-A′的截面图。图5A至图7C是沿着图17至图21所示的B-B′的截面图。图8A至图10C是沿着图17至图21所示的C-C′的截面图。图11A至图13C是沿着图17至图21所示的D-D′的截面图。图14A至图16C是沿着图17至图21所示的E-E′的截面图。
首先,在衬底100上形成第一导电膜102、第一绝缘膜104、半导体膜106、杂质半导体膜108及第二导电膜110。这些膜可以是单层或层叠多个膜而成的叠层膜。注意,也可以在衬底100和第一导电膜102之间设置作为基底膜的绝缘膜。
衬底100是绝缘衬底。在应用于显示装置的情况下,作为衬底100可以使用玻璃衬底或石英衬底。在本实施方式中,使用玻璃衬底。
使用导电材料形成第一导电膜102。例如,可以使用钛、钼、铬、钽、钨、铝、铜、钕、铌或钪等的金属或以上述材料为主要成分的合金等的导电材料形成第一导电膜102。但是,需要具有可耐受后面步骤(第一绝缘膜104的形成等)的程度的耐热性,并且还需要选择在后面步骤(第二导电膜110的蚀刻等)中不受到非示意性的蚀刻或腐蚀的材料。在这种条件下,第一导电膜102不局限于特定的材料。
注意,例如可以通过溅射法或CVD法(包括热CVD法或等离子体CVD法等)等形成第一导电膜102。但是,不局限于特定的方法。
使用绝缘材料形成第一绝缘膜104。例如,可以使用氧化硅膜、氮化硅膜、氧氮化硅膜或氮氧化硅膜等形成第一绝缘膜104。但是,与第一导电膜102同样地需要具有可耐受后面步骤(半导体膜106的形成等)的程度的耐热性,并且还需要选择在后面步骤中不受到非示意性的蚀刻或腐蚀的材料。在这种条件下,第一绝缘膜104不局限于特定的材料。
注意,例如可以通过CVD法(包括热CVD法或等离子体CVD法等)或溅射法等形成第一绝缘膜104,但是不局限于特定的方法。
此外,第一绝缘膜104是用作栅极绝缘膜的。
使用半导体材料形成半导体膜106。例如,可以使用由硅烷气体形成的非晶硅等形成半导体膜106。但是,与第一导电膜102等同样地需要具有可耐受后面步骤(第二导电膜110等的形成等)的程度的耐热性,并且还需要选择在后面的步骤中不受到非示意性的蚀刻或腐蚀的材料。在这种条件下,半导体膜106不局限于特定的材料。因此,还可以使用锗等。注意,对于半导体膜106的结晶性也没有特别的限制。
注意,例如可以通过CVD法(包括热CVD法或等离子体CVD法等)或溅射法等形成半导体膜106。但是,不局限于特定的方法。
杂质半导体膜108是包含赋予一种导电性的杂质元素的半导体膜,并且它由用来形成添加有赋予一种导电性的杂质元素的半导体材料的气体等形成。例如,杂质半导体膜108是由包含磷化氢(化学式:PH3)或乙硼烷(化学式:B2H6)的硅烷气体形成的包含磷或硼的硅膜。但是,与第一导电膜102等同样地需要具有可耐受后面步骤(第二导电膜110等的形成等)的程度的耐热性,并且还需要选择在后面步骤中不受到非示意性的蚀刻或腐蚀的材料。在这种条件下,杂质半导体膜108不局限于特定的材料。注意,对于杂质半导体膜108的结晶性也没有特别的限制。
注意,在制造n型薄膜晶体管的情况下,作为要添加的赋予一种导电性的杂质元素,使用磷或砷等,即可。也就是,用于形成的硅烷气体包含具有所希望的浓度的磷化氢或砷化氢(化学式:AsH3)等,即可。或者,在制造p型薄膜晶体管的情况下,添加硼等作为赋予一种导电性的杂质元素,即可。也就是,用于形成的硅烷气体包含具有所希望的浓度的乙硼烷等,即可。此外,当在由半导体膜106形成的半导体层的一部分通过掺杂等设置可以实现与源电极及漏电极层的欧姆接触的区域等时,不需要设置杂质半导体膜108。
注意,例如可以通过CVD法(包括热CVD法或等离子体CVD法等)等形成杂质半导体膜108。但是,不局限于特定的方法。
第二导电膜110由导电材料(作为第一导电膜102列举的材料等)形成,该导电材料是与第一导电膜102不同的材料。在此,“不同的材料”是指主要成分不同的材料。具体而言,选择不容易通过后面说明的第二蚀刻受到蚀刻的材料,即可。此外,与第一导电膜102等同样地需要具有可耐受后面步骤(第一保护膜126等的形成等)的程度的耐热性,并且还需要选择在后面步骤中不受到非示意性的蚀刻或腐蚀的材料。因此,在这种条件下,第二导电膜110不局限于特定的材料。
注意,例如可以通过溅射法或CVD法(包括热CVD法或等离子体CVD法等)等形成第二导电膜110。但是,不局限于特定的方法。
注意,至于如上所说明的第一导电膜102、第一绝缘膜104、半导体膜106、杂质半导体膜108及第二导电膜110所需要的耐热性,第一导电膜102最高,耐热性按顺序地降低,而第二导电膜110的耐热性最低。例如,在半导体膜106是包含氢的非晶半导体膜的情况下,通过采用大约300℃以上的温度,半导体膜中的氢脱离而电特性改变。因此,例如在形成半导体膜106之后的步骤中,优选采用不超过大约300℃的温度。
接着,在第二导电膜110上形成第一抗蚀剂掩模112(参照图2A、图5A、图8A、图11A、图14A)。第一抗蚀剂掩模112是具有凹部或凸部的抗蚀剂掩模,可以换言之,由厚度不同的多个区域(在此为两个区域)构成的抗蚀剂掩模。在第一抗蚀剂掩模112中,将厚的区域称为第一抗蚀剂掩模112的凸部,而将薄的区域称为第一抗蚀剂掩模112的凹部。
在第一抗蚀剂掩模112中,在形成源电极及漏电极层120的区域中形成凸部,并且在没有源电极及漏电极层120而半导体层露出的区域中形成凹部。
可以使用多级灰度掩模形成第一抗蚀剂掩模112。在此,参照图28A-1至28B-2以下说明多级灰度掩模。
多级灰度掩模是能够以多阶段的光量进行曝光的掩模,典型的是指以曝光区域、半曝光区域及未曝光区域的三个阶段的光量进行曝光的掩模。通过使用多级灰度掩模,可以以一次曝光及显影步骤形成具有多种(典型的是两种)厚度的抗蚀剂掩模。因此,通过使用多级灰度掩模,可以缩减光掩模的数目。
图28A-1及图28B-1是多级灰度掩模的典型的截面图。图28A-1示出灰色调掩模140,并且图28B-1示出半色调掩模145。
图28A-1所示的灰色调掩模140由使用遮光膜形成在具有透光性的衬底141上的遮光部142以及使用遮光膜的图案设置的衍射光栅部143构成。
衍射光栅部143通过具有以用于曝光的光的分辨率限制以下的间隔设置的槽缝、点或网眼等,控制光透过量。注意,设置在衍射光栅部143的槽缝、点或网眼可以是周期性的或非周期性的。
作为具有透光性的衬底141,可以使用石英等。构成遮光部142及衍射光栅部143的遮光膜使用金属膜形成即可,优选使用铬或氧化铬等设置。
在对灰色调掩模140照射用于曝光的光的情况下,如图28A-2所示,重叠于遮光部142的区域中的透光率为0%,而不设置有遮光部142或衍射光栅部143的区域中的透光率为100%。此外,衍射光栅部143中的透光率大致为10%至70%的范围内,并且根据衍射光栅的槽缝、点或网眼的间隔等可以调整该透光率。
图28B-1所示的半色调掩模145由使用半透光膜形成在具有透光性的衬底146上的半透光部147以及使用遮光膜形成的遮光部148构成。
半透光部147可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等的膜形成。遮光部148使用与灰色调掩模的遮光膜同样的金属膜形成即可,优选使用铬或氧化铬等设置。
在对半色调掩模145照射用于曝光的光的情况下,如图28B-2所示,重叠于遮光部148的区域中的透光率为0%,而不设置有遮光部148或半透光部147的区域中的透光率为100%。此外,半透光部147中的透光率大致为10%至70%的范围内,并且根据要形成的材料的种类或形成的膜厚度等可以调整该透光率。
通过使用多级灰度掩模进行曝光和显影,可以形成具有膜厚度不同的区域的第一抗蚀剂掩模112。
但是,本实施方式不局限于此,也可以不使用多级灰度掩模地形成第一抗蚀剂掩模。此外,如上所述,第一抗蚀剂掩模也可以是没有凹部或凸部的抗蚀剂掩模。
此外,如图17所示,第一抗蚀剂掩模112包括抗蚀剂开口部113A至113J。
在此,在使用加工第一导电膜102形成的导电层(栅电极层116)设置的相邻的布线之间设置至少一个抗蚀剂开口部,即可。通过第一抗蚀剂掩模112在与源极布线重叠的区域中具有抗蚀剂开口部,可以利用第一蚀刻在薄膜叠层体114中形成开口部。注意,优选将设置在薄膜叠层体114中的开口部形成为至少到达第一导电膜102的表面。通过薄膜叠层体114具有开口部,可以提高后面说明的第二蚀刻的控制性。此外,第一抗蚀剂掩模112在与源极布线重叠的区域的相邻的栅极布线和电容布线之间具有至少一个开口部,从而可以利用后面说明的第二蚀刻提高相邻的栅极布线和电容布线的绝缘的确实性。
但是,优选在使用加工第一导电膜102形成的导电层(栅电极层116)设置的布线和源极布线的交叉部的夹住栅极布线的位置中设置抗蚀剂开口部(参照图17至图21)。此时,优选根据侧面蚀刻的蚀刻速度决定开口部和栅极布线之间的距离。通过带着侧面蚀刻的第二蚀刻,在加工第一导电膜102形成的导电层(栅电极层116)不生成角,或者在生成角的情况下也可以将导电层形成为使角缩小。
接着,使用第一抗蚀剂掩模112进行第一蚀刻。也就是,通过蚀刻对第一绝缘膜104、半导体膜106、杂质半导体膜108及第二导电膜110进行构图,以形成薄膜叠层体114(参照图2B、图5B、图8B、图11B、图14B、图17)。此时,优选至少使第一导电膜102的表面露出。将该蚀刻步骤称为第一蚀刻。作为第一蚀刻采用干蚀刻或湿蚀刻即可,但是,优选采用各向异性高的蚀刻法(物理蚀刻)进行第一蚀刻。通过采用各向异性高的蚀刻法进行第一蚀刻,可以提高图案的加工精度。注意,在采用干蚀刻进行第一蚀刻的情况下,可以以一个步骤进行,但是在采用湿蚀刻进行第一蚀刻的情况下,优选以多个步骤进行第一蚀刻。这是因为如下缘故:每一种被蚀刻膜具有不同的蚀刻速度,因此不容易以一个步骤蚀刻所有的膜。
注意,例如采用三个阶段的干蚀刻进行第一蚀刻,即可。首先,在Cl2气体、CF4气体和O2气体的混合气体中进行蚀刻。接着,只使用Cl2气体进行蚀刻。最后,只使用CHF3气体进行蚀刻,即可。
接着,使用第一抗蚀剂掩模112进行第二蚀刻。也就是,通过蚀刻对第一导电膜102进行构图来形成栅电极层116(参照图2C、图5C、图8C、图11C、图14C、图18)。将该蚀刻步骤称为第二蚀刻。
注意,栅电极层116构成薄膜晶体管的栅电极、栅极布线、电容元件的一方电极、电容布线及支撑部。在表示为栅电极层116A的情况下,是指构成栅极布线、薄膜晶体管的栅电极的栅电极层。在表示为栅电极层116B或栅电极层116D的情况下,是指构成支撑部的栅电极层。在表示为栅电极层116C的情况下,是指构成电容布线和电容元件的一方电极的栅电极层。而且,将它们总称为栅电极层116。
注意,如上所说明的抗蚀剂开口部113A至113J的位置不局限于所图示的位置。当通过下面所说明的第二蚀刻形成栅电极层116之际,可以在需要的位置或优选的位置上设置抗蚀剂开口部113A至113J。
以如下蚀刻条件进行第二蚀刻,即由第一导电膜102形成的栅电极层116的侧面形成在薄膜叠层体114的侧面的内侧。换言之,以栅电极层116的侧面与薄膜叠层体114的底面接触地形成的方式进行蚀刻(以在图17至图21中的A-A′截面中栅电极层116的宽度小于薄膜叠层体114的宽度的方式进行蚀刻)。再者,以对第二导电膜110的蚀刻速度小且对第一导电膜102的蚀刻速度大的条件进行蚀刻。换言之,以对第二导电膜110的第一导电膜102的蚀刻选择比大的条件进行蚀刻。通过以这种条件进行第二蚀刻,可以形成栅电极层116。
注意,对于栅电极层116的侧面形状没有特别的限制。例如,也可以是锥形状。栅电极层116的侧面形状取决于用于第二蚀刻的药液等的条件。
在此,“对第二导电膜110的蚀刻速度小且对第一导电膜102的蚀刻速度大的条件”或者“对第二导电膜110的第一导电膜102的蚀刻选择比大的条件”是指满足以下第一必要条件及第二必要条件的条件。
第一必要条件是指栅电极层116残留在所需要的部分的情况。需要栅电极层116的部分是指图18至图21中的以虚线表示的区域。换言之,需要的是,在第二蚀刻之后,栅电极层116以构成栅极布线、电容布线及支撑部的方式残留。为了使栅电极层116构成栅极布线及电容布线,需要不使这些布线断开地进行第二蚀刻。优选的是,如图2A至2C以及图18所示,在离薄膜叠层体114的侧面具有间隔d1的内侧形成栅电极层116的侧面。实施者可以根据布局适当地设定间隔d1,即可。
第二必要条件是指由栅电极层116构成的栅极布线及电容布线的宽度d3和由源电极及漏电极层120A构成的源极布线的最小宽度d2适当的情况(参照图21)。这是因为如下缘故:当通过第二蚀刻,源电极及漏电极层120A被蚀刻时,源极布线的最小宽度d2缩小,并且源极布线的电流密度成为过大,因此电特性降低。由此,以第一导电膜102的蚀刻速度不成为过大且第二导电膜110的蚀刻速度尽量小的条件进行第二蚀刻。
在此,考察不设置抗蚀剂开口部113A至113J的情况。在不设置抗蚀剂开口部113A至113J的情况下,不容易增大源极布线的最小宽度d2。这是因为如下缘故:在不设置抗蚀剂开口部113A至113J的情况下,源极布线的最小宽度d2取决于与源极布线重叠的半导体层的最小宽度d4,并且为增大源极布线的最小宽度d2而需要增大半导体层的最小宽度d4,因此不容易使相邻的栅极布线和电容布线绝缘。在此情况下,需要使半导体层的最小宽度d4小于所述间隔d1的大致两倍。换言之,需要使间隔d1大于半导体层的最小宽度d4的大致一半。由此,对于可设计的布局有限制。再者,用于第二蚀刻的药液的蚀刻速度需要充分高,并且为了使相邻的栅极布线和电容布线分离并确实地绝缘,对于可用于第二蚀刻的蚀刻气体或药液的种类等有限制。
于是,如上所说明,通过在第一抗蚀剂掩模112中设置抗蚀剂开口部113A至113J,用于第二蚀刻的蚀刻气体或药液等的侵入路径的数目增加,从而栅电极层116可以获得优良的形状。再者,可以从更多的药液中选择用于蚀刻的药液,并且也可以从更多的材料中选择材料。
此外,在不设置抗蚀剂开口部113A至113J的情况下,如上所述,有时角形成在俯视图中的栅电极层116。这是因为第二蚀刻大致是各向同性的缘故。再者,有时因为角在相邻的栅极布线和电容布线之间接触,而相邻的栅极布线和电容布线导通,这引起成品率的降低。但是,通过如上所说明那样地设置抗蚀剂开口部113A至113J,可以使相邻的栅极布线和电容布线确实地绝缘,从而可以提高成品率。
另外,在可以不设置开口部而使相邻的栅极布线和电容布线之间确实地绝缘的情况下,也有时因上述角存在而产生寄生电容,这引起信号的延迟等。如上所说明,通过在第一抗蚀剂掩模112中设置抗蚀剂开口部113A至113J,可以消除角或缩小角。因此,可以抑制寄生电容的产生,并且可以制造特性优良的显示装置等。
注意,在栅极布线和与该栅极布线相邻的电容布线之间有至少一个将与源极布线重叠的半导体层的宽度设定为最小宽度d4的部分,即可。优选的是,如图21所示,将与栅极布线相邻的区域及与电容布线相邻的区域的半导体层的宽度设定为最小宽度d4,即可。
注意,与将重叠于源极布线的半导体层的宽度设定为最小宽度d4的部分同样地,在抗蚀剂掩模112中的相邻的栅极布线和电容布线之间设置一个抗蚀剂开口部,即可。不一定设置所有抗蚀剂开口部。例如,既可以只设置配置于与支撑部相邻的位置上的抗蚀剂开口部,即抗蚀剂开口部113B、抗蚀剂开口部113C、抗蚀剂开口部113G及抗蚀剂开口部113H,又可以只设置配置于电容布线和支撑部之间的抗蚀剂开口部113B和抗蚀剂开口部113G。
但是,发生如下问题:通过设置抗蚀剂开口部113A至113J,所形成的源极布线的宽度变窄。当布线的截面积变窄时电流的通路也变窄,因此发热量增大。当布线的发热量增大时,产生使用时的断开等,而引起电子设备的故障。也就是,可靠性降低。
于是,优选不缩小源极布线的截面积地设置抗蚀剂开口部。为了不缩小源极布线的截面积地设置抗蚀剂开口部,在开口部的周围将源极布线扩大开口部的宽度,即可(参照图22及图23)。如图22及图23所示,通过在开口部的周围扩大源极布线,可以不使源极布线的宽度变窄地设置开口部。也就是,以设置在上层的布线(在此为源极布线)的截面积为一定的方式在该布线的中间设置开口部来提高可靠性,从而是优选的。
或者,也可以将形成源极布线的第二导电膜110形成得厚来抑制发热量。
注意,优选将由源电极及漏电极层形成的连接于像素电极层的部分的电极宽度设定为源极布线的最小宽度d2。
如上所说明,非常重要的是根据带着侧面蚀刻的条件进行第二蚀刻。这是因为如下缘故:通过第二蚀刻带着对于第一导电膜102的侧面蚀刻,可以使相邻的栅极布线和电容布线确实地绝缘(参照图18)。
在此,侧面蚀刻是指如下蚀刻,即不仅在被蚀刻膜的厚度方向(垂直于衬底面的方向或垂直于基底膜的面的方向)上之外,还在对厚度方向垂直的方向(平行于衬底面的方向或平行于基底膜的面的方向)上削去被蚀刻膜。受到侧面蚀刻的被蚀刻膜的端部被形成为根据对于被蚀刻膜的蚀刻气体或用于蚀刻的药液的蚀刻速度而成为各种形状,但是在很多情况下被形成为使端部具有曲面。
注意,如图18所示,优选将通过第一蚀刻形成的薄膜叠层体114设计为在接触于由栅电极层116B及栅电极层116D构成的支撑部的部分变细(参照图18中的双箭头所示的部分)。
注意,如图18所示的栅电极层116B及栅电极层116D用作支撑薄膜叠层体114的支撑部。通过具有支撑部,可以防止形成在栅电极层上方的栅极绝缘膜等的剥离。再者,通过设置支撑部,可以防止利用第二蚀刻接触于栅电极层116地形成的空洞的区域多余地扩大。注意,通过设置支撑部,还可以防止薄膜叠层体114因自重破坏或破损,从而提高成品率,因此是优选的。但是,本实施方式不局限于具有支撑部的方式,也可以不设置支撑部。图24示出不具有支撑部的方式的俯视图(对应于图21)的一例。
注意,在图24所示的情况下也可以与图22及图23所示的情况同样在开口部中使布线向外侧扩大,并不使布线的宽度变窄地形成抗蚀剂开口部。
如上所说明,优选采用湿蚀刻进行第二蚀刻。
在采用湿蚀刻进行第二蚀刻的情况下,使用铝或钼形成第一导电膜102,使用钛或钨形成第二导电膜110,并且将包含硝酸、醋酸及磷酸的药液用于蚀刻液(蚀刻剂),即可。或者,使用钼形成第一导电膜102,使用钛、铝或钨形成第二导电膜110,并且将包含过氧化氢溶液的药液用于蚀刻液(蚀刻剂),即可。
在采用湿蚀刻进行第二蚀刻的情况下,最优选的是,形成在添加有钕的铝上形成钼的叠层膜作为第一导电膜102,形成钨作为第二导电膜110,并且将包含2%的硝酸、10%的醋酸、72%的磷酸的药液用于蚀刻。通过使用具有这样的组成的药液,第一导电膜102被蚀刻而不蚀刻第二导电膜110。注意,添加到第一导电膜102的钕是为了实现铝的低电阻化及防止小丘的产生而添加的。
接着,缩小第一抗蚀剂掩模112。例如,使第一抗蚀剂掩模112减薄。然后使第二导电膜110露出,并形成第二抗蚀剂掩模118。作为缩小第一抗蚀剂掩模112来形成第二抗蚀剂掩模118的方法,例如可以举出使用氧等离子体的灰化。但是,缩小第一抗蚀剂掩模112来形成第二抗蚀剂掩模118的方法不局限于此。注意,在此说明了在第二蚀刻之后形成第二抗蚀剂掩模118的情况,但是本实施方式不局限于此,还可以在形成第二抗蚀剂掩模118之后进行第二蚀刻。
接着,使用第二抗蚀剂掩模118对薄膜叠层体114中的第二导电膜110进行蚀刻来形成源电极及漏电极层120(参照图3A、图6A、图9A、图12A、图15A、图19)。在此,选择如下蚀刻条件,即不产生或不容易产生对于第二导电膜110以外的膜的非示意性的蚀刻及腐蚀。特别重要的是,以不产生或不容易产生对于栅电极层116的非示意性的蚀刻及腐蚀的条件进行蚀刻。
注意,源电极及漏电极层120构成薄膜晶体管的源电极或漏电极、源极布线、连接薄膜晶体管和像素电极的电极及电容元件的另一方电极。在表示为“源电极及漏电极层120A”或“源电极及漏电极层120C”的情况下,是指构成薄膜晶体管的源电极及漏电极的一方以及源极布线的电极层。在表示为“源电极及漏电极层120B”的情况下,是指薄膜晶体管的源电极及漏电极的另一方以及连接薄膜晶体管和像素电极的电极的电极层。在表示为“源电极及漏电极层120D”的情况下,是指构成电容元件的另一方电极的电极层。而且,将它们总称为“源电极及漏电极层120”。
注意,作为对于薄膜叠层体114中的第二导电膜110的蚀刻,可以采用湿蚀刻或干蚀刻。
接着,对薄膜叠层体114中的杂质半导体膜108及半导体膜106的上部(背沟道部)进行蚀刻来形成半导体层124、源区122A及漏区122B(参照图3B、图6B、图9B、图12B、图15B、图20)。在此,选择如下蚀刻条件,即不产生或不容易产生对于杂质半导体膜108及半导体膜106以外的膜的非示意性的蚀刻及腐蚀。特别重要的是,以不产生或不容易产生对于栅电极层116的非示意性的蚀刻及腐蚀的条件进行蚀刻。
注意,作为对于薄膜叠层体114中的杂质半导体膜108及半导体膜106的上部(背沟道部)的蚀刻,可以采用干蚀刻或湿蚀刻。
然后,去除第二抗蚀剂掩模118(参照3C、图6C、图9C、图12C、图15C),以完成薄膜晶体管(参照图3C)。如上所说明,可以使用一个光掩模(多级灰度掩模)制造薄膜晶体管。
注意,将参照图3A及图3B说明的步骤总称为第三蚀刻。如上所说明,第三蚀刻既可以以多个阶段进行,又可以以一个阶段进行。
覆盖如上所述那样形成的薄膜晶体管地形成第二绝缘膜。此时,也可以只使用第一保护膜126形成第二绝缘膜,但是优选使用第一保护膜126和第二保护膜128形成(参照图4A、图7A、图10A、图13A、图16A)。与第一绝缘膜104同样地形成第一保护膜126,即可。
通过其表面大致成为平坦的方法形成第二保护膜128。这是因为通过使第二保护膜128的表面大致平坦,可以防止形成在第二保护膜128上的像素电极层132的破裂等的缘故。因此,在此的“大致平坦”是指能够实现上述目的的程度即可,而并不被要求高平坦性。
注意,例如可以使用感光聚酰亚胺、丙烯或环氧树脂等并通过旋涂法等来形成第二保护膜128。但是,不局限于这些材料或形成方法。
接着,在第二绝缘膜中形成第一开口部130及第二开口部131(参照图4B、图7B、图10B、图13B、图16B)。将第一开口部130及第二开口部131形成为至少到达源电极及漏电极层的表面。第一开口部130及第二开口部131的形成方法不局限于特定的方法,而实施者根据第一开口部130的直径等适当地选择,即可。例如,通过采用光刻法进行干蚀刻,可以形成第一开口部130及第二开口部131。
注意,当通过光刻法形成开口部时,使用一个光掩模。
接着,在第二绝缘膜上形成像素电极层132(参照图4C、图7C、图10C、图13C、图16C、图21)。将像素电极层132形成为通过开口部连接到源电极及漏电极层120。具体而言,将像素电极层132形成为通过第一开口部130连接到源电极及漏电极层120B,通过第二开口部131连接到源电极及漏电极层120D。像素电极层132优选使用具有透光性的导电材料形成。在此,作为具有透光性的导电材料,可以举出氧化铟锡(下面,称为ITO)、包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锌或添加有氧化硅的氧化铟锡等。通过溅射法或CVD法等形成具有透光性的导电材料的膜,即可,但是不局限于特定的方法。此外,像素电极层132也可以采用单层或层叠多个膜而成的叠层膜。
注意,在本实施方式中,只对于像素电极层132使用具有透光性的导电材料,但是本实施方式不局限于此。作为第一导电膜102及第二导电膜110的材料,也可以使用具有透光性的导电材料。
注意,当通过光刻法形成像素电极层132时,使用一个光掩模。
如上所说明,根据本实施方式的有源矩阵衬底的制造(所谓的阵列步骤)结束。如本实施方式所说明,通过利用侧面蚀刻形成栅电极层,而且使用多级灰度掩模形成源电极及漏电极层,可以形成使用一个掩模制造薄膜晶体管。
如上所述那样制造的薄膜晶体管包括:栅电极层上的栅极绝缘膜;所述栅极绝缘膜上的半导体层;具有所述半导体层上的源区及漏区的杂质半导体层;所述源区及漏区上的源电极及漏电极;以及接触于所述栅电极层的侧面的空洞(参照图4C)。这种薄膜晶体管包括接触于栅电极层的侧面的空洞,所以栅电极层端部的泄漏电流小。
在此,参照图25至27C说明通过上述步骤制造的有源矩阵衬底的端子连接部。
图25至27C示出通过上述步骤制造的有源矩阵衬底中的栅极布线一侧的端子连接部及源极布线一侧的端子连接部的俯视图及截面图。
图25示出在栅极布线一侧的端子连接部及源极布线一侧的端子连接部中的从像素部延伸的栅极布线及源极布线的俯视图。
图26示出沿着图25的X-X′的截面图。也就是,图26示出栅极布线一侧的端子连接部中的截面图。在图26中,只有栅电极层116露出。端子部连接到该栅电极层116露出的区域。
图27A至27C示出源极布线一侧的端子连接部中的截面图。在图27A至27C的Y-Y′中,栅电极层116和源电极及漏电极层120隔着像素电极层132连接。图27A至27C示出栅电极层116和源电极及漏电极层120的各种连接方式。至于所公开的显示装置的发明中的端子连接部,可以采用这些连接方式中的任何一种或图27A至27C所示的方式之外的连接方式。通过使源电极及漏电极层120连接到栅电极层116,可以使端子的连接部的高度成为大致相等。
注意,对于图27A至27C所示的开口部的数目没有特别的限制,既可以对于一个端子设置一个开口部,又可以对于一个端子设置多个开口部。通过对于一个端子设置多个开口部,即使因为形成开口部的蚀刻步骤不充分等的理由而不获得优质的开口部,也可以利用其他开口部实现电连接。再者,当顺利地形成所有开口部时,也可以扩大接触面积,因此可以降低接触电阻,所以是优选的。
在图27A中,通过蚀刻等去除第一保护膜126及第二保护膜128的端部,使栅电极层116和源电极及漏电极层120露出,并且通过在该露出的区域中形成像素电极层132,实现电连接。图27A相当于沿着图25的Y-Y′的截面图。
注意,可以在形成第一开口部130及第二开口部131的同时,形成栅电极层116和源电极及漏电极层120露出的区域。
在图27B中,在第一保护膜126及第二保护膜128中设置第三开口部160A,并且通过蚀刻等去除第一保护膜126及第二保护膜128的端部,使栅电极层116和源电极及漏电极层120露出。通过在该露出的区域中形成像素电极层132,实现电连接。
注意,可以在形成第一开口部130及第二开口部131的同时,形成第三开口部160A及栅电极层116露出的区域。
在图27C中,通过在第一保护膜126及第二保护膜128中设置第三开口部160B及第四开口部161,使栅电极层116和源电极及漏电极层120露出,并且通过在该露出的区域中形成像素电极层132,实现电连接。在此,与图27A及27B同样地通过蚀刻等去除第一保护膜126及第二保护膜128的端部,并且将该区域用作端子的连接部。
注意,可以在形成第一开口部130及第二开口部131的同时,形成第三开口部160B及第四开口部161和栅电极层116露出的区域。
注意,开口部的数目并不局限于图27A至27C所示的开口部的数目,不仅可以对于一个端子设置一个开口部,而且也可以对于一个端子设置多个开口部。通过对于一个端子设置多个开口部,即使因形成开口部的蚀刻步骤不充分等的理由而不形成优良的开口部,也可以利用其他开口部实现电连接。再者,由于即使所有的开口部顺利地形成,也可以获得大的接触面积,因此可以降低接触电阻,从而是优选的。
接着,说明使用通过上述步骤制造的显示装置的有源矩阵衬底制造液晶显示装置的方法,即单元步骤及模块步骤。但是,根据本实施方式的显示装置的制造方法中的单元步骤及模块步骤不局限于下面的说明。
在单元步骤中,贴合通过上述步骤制造的有源矩阵衬底和与此相对的衬底(下面,称为相对衬底)并注入液晶。首先,下面对于相对衬底的制造方法进行简单的说明。注意,在没有特别的说明时,形成在相对衬底上的膜可以是单层或叠层。
首先,在衬底上形成遮光层,在遮光层上形成红色、绿色、蓝色中任一种的彩色滤光片层,在其上选择性地形成像素电极层,并且在像素电极层上形成肋材(rib)。
作为遮光层,选择性地形成具有遮光性的材料的膜。作为具有遮光性的材料,例如可以使用包含黑色树脂(碳黑)的有机树脂。或者,也可以使用以铬为主要成分的材料膜的叠层膜。以铬为主要成分的材料膜是指铬、氧化铬或氮化铬。用于遮光层的材料只要是具有遮光性的材料,就没有特别的限制。通过采用光刻法等选择性地形成具有遮光性的材料的膜。
使用一种有机树脂膜选择性地形成彩色滤光片层,即可。在该有机树脂膜中当从背光灯照射白色光时,只能够使红色、绿色、蓝色中任一种光透过。通过当形成时分别涂敷,可以选择性地形成彩色滤光片层。作为彩色滤光片的排列,采用条形排列、三角排列或正方排列,即可。
相对衬底的像素电极层可以与有源矩阵衬底所具有的像素电极层132同样地形成。但是,因为不需要选择性地形成,所以形成在相对衬底的整个表面上,即可。
形成在像素电极上的肋材是为扩大视角而形成的受到图案形成的有机树脂膜。注意,在并没有需要时,也可以不形成肋材。
注意,作为相对衬底的制造方法,还可以考虑到其他各种方式。例如,也可以在形成彩色滤光片层之后,在形成像素电极层之前形成外敷层。通过形成外敷层,可以提高像素电极的被形成面的平坦性,从而提高成品率。此外,可以防止包括在彩色滤光片层中的材料的一部分侵入到液晶材料中。作为外敷层,使用以丙烯树脂或环氧树脂为基础的热固性材料。
此外,也可以在形成肋材之前或后形成支柱间隔物(柱状间隔物)作为间隔物。支柱间隔物是指为了将有源矩阵衬底和相对衬底之间的间隙保持为一定而以一定间隔形成在相对衬底上的结构物。在使用珠状间隔物(球状间隔物)的情况下,也可以不形成支柱间隔物。
接着,将取向膜形成在有源矩阵衬底及相对衬底上。例如,通过如下步骤形成取向膜,即将聚酰亚胺树脂等溶化在有机溶剂中,通过印刷法或旋涂法等涂敷它,并在去除有机溶剂之后对衬底进行焙烧。所形成的取向膜的厚度一般为50nm以上且100nm以下左右。对取向膜进行研磨处理以使液晶分子具有某一定的预倾角而取向。例如,通过使用毛长的布如天鹅绒等擦取向膜,来进行研磨处理。
接着,使用密封材料贴合有源矩阵衬底和相对衬底。当在相对衬底不设置有支柱间隔物时,优选将珠状间隔物分散在所希望的区域中并贴合。
接着,将液晶材料注入到贴合了的有源矩阵衬底和相对衬底之间。在注入液晶材料之后,使用紫外线固性树脂等密封注入口。或者,也可以在将液晶材料滴落于有源衬底或相对衬底上之后,贴合这些衬底。
接着,将偏振片贴附到贴合有源矩阵衬底和相对衬底的液晶单元的双面而结束单元步骤。
接着,作为模块步骤,将FPC(柔性印刷电路)连接到端子部的输入端子(图27A至27C中的栅电极层116露出的区域)。在FPC中在如聚酰亚胺等的有机树脂薄膜上形成有由导电膜构成的布线,并且FPC隔着各向异性导电胶(下面,称为ACP)连接到输入端子。ACP由用作粘合剂的胶和镀金等的直径为几十μm至几百μm的具有导电表面的粒子构成。通过混入在胶中的粒子接触于输入端子上的导电层和连接到形成在FPC中的布线的端子上的导电层,实现电连接。注意,也可以在FPC的连接之后将偏振片贴附到有源矩阵衬底和相对衬底上。如上所述,可以制造用于显示装置的液晶面板。
如上所述,可以使用三个光掩模制造用于显示装置的具有像素晶体管的有源矩阵衬底。
因此,可以大幅度地缩减薄膜晶体管及显示装置的制造步骤数目。具体地,可以如上所说明那样地使用一个光掩模(多级灰度掩模)制造薄膜晶体管。此外,可以使用三个光掩模制造具有像素晶体管的有源矩阵衬底。由此,所使用的光掩模的数目减少,从而可以大幅度地缩减薄膜晶体管及显示装置的制造步骤数目。
可以不经过复杂步骤如背面曝光、抗蚀剂回流及剥离法等而大幅度地缩减薄膜晶体管的制造步骤数目。因此,可以不经过复杂步骤而大幅度地缩减显示装置的制造步骤数目。由此,可以大幅度地缩减显示装置的制造步骤数目而不降低成品率。
此外,可以维持薄膜晶体管的电特性并大幅度地缩减薄膜晶体管的制造步骤。
再者,借助于上述效果,可以大幅度地缩减制造成本。
此外,通过如上所说明那样设置开口部,可以扩大第二蚀刻中用于蚀刻的药液或气体接触于被蚀刻的膜的面积。由此,可以提高第二蚀刻的控制性,并制造其寄生电容与不设置开口部的情况相比小的薄膜晶体管。另外,可以防止由栅电极层形成的相邻的布线之间的绝缘不良,并高成品率地制造薄膜晶体管。
此外,通过扩大第二蚀刻中用于蚀刻的药液或气体接触于被蚀刻的膜的面积,在有制造步骤中产生的残渣等存在于被蚀刻面而阻碍蚀刻的忧虑时也可以进行优良的蚀刻。
再者,通过具有开口部,布局不受到第二蚀刻中的侧面蚀刻量的限制。因此,可以大幅度地缩减薄膜晶体管及显示装置的制造步骤数目而不降低布局的自由度。
再者,通过在开口部扩大布线,可以防止发热量的增大,从而可以提高可靠性。
再者,借助于上述效果,可以大幅度地缩减制造成本。
注意,所公开的发明不局限于上述像素结构而可以应用于各种液晶显示装置。
实施方式2
在本实施方式中,对于所公开的发明之一的薄膜晶体管的制造方法及显示装置的制造方法进行说明,其是与实施方式1不同的制造方法。具体而言,参照图29A至图33说明以不使用多级灰度掩模的方式与实施方式1同样地制造薄膜晶体管的方法。
注意,图29A至29C对应于实施方式1中的图2A至2C及图3A至3C。图30A至30C对应于实施方式1中的图11A至11C及图12A至12C。图31、图32及图33对应于实施方式1中的图17、图18及图19。此外,沿着图31至图33所示的A-A′的截面图相当于图29A至29C,而沿着图31至图33所示的D-D′的截面图相当于图30A至30C。
首先,与实施方式1同样,在衬底100上形成第一导电膜102、第一绝缘膜104、半导体膜106、杂质半导体膜108及第二导电膜110(图29A及图30A)。可用于它们的材料及可应用于它们的形成的方法与实施方式1同样。注意,当在由半导体膜106形成的半导体层的一部分中通过掺杂等设置可实现与源电极及漏电极层的欧姆接触的区域等时,不需要设置杂质半导体膜108。
接着,在第二导电膜110上形成第一抗蚀剂掩模170(参照图29A及图30A)。第一抗蚀剂掩模170与实施方式1中的第一抗蚀剂掩模112不同,并且它被形成为使整个面具有大致相同的厚度。也就是,可以不使用多级灰度掩模地形成第一抗蚀剂掩模170。
第一抗蚀剂掩模170与实施方式1中的第一抗蚀剂掩模112同样地具有抗蚀剂开口部172。至于设置第一抗蚀剂掩模170所具有的抗蚀剂开口部172A至172J的位置等,因与实施方式1所说明的抗蚀剂开口部113A至113J同样而省略。
接着,使用第一抗蚀剂掩模170进行第一蚀刻。也就是,通过蚀刻对第一导电膜102、第一绝缘膜104、半导体膜106、杂质半导体膜108及第二导电膜110进行构图,从而在第一导电膜102上形成薄膜叠层体114(参照图29B)。注意,在本实施方式中,也可以在衬底100和第一导电膜102之间设置作为基底膜的绝缘膜。
接着,通过与实施方式1同样地进行第二蚀刻,形成栅电极层116(参照图29C、图30C及图32)。
在此,第二蚀刻的条件与实施方式1中的第二蚀刻同样。
接着,在薄膜叠层体114上形成第二抗蚀剂掩模171,并使用第二抗蚀剂掩模171形成源电极及漏电极层120(参照图29D、图30D、图33)。蚀刻条件等与实施方式1同样。后面的步骤与实施方式1同样。
注意,在此说明了在第二蚀刻之后形成第二抗蚀剂掩模171的情况,但是本发明不局限于此,也可以在形成第二抗蚀剂掩模171之后进行第二蚀刻。
如本实施方式所说明,可以不使用多级灰度掩模地制造薄膜晶体管。但是,所使用的掩模数目比实施方式1多一个。
注意,根据本实施方式的薄膜晶体管及显示装置的制造方法,除了上述点之外与实施方式1同样。因此,勿须置言,发挥与根据实施方式1的薄膜晶体管及显示装置的制造方法同样的效果,但是所使用的掩模数目增加一个。换言之,根据本实施方式,可以使用两个光掩模制造薄膜晶体管。此外,可以使用四个光掩模制造具有像素晶体管的有源矩阵衬底。由此,与不使用多级灰度掩模的现有技术相比,所使用的光掩模的数目减少,从而可以大幅度地减少薄膜晶体管及显示装置的制造步骤数目。再者,可以高成品率地制造并将成本抑制为低。
实施方式3
在本实施方式中,参照图34至图42C以及图46A至46C说明制造薄膜晶体管及将该薄膜晶体管配置为矩阵状的EL显示装置的方法的一例。
作为将薄膜晶体管用作开关元件的EL显示装置(有源型EL显示装置)的像素电路,考虑到各种各样的电路。在本实施方式中,图34示出简单的像素电路的一例,并且对于应用该像素电路的像素结构的制造方法进行说明。但是,所公开的EL显示装置的像素电路不局限于图34所示的结构。
在图34所示的EL显示装置的像素结构中,像素191包括第一晶体管181、第二晶体管182、第三晶体管183、电容元件184及发光元件185。第一至第三晶体管是n型晶体管。第一晶体管181的栅电极连接到栅极布线186,源电极及漏电极的一方(为第一电极)连接到源极布线188,源电极及漏电极的另一方(为第二电极)连接到第二晶体管182的栅电极及电容元件184的一方电极(为第一电极)。电容元件184的另一方电极(为第二电极)连接到第二晶体管182的源电极及漏电极的一方(为第一电极)、第三晶体管183的源电极及漏电极的一方(为第一电极)及发光元件185的一方电极(为第一电极)。第二晶体管182的源电极及漏电极的另一方(为第二电极)连接到第二电源线189。第三晶体管183的源电极及漏电极的另一方(为第二电极)连接到第一电源线187,栅电极连接到栅极布线186。发光元件185的另一方电极(为第二电极)连接到共同电极190。注意,第一电源线187的电位和第二电源线189的电位互不相同。
对于像素191的工作进行说明。当第三晶体管183根据栅极布线186的信号导通时,第二晶体管182的第一电极、发光元件185的第一电极及电容元件184的第二电极的电位相等于第一电源线187的电位(V187)。在此,由于第一电源线187的电位(V187)为恒定的,所以第二晶体管182的第一电极等的电位为恒定的(V187)。
当第一晶体管181被栅极布线186的信号选择而导通时,来自源极布线188的信号的电位(V188)通过第一晶体管181输入到第二晶体管182的栅电极。此时,若是第二电源线189的电位(V189)高于第一电源线187的电位(V187),则Vgs=V188-V187。而且,若是Vgs大于第二晶体管182的阈值电压,则第二晶体管182导通。
因此,当使第二晶体管182工作在线性区中之际,通过改变源极布线188的电位(V188)(例如为二进制值),可以控制第二晶体管182的导通和截止。也就是,可以控制是否对发光元件185所包括的EL层施加电压。
此外,当使第二晶体管182工作在饱和区中之际,通过改变源极布线188的电位(V188),可以控制流过在发光元件185中的电流量。
当如上所述那样地使第二晶体管182工作在线性区中之际,可以控制是否对发光元件185施加电压,并还可以控制发光元件185的发光状态和不发光状态。这种驱动方法例如可以用于数字时间灰度级驱动。数字时间灰度级驱动是一种驱动方法,其中将一个帧分割为多个子帧,并且在各子帧中控制发光元件185的发光状态和不发光状态。此外,当使第二晶体管182工作在饱和区中之际,可以控制流过在发光元件185中的电流量,并还可以调整发光元件185的亮度。图46是沿着图39所示的B-B′的截面图。
接着,下面对于应用图34所示的像素电路的像素结构和其制造方法进行说明。
注意,图35至图39示出根据本实施方式的薄膜晶体管的俯视图,图39是直到形成像素电极的完成图。图40A至图42C是沿着图35至图39所示的A-A′的截面图。
首先,在衬底200上形成第一导电膜202、第一绝缘膜204、半导体膜206、杂质半导体膜208及第二导电膜210(参照图40A)。注意,在本实施方式中,也可以在衬底200和第一导电膜202之间设置作为基底膜的绝缘膜。
注意,作为衬底200,可以使用与实施方式1中的衬底100同样的衬底。可以使用与实施方式1中的第一导电膜102同样的材料及方法形成第一导电膜202。可以使用与实施方式1中的第一绝缘膜104同样的材料及方法形成第一绝缘膜204。
半导体膜206优选使用结晶半导体膜和非晶半导体膜的叠层膜。作为结晶半导体膜,可以举出多晶半导体膜或微晶半导体膜等。
多晶半导体膜是指由晶粒构成且在该晶粒之间包括多个晶界的半导体膜。多晶半导体膜例如通过热晶化法或激光晶化法形成。在此,热晶化法是指一种晶化法,其中在衬底上形成非晶半导体膜,并加热该衬底来使该非晶半导体晶化。此外,激光晶化法是指一种晶化法,其中在衬底上形成非晶半导体膜,并对该非晶半导体膜照射激光来使非晶半导体晶化。或者,也可以采用添加镍等的晶化促进元素进行晶化的晶化法。在添加晶化促進元素进行晶化的情况下,优选对该半导体膜照射激光。
多晶半导体被分类为如下两种:以玻璃衬底不产生应变的程度的温度和时间进行晶化的LTPS(低温多晶硅);以及以更高温进行晶化的HTPS(高温多晶硅)。
微晶半导体膜是指包括其粒径大致为2nm以上且100nm以下的晶粒的半导体膜,包括其整个面只由晶粒构成的半导体膜或在晶粒之间夹着非晶半导体的半导体膜。作为微晶半导体膜的形成方法,采用如下方法等,即可:形成品核并使它成长的方法;形成非晶半导体膜并接触于该非晶半导体膜地形成绝缘膜和金属膜,并且利用通过对该金属膜照射激光产生在其中的热来使非晶半导体晶化的方法。但是,不包括对非晶半导体膜利用热晶化法或激光晶化法形成的结晶半导体膜。
当例如将在结晶半导体膜上层叠非晶半导体膜形成的叠层膜用作半导体膜206时,可以使EL显示装置的像素电路所具有的晶体管高速工作。在此,作为结晶半导体膜,可以应用多晶半导体(包括LTPS及HTPS)膜或微晶半导体膜。
注意,通过在结晶半导体膜上具有非晶半导体膜,可以防止微晶半导体膜表面的氧化。此外,可以提高耐压性并降低截止电流。
但是,在EL显示装置的像素电路正常地工作的情况下,对于半导体膜206的结晶性没有特别的限制。
杂质半导体膜208是包含赋予一种导电性的杂质元素的半导体膜,并且它由添加有赋予一种导电性的杂质元素的半导体材料形成用气体等形成。由于在本实施方式中设置n型薄膜晶体管,因此例如使用由包含磷化氢(化学式:PH3)的硅烷气体形成的包含磷的硅膜设置杂质半导体膜208,即可。但是,与第一导电膜202等同样地需要耐热性,并还需要选择在后面步骤中不受到非示意性的蚀刻或腐蚀的材料。在这种条件下,杂质半导体膜208不局限于特定的材料。注意,对于杂质半导体膜208的结晶性也没有特别的限制。此外,当在使用半导体膜206形成的半导体层的一部分中通过掺杂等设置能够实现欧姆接触的区域等时,不需要设置杂质半导体膜208。
在本实施方式中制造n型薄膜晶体管,所以也可以使用作为要添加的赋予一种导电性的杂质元素的砷等,并且用于杂质半导体膜208的形成的硅烷气体包含所希望的浓度的砷化氢(化学式:AsH3),即可。
注意,例如可以通过CVD法(包括热CVD法或等离子体CVD法等)等形成杂质半导体膜208。但是,不局限于特定的方法。
可以使用与实施方式1中的第二导电膜110同样的材料及方法形成第二导电膜210,并且使用与第一导电膜202不同的材料形成第二导电膜210。
接着,在第二导电膜210上形成第一抗蚀剂掩模212(参照图40A)。在此,第一抗蚀剂掩模212优选是具有凹部或凸部的抗蚀剂掩模。可以换言之,由厚度不同的多个区域(在此为两个区域)构成的抗蚀剂掩模。在第一抗蚀剂掩模212中,将厚的区域称为第一抗蚀剂掩模212的凸部,而将薄的区域称为第一抗蚀剂掩模212的凹部。但是,本实施方式不局限于此而还可以使用没有凹部或凸部的抗蚀剂掩模。
在第一抗蚀剂掩模212中,在形成源电极及漏电极层的区域中形成有凸部,并且在没有源电极及漏电极层且半导体层露出而被形成的区域中形成有凹部。
可以使用实施方式1所说明的多级灰度掩模形成第一抗蚀剂掩模212。但是,也可以不一定使用多级灰度掩模。
此外,第一抗蚀剂掩模212与实施方式1中的第一抗蚀剂掩模112同样地包括抗蚀剂开口部213A至213L(参照图35)。
在此,在使用加工第一导电膜202形成的导电层(栅电极层216)设置的相邻的布线之间设置至少一个抗蚀剂开口部,即可。通过第一抗蚀剂掩模212在与源极布线重叠的区域中具有抗蚀剂开口部,可以采用第一蚀刻在薄膜叠层体214中形成开口部。注意,将设置在薄膜叠层体214中的开口部形成为到达第一导电膜202。通过薄膜叠层体214具有开口部,可以提高后面要说明的第二蚀刻的控制性。此外,第一抗蚀剂掩模212在与源极布线重叠的区域的相邻的栅极布线和电容布线之间具有至少一个开口部,从而可以采用后面要说明的第二蚀刻提高相邻的栅极布线和电容布线的绝缘的确实性。
但是,优选在使用加工第一导电膜202形成的导电层(栅电极层216)设置的布线和源极布线的交叉部的夹住栅极布线的位置中设置抗蚀剂开口部(参照图36至图39)。此时,优选根据侧面蚀刻的蚀刻速度决定开口部和栅极布线之间的距离。注意,通过带着侧面蚀刻的第二蚀刻,在加工第一导电膜202形成的导电层(栅电极层216)中不生成角,或者在生成角的情况下也可以将导电层形成为使角缩小。
接着,使用第一抗蚀剂掩模212进行第一蚀刻。也就是,通过蚀刻对第一绝缘膜204、半导体膜206、杂质半导体膜208及第二导电膜210进行构图,形成薄膜叠层体214(参照图35及图40B)。此时,优选至少使第一导电膜202的表面露出。将该蚀刻步骤称为第一蚀刻。作为第一蚀刻,采用干蚀刻及湿蚀刻的任何一种即可。注意,在采用干蚀刻进行第一蚀刻的情况下,可以以一个步骤进行,但是在采用湿蚀刻进行第一蚀刻的情况下,优选以多个步骤进行第一蚀刻。这是因为如下缘故:每一种被蚀刻膜具有不同的蚀刻速度,因此不容易以一个步骤进行蚀刻。
接着,使用第一抗蚀剂掩模212进行第二蚀刻。也就是,通过蚀刻对第一导电膜202进行构图来形成栅电极层216(参照图36及图40C)。
注意,栅电极层216构成薄膜晶体管的栅电极、栅极布线、电容元件的一方电极、第一电源线及支撑部。在表示为栅电极层216A的情况下,是指构成栅极布线、第一晶体管181的栅电极及第三晶体管183的栅电极的电极层。在表示为栅电极层216B的情况下,是指构成第二晶体管182的栅电极及电容元件184的一方电极的电极层。在表示为栅电极层216C的情况下,是指构成支撑部的电极层。在表示为栅电极层216D的情况下,是指构成电源线的电极层。在表示为栅电极层216D的情况下,是指构成第一电源线187的电极层。而且,将它们总称为栅电极层216。
以如下蚀刻条件进行第二蚀刻,即由第一导电膜202形成的栅电极层216的侧面形成在薄膜叠层体214的侧面的内侧。换言之,以栅电极层216的侧面与薄膜叠层体214的底面接触地形成的方式进行蚀刻(以在A-A′截面中栅电极层216的宽度小于薄膜叠层体214的宽度的方式进行蚀刻)。再者,以对于第二导电膜210的蚀刻速度小且对于第一导电膜202的蚀刻速度大的条件进行蚀刻。换言之,以对于第二导电膜210的第一导电膜202的蚀刻选择比大的条件进行蚀刻。通过以这种条件进行第二蚀刻,可以形成栅电极层216。
注意,对于栅电极层216的侧面形状没有特别的限制。例如,也可以是锥形状。栅电极层216的侧面形状取决于用于第二蚀刻的药液等的条件。
在此,“对于第二导电膜210的蚀刻速度小且对于第一导电膜202的蚀刻速度大的条件”或者“对于第二导电膜210的第一导电膜202的蚀刻选择比大的条件”是指满足以下第一必要条件及第二必要条件的条件。
第一必要条件是指栅电极层216残留在所需要的部分的情况。需要栅电极层216的部分是指图36至图39中的以虚线表示的区域。换言之,需要的是,在第二蚀刻之后,栅电极层216以构成栅极布线、晶体管所具有的栅电极及电容元件所具有的一个电极的方式残留。为了使栅电极层构成栅极布线及第一电源线,需要这些布线不断开地进行第二蚀刻。优选的是,如图36及图40C所示,在离薄膜叠层体214的侧面具有间隔d1的内侧形成栅电极层216的侧面。实施者可以根据布局适当地设定间隔d1,即可。
第二必要条件是指由栅电极层216构成的栅极布线及第一电源线的最小宽度d3和由源电极及漏电极层220构成的源极布线的最小宽度d2适当的情况(参照图39)。这是因为如下缘故:当通过第二蚀刻,源电极及漏电极层220被蚀刻时,源极布线的最小宽度d2缩小,并且源极布线的电流密度成为过大,因此电特性降低。由此,以第一导电膜202的蚀刻速度不成为过大且第二导电膜210的蚀刻速度尽量小的条件进行第二蚀刻。
在此,考察不设置抗蚀剂开口部213A至213L的情况。在不设置抗蚀剂开口部213A至213L的情况下,不容易增大源极布线的最小宽度d2。这是因为如下缘故:在不设置抗蚀剂开口部213A至213L的情况下,源极布线的最小宽度d2取决于与源极布线重叠的半导体层的最小宽度d4,并且为了增大源极布线的最小宽度d2而需要增大半导体层的最小宽度d4,由此不容易使相邻的栅极布线和电源线绝缘。在此情况下,需要使半导体层的最小宽度d4小于所述间隔d1的大致两倍。换言之,必须使间隔d1大于半导体层的最小宽度d4的大致一半。由此,对于可设计的布局有限制。再者,用于第二蚀刻的药液的蚀刻速度需要充分高,并且为了使相邻的栅极布线和第一电源线分离并确实地绝缘,可用于第二蚀刻的蚀刻气体或药液的种类等受到限制。
于是,如上所说明,通过在第一抗蚀剂掩模212中设置抗蚀剂开口部213A至213L,用于第二蚀刻的蚀刻气体或药液等的侵入路径的数目增加,从而栅电极层216可以获得优良的形状。再者,可以从更多的药液中选择用于蚀刻的药液,并且也可以从更多的材料中选择材料。
此外,在不设置抗蚀剂开口部213A至213L的情况下,如上所述,有时角形成在俯视图中的栅电极层216。这是因为第二蚀刻大是致各向同性的缘故。再者,有时因为角在相邻的栅极布线和第一电源线之间接触,而相邻的栅极布线和第一电源线导通,这引起成品率的降低。但是,通过如上所说明那样地设置抗蚀剂开口部213A至213L,可以使相邻的栅极布线和第一电源线确实地绝缘,从而可以提高成品率。
另外,在可以不设置开口部而使相邻的栅极布线和第一电源线之间确实地绝缘的情况下,也有时因上述角存在而产生寄生电容并引起信号的延迟等。如上所说明,通过在第一抗蚀剂掩模212中设置开口部213A至213L,可以消除角或缩小角。因此,可以抑制寄生电容的产生,并且可以制造特性优良的显示装置等。
注意,在栅极布线和与该栅极布线相邻的第一电源线之间有至少一个将与源极布线重叠的半导体层的宽度设定为最小宽度d4的部分,即可。优选的是,如图39所示,将与栅极布线相邻的区域及与第一电源线相邻的区域的半导体层的宽度设定为最小宽度d4,即可。
注意,与将重叠于源极布线的半导体层的宽度设定为最小宽度d4的部分同样地,在第一抗蚀剂掩模212中的相邻的栅极布线和电容布线之间设置一个抗蚀剂开口部,即可。不一定设置所有抗蚀剂开口部。
但是,发生如下问题:通过设置抗蚀剂开口部213A至213L,所形成的源极布线的宽度变窄。当布线的截面积变窄时电流的通路也变窄,因此发热量增大。当布线的发热量增大时,产生使用时的断开等并引起电子设备的故障。也就是,可靠性降低。
于是,与实施方式1同样地,优选不缩小源极布线的截面积地设置抗蚀剂开口部。为了不缩小源极布线的截面积地设置抗蚀剂开口部,在开口部的周围将源极布线扩大开口部的宽度,即可(未图示)。通过在开口部的周围扩大源极布线,可以不使源极布线的宽度变窄地设置开口部。
或者,也可以将形成源极布线的第二导电膜210形成得厚来抑制发热量。
注意,优选将由源电极及漏电极层形成的连接于像素电极层的部分的电极的宽度设定为源极布线的最小宽度d2。
如上所说明,非常重要的是根据带着侧面蚀刻的条件进行第二蚀刻。这是因为如下缘故:通过第二蚀刻带着对于第一导电膜202的侧面蚀刻,可以形成图案,以不仅实现所希望的由栅电极层216构成的相邻的栅极布线之间的连接,而且实现所希望的像素电路中的元件的连接。
在此,因为第二蚀刻是带着侧面蚀刻的蚀刻,所以大致各向同性地进行蚀刻。如上所说明,通过采用第一蚀刻至少使第一导电膜202的表面露出,并采用第二蚀刻形成栅电极层216,可以使所述间隔d1小于第一导电膜202的厚度。也就是,可以与第一导电膜202的厚度无关地设计所述间隔d1,从而像素结构的布局设计的自由度提高。
在此,侧面蚀刻是指如下蚀刻,即不仅在被蚀刻膜的厚度方向(垂直于衬底面的方向或垂直于基底膜的面的方向)上之外,还在对厚度方向垂直的方向(平行于衬底面的方向或平行于基底膜的面的方向)上削去被蚀刻膜。受到侧面蚀刻的被蚀刻膜的端部被形成为根据对于被蚀刻膜的蚀刻气体或用于蚀刻的药液的蚀刻速度而成为各种形状,但是在很多情况下被形成为使端部具有曲面。
注意,图36所示的栅电极层216C用作支撑薄膜叠层体214的支撑部。通过具有支撑部,可以防止形成在栅电极层上方的栅极绝缘膜等的剥离。再者,通过设置支撑部,可以防止利用第二蚀刻接触于栅电极层216地形成的空洞的区域多余地扩大。注意,通过设置支撑部,还可以防止薄膜叠层体214因自重破坏或破损并提高成品率,因此是优选的。但是,本发明不局限于具有支撑部的方式而还可以不设置支撑部。
如上所说明,优选采用湿蚀刻进行第二蚀刻。
在采用湿蚀刻进行第二蚀刻的情况下,形成铝或钼作为第一导电膜202,形成钛或钨作为第二导电膜210,并且将包含硝酸、醋酸及磷酸的药液用于蚀刻,即可。或者,形成钼作为第一导电膜202,形成钛、铝或钨作为第二导电膜210,并且将包含过氧化氢溶液的药液用于蚀刻,即可。
在采用湿蚀刻进行第二蚀刻的情况下,最优选的是,形成在添加有钕的铝上形成钼的叠层膜作为第一导电膜202,形成钨作为第二导电膜210,并且将包含2%的硝酸、10%的醋酸、72%的磷酸的药液用于蚀刻。通过使用具有这样的组成的药液,第一导电膜202被蚀刻而不蚀刻第二导电膜210。注意,添加到第一导电膜202的钕是为了实现铝的低电阻化和防止小丘的产生而添加的。
接着,缩小第一抗蚀剂掩模212而使第二导电膜210露出并形成第二抗蚀剂掩模218。作为缩小第一抗蚀剂掩模212来形成第二抗蚀剂掩模218的方法,例如可以举出使用氧等离子体的灰化。但是,缩小第一抗蚀剂掩模212来形成第二抗蚀剂掩模218的方法不局限于此。形成第二抗蚀剂掩模218的区域与第一抗蚀剂掩模212的凸部区域大致一致。注意,在此说明了在第二蚀刻之后形成第二抗蚀剂掩模218的情况,但是本实施方式不局限于此,还可以在形成第二抗蚀剂掩模218之后进行第二蚀刻。
注意,在不将多级灰度掩模用来形成第一抗蚀剂掩模212的情况下,使用不同的光掩模另外形成第二抗蚀剂掩模218,即可。
接着,使用第二抗蚀剂掩模218对薄膜叠层体214中的第二导电膜210进行蚀刻来形成源电极及漏电极层220(参照图37及图41A)。在此,选择如下蚀刻条件,即不产生或不容易产生对第二导电膜210以外的膜的非示意性的蚀刻及腐蚀。特别重要的是,以不产生或不容易产生对于栅电极层216的非示意性的蚀刻及腐蚀的条件进行蚀刻。
注意,源电极及漏电极层220构成薄膜晶体管的源电极或漏电极、源极布线、电源线、电容元件的另一方电极及连接薄膜晶体管和发光元件的一个电极的电极。在表示为源电极及漏电极层220A的情况下,是指构成源极布线188和第一晶体管181的源电极及漏电极的一方的电极层。在表示为源电极及漏电极层220B的情况下,是指构成电容元件184的另一方电极、第二晶体管182的源电极及漏电极的一方、第三晶体管183的源电极及漏电极的一方以及从它们连接到发光元件的一个电极的电极的电极层。在表示为源电极及漏电极层220C的情况下,是指构成第一晶体管181的源电极及漏电极的另一方及连接第一晶体管181和像素电极的电极的电极层。在表示为源电极及漏电极层220D的情况下,是指构成第二电源线189及第二晶体管182的源电极及漏电极的另一方的电极层。在表示为源电极及漏电极层220E的情况下,是指构成第三晶体管183的源电极及漏电极的一方的电极层。
注意,第二抗蚀剂掩模218A是指重叠于源电极及漏电极层220A的抗蚀剂掩模。第二抗蚀剂掩模218B是指重叠于源电极及漏电极层220B的抗蚀剂掩模。第二抗蚀剂掩模218C是指重叠于源电极及漏电极层220C的抗蚀剂掩模。第二抗蚀剂掩模218D是指重叠于源电极及漏电极层220D的抗蚀剂掩模。第二抗蚀剂掩模218E是指重叠于源电极及漏电极层220E的抗蚀剂掩模。
注意,作为对于薄膜叠层体214中的第二导电膜210的蚀刻,可以采用湿蚀刻或干蚀刻。
接着,对薄膜叠层体214中的杂质半导体膜208及半导体膜206的上部(背沟道部)进行蚀刻来形成源区及漏区222、半导体层224(参照图38及图41B)。在此,选择如下蚀刻条件,即不产生或不容易产生对于杂质半导体膜208及半导体膜206以外的膜的非示意性的蚀刻及腐蚀。特别重要的是,以不产生或不容易产生对于栅电极层216的非示意性的蚀刻及腐蚀的条件进行蚀刻。
注意,作为对于薄膜叠层体214中的杂质半导体膜208及半导体膜206的上部(背沟道部)的蚀刻,可以采用干蚀刻或湿蚀刻。
然后,去除第二抗蚀剂掩模218,以完成薄膜晶体管(参照图41C)。如上所说明,可以使用一个光掩模(多级灰度掩模)制造可应用于EL显示装置的薄膜晶体管。
注意,将参照图41A及图41B说明的步骤总称为第三蚀刻。如上所说明,第三蚀刻既可以以多个阶段进行,又可以以一个阶段进行。
覆盖如上所述那样形成的薄膜晶体管地形成第二绝缘膜。此时,也可以只使用第一保护膜226形成第二绝缘膜,但是在此使用第一保护膜226和第二保护膜228形成(参照图42A及图46A)。与第一绝缘膜204同样地形成第一保护膜226,即可。但是,优选由包含氢的氮化硅或包含氢的氧氮化硅形成,并且防止金属等的杂质侵入到半导体层中且扩散而半导体层被污染。
通过其表面大致成为平坦的方法形成第二保护膜228。这是因为通过使第二保护膜228的表面大致平坦,可以防止形成在第二保护膜228上的第一像素电极层232的破裂等的缘故。因此,在此的“大致平坦”是指能够实现上述目的的程度即可,而并不被要求高平坦性。
注意,例如可以使用感光聚酰亚胺、丙烯或环氧树脂等并通过旋涂法等来形成第二保护膜228。但是,不局限于这些材料或形成方法。
注意,第二保护膜228优选层叠通过其表面大致成为平坦的方法形成的上述保护膜和覆盖它来防止水分的侵入和释放的保护膜而形成。具体地,防止水分的侵入和释放的保护膜优选使用氮化硅、氧氮化硅、氧氮化铝或氮化铝等形成。作为形成方法,优选使用溅射法。
接着,在第二绝缘膜中形成第一开口部230及第二开口部231(参照图42B及图46B)。将第一开口部230形成为至少到达源电极及漏电极层的表面。将第二开口部231形成为至少到达栅电极层的表面。第一开口部230及第二开口部231的形成方法不局限于特定的方法,而实施者根据第一开口部230的直径等适当地选择,即可。例如,通过采用光刻法进行干蚀刻,可以形成第一开口部230及第二开口部231。
将第一开口部230设置为到达源电极及漏电极层220。如图39所示那样地将多个第一开口部230设置在所需要的部分。将第一开口部230A设置在源电极及漏电极层220C上,将第一开口部230B设置在源电极及漏电极层220B上,并将第一开口部230C设置在源电极及漏电极层220E上。
将第二开口部231设置为到达栅电极层216。如图39所示那样地将多个第二开口部231设置在所需要的部分。也就是,不仅去除第二绝缘膜,而且还去除第一绝缘膜204、半导体层224的所希望的部分而设置第二开口部231。将第二开口部231A设置在栅电极层216B上,并且将第二开口部231B设置在栅电极层216D上。
注意,当通过光刻法形成开口部时,使用一个光掩模。
接着,在第二绝缘膜上形成第一像素电极层232(参照图39及图42C)。将第一像素电极层232形成为通过第一开口部230或第二开口部231连接到源电极及漏电极层220或栅电极层216。具体而言,将第一像素电极层232形成为通过第一开口部230A连接到源电极及漏电极层220C,通过第一开口部230B连接到源电极及漏电极层220B,通过第一开口部230C连接到源电极及漏电极层220E,通过第二开口部231A连接到栅电极层216B,并通过第二开口部231B连接到栅电极层216D。
注意,当通过光刻法形成第一像素电极层232时,使用一个光掩模。
如上所说明,可以形成可应用于EL显示装置的像素的晶体管和与此连接的像素电极的一方。通过在该像素电极上还形成EL层,并在EL层上形成像素电极的另一方,可以制造EL显示装置。下面,对于其后面的步骤进行简单的说明。
由于像素所具有的薄膜晶体管是n型晶体管,因此优选使用成为阴极的材料形成第一像素电极层232。作为成为阴极的材料,可以举出功函数小的材料如Ca、Al、MgAg、AlLi等。但是,不局限于这些材料。此外,作为第一像素电极层232,既可以采用单层形成,又可以采用层叠多个膜而成的叠层膜。
接着,在第一像素电极层232的侧面(端部)及第二绝缘膜上形成分隔壁233(参照图46C)。将分隔壁233形成为具有开口部,并使第一像素电极层232在该开口部中露出。使用有机树脂膜、无机绝缘膜或有机聚硅氧烷形成分隔壁233。具体而言,优选使用聚酰亚胺、聚酰胺、聚酰亚胺-酰胺、丙烯、苯并环丁烯类树脂形成。特别是,优选使用感光材料,并且在第一像素电极层232上形成开口部并使该开口部的侧壁成为具有连续的曲率而形成的倾斜面地形成分隔壁233。
接着,将EL层234形成为在分隔壁233的开口部中接触于第一像素电极层232。EL层234可以使用单层或由多个层的叠层而形成的叠层膜构成。EL层234至少包括发光层。EL层234优选通过电子注入层连接到第二像素电极层235。
而且,覆盖EL层234地使用成为阳极的材料形成第二像素电极层235。第二像素电极层235相当于图34中的共同电极190。可以使用具有透光性的导电材料形成第二像素电极层235。在此,作为具有透光性的导电材料,可以举出氧化铟锡(下面称为ITO)、包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锌或添加有氧化硅的氧化铟锡等。通过溅射法或CVD法等形成具有由透光性的导电材料构成的膜,即可,但是不局限于特定的方法。此外,至于第二像素电极层235,既可以由单层形成,又可以采用层叠多个膜而成的叠层膜。
在此,使用ITO作为第二像素电极层235。在分隔壁233的开口部中,第一像素电极层232、EL层234和第二像素电极层235重叠,因此形成发光元件236。发光元件236相当于图34中的发光元件185。然后,优选在第二像素电极层235及分隔壁233上形成第三保护膜(未图示),以便防止氧、氢、水分及二氧化碳等侵入到发光元件236中。作为第三保护膜,选择具有由与第一保护膜226同样的材料防止水分的侵入和释放的功能的膜。第三保护膜优选由氮化硅、氧氮化硅、氧氮化铝或氮化铝等形成。再者,优选包括覆盖第三保护膜的氮化硅膜或DLC膜等。
而且,优选使用保护薄膜(贴合薄膜、紫外线固性树脂薄膜等)或覆盖材料进一步进行封装(封入),以防止暴露在外部空气。优选使用气体透过性高且漏气少的材料设置保护薄膜及覆盖材料。
如上所说明,可以形成到顶部发射结构型EL显示装置的发光元件(参照图46C)。但是,本实施方式之一的EL显示装置不局限于上述说明而还可以应用于底面发射结构型EL显示装置或双面发射结构型EL显示装置。在底面发射结构及双面发射结构中,将具有透光性的导电材料用于第一像素电极层232,即可。注意,在使用成为阳极的材料形成第一像素电极层232的情况下,例如可以使用ITO形成第一像素电极层232。通过第一像素电极层232采用这种结构,可以制造底栅型E1显示装置。在此情况下,优选使用成为阴极的材料,并覆盖EL层234地形成第二像素电极层235。作为成为阴极的材料,可以举出功函数小的材料例如Ca、Al、MgAg、AlLi等。注意,优选通过使用掩模的蒸镀形成EL层234及第二像素电极层235。因此,优选使用可通过蒸镀形成的材料形成第二像素电极层235。
注意,如上所说明的保护膜等不局限于上述材料或形成方法而采用不阻碍EL层的发光且可防止退化等的膜,即可。
或者,在顶部发射结构中,也可以包括形成有像素电路的区域地形成第一像素电极层232A。在此情况下,首先只形成相当于第一像素电极层232B及第一像素电极层232C的导电层,在该导电层上形成具有第一开口部230D的绝缘膜,并且通过第一开口部230D连接到源电极及漏电极层220F地形成第一像素电极层232A,即可。通过包括形成有像素电路的区域地形成第一像素电极层232A,可以扩大发光区域,从而可以进行更高清晰的显示。
注意,在此描述了作为发光元件的有机EL元件,但是也可以将无机EL元件用作发光元件。
注意,端子连接部与实施方式1所说明的同样。
可以如上所述那样制造EL显示装置。
如上所说明,可以大幅度地缩减薄膜晶体管及显示装置的制造步骤数目。具体而言,如上所说明,可以使用一个光掩模(多级灰度掩模)制造薄膜晶体管。此外,可以使用三个光掩模制造具有像素晶体管的有源矩阵衬底。因此,所使用的光掩模数目减少,从而可以大幅度地减少薄膜晶体管及EL显示装置的制造步骤数目。
此外,可以不经过复杂步骤如背面曝光、抗蚀剂回流及剥离法等而大幅度地缩减薄膜晶体管的制造步骤数目。因此,可以不经过复杂步骤而大幅度地缩减显示装置的制造步骤数目。由此,可以大幅度地缩减EL显示装置的制造步骤数目而不降低成品率。从而,可以大幅度地缩减显示装置的制造步骤数目而不降低成品率。
此外,可以维持薄膜晶体管的电特性并大幅度地缩减薄膜晶体管的制造步骤。
此外,通过如上所说明那样设置开口部,可以扩大在第二蚀刻中用于蚀刻的药液或气体接触于被蚀刻的膜的面积。因此,可以提高第二蚀刻的控制性,并且可以制造其寄生电容与不设置开口部的情况相比小的薄膜晶体管。此外,可以防止由栅电极层形成的相邻的布线之间的绝缘不良,并且可以高成品率地制造薄膜晶体管。
此外,通过扩大在第二蚀刻中用于蚀刻的药液或气体接触于被蚀刻的膜的面积,即使有在制造步骤中产生的残渣等存在于被蚀刻面而障碍蚀刻的忧虑也可以进行优良的蚀刻。
再者,通过具有开口部,布局不受到第二蚀刻中的侧面蚀刻量的限制。因此,可以大幅度地缩减薄膜晶体管及显示装置的制造步骤数目而不降低布局的自由度。
再者,通过在开口部扩大布线来可以防止发热量的增大,从而可以提高可靠性。
注意,由于可以制造在栅电极层端部产生的泄漏电流小的薄膜晶体管,因此可以获得对比度高且显示质量优良的显示装置。
注意,所公开的发明不局限于如上所说明的像素结构而可以应用于各种EL显示装置。
实施方式4
在本实施方式中,对于组装通过实施方式1至实施方式3所说明的方法制造的显示面板或显示装置作为显示部的电子设备,参照图43A至图45C进行说明。作为这种电子设备,例如可以举出影像拍摄装置如摄像机或数字照相机等、头戴式显示器(护目镜型显示器)、汽车导航、投影机、汽车音响、个人计算机、便携式信息终端(移动计算机、手机或电子书等)。图43A和43B示出这些电子设备的一例。
图43A示出电视装置。通过将显示面板组装到框体中,可以完成图43A所示的电视装置。由应用实施方式1至实施方式3所说明的方法制造的显示面板形成主屏323,并且作为其他辅助设备具备有扬声器部329、操作开关等。
如图43A所示,将应用实施方式1至实施方式3所说明的制造方法的显示用面板322组装到框体321中,可以由接收器325接收普通的电视广播。而且,通过经由调制解调器324连接到采用有线或无线方式的通信网络,也可以进行单方向(从发送者到接收者)或双方向(在发送者和接收者之间或在接收者之间)的信息通信。通过用组装到框体中的开关或另外提供的遥控装置326,可以进行电视装置的操作。也可以在该遥控装置326设置有用于显示输出信息的显示部327。
另外,也可以在电视装置中,除了主屏323之外,还附加有由第二显示面板形成子屏328,以显示频道或音量等的结构。
图44表示示出电视装置的主要结构的框图。在显示面板中形成有像素部351。信号线驱动电路352和扫描线驱动电路353也可以以COG方式安装到显示面板上。
作为其他外部电路的结构,图像信号的输入一侧具有图像信号放大电路355、图像信号处理电路356、以及控制电路357等,该图像信号放大电路355放大由调谐器354接收的信号中的图像信号,该图像信号处理电路356将从图像信号放大电路355输出的信号转换为对应于红色、绿色、蓝色各种颜色的颜色信号,该控制电路357将所述图像信号转换为驱动器IC的输入规格。控制电路357将信号分别输出到扫描线一侧和信号线一侧。在进行数字驱动的情况下,也可以采用如下结构,即在信号线一侧设置信号分割电路358,并将输入数字信号分割为整数个来供给。
由调谐器354接收的信号中的音频信号被传送到音频信号放大电路359,并且其输出经过音频信号处理电路360被供给到扬声器363。控制电路361从输入部362接收接收站(接收频率)、音量的控制信息,并且将信号传送到调谐器354及音频信号处理电路360。
当然,所公开的发明之一的显示装置不局限于电视装置而还可以应用于个人计算机的监视器、大面积的显示媒体如火车站或机场等的信息显示板或者街头上的广告显示板等。因此,通过应用本实施方式之一的显示装置的制造方法,可以提高这些显示媒体的生产率。
通过将应用实施方式1至实施方式3所说明的显示装置的制造方法的显示面板或显示装置用于主屏323、子屏328,可以提高电视装置的生产率。
此外,图43B所示的便携式计算机包括主体331及显示部332等。通过将应用实施方式1至实施方式3所说明的显示装置的制造方法的显示面板或显示装置用于显示部332,可以提高计算机的生产率。
图45A至45C是手机的一例,图45A是正视图,图45B是后视图,图45C是当滑动两个框体时的正视图。手机由两个框体,即框体301以及302构成。手机具有手机和便携式信息终端双方的功能,装有计算机,并且除了进行声音通话之外还可以处理各种各样的数据,即是所谓的智能手机(Smartphone)。
在框体301中具备显示部303、扬声器304、麦克风305、操作键306、定位装置307、表面影像拍摄装置用透镜308、外部连接端子插口309、以及耳机端子310等,并且框体302由键盘311、外部存储器插槽312、背面影像拍摄装置313、灯314等构成。此外,天线安装在框体301中。
此外,手机还可以在上述结构的基础上装有非接触IC芯片、小型存储器件等。
相重合的框体301和框体302(示出于图45A)可以滑动,而如图45C那样展开。可以将应用实施方式1至实施方式3所说明的显示装置的制造方法的显示面板或显示装置安装到显示部303中。由于在与显示部303相同的面上具备表面影像拍摄装置用透镜308,所以可以进行视频通话。此外,通过将显示部303用作取景器,可以利用背面影像拍摄装置313以及灯314进行静态图像以及动态图像的摄影。
通过利用扬声器304和麦克风305,可以将手机用作声音存储装置(录音装置)或声音再现装置。此外,可以利用操作键306进行电话的打出和接收、电子邮件等的简单的信息输入操作、表示于显示部的画面的卷动操作、选择显示于显示部的信息等的光标移动操作等。
此外,当要处理的信息较多时如制作文件、用作便携式信息终端等,使用键盘311是较方便的。再者,通过使相重合的框体301和框体302(图45A)滑动,可以如图45C那样展开。当用作便携式信息终端时,可以使用键盘311及定位装置307顺利地进行光标的操作。外部连接端子插口309可以与AC适配器以及USB电缆等的各种电缆连接,并可以进行充电以及与个人计算机等的数据通信。此外,通过对外部存储器插槽312***记录媒体,可以进行更大量的数据储存以及移动。
框体302的背面(图45B)具备背面影像拍摄装置313及灯314,并且可以将显示部303用作取景器而进行静态图像以及动态图像的摄影。
此外,除了上述功能结构之外,还可以具备红外线通信功能、USB端口、数字电视(one-seg)接收功能、非接触IC芯片或耳机插口等。
由于可以应用实施方式1至实施方式3所说明的薄膜晶体管及显示装置的制造方法制造本实施方式所说明的各种电子设备,因此可以提高这些电子设备的生产率。
由此,可以大幅度地缩减这些电子设备的制造成本。
再者,如实施方式1至实施方式3所说明,可以制造显示质量高的显示装置。
本说明书根据2008年3月11日在日本专利局受理的日本专利申请编号2008-061680而制作,所述申请内容包括在本说明书中。
Claims (17)
1.一种薄膜晶体管的制造方法,包括如下步骤:
在衬底上形成第一导电膜;
在所述第一导电膜上形成绝缘膜;
在所述绝缘膜上形成半导体膜;
在所述半导体膜上形成杂质半导体膜;
在所述杂质半导体膜上形成第二导电膜;
在所述第二导电膜上形成包括凹部的第一抗蚀剂掩模,该第一抗蚀剂掩模还包括至少一个开口部;
通过使用所述第一抗蚀剂掩模对所述绝缘膜、所述半导体膜、所述杂质半导体膜及所述第二导电膜进行第一蚀刻,至少使所述第一导电膜的表面露出;
通过进行所述第一导电膜的一部分受到侧面蚀刻的第二蚀刻,形成栅电极层;
在形成所述栅电极层之后,通过缩小所述第一抗蚀剂掩模来使与所述第一抗蚀剂掩模的所述凹部重叠的所述第二导电膜的一部分露出,形成第二抗蚀剂掩模;以及
通过使用所述第二抗蚀剂掩模对所述第二导电膜、所述杂质半导体膜及所述半导体膜的一部分进行第三蚀刻,形成源电极及漏电极层、源区及漏区和半导体层。
2.一种薄膜晶体管的制造方法,包括如下步骤:
在衬底上形成第一导电膜;
在所述第一导电膜上形成绝缘膜;
在所述绝缘膜上形成半导体膜;
在所述半导体膜上形成杂质半导体膜;
在所述杂质半导体膜上形成第二导电膜;
在所述第二导电膜上形成包括凹部的第一抗蚀剂掩模,该第一抗蚀剂掩模还包括至少一个开口部;
通过使用所述第一抗蚀剂掩模对所述绝缘膜、所述半导体膜、所述杂质半导体膜及所述第二导电膜进行第一蚀刻,至少使所述第一导电膜的表面露出;
通过缩小所述第一抗蚀剂掩模来使与所述第一抗蚀剂掩模的凹部重叠的所述第二导电膜的一部分露出,形成第二抗蚀剂掩模;
在形成所述第二抗蚀剂掩模之后,通过进行所述第一导电膜的一部分受到侧面蚀刻的第二蚀刻,形成栅电极层;以及
通过使用所述第二抗蚀剂掩模对所述第二导电膜、所述杂质半导体膜及所述半导体膜的一部分进行第三蚀刻,形成源电极及漏电极层、源区及漏区和半导体层。
3.一种薄膜晶体管的制造方法,包括如下步骤:
在衬底上形成第一导电膜;
在所述第一导电膜上形成绝缘膜;
在所述绝缘膜上形成半导体膜;
在所述半导体膜上形成杂质半导体膜;
在所述杂质半导体膜上形成第二导电膜;
形成第一抗蚀剂掩模,该第一抗蚀剂掩模包括所述第二导电膜上的凹部,并还包括至少一个开口部;
使用所述第一抗蚀剂掩模对所述第一导电膜、所述绝缘膜、所述半导体膜、所述杂质半导体膜及所述第二导电膜进行第一蚀刻;
通过进行所述第一导电膜的一部分受到侧面蚀刻的第二蚀刻,形成栅电极层;
在形成所述栅电极层之后,通过缩小所述第一抗蚀剂掩模来使与所述第一抗蚀剂掩模的凹部重叠的所述第二导电膜的一部分露出,形成第二抗蚀剂掩模;以及
通过使用所述第二抗蚀剂掩模对所述第二导电膜、所述杂质半导体膜及所述半导体膜的一部分进行第三蚀刻,形成源电极及漏电极层、源区及漏区和半导体层。
4.一种薄膜晶体管的制造方法,包括如下步骤:
在衬底上形成第一导电膜;
在所述第一导电膜上形成绝缘膜;
在所述绝缘膜上形成半导体膜;
在所述半导体膜上形成杂质半导体膜;
在所述杂质半导体膜上形成第二导电膜;
形成第一抗蚀剂掩模,该第一抗蚀剂掩模包括所述第二导电膜上的凹部,并还包括至少一个开口部;
使用所述第一抗蚀剂掩模对所述第一导电膜、所述绝缘膜、所述半导体膜、所述杂质半导体膜及所述第二导电膜进行第一蚀刻;
通过缩小所述第一抗蚀剂掩模来使与所述第一抗蚀剂掩模的所述凹部重叠的所述第二导电膜的一部分露出,形成第二抗蚀剂掩模;
在形成所述第二抗蚀剂掩模之后,通过进行所述第一导电膜的一部分受到侧面蚀刻的第二蚀刻,形成栅电极层;以及
通过使用所述第二抗蚀剂掩模对所述第二导电膜、所述杂质半导体膜及所述半导体膜的一部分进行第三蚀刻,形成源电极及漏电极层、源区及漏区和半导体层。
5.根据权利要求1至4中任一项所述的薄膜晶体管的制造方法,其中使用多级灰度掩模形成所述第一抗蚀剂掩模。
6.根据权利要求1至4中任一项所述的薄膜晶体管的制造方法,其中通过所述第一蚀刻形成元件区,并且通过所述第二蚀刻在离所述元件区的侧面有相等距离的内侧设置所述栅电极层的侧面。
7.根据权利要求1至4中任一项所述的薄膜晶体管的制造方法,其中所述第一蚀刻是干蚀刻,并且所述第二蚀刻是湿蚀刻。
8.根据权利要求1至4中任一项所述的薄膜晶体管的制造方法,其中所述至少一个开口部设置在加工所述第二导电膜形成的布线的区域上,且在加工所述第一导电膜形成的布线和加工所述第二导电膜形成的所述布线的交叉部夹住加工所述第一导电膜形成的所述布线。
9.根据权利要求1至4中任一项所述的薄膜晶体管的制造方法,其中所述薄膜晶体管安装在电视、计算机及电话中的一种中。
10.一种显示装置的制造方法,包括如下步骤:
在衬底上形成第一导电膜;
在所述第一导电膜上形成第一绝缘膜;
在所述第一绝缘膜上形成半导体膜;
在所述半导体膜上形成杂质半导体膜;
在所述杂质半导体膜上形成第二导电膜;
形成第一抗蚀剂掩模,该第一抗蚀剂掩模包括所述第二导电膜上的凹部,并还包括至少一个开口部;
通过使用所述第一抗蚀剂掩模对所述第一绝缘膜、所述半导体膜、所述杂质半导体膜及所述第二导电膜进行第一蚀刻,至少使所述第一导电膜的表面露出;
通过进行所述第一导电膜的一部分受到侧面蚀刻的第二蚀刻,形成栅电极层;
在形成所述栅电极层之后,通过缩小所述第一抗蚀剂掩模使与所述第一抗蚀剂掩模的凹部重叠的所述第二导电膜的一部分露出,形成第二抗蚀剂掩模;
通过使用所述第二抗蚀剂掩模对所述第二导电膜、所述杂质半导体膜及所述半导体膜的一部分进行第三蚀刻来形成源电极及漏电极层、源区及漏区和半导体层,以形成薄膜晶体管;
去除所述第二抗蚀剂掩模,并形成覆盖所述薄膜晶体管的第二绝缘膜;
以使所述源电极及漏电极层的一部分露出的方式在所述第二绝缘膜中形成开口部;以及
在形成在所述第二绝缘膜中的所述开口部中及所述第二绝缘膜上选择性地形成像素电极。
11.一种显示装置的制造方法,包括如下步骤:
在衬底上形成第一导电膜;
在所述第一导电膜上形成第一绝缘膜;
在所述第一绝缘膜上形成半导体膜;
在所述半导体膜上形成杂质半导体膜;
在所述杂质半导体膜上形成第二导电膜;
形成第一抗蚀剂掩模,该第一抗蚀剂掩模包括所述第二导电膜上的凹部,并还包括至少一个开口部;
通过使用所述第一抗蚀剂掩模对所述第一绝缘膜、所述半导体膜、所述杂质半导体膜及所述第二导电膜进行第一蚀刻,至少使所述第一导电膜的表面露出;
通过缩小所述第一抗蚀剂掩模来使与所述第一抗蚀剂掩模的所述凹部重叠的所述第二导电膜的一部分露出,形成第二抗蚀剂掩模;
在形成所述第二抗蚀剂掩模之后,通过进行所述第一导电膜的一部分受到侧面蚀刻的第二蚀刻,形成栅电极层;
通过使用所述第二抗蚀剂掩模对所述第二导电膜、所述杂质半导体膜及所述半导体膜的一部分进行第三蚀刻来形成源电极及漏电极层、源区及漏区和半导体层,以形成薄膜晶体管;
去除所述第二抗蚀剂掩模,并形成覆盖所述薄膜晶体管的第二绝缘膜;
以使所述源电极及漏电极层的一部分露出的方式在所述第二绝缘膜中形成开口部;以及
在形成在所述第二绝缘膜中的所述开口部中及所述第二绝缘膜上选择性地形成像素电极。
12.根据权利要求10或11所述的显示装置的制造方法,其中使用多级灰度掩模形成所述第一抗蚀剂掩模。
13.根据权利要求10或11所述的显示装置的制造方法,其中通过所述第一蚀刻形成元件区,并且通过所述第二蚀刻在离所述元件区的侧面有相等距离的内侧设置所述栅电极层的侧面。
14.根据权利要求10或11所述的显示装置的制造方法,其中所述第一蚀刻是干蚀刻,并且所述第二蚀刻是湿蚀刻。
15.根据权利要求10或11所述的显示装置的制造方法,其中层叠通过CVD法或溅射法形成的绝缘膜和通过旋涂法形成的绝缘膜形成所述第二绝缘膜。
16.根据权利要求10或11所述的显示装置的制造方法,其中形成在所述第一抗蚀剂掩模中的所述至少一个开口部设置在加工所述第二导电膜形成的布线的区域上,且在加工所述第一导电膜形成的布线和加工所述第二导电膜形成的所述布线的交叉部夹住加工所述第一导电膜形成的所述布线。
17.根据权利要求10或11所述的显示装置的制造方法,其中所述显示装置安装在电视、计算机及电话中的一种中。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008061680 | 2008-03-11 | ||
JP2008061680 | 2008-03-11 | ||
JP2008-061680 | 2008-03-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101533780A CN101533780A (zh) | 2009-09-16 |
CN101533780B true CN101533780B (zh) | 2012-11-14 |
Family
ID=41063482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009101287120A Expired - Fee Related CN101533780B (zh) | 2008-03-11 | 2009-03-11 | 薄膜晶体管的制造方法及显示装置的制造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7883943B2 (zh) |
JP (1) | JP5530111B2 (zh) |
CN (1) | CN101533780B (zh) |
TW (1) | TWI455211B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5184042B2 (ja) * | 2007-10-17 | 2013-04-17 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | 画素回路 |
US8035107B2 (en) * | 2008-02-26 | 2011-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
US8101442B2 (en) * | 2008-03-05 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing EL display device |
US8207026B2 (en) * | 2009-01-28 | 2012-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of thin film transistor and manufacturing method of display device |
US7989234B2 (en) * | 2009-02-16 | 2011-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor and method for manufacturing display device |
US8202769B2 (en) | 2009-03-11 | 2012-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP5539765B2 (ja) * | 2009-03-26 | 2014-07-02 | 株式会社半導体エネルギー研究所 | トランジスタの作製方法 |
US9096426B2 (en) * | 2013-04-05 | 2015-08-04 | The United States Of America As Represented By The Secretary Of The Army | Electronic device structure and method of making electronic devices and integrated circuits using grayscale technology and multilayer thin-film composites |
TW202416542A (zh) | 2015-03-30 | 2024-04-16 | 日商半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
CN110390886A (zh) * | 2018-04-18 | 2019-10-29 | 群创光电股份有限公司 | 面板及其拼接装置 |
CN113013096B (zh) * | 2021-03-01 | 2023-06-02 | 重庆先进光电显示技术研究院 | 阵列基板的制备方法及阵列基板 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1892385A (zh) * | 2005-06-27 | 2007-01-10 | Lg.菲利浦Lcd株式会社 | 液晶显示器及其制造方法 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56122123A (en) | 1980-03-03 | 1981-09-25 | Shunpei Yamazaki | Semiamorphous semiconductor |
JPS61225869A (ja) * | 1985-03-29 | 1986-10-07 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ装置とその製造方法 |
JPS6484669A (en) | 1987-09-26 | 1989-03-29 | Casio Computer Co Ltd | Thin film transistor |
JPH0311744A (ja) | 1989-06-09 | 1991-01-21 | Citizen Watch Co Ltd | 薄膜トランジスタの製造方法 |
JPH03161938A (ja) | 1989-11-20 | 1991-07-11 | Seiko Instr Inc | 薄膜トランジスタの製造方法 |
JPH07307477A (ja) | 1994-03-15 | 1995-11-21 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
EP0775931B1 (en) | 1995-11-21 | 2005-10-05 | Samsung Electronics Co., Ltd. | Method of manufacturing a liquid crystal display |
US6493048B1 (en) | 1998-10-21 | 2002-12-10 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same |
JP2000307118A (ja) | 1999-04-21 | 2000-11-02 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタおよびその製造方法 |
KR100325079B1 (ko) | 1999-12-22 | 2002-03-02 | 주식회사 현대 디스플레이 테크놀로지 | 고개구율 및 고투과율 액정표시장치의 제조방법 |
KR100494683B1 (ko) * | 2000-05-31 | 2005-06-13 | 비오이 하이디스 테크놀로지 주식회사 | 4-마스크를 이용한 박막 트랜지스터 액정표시장치의제조시에 사용하는 할프톤 노광 공정용 포토 마스크 |
US7223643B2 (en) | 2000-08-11 | 2007-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
TW488080B (en) * | 2001-06-08 | 2002-05-21 | Au Optronics Corp | Method for producing thin film transistor |
JP2003179069A (ja) | 2001-12-12 | 2003-06-27 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法 |
TWI239651B (en) * | 2004-04-30 | 2005-09-11 | Quanta Display Inc | Manufacturing method of a thin film transistor-liquid crystal display |
JP2006351844A (ja) * | 2005-06-16 | 2006-12-28 | Mitsubishi Electric Corp | 電気光学表示装置およびその製造方法 |
KR101225440B1 (ko) | 2005-06-30 | 2013-01-25 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
US8149346B2 (en) | 2005-10-14 | 2012-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
EP3229066A1 (en) | 2005-12-05 | 2017-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Transflective liquid crystal display with a horizontal electric field configuration |
EP1958019B1 (en) | 2005-12-05 | 2017-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
TWI322288B (en) | 2006-03-07 | 2010-03-21 | Au Optronics Corp | Manufacture method of pixel array substrate |
KR20080001181A (ko) * | 2006-06-29 | 2008-01-03 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
WO2008099528A1 (ja) | 2007-02-13 | 2008-08-21 | Sharp Kabushiki Kaisha | 表示装置、表示装置の製造方法 |
-
2009
- 2009-03-04 US US12/397,880 patent/US7883943B2/en not_active Expired - Fee Related
- 2009-03-06 TW TW098107345A patent/TWI455211B/zh not_active IP Right Cessation
- 2009-03-09 JP JP2009054987A patent/JP5530111B2/ja not_active Expired - Fee Related
- 2009-03-11 CN CN2009101287120A patent/CN101533780B/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1892385A (zh) * | 2005-06-27 | 2007-01-10 | Lg.菲利浦Lcd株式会社 | 液晶显示器及其制造方法 |
Non-Patent Citations (1)
Title |
---|
JP特开2003-45893A 2003.02.14 |
Also Published As
Publication number | Publication date |
---|---|
TW200949957A (en) | 2009-12-01 |
JP2009246352A (ja) | 2009-10-22 |
JP5530111B2 (ja) | 2014-06-25 |
US20090233389A1 (en) | 2009-09-17 |
US7883943B2 (en) | 2011-02-08 |
TWI455211B (zh) | 2014-10-01 |
CN101533780A (zh) | 2009-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101533780B (zh) | 薄膜晶体管的制造方法及显示装置的制造方法 | |
CN101527284B (zh) | El显示装置的制造方法 | |
CN101533781B (zh) | 薄膜晶体管的制造方法、以及显示装置的制造方法 | |
KR101404425B1 (ko) | 박막 트랜지스터 및 그 제작 방법, 및 표시 장치 및 그 제작 방법 | |
CN101540342B (zh) | 薄膜晶体管及显示装置 | |
CN101939694B (zh) | 液晶显示器件及其制造方法以及电子装置 | |
US7993991B2 (en) | Manufacturing method of thin film transistor and manufacturing method of display device | |
CN101562155B (zh) | 发光装置及其制造方法 | |
US7790483B2 (en) | Thin film transistor and manufacturing method thereof, and display device and manufacturing method thereof | |
US8709836B2 (en) | Method for manufacturing thin film transistor and method for manufacturing display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121114 |
|
CF01 | Termination of patent right due to non-payment of annual fee |