TWI453292B - Thin film transistors for semiconductor layers with oxide and sputtering targets, and thin film transistors - Google Patents

Thin film transistors for semiconductor layers with oxide and sputtering targets, and thin film transistors Download PDF

Info

Publication number
TWI453292B
TWI453292B TW100112194A TW100112194A TWI453292B TW I453292 B TWI453292 B TW I453292B TW 100112194 A TW100112194 A TW 100112194A TW 100112194 A TW100112194 A TW 100112194A TW I453292 B TWI453292 B TW I453292B
Authority
TW
Taiwan
Prior art keywords
atom
oxide
film
group
thin film
Prior art date
Application number
TW100112194A
Other languages
English (en)
Other versions
TW201202452A (en
Inventor
Shinya Morita
Toshihiro Kugimiya
Takeaki Maeda
Satoshi Yasuno
Yasuaki Terao
Aya Miki
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of TW201202452A publication Critical patent/TW201202452A/zh
Application granted granted Critical
Publication of TWI453292B publication Critical patent/TWI453292B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Silicon Compounds (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Dram (AREA)

Description

薄膜電晶體之半導體層用氧化物及濺鍍標靶、以及薄膜電晶體
本發明關於液晶顯示器或有機EL顯示器等顯示裝置使用之薄膜電晶體之半導體層用氧化物，及上述氧化物之成膜用的濺鍍標靶、以及薄膜電晶體。
和泛用之非晶質矽(a-Si)比較，非晶質氧化物半導體具有高的載子移動度，光學能隙較大，可以低溫成膜，因此，被期待著適用於要求大型、高解像度、高速驅動之次世代顯示器或低耐熱性樹脂基板等。
氧化物半導體之中，特別是銦(In)、鎵(Ga)、鋅(Zn)以及氧(O)構成之非晶質氧化物半導體(In-Ga-Zn-O(以下亦有稱為IGZO之情況))，因為具有極高的載子移動度而較好被使用。例如非專利文獻1、2揭示：以In：Ga：Zn=1.1：1.1：0.9(原子%比)之氧化物半導體薄膜作為薄膜電晶體(TFT)之半導體層(活化層)予以使用者。另外，專利文獻1揭示：包含In、Zn、Sn、Ga等元素以及Mo，相對於非晶質氧化物中之全部金屬原子數，Mo的原子組成比率為0.1～5原子%之非晶質氧化物，實施形態中揭示TFT，為使用於IGZO添加Mo之活化層者。
[習知技術文獻]
[專利文獻]
專利文獻1：特開2009-164393號公報
非專利文獻
非專利文獻1：固態物理，VOL44,P621(2009)
非專利文獻2：Nature,VOL432,P488(2004)
氧化物半導體作為薄膜電晶體之半導體層使用時，不僅要求載子濃度高、亦要求TFT之開/關特性(電晶體特性)佳。具體言之為要求，(1)ON(導通)電流(閘極電極與汲極電極被施加正電壓時之最大汲極電流)高，(2)OFF(非導通)電流(閘極電極被施加負電壓，汲極電極被施加正電壓時之汲極電流)低，(3)SS(次臨限擺幅(Subthreshold Swing)、汲極電流提高10倍時必要之閘極電壓)值低，(4)臨限值(汲極電極被施加正電壓，閘極電壓被施加正負電壓之任一時開始流通汲極電流的電壓，亦稱臨限值電壓)不隨時間變化而呈現穩定(意味著基板面內呈均勻)。上述專利文獻1揭示之包含Mo之IGZO半導體，本發明人針對其調查上述特性結果發現，和IGZO比較，ON電流呈降低或SS值呈上升。
另外，使用IGZO等氧化物半導體層之TFT，被要求對於電壓施加或光照射等應力之較佳耐性(應力耐性)。例如對閘極電壓繼續施加正電壓或負電壓，或者繼續照射開始光吸收之藍色帶域時，臨限值電壓會大幅變化(偏移)，而導致TFT之開/關特性變化而被指責。另外，液晶面板驅動時，或對閘極電極施加負偏壓而點亮畫素時由液晶格洩漏之光會照射至TFT，該光對於TFT提供應力而成為特性劣化之原因。特別是，臨限值電壓之偏移會導致具備TFT之液晶顯示器或有機EL顯示器等顯示裝置本身信賴性降低，因而被要求應力耐性之提升(應力施加前後之變化量少)。
本發明有鑑於上述問題，目的在於提供具備氧化物半導體之薄膜電晶體之良好的開/關特性及應力耐性，特別是應力施加前後之臨限值電壓變化量少、穩定性佳的薄膜電晶體半導體層用氧化物及上述氧化物之成膜時使用之濺鍍標靶、以及使用上述氧化物之薄膜電晶體。
本發明包含以下態樣。
(1)薄膜電晶體之半導體層用氧化物，係使用於薄膜電晶體之半導體層的氧化物，上述氧化物，係包含：由In、Ga、及Zn構成之群選出之其中至少一種元素；及由Al、Si、Ni、Ge、Sn、Hf、Ta、及W構成之X群選出之其中至少一種元素。
(2)於(1)之氧化物，當上述X群之元素含有Al時，Al/(In+Ga+Zn+Al)×100=0.1～10原子%；當上述X群之元素含有Si時，Si/(In+Ga+Zn+Si)×100=0.1～15原子%；當上述X群之元素含有Ni時，Ni/(In+Ga+Zn+Ni)×100=0.1～5原子%；當上述X群之元素含有Ge時，Ge/(In+Ga+Zn+Ge)×100=0.1～10原子%；當上述X群之元素含有Sn時，Sn/(In+Ga+Zn+Sn)×100=0.1～15原子%；當上述X群之元素含有Hf時，Hf/(In+Ga+Zn+Hf)×100=0.1～10原子%；當上述X群之元素含有Ta時，Ta/(In+Ga+Zn+Ta)×100=0.1～10原子%；當上述X群之元素含有W時，W/(In+Ga+Zn+W)×100=0.1～10原子%。
(3)薄膜電晶體，係具備如(1)或(2)之氧化物作為薄膜電晶體之半導體層者。
(4)、如(3)之薄膜電晶體，其中上述半導體層之密度為5.8g/cm3 以上。
(5)濺鍍標靶，係用於形成如(1)或(2)之氧化物者，包含：由In、Ga、及Zn構成之群選出之其中至少一種元素；及由Al、Si、Ni、Ge、Sn、Hf、Ta、及W構成之X群選出之其中至少一種元素。
(6)如(5)之濺鍍標靶，其中當上述X群之元素含有Al時，Al/(In+Ga+Zn+Al)×100=0.1～10原子%；當上述X群之元素含有Si時，Si/(In+Ga+Zn+Si)×100=0.1～15原子%；當上述X群之元素含有Ni時，Ni/(In+Ga+Zn+Ni)×100=0.1～5原子%；當上述X群之元素含有Ge時，Ge/(In+Ga+Zn+Ge)×100=0.1～10原子%；當上述X群之元素含有Sn時，Sn/(In+Ga+Zn+Sn)×100=0.1～15原子%；當上述X群之元素含有Hf時，Hf/(In+Ga+Zn+Hf)×100=0.1～10原子%；當上述X群之元素含有Ta時，Ta/(In+Ga+Zn+Ta)×100=0.1～10原子%；當上述X群之元素含有W時，W/(In+Ga+Zn+W)×100=0.1～10原子%。
本發明人針對以包含由In、Ga、及Zn構成之群選出之其中至少一種元素的的氧化物(IGZO)，作為TFT之活化層(半導體層)予以使用時之TFT特性及應力耐性之提升重複進行各種檢討。結果發現，在IGZO之中，以包含由Al、Si、Ni、Ge、Sn、Hf、Ta、及W構成之X群選出之其中至少一種元素的IGZO-X，作為TFT之半導體層予以使用時，可達成所要目的，而完成本發明。如後述實施形態之說明，具備包含上述X群所屬元素(X群元素)之氧化物半導體的TFT，其和使用專利文獻1所示Mo或X群元素以外之元素比較，具有極佳之TFT特性及應力耐性。
亦即，本發明之薄膜電晶體(TFT)之半導體層用氧化物，其特徵為包含：由In、Ga、及Zn構成之群選出之其中至少一種元素；及由Al、Si、Ni、Ge、Sn、Hf、Ta、及W構成之X群選出之其中至少一種元素(會有以X群元素表示之情況)。本說明書中，本發明之氧化物有以IGZO-X表示之情況。
首先，說明構成本發明之氧化物之母材成份的金屬(In、Ga、Zn)。
又，IGZO氧化物通常以金屬原子In、Ga、及Zn均等混合之氧化物而存在。或者，於其中局部含有In2 O3 、Ga2 O3 、ZnO之氧化物。通常認一種情況下，金屬原子與氧原子之比例，要言之可以N1 +NG +NZ ：1.5N1 +1.5NG +NZ (N1 、NG 、NZ 分別表示In、Ga、Zn之原子數)表示。
關於上述金屬(In、Ga、Zn)，各金屬間之比率，只要是包含彼等金屬之氧化物(IGZO)具有非晶質相、而且在呈現半導體特性之範圍即可，並未特別限定。IGZO本身為習知者，可以形成非晶質相之各金屬之比率(詳言之為，InO、GaO、ZnO之各原子比)，例如揭示於上述非專利文獻1，於此被取入其內容予以參照。本說明書中，以圖2表示該圖。大幅偏離圖2記載之非晶質相範圍，ZnO或In2 O3 之比率極端高而形成結晶相時，會有濕蝕刻加工變為困難，無法顯現電晶體特性等問題。
代表性組成之In：Ga：Zn之比(原子%比)可為例如2：2：1、1：1：1者。
另外，關於上述金屬(In、Ga、zn)，構成本發明之氧化物(IGZO-X)的金屬(In+Ga+Zn)之中各金屬之佔比，較好是以能獲得所要之TFT特性的方式適當予以控制。具體言之為，關於Zn，在上述金屬之中Zn之佔比較好是70原子%以下。Zn之比率大於70原子%時氧化物半導體膜會結晶，產生粒界捕捉順位而導致載子移動度降低，SS值變為越大電晶體特性降低之可能性越高。Zn之較佳比率為40原子%以下，更好為30原子%以下。另外，Zn之下限，在考慮設為非晶質構造等因素後，上述金屬之中Zn之佔比較好是10原子%以上。Zn之更好之佔比為15原子%以上，再更好之佔比為20原子%以上。另外，可將上述Zn之佔比之上限及下限任意組合而設為其範圍。
Zn以外之上述金屬(In、Ga)，只要Zn控制於上述範圍內，而且各金屬之比率以滿足上述範圍而予以適當控制即可。具體言之為，上述金屬(In+Ga+Zn)之中In之較佳佔比，較好是10原子%以上、70原子%以下，更好是25原子%以上。另外，在上述金屬(In+Ga+Zn)之中Ga之較佳佔比，較好是25原子%以上、70原子%以下。
本發明之氧化物，係於IGZO中含有X群元素。藉由將由Al、Si、Ni、Ge、Sn、Hf、Ta、及W構成之群(X群)選出之其中至少一種X群元素，添加於IGZO中，可提升對於電壓或光等之應力耐性。另外，X群元素之添加不僅未發現汲極電流值之大幅下降，亦未發現對載子密度之不良影響(參照如後述說明之實施形態)。另外，經由實驗確認X群元素之添加亦未發現對濕蝕刻之蝕刻不良等問題。彼等可以單獨添加，或並用2種以上。較好是X群元素之種類為Si、Ni、Hf、Ge，更好是Si、Ni。
另外，於X群元素之氧化物中，通常X群元素係均勻分散於IGZO膜中，主要以氧化物存在。
上述X群元素之添加所導致特性提升之詳細機制雖不明，但可推測為X群元素具有對於氧化物半導體中成為剩餘電子原因之氧缺損之產生會有抑制效果。藉由X群元素之添加，可減低氧缺損，氧化物具有穩定構造，而可以提升對於電壓或光等應力之應力耐性。
構成本發明之氧化物(IGZO-X)的全部金屬(In、Ga、Zn、X群元素)所包含之X群元素之較佳比率[X/(In+Ga+Zn+X)]，可以考慮載子密度或半導體之穩定性等而予以決定，依據X群元素之種類亦有稍微差異。使用Al、Ge、Hf、Ta、及W之各元素作為X群元素時之較佳比率(百分比)為0.1～10原子%，更好是2.0～6.0原子%。另外，關於上述個別元素，可以任意組合其比率之上限及下限而設為其範圍。另外，使用Si、Sn之各元素作為X群元素時之較佳比率為0.1原子%以上，更好是1原子%以上、再更好是2.0原子%以上，較佳為15原子%以下，更好是8.0原子%以下、再更好是4.0原子%以下。另外，關於上述個別元素，可以任意組合其比率之上限及下限而設為其範圍。另外，使用Ni作為X群元素時之較佳比率為0.1～5原子%，更好是0.1～1.5原子%。X群元素之添加比率太少時，對於氧缺損之產生有可能無法獲得充分之抑制效果。另外，X群元素之添加比率太多時，半導體中之載子密度會降低，ON電流有可能減少。
以上說明本發明之氧化物。
上述氧化物，較好是藉由濺鍍法使用濺鍍標靶(以下亦有稱為標靶)予以成膜。亦可藉由塗布法等化學成膜法形成氧化物，但藉由濺鍍法可以容易形成成份或膜厚之膜面內均勻性良好的薄膜。
作為濺鍍法使用之標靶，較好是使用包含上述元素，和所要之氧化物為同一組成之濺鍍標靶，如此則，可以形成無組成份之變動，具有所要組成成份之薄膜。具體言之為，作為標靶使用之氧化物標靶，可以包含：由In、Ga、及Zn構成之群選出之其中至少一種元素；及由Al、Si、Ni、Ge、Sn、Hf、Ta、及W構成之X群選出之其中至少一種元素。另外，作為較佳態樣，上述X群元素包含Al時，Al/(In+Ga+Zn+Al)×100=0.1～10原子%為較好；上述X群元素包含Si時，Si/(In+Ga+Zn+Si)×100=0.1～15原子%為較好；上述X群元素包含Ni時，Ni/(In+Ga+Zn+Ni)×100=0.1～5原子%為較好；上述X群元素包含Ge時，Ge/(In+Ga+Zn+Ge)×100=0.1～10原子%為較好；上述X群元素包含Sn時，Sn/(In+Ga+Zn+Sn)×100=0.1～15原子%為較好；上述X群元素包含Hf時，Hf/(In+Ga+Zn+Hf)×100=0.1～10原子%為較好；上述X群元素包含Ta時，Ta/(In+Ga+Zn+Ta)×100=0.1～10原子%為較好；上述X群元素包含W時，W/(In+Ga+Zn+W)×100=0.1～10原子%為較好。
或者，亦可使用使不同組成之2個標靶同時放電之共濺鍍法(Co-Sputtering)進行成膜，如此則，可於同一基板面內形成X元素含有量不同之氧化物半導體膜。例如後述說明之實施形態所示，準備：In：Ga：Zn為特定原子比(例如原子%為2：2：1)之標靶，以及於上述組成之標靶上裝配有X群元素之純金屬晶片的標靶之2個，藉由共濺鍍法可以形成IGZO-X之氧化物。
上述標靶可藉由例如粉末燒結法來製造。
使用上述標靶進行濺鍍時，將基板溫度設為室溫，適當控制氧之添加量而進行為較好。氧之添加量，只要對應於濺鍍裝置之構成或標靶組成等適當控制即可，較好是使氧化物半導體之載子濃度成為1015 ～1016 cm-3 的方式來添加氧之量。本實施形態中，氧之添加量以添加流量比表示時設為O2 /(Ar+O2 )=2%。
另外，以上述氧化物作為TFT之半導體層時之氧化物半導體層的較佳密度為5.8g/cm3 以上(如後述說明)，欲進行該氧化物之成膜時，較好是適當控制濺鍍成膜時之氣體壓力、對濺鍍標靶投入之電力、基板溫度等。例如成膜時之氣體壓力低時，濺鍍原子彼此之散射不存在，可以形成緻密(高密度)之膜，因此成膜時之全部氣體壓力，在濺鍍之放電呈穩定之程度下越低越好，較好是控制於0.5～5mTorr範圍內，更好是1～3Torr範圍內。另外，投入之電力越高越好，建議在DC或RF時設為大略2.0W/cm2 以上。成膜時之基板溫度亦為越高越好，建議控制在室溫～200℃範圍內。
上述成膜之氧化物之較佳膜厚為30nm以上200nm以下，更好為30nm以上80nm以下。
於本發明亦包含具備以上述氧化物作為TFT之半導體層的TFT。TFT係於基板上至少具備閘極電極、閘極絕緣膜、上述氧化物之半導體層、源極電極、及汲極電極，其構成為通常使用者，並未特別限定。
其中，上述氧化物半導體層之密度較好是5.8g/cm3 以上。氧化物半導體層之密度變高時，膜中之缺陷減少，膜質提升，原子間距離變小，TFT元件之場效移動度大幅增加，電氣傳導性亦變高，對光照射之應力之穩定性亦提升。上述氧化物半導體層之密度越高越好，更好是5.9g/cm3 以上，再更好是6.0g/cm3 以上。氧化物半導體層之密度係藉由如後述說明之實施形態記載之方法測定者。
以下參照圖1說明上述TFT之製造方法之實施形態。圖1之TFT及以下之製造方法僅為本發明較佳實施形態之一例，但不限定於此。例如於圖1表示底部閘極型構造之TFT，但不限定於此，亦可為於氧化物半導體層之上依序具備閘極絕緣膜及閘極電極之頂部閘極型TFT。
如圖1所示，於基板1上形成閘極電極2及閘極絕緣膜3，於其上形成氧化物半導體層4。於氧化物半導體層4上形成源極/汲極電極5，於其上形成保護膜(絕緣膜)6，介由接觸孔7使透明導電膜8電連接於於汲極電極5。
於基板1上形成閘極電極2及閘極絕緣膜3之方法並未特別限定，可採用通常使用之方法。另外，閘極電極及閘極絕緣膜3之種類亦無特別限定，可使用泛用者。例如，作為閘極電極，較好是使用電阻係數低之Al或Cu之金屬，或彼等之合金。另外，閘極絕緣膜之代表例有矽氧化膜、矽氮化膜、矽氧氮化膜等。其他亦可使用Al2 O3 或Y2 O3 等氧化物或彼等之積層物。
之後，形成氧化物半導體層4，氧化物半導體層4，如上述說明，較好是使用和薄膜同一組成之濺鍍標靶藉由DC濺鍍法或RF濺鍍法形成。或者，藉由共濺鍍法(Co-Sputtering)形成亦可。
進行氧化物半導體層4之濕蝕刻之後，施予圖案化。圖案化之後，為了氧化物半導體層4之膜質改善而進行熱處理(前置退火)為較好，如此則，電晶體特性之ON電流及場效移動度可以提升，電晶體性能可以提升。
前置退火之後形成源極/汲極電極5，源極/汲極電極5之種類不特別限定，可使用泛用者。例如可以和閘極電極同樣使用Al或Cu等金屬或合金，如後述說明之實施形態使用純Ti亦可。
源極/汲極電極5之形成方法可為例如藉由磁控管濺鍍法形成金屬薄膜之後，藉由剝離法予以形成。或者，如上述說明，不藉由剝離法形成電極，而是藉由濺鍍法事先形成特定金屬薄膜之後，介由圖案化而形成電極之方法亦可，但是於該方法，電極之蝕刻時氧化物半導體層有可能受損，導致電晶體特性降低。為迴避此一問題，可採用於氧化物半導體層之上事先形成保護膜之後，形成電極，施予圖案化之方法，如後述說明之實施形態係採用該方法。
之後，藉由CVD(Chemical Vapor Deposition)法於氧化物半導體層4之上形成保護膜(絕緣膜)6。氧化物半導體膜之表面，因為CVD引起之電漿損傷而容易導通化(推測為氧化物半導體表面產生之氧缺損成為電子施體(donor))，因此，為迴避上述問題，於後述實施形態中，於保護膜之成膜前進行N2 O電漿照射。N2 O電漿之照射條件可使用以下文獻記載之條件。另外，以下文獻記載之內容於此被取入而參照。
J. Park彼等、Appl. Phys. Lett.. 1993. 053505(2008)
之後，依據通常方法，介由接觸孔7將透明導電膜8電連接於汲極電極5。透明導電膜及汲極電極之種類並未特別限定，可使用通常使用者。汲極電極可使用例如上述源極/汲極電極之例示者。
(實施形態)
以下以實施形態具體說明本發明，但本發明不限定於以下實施形態，在適合前/後記載之要旨範圍內可加適當變更而實施，彼等亦包含於本發明之技術範圍。
(第1實施形態)
依據上述方法製作如圖1所示TFT(薄膜電晶體)，評估TFT特性及應力耐性。
首先，於玻璃基板(Corning公司製之EAGLE2000、直徑100mm×厚度0.7mm)上，依序形成作為閘極電極之100nm之Ti薄膜及閘極絕緣膜SiO2 (200nm)。閘極電極係使用純Ti之濺鍍標靶，藉由DC濺鍍法，於成膜溫度：室溫，成膜電力：300W，載氣：Ar，氣體壓力：2mTorr進行成膜。另外，閘極絕緣膜，係使用電漿CVD法，於載氣：SiH4 與N2 O之混合氣體，成膜電力：100W，成膜溫度：300℃進行成膜。
之後，使用濺鍍標靶(如後述說明)藉由濺鍍法形成表1所示各種組成之氧化物薄膜。作為氧化物薄膜除了IGZO中含有X群元素之IGZO-X(本發明例)以外，作為比較之用，而形成IGZO(習知例)及於IGZO中含有X群元素以外之元素的Cu、La、或Mo者。濺鍍使用之裝置為UALVAC公司製造之「CS-200」，濺鍍條件如下。
基板溫度：室溫
氣體壓：5mTorr
氧分壓：O2 /(Ar+O2 )=2%
膜厚：50～150nm
使用標靶尺寸：Φ4英吋×5mm
於IGZO(習知例)之成膜，係使用In：Ga：Zn之比(原子%比)為2：2：1之濺鍍標靶，使用RF濺鍍法進行成膜。另外，於IGZO中含有其他元素之氧化物薄膜之成膜時，係使用不同組成之兩種濺鍍標靶同時放電的Co-Sputter法進行成膜。詳言之為，作為濺鍍標靶，係使用In：Ga：Zn之比(原子%比)為2：2：1之濺鍍標靶，以及於上述濺鍍標靶上裝配有X群元素或Cu、La、Mo之純金屬晶片的標靶之2個。
藉由XPS(X-ray Photoelectron Spectroscopy)法分析上述獲得之氧化物薄膜中之金屬元素之各含有量。
如上述說明形成氧化物薄膜之後，藉由微影成像技術及濕蝕刻進行圖案化。作為濕蝕刻液可使用關東化學製「ITO-07N」。本實施形態中，藉由光學顯微鏡觀察針對進行實驗之氧化物薄膜評估濕蝕刻性。由評估結果確認，進行實驗之全部組成中，無濕蝕刻引起之殘渣，可以適當進行蝕刻。
進行氧化物半導體膜之圖案化之後，為提升膜質而進行前置退火。前置退火係於100%氧環境中，大氣壓下，於350℃進行1小時。
之後，使用純Ti，藉由剝離法形成源極/汲極電極。具體言之為，使用光阻劑進行圖案化之後，藉由DC濺鍍法形成Ti薄膜(膜厚為100nm)。源極/汲極電極用Ti薄膜之成膜方法，係和上述閘極電極之情況相同。之後，於丙酮中作用超音波洗淨器除去不要之光阻劑，將TFT之通道長設為10μm，通道幅設為200μm。
如上述形成源極/汲極電極之後，形成用以保護氧化物半導體層之保護膜。保護膜可使用SiO2 (膜厚200nm)與SiN(膜厚200nm)之積層膜(合計膜厚400nm)。上述SiO2 與SiN之形成，可使用SAMCO製「PD-220NL」，使用電漿CVD法進行。本實施形態中，使用N2 O氣體進行電漿處理後，依序形成SiO2 與SiN膜。SiO2 膜之形成，可使用N2 O與SiH4 之混合氣體，SiN膜之形成係使用SiH4 、N2 、NH3 之混合氣體。任一成膜之成膜電力均為100W、成膜溫度為150℃。
之後，藉由微影成像技術及乾蝕刻，於保護膜形成電晶體特性評估用探針之接觸孔。之後，使用DC濺鍍法，於以下條件：載氣：Ar與氧氣體之混合氣體，成膜電力：200W，氣體壓力：5mTorr下進行ITO膜(膜厚80nm)之成膜，製作圖1之TFT。成膜電力為200W，氣體壓力為5mTorr，使用Ar與氧氣體。
針對上述獲得之各TFT，如以下說明調查應力施加前後之(1)電晶體特性(汲極電流-閘極電壓特性、Id-Vg特性)，及(2)臨限值電壓、SS值、以及載子移動度之變化。
(1)電晶體特性之測定
電晶體特性之測定，係使用Agilent Technology公司製「4156C」之半導體參數分析儀。詳細測定條件如下。
源極電壓：0V
汲極電壓：10V
閘極電壓：-30～30V(測定間隔：1V)
(2)應力耐性之評估(施加光照射及負偏壓作為應力)
本實施形態中，係模擬實際之面板驅動時之環境(應力)，對閘極電極施加負偏壓之同時，施加光照射而進行應力施加試驗。應力施加條件如下。光波長，係選擇接近氧化物半導體之能隙(band gap)，電晶體特性容易變動之約400nm。
閘極電壓：-20V
基板溫度：60℃
光應力
波長：400nm
照度(照射至TFT之光之強度)：0.1μW/cm2
光源：OPTOSUPPLY公司製LED(藉由ND濾波器調整光量)
應力施加時間：3小時
所謂臨限值電壓要言之為，電晶體由OFF狀態(汲極電流低之狀態)移至ON狀態(汲極電流高之狀態)時之閘極電壓之值。本實施形態中，定義汲極電流成為ON電流與OFF電流之間之1nA附近時之電壓為臨限值電壓，測定應力施加前後之臨限值電壓變化量(偏移量)。
另外，以汲極電流增加10倍時必要之閘極電壓之最小值為SS值。載子移動度(場效移動度)，係針對Id∞(Vg-Vth)(Vth=臨限值電壓)之關係成立之區域(線性區域)，由Id∞(Vg-Vth)之斜率算出。
彼等結果表示於表1。於表1記載著：應力施加前後之臨限值電壓偏移量、以及應力施加前後之載子移動度及SS值之各值。另外，於表1，例如InGaZnO-0.1at%Si(No.5)係指構成氧化物半導體之全部金屬(In+Ga+Zn+Si)之中佔有之Si原子%為0.1原子%之意義。
另外，針對一部分之例，將應力施加前後之汲極電流-閘極電壓特性(Id-Vg特性)之結果表示於圖3～12。於圖3～9以虛線表示應力施加前之結果，實線表示應力施加後之結果。
首先考慮使用習知例之IGZO之結果。
圖3表示使用No.1(InGaZnO)之組成時之TFT特性之結果。如圖3所示，應力施加前(圖3中虛線)，在閘極電壓Vg為-3V附近起汲極電流Id開始增加，出現開關動作。以Vg=-30V時之Id作為OFF電流Ioff(A)、Vg=30V時之Id作為ON電流Ion(A)時，Ion/Ioff之比成為數億倍。另外，應力施加前之SS值為0.4V/decade、載子移動度為12.5cm2 /Vs(參照表1)。
相對於此，應力施加後，SS值為0.4V/decade(十進制)、載子移動度為12.7cm2 /Vs(參照表1)。，彼等值於應力施加前後幾乎未變化，但如圖3所示臨限值電壓大幅變化，0小時(無應力)~3小時(應力施加)之臨限值電壓偏移量為-6.2V(參照表1)。
本實施形態中，以上述No.1之結果為基準，各結果和No.1同等或較其小時為合格。
表1中No.5~7(X群元素=Si)、8~10(X群元素=Ni)、11~13(X群元素=Hf)、14~16(X群元素=Sn)、17~18(X群元素=Al)、19~20(X群元素=Ge)、21~22(X群元素=Ta)、23~24(X群元素=W)，係使用含有特定範圍之本發明界定之X群元素之氧化物半導體之例，相較於No.1，任一例之臨限值電壓偏移量之絕對值均變低，而且應力施加前後之載子移動度及SS值亦同等或變小。其中，No.10(X群元素=Ni)、6(X群元素=Si)、12(X群元素=Hf)、17(X群元素=Al)、15(X群元素=Sn)、22(X群元素=Ta)之TFT特性之結果分別圖示於圖4～9。
另外，表1中No.2～4及圖10～12，係表示添加本發明界定之X群元素以外之元素(Cu、La、Mo)之結果。No.4係模擬上述專利文獻1者。添加彼等元素時，應力施加前之汲極電流值變低(參照圖10～12)，此可以推測為經由上述元素之添加使半導體中之載子移動度下降。另外，應力施加前之TFT特性劣化，因此，未進行應力施加。
由以上實驗結果可以確認，使用含有特定量之本發明界定之X群元素之氧化物半導體時，相較於使用習知IGZO時，獲得之TFT特性並不遜色。另外，亦可進行良好之濕蝕刻，因此可以推測添加X群元素之氧化物為非晶質構造。
(第2實施形態)
除氧化物薄膜設為表2所述組成以外，和第1實施形態同樣製作如圖1所示薄膜電晶體(TFT)。
針對各TFT，如下調查光照射應力有無之(1)電晶體特性，(2)臨限值電壓及SS值。
(1)電晶體特性之測定
電晶體特性之測定，係使用Agilent Technology公司製「4156C」之半導體參數分析儀。詳細測定條件如下。
源極電壓：0V
汲極電壓：10V
閘極電壓：-30→30V→-30V(測定間隔：0.25V)
測定溫度：60℃
(2)光照射應力耐性之評估(施加光照射+電壓變化作為應力)
本實施形態中，係模擬液晶及有機EL顯示器等顯示裝置之面板驅動時之環境，變化閘極電極之同時，針對不施加光照射時(暗狀態：無應力施加)與施加光照射時(亮狀態：應力施加)時之TFT特性、臨限值電壓及SS值(V/dec)加以調查。應力施加條件如下。光波長，係選擇接近氧化物半導體之能隙，電晶體特性容易變動之約400nm。具體之測定方法為，如以下變化閘極電極，針對不施加光照射時(暗狀態)與施加光照射時(亮狀態)時之Id-Vg特性之相對誤差(hysteresis)之有無加以調查。
閘極電壓：-30→30V→-30V(測定間隔：0.25V)
基板溫度：60℃
光照射應力
波長：400nm
照度(照射至TFT之光之強度)：6.5μW/cm2
光源：OPTOSUPPLY公司製藍色LED燈泡(藉由調整施加於LED燈泡之電流而調整光強度)
臨限值電壓之測定及SS值之算出係和第1實施形態同樣進行。
彼等結果表示於表2。於表2記載著Forward Sweep與Reverse Sweep之臨限值電壓偏移量(ΔVth(V))，以及Forward Sweep之SS值(V/dec)之各值。另外，針對一部分之例，將應力施加前後之汲極電流-閘極電壓特性(Id-Vg特性)之結果圖示於圖13、14。於圖13、14，暗狀態之結果以具有白點(O)之線予以表示，亮狀態之結果以具有黑點(●)之線予以表示。另外，圖中，左側箭頭(朝上)表示電壓由-30V上升至30V之過程(Forward Sweep)，右側箭頭(朝下)表示電壓由30V下降至-30V之過程(Reverse Sweep)。
首先，考慮使用習知例之IGZO(No.1)之結果。
圖13表示使用No.1之組成(InGaZnO)時之TFT特性之結果圖。如圖13所示，暗狀態(圖13之白點(O)之線)之Forward Sweep與Reverse Sweep之特性差小，臨限值電壓偏移量約為為1.0V。另外，亮狀態(圖13之黑點(●)之線)之Forward Sweep與Reverse Sweep之特性差大，Id-Vg特性之上升緩慢，Reverse Sweep時之臨限值電壓偏移量為3.8V。此可推測為，藉由接近IGZO之能隙之藍色光照射，激發出電子及電洞，藉由施加於閘極電極之偏壓使電洞於閘極絕緣膜與半導體層界面被捕獲。
本實施形態中，以上述IGZO(No.1)之結果為基準，各結果和No.1大略同等或較其小時為合格。
表2中No.2(X群元素=Si)、No.3(X群元素=Hf)、No.4(X群元素=Ni)，係使用含有特定範圍之本發明界定之X群元素之氧化物半導體之例(IGZO均為In：Ga：Zn=2：2：1)，相較於No.1，任一例之臨限值電壓偏移量之絕對值均變低，而且SS值亦變小。其中，No.2之TFT特性之結果圖示於圖14。
如圖14所示，暗狀態(圖14之白點(O)之線)之Forward Sweep與Reverse Sweep之特性差小，臨限值電壓偏移量約為1.3V。另外，亮狀態(圖14之黑點(●)之線)之Forward Sweep與Reverse Sweep之特性差亦小，Id-Vg特性之上升快速，與Reverse Sweep間之臨限值電壓偏移量為1.3V。此可推測為，藉由在IGZO添加Si(X群元素)，光照射引起之TFT特性變動可被抑制，可提升對於光照射之應力耐性。
另外，和No.2同樣，Forward Sweep與Reverse Sweep之臨限值電壓偏移量及SS值幾乎無變化之No.3、No.4，亦具有抑制光照射引起之TFT特性變動之效果，可提升對於光照射之應力耐性。
由以上實驗結果可以確認，使用InGaZnO之氧化物半導體的電晶體基板，其受到接近氧化物半導體能隙之藍色光照射之影響大(No.1)，藉由使用含有特定量之本發明界定之X群元素之氧化物半導體時(No.2～No.4)，可抑制光照射引起之影響。
另外，於第2實施形態雖僅圖示一部分元素之實驗結果，但本發明人亦確認過針對其他之X群元素亦同樣可獲得較No.1更好之結果。
(第3實施形態)
本實施形態中，針對使用表1之No.6對應之組成之氧化物(InGaZnO-5原子%Si、In：Ga：Zn=2：2：1)，濺鍍成膜時之氣體壓力控制為1mTorr或5mTorr而獲得之氧化物膜(膜厚100nm)之密度進行測定之同時，針對和上述第1實施形態同樣製作之TFT，調查移動度及應力試驗(光照射+負偏壓施加)後之臨限值電壓變化量(ΔVth)。膜密度之測定方法如下。
(氧化物膜之密度測定)
氧化物膜之密度，係使用XRR(X線反射率法)測定。詳細之測定條件如下。
分析裝置：Rigaku公司製水平型X線折射裝置SmartLab
標靶：Cu(線源：Kα線)
標靶輸出：45kV-200mA
測定試料之製作
使用：於玻璃基板上依據以下濺鍍條件進行各組成之氧化物之成膜(膜厚100nm)後，模擬上述第1實施形態之TFT製造過程之前置退火，實施和該前置退火處理同樣之熱處理者。
濺鍍氣體壓：1mTorr或5mTorr
氧分壓：O2 /(Ar+O2 )=2%
成膜電力密度：DC2.55W/cm2
熱處理：大氣環境下，350℃進行1小時
彼等結果圖示於表3。
由表3可知，含有本發明界定之X群元素之Si的氧化物均可獲得5.8g/cm3 以上之高密度。詳言之為，氣體壓=5mTorr時(No.2)之膜密度為5.92g/cm3 ，氣體壓=1mTorr時(No.1)之膜密度為6.11g/cm3 ，可得更高密度。另外，伴隨膜密度之上升，場效移動度亦提升，另外，應力試驗獲得之臨限值電壓偏移量ΔVth之絕對值亦減少。
由以上實驗結果可知，氧化物膜之密度會隨濺鍍成膜時之氣體壓而變化，該氣體壓降低時膜密度會上升，伴隨此，場效移動度亦大幅增加，應力試驗(光照射+負偏壓應力)獲得之臨限值電壓偏移量ΔVth之絕對值亦減少。此可推測為，因為濺鍍成膜時之氣體壓之降低，被濺鍍之原子(分子)之散亂被抑制，膜中之缺陷變少，移動度或電氣傳導性提升，TFT之穩定性提升。
另外，於表3雖表示X群元素之Si之結果，但上述氧化物膜之密度，以及TFT特性之移動度或應力試驗後之臨限值電壓偏移量之關係，在使用其他X群元素時亦同樣。
以上參照特定之實施形態說明本發明，但在不脫離本發明要旨之情況下可做各種變更或修正。
本案係依據2010年4月7日之日本申請案(JP2010-088725)，2010年11月15日之日本申請案(JP2010-255249)，及2011年1月18日之日本申請案(JP2011-008322)，內容亦參照彼等內容。
(產業上可利用性)
本發明之氧化物具有極佳之薄膜電晶體之開關特性及應力耐性，特別是，應力施加後之臨限值電壓變化小，因此可以提供TFT特性及應力耐性佳之薄膜電晶體。結果，使用上述薄膜電晶體時，可獲得高信賴性之顯示裝置。
本發明之氧化物，具備良好的薄膜電晶體之開/關特性及應力耐性，特別是應力施加後之臨限值電壓變化量少，因此可以提供具有良好TFT特性及應力耐性之薄膜電晶體。結果，使用上述薄膜電晶體時，可獲得高信賴性之顯示裝置。
1．．．基板
2．．．閘極電極
3．．．閘極絕緣膜
4．．．氧化物半導體層
5．．．源極/汲極電極
6．．．保護膜(絕緣膜)
7．．．接觸孔
8．．．透明導電膜
圖1表示第1實施形態之具備氧化物半導體的薄膜電晶體之說明概略圖。
圖2表示第1實施形態之中呈現非晶質相的IGZO之構成圖。
圖3表示第1實施形態之中使用No.1之組成(IGZO)時之應力施加前後之TFT特性圖。
圖4表示第1實施形態之中使用No.10之組成(IGZO-Ni)時之應力施加前後之TFT特性圖。
圖5表示第1實施形態之中使用No.6之組成(IGZO-Si)時之應力施加前後之TFT特性圖。
圖6表示第1實施形態之中使用No.12之組成(IGZO-Hf)時之應力施加前後之TFT特性圖。
圖7表示第1實施形態之中使用No.17之組成(IGZO-Al)時之應力施加前後之TFT特性圖。
圖8表示第1實施形態之中使用No.15之組成(IGZO-Sn)時之應力施加前後之TFT特性圖。
圖9表示第1實施形態之中使用No.22之組成(IGZO-Ta)時之應力施加前後之TFT特性圖。
圖10為第1實施形態之中使用No.2之組成(IGZO-Cu)時之應力施加前之TFT特性圖。
圖11表示第1實施形態之中使用No.3之組成(IGZO-La)時之應力施加前之TFT特性圖。
圖12表示第1實施形態之中使用No.4之組成(IGZO-Mo)時之應力施加前之TFT特性圖。
圖13表示第2實施形態之中使用No.1之組成(IGZO)時之應力施加前後之TFT特性圖。
圖14表示第2實施形態之中使用No.2之組成(IGZO-Si)時之應力施加前後之TFT特性圖。
1．．．基板
2．．．閘極電極
3．．．閘極絕緣膜
4．．．氧化物半導體層
5．．．源極/汲極電極
6．．．保護膜(絕緣膜)
7．．．接觸孔
8．．．透明導電膜

Claims (10)

  1. 一種薄膜電晶體之半導體層用氧化物，係使用於薄膜電晶體之半導體層的氧化物，上述氧化物，係包含：In；Ga；Zn；及由Al、Si、Ni、Ge、Sn、Hf、Ta、及W所構成之X群選出之其中至少一種元素；當上述X群之元素含有Sn時，Sn/(In+Ga+Zn+Sn)×100=0.1~15原子%。
  2. 如申請專利範圍第1項之氧化物，其中當上述X群之元素含有Al時，Al/(In+Ga+Zn+Al)×100=0.1~10原子%；當上述X群之元素含有Si時，Si/(In+Ga+Zn+Si)×100=0.1~15原子%；當上述X群之元素含有Ni時，Ni/(In+Ga+Zn+Ni)×100=0.1~5原子%；當上述X群之元素含有Ge時，Ge/(In+Ga+Zn+Ge)×100=0.1~10原子%；當上述X群之元素含有Sn時，Sn/(In+Ga+Zn+Sn)×100=0.1~15原子%；當上述X群之元素含有Hf時，Hf/(In+Ga+Zn+Hf)×100=0.1~10原子%；當上述X群之元素含有Ta時，Ta/(In+Ga+Zn+Ta)×100=0.1~10原子%；當上述X群之元素含有W時，W/(In+Ga+Zn+W)×100= 0.1~10原子%。
  3. 一種薄膜電晶體，係具備如申請專利範圍第1項之氧化物作為薄膜電晶體之半導體層者。
  4. 一種薄膜電晶體，係具備如申請專利範圍第2項之氧化物作為薄膜電晶體之半導體層者。
  5. 如申請專利範圍第3項之薄膜電晶體，其中上述半導體層之密度為5.8g/cm3 以上。
  6. 如申請專利範圍第4項之薄膜電晶體，其中上述半導體層之密度為5.8g/cm3 以上。
  7. 一種濺鍍標靶，係用於形成如申請專利範圍第1項之氧化物者，包含：由In、Ga、及Zn構成之群選出之其中至少一種元素；及由Al、Si、Ni、Ge、Sn、Hf、Ta、及W構成之X群選出之其中至少一種元素。
  8. 一種濺鍍標靶，係用於形成如申請專利範圍第2項之氧化物者，包含：由In、Ga、及Zn構成之群選出之其中至少一種元素；及由Al、Si、Ni、Ge、Sn、Hf、Ta、及W構成之X群選出之其中至少一種元素。
  9. 如申請專利範圍第7項之濺鍍標靶，其中當上述X群之元素含有Al時，Al/(In+Ga+Zn+Al)×100=0.1~10原子%；當上述X群之元素含有Si時，Si/(In+Ga+Zn+Si)×100=0.1~15原子%；當上述X群之元素含有Ni時，Ni/(In+Ga+Zn+Ni)×100=0.1~5原子%； 當上述X群之元素含有Ge時，Ge/(In+Ga+Zn+Ge)×100=0.1~10原子%；當上述X群之元素含有Sn時，Sn/(In+Ga+Zn+Sn)×100=0.1~15原子%；當上述X群之元素含有Hf時，Hf/(In+Ga+Zn+Hf)×100=0.1~10原子%；當上述X群之元素含有Ta時，Ta/(In+Ga+Zn+Ta)×100=0.1~10原子%；當上述X群之元素含有W時，W/(In+Ga+Zn+W)×100=0.1~10原子%。
  10. 如申請專利範圍第8項之濺鍍標靶，其中當上述X群之元素含有Al時，Al/(In+Ga+Zn+Al)×100=0.1~10原子%；當上述X群之元素含有Si時，Si/(In+Ga+Zn+Si)×100=0.1~15原子%；當上述X群之元素含有Ni時，Ni/(In+Ga+Zn+Ni)×100=0.1~5原子%；當上述X群之元素含有Ge時，Ge/(In+Ga+Zn+Ge)×100=0.1~10原子%；當上述X群之元素含有Sn時，Sn/(In+Ga+Zn+Sn)×100=0.1~15原子%；當上述X群之元素含有Hf時，Hf/(In+Ga+Zn+Hf)×100=0.1~10原子%；當上述X群之元素含有Ta時，Ta/(In+Ga+Zn+Ta)×100= 0.1~10原子%；當上述X群之元素含有W時，W/(In+Ga+Zn+W)×100=0.1~10原子%。
TW100112194A 2010-04-07 2011-04-07 Thin film transistors for semiconductor layers with oxide and sputtering targets, and thin film transistors TWI453292B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010088725 2010-04-07
JP2010255249 2010-11-15
JP2011008322A JP2012124446A (ja) 2010-04-07 2011-01-18 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ

Publications (2)

Publication Number Publication Date
TW201202452A TW201202452A (en) 2012-01-16
TWI453292B true TWI453292B (zh) 2014-09-21

Family

ID=44763027

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100112194A TWI453292B (zh) 2010-04-07 2011-04-07 Thin film transistors for semiconductor layers with oxide and sputtering targets, and thin film transistors

Country Status (6)

Country Link
US (1) US10468535B2 (zh)
JP (1) JP2012124446A (zh)
KR (1) KR20120130245A (zh)
CN (1) CN102792451A (zh)
TW (1) TWI453292B (zh)
WO (1) WO2011126093A1 (zh)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011145633A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5627929B2 (ja) * 2010-05-28 2014-11-19 富士フイルム株式会社 非晶質酸化物薄膜の製造方法及び電界効果型トランジスタの製造方法
JP5723262B2 (ja) 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
JP2012235104A (ja) 2011-04-22 2012-11-29 Kobe Steel Ltd 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
KR102128369B1 (ko) * 2011-09-29 2020-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
DE112012007294B3 (de) * 2011-09-29 2019-05-29 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20130046357A (ko) * 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6082562B2 (ja) * 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 半導体装置
WO2013061895A1 (en) * 2011-10-28 2013-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6204036B2 (ja) * 2012-03-16 2017-09-27 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法
JP6059566B2 (ja) 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2013254948A (ja) 2012-05-09 2013-12-19 Kobe Steel Ltd 薄膜トランジスタおよび表示装置
JP6068232B2 (ja) * 2012-05-30 2017-01-25 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
JP6002088B2 (ja) 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ
WO2013183733A1 (ja) 2012-06-06 2013-12-12 株式会社神戸製鋼所 薄膜トランジスタ
TWI631579B (zh) * 2012-07-03 2018-08-01 Ｊｘ日鑛日石金屬股份有限公司 Sintered body and amorphous film
JP6059460B2 (ja) * 2012-07-20 2017-01-11 株式会社コベルコ科研 ターゲット組立体
JP2014225626A (ja) 2012-08-31 2014-12-04 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP6134230B2 (ja) 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
KR101795194B1 (ko) * 2012-12-28 2017-11-07 가부시키가이샤 고베 세이코쇼 박막 트랜지스터 및 그의 제조 방법
KR20230023050A (ko) 2012-12-28 2023-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6077978B2 (ja) * 2012-12-28 2017-02-08 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
JP6152348B2 (ja) * 2013-01-11 2017-06-21 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法及び酸化物半導体薄膜の品質管理方法
WO2014112376A1 (ja) * 2013-01-16 2014-07-24 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及び当該酸化物半導体薄膜を備える薄膜トランジスタ
JP2014175505A (ja) * 2013-03-08 2014-09-22 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置
JP2014175504A (ja) * 2013-03-08 2014-09-22 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置
JP6151070B2 (ja) * 2013-04-11 2017-06-21 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
JP6326270B2 (ja) * 2013-06-28 2018-05-16 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
KR101702791B1 (ko) * 2013-08-26 2017-02-06 제이엑스금속주식회사 소결체 및 아모르퍼스막
TWI566413B (zh) 2013-09-09 2017-01-11 元太科技工業股份有限公司 薄膜電晶體
JP6180908B2 (ja) * 2013-12-06 2017-08-16 富士フイルム株式会社 金属酸化物半導体膜、薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ
US20150177311A1 (en) * 2013-12-19 2015-06-25 Intermolecular, Inc. Methods and Systems for Evaluating IGZO with Respect to NBIS
CN105917450A (zh) 2014-01-15 2016-08-31 株式会社神户制钢所 薄膜晶体管
TWI500796B (zh) * 2014-03-14 2015-09-21 China Steel Corp 鈍化層之製造方法
JP6486712B2 (ja) * 2014-04-30 2019-03-20 株式会社半導体エネルギー研究所 酸化物半導体膜
US10658469B2 (en) * 2014-05-01 2020-05-19 Renesas Electronics Corporation Semiconductor device including a plurality of nitride semiconductor layers
JP6647841B2 (ja) 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
US10396210B2 (en) * 2014-12-26 2019-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with stacked metal oxide and oxide semiconductor layers and display device including the semiconductor device
CN106104811A (zh) * 2015-01-26 2016-11-09 住友电气工业株式会社 氧化物半导体膜和半导体器件
JP2016225587A (ja) * 2015-05-29 2016-12-28 株式会社神戸製鋼所 酸化物半導体層を含む薄膜トランジスタ
TWI561772B (en) * 2015-06-18 2016-12-11 Ind Tech Res Inst Asymmetrical light distribution total internal reflection lens
JP6394518B2 (ja) * 2015-07-02 2018-09-26 住友電気工業株式会社 半導体デバイスおよびその製造方法
WO2017098369A1 (en) * 2015-12-11 2017-06-15 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device, and display device
US10593755B2 (en) 2016-04-07 2020-03-17 The Trustees Of The University Of Pennsylvania Electronic colloidal nanocrystal devices
TWI754542B (zh) * 2016-07-11 2022-02-01 日商半導體能源研究所股份有限公司 濺射靶材及金屬氧化物
JP6581057B2 (ja) 2016-09-14 2019-09-25 株式会社東芝 半導体装置、半導体記憶装置及び固体撮像装置
US10319880B2 (en) * 2016-12-02 2019-06-11 Innolux Corporation Display device
WO2019026394A1 (ja) * 2017-08-01 2019-02-07 株式会社ニコン トランジスタの製造方法、及びトランジスタ
US20200235100A1 (en) * 2017-11-24 2020-07-23 Semiconductor Energy Laboratory Co., Ltd. Transistor including oxide semiconductor
JP7063712B2 (ja) * 2018-05-09 2022-05-09 株式会社神戸製鋼所 酸化物半導体層を含む薄膜トランジスタ
JP6661000B2 (ja) * 2018-06-07 2020-03-11 株式会社神戸製鋼所 記録層、光情報記録媒体及びスパッタリングターゲット
KR20200102041A (ko) 2019-02-20 2020-08-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN109994559B (zh) * 2019-03-29 2021-07-23 吉林建筑大学 一种半导体氧化膜及其制备方法
US20240128327A1 (en) * 2022-02-17 2024-04-18 Boe Technology Group Co., Ltd. Semiconductor material, light-emitting device, display panel and display device
JP7493688B1 (ja) 2022-09-16 2024-05-31 株式会社アルバック 酸化物半導体薄膜形成用スパッタリングターゲット、酸化物半導体薄膜形成用スパッタリングターゲットの製造方法、酸化物半導体薄膜、薄膜半導体装置及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200941729A (en) * 2008-01-23 2009-10-01 Idemitsu Kosan Co Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3947575B2 (ja) * 1994-06-10 2007-07-25 Ｈｏｙａ株式会社 導電性酸化物およびそれを用いた電極
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
KR101080527B1 (ko) 2005-09-20 2011-11-04 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 투명 도전막 및 투명 전극
CN101268026B (zh) 2005-09-22 2013-07-03 出光兴产株式会社 氧化物材料及溅射靶
US8304359B2 (en) 2005-09-27 2012-11-06 Idemitsu Kosan Co., Ltd. Sputtering target, transparent conductive film, and transparent electrode for touch panel
JP5098152B2 (ja) * 2005-10-31 2012-12-12 凸版印刷株式会社 薄膜トランジスタの製造方法
JP4785721B2 (ja) * 2006-12-05 2011-10-05 キヤノン株式会社 エッチング方法、パターン形成方法、薄膜トランジスタの製造方法及びエッチング液
US8784700B2 (en) 2006-12-13 2014-07-22 Idemitsu Kosan Co., Ltd. Sputtering target and oxide semiconductor film
KR101312259B1 (ko) * 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP5522889B2 (ja) 2007-05-11 2014-06-18 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ−Ｓｎ系酸化物焼結体、及び物理成膜用ターゲット
KR20090000421A (ko) * 2007-06-28 2009-01-07 삼성코닝정밀유리 주식회사 산화아연계 비정질 박막용 스퍼터링 타겟 및 그 제조방법
KR20090002841A (ko) * 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
JP2009123957A (ja) 2007-11-15 2009-06-04 Sumitomo Chemical Co Ltd 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ
CN101910450B (zh) * 2007-12-27 2012-08-29 Jx日矿日石金属株式会社 a-IGZO氧化物薄膜的制备方法
JP2009253204A (ja) * 2008-04-10 2009-10-29 Idemitsu Kosan Co Ltd 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP5403390B2 (ja) 2008-05-16 2014-01-29 出光興産株式会社 インジウム、ガリウム及び亜鉛を含む酸化物
TWI532862B (zh) * 2008-05-22 2016-05-11 Idemitsu Kosan Co A sputtering target, a method for forming an amorphous oxide film using the same, and a method for manufacturing a thin film transistor
WO2009148154A1 (ja) * 2008-06-06 2009-12-10 出光興産株式会社 酸化物薄膜用スパッタリングターゲットおよびその製造法
WO2009157535A1 (ja) * 2008-06-27 2009-12-30 出光興産株式会社 ＩｎＧａＯ3（ＺｎＯ）結晶相からなる酸化物半導体用スパッタリングターゲット及びその製造方法
JP2010030824A (ja) * 2008-07-28 2010-02-12 Idemitsu Kosan Co Ltd 金属相含有酸化インジウム焼結体及びその製造方法
KR101468594B1 (ko) * 2008-07-31 2014-12-04 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
JP5525778B2 (ja) 2008-08-08 2014-06-18 株式会社半導体エネルギー研究所 半導体装置
WO2010023889A1 (ja) * 2008-08-27 2010-03-04 出光興産株式会社 電界効果型トランジスタ、その製造方法及びスパッタリングターゲット
KR101549295B1 (ko) 2008-12-12 2015-09-01 이데미쓰 고산 가부시키가이샤 복합 산화물 소결체 및 그것으로 이루어지는 스퍼터링 타겟
JP5760298B2 (ja) * 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
JP5723262B2 (ja) * 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
KR20130097809A (ko) 2010-12-28 2013-09-03 가부시키가이샤 고베 세이코쇼 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
JP2012235104A (ja) 2011-04-22 2012-11-29 Kobe Steel Ltd 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200941729A (en) * 2008-01-23 2009-10-01 Idemitsu Kosan Co Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device

Also Published As

Publication number Publication date
CN102792451A (zh) 2012-11-21
US10468535B2 (en) 2019-11-05
TW201202452A (en) 2012-01-16
WO2011126093A1 (ja) 2011-10-13
US20130009111A1 (en) 2013-01-10
KR20120130245A (ko) 2012-11-29
JP2012124446A (ja) 2012-06-28

Similar Documents

Publication Publication Date Title
TWI453292B (zh) Thin film transistors for semiconductor layers with oxide and sputtering targets, and thin film transistors
KR101459983B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃 및 박막 트랜지스터
TWI508227B (zh) Wiring construction and sputtering target
TWI507554B (zh) An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor
KR101407402B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
JP6043244B2 (ja) 薄膜トランジスタ
JP5718072B2 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
TWI479576B (zh) An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor
KR101648684B1 (ko) 박막 트랜지스터
KR20130140897A (ko) 박막 트랜지스터 구조, 및 그 구조를 구비한 박막 트랜지스터 및 표시 장치
JP2016026389A (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees