JP6152348B2 - 酸化物半導体薄膜の評価方法及び酸化物半導体薄膜の品質管理方法 - Google Patents

酸化物半導体薄膜の評価方法及び酸化物半導体薄膜の品質管理方法 Download PDF

Info

Publication number
JP6152348B2
JP6152348B2 JP2014001204A JP2014001204A JP6152348B2 JP 6152348 B2 JP6152348 B2 JP 6152348B2 JP 2014001204 A JP2014001204 A JP 2014001204A JP 2014001204 A JP2014001204 A JP 2014001204A JP 6152348 B2 JP6152348 B2 JP 6152348B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
thin film
semiconductor thin
film
evaluation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014001204A
Other languages
English (en)
Other versions
JP2015130404A (ja
Inventor
智弥 岸
智弥 岸
林　和志
和志 林
釘宮　敏洋
敏洋 釘宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP2014001204A priority Critical patent/JP6152348B2/ja
Publication of JP2015130404A publication Critical patent/JP2015130404A/ja
Application granted granted Critical
Publication of JP6152348B2 publication Critical patent/JP6152348B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2608—Circuits therefor for testing bipolar transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/265—Contactless testing
    • G01R31/2656—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)

Description

本発明は、液晶ディスプレイや有機ＥＬディスプレイなどの表示装置に用いられる薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）の半導体層用酸化物（酸化物半導体薄膜）の評価方法および品質管理方法、並びに上記評価方法に用いられる評価素子及び評価装置に関する。詳細には、酸化物半導体薄膜のストレス耐性を、非破壊的且つ非接触で判定・評価する技術に関する。
アモルファス（非晶質）酸化物半導体薄膜は、汎用のアモルファスシリコン（ａ−Ｓｉ）に比べて高いキャリア移動度を有し、光学バンドギャップが大きく、低温で成膜できるため、大型・高解像度・高速駆動が要求される次世代ディスプレイや、耐熱性の低い樹脂基板などへの適用が期待されている。
酸化物半導体薄膜のなかでも特に、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、および酸素からなるアモルファス酸化物半導体薄膜（Ｉｎ−Ｇａ−Ｚｎ−Ｏ、以下「ＩＧＺＯ」と呼ぶ場合がある。）は、非常に高いキャリア移動度を有するため、好ましく用いられている。例えば非特許文献１および２には、Ｉｎ：Ｇａ：Ｚｎ＝１．１：１．１：０．９（原子％比）の酸化物半導体薄膜をＴＦＴの半導体層（活性層）に用いたものが開示されている。また、特許文献１には、Ｉｎ、Ｚｎ、Ｓｎ、Ｇａなどの元素と、Ｍｏと、を含み、アモルファス酸化物中の全金属原子数に対するＭｏの原子組成比率が０．１〜５原子％のアモルファス酸化物が開示されており、実施例には、ＩＧＺＯにＭｏを添加した活性層を用いたＴＦＴが開示されている。
しかしながら、酸化物半導体薄膜は、成膜工程、およびその後の熱処理で生じる様々なばらつきに起因して特性が変化することが知られている。例えば、成膜工程で生じる格子欠陥や膜中の水素に起因して、ＴＦＴ特性を支配するキャリア濃度が大きく変化し、ＴＦＴ特性にばらつきが生じやすい。そのため、表示装置などの製造工程においては、成膜した酸化物半導体薄膜の特性を評価し、その結果をフィードバックして製造条件を調整して膜質の品質管理を行うことが、生産性向上の観点からは重要となる。
従来の酸化物半導体薄膜の特性評価方法としては、通常、酸化物半導体薄膜にゲート絶縁膜やパッシベーション絶縁膜を形成して電極付けを行ったうえで、ホール効果を測定し、移動度やしきい値などの特性を測定している。しかしながら、上記のような電極付けを必要とする接触型の特性評価方法では、電極付けのための時間やコストがかかる。また、電極付けをすることで、酸化物半導体薄膜に新たな欠陥が生じるおそれがある。製造歩留まり向上などの観点からも、電極付けを必要としない非接触型の特性評価方法の確立が求められている。
そこで、電極付けすることなく、非接触で、酸化物半導体薄膜の膜質を管理する方法として、特許文献２には、マイクロ波光導電減衰法により、酸化物半導体薄膜の移動度を定性的または定量的に評価する方法が開示されている。
また、酸化物半導体薄膜を用いたＴＦＴでは、前述した移動度だけでなく、光照射や電圧印加などのストレスに対する耐性（ストレス耐性）に優れていることも要求される。ストレス耐性とは、トランジスタ等の半導体素子に、例えば光を照射し続けたり、ゲート電圧を印加し続けたりするなどのストレスを加えても、ドレイン電流−ゲート電圧特性（ＩＶ特性）において、しきい値電圧（Ｖｔｈ）がシフトしないこと［すなわち、ストレス印加前後のＶｔｈの変化量（ΔＶｔｈ）が少ないこと］を意味する。
例えば有機ＥＬディスプレイでは、有機ＥＬ素子を発光させる間、駆動ＴＦＴのゲート電極に正電圧が印加され続けることになるが、電圧の印加によりゲート絶縁膜と半導体層の界面に電荷がトラップされ、Ｖｔｈが変化し、スイッチング特性が変化することが問題となっている。このようにＴＦＴを使用する際、電圧印加によるストレスによりスイッチング特性が変化すると、液晶ディスプレイや有機ＥＬディスプレイなどの表示装置自体の信頼性低下を招くため、ストレス耐性の向上が切望されている。
上記ストレス耐性の評価に関しても、酸化物半導体薄膜の膜質に左右されるため、前述した移動度と同様、非接触で簡便に評価を行なうことが好ましい。しかしながら、現在は、電極付けを行った上で、長時間のストレス条件下での測定を実際に行わなければならないという問題があった。
特開２００９−１６４３９３号公報 特開２０１２−３３８５７号公報
固体物理、ＶＯＬ４４、Ｐ６２１（２００９） Ｎａｔｕｒｅ、ＶＯＬ４３２、Ｐ４８８（２００４）
本発明は上記事情に鑑みてなされたものであり、その目的は、酸化物半導体薄膜のストレス耐性（ストレスによって生じるしきい値電圧のシフト量、ΔＶｔｈ）を、非接触型で、正確且つ簡便に測定し、評価（予測・推定）する方法、および酸化物半導体薄膜の品質管理方法を提供することにある。
上記課題を解決し得た本発明に係る酸化物半導体薄膜の評価方法は、酸化物半導体薄膜が形成された試料に励起光及びマイクロ波を照射し、前記励起光の照射により変化する前記マイクロ波の前記酸化物半導体薄膜からの反射波の最大値を測定した後、前記励起光の照射を停止し、前記励起光の照射停止後の前記マイクロ波の前記酸化物半導体薄膜からの反射波の反射率の変化を測定する第１の工程と、前記反射率の変化から、励起光の照射停止後１μｓ程度に見られる遅い減衰に対応するパラメータを算出し、前記酸化物半導体薄膜のストレス耐性を評価する第２の工程と、を含むところに特徴がある。
本発明の好ましい実施形態において、上記第２の工程は、励起光の照射停止後１μｓ程度に見られるマイクロ波反射率の遅い減衰に対応するパラメータとマイクロ波反射率の最大値の両方で、前記酸化物半導体薄膜のストレス耐性を評価するものである。
本発明の好ましい実施形態において、上記パラメータはライフタイム値である。
本発明の好ましい実施形態において、上記酸化物半導体薄膜は、Ｉｎ、Ｇａ、Ｚｎ、およびＳｎよりなる群から選択される少なくとも１種以上の元素を含むものである。
本発明の好ましい実施形態において、上記酸化物半導体薄膜は、ゲート絶縁膜の表面に成膜されているものである。
本発明の好ましい実施形態において、上記酸化物半導体薄膜は、その表面に保護膜を有しているものである。
また、上記課題を解決し得た本発明に係る酸化物半導体薄膜の品質管理方法は、半導体製造工程のいずれかの工程に、上述した酸化物半導体薄膜の評価方法を適用するところに要旨を有するものである。
本発明によれば、酸化物半導体薄膜のストレス耐性（ストレスによって生じるしきい値電圧のシフト量、ΔＶｔｈ）を、非接触型で、正確且つ簡便に評価・予測・測定することができる。
本発明の評価方法を、半導体製造工程のいずれかの工程に適用することにより、ＴＦＴの製造プロセス途中での酸化物半導体薄膜の品質管理が可能となる。
図１は、実施例１におけるマイクロ波光導電減衰測定結果を示すグラフである。 図２は、実施例１および２に用いた酸化物半導体ＴＦＴの構造を示す概略図である。 図３は、実施例１において、プレアニール時間と、ΔＶｔｈまたはライフタイムとの関係を示すグラフである。 図４は、実施例２において、試料１〜３のマイクロ波光導電減衰測定結果を示すグラフである。 図５は、本発明に係る評価素子の構成の一例を示す概略図である。 図６は、本発明に係る評価素子の他の構成の一例を示す概略図であり、実施例３の評価素子１に対応する。 図７は、本発明に係る評価素子の他の構成の一例を示す概略図であり、実施例３の評価素子２に対応する。 図８は、本発明に係る評価素子の他の構成の一例を示す概略図であり、実施例３の評価素子３に対応する。 図９は、本発明に係る評価装置の構成の一例を示す概略図である。 図１０は、実施例３において、評価素子１〜３のマイクロ波光導電減衰測定結果を示すグラフである。 図１１は、実施例４において、評価素子１〜３のマイクロ波光導電減衰測定結果を示すグラフである。 図１２は、本発明に係る評価素子の他の構成の一例を示す概略図であり、実施例１および実施例５の評価素子に対応する。 図１３は、本発明に係る評価素子の他の構成の一例を示す概略図であり、実施例４の評価素子２に対応する。 図１４は、本発明に係る評価素子の他の構成の一例を示す概略図であり、実施例６の評価素子に対応する。 図１５は、実施例５におけるマイクロ波光導電減衰測定結果を示すグラフであり、図１５（ａ）は酸素添加量４％、図１５（ｂ）は酸素添加量８％の測定結果を示す。 図１６は、実施例５において、プレアニール温度と、ΔＶｔｈまたはライフタイムとの関係を示すグラフであり、図１６（ａ）は酸素添加量４％、図１６（ｂ）は酸素添加量８％の測定結果を示す。 図１７は、実施例６におけるマイクロ波光導電減衰測定結果を示すグラフである。 図１８は、実施例６において、成膜温度と、ΔＶｔｈまたはライフタイムとの関係を示すグラフである。 図１９は、実施例７の結果を示すグラフであり、縦軸は保護層有無でのピーク比およびライフタイムの比である。 図２０は、実施例８において、プレアニール時間とΔＶｔｈ（図中、●）、およびプレアニール時間とτ2（図中、△）との関係を示すグラフである。図２０（ａ）は評価２によって得られたτ2、図２０（ｂ）は評価３によって得られたτ2を示す。 図２１は実施例９の結果を示すグラフである。図２１（ａ）は、プレアニール時間とΔＶｔｈ（図中、●）、およびプレアニール時間とパラメータＢ（図中、■）との関係を示すグラフであり、図２１（ｂ）は、プレアニール時間とΔＶｔｈ（図中、●）、およびプレアニール時間とパラメータＣ（図中、◆）との関係を示すグラフである。
本発明に係る酸化物半導体薄膜の評価方法は、酸化物半導体薄膜が形成された試料に励起光及びマイクロ波を照射し、前記励起光の照射により変化する前記マイクロ波の前記酸化物半導体薄膜からの反射波の最大値を測定した後、前記励起光の照射を停止し、前記励起光の照射停止後の前記マイクロ波の前記酸化物半導体薄膜からの反射波の反射率の変化を測定する第１の工程と、前記反射率の変化から、励起光の照射停止後１μｓ程度に見られる遅い減衰に対応するパラメータを算出し、前記酸化物半導体薄膜のストレス耐性を評価する第２の工程と、を含む。
すなわち、本発明は、前述した特許文献２に記載のマイクロ波光導電減衰法を利用したものである。具体的には、本発明は、前述した特許文献２の方法によって得られるマイクロ波の減衰のうち、励起光の照射停止後１μｓ程度に見られる遅いマイクロ波減衰波形（マイクロ波減衰の程度）が、酸化物半導体薄膜のストレス耐性（ΔＶｔｈ）と密接な相関関係を有しており、ストレス耐性を、非接触型で、正確且つ簡便に評価・予測・測定し得る指標として極めて有用であることを見出したところに特徴がある。
本明細書において、上記「励起光の照射停止後１μｓ程度に見られる遅い減衰に対応するパラメータ」としては、例えば、マイクロ波反射強度が最大値の１／ｅ2となるまでの時間；マイクロ波反射強度が最大値の１／ｅから最大値の１／ｅ2になるまでの反射波強度の減衰曲線を対数変換した傾き、または当該傾きの逆数の絶対値；励起光の照射停止後１μｓ〜２μs程度の反射波強度の減衰曲線の傾き、または当該傾きの逆数の絶対値；励起光の照射停止後１μｓ程度に見られるマイクロ波の反射波強度；マイクロ波の反射波の減衰を２つの指数関数の和で表した場合、得られる対数変換した傾きのうちの長い方の値、または当該傾きの逆数の絶対値；などが挙げられる。ここで、上記「マイクロ波の反射波の減衰を２つの指数関数の和で表した場合、得られる対数変換した傾き」とは、例えば、後記する実施例８の式（１）、式（２）に記載のτ1、τ2を意味する。上記実施例８において、上記「マイクロ波の反射波の減衰を２つの指数関数の和で表した場合、得られる対数変換した傾きのうちの長い方の値」とは、τ2を意味する。
上記パラメータのうち、好ましいのは、ある範囲におけるマイクロ波反射波強度の減衰曲線を対数変換した傾き、または当該傾きの逆数の絶対値である。特に好ましいパラメータは、最大値の１／ｅから最大値の１／ｅ2になるまでの反射波強度の減衰曲線を対数変換した傾き、または当該傾きの逆数の絶対値、および１μｓ付近から２μｓ付近の反射波強度の減衰曲線を対数変換した傾き、または当該傾きの逆数の絶対値である。
本明細書では、上述した、特に好ましいパラメータの全てを、ライフタイム値と定義する。後記する実施例１〜９では、以下のようにして算出したライフタイム値を、本発明における「励起光の照射停止後１μｓ程度に見られる遅い減衰に対応するパラメータ」として用いた。
実施例１〜７、実施例８の評価１、および実施例９の評価１：マイクロ波反射強度が最大値の１／ｅから最大値の１／ｅ2になるまでの反射波強度を対数変換した傾きの逆数（これらの実施例では、単に「ライフタイム値」と記載）
実施例８の評価２：マイクロ波反射強度を後記する式（１）で表し、パラメータフィッティングした時のライフタイム値τ2
実施例８の評価３：マイクロ波反射強度を後記する式（２）で表し、パラメータフィッティングした時のライフタイム値τ2
実施例９の評価２：マイクロ波反射率を後記する式（３）で表し、パラメータフィッティングした時のライフタイム値（ここでは、他のライフタイム値と区別するため、ライフタイム値（パラメータＢ）と記載）。
実施例９の評価３：マイクロ波反射率を後記する式（４）で表し、パラメータフィッティングした時のライフタイム値（ここでは、他のライフタイム値と区別するため、ライフタイム値（パラメータＣ）と記載）。
ここで、上記パラメータ中の「１μｓ程度」とは、厳密に１μｓに限定する趣旨ではなく、励起光照射停止後の反射率減衰が遅く（傾きが小さく）なってからのマイクロ波反射率の範囲をも含む意味である。よって、上記時間を一義的に規定するのは困難であるが、例えば、０．５μｓ〜１μｓ、０．５μｓ〜１．５μｓ、１μｓ〜２μｓなどが代表として挙げられる。
以下、本発明の評価方法を詳しく説明する。本発明に用いられる装置としては、例えば、上記特許文献２の図１に示すライフタイム測定装置が挙げられる。上記装置の説明は、上記特許文献２に詳述しているので、それを参照すれば良い。以下では、ライフタイム値に基づく評価方法を説明するが、本発明はこれに限定する趣旨ではない。
まず、酸化物半導体薄膜が形成された試料を用意する。
上記酸化物半導体薄膜として、Ｉｎ、Ｇａ、Ｚｎ、およびＳｎよりなる群から選択される少なくとも１種以上の元素を含む非晶質の酸化物半導体薄膜が好ましく用いられる。これらの元素は単独で含有しても良く、二種以上を併用しても良い。具体的には例えば、Ｉｎ酸化物、Ｉｎ−Ｓｎ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｚｎ酸化物、Ｉｎ−Ｇａ酸化物、Ｚｎ−Ｇａ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｚｎ酸化物などが挙げられる。
上記酸化物半導体薄膜の厚さは、例えば、数十ｎｍ〜５００ｎｍ程度であることが好ましい。上記厚さの上限について、より好ましくは２００ｎｍ以下であり、更に好ましくは１００ｎｍ以下である。また、上記厚さの下限について、より好ましくは１０ｎｍ以上であり、更に好ましくは３０ｎｍ以上である。
本発明に用いられる上記試料は、基板の上に、上記酸化物半導体薄膜が形成されたものである。上記基板は、本発明の技術分野に通常用いられる各種基板を用いることができるが、例えば、厚み０．７ｍｍ程度、大きさ（広さ）が第１世代〜第１０世代と呼ばれる数十ｃｍ2から数ｍ2を超える液晶表示装置用のガラス基板などを用いることができる。
このような試料に対し、励起光およびマイクロ波を照射する。
酸化物半導体薄膜試料に照射した励起光を照射すると、酸化物半導体薄膜に吸収されて過剰キャリア（励起キャリア）が生成される。その際、過剰キャリア密度が増加すると共にその消失速度も増えるが、キャリア注入速度と消失速度が等しくなったときに過剰キャリア密度は一定のピーク値となる。そして該過剰キャリアの生成と消滅の速度が等しくなると飽和して一定の値を維持するようになる。その状態で励起光の照射を停止すると、過剰キャリアの再結合、消滅により、過剰キャリアが減少し、最終的には励起光照射前の値に戻ることが知られている。
このようなマイクロ波光導電減衰法を利用して、ライフタイム値を測定することによって酸化物半導体薄膜のストレス耐性を評価することができるのは、次のような理由に基づくものと思われる。
酸化物半導体薄膜試料に照射されたマイクロ波は、酸化物半導体薄膜の自由キャリア密度で決まる抵抗率に基づいた反射率で反射される。励起光の照射によって過剰キャリアが生成すると酸化物半導体薄膜の抵抗率が減少するため、該抵抗率の減少に伴ってマイクロ波の反射率は増加する。また励起光の照射停止により、過剰キャリア数が減少するに従って抵抗率が上昇するため、マイクロ波の反射率は減少する。
もっとも、マイクロ波の反射波の強度は、励起光の照射により測定部位に生じる過剰キャリアの影響を受けるが、その影響度合いは、試料中の欠陥等の程度にも依存する。即ち、酸化物半導体薄膜試料に照射したマイクロ波の反射波の強度は、励起光の照射によって一時的に強くなった後に減衰する。過剰キャリアは再結合によって減少するが、試料中に欠陥等が多いと、過剰キャリアが欠陥にトラップされ、キャリアの再結合が妨げられるため、ライフタイム値は長くなる。一方、ストレス耐性もキャリアのトラップに影響されるため、ライフタイム値が長ければ、ストレス耐性は低下する（すなわち、ΔＶｔｈは大きくなる）と評価することができる。
したがって、酸化物半導体薄膜が形成された試料に励起光及びマイクロ波を照射し、励起光の照射により変化するマイクロ波の酸化物半導体薄膜からの反射波の最大値（ピーク値）を測定した後、励起光の照射を停止し、励起光の照射停止後のマイクロ波の酸化物半導体薄膜からの反射波の反射率の変化を測定し、測定した値からライフタイム値を算出することによって、酸化物半導体薄膜のストレス耐性を評価することができる。
以上、本発明に係る酸化物半導体薄膜の評価方法について詳述した。
本発明には、上記評価方法を、半導体製造工程のいずれかの工程に適用して酸化物半導体薄膜の品質管理を行なう方法も含まれる。このように上記の評価方法を、上記製造工程のいずれかの工程に適用することによって、酸化物半導体薄膜の電気的特性（ストレス耐性）を評価した結果をフィードバックし、製造条件を調整するなどして膜質の管理を行うことができるため、酸化物半導体の品質管理を適切に行うことができる。
ここで、上記「いずれかの工程」は、半導体製造工程における任意の工程を意味する。本発明者らの検討結果によれば、ストレス耐性に影響を及ぼす製造工程として、（ｉ）ゲート絶縁膜の成膜工程、（ｉｉ）酸化物半導体薄膜の成膜工程、（ｉｉｉ）上記酸化物半導体薄膜成膜後の熱処理（プレアニール）工程、（ｉｖ）酸化物半導体薄膜の表面に形成され得る保護膜の成膜工程などがあることを知見しており、例えば、これらの工程に上記の評価方法を適用すれば、酸化物半導体薄膜の品質を精度良く管理することができる。
ここで上記保護膜（パッシベーション絶縁膜）には、酸化物半導体薄膜の表面を直接保護するための保護膜（エッチストップ層）、および当該保護膜の表面を更に保護するための保護膜（最終保護膜）の両方が含まれる（後記する図８を参照）。
具体的には、例えば基板上へ、ゲート絶縁膜を形成した後（若しくはゲート絶縁膜を形成せずに直接）、酸化物半導体薄膜を形成し、その直後に、上記の評価方法を行っても良い。或いは、基板上（またはゲート絶縁膜上）へ形成した酸化物半導体薄膜に対して、例えば酸素や水蒸気による熱処理（プレアニール処理）を行った後に上記の評価方法を行っても良いし、或いは、保護膜（パッシベーション絶縁膜）の形成前に行っても良い。更に上記の評価方法は、上記製造工程の一工程（ワンポイント）で行なっても良いし、二以上の工程（複数のポイント）で行っても良い。後者のように二以上の工程に本発明の評価方法を適用することにより、酸化物半導体薄膜の面内分布（面内におけるＶｔｈのばらつき）を測定することができる。
本発明では、例えば、基板の上に酸化物半導体薄膜を形成する場合；ゲート絶縁膜を形成した後、その上に酸化物半導体薄膜を形成する場合；酸化物半導体薄膜を形成した後（なお、酸化物半導体薄膜の形成前にゲート絶縁膜を形成しても良いし形成しなくても良い）、熱処理（プレアニール）する場合；或いは、上記のいずれかの後、得られた酸化物半導体薄膜の上に保護膜（当該保護膜を更に保護するための最終保護膜も含む）を形成する場合；或いは、その後に熱処理（前述したプレアニールに対応して、ポストアニールなどと呼ばれる）する場合などに、本発明の評価方法を適用することができる。
本発明の評価方法を用いれば、酸化物半導体薄膜の材料開発段階において、様々な組成や濃度の酸化物半導体薄膜のストレス耐性を簡易に短時間で、且つ低コストで評価することができる。また本発明の評価方法を用いれば、液晶表示装置などの製造ラインにおいて、酸化物半導体薄膜の電気的特性をインラインで短時間に評価することができ、更に非接触型で行うことができるため、歩留まりの向上など、生産性を向上することができ、酸化物半導体の品質管理を適切に行うことができる。
本発明には、上記のいずれかに記載の評価方法に用いられる評価素子も含まれる。上記評価素子は、基板の上に酸化物半導体薄膜が形成されたものであり、前述した（ｉ）〜（ｉｖ）の工程などに代表される「いずれかの工程」に対応する構成からなる。
具体的には、例えば、（ａ）酸化物半導体薄膜が基板の表面に直接形成されたもの；（ｂ）酸化物半導体薄膜がゲート絶縁膜の表面に直接形成されたもの；（ｃ）上記（ａ）または上記（ｂ）の酸化物半導体薄膜の表面に保護膜（保護膜は、図８に記載のエッチストップ層や最終保護膜などが含まれる）が形成されたもの、などが挙げられる。
本発明の評価素子は、上記（ａ）または上記（ｂ）に記載のように、基板またはゲート絶縁膜の表面に直接、酸化物半導体薄膜が形成されていることが重要である。すなわち、酸化物半導体薄膜の直下に金属電極（例えばゲート電極）は存在しない。酸化物半導体薄膜の直下にゲート電極などが存在すると、ゲート電極の自由キャリア（電子）が１０18ｃｍ-3以上と多いため、前記マイクロ波の反射率に対し、該ゲート電極の影響が優性になるからである。
本発明に係る評価素子の構成の一例を、図５〜８、１２〜１４に示す。図５〜８に示すように、酸化物半導体薄膜の直下に金属電極は設置されていない。
このうち、例えば図５は、ガラス基板などの基板上にゲート絶縁膜および酸化物半導体層がこの順序で形成されたものであり、後記する実施例２で作成した、ライフタイム測定用試料１に対応する（酸化物半導体薄膜のパターニングなし）。
図６は、ガラス基板などの基板上にゲート絶縁膜および酸化物半導体薄膜をこの順序で形成した後、酸化物半導体層をパターニングしたものであり、後記する実施例３の評価素子１に対応する。
図７は、ガラス基板などの基板上にゲート絶縁膜、パターニングされた酸化物半導体層、およびパターニングされた保護膜（エッチストップ層）をこの順序で形成したものであり、後記する実施例３の評価素子２に対応する。
図８は、ガラス基板などの基板上にゲート絶縁膜、パターニングされた酸化物半導体層、パターニングされた保護膜（エッチストップ層）、最終保護膜をこの順序で形成したものであり、後記する実施例３の評価素子３に対応する。
図１２は、ガラス基板などの基板上に酸化物半導体層を形成したものであり、後記する実施例１および実施例５に対応する。
図１３は、ガラス基板などの基板上にゲート絶縁膜、酸化物半導体層、および保護膜（エッチストップ層）をこの順序で形成したものであり、後記する実施例４の評価素子２に対応する。
図１４は、ガラス基板などの基板上に酸化物半導体層、および保護膜（エッチストップ層）をこの順序で形成したものであり、後記する実施例６に対応する。
更に本発明には、上記のいずれかに記載の評価素子が基板上に複数配置された評価装置も含まれる。
図９は、上記評価装置の構成の一例を示す概略図である。図９に示すように、量産ラインで用いられるガラス基板に、複数の評価素子が規則的に配列して設置されている。このような評価装置を用いることにより、酸化物半導体薄膜の品質管理［基板面内分布（面内におけるＶｔｈのばらつき）、基板間分布（基板間におけるＶｔｈのばらつき）を測定することができる。
以下、実施例を挙げて本発明をより具体的に説明するが、本発明は下記実施例によって制限されず、前・後記の趣旨に適合し得る範囲で変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に包含される。
（実施例１）
実施例１では、マイクロ波光導電減衰法に基づいて算出される酸化物半導体薄膜（ここではＩｎＧａＺｎＯ、ＩＧＺＯ）のライフタイム値と、ストレス耐性（ΔＶｔｈ）との相関関係を評価するため、以下の実験を行った。本実施例、および後記する実施例２〜７では、マイクロ波反射強度が最大値の１／ｅから最大値の１／ｅ2になるまでの反射波強度の減衰曲線を対数変換した傾きの逆数を、ライフタイム値として算出した。
（１）ライフタイム値測定用試料の作製
まず、ガラス基板（コーニング社製ＥＡＧＬＥ ＸＧ、直径１００ｍｍ×厚さ０．７ｍｍ）の上に、下記条件で酸化物半導体薄膜（ＩＧＺＯ）をスパッタリング法で成膜した。
スパッタリング装置：（株）アルバック製「ＣＳ−２００」
スパッタリングターゲットの組成：ＩｎＧａＺｎＯ4［Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子比）］
基板温度：室温
酸化物半導体層の膜厚：４０ｎｍ
酸素添加量：Ｏ2／（Ａｒ＋Ｏ2）＝４％（体積比）
ガス圧：１ｍＴｏｒｒ
次に、酸化物半導体薄膜のΔＶｔｈを変化させるため、プレアニール処理の条件を変えて（ここではプレアニール時間）種々の試料を作製した。具体的には、プレアニール処理条件として、プレアニール時間以外の条件（大気中、３５０℃で大気圧）は一定とし、上記温度（３５０℃）でのプレアニール時間を表１に示すように０分〜１２０分間の間で変化させ、種々の試料を得た。
このようにして得られた各試料について、マイクロ波光導電減衰法におけるライフタイム測定を行った。具体的には、前述した特許文献２の図１に示すような構成を有する装置を用いて、以下の条件でマイクロ波光導電減衰法を実施し、反射率の変化を測定した。
レーザ波長：３４９ｎｍ（紫外光）
パルス幅：１５ｎｓ
パルスエネルギー：１μＪ／ｐｕｌｓｅ
ビーム径：１．５ｍｍφ
１測定におけるパルス数=６４ショット
装置：ＬＴＡ−１８２０ＳＰ（株式会社コベルコ科研製）
図１に、上記マイクロ波光導電減衰法に基づいて測定した結果を示す。図１中、縦軸はマイクロ波の反射波強度（Ｓｉｇｎａｌ）である。
更に、図１から得られた、ピーク値（マイクロ波の酸化物半導体薄膜からの反射波の最大値）と、ライフタイム値の解析結果を表１に示す。
これらの結果より、プレアニール時間が０〜６０分と長くなるにつれて酸化物半導薄膜膜中の欠陥が減少し、キャリアのトラップが減るため、ライフタイム値が短くなることが分かる。但し、プレアニール時間が１２０分と長くなり過ぎると、膜中のＺｎが抜け出るため、欠陥が増加し、ライフタイム値が長くなる。
（２）ＴＦＴ特性およびストレス耐性測定用ＴＦＴ試料の作製
上記（１）で作製した試料のＴＦＴ特性を確認するため、図２に示すＴＦＴを作製し、ＴＦＴ特性およびストレス耐性を評価した。
まず、ガラス基板（コーニング社製ＥＡＧＬＥ２０００、直径１００ｍｍ×厚さ０．７ｍｍ）上に、ゲート電極としてＭｏ薄膜を１００ｎｍ、およびゲート絶縁膜ＳｉＯ2（２００ｎｍ）を順次成膜した。ゲート電極は純Ｍｏのスパッタリングターゲットを使用してＤＣスパッタ法により形成した（スパッタリング条件：基板温度：室温、ガス圧：２ｍＴｏｒｒ）。また、ゲート絶縁膜はプラズマＣＶＤ法を用い、キャリアガス：ＳｉＨ4とＮ2Ｏの混合ガス（Ｎ2Ｏ＝１００ｓｃｃｍ、ＳｉＨ4＝４ｓｃｃｍ、Ｎ2＝３６ｓｃｃｍ)、成膜パワー：３００Ｗ、成膜温度：３２０℃にて成膜した。
次に、酸化物半導体薄膜をスパッタリング法によって成膜した。酸化物薄膜としては、ＩＧＺＯ［Ｉｎ：Ｇａ：Ｚｎ（組成比、原子比）＝１：１：１］を用いた。スパッタリングに使用した装置は（株）アルバック製「ＣＳ−２００」であり、スパッタリング条件は以下のとおりである。
基板温度：室温
ガス圧：１ｍＴｏｒｒ
酸素分圧：Ｏ2／（Ａｒ＋Ｏ2）＝４％
膜厚：４０ｎｍ
上記のようにして酸化物半導体薄膜を成膜した後、フォトリソグラフィおよびウェットエッチングによりパターニングを行った。ウェットエッチャント液としては、関東化学製「ＩＴＯ−０７Ｎ」を使用した。
このようにして酸化物半導体薄膜をパターニングした後、膜質を向上させるため、プレアニール処理を行った。プレアニールは、１００％酸素雰囲気、大気圧下にて、３５０℃で０分〜１２０分間行なった。
次に、純Ｍｏを使用し、ＤＣスパッタリング法により成膜（膜厚は１００ｎｍ）した後、パターニングを行い、ソース・ドレイン電極を形成した。純Ｍｏ膜の成膜方法およびパターニング方法は、前述したゲート電極の場合と同じであり、ＴＦＴのチャネル長を１０μｍ、チャネル幅を２００μｍとした。
このようにしてソース・ドレイン電極を形成した後、酸化物半導体薄膜を保護するための保護膜を形成した。保護膜として、ＳｉＯ2（膜厚２００ｎｍ）とＳｉＮ（膜厚２００ｎｍ）の積層膜（合計膜厚４００ｎｍ）を用いた。上記ＳｉＯ2およびＳｉＮの形成は、サムコ製「ＰＤ−２２０ＮＬ」を用い、プラズマＣＶＤ法を用いて行なった。本実施例では、Ｎ2Ｏガスによってプラズマ処理を行った後、ＳｉＯ2、およびＳｉＮ膜を順次形成した。ＳｉＯ2膜の形成には、Ｎ2ＯおよびＳｉＨ4の混合ガスを用い、ＳｉＮ膜の形成にはＳｉＨ4、Ｎ2、ＮＨ3の混合ガスを用いた。いずれの場合も成膜パワーを１００Ｗ、成膜温度を１５０℃とした。
次に、フォトリソグラフィ、およびドライエッチングにより、保護膜にトランジスタ特性評価用プロービングのためのコンタクトホールを形成し、ＴＦＴを得た。
このようにして得られた各ＴＦＴについて、以下のようにして、ストレス印加前後における（ア）トランジスタ特性［ドレイン電流（Ｉｄ）−ゲート電圧（Ｖｇ）特性］、および（イ）しきい値電圧（Ｖｔｈ）の変化（ΔＶｔｈ）を調べた。
（ア）トランジスタ特性の測定
トランジスタ特性の測定はＮａｔｉｏｎａｌ Ｉｎｓｔｒｕｍｅｎｔｓ社製「４１５６Ｃ」の半導体パラメータアナライザーを使用した。詳細な測定条件は以下のとおりである。
ソース電圧 ：０Ｖ
ドレイン電圧：１０Ｖ
ゲート電圧 ：−３０〜３０Ｖ（測定間隔：１Ｖ）
（イ）ストレス耐性としてΔＶｔｈの評価（ストレスとして光照射＋負バイアスを印加）
本実施例では、実際のパネル駆動時の環境（ストレス）を模擬して、ゲート電極に負バイアスをかけながら光を照射するストレス印加試験を行った。ストレス印加条件は以下のとおりである。光の波長としては、酸化物半導体のバンドギャップに近く、トランジスタ特性が変動し易い４００ｎｍ程度を選択した。
ゲート電圧：−２０Ｖ
基板温度：６０℃
光ストレス
光源：白色光源
照度（ＴＦＴに照射される光の強度）：２５，０００ＮＩＴ
光照射装置：Ｙａｎｇ電子製ＹＳＭ−１４１０
ストレス印加時間：２時間
ここで、しきい値電圧とは、おおまかにいえば、トランジスタがオフ状態（ドレイン電流（Ｉｄ）の低い状態）からオン状態（ドレイン電流の高い状態）に移行する際のゲート電圧（Ｖｇ）の値である。本実施例では、ドレイン電流が、オン電流とオフ電流の間の１ｎＡ付近であるときの電圧をしきい値（Ｖｔｈ）電圧と定義し、ストレス印加前後のしきい値電圧の変化量（シフト量、ΔＶｔｈ）を測定した。ΔＶｔｈが小さいほど、ストレス耐性に優れている。
図３に、プレアニール時間とΔＶｔｈ（図３中、●）、およびプレアニール時間とライフタイム値（図３中、△）との関係を示す。
図３より、これらは同様のプロファイルを示しており、ΔＶｔｈとライフタイム値の挙動は一致していることが分かる。すなわち、本発明によるライフタイム値に基づく評価方法を用いれば、ＴＦＴのストレス耐性を、間接的に精度良く評価できることが可能であることが実証された。
（実施例２）
本実施例では、本発明の評価方法により、ゲート絶縁膜の形成後、その上に酸化物半導体薄膜を成膜する工程におけるストレス耐性を評価可能かどうか調べるため、以下の実験を行なった。具体的には、酸化物半導体薄膜のΔＶｔｈを変化させるため、表２に示すようにゲート絶縁膜中の水素濃度および酸化物半導体薄膜成膜時のガス圧を種々変えることにより、各種試料を作製した。
（１）ライフタイム値測定用試料の作製
まず、ガラス基板（コーニング社製ＥＡＧＬＥ２０００、直径１００ｍｍ×厚さ０．７ｍｍ）の上に、ゲート絶縁膜として、膜中水素量の異なる（ア）ＳｉＯ2積層膜（二層）および（イ）ＳｉＯ2／ＳｉＮ積層膜（三層）をそれぞれ、プラズマＣＶＤ法にて成膜した。各ゲート絶縁膜の詳細な成膜条件は以下のとおりである。
（ア）膜中水素量１．２原子％のＳｉＯ2積層膜（二層）
第１層（ゲート絶縁膜側、ＳｉＯ2層）
キャリアガス：Ｎ2Ｏ＝１００ｓｃｃｍ、ＳｉＨ4＝６ｓｃｃｍ、Ｎ2＝５４ｓｃｃｍ
ガス圧：１３３Ｐａ
成膜パワー：１００Ｗ
成膜温度：３２０℃
膜厚：１５０ｎｍ
第２層（半導体側、ＳｉＯ2層）
キャリアガス：Ｎ2Ｏ＝１００ｓｃｃｍ、ＳｉＨ4＝２．２ｓｃｃｍ、Ｎ2＝１９．８ｓｃｃｍ
ガス圧：２００Ｐａ
成膜パワー：３００Ｗ
成膜温度：３２０℃
膜厚：１００ｎｍ
（イ）膜中水素量４．３原子％のＳｉＯ2／ＳｉＮ積層膜（三層）
第１層（ゲート絶縁膜側、ＳｉＮ層）
キャリアガス：ＮＨ3＝１００ｓｃｃｍ、ＳｉＨ4＝３０．４ｓｃｃｍ、Ｎ2＝３２１．６ｓｃｃｍ
ガス圧：２００Ｐａ
成膜パワー：１００Ｗ
成膜温度：３２０℃
膜厚：３５０ｎｍ
第２層（中間、ＳｉＮ層）
キャリアガス：ＮＨ3＝１００ｓｃｃｍ、ＳｉＨ4＝２２ｓｃｃｍ、Ｎ2＝６７７ｓｃｃｍ
ガス圧：１６０Ｐａ
成膜パワー：１００Ｗ
成膜温度：３２０℃
膜厚：５０ｎｍ
第３層（半導体側、ＳｉＯ2層）
キャリアガス：Ｎ2Ｏ＝３７５ｓｃｃｍ、ＳｉＨ4＝８．４ｓｃｃｍ、Ｎ2＝７５．６ｓｃｃｍ
ガス圧：２００Ｐａ
成膜パワー：１００Ｗ
成膜温度：３２０℃
膜厚：５０ｎｍ
次に、酸化物半導体薄膜（ＩＧＺＯ）をスパッタリング法にて成膜した。具体的には、ＩＧＺＯ成膜時のガス圧を、表２に記載のように変化させたこと以外は上記実施例１の上記（１）と同様にして酸化物半導体薄膜（ＩＧＺＯ）を成膜した。
その後、大気中、３５０℃で６０分間のプレアニール処理を行ない、以下の試料１〜３を得た。
試料１：（ア）膜中水素量１．２原子％のＳｉＯ2積層膜（二層）
（ＩＧＺＯ成膜時のガス圧１ｍＴｏｒｒ）
試料２：（イ）膜中水素量４．３原子％のＳｉＯ2／ＳｉＮ積層膜（三層）
（ＩＧＺＯ成膜時のガス圧１ｍＴｏｒｒ）
試料３：（イ）膜中水素量４．３原子％のＳｉＯ2／ＳｉＮ積層膜（三層）
（ＩＧＺＯ成膜時のガス圧５ｍＴｏｒｒ）
次に、上記の各試料１〜３について、上記実施例１と同様にしてマイクロ波光導電減衰法を行なった。その結果を図４に示す。図４中、縦軸はマイクロ波の反射波強度（Ｓｉｇｎａｌ）である。
（２）ストレス耐性測定用ＴＦＴ試料の作製
上記（１）で作製した試料１〜３のストレス耐性を測定するため、前述した図２に示すＴＦＴを作製した。具体的には、上記試料１〜３のそれぞれに対応するＴＦＴを作製するため、上記試料１〜３に対応するゲート絶縁条件およびＩＧＺＯ成膜時のガス圧条件を行なったこと以外は上記記実施例１と同様にして各ＴＦＴを作製し、しきい値電圧のシフト量（ΔＶｔｈ）を測定した。表２に、各試料のライフタイム値とΔＶｔｈの結果を示す。
これらの結果より、前述した実施例１と同様、ライフタイム値とΔＶｔｈは、同様の挙動を示すことが分かる。
詳細には、まず図４より、ゲート絶縁膜中の水素量と、ライフタイム値は良好な相関関係を有しており、試料１に比べて水素量が多い試料２および試料３では、試料１に比べてライフタイム値も長くなることが分かる。また表２より、ゲート絶縁膜中の水素量が多くなると、ΔＶｔｈは大きくなり、ストレス耐性が劣化することが分かる。よって、ゲート絶縁膜中の水素量に起因するストレス耐性の低下も、良好に評価できることが実証された。
なお、試料２と試料３を対比すると、これらはゲート絶縁膜中の水素量は同じであるが、ＩＧＺＯ成膜時のガス圧を変えた例である。試料２に比べてガス圧が大きい試料３のライフタイム値およびΔＶｔｈは、いずれも、試料２に比べて低下した。これは、ＩＧＺＯ成膜時のガス圧が大きくなると膜密度が低下し、欠陥も多くなり、ライフタイム値が長くなる（ストレス耐性が低下する）ためである。よって、本発明の評価方法を用いれば、ＩＧＺＯ成膜時のガス圧に起因するストレス耐性の低下も、精度良く評価できることが実証された。
（実施例３）
本実施例では、前述した図６〜図８に示す評価素子１〜３を用いることにより、各工程［ゲート絶縁膜の形成後、その上に酸化物半導体薄膜を成膜する工程（図６）；更に、その上にエッチストップ層を成膜する工程（図７）；更にその上に最終保護膜を成膜する工程（図８）］におけるストレス耐性を評価可能かどうか調べるため、以下の実験を行なった。本実施例３の評価素子１では、酸化物半導体薄膜トランジスタをパターニングしている点で、酸化物半導体薄膜トランジスタをパターニングしない前述した実施例２と相違している。
（１）ライフタイム値測定用素子の作製
まず、ガラス基板上に、ゲート電極を形成せずに下記評価素子１〜３を作製した。
評価素子１（図６の評価素子）
評価素子２（図７の評価素子）
評価素子３（図８の評価素子）
各評価素子１〜３の製造条件は以下のとおりである。
（１−１）評価素子１の製造
まず、ガラス基板（コーニング社製ＥＡＧＬＥ２０００、直径１００ｍｍ×厚さ０．７ｍｍ）上に、ゲート電極としてＭｏ薄膜を１００ｎｍ、およびゲート絶縁膜ＳｉＯ2（２００ｎｍ）を順次成膜した。ゲート電極は純Ｍｏのスパッタリングターゲットを使用してＤＣスパッタ法により形成した（スパッタリング条件：基板温度：室温、ガス圧：２ｍＴｏｒｒ）。また、ゲート絶縁膜はプラズマＣＶＤ法を用い、キャリアガス：ＳｉＨ4とＮ2Ｏの混合ガス（Ｎ2Ｏ＝１００ｓｃｃｍ、ＳｉＨ4／Ｎ2＝４／３６ｓｃｃｍ)、圧力２００Ｐａ、成膜パワー：３００Ｗ、成膜温度：３２０℃にて成膜した。
次に、酸化物半導体薄膜をスパッタリング法によって成膜した。酸化物薄膜としては、ＩｎＧａＺｎＯ4［Ｉｎ：Ｇａ：Ｚｎ（組成比、原子比）＝１：１：１］を用いた。スパッタリングに使用した装置は（株）アルバック製「ＣＳ−２００」であり、スパッタリング条件は以下のとおりである。
基板温度：室温
ガス圧：１ｍＴｏｒｒ
酸素分圧：Ｏ2／（Ａｒ＋Ｏ2）＝４％（体積比）
膜厚：４０ｎｍ
上記のようにして酸化物半導体薄膜を成膜した後、フォトリソグラフィおよびウェットエッチングによりパターニングを行った。ウェットエッチャント液としては、関東化学製「ＩＴＯ−０７Ｎ」を使用した。本実施例では、パターニング後の酸化物半導体薄膜のサイズ（図６を参照）を１５ｍｍ角とした。
このようにして酸化物半導体薄膜をパターニングした後、膜質を向上させるため、プレアニール処理を行い、評価素子１を製造した。プレアニールは、１００％酸素雰囲気、大気圧下にて、３５０℃で６０分間行なった。
（１−２）評価素子２の製造
上記のようにして得られた評価素子１に、エッチストップ層と呼ばれる保護膜を形成して評価素子２を製造した。保護膜の形成条件は以下のとおりである。
キャリアガス：Ｎ2Ｏ＝１００ｓｃｃｍ、ＳｉＨ4／Ｎ2＝４／３６ｓｃｃｍ
ガス圧：１３３Ｐａ
成膜パワー：１００Ｗ
成膜温度：２３０℃
膜厚：１００ｎｍ
（１−３）評価素子３の製造
上記のようにして得られた評価素子２に、最終保護膜（基板側から順に、第１層ＳｉＯ２と第２層ＳｉＮの積層膜で構成される）と呼ばれる保護膜を形成した。最終保護膜の形成条件は以下のとおりである。
（第１層）
キャリアガス：Ｎ2Ｏ＝１００ｓｃｃｍ、ＳｉＨ4／Ｎ2＝４／３６ｓｃｃｍ
ガス圧：１３３Ｐａ
成膜パワー：１００Ｗ
成膜温度：１５０℃
膜厚：１００ｎｍ
（第２層）
キャリアガス：Ｎ2Ｏ＝１００ｓｃｃｍ、ＳｉＨ4＝１２．５ｓｃｃｍ、Ｎ2＝２９７．５ｓｃｃｍ
ガス圧：１３３Ｐａ
成膜パワー：１００Ｗ
成膜温度：１５０℃
膜厚：１５０ｎｍ
次に、このようにして得られた上記の評価素子１〜３を用い、実施例１と同様にしてマイクロ波光導電減衰法を行なった。その結果を図１０に示す。図１０中、縦軸はマイクロ波の反射波強度（Ｓｉｇｎａｌ）である。
更に、図１０から得られた、ピーク値（マイクロ波の酸化物半導体薄膜からの反射波の最大値）と、ライフライム値の解析結果を表３に示す。
表３より、評価素子１に比べて、評価素子２と評価素子３のライフタイム値は短くなっていることが分かる。これは、評価素子２および評価素子３では、酸化物半導体薄膜の表面に形成されたエッチストップ層（絶縁膜）により、酸化物半導体薄膜の表面に生成されている欠陥が修復されたことに起因すると考えられる。
このように、上記評価素子２および３のようにエッチストップ層や最終保護膜などの保護膜が形成された場合であても、保護膜の形成による、酸化物半導体薄膜からのマイクロ波反射の波形の変化を観測することができた。よって、本発明の評価方法を用いれば、保護膜を有しない評価素子１のみならず、保護膜を有する評価素子２および３においても、本発明の評価法を具現化するための評価素子として利用できることが実証された。
（実施例４）
本実施例では、前述した実施例３の評価素子３（保護膜あり）において、パターニングサイズの異なる下記評価素子を用いて、同様の実験を行なった。
（１）ライフタイム値測定用素子の作製
評価素子１：パターニングサイズ１５ｍｍ角（実施例３の評価素子３と同じ）
評価素子２：パターニングなし（前述した図５と同じ）
評価素子３：パターニングサイズ５ｍｍ角
上記評価素子２は、上記実施例３の評価素子３において、パターニングを行なわなかったこと以外は同様にして製造したものである。
上記評価素子３は、上記実施例３の評価素子１において、パターニングサイズを５ｍｍ角としたこと以外は同様にして製造したものである。なお、パターニングサイズは、パターンサイズの異なるマスクを用いることにより調整した。
次に、上記の評価素子１〜３を用い、実施例１と同様にしてマイクロ波光導電減衰法を行なった。その結果を図１１に示す。図１１中、縦軸はマイクロ波の反射波強度（Ｓｉｇｎａｌ）である。
更に、図１１から得られた、ピーク値（マイクロ波の酸化物半導体薄膜からの反射波の最大値）と、ライフライム値の解析結果を表４に示す。
表４より、各評価素子１〜３におけるピーク値およびライフタイム値は、ほぼ同程度であることが分かった。すなわち、本発明の評価方法を用いれば、パターニングの有無やパターニングサイズの大小にかかわらず、ストレス耐性を評価できることが実証された。
特に評価素子３のようにパターニングサイズが５ｍｍ角と、マイクロ波導波管サイズ（１０ｍｍ角）よりも小さいものを用いた場合であっても本発明の評価方法を適用できることは非常に有用である。このことは、図９に示すような、複数の評価素子が規則的に配列された酸化物半導体薄膜の品質管理（ガラス基板面内分布、ガラス基板間分布など）を精度良く行うことができることを裏付けるものである。
（実施例５）
実施例５では、酸化物半導体薄膜のライフタイム値と、ストレス耐性（ΔＶｔｈ）のプレアニール温度依存性について、相関関係を評価するため、以下の実験を行った。
（１）ライフタイム値測定用試料の作製
まず、ガラス基板（コーニング社製ＥＡＧＬＥ ＸＧ、直径１００ｍｍ×厚さ０．７ｍｍ）の上に、下記条件で酸化物半導体薄膜（ＩＧＺＯ）をスパッタリング法で成膜した。
スパッタリング装置：（株）アルバック製「ＣＳ−２００」
スパッタリングターゲットの組成：ＩｎＧａＺｎＯ4［Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子比）］
基板温度：室温
酸化物半導体層の膜厚：４０ｎｍ
酸素添加量：Ｏ2／（Ａｒ＋Ｏ2）＝４％、８％（体積比）
ガス圧：１ｍＴｏｒｒ
次に、酸化物半導体薄膜のΔＶｔｈを変化させるため、プレアニール処理の条件を変えて（ここではプレアニール温度）種々の試料を作製した。具体的には、プレアニール処理条件として、プレアニール温度以外の条件（大気中で１時間）は一定とし、プレアニール温度を２５０℃、３００℃、３５０℃で変化させ、種々の試料を得た。
このようにして得られた各試料について、マイクロ波光導電減衰法におけるライフタイム測定を行った。具体的には、前述した特許文献２の図１に示すような構成を有する装置（具体的には株式会社コベルコ科研製：ＬＴＡ−１８２０ＳＰ）を用いて、以下の条件でマイクロ波光導電減衰法を実施し、反射率の変化を測定した。
レーザ波長：３４９ｎｍ（紫外光）
パルス幅：１５ｎｓ
パルスエネルギー：１μＪ／ｐｕｌｓｅ
ビーム径：１．５ｍｍφ
１測定におけるパルス数＝６４ショット
装置：ＬＴＡ−１８２０ＳＰ（株式会社コベルコ科研製）
図１５に、上記マイクロ波光導電減衰法に基づいて測定した結果を示す。図１５（ａ）は酸素添加量４％、図１５（ｂ）は酸素添加量８％の測定結果である。図中、縦軸はマイクロ波の反射波強度（Ｓｉｇｎａｌ）である。上記図に示すように、プレアニール温度が高くなるにつれて酸化物半導薄膜膜中の欠陥が減少し、キャリアのトラップが減るため、ライフタイム値が小さくなることが分かる。
（２）ＴＦＴ特性およびストレス耐性測定用ＴＦＴ試料の作製
上記（１）で作製した試料のＴＦＴ特性を確認するため、前述した図２に示すＴＦＴを作製し、ＴＦＴ特性およびストレス耐性を評価した。
まず、ガラス基板（コーニング社製ＥＡＧＬＥ２０００、直径１００ｍｍ×厚さ０．７ｍｍ）上に、ゲート電極としてＭｏ薄膜を１００ｎｍ、およびゲート絶縁膜ＳｉＯ2（２００ｎｍ）を順次成膜した。ゲート電極は純Ｍｏのスパッタリングターゲットを使用してＤＣスパッタ法により形成した（スパッタリング条件：基板温度：室温、ガス圧：２ｍＴｏｒｒ）。また、ゲート絶縁膜はプラズマＣＶＤ法を用い、キャリアガス：ＳｉＨ4とＮ2Ｏの混合ガス（Ｎ2Ｏ＝１００ｓｃｃｍ、ＳｉＨ4＝４ｓｃｃｍ、Ｎ2＝３６ｓｃｃｍ）、成膜パワー：３００Ｗ、成膜温度：３２０℃にて成膜した。
次に、酸化物半導体薄膜をスパッタリング法によって成膜した。酸化物薄膜としては、ＩＧＺＯ［Ｉｎ：Ｇａ：Ｚｎ（組成比、原子比）＝１：１：１］を用いた。スパッタリングに使用した装置は（株）アルバック製「ＣＳ−２００」であり、スパッタリング条件は以下のとおりである。
基板温度：室温
ガス圧：１ｍＴｏｒｒ
酸素分圧：Ｏ2／（Ａｒ＋Ｏ2）＝４％、８％（体積比）
膜厚：４０ｎｍ
上記のようにして酸化物半導体薄膜を成膜した後、フォトリソグラフィおよびウェットエッチングによりパターニングを行った。ウェットエッチャント液としては、関東化学製「ＩＴＯ−０７Ｎ」を使用した。
このようにして酸化物半導体薄膜をパターニングした後、膜質を向上させるため、プレアニール処理を行った。プレアニールは、大気中にて、６０分間行なった。
次に、保護層（エッチストップ層）として、ＳｉＯ2（膜厚：１００ｎｍ）をプラズマＣＶＤ法により成膜した後、フォトリソグラフィ、ドライエッチングによりパターニングした。
次に、純Ｍｏを使用し、ＤＣスパッタリング法により成膜（膜厚は１００ｎｍ）した後、パターニングを行い、ソース・ドレイン電極を形成した。純Ｍｏ膜の成膜方法およびパターニング方法は、前述したゲート電極の場合と同じであり、ＴＦＴのチャネル長を１０μｍ、チャネル幅を２００μｍとした。
このようにしてソース・ドレイン電極を形成した後、酸化物半導体薄膜を保護するための保護膜を形成した。保護膜として、ＳｉＯ2（膜厚２００ｎｍ）とＳｉＮ（膜厚２００ｎｍ）の積層膜（合計膜厚４００ｎｍ）を用いた。上記ＳｉＯ2およびＳｉＮの形成は、サムコ製「ＰＤ−２２０ＮＬ」を用い、プラズマＣＶＤ法を用いて行なった。本実施例では、ＳｉＯ2、およびＳｉＮ膜を順次形成した。ＳｉＯ2膜の形成には、Ｎ2ＯおよびＳｉＨ4の混合ガスを用い、ＳｉＮ膜の形成にはＳｉＨ4、Ｎ2、ＮＨ3の混合ガスを用いた。いずれの場合も成膜パワーを１００Ｗ、成膜温度を１５０℃とした。
次に、フォトリソグラフィ、およびドライエッチングにより、保護膜にトランジスタ特性評価用プロービングのためのコンタクトホールを形成し、ＴＦＴを得た。
このようにして得られた各ＴＦＴについて、以下のようにして、ストレス印加前後における（ア）トランジスタ特性［ドレイン電流（Ｉｄ）−ゲート電圧（Ｖｇ）特性］、および（イ）しきい値電圧（Ｖｔｈ）の変化（ΔＶｔｈ）を調べた。
（ア）トランジスタ特性の測定
トランジスタ特性の測定はＮａｔｉｏｎａｌ Ｉｎｓｔｒｕｍｅｎｔｓ社製「４１５６Ｃ」の半導体パラメータアナライザーを使用した。詳細な測定条件は以下のとおりである。
ソース電圧 ：０Ｖ
ドレイン電圧：１０Ｖ
ゲート電圧 ：−３０〜３０Ｖ（測定間隔：１Ｖ）
（イ）ストレス耐性としてΔＶｔｈの評価（ストレスとして光照射＋負バイアスを印加）
本実施例では、実際のパネル駆動時の環境（ストレス）を模擬して、ゲート電極に負バイアスをかけながら光を照射するストレス印加試験を行った。ストレス印加条件は以下のとおりである。光の波長としては、酸化物半導体のバンドギャップに近く、トランジスタ特性が変動し易い４００ｎｍ程度を選択した。
ゲート電圧：−２０Ｖ
基板温度：６０℃
光ストレス
光源：白色光源
照度（ＴＦＴに照射される光の強度）：２５，０００ＮＩＴ
光照射装置：Ｙａｎｇ電子製ＹＳＭ−１４１０
ストレス印加時間：２時間
ここで、しきい値電圧とは、おおまかにいえば、トランジスタがオフ状態（ドレイン電流（Ｉｄ）の低い状態）からオン状態（ドレイン電流の高い状態）に移行する際のゲート電圧（Ｖｇ）の値である。本実施例では、ドレイン電流が、オン電流とオフ電流の間の１ｎＡ付近であるときの電圧をしきい値（Ｖｔｈ）電圧と定義し、ストレス印加前後のしきい値電圧の変化量（シフト量、ΔＶｔｈ）を測定した。ΔＶｔｈが小さいほど、ストレス耐性に優れている。
図１６に、プレアニール時間とΔＶｔｈ（図中、●）、およびプレアニール時間とライフタイム値（図中、△）との関係を示す。図１６（ａ）は酸素添加量４％、図１６（ｂ）は酸素添加量８％のものである。
上記図より、これらは同様のプロファイルを示しており、ΔＶｔｈとライフタイム値の挙動は一致していることが分かる。すなわち、本発明によるライフタイム値に基づく評価方法を用いれば、ＴＦＴのストレス耐性を、間接的に精度良く評価できることが可能であることが実証された。
（実施例６）
実施例６では、酸化物半導体薄膜の表面に保護膜を有している酸化物半導体膜について、ライフタイム値と、ストレス耐性（ΔＶｔｈ）の相関関係を評価するため、以下の実験を行った。
（１）ライフタイム値測定用試料の作製
まず、ガラス基板（コーニング社製ＥＡＧＬＥ ＸＧ、直径１００ｍｍ×厚さ０．７ｍｍ）の上に、下記条件で酸化物半導体薄膜（ＩＧＺＯ）をスパッタリング法で成膜した。
スパッタリング装置：（株）アルバック製「ＣＳ−２００」
スパッタリングターゲットの組成：ＩｎＧａＺｎＯ4［Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子比）］
基板温度：室温
酸化物半導体層の膜厚：４０ｎｍ
酸素添加量：Ｏ2／（Ａｒ＋Ｏ2）＝４％（体積比）
ガス圧：１ｍＴｏｒｒ
次に、酸化物半導体薄膜の膜質を向上させるため、大気中で３５０℃１時間のプレアニール処理を行った。
さらに酸化物半導体膜上に保護膜として、ＳｉＯ2を形成した。上記ＳｉＯ2の形成は、サムコ製「ＰＤ−２２０ＮＬ」を用いてプラズマＣＶＤ法により行なった。成膜条件は以下のとおりで、成膜温度を変えて成膜し、３通りの試料を得た。
キャリアガス：Ｎ2Ｏ＝１００ｓｃｃｍ、ＳｉＨ4＝４ｓｃｃｍ、Ｎ2＝３６ｓｃｃｍ
ガス圧：１３３Ｐａ
成膜パワー：１００Ｗ
成膜温度：１５０℃、２００℃、２３０℃
膜厚：１００ｎｍ
このようにして得られた各試料について、実施例１と同様の方法により、マイクロ波光導電減衰法におけるライフタイム測定を行った。
図１７に、上記マイクロ波光導電減衰法に基づいて測定した結果を示す。図中、縦軸はマイクロ波の反射波強度（Ｓｉｇｎａｌ）である。ＳｉＯ2の成膜温度が高くなるにつれて、ライフタイム値が小さくなっている。
（２）ＴＦＴ特性およびストレス耐性測定用ＴＦＴ試料の作製
上記（１）で作製した試料のＴＦＴ特性を確認するため、実施例１と同様の方法で前述した図２に示すＴＦＴを作製し、ＴＦＴ特性およびストレス耐性を評価した。
図１８に、成膜温度とΔＶｔｈ（図中、●）、および成膜温度とライフタイム値（図中、△）との関係を示す。
上記図より、これらは同様のプロファイルを示しており、ΔＶｔｈとライフタイム値の挙動は一致していることが分かる。すなわち、本発明によるライフタイム値に基づく評価方法を用いれば、保護膜つきの試料においても、ＴＦＴのストレス耐性を、間接的に精度良く評価できることが可能であることが実証された。
（実施例７）
実施例７では、下記試料を作製し、ライフタイム値と、ピーク値と、ストレス耐性（ΔＶｔｈ）の相関関係を評価するため、以下の実験を行った。
（１）ライフタイム値測定用試料の作製
前述した実施例６の試料に、保護層ＳｉＯ2の成膜温度２５０℃を追加し、以下の４通りの試料を得た。ＳｉＯ2成膜温度以外の条件は実施例３と同じである。
成膜温度：１５０℃、２００℃、２３０℃、２５０℃
上記保護層形成後の試料および保護層形成前の試料について、実施例１と同様の方法により、マイクロ波光導電減衰法におけるライフタイム測定を行った結果を図１９に示す。図１９中、縦軸は保護層有無でのピーク比およびライフタイムの比である。
上記図より、ＳｉＯ2の成膜温度が高くなるにつれて、ライフタイム比が小さくなっている。一方、ピーク比に関しては２３０℃で極大となり、２５０℃では小さくなっている。
（２）ＴＦＴ特性およびストレス耐性測定用ＴＦＴ試料の作製
上記（１）で作製した試料のＴＦＴ特性を確認するため、実施例１と同様の方法で前述した図２に示すＴＦＴを作製し、ＴＦＴ特性およびストレス耐性を評価した。
表５に、ＳｉＯ2の成膜温度、ピーク比、ライフタイム比、トランジスタ動作、ΔＶｔｈの結果を示す。
上記表に示すように成膜温度が２５０℃では、酸化物半導体のキャリアが多くなりすぎ、抵抗が低くなるためトランジスタが動作しない。
判定はピーク比が１以上かつライフタイム比が０．９０以下のものを○としている。○判定となっているものは、トランジスタ動作が○であり、かつΔＶｔｈが１．００Ｖ以下となっている。
すなわち、本発明によるピーク値およびライフタイム値に基づく評価方法を用いれば、ＴＦＴの動作およびストレス耐性を、間接的に精度良く評価できることが可能であることが実証された。
（実施例８）
実施例８では、前述した実施例１と同じ試料を用いて、下記評価１〜３の方法により算出したライフタイム値と、しきい値シフトとの相関を調べた。
評価１．マイクロ波反射強度が最大値の１／ｅから最大値の１／ｅ2になるまでの反射波強度を対数変換した傾き（実施例１と同じ）
評価２．マイクロ波反射強度を下記（１）式で表し、パラメータフィッティングした時のライフタイム値τ2
上記式（１）中、ｔは測定時間（秒）、ｎ1およびｎ2は定数、τ1は短い時定数をもつキャリアのライフタイム、τ2は長い時定数をもつキャリアのライフタイムを意味する。
評価３．マイクロ波反射強度を下記（２）式で表し、パラメータフィッティングした時のライフタイム値τ2
上記式（２）中、ｔは測定時間（秒）、ｎ1およびｎ2は定数、τ1は短い時定数をもつキャリアのライフタイム、を、τ2は長い時定数をもつキャリアのライフタイム、βはリラクゼーションファクターを意味する。
ここで、上記「パラメータフィッティングした時」とは、前述した（１）式ではｎ1、ｎ2、τ1、τ2について、また前述した式（２）ではｎ1、ｎ2、τ1、τ2、βについて、これまでの経験に基づいて適当な値を入力し、上記（１）式全体の相関係数、または上記（２）式全体の相関係数が最も小さくなるように計算を繰り返すことでフィッティングを行った時を意味する。後記する実施例９も同様である。
図２０に、プレアニール時間とΔＶｔｈ（図中、●）、およびプレアニール時間とτ2（図中、△）との関係を示す。図２０（ａ）は評価２によって得られたτ2、図２０（ｂ）は評価３によって得られたτ2を示している。
実施例１と同様に、ΔＶｔｈとτ2は同様のプロファイルを示しており、ΔＶｔｈとτ2の挙動は一致していることが分かる。すなわち、評価１〜評価３のいずれの方法を用いても、ＴＦＴのストレス耐性を評価できることが可能であることが実証された。
（実施例９）
実施例９では、前述した実施例１と同じ試料を用いて、下記評価１〜３の方法により算出したライフタイム値と、しきい値シフトとの相関を調べた。
評価１．マイクロ波反射強度が最大値の１／ｅから最大値の１／ｅ2になるまでの反射波強度を対数変換した傾き（実施例１と同じ）
評価２．マイクロ波反射率を下記（３）式で表し、パラメータフィッティングした時のライフタイム値（パラメータＢ）
評価３．マイクロ波反射率を下記（４）式で表し、パラメータフィッティングした時のライフタイム値（パラメータＣ）
図２１（ａ）に、プレアニール時間とΔＶｔｈ（図中、●）、およびプレアニール時間と評価２によって得られたパラメータＢ（図中、■）との関係を示す。また、図２１（ｂ）に、プレアニール時間とΔＶｔｈ（図中、●）、およびプレアニール時間と評価３によって得られたパラメータＣ（図中、◆）との関係を示す。なお、本実施例では、上記の式（３）および式（４）における測定時間を、深い準位の再結合や装置のノイズがマイクロ波減衰波形に影響を与え難い１μｓ〜２μｓとした。
これらの図より、実施例１と同様に、ΔＶｔｈと、パラメータＢ、パラメータＣとは同様のプロファイルを示しており、ΔＶｔｈと、パラメータＢ、パラメータＣの挙動は一致していることが分かる。すなわち、評価１、評価２のいずれの方法を用いても、ＴＦＴのストレス耐性を評価できることが可能であることが実証された。また、上記の実験結果より、本発明によれば、前述した実施例に記載のライフタイム値のみならず、上記式（３）の指数関数式より算出されるライフタイム値（パラメータＢ）、および上記式（４）のべき乗の肩で表されるパラメータＣも、酸化物半導体薄膜のストレス耐性を評価するパラメータとして有用であることも分かった。

Claims (7)

  1. 酸化物半導体薄膜が形成された試料に励起光及びマイクロ波を照射し、前記励起光の照射により変化する前記マイクロ波の前記酸化物半導体薄膜からの反射波の最大値を測定した後、前記励起光の照射を停止し、前記励起光の照射停止後の前記マイクロ波の前記酸化物半導体薄膜からの反射波の反射率の時間的な変化を測定する第１の工程と、
    前記反射率の時間的な変化から、励起光の照射停止後１μｓ程度に見られる遅い減衰に対応するパラメータを算出し、前記酸化物半導体薄膜中のストレス耐性を評価する第２の工程と、を含むことを特徴とする酸化物半導体薄膜の評価方法。
  2. 前記第２の工程が、励起光の照射停止後１μｓ程度に見られるマイクロ波反射率の遅い減衰に対応するパラメータとマイクロ波反射率の最大値の両方で、前記酸化物半導体薄膜のストレス耐性を評価するものである請求項１に記載の評価方法。
  3. 前記パラメータはライフタイム値である請求項１または２に記載の評価方法。
  4. 前記酸化物半導体薄膜が、Ｉｎ、Ｇａ、Ｚｎ、およびＳｎよりなる群から選択される少なくとも１種以上の元素を含むものである請求項１〜３のいずれかに記載の評価方法。
  5. 前記酸化物半導体薄膜が、ゲート絶縁膜の表面に成膜されているものである請求項１〜４のいずれかに記載の評価方法。
  6. 前記酸化物半導体薄膜が、その表面に保護膜を有しているものである請求項１〜５のいずれかに記載の評価方法。
  7. 半導体製造工程のいずれかの工程に、請求項１〜６のいずれかに記載の評価方法を適用することを特徴とする酸化物半導体薄膜の品質管理方法。
JP2014001204A 2013-01-11 2014-01-07 酸化物半導体薄膜の評価方法及び酸化物半導体薄膜の品質管理方法 Expired - Fee Related JP6152348B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014001204A JP6152348B2 (ja) 2013-01-11 2014-01-07 酸化物半導体薄膜の評価方法及び酸化物半導体薄膜の品質管理方法

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2013004061 2013-01-11
JP2013004061 2013-01-11
JP2013065193 2013-03-26
JP2013065193 2013-03-26
JP2013250627 2013-12-03
JP2013250627 2013-12-03
JP2014001204A JP6152348B2 (ja) 2013-01-11 2014-01-07 酸化物半導体薄膜の評価方法及び酸化物半導体薄膜の品質管理方法

Publications (2)

Publication Number Publication Date
JP2015130404A JP2015130404A (ja) 2015-07-16
JP6152348B2 true JP6152348B2 (ja) 2017-06-21

Family

ID=51166990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014001204A Expired - Fee Related JP6152348B2 (ja) 2013-01-11 2014-01-07 酸化物半導体薄膜の評価方法及び酸化物半導体薄膜の品質管理方法

Country Status (8)

Country Link
US (1) US10090208B2 (ja)
EP (1) EP2944948B1 (ja)
JP (1) JP6152348B2 (ja)
KR (1) KR101775803B1 (ja)
CN (1) CN105026918B (ja)
HU (1) HUE036873T2 (ja)
TW (1) TWI544214B (ja)
WO (1) WO2014109343A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6204036B2 (ja) 2012-03-16 2017-09-27 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法
JP5798669B2 (ja) 2013-12-03 2015-10-21 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法、並びに上記評価方法に用いられる評価装置
JP6283273B2 (ja) 2014-07-01 2018-02-21 株式会社神戸製鋼所 薄膜トランジスタ評価用の積層構造体の評価方法
JP5993496B2 (ja) 2014-07-16 2016-09-14 株式会社神戸製鋼所 酸化物半導体薄膜、及び前記酸化物半導体薄膜の表面に保護膜を有する積層体の品質評価方法、及び酸化物半導体薄膜の品質管理方法
WO2016016776A1 (ja) * 2014-07-31 2016-02-04 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の評価方法
JP6611521B2 (ja) * 2015-08-25 2019-11-27 三菱電機株式会社 薄膜トランジスタ及びアレイ基板
WO2017043516A1 (ja) * 2015-09-10 2017-03-16 シャープ株式会社 アクティブマトリクス基板及びその製造方法
EP3451369A4 (en) 2016-04-27 2020-01-29 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) METHOD FOR EVALUATING THE QUALITY OF AN OXIDE SEMICONDUCTOR THIN LAYER, METHOD FOR MANAGING THE QUALITY OF AN OXIDE SEMICONDUCTOR THIN LAYER, AND DEVICE FOR PRODUCING A SEMICONDUCTOR BY THIS METHOD
JP6957134B2 (ja) * 2016-07-21 2021-11-02 株式会社半導体エネルギー研究所 酸化物半導体の評価方法
KR20180080930A (ko) 2017-01-05 2018-07-13 삼성전자주식회사 박막층 품질 평가 방법 및 평가 장치
KR102341157B1 (ko) * 2017-02-10 2021-12-21 글로벌웨이퍼스 씨오., 엘티디. 반도체 구조들을 평가하기 위한 방법들
CN109243992B (zh) * 2018-07-26 2020-10-27 华南理工大学 一种检测tft中通过溶液法所制备的绝缘层的质量的方法
JP7145826B2 (ja) * 2019-08-27 2022-10-03 三菱電機株式会社 Ｓｅｂ耐性評価方法およびｓｅｂ耐性評価装置
KR102410310B1 (ko) * 2021-05-03 2022-06-22 (주) 엔지온 검출 유니트 및 이를 구비하는 반도체 필름층 검사 장치 및 이를 이용한 검사 방법
KR20230117004A (ko) * 2022-01-28 2023-08-07 연세대학교 산학협력단 공정 모니터링 방법 및 장치
KR20230144174A (ko) * 2022-04-06 2023-10-16 동국대학교 산학협력단 반도체 소자의 분석 방법 및 이를 위한 분석 장치
US12000866B2 (en) 2022-04-20 2024-06-04 Envigth Co., Ltd. Detection unit, semiconductor film layer inspection apparatus including the same, and semiconductor film layer inspection method using the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008191123A (ja) 2007-02-08 2008-08-21 Kobe Steel Ltd 薄膜半導体の結晶性測定装置及びその方法
WO2008126492A1 (ja) * 2007-04-05 2008-10-23 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
KR101322591B1 (ko) 2009-10-06 2013-10-28 가부시키가이샤 코베루코 카겐 반도체 캐리어 수명 측정 장치 및 그 방법
JP2012124446A (ja) * 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
DE112011101969B4 (de) 2010-06-11 2018-05-09 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen derselben
JP5814558B2 (ja) 2010-06-30 2015-11-17 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法
CN102313849B (zh) 2010-06-30 2014-08-06 株式会社神户制钢所 氧化物半导体薄膜的评价方法及氧化物半导体薄膜的质量管理方法
JP5350345B2 (ja) 2010-09-22 2013-11-27 株式会社神戸製鋼所 薄膜半導体の結晶性評価装置および方法
JP2012164963A (ja) 2010-11-26 2012-08-30 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2013070010A (ja) * 2010-11-26 2013-04-18 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP6204036B2 (ja) * 2012-03-16 2017-09-27 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法
JP5759425B2 (ja) 2012-07-20 2015-08-05 株式会社神戸製鋼所 薄膜トランジスタの半導体層用薄膜の形成に用いられるターゲット組立体の品質評価方法
JP5732120B2 (ja) 2013-09-13 2015-06-10 株式会社神戸製鋼所 酸化物半導体薄膜の評価装置

Also Published As

Publication number Publication date
JP2015130404A (ja) 2015-07-16
HUE036873T2 (hu) 2018-08-28
EP2944948A4 (en) 2016-08-03
KR101775803B1 (ko) 2017-09-06
TWI544214B (zh) 2016-08-01
CN105026918A (zh) 2015-11-04
EP2944948A1 (en) 2015-11-18
WO2014109343A1 (ja) 2014-07-17
US10090208B2 (en) 2018-10-02
US20150371906A1 (en) 2015-12-24
EP2944948B1 (en) 2017-08-16
KR20150094721A (ko) 2015-08-19
CN105026918B (zh) 2018-06-01
TW201443426A (zh) 2014-11-16

Similar Documents

Publication Publication Date Title
JP6152348B2 (ja) 酸化物半導体薄膜の評価方法及び酸化物半導体薄膜の品質管理方法
JP5798669B2 (ja) 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法、並びに上記評価方法に用いられる評価装置
US8080434B2 (en) Nondestructive testing method for oxide semiconductor layer and method for making oxide semiconductor layer
WO2014112153A1 (ja) 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法
TWI552233B (zh) An oxide semiconductor thin film, and a thin film of the oxide semiconductor The quality evaluation method of the laminated body having the protective film on the surface of the film, and the quality management method of the oxide semiconductor thin film
TWI649819B (zh) 氧化物半導體薄膜的品質評價方法、該氧化物半導體薄膜的品質管理方法以及使用該品質評價方法的半導體製造裝置
TWI652749B (zh) A method for evaluating the quality of a laminate for evaluation of a thin film transistor, And quality management method of oxide semiconductor film
JP6653217B2 (ja) 酸化物半導体薄膜の表面に保護膜を有する積層体の品質評価方法、及び酸化物半導体薄膜の品質管理方法
JP6452485B2 (ja) 酸化物半導体薄膜の評価方法
JP7078525B2 (ja) 薄膜トランジスタのストレス耐性の予測方法
JP6250855B1 (ja) 酸化物半導体薄膜の品質評価方法、及び前記酸化物半導体薄膜の品質管理方法、並びに該品質評価方法を用いる半導体の製造装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160913

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170328

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170529

R150 Certificate of patent or registration of utility model

Ref document number: 6152348

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees