TWI450390B - 使用電阻材料及內電極之非揮發性記憶體裝置及其相關之方法及處理系統 - Google Patents

使用電阻材料及內電極之非揮發性記憶體裝置及其相關之方法及處理系統 Download PDF

Info

Publication number
TWI450390B
TWI450390B TW098104742A TW98104742A TWI450390B TW I450390 B TWI450390 B TW I450390B TW 098104742 A TW098104742 A TW 098104742A TW 98104742 A TW98104742 A TW 98104742A TW I450390 B TWI450390 B TW I450390B
Authority
TW
Taiwan
Prior art keywords
electrodes
volatile memory
memory device
outer electrode
electrode
Prior art date
Application number
TW098104742A
Other languages
English (en)
Other versions
TW201001694A (en
Inventor
In-Gyu Baek
Hyun-Jun Sim
Jin-Shi Zhao
Eun-Kyung Yim
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW201001694A publication Critical patent/TW201001694A/zh
Application granted granted Critical
Publication of TWI450390B publication Critical patent/TWI450390B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/028—Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/78—Array wherein the memory cells of a group share an access device, all the memory cells of the group having a common electrode and the access device being not part of a word line or a bit line driver
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Description

使用電阻材料及內電極之非揮發性記憶體裝置及其相關之方法及處理系統
本發明係關於半導體裝置，且更特定而言，係關於非揮發性記憶體裝置，製作非揮發性記憶體裝置之方法及包含非揮發性記憶體裝置之處理系統。
本申請案主張2008年3月13日在韓國智慧財產局提出申請之韓國專利申請案第10-2008-0023416號之35 U.S.C. § 119下之優先權，該申請案之整個內容以引用方式併入本文中。
使用電阻材料之非揮發性記憶體裝置包含：電阻性隨機存取記憶體(RRAM)裝置、磁性隨機存取記憶體(MRAM)裝置及相變隨機存取記憶體(PRAM)裝置。使用電阻材料之非揮發性記憶體裝置使用一可變電阻材料之電阻之改變(在RRAM裝置之情況下)、一磁隧穿接面(MTJ)膜之電阻根據一鐵磁材料之磁化狀態之改變(在MRAM裝置之情況下)或一相變材料(例如，一硫族化物合金)之狀態之改變(在PRAM裝置之情況下)儲存資料。相反，動態隨機存取記憶體(DRAM)裝置或快閃記憶體裝置使用電荷儲存資料。
一電阻性記憶體單元可包含一可變電阻元件，其設置於一上部電極與一下部電極之間，且該可變電阻元件之電阻可根據施加到相應上部電極及下部電極之電壓而變化。
根據本發明之實施例，提供可具有一減小之記憶體單元面積及一增加之記憶體密度之非揮發性記憶體裝置。亦提供製作此等非揮發性記憶體裝置之方法及包含此等非揮發性記憶體裝置之處理系統。
根據本發明之某些實施例，提供包含複數個內電極之非揮發性記憶體裝置，該等內電極沿一大致垂直於一基板之一面(例如，該基板之一頂表面)之方向延伸。此等裝置進一步包含：複數個第一外電極，其大致平行於該基板之該面延伸，其中每一第一外電極係在該等內電極之一相應一者之一第一側上；及複數個第二外電極，其亦大致平行於該基板之該面延伸，其中每一第二外電極係在該等內電極之一相應一者之一第二側上。此等裝置亦包含複數個可變電阻器，該等可變電阻器接觸該等內電極、該等第一外電極及該等第二外電極。
根據本發明之其他實施例，提供包含複數個內電極之非揮發性記憶體裝置，該等內電極沿一大致垂直於一基板之一面之方向延伸。此等非揮發性記憶體裝置進一步包含複數個第三外電極及複數個第四外電極，其兩者大致平行於該基板之該面延伸且其設置於該等內電極之至少一個側上。該等第三外電極及該等第四外電極沿該等內電極延伸之方向彼此重疊。該裝置亦包含複數個可變電阻器，該等可變電阻器接觸該等內電極、該等第三外電極及該等第四外電極。
根據本發明之再一些實施例，提供製作一非揮發性記憶體裝置之方法。根據此等方法，複數個第一外電極及複數個第二外電極在一基板上形成且大致平行於該基板之一面(例如，該基板之一頂表面)延伸。然後形成一覆蓋該等第一外電極及該等第二外電極之絕緣層。穿過該絕緣層在該等第一外電極與該等第二外電極之間形成複數個接觸孔，該等接觸孔大致垂直於該基板之該面。形成複數個直接接觸該等第一外電極及該等第二外電極之可變電阻器。最後，藉由在該等接觸孔中沈積一導電材料形成複數個內電極。該等內電極接觸該等可變電阻器且沿一大致垂直於該基板之該面之方向延伸。
根據本發明之再一些實施例，提供包含非揮發性記憶體裝置之處理系統。該處理系統中所包含之非揮發性記憶體裝置可包含：複數個內電極，其沿一大致垂直於一基板之一第一側之方向延伸；複數個第一外電極及複數個第二外電極，其兩者大致平行於該基板之該第一側延伸且其形成在該等內電極之兩側上。此等非揮發性記憶體裝置進一步包含複數個可變電阻器，該等可變電阻器接觸該等內電極、該等第一外電極及該等第二外電極。該處理系統進一步包含一驅動該非揮發性記憶體裝置之處理器。
現在，將參照顯示本發明之實例性實施例之附圖更全面地闡述本發明。然而，本發明可體現為諸多不同形式，且不應被視為侷限於本文所陳述之實施例。此外，提供此等實施例以便使本發明將透徹且完整，且將向熟習此項技術者全面傳達本發明之概念。
應理解，當稱一元件為「連接(connected)」或「耦合(coupled)」至另一元件，或「接觸(contacting)」另一元件時，此元件可係直接連接至、耦合至或接觸另一元件，或可存在介入元件。相反，當稱一元件為「直接連接至(directly connected to)」或「直接耦合至(directly coupled to)」或「直接接觸(directly contacting)」另一元件時，則不存在介入元件。通篇相同編號指代相同元件。本文中所使用之術語「及/或(and/or)」包含相關聯之所列各項中之一或多個項之任一及所有組合。
應理解，雖然本文中可使用術語第一、第二等來闡述各種元件、組件、區域、層及/或區段，但此等元件、組件、區域、層及/或區段不應受限於此等術語。此等術語僅用以將一個元件、組件、區域、層或區段與另一元件、組件、區域、層或區段進行區分。因此，在不背離本發明之教示之前提下，可將下文所論述之一第一元件、組件、區域、層或區段稱作一第二元件、組件、區域、層或區段。
本文所使用之術語僅出於闡述具體實施例之目的而並非意欲限定本發明。本文中所使用之單數形式「一(a)」、「一(an)」及「該(the)」亦意欲包含複數形式，除非上下文另有明確指示。應進一步理解，當在此說明書中使用術語「包括(comprises)、」「包括(comprising)、」「包含(includes)」及/或「包括(comprising)」時，其詳細說明存在所述特徵、整數、步驟、作業、元件及/或組件但並不排除存在或添加一或多個其他特徵、整數、步驟、作業、元件、組件及/或其群組。
除非另有界定，否則本文中所使用之所有術語(包含技術術語與科學術語)具有與熟習本發明所屬技術領域之技術者所共知之相同含義。應進一步理解，應將術語(例如，常用字典中所界定之彼等術語)解釋為具有一與其在相關技術之上下文中之含義相一致之含義，且不應以一理想化或過分形式化之意義來對其進行解釋，除非本文中明確如此界定。
下文將以一電阻性隨機存取記憶體(RRAM)裝置為一實例詳細闡述本發明之實例性實施例。然而，本發明並不限於RRAM裝置。亦即，本發明亦可應用於使用電阻材料之其他非揮發性記憶體裝置，舉例而言，其包含一包含一磁穿隧接面之磁性隨機存取記憶體(MRAM)裝置及一包含一硫族化物合金之相變隨機存取記憶體(PRAM)裝置。
下文將參照圖1-5詳細闡述根據本發明之一實例性實施例之一非揮發性記憶體裝置。
圖1係根據本發明之一第一實例性實施例之一非揮發性記憶體裝置之部分之一示意性透視圖。圖2係根據第一實例性實施例之非揮發性記憶體裝置沿圖1之線A-A'截取之一剖面圖。
參照圖1及2，可在一基板100之一面中形成複數個隔離區域105。在此具體實施例中，該面係該基板之頂表面。基板100可係一矽基板、一絕緣體上矽(SOI)基板、一鎵-石棉基板、一矽-鍺基板、一陶瓷基板、一石英基板、一玻璃基板或任一其他微電子裝置基板。舉例而言，隔離區域105可包括藉由矽之局部氧化(LOCOS)獲得之場氧化物(FOX)區域或可係淺溝槽隔離(STI)區域。
可在基板100之頂表面上配置複數條字線(210、220及230)。該等字線中之每一者可包含：一閘極絕緣層圖案210、一閘極電極220及一閘極矽化物層圖案230。該等字線(210、220及230)可沿一大致平行於基板100之頂表面之第一方向延伸。該等字線(210、220及230)藉由重疊複數個主動區域110可充當選擇器。
可將閘極絕緣層圖案210提供在基板100與閘極電極220之間。舉例而言，閘極絕緣層圖案210可由氧化矽、SiON、GexOyNz、GexSiyOz、一高k介電材料或其一組合形成，或可包含氧化矽、SiON、GexOyNz、GexSiyOz及高k介電材料之一堆疊。該高k介電材料之實例包含HfO2 、ZrO2 、Al2 O3 、Ta2 O5 、矽酸鉿、矽酸鋯及其一組合，但本發明並不限於本文所陳述之彼等材料。
舉例而言，可藉由沈積多晶矽或一金屬(例如，鎢(W)、鉭(Ta)、鈦(Ti)、鉬(Mo)、鉿(Hf)、鋯(Zr)、鈷(Co)、鉻(Cr)、鎳(Ni)、鉑(Pt)及/或釕(Ru))且圖案化該(等)所沈積之材料形成閘極電極220。
可藉由將雜質植入主動區域110中來在閘極電極220中之每一者之兩側上形成源極/汲極區域。稍後將詳細闡述主動區域110之形狀。
可在閘極電極220上形成閘極矽化物層圖案230，可在源極/汲極區域中形成且複數個矽化物層圖案120。閘極矽化物層圖案230及矽化物層圖案120可包括以下具有一低電阻及極佳熱穩定性之耐火金屬中之至少一者：鈦、鉬、鎢、鈷、鎳、鉭、鉑及鈀(Pd)。閘極矽化物層圖案230及矽化物層圖案120可減小觸點電阻。
可在閘極電極220中之每一者之兩側壁上提供間隔件240。間隔件240可由一相對於一第一夾層介電層330具有一蝕刻選擇性之材料(例如，SiN、SiON或SiO2 )形成。
可在字線(210、220及230)上方形成複數條位元線300。位元線300可沿一與第一方向不同之第三方向延伸，且因此當俯視時可與字線(210、220及230)相交。第三方向可係大致垂直於第一方向。每一位元線300可經由一相應位元線觸點350連接至主動區域110中之一者。可在主動區域110中之每一者上形成兩條字線(210、220及230)，且該等字線可共享一條位元線300。
第一夾層介電層330可經形成而高於位元線300之頂部之一高度以使字線(210、220及230)及位元線300絕緣。第一夾層介電層330可被劃分為一覆蓋字線(210、220及230)之下部部分及一設置在該下部部分上以覆蓋位元線300之上部部分。
可在第一夾層介電層330上形成複數個第一外電極410_1及複數個第二外電極420_2，該等電極且可沿第一方向延伸。第一外電極410_1及第二外電極420_2可形成為一杆形狀且可彼此間隔開。第一外電極410_1及第二外電極420_2可成對配置。可在每一對一第一外電極410_1與一第二外電極420_2之間的空間中形成一或多個內電極500。內電極500中之每一者可由第一外電極410_1中之一或多者共享且由第二外電極420_2中之一或多者共享。特定而言，如圖1中所示，可在一內電極500之一個側上設置一第一外電極410_1且可在內電極500之另一側上設置一第二外電極420_2。第一外電極410_1及第二外電極420_2中之每一者可與內電極500相交且共享該內電極。
第一外電極410_1及第二外電極420_2可由(舉例而言)鎢(W)、氮化鈦(TiN)、鋁(Al)、銅(Cu)、銥(Ir)、鉑、釕(Ru)、多晶矽及/或其他貴重金屬中之一或多者形成。在某些實施例中，第一外電極410_1及第二外電極420_2可包括鎢、氮化鈦及/或鋁。第一外電極410_1及第二外電極420_2可充當複數個可變電阻器600之源極線，下文對此予以闡述。
圖3係根據第一實例性實施例之非揮發性記憶體裝置之一較大部分之一透視圖。圖4係根據第一實例性實施例之非揮發性記憶體裝置之一平面圖，且圖5圖解闡釋根據第一實例性實施例之非揮發性記憶體裝置之一電路圖。參照圖3-5，第一外電極410_1可電連接至一第一外電極連接器410，且第二外電極420_2可電連接至一第二外電極連接器420。提供第一外電極連接器410及第二外電極連接器420可減小非揮發性記憶體裝置之周邊電路之複雜度。
如圖3中所示，可在每一對一第一外電極410_1與一第二外電極420_2之間的空間中形成內電極500。內電極500可沿一與第一方向不同之第二方向延伸。舉例而言，內電極500可形成為一圓柱形狀或一棱柱形狀(亦即，其具有一圓柱狀或棱柱狀剖面)。第二方向可大致垂直於第一方向，且可大致垂直於基板100之頂表面。
內電極500可由(舉例而言)鎢、氮化鈦、鋁、銅、銥、鉑、釕、銀(Ag)、多晶矽及/或其他貴重金屬形成。在某些實施例中，內電極500可包括銅、銥、鉑、釕、銀、多晶矽及/或其他貴重金屬中之一或多者。
可在第一外電極410_1與內電極500之間且在第二外電極420_2與內電極500之間***可變電阻器600，且該等電阻器可直接接觸第一外電極410_1、內電極500及第二外電極420_2。在某些實施例中，可變電阻器600可覆蓋內電極500之外圓周表面。舉例而言，可變電阻器600可形成為覆蓋內電極500之整個外圓周表面之空心圓柱或空心棱柱。
當將一電信號施加至內電極500、第一外電極410_1及第二外電極420_2時，形成於第一外電極410_1與內電極500之間的可變電阻器600之部分之電阻及形成於第二外電極420_2與內電極500之間的可變電阻器600之部分之電阻可相應地變化。參照圖4，可變電阻器600中之每一者可被劃分為一直接接觸一對應第一外電極410_1之第一部分610及一直接接觸一對應第二外電極420_2之第二部分620。可變電阻器600中之每一者之第一及第二部分610及620可充當不同之電阻材料。
可變電阻器600可由(舉例而言)硫族化物、一過渡金屬氧化物、一鈣鈦礦氧化物或一含有金屬離子之固態電解質材料形成。
參照圖3及4，主動區域110中之每一者可包含：一第一區域110_1，其沿與複數條位元線300大致相同之方向(亦即，沿第三方向)延伸；及一第二區域110_2，其自第一區域110_1突出且沿與字線(210、220及230)大致相同之方向(亦即，沿第一方向)延伸。若第一方向係大致垂直於第三方向，則主動區域110中之每一者可係T形。
在第一實例性實施例中，兩個內電極500連接至主動區域110中之每一者，兩條字線(210、220及230)可跨越主動區域110中之每一者，且一條位元線300可經由其位元線觸點350連接至主動區域110中之每一者。更具體而言，兩個內電極500及兩個可變電阻器600可連接至一主動區域110之第一區域110_1中之每一者，且一個位元線觸點350可連接至主動區域110之第二區域110_2中之每一者。由於跨越主動區域110中之每一者之字線對(210、220及230)共享一條位元線300，因此可能增加記憶體單元之密度。
一第一外電極410_1、一內電極500及一***在第一外電極410_1與內電極500之間的可變電阻器600以及一第二外電極420_2、一內電極500及一***在第二外電極420_2與內電極500之間的可變電阻器600可形成相應之電阻性記憶體單元。可在基板100上配置複數個此等電阻性記憶體單元。在此情況下，即使一非揮發性記憶體裝置經設計而具有一8F2 之佈局，但電阻性記憶體單元之面積可自8F2 減小至4F2 ，此乃因在每一單位記憶體單元面積中形成兩個電阻性記憶體單元。
主動區域110中之每一者中之源極/汲極區域及一閘極電極220可充當用於選擇一內電極500及一記憶體單元之選擇器。在第一實例性實施例中，可使用金屬氧化物半導體場效電晶體(MOSFET)作為選擇器。然而，本發明並不限於此。舉例而言，在其他實施例中，可使用雙極電晶體或二極體作為選擇器。
參照圖5，兩個可變電阻器Rv1 及Rv2 可連接至一選擇器Tr。選擇器Tr可選擇該兩個可變電阻器Rv1 及fv2 中之一者。若使用一電晶體作為選擇器Tr，則可施加一正電壓、一負電壓或兩者作為一程式電壓。因此，第一實例性實施例可應用於一雙極RRAM裝置，該裝置僅在被施以一雙向電壓時才顯示切換特性。
可在內電極500之上方形成一第二夾層介電層(未示出)及上部導線層。
根據第一實例性實施例之非揮發性記憶體裝置亦可包含用於藉由向字線(210、220及230)中之每一者施加一信號來接通或關斷一電晶體之周邊電路及複數個連接至位元線300之感測放大器(未示出)。
根據第一實例性實施例，可藉由針對每一內電極形成複數個電阻性記憶體單元來減小電阻性記憶體單元之面積且增加記憶體單元之密度。
下文將參照圖6及7詳細闡述根據本發明之另一實例性實施例之一非揮發性記憶體裝置。
圖6係根據本發明之一第二實例性實施例之一非揮發性記憶體裝置之一透視圖。圖7係根據第二實例性實施例之非揮發性記憶體裝置之沿圖6之線B-B'截取之一剖面圖。在圖1-7中，相同參考編號指示相同元件，且因此，將省略其詳細說明。
參照圖6及7，該非揮發性記憶體裝置可包含：複數個第一外電極410_1、複數個形成於第一外電極410_1上方之額外外電極1410_1、複數個第二外電極420_2及複數個形成於第二外電極420_2上方之額外第二外電極1420_2。第一外電極410_1、額外第一外電極1410_1、第二外電極420_2及額外第二外電極1420_2可形成複數層外電極層。因此，與第一實例性實施例相比，電阻性記憶體單元之密度可增加。更具體而言，若一非揮發性記憶體裝置經設計而具有一8F2 佈局且包含n個外電極層，則每一電阻性記憶體單元可具有一8/(2n)F2 之面積。
額外第一外電極1410_1可分別上覆於第一外電極410_1上，且額外第一外電極1410_1可分別上覆於第二外電極420_2上。額外第一外電極1410_1及額外第二外電極1420_2可由與用於形成第一外電極410_1及第二外電極420_2相同之材料形成。
在第二實例性實施例中，可針對複數個內電極500中之每一者提供所存在外電極層之兩倍多之電阻性記憶體單元，且因此，電阻性記憶體單元之密度可增加。亦即，若第一外電極410_1、額外第一外電極1410_1、第二外電極420_2及額外第二外電極1420_2形成n個外電極層，則可針對內電極500中之每一者提供2n個電阻性記憶體單元，且因此，電阻性記憶體單元之密度可增加。
根據第二實例性實施例之非揮發性記憶體裝置亦可包含：複數個第一外電極410_1，其位於內電極500之僅一第一側上；及複數個額外第一外電極1410_1，其亦位於內電極500之僅該第一側上且沿內電極500延伸之方向重疊第一外電極410_1。可僅在內電極之一第二側上形成第二外電極420_2及額外第二外電極1410_2。亦即，第一及第二外電極及額外第一及第二外電極410_1、420_2、1410_1及1420_2平行配置於基板100之一個側上，且可係一單個層之第一及第二外電極，其共享一內電極500；或經配置而沿一垂直於基板100之一個側之方向(亦即，沿內電極500之一延伸方向)彼此重疊，且可係第一外電極410_1及額外第一外電極1410_1(其與內電極500之一個側相交)，或可係彼等電極之一組合。亦即，第一及第二電極及額外第一及第二外電極可在於內電極500上定中心之內電極500之兩側處形成為複數個層。在本說明書中，沿一垂直方向配置之經垂直配置之第一外電極410_1及額外第一外電極1410_1分別被稱為一第三外電極及一第四外電極。垂直配置之第二外電極410_2及額外第二外電極1410_2亦被稱為第三外電極及第四外電極。
下文將參照圖8及9詳細闡述根據本發明之另一實例性實施例之一非揮發性記憶體裝置。
圖8係根據本發明之一第三實例性實施例之一非揮發性記憶體裝置之部分之一示意性透視圖。圖9係根據第三實例性實施例之非揮發性記憶體裝置之沿圖8之線C-C'截取之一剖面圖。
參照圖8及9，可形成一包含一第一部分611及一第二部分621之可變電阻器。可在一內電極501與一第一外電極410_1之重疊區中形成第一部分611，且可在內電極501與一第二外電極420_2之重疊區中形成第二部分621。可藉由熱氧化或電漿氧化第一外電極410_1之重疊內電極501之一部分形成該可變電阻器之第一部分611，且可藉由熱氧化或電漿氧化第二外電極420_2之重疊內電極501之一部分形成該可變電阻之第二部分621。
在第三實例性實施例中，可僅在內電極501與第一外電極410_1之重疊區中及內電極501與第二外電極420_2之重疊區中形成可變電阻器(611及621)。因此，可減少可變電阻器(611及621)之製造成本。然而，應瞭解，可變電阻器之第一及第二部分611、621在某些實施例中亦可延伸超出該等重疊區。
在第三實例性實施例中，內電極501可完全填充第一外電極410_1與第二外電極420_2之間的空隙。因此，內電極501之直徑可比在第一及第二實例性實施例中大。
下文將參照圖10及11詳細闡述根據本發明之另一實例性實施例之一非揮發性記憶體裝置。圖10係根據本發明之一第四實例性實施例之一非揮發性記憶體裝置之部分之一示意性透視圖。圖11係根據本發明之第四實例性實施例之非揮發性記憶體裝置之一較大部分之一平面圖。
第四實例性實施例在主動區域111之形狀及配置方面與第一至第三實例性實施例不同。特定而言，在第四實例性實施例中，主動區域111可沿一第四方向延伸，第四方向與複數條字線(210、220及230)延伸之第一方向及複數條位元線300延伸之第三方向兩者不同。
第四方向可與第一及第三方向形成一銳角。第四方向可劃分第一方向與第三方向之間的角度。更具體而言，兩個相交方向形成兩個角。本文所使用之表達「兩個方向之間的角(the angle between two directions)」係指兩個相交方向所形成之最小角。舉例而言，若兩個相交方向形成兩個120°角及兩個60°角，則在該兩個相交方向之間的角係60°。第四方向可與第一方向及第三方向形成一角，例如45°。在此情況下，可在連接至每一對應主動區域111之位元線之相對側上設置兩個連接至主動區域111中之每一者之內電極500，如圖11中所示。
根據第四實例性實施例之非揮發性記憶體裝置可具有一6F2 佈局。在第四實例性實施例中，可在每一單位記憶體單元面積中形成兩個電阻性記憶體單元，且因此，每一電阻性記憶體單元可具有一3F2 之面積。在第四實例性實施例中，如在第二實例性實施例中，若複數個第一外電極410_1及複數個第二外電極420_2經配置而形成n個外電極層，則每一電阻性記憶體單元可具有一6/(2n)F2 之面積。
下文將參照圖7及12-17詳細闡述根據本發明之一實例性實施例之製作一非揮發性記憶體裝置之方法。
圖12-17係圖解闡釋根據本發明之實例性實施例之製作一非揮發性記憶體裝置之方法之剖面圖。
參照圖12，可藉助使用(舉例而言)LOCOS在一基板100中形成複數個隔離區域105。此後，可藉由(舉例而言)使用化學汽相沈積(CVD)、電漿增強型CVD(PE-CVD)或高密度電漿CVD(HDP CVD)形成一氧化矽閘極絕緣層(未示出)，在該閘極絕緣層上形成一用於形成閘極電極220之導電材料層且圖案化該閘極絕緣層及該導電材料層來形成複數個閘極絕緣層圖案210及複數個閘極電極220。此後，可在閘極絕緣層圖案210及閘極電極220中之每一者之兩側上形成間隔件240。此後，可藉由將n型或p型雜質植入至基板100中形成源極/汲極區域。在某些實施例中，可藉由兩次或多次執行雜質植入同時改變雜質之濃度來形成該等源極/汲極區域。可使用快速熱工藝(RTP)裝備或一熔爐在該等源極/汲極區域上執行熱處理。此後，可在基板100上形成複數個矽化物層圖案120及複數個閘極矽化物層圖案230。此後，可沈積複數條位元線(未示出)及一第一夾層介電層330。
此後，可通過CVD、物理汽相沈積(PVD)或原子層沈積(ALD)在第一夾層介電層330上沈積一第一外電極材料及一第二外電極材料，且然後可圖案化該等材料，藉此形成複數個第一外電極410_1及複數個第二外電極420_2。第一外電極410_1及第二外電極420_2可彼此間隔開。
此後，參照圖13，可在第一夾層介電層330上形成一第二夾層絕緣層430以便覆蓋第一外電極410_1及第二外電極420_2並使其絕緣。
此後，參照圖14，可藉由使用(舉例而言)與用於形成第一外電極410_1及第二外電極420_2相同之方法在第二夾層介電層430上形成複數個額外第一外電極1410_1及複數個額外第二外電極1420_2。額外第一外電極1410_1可分別上覆於第一外電極410_1上，且額外第二外電極1420_2可分別上覆於第二外電極420_2上。額外第一外電極1410_1及額外第二外電極1420_2之形成係可選的。另外，複數個第三外電極410_1及複數個第四外電極1410_1可形成為複數個層。
此後，參照圖15，可形成一第三夾層介電層1430以便使額外第一外電極1410_1及額外第二外電極1420_2絕緣。可重複執行圖14及15中所示之作業，藉此形成n個外電極層。
參照圖16，可藉由使用一蝕刻劑蝕刻第一夾層介電層330、第二夾層介電層430及第三夾層介電層1430來形成複數個呈(舉例而言)一圓柱形狀或一棱柱形狀之接觸孔1500。接觸孔1500可連接至一主動區域110之一第一區域110_1。可沿一與字線(210、220及230)延伸之方向(亦即，第一方向)不同之第二方向形成接觸孔1500。第二方向可垂直於基板100之頂表面。可在第一夾層介電層330下方形成一蝕刻停止層(未示出)旨在防止矽化物層圖案120被蝕刻掉。
參照圖17，可藉由借助CVD、PVD或ALD在第三夾層介電層1430上及在接觸孔1500中沈積選自硫族化物、一過渡金屬氧化物、一鈣鈦礦氧化物及一含有金屬離子之固態電解質材料之一種可變電阻材料且圖案化該所沈積之可變電阻材料以便在接觸孔1500中之每一者之側壁上僅留下該所沈積之可變電阻材料來形成複數個呈一圓柱形狀或一棱柱形狀之可變電阻器(610及620)。該等可變電阻器(610及620)可接觸第一外電極410_1及第二外電極420_2。
此後，參照圖7，可藉由以一導電材料填充接觸孔1500來形成複數個內電極500。內電極500可沿第二方向延伸，且可接觸可變電阻器(610及620)。更具體而言，可藉由借助CVD、ALD、PVD或電鍍以一導電材料填充接觸孔1500並執行平面化(例如，化學機械拋光(CMP))來形成內電極500。此後，可形成上部導線層、驅動電路及感測放大器，藉此完成一非揮發性記憶體裝置之形成。
下文將參照圖9、12-16及18詳細闡述根據本發明之另一實例性實施例之製作一非揮發性記憶體裝置之方法。
圖18係一圖解闡釋根據本發明之另一實例性實施例之製作一非揮發性記憶體裝置之方法之剖面圖。下文將主要關注與圖12-17之實例性實施例之差異詳細闡述圖18之實例性實施例。
可藉由執行與上文參照圖12-16所闡述相同之作業獲得圖16中所示之結構。
此後，可熱氧化或電漿氧化複數個第一外電極410_1之由複數個接觸孔1500曝露之部分及複數個第二外電極420_2之由接觸孔1500曝露之部分，藉此形成複數個第一可變電阻器部分611及複數個第二可變電阻器部分621。若在第一外電極410_1及第二外電極420_2上方形成複數個額外第一外電極1410_1及複數個額外第二外電極1420_2以形成複數層外電極層，則亦可氧化額外第一外電極1410_1之由接觸孔1500曝露之部分及額外第二外電極1420_2之由接觸孔1500曝露之部分，藉此形成複數個額外第一可變電阻器部分1611及複數個額外第二可變電阻器部分1621。
此後，參照圖9，可藉由以一導電材料填充複數個接觸孔1500且執行平坦化來形成複數個內電極501。可使用與用於在圖12-17之實例性實施例中形成內電極500相同之方法形成內電極501。即使圖9中所示之非揮發性記憶體裝置僅包含一單個外電極層，但應理解本發明亦可應用於一包含複數層外電極層之非揮發性記憶體裝置，如圖18中所示。
因此，根據本發明之實施例，提供包含以下之非揮發性記憶體裝置：內電極，其自一基板之一面大致垂直地延伸；及第一及第二外電極，其大致平行於該基板之該面延伸。在每一內電極與第一及第二外電極中之相應者之間提供可變電阻器。根據本發明之實施例之非揮發性記憶體裝置可具有一三維堆疊結構，其中相對於每一內電極提供多個外電極層旨在進一步增加記憶體單元之密度。
下文將參照圖19詳細闡述根據本發明之一實例性實施例之一處理系統。
圖19係根據本發明之一實例性實施例之包含一非揮發性記憶體裝置之處理系統之一方塊圖。參照圖19，該處理系統可係(舉例而言)一行動電話、一MP3播放器、一導覽系統或一家用器具。
該處理系統可包含至少一個處理器810、一半導體記憶體裝置860及一輸入/輸出(I/O)裝置850。
半導體記憶體裝置860可係根據第一至第四實例性實施例之非揮發性記憶體裝置中之任一者。半導體記憶體裝置860可儲存各種程式碼及資料以用於執行處理器810。
I/O裝置850可經由一本端匯流排820與半導體記憶體裝置860傳輸資料。半導體記憶體裝置860可連接至一記憶體匯流排840。記憶體匯流排840可經由一記憶體控制器830連接至本端匯流排820。
雖然已參照本發明之實例性實施例具體顯示並闡述了本發明，但熟習此項技術者應理解，可在不背離以下申請專利範圍所界定之本發明之精神及範疇之前提下在本發明之形式及細節上做出各種改變。
100．．．基板
105．．．隔離區域
110．．．主動區域
110_1．．．第一區域
110_2．．．第二區域
111．．．主動區域
120．．．矽化物層圖案
210．．．字線/閘極絕緣層圖案
220．．．字線/閘極電極
230．．．字線/閘極矽化物層圖案
240．．．間隔件
300．．．位元線
330．．．第一夾層介電層
350．．．位元線觸點
410．．．第一外電極連接器
410_1．．．第一外電極
410_2．．．第二外電極
420．．．第二外電極連接器
420_2．．．第二外電極
430．．．第二夾層介電層/第二夾層絕緣層
500．．．內電極
501．．．內電極
600．．．可變電阻器
610．．．可變電阻器第一部分
611．．．第一可變電阻器部分
620．．．可變電阻器第二部分
621．．．第二可變電阻器部分
810．．．處理器
820．．．本端匯流排
830．．．記憶體控制器
840．．．記憶體匯流排
850．．．輸入/輸出裝置
860．．．半導體記憶體裝置
1410_1．．．額外第一外電極
1420_2．．．額外第二外電極
1430．．．第三夾層介電層
1500．．．接觸孔
1611．．．額外第一可變電阻器部分
1621．．．額外第二可變電阻器部分
藉由參照隨附圖式詳細闡述本發明之實例性實施例，將更加顯而易見本發明之以上及其他態樣及特徵，在圖式中：
圖1係根據本發明之一第一實例性實施例之一非揮發性記憶體裝置之部分之一示意性透視圖；
圖2係根據第一實例性實施例之非揮發性記憶體裝置之沿圖1之線A-A'截取之一剖面圖；
圖3係根據第一實例性實施例之非揮發性記憶體裝置之一透視圖；
圖4係根據第一實例性實施例之非揮發性記憶體裝置之一平面圖；
圖5係根據第一實例性實施例之非揮發性記憶體裝置之一電路圖；
圖6係根據本發明之一第二實例性實施例之一非揮發性記憶體裝置之一透視圖；
圖7係根據第二實例性實施例之非揮發性記憶體裝置之沿圖6之線B-B'截取之一剖面圖；
圖8係根據本發明之一第三實例性實施例之一非揮發性記憶體裝置之部分之一示意性透視圖；
圖9係根據第三實例性實施例之非揮發性記憶體裝置之沿圖8之線C-C'截取之一剖面圖；
圖10係根據本發明之一第四實例性實施例之一非揮發性記憶體裝置之部分之一示意性透視圖；
圖11係根據第四實例性實施例之非揮發性記憶體裝置之一平面圖；
圖12至17係圖解闡釋根據本發明之實例性實施例之製作一非揮發性記憶體裝置之方法之剖面圖；
圖18係圖解闡釋根據本發明之其他實施例之製作一非揮發性記憶體裝置之方法之一剖面圖；及
圖19係根據本發明之一實例性實施例之包含一非揮發性記憶體裝置之處理系統之一方塊圖。
100．．．基板
105．．．隔離區域
110．．．主動區域
1101．．．第一區域
1102．．．第二區域
120．．．矽化物層圖案
210．．．字線/閘極絕緣層圖案
220．．．字線/閘極電極
230．．．字線/閘極矽化物層圖案
300．．．位元線
350．．．位元線觸點
4101．．．第一外電極
4202．．．第二外電極
500．．．內電極
600．．．可變電阻器

Claims (14)

  1. 一種非揮發性記憶體裝置，其包括：複數個內電極，其沿一大致垂直於一基板之一面之方向延伸；複數個第一外電極，其大致平行於該基板之該面延伸，其中每一第一外電極係在該等內電極中之一相應一者之一第一側上；複數個第二外電極，其大致平行於該基板之該面延伸，其中每一第二外電極係在該等內電極中之一相應一者之一第二側上；及複數個可變電阻器，其中每一可變電阻器接觸該等內電極中之一者、該等第一外電極中之一者及該等第二外電極中之一者。
  2. 如請求項1之非揮發性記憶體裝置，其中該等第一外電極及該等第二外電極沿該等內電極延伸之該方向配置為複數層外電極層。
  3. 如請求項1之非揮發性記憶體裝置，其進一步包括複數個選擇器，其中該等選擇器中之每一者經組態以選擇該複數個可變電阻器中之一者。
  4. 如請求項1之非揮發性記憶體裝置，其中：該等第一外電極彼此電連接；且該等第二外電極彼此電連接。
  5. 如請求項1之非揮發性記憶體裝置，其進一步包括：複數個主動區域，其在該基板中；複數條字線，其沿與該等第一外電極及該等第二外電極大致相同之方向延伸；複數條位元線，其沿一大致垂直於該等第一外電極及該等第二外電極之方向延伸；及複數個位元線觸點，其每一者將該等位元線中之一相應一者電連接至該等主動區域之位於該等字線之間的一相應一者之一部分，其中兩條字線連接至該等主動區域中之每一者。
  6. 如請求項5之非揮發性記憶體裝置，其中該等主動區域中之每一者包含沿與該等位元線大致相同之方向延伸之一第一區域及自該第一區域突出且沿與該等字線大致相同之方向延伸之一第二區域。
  7. 如請求項6之非揮發性記憶體裝置，其中：該等內電極中之每一者連接至該等主動區域中之一相應一者之該第一區域之一第一端或該第一區域之一第二端；且每一位元線觸點連接至該等主動區域中之一相應一者之該第二區域。
  8. 如請求項5之非揮發性記憶體裝置，其中該等主動區域與該等字線及/或該等位元線中之至少一者形成一銳角。
  9. 如請求項1之非揮發性記憶體裝置，其中該等內電極具有一圓柱形剖面或一棱柱形剖面。
  10. 如請求項9之非揮發性記憶體裝置，其中該等可變電阻器覆蓋該等內電極之外圓周表面。
  11. 如請求項9之非揮發性記憶體裝置，其中該等可變電阻器位於其中該等內電極與該第一外電極重疊之區中及其中該等內電極與該等第二外電極重疊之區中。
  12. 如請求項9之非揮發性記憶體裝置，其中該等可變電阻器包括硫族化物、一過渡金屬氧化物、一鈣鈦礦氧化物及/或一含有金屬離子之固態電解質材料。
  13. 一種非揮發性記憶體裝置，其包括：複數個內電極，其沿一大致垂直於一基板之一面之方向延伸；複數個第三外電極及複數個第四外電極，兩者大致平行於該基板之該面延伸，其設置於該等內電極之至少一個側上，該等第三外電極及該等第四外電極沿該等內電極延伸之該方向彼此重疊；及複數個可變電阻器，其接觸該等內電極、該等第三外電極及該等第四外電極。
  14. 如請求項13之非揮發性記憶體裝置，其中：該等第三外電極及該等第四外電極設置於該等內電極之兩側上且與該等內電極相交；且該非揮發性記憶體裝置進一步包括：複數個主動區域，其在該基板中；複數條字線，其沿大致與該等第三外電極及該等第四外電極相同之方向延伸；及複數條位元線，其沿一大致垂直於該等第一外電極及該等第二外電極之方向延伸且連接至該等主動區域之位於該等字線之間的部分，其中兩條字線連接至該等主動區域中之每一者。
TW098104742A 2008-03-13 2009-02-13 使用電阻材料及內電極之非揮發性記憶體裝置及其相關之方法及處理系統 TWI450390B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080023416A KR101418434B1 (ko) 2008-03-13 2008-03-13 비휘발성 메모리 장치, 이의 제조 방법, 및 이를 포함하는프로세싱 시스템

Publications (2)

Publication Number Publication Date
TW201001694A TW201001694A (en) 2010-01-01
TWI450390B true TWI450390B (zh) 2014-08-21

Family

ID=41062116

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098104742A TWI450390B (zh) 2008-03-13 2009-02-13 使用電阻材料及內電極之非揮發性記憶體裝置及其相關之方法及處理系統

Country Status (5)

Country Link
US (3) US7952163B2 (zh)
JP (1) JP2009224778A (zh)
KR (1) KR101418434B1 (zh)
CN (1) CN101533848B (zh)
TW (1) TWI450390B (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7772590B2 (en) * 2007-03-05 2010-08-10 Systems On Silicon Manufacturing Co. Pte. Ltd. Metal comb structures, methods for their fabrication and failure analysis
KR20100001260A (ko) * 2008-06-26 2010-01-06 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US8546861B2 (en) * 2009-03-05 2013-10-01 Gwangju Institute Of Science And Technology Resistance change memory device with three-dimensional structure, and device array, electronic product and manufacturing method therefor
CN102054526B (zh) * 2009-11-10 2012-10-31 中芯国际集成电路制造(上海)有限公司 一种dram存储器
CN102859690B (zh) * 2010-02-23 2015-02-18 松下电器产业株式会社 非易失性存储装置的制造方法、非易失性存储元件、及非易失性存储装置
US20130094273A1 (en) * 2010-04-06 2013-04-18 Wei-Chih Chien 3d memory and decoding technologies
JP5636212B2 (ja) * 2010-06-02 2014-12-03 株式会社日立製作所 半導体装置およびその製造方法
KR101811308B1 (ko) 2010-11-10 2017-12-27 삼성전자주식회사 저항 변화 체를 갖는 비 휘발성 메모리 소자 및 그 제조방법
US10297640B2 (en) * 2010-11-29 2019-05-21 Micron Technology, Inc. Cross-point memory with self-defined memory elements
EP2731109B1 (en) 2010-12-14 2016-09-07 SanDisk Technologies LLC Architecture for three dimensional non-volatile storage with vertical bit lines
US9227456B2 (en) * 2010-12-14 2016-01-05 Sandisk 3D Llc Memories with cylindrical read/write stacks
US8933491B2 (en) * 2011-03-29 2015-01-13 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of vertically stacked tiers of memory cells
US9343672B2 (en) * 2011-06-07 2016-05-17 Samsung Electronics Co., Ltd. Nonvolatile memory devices, nonvolatile memory cells and methods of manufacturing nonvolatile memory devices
KR20130019644A (ko) 2011-08-17 2013-02-27 삼성전자주식회사 반도체 메모리 장치
KR101912397B1 (ko) * 2011-11-25 2018-10-29 삼성전자주식회사 3차원적으로 배열된 저항성 메모리 셀들을 포함하는 반도체 메모리 장치
US8891277B2 (en) 2011-12-07 2014-11-18 Kabushiki Kaisha Toshiba Memory device
KR102010335B1 (ko) 2012-04-30 2019-08-13 삼성전자주식회사 가변 저항 메모리 장치 및 그 형성 방법
US9171584B2 (en) 2012-05-15 2015-10-27 Sandisk 3D Llc Three dimensional non-volatile storage with interleaved vertical select devices above and below vertical bit lines
CN103474570B (zh) * 2012-06-06 2016-03-30 复旦大学 集成于集成电路的后端结构的电阻型存储器及其制备方法
KR102021808B1 (ko) * 2012-12-04 2019-09-17 삼성전자주식회사 3차원 구조의 메모리 셀 어레이를 포함하는 불휘발성 메모리
US9023699B2 (en) 2012-12-20 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive random access memory (RRAM) structure and method of making the RRAM structure
US9202694B2 (en) 2013-03-04 2015-12-01 Sandisk 3D Llc Vertical bit line non-volatile memory systems and methods of fabrication
US9165933B2 (en) 2013-03-07 2015-10-20 Sandisk 3D Llc Vertical bit line TFT decoder for high voltage operation
US8956939B2 (en) * 2013-04-29 2015-02-17 Asm Ip Holding B.V. Method of making a resistive random access memory device
JP2014216647A (ja) * 2013-04-29 2014-11-17 エーエスエムアイピー ホールディング ビー．ブイ． 金属ドープされた抵抗切り替え層を有する抵抗変化型メモリを製造する方法
TWI514551B (zh) * 2013-05-15 2015-12-21 Toshiba Kk Nonvolatile memory device
US9362338B2 (en) 2014-03-03 2016-06-07 Sandisk Technologies Inc. Vertical thin film transistors in non-volatile storage systems
US9379246B2 (en) 2014-03-05 2016-06-28 Sandisk Technologies Inc. Vertical thin film transistor selection devices and methods of fabrication
US9627009B2 (en) 2014-07-25 2017-04-18 Sandisk Technologies Llc Interleaved grouped word lines for three dimensional non-volatile storage
US9484094B2 (en) * 2015-01-21 2016-11-01 Ememory Technology Inc. Control method of resistive random-access memory
US9419058B1 (en) 2015-02-05 2016-08-16 Sandisk Technologies Llc Memory device with comb-shaped electrode having a plurality of electrode fingers and method of making thereof
US9450023B1 (en) 2015-04-08 2016-09-20 Sandisk Technologies Llc Vertical bit line non-volatile memory with recessed word lines
US9831290B2 (en) * 2016-03-10 2017-11-28 Toshiba Memory Corporation Semiconductor memory device having local bit line with insulation layer formed therein
CN106654002B (zh) * 2016-11-03 2018-12-04 北京航空航天大学 一种低功耗磁性多阻态存储单元
JP6829733B2 (ja) 2019-01-16 2021-02-10 ウィンボンド エレクトロニクス コーポレーション 抵抗変化型ランダムアクセスメモリ
TWI691035B (zh) * 2019-03-12 2020-04-11 華邦電子股份有限公司 電阻式隨機存取記憶體結構
CN111769132B (zh) * 2019-04-02 2023-06-02 华邦电子股份有限公司 电阻式随机存取存储器结构
US10950789B2 (en) * 2019-05-31 2021-03-16 Winbond Electronics Corp. Resisitive random access memory structure and method for forming the same
CN110610943A (zh) * 2019-08-07 2019-12-24 成都皮兆永存科技有限公司 高密度三维结构半导体存储器及制备方法
JP2021048224A (ja) * 2019-09-18 2021-03-25 キオクシア株式会社 不揮発性記憶装置
CN114823675A (zh) * 2021-01-29 2022-07-29 长鑫存储技术有限公司 半导体器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW516221B (en) * 2000-10-30 2003-01-01 Toshiba Corp Non-volatile semiconductor memory
TWI242845B (en) * 2002-08-30 2005-11-01 Fasl Llc Semiconductor memory device and the manufacturing method thereof
US20070159868A1 (en) * 2006-01-06 2007-07-12 Sharp Kabushiki Kaisha Nonvolatile memory device
TW200731514A (en) * 2006-01-27 2007-08-16 Renesas Tech Corp Semiconductor device
TWI292620B (en) * 2002-06-12 2008-01-11 Sanyo Electric Co Semiconductor device
TW200807641A (en) * 2006-05-31 2008-02-01 Sandisk 3D Llc Conductive hard mask to protect patterned features during trench etch

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19842883A1 (de) * 1998-09-18 2000-03-30 Siemens Ag Elektrisch programmierbare, nichtflüchtige Speicherzellenanordnung
US6798359B1 (en) 2000-10-17 2004-09-28 Swedish Keys Llc Control unit with variable visual indicator
JP4118500B2 (ja) * 2000-11-01 2008-07-16 独立行政法人科学技術振興機構 ポイントコンタクト・アレー
US20030183868A1 (en) 2002-04-02 2003-10-02 Peter Fricke Memory structures
US7042749B2 (en) * 2002-05-16 2006-05-09 Micron Technology, Inc. Stacked 1T-nmemory cell structure
JP4403356B2 (ja) * 2002-10-29 2010-01-27 ソニー株式会社 半導体メモリ及びその製造方法
JP4509467B2 (ja) 2002-11-08 2010-07-21 シャープ株式会社 不揮発可変抵抗素子、及び記憶装置
JP4355136B2 (ja) * 2002-12-05 2009-10-28 シャープ株式会社 不揮発性半導体記憶装置及びその読み出し方法
JP4376191B2 (ja) * 2003-04-03 2009-12-02 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． ３次元メモリアレイ
JP4634014B2 (ja) 2003-05-22 2011-02-16 株式会社日立製作所 半導体記憶装置
US7291878B2 (en) * 2003-06-03 2007-11-06 Hitachi Global Storage Technologies Netherlands B.V. Ultra low-cost solid-state memory
JP4356542B2 (ja) * 2003-08-27 2009-11-04 日本電気株式会社 半導体装置
KR100509569B1 (ko) 2004-01-05 2005-08-23 한국과학기술연구원 상변화 메모리 및 그 제조방법
JP2005244145A (ja) * 2004-01-28 2005-09-08 Sharp Corp 半導体記憶装置及びその製造方法
JP2005347468A (ja) * 2004-06-02 2005-12-15 Matsushita Electric Ind Co Ltd 不揮発性メモリ
KR100668823B1 (ko) 2004-06-30 2007-01-16 주식회사 하이닉스반도체 상변환 기억 소자 및 그 제조방법
JP2006344876A (ja) * 2005-06-10 2006-12-21 Sharp Corp 不揮発性記憶素子とその製造方法
KR101213702B1 (ko) * 2006-04-21 2012-12-18 삼성전자주식회사 비휘발성 메모리 소자, 그 동작 방법, 및 그 제조 방법
JP2009081251A (ja) * 2007-09-26 2009-04-16 Panasonic Corp 抵抗変化素子とその製造方法ならびに抵抗変化型メモリ
JP5172269B2 (ja) * 2007-10-17 2013-03-27 株式会社東芝 不揮発性半導体記憶装置
KR20090055874A (ko) * 2007-11-29 2009-06-03 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW516221B (en) * 2000-10-30 2003-01-01 Toshiba Corp Non-volatile semiconductor memory
TWI292620B (en) * 2002-06-12 2008-01-11 Sanyo Electric Co Semiconductor device
TWI242845B (en) * 2002-08-30 2005-11-01 Fasl Llc Semiconductor memory device and the manufacturing method thereof
US20070159868A1 (en) * 2006-01-06 2007-07-12 Sharp Kabushiki Kaisha Nonvolatile memory device
TW200731514A (en) * 2006-01-27 2007-08-16 Renesas Tech Corp Semiconductor device
TW200807641A (en) * 2006-05-31 2008-02-01 Sandisk 3D Llc Conductive hard mask to protect patterned features during trench etch

Also Published As

Publication number Publication date
KR101418434B1 (ko) 2014-08-14
US8698281B2 (en) 2014-04-15
US7952163B2 (en) 2011-05-31
JP2009224778A (ja) 2009-10-01
US20110204315A1 (en) 2011-08-25
KR20090098189A (ko) 2009-09-17
TW201001694A (en) 2010-01-01
CN101533848B (zh) 2013-04-10
US20130043453A1 (en) 2013-02-21
CN101533848A (zh) 2009-09-16
US8314003B2 (en) 2012-11-20
US20090230512A1 (en) 2009-09-17

Similar Documents

Publication Publication Date Title
TWI450390B (zh) 使用電阻材料及內電極之非揮發性記憶體裝置及其相關之方法及處理系統
CN104659050B (zh) Rram器件的顶电极阻挡层
JP5025696B2 (ja) 抵抗変化メモリ
JP6180700B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JP5996324B2 (ja) 不揮発性半導体記憶装置とその製造方法
US10355200B2 (en) Semiconductor device and electronic system including the same
CN104037187A (zh) 具有双间隔件的一晶体管和一阻变随机存取存储器的结构
TWI736272B (zh) 具有絲侷限之非揮發性記憶體元件
US20130170281A1 (en) Variable resistance memory device and method for fabricating the same
KR102114202B1 (ko) 가변 저항 메모리 소자 및 그 형성 방법
WO2017044166A1 (en) Three-dimensional resistive random access memory containing self-aligned memory elements
KR101929246B1 (ko) 가변 저항 메모리 장치 및 그 형성 방법
US20110303887A1 (en) Memory storage device and method of manufacturing the same
TW202201650A (zh) 記憶體裝置及其形成方法
US20230380310A1 (en) Semiconductor memory devices with electrically isolated stacked bit lines and methods of manufacture
CN108123033B (zh) 阻变随机存储器存储单元及其制作方法、电子装置
US9006701B2 (en) Non-volatile memory device having bit lines and source lines arranged in parallel and manufacturing method thereof
US20230238462A1 (en) Dual-layer channel transistor and methods of forming same
CN111584495B (zh) 电阻式随机存取存储器及其制造方法
US20140061572A1 (en) Semiconductor device and method of manufacturing the same
TWI497490B (zh) 使用釕／矽二極體之交叉點記憶體
JP2013175524A (ja) 半導体装置及びその製造方法
TW202423262A (zh) 鐵電隧道接面結構
KR20140064454A (ko) 반도체 장치 및 그 제조 방법
JP2012119499A (ja) 半導体装置の製造方法及び半導体装置