JPH07245266A - 化合物半導体基板およびその製造方法 - Google Patents
化合物半導体基板およびその製造方法Info
- Publication number
- JPH07245266A JPH07245266A JP3356894A JP3356894A JPH07245266A JP H07245266 A JPH07245266 A JP H07245266A JP 3356894 A JP3356894 A JP 3356894A JP 3356894 A JP3356894 A JP 3356894A JP H07245266 A JPH07245266 A JP H07245266A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- silicon
- substrate
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 シリコン基板上に化合物半導体層をエピタキ
シャル成長させた化合物半導体基板において、シリコン
基板の導電性がその上の化合物半導体に影響を与えるこ
とのない化合物半導体層を成長させた化合物半導体基板
およびその製造方法を提供する。 【構成】 上部シリコン層４の厚さが５０〜１０００Å
であるＳＯＩ基板１上に、化合物半導体層５をエピタキ
シャル成長させたことを特徴とする化合物半導体基板で
ある。
シャル成長させた化合物半導体基板において、シリコン
基板の導電性がその上の化合物半導体に影響を与えるこ
とのない化合物半導体層を成長させた化合物半導体基板
およびその製造方法を提供する。 【構成】 上部シリコン層４の厚さが５０〜１０００Å
であるＳＯＩ基板１上に、化合物半導体層５をエピタキ
シャル成長させたことを特徴とする化合物半導体基板で
ある。
Description
【０００１】
【産業上の利用分野】本発明は、シリコン基板上に化合
物半導体層をエピタキシャル成長させた化合物半導体基
板およびその製造方法およびそれを用いた半導体装置に
関する。
物半導体層をエピタキシャル成長させた化合物半導体基
板およびその製造方法およびそれを用いた半導体装置に
関する。
【０００２】
【従来の技術】化合物半導体を用いた半導体素子は、一
般にシリコン半導体を用いた素子より高速・高周波域で
動作することが可能であるため、次第にその利用が広が
っている。この化合物半導体は、化合物半導体基板とし
て、半絶縁性のものを用いるのが一般的である。この半
絶縁性の化合物半導体基板は、化合物半導体中にごくわ
ずかなＣｒ、Ｆｅ、Ｖ、Ｏなどを添加することによっ
て、電子または正孔の移動を抑制することによって得て
いる。例えばＧａＡｓ単体の基板では、Ｃｒや、Ｃｒと
Ｏと添加することによって抵抗値の高い半絶縁性の基板
を形成している。また、特開昭５９−１６９，１２３号
公報には、ＭＯＣＶＤ法により、エピタキシャル成長さ
せる原料ガスと共に、反応系内に、バナジウム（Ｖ）の
アルコオキサイドを導入することによって、半絶縁性に
した化合物半導体層を基板上に形成する方法が開示され
ている。
般にシリコン半導体を用いた素子より高速・高周波域で
動作することが可能であるため、次第にその利用が広が
っている。この化合物半導体は、化合物半導体基板とし
て、半絶縁性のものを用いるのが一般的である。この半
絶縁性の化合物半導体基板は、化合物半導体中にごくわ
ずかなＣｒ、Ｆｅ、Ｖ、Ｏなどを添加することによっ
て、電子または正孔の移動を抑制することによって得て
いる。例えばＧａＡｓ単体の基板では、Ｃｒや、Ｃｒと
Ｏと添加することによって抵抗値の高い半絶縁性の基板
を形成している。また、特開昭５９−１６９，１２３号
公報には、ＭＯＣＶＤ法により、エピタキシャル成長さ
せる原料ガスと共に、反応系内に、バナジウム（Ｖ）の
アルコオキサイドを導入することによって、半絶縁性に
した化合物半導体層を基板上に形成する方法が開示され
ている。
【０００３】このような化合物半導体を用いた半導体装
置の需要は多くなっているにもかかわらず、その化合物
半導体基板自体の口径は未だ３〜４、大きくても５イン
チ程度であり、６〜８インチさらには１２インチといっ
た大口径化が達成されているシリコン基板と比較し、そ
の上に形成される半導体装置の量産性に欠けるものであ
る。
置の需要は多くなっているにもかかわらず、その化合物
半導体基板自体の口径は未だ３〜４、大きくても５イン
チ程度であり、６〜８インチさらには１２インチといっ
た大口径化が達成されているシリコン基板と比較し、そ
の上に形成される半導体装置の量産性に欠けるものであ
る。
【０００４】そこで、注目されているのが、シリコン基
板上に、エピタキシャル成長法によって化合物半導体層
を成長させた化合物半導体基板である。このようにシリ
コン基板上に化合物半導体をエピタキシャル成長される
ことでその大口径化を行うことが可能となる。
板上に、エピタキシャル成長法によって化合物半導体層
を成長させた化合物半導体基板である。このようにシリ
コン基板上に化合物半導体をエピタキシャル成長される
ことでその大口径化を行うことが可能となる。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うなシリコン基板上にエピタキシャル成長させた化合物
半導体層においては、このシリコン基板と化合物半導体
層との界面から化合物半導体側にシリコンが拡散してし
まい半絶縁性がなくなり、電界効果トランジスタ（以下
ＦＥＴと称する）を作製する化合物半導体層が導電性と
なってしまうことがある。また、シリコン基板そのもの
が導電性であるため、化合物半導体層表面に形成したＦ
ＥＴなどの電極との間で、浮遊容量が発生し、化合物半
導体による半導体装置の特徴の一つである高速動作性を
劣化させるという問題がある。この浮遊容量は、化合物
半導体層の厚さを厚くしてやれば低減されるのである
が、シリコン基板上に形成できる化合物半導体層の厚み
には限界があり、４μｍ程度で、この浮遊容量の影響を
無視できるほどの厚い化合物半導体層を形成することが
困難である。
うなシリコン基板上にエピタキシャル成長させた化合物
半導体層においては、このシリコン基板と化合物半導体
層との界面から化合物半導体側にシリコンが拡散してし
まい半絶縁性がなくなり、電界効果トランジスタ（以下
ＦＥＴと称する）を作製する化合物半導体層が導電性と
なってしまうことがある。また、シリコン基板そのもの
が導電性であるため、化合物半導体層表面に形成したＦ
ＥＴなどの電極との間で、浮遊容量が発生し、化合物半
導体による半導体装置の特徴の一つである高速動作性を
劣化させるという問題がある。この浮遊容量は、化合物
半導体層の厚さを厚くしてやれば低減されるのである
が、シリコン基板上に形成できる化合物半導体層の厚み
には限界があり、４μｍ程度で、この浮遊容量の影響を
無視できるほどの厚い化合物半導体層を形成することが
困難である。
【０００６】そこで、本発明の目的は、シリコン基板上
に化合物半導体層をエピタキシャル成長させた化合物半
導体基板において、シリコン基板の導電性がその上の化
合物半導体に影響を与えることのないシリコン基板上に
化合物半導体層を成長させた化合物半導体基板およびそ
の製造方法を提供することである。
に化合物半導体層をエピタキシャル成長させた化合物半
導体基板において、シリコン基板の導電性がその上の化
合物半導体に影響を与えることのないシリコン基板上に
化合物半導体層を成長させた化合物半導体基板およびそ
の製造方法を提供することである。
【０００７】
【課題を解決するための手段】上記目的を達成するため
の本発明は、上部シリコン層の厚さが５０〜１０００Å
であるＳＯＩ基板上に、化合物半導体層をエピタキシャ
ル成長させたことを特徴とする化合物半導体基板であ
る。
の本発明は、上部シリコン層の厚さが５０〜１０００Å
であるＳＯＩ基板上に、化合物半導体層をエピタキシャ
ル成長させたことを特徴とする化合物半導体基板であ
る。
【０００８】また、上記目的を達成するための本発明
は、上部シリコン層の厚さが５０〜１００ÅであるＳＯ
Ｉ基板上に、化合物半導体層をエピタキシャル成長させ
たことを特徴とする化合物半導体基板である。
は、上部シリコン層の厚さが５０〜１００ÅであるＳＯ
Ｉ基板上に、化合物半導体層をエピタキシャル成長させ
たことを特徴とする化合物半導体基板である。
【０００９】さらに、上記目的を達成するための本発明
は、シリコン基板内部に酸素イオン注入を行う工程と、
該酸素イオン注入を行ったシリコン基板を熱処理するこ
とにより前記シリコン基板内部に酸化シリコン層を形成
する工程と、上記工程を経た前記シリコン基板を熱酸化
して酸化シリコン膜を形成する工程と、該酸化シリコン
膜をエッチングして、該酸化シリコン層からシリコン基
板表面までの厚さを５０〜１０００Åにする工程と、上
記工程を経た前記シリコン基板表面に化合物半導体層を
エピタキシャル成長する工程と、を有することを特徴と
する化合物半導体基板の製造方法である。
は、シリコン基板内部に酸素イオン注入を行う工程と、
該酸素イオン注入を行ったシリコン基板を熱処理するこ
とにより前記シリコン基板内部に酸化シリコン層を形成
する工程と、上記工程を経た前記シリコン基板を熱酸化
して酸化シリコン膜を形成する工程と、該酸化シリコン
膜をエッチングして、該酸化シリコン層からシリコン基
板表面までの厚さを５０〜１０００Åにする工程と、上
記工程を経た前記シリコン基板表面に化合物半導体層を
エピタキシャル成長する工程と、を有することを特徴と
する化合物半導体基板の製造方法である。
【００１０】
【作用】上述のように構成された本発明は、シリコン基
板内部に埋め込み酸化膜層を有するＳＯＩ(Silicon On
Insulatotr) 基板を用い、このＳＯＩ基板の上部シリコ
ン層の厚さを５０〜１０００Åと、薄くすることによ
り、容易に空乏化されて、この上部シリコン層自体を高
抵抗層とすることが可能である。特に、この上部シリコ
ン層の厚さを５０〜１００Å程度の極薄くすることによ
り、シリコン原子間に酸素原子が入り込んで、その格子
間隔が伸び、その上にエピタキシャル成長させる化合物
半導体との格子ミスマッチが緩和され、化合物半導体層
の転位欠陥が少なく、良好な特性を示すものとなる。
板内部に埋め込み酸化膜層を有するＳＯＩ(Silicon On
Insulatotr) 基板を用い、このＳＯＩ基板の上部シリコ
ン層の厚さを５０〜１０００Åと、薄くすることによ
り、容易に空乏化されて、この上部シリコン層自体を高
抵抗層とすることが可能である。特に、この上部シリコ
ン層の厚さを５０〜１００Å程度の極薄くすることによ
り、シリコン原子間に酸素原子が入り込んで、その格子
間隔が伸び、その上にエピタキシャル成長させる化合物
半導体との格子ミスマッチが緩和され、化合物半導体層
の転位欠陥が少なく、良好な特性を示すものとなる。
【００１１】特にＳＯＩ基板としては、酸素イオン注入
によって埋め込み酸化層を形成するＳＩＭＯＸ(Separat
ion Implanted Oxygen) 基板が好適であり、これは、酸
素イオン注入によって、埋め込み酸化層の位置を制御し
やすいためである。
によって埋め込み酸化層を形成するＳＩＭＯＸ(Separat
ion Implanted Oxygen) 基板が好適であり、これは、酸
素イオン注入によって、埋め込み酸化層の位置を制御し
やすいためである。
【００１２】本発明による化合物半導体基板の製造方法
においては、シリコン基板への酸素イオン注入および熱
処理工程による埋め込み酸化層形成後、一旦シリコン基
板表面を熱酸化によって酸化膜を形成する。この熱酸化
は、酸化されて酸化シリコンに変化するシリコンの割合
を数Å単位の精度で制御できるので、必要な上部シリコ
ン層となるシリコン基板表面のシリコン層を残して、酸
化シリコン膜を形成する。そして、この酸化シリコン膜
をエッチング除去することで、容易に５０〜１０００Å
程度の薄い上部シリコン層、特に、５０〜１００Åとい
った極薄い上部シリコン層を形成することができ、その
上に化合物半導体層をエピタキシャル成長させることで
化合物半導体層は半絶縁性の化合物半導体層となる。
においては、シリコン基板への酸素イオン注入および熱
処理工程による埋め込み酸化層形成後、一旦シリコン基
板表面を熱酸化によって酸化膜を形成する。この熱酸化
は、酸化されて酸化シリコンに変化するシリコンの割合
を数Å単位の精度で制御できるので、必要な上部シリコ
ン層となるシリコン基板表面のシリコン層を残して、酸
化シリコン膜を形成する。そして、この酸化シリコン膜
をエッチング除去することで、容易に５０〜１０００Å
程度の薄い上部シリコン層、特に、５０〜１００Åとい
った極薄い上部シリコン層を形成することができ、その
上に化合物半導体層をエピタキシャル成長させることで
化合物半導体層は半絶縁性の化合物半導体層となる。
【００１３】
【実施例】以下、添付した図面を参照して本発明を適用
した実施例を説明する。
した実施例を説明する。
【００１４】図１は、本発明を適用した化合物半導体基
板の断面図である。この化合物半導体基板は、ＳＯＩ基
板の一つであるＳＩＭＯＸ基板１の表面、上部シリコン
層４上に化合物半導体層として４μｍのＧａＡｓ層５を
エピタキシャル成長させたものである。ＳＩＭＯＸ基板
１の各層は、下部シリコン層２と、シリコン基板内部の
酸化シリコン層である層厚約４０００Åの埋め込み酸化
層３、および５００Åの上部シリコン層４からなる。な
お、この化合物半導体基板の製造方法については後述す
る。
板の断面図である。この化合物半導体基板は、ＳＯＩ基
板の一つであるＳＩＭＯＸ基板１の表面、上部シリコン
層４上に化合物半導体層として４μｍのＧａＡｓ層５を
エピタキシャル成長させたものである。ＳＩＭＯＸ基板
１の各層は、下部シリコン層２と、シリコン基板内部の
酸化シリコン層である層厚約４０００Åの埋め込み酸化
層３、および５００Åの上部シリコン層４からなる。な
お、この化合物半導体基板の製造方法については後述す
る。
【００１５】この化合物半導体基板は上部シリコン層４
の厚みが薄いために、容易に空乏化でき、この上部シリ
コン層４は高抵抗となり、その上のＧａＡｓ層５が半絶
縁性の化合物半導体として提供され、埋め込み酸化層３
とＧａＡｓ層５との厚み分が導電性を有する下部シリコ
ン基板２とＧａＡｓ層５に形成される半導体装置の電極
などとの間にあることとなり、その浮遊容量が、シリコ
ン基板上に直接ＧａＡｓ層をエピタキシャル成長したも
のと比較して小さくなる。
の厚みが薄いために、容易に空乏化でき、この上部シリ
コン層４は高抵抗となり、その上のＧａＡｓ層５が半絶
縁性の化合物半導体として提供され、埋め込み酸化層３
とＧａＡｓ層５との厚み分が導電性を有する下部シリコ
ン基板２とＧａＡｓ層５に形成される半導体装置の電極
などとの間にあることとなり、その浮遊容量が、シリコ
ン基板上に直接ＧａＡｓ層をエピタキシャル成長したも
のと比較して小さくなる。
【００１６】この上部シリコン層の厚みは、約５０〜１
０００Å程度が好ましい。これは、実質的な空乏層の厚
さが、全空間電荷量（不純物濃度）と表面ポテンシャル
によって決定できる。ＳＩＭＯＸ用のシリコン基板は多
くの場合１０14ｃｍ-3台の不純物濃度が用いられてい
る。この時の空乏層の厚さは、１０００Å〜１μｍとな
る。故に、１０００Å以下であれば空乏化が可能であ
り、したがって、上部シリコン層の全部が高抵抗とな
る。
０００Å程度が好ましい。これは、実質的な空乏層の厚
さが、全空間電荷量（不純物濃度）と表面ポテンシャル
によって決定できる。ＳＩＭＯＸ用のシリコン基板は多
くの場合１０14ｃｍ-3台の不純物濃度が用いられてい
る。この時の空乏層の厚さは、１０００Å〜１μｍとな
る。故に、１０００Å以下であれば空乏化が可能であ
り、したがって、上部シリコン層の全部が高抵抗とな
る。
【００１７】また、上部シリコン層の厚さを５０〜１０
０Å程度と極薄くすることで、上部シリコン層４には、
酸素原子がそのシリコン格子間に入り込んでいるため
に、格子間隔がシリコン単結晶より伸びて、結果的に、
その上にエピタキシャル成長するＧａＡｓ層５との格子
ミスマッチが緩和されることになる。このため、このエ
ピタキシャル成長させたＧａＡｓ層５は、転位欠陥の少
ない化合物半導体層となる。
０Å程度と極薄くすることで、上部シリコン層４には、
酸素原子がそのシリコン格子間に入り込んでいるため
に、格子間隔がシリコン単結晶より伸びて、結果的に、
その上にエピタキシャル成長するＧａＡｓ層５との格子
ミスマッチが緩和されることになる。このため、このエ
ピタキシャル成長させたＧａＡｓ層５は、転位欠陥の少
ない化合物半導体層となる。
【００１８】次に、上述のような本発明を適用した化合
物半導体基板の製造方法について説明する。まず、図２
ａに示すように、シリコン基板１０に、シリコン基板１
０の温度を５５０℃として、加速電圧１８０ｋＶ、ドー
ズ量１．５×１０18／ｃｍ2 で酸素イオン注入を行っ
て、シリコン基板１０内部に酸素注入領域１１を形成す
る。なお、この酸素イオン注入の際の加速電圧やドーズ
量については、所望する埋め込み酸化層の厚みにより適
宜選択するとよい。
物半導体基板の製造方法について説明する。まず、図２
ａに示すように、シリコン基板１０に、シリコン基板１
０の温度を５５０℃として、加速電圧１８０ｋＶ、ドー
ズ量１．５×１０18／ｃｍ2 で酸素イオン注入を行っ
て、シリコン基板１０内部に酸素注入領域１１を形成す
る。なお、この酸素イオン注入の際の加速電圧やドーズ
量については、所望する埋め込み酸化層の厚みにより適
宜選択するとよい。
【００１９】次いで、図２ｂに示すように、温度１３０
０℃にて熱処理を行って、酸素注入領域１１を酸化シリ
コンとし、埋め込み酸化層３を形成する。これにより埋
め込み酸化層３の厚みは約４０００Å、上部のシリコン
部分は１７９０Åとなる。
０℃にて熱処理を行って、酸素注入領域１１を酸化シリ
コンとし、埋め込み酸化層３を形成する。これにより埋
め込み酸化層３の厚みは約４０００Å、上部のシリコン
部分は１７９０Åとなる。
【００２０】次いで、図２ｃに示すように、熱酸化によ
りシリコン基板表面に酸化膜１２を形成する。このと
き、形成される酸化膜１２厚を調整することにより、酸
化によるシリコンのくわれで、上部シリコン層の厚みを
５００Åにする。
りシリコン基板表面に酸化膜１２を形成する。このと
き、形成される酸化膜１２厚を調整することにより、酸
化によるシリコンのくわれで、上部シリコン層の厚みを
５００Åにする。
【００２１】次いで、図３ｄに示すように、フッ化水素
水溶液により酸化膜１２をエッチング除去する。これに
より上部シリコン層４の厚みが５００ÅのＳＩＭＯＸ基
板１が出来上がる。
水溶液により酸化膜１２をエッチング除去する。これに
より上部シリコン層４の厚みが５００ÅのＳＩＭＯＸ基
板１が出来上がる。
【００２２】次いで、図３ｅに示すように、上部シリコ
ン層４上にＧａＡｓ層５をエピタキシャル成長させる。
このＧａＡｓ層５エピタキシャル成長には、ＭＯＣＶＤ
法などにより微量のＣｒや、ＣｒとＯなどを添加した
り、また前述した特開昭５９−１６９，１２３号公報の
ごとく、反応系内に、バナジウム（Ｖ）のアルコオキサ
イドを導入することによって、半絶縁性にしたＧａＡｓ
層５を成長させる。これにより、上述のような図１に示
した化合物半導体基板が出来上がる。
ン層４上にＧａＡｓ層５をエピタキシャル成長させる。
このＧａＡｓ層５エピタキシャル成長には、ＭＯＣＶＤ
法などにより微量のＣｒや、ＣｒとＯなどを添加した
り、また前述した特開昭５９−１６９，１２３号公報の
ごとく、反応系内に、バナジウム（Ｖ）のアルコオキサ
イドを導入することによって、半絶縁性にしたＧａＡｓ
層５を成長させる。これにより、上述のような図１に示
した化合物半導体基板が出来上がる。
【００２３】このように、ＳＩＭＯＸ基板上に化合物半
導体層を成長させた場合、ＳＩＭＯＸ基板は、ＧａＡｓ
のエピタキシャル成長の際に加熱すると、エピタキシャ
ル成長後、常温に戻る際に、温度低下にともなって上に
凸にそる傾向があるのに対し、その上にエピタキシャル
成長させた化合物半導体層は凹にそる傾向があるので、
この凸にするものと凹にそるものとによって互いにそり
の方向が逆となって相殺し、基板としてのそりが低減さ
れる。
導体層を成長させた場合、ＳＩＭＯＸ基板は、ＧａＡｓ
のエピタキシャル成長の際に加熱すると、エピタキシャ
ル成長後、常温に戻る際に、温度低下にともなって上に
凸にそる傾向があるのに対し、その上にエピタキシャル
成長させた化合物半導体層は凹にそる傾向があるので、
この凸にするものと凹にそるものとによって互いにそり
の方向が逆となって相殺し、基板としてのそりが低減さ
れる。
【００２４】なお、本実施例においては、上部シリコン
層上にエピタキシャル成長させる化合物半導体として
は、ＧａＡｓを用いたが、ＡｌＧａＡｓ、ＩｎＰ、Ｉｎ
ＧａＡｓなどのIII −Ｖ族元素による化合物半導体層が
可能であり、また、これらの化合物半導体層を複数積層
してもよし、半絶縁性とせずに、ＳｉやＳｎなどを導入
した導電性の化合物半導体を形成してもよい。また、Ｓ
ＯＩ基板上に化合物半導体層を選択成長し、部分的に形
成しても良い。
層上にエピタキシャル成長させる化合物半導体として
は、ＧａＡｓを用いたが、ＡｌＧａＡｓ、ＩｎＰ、Ｉｎ
ＧａＡｓなどのIII −Ｖ族元素による化合物半導体層が
可能であり、また、これらの化合物半導体層を複数積層
してもよし、半絶縁性とせずに、ＳｉやＳｎなどを導入
した導電性の化合物半導体を形成してもよい。また、Ｓ
ＯＩ基板上に化合物半導体層を選択成長し、部分的に形
成しても良い。
【００２５】
【発明の効果】以上説明した本発明の化合物半導体基板
およびどその製造方法によれば、この化合物半導体基板
の化合物半導体層に形成されるＦＥＴ（高電子移動度ト
ランジスタを含む）や、発光ダイオード、半導体レーザ
などの発光デバイスなどの半導体装置の電極とシリコン
基板との間の浮遊容量が減少し、動作速度が向上する。
特に、上部シリコン層の厚みを５０〜１００Åとしたも
のについては、化合物半導体層の転位欠陥が減少し半導
体装置として良好な特性のものが得られる。
およびどその製造方法によれば、この化合物半導体基板
の化合物半導体層に形成されるＦＥＴ（高電子移動度ト
ランジスタを含む）や、発光ダイオード、半導体レーザ
などの発光デバイスなどの半導体装置の電極とシリコン
基板との間の浮遊容量が減少し、動作速度が向上する。
特に、上部シリコン層の厚みを５０〜１００Åとしたも
のについては、化合物半導体層の転位欠陥が減少し半導
体装置として良好な特性のものが得られる。
【００２６】また、この化合物半導体基板を用いて半導
体装置を形成した場合には、化合物半導体層のみを選択
エッチングすることができるので、集積回路の各素子の
素子分離を容易に行うことが可能となる。
体装置を形成した場合には、化合物半導体層のみを選択
エッチングすることができるので、集積回路の各素子の
素子分離を容易に行うことが可能となる。
【図１】 本発明を適用した化合物半導体基板の一実施
例の断面図である。
例の断面図である。
【図２】 本発明を適用した一実施例の製造方法を説明
するための図面である。
するための図面である。
【図３】 本発明を適用した一実施例の製造方法を説明
するための図２に続く図面である。
するための図２に続く図面である。
１…ＳＩＭＯＸ基板（ＳＯＩ基板）、 ２…下部シ
リコン層、３…埋め込み酸化層、
４…上部シリコン層、５…ＧａＡｓ層（化合物半導体
層）。
リコン層、３…埋め込み酸化層、
４…上部シリコン層、５…ＧａＡｓ層（化合物半導体
層）。
Claims (3)
- 【請求項１】 上部シリコン層の厚さが５０〜１０００
ÅであるＳＯＩ基板上に、化合物半導体層をエピタキシ
ャル成長させたことを特徴とする化合物半導体基板。 - 【請求項２】 上部シリコン層の厚さが５０〜１００Å
であるＳＯＩ基板上に、化合物半導体層をエピタキシャ
ル成長させたことを特徴とする化合物半導体基板。 - 【請求項３】 シリコン基板内部に酸素イオン注入を行
う工程と、 該酸素イオン注入を行ったシリコン基板を熱処理するこ
とにより前記シリコン基板内部に酸化シリコン層を形成
する工程と、 上記工程を経た前記シリコン基板を熱酸化して酸化シリ
コン膜を形成する工程と、 該酸化シリコン膜をエッチングして、該酸化シリコン層
からシリコン基板表面までの厚さを５０〜１０００Åに
する工程と、 上記工程を経た前記シリコン基板表面に化合物半導体層
をエピタキシャル成長する工程と、を有することを特徴
とする化合物半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3356894A JPH07245266A (ja) | 1994-03-03 | 1994-03-03 | 化合物半導体基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3356894A JPH07245266A (ja) | 1994-03-03 | 1994-03-03 | 化合物半導体基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07245266A true JPH07245266A (ja) | 1995-09-19 |
Family
ID=12390160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3356894A Withdrawn JPH07245266A (ja) | 1994-03-03 | 1994-03-03 | 化合物半導体基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07245266A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007324573A (ja) * | 2006-05-30 | 2007-12-13 | Sharp Corp | 熱軟化性絶縁体と共に化合物半導体が形成されたシリコンウェハ |
| US8476151B2 (en) | 2010-09-07 | 2013-07-02 | Kabushiki Kaisha Toshiba | Method for manufacturing nitride semiconductor crystal layer |
-
1994
- 1994-03-03 JP JP3356894A patent/JPH07245266A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007324573A (ja) * | 2006-05-30 | 2007-12-13 | Sharp Corp | 熱軟化性絶縁体と共に化合物半導体が形成されたシリコンウェハ |
| US8476151B2 (en) | 2010-09-07 | 2013-07-02 | Kabushiki Kaisha Toshiba | Method for manufacturing nitride semiconductor crystal layer |
| US8790999B2 (en) | 2010-09-07 | 2014-07-29 | Kabushiki Kaisha Toshiba | Method for manufacturing nitride semiconductor crystal layer |
| TWI447959B (zh) * | 2010-09-07 | 2014-08-01 | Toshiba Kk | 製造氮化物半導體晶體層的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3970011B2 (ja) | 半導体装置及びその製造方法 | |
| JP5117588B2 (ja) | 窒化物半導体結晶層の製造方法 | |
| JP5089383B2 (ja) | 埋め込みｐ＋シリコン・ゲルマニウム層の陽極酸化による歪みシリコン・オン・インシュレータ | |
| KR0182855B1 (ko) | 에스오아이 기판의 제조방법 | |
| US7416965B2 (en) | Method for producing a strained layer on a substrate and corresponding layer structure | |
| US20110180903A1 (en) | Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate | |
| KR20060056331A (ko) | 절연체-상-실리콘 구조 및 벌크 기판 상의 ＳｉＧｅ 증착 | |
| JP2007521628A (ja) | 歪みシリコン・オン・インシュレータ（ｓｓｏｉ）およびこれを形成する方法 | |
| WO2006033292A1 (ja) | 半導体ウェーハの製造方法 | |
| US4393577A (en) | Semiconductor devices and method of manufacturing the same | |
| US5433168A (en) | Method of producing semiconductor substrate | |
| US20110180849A1 (en) | Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate | |
| JP2989051B2 (ja) | 炭化シリコンバイポーラ半導体装置およびその製造方法 | |
| JPH0529217A (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| JPH07245266A (ja) | 化合物半導体基板およびその製造方法 | |
| JPH0464455B2 (ja) | ||
| US5786261A (en) | Method for fabricating semiconductor device having device isolation layer | |
| JPS6327852B2 (ja) | ||
| JPH0982948A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS58121642A (ja) | 半導体装置の製造方法 | |
| CN110875376B (zh) | 外延基板及其制造方法 | |
| JP2010177297A (ja) | 半導体装置およびその製造方法 | |
| JPS63192223A (ja) | 半導体装置の製造方法 | |
| JPS6191917A (ja) | 半導体薄膜結晶の製造方法 | |
| JP3123321B2 (ja) | 半導体エピタキシャルウエハ、その製造方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010508 |